知財求人 - 知財ポータルサイト「IP Force」
▶ セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5730400
(24)【登録日】2015年4月17日
(45)【発行日】2015年6月10日
(54)【発明の名称】２重露光ツール及び隣接露光を用いた製造方法
(51)【国際特許分類】
H01L 21/027 20060101AFI20150521BHJP
G03F 7/20 20060101ALI20150521BHJP
【ＦＩ】
H01L21/30 502C
H01L21/30 514A
H01L21/30 514C
H01L21/30 570
G03F7/20 501
【請求項の数】2
【全頁数】18
(21)【出願番号】特願2013-531632(P2013-531632)
(86)(22)【出願日】2011年9月15日
(65)【公表番号】特表2013-542600(P2013-542600A)
(43)【公表日】2013年11月21日
(86)【国際出願番号】US2011051718
(87)【国際公開番号】WO2012044465
(87)【国際公開日】20120405
【審査請求日】2013年5月23日
(31)【優先権主張番号】13/196,163
(32)【優先日】2011年8月2日
(33)【優先権主張国】US
(31)【優先権主張番号】13/196,197
(32)【優先日】2011年8月2日
(33)【優先権主張国】US
(31)【優先権主張番号】61/388,020
(32)【優先日】2010年9月30日
(33)【優先権主張国】US
(31)【優先権主張番号】61/388,009
(32)【優先日】2010年9月30日
(33)【優先権主張国】US
(31)【優先権主張番号】61/388,011
(32)【優先日】2010年9月30日
(33)【優先権主張国】US
【前置審査】
(73)【特許権者】
【識別番号】300057230
【氏名又は名称】セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100091214
【弁理士】
【氏名又は名称】大貫 進介
(72)【発明者】
【氏名】ファビンスキ，ロバート，ピアラー
(72)【発明者】
【氏名】メイセンザール，エリック，ジョン
(72)【発明者】
【氏名】ドゥラン，ジェームズ，イー
(72)【発明者】
【氏名】スマ，ジョーゼフ
【審査官】
佐野 浩樹
(56)【参考文献】
【文献】
特開平０４−２８７９０８（ＪＰ，Ａ）
【文献】
特開昭６０−２００５２５（ＪＰ，Ａ）
【文献】
特開平０８−３３０２０４（ＪＰ，Ａ）
【文献】
国際公開第００／０６７３０２（ＷＯ，Ａ１）
【文献】
特開平０４−２８７３４６（ＪＰ，Ａ）
【文献】
特開２０００−２８４４９４（ＪＰ，Ａ）
【文献】
特開２００７−０６７３７６（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｇ０３Ｆ ７／２０ − ７／２４ 、 ９／００ − ９／０２ 、
Ｈ０１Ｌ２１／０２７、２１／３０
(57)【特許請求の範囲】
【請求項1】
基板上に配置されるパターニング可能材料層を用いて中間構造体を形成するようなデバイスを製造する方法であって、当該方法は、：
（ｉ）前記デバイスのサイズよりも小さい第１の最大露光域を有する第１の露光ツールと、（ｉｉ）第１の最大露光域及び少なくとも前記デバイスのサイズより大きな第２の最大露光域を有する第２の露光ツールと、（ｉｉｉ）１つ以上のユニットセルパターンを規定する第１のマスクであって、ユニットセルの角部外側には２次元方向に配置される複数の第１の測定構造が含まれている、第１のマスクと、（ｉｖ）複数のユニットセルパターンを少なくとも部分的に取り囲む周辺パターンを規定する第２のマスクであって、前記周辺パターンの外周に配置され、前記第１の測定構造の相補部分となる複数の第２の測定構造を含む、第２のマスクとを有しており、当該方法は：
第１の露光ツールを利用して、第１のマスクを介して第１のパターニング可能材料層を複数の異なる位置で露光するステップであって、それによって、第１の露光の後で、後続の各露光が第１のパターニング可能材料層において露光され、前記ユニットセルパターンのうちの１つが、以前のユニットセルパターンの少なくとも１つに隣接し、こうして、隣接フィールドパターンをパターニング可能材料層に形成するステップと、
第２の露光ツールを利用して、第２のマスクを介して前記パターニング可能材料層を露光して、前記隣接フィールドパターンを少なくとも部分的に取り囲むような前記パターニング可能材料層に前記周辺パターンを形成するステップであって、前記第１の測定構造と前記第２の測定構造とを重ね合せることによって、前記隣接フィールドパターンと前記周辺パターンとが位置合わせされる、形成するステップと、
前記パターニング可能材料層を現像して、該パターニング可能材料層の一部を除去するステップと、
その後、前記パターニング可能材料層の除去されていない部分を、半導体プロセスのマスクとして利用して、こうして、前記中間構造体を形成するステップと、
を含む、方法。
（ｉ）前記デバイスのサイズよりも小さい第１の最大露光域を有する第１の露光ツールと、（ｉｉ）第１の最大露光域及び少なくとも前記デバイスのサイズより大きな第２の最大露光域を有する第２の露光ツールと、（ｉｉｉ）１つ以上のユニットセルパターンを規定する第１のマスクであって、ユニットセルの角部外側には２次元方向に配置される複数の第１の測定構造が含まれている、第１のマスクと、（ｉｖ）複数のユニットセルパターンを少なくとも部分的に取り囲む周辺パターンを規定する第２のマスクであって、前記周辺パターンの外周に配置され、前記第１の測定構造の相補部分となる複数の第２の測定構造を含む、第２のマスクとを有しており、当該方法は：
第１の露光ツールを利用して、第１のマスクを介して第１のパターニング可能材料層を複数の異なる位置で露光するステップであって、それによって、第１の露光の後で、後続の各露光が第１のパターニング可能材料層において露光され、前記ユニットセルパターンのうちの１つが、以前のユニットセルパターンの少なくとも１つに隣接し、こうして、隣接フィールドパターンをパターニング可能材料層に形成するステップと、
第２の露光ツールを利用して、第２のマスクを介して前記パターニング可能材料層を露光して、前記隣接フィールドパターンを少なくとも部分的に取り囲むような前記パターニング可能材料層に前記周辺パターンを形成するステップであって、前記第１の測定構造と前記第２の測定構造とを重ね合せることによって、前記隣接フィールドパターンと前記周辺パターンとが位置合わせされる、形成するステップと、
前記パターニング可能材料層を現像して、該パターニング可能材料層の一部を除去するステップと、
その後、前記パターニング可能材料層の除去されていない部分を、半導体プロセスのマスクとして利用して、こうして、前記中間構造体を形成するステップと、
を含む、方法。
【請求項2】
基板上に配置される第１及び第２のパターニング可能材料層を用いて中間構造体を形成するようなデバイスを製造する方法であって、当該方法は：
（ｉ）前記デバイスのサイズよりも小さい第１の最大露光域を有する第１の露光ツールと、（ｉｉ）第１の最大露光域及び少なくとも前記デバイスのサイズより大きな第２の最大露光域を有する第２の露光ツールと、（ｉｉｉ）１つ以上のユニットセルパターンを規定する第１のマスクであって、ユニットセルの角部外側には２次元方向に配置される複数の第１の測定構造が含まれている、第１のマスクと、（ｉｖ）複数のユニットセルパターンを少なくとも部分的に取り囲む周辺パターンを規定する第２のマスクであって、前記周辺パターンの外周には、前記第１の測定構造の相補部分となる複数の第２の測定構造を含む、第２のマスクとを有しており、当該方法は：
前記基板上に第１のパターニング可能材料層を形成するステップと、
第１の露光ツールを利用して、第１のマスクを介して第１のパターニング可能材料層を複数の異なる位置で露光するステップであって、それによって、第１の露光の後で、後続の各露光が第１のパターニング可能材料層において露光され、前記ユニットセルパターンのうちの１つが、以前のユニットセルパターンの少なくとも１つに隣接し、こうして、隣接フィールドパターンを第１のパターニング可能材料層に形成するステップと、
第１のパターニング可能材料層を現像して、第１のパターニング可能材料層の一部を除去するステップと、
現像された第１のパターニング可能材料層上に第２のパターニング可能材料層を形成するステップと、
第２の露光ツールを利用して、第２のマスクを介して第２のパターニング可能材料層を露光して、第１のパターニング可能材料層に規定された前記隣接フィールドパターンを少なくとも部分的に取り囲むような前記周辺パターンを第２のパターニング可能材料層に形成するステップであって、前記第１の測定構造と前記第２の測定構造とを重ね合せることによって、前記隣接フィールドパターン前記周辺パターンとが位置合わせされる、形成するステップと、
第２のパターニング可能材料層を現像して、第２のパターニング可能材料層の一部を除去するステップと、
その後、第１のパターニング可能材料層の除去されていない部分及び第２のパターニング可能材料層の除去されていない部分を半導体プロセスのマスクとして利用して、こうして、前記中間構造体を規定するステップと、
を含む、方法。
（ｉ）前記デバイスのサイズよりも小さい第１の最大露光域を有する第１の露光ツールと、（ｉｉ）第１の最大露光域及び少なくとも前記デバイスのサイズより大きな第２の最大露光域を有する第２の露光ツールと、（ｉｉｉ）１つ以上のユニットセルパターンを規定する第１のマスクであって、ユニットセルの角部外側には２次元方向に配置される複数の第１の測定構造が含まれている、第１のマスクと、（ｉｖ）複数のユニットセルパターンを少なくとも部分的に取り囲む周辺パターンを規定する第２のマスクであって、前記周辺パターンの外周には、前記第１の測定構造の相補部分となる複数の第２の測定構造を含む、第２のマスクとを有しており、当該方法は：
前記基板上に第１のパターニング可能材料層を形成するステップと、
第１の露光ツールを利用して、第１のマスクを介して第１のパターニング可能材料層を複数の異なる位置で露光するステップであって、それによって、第１の露光の後で、後続の各露光が第１のパターニング可能材料層において露光され、前記ユニットセルパターンのうちの１つが、以前のユニットセルパターンの少なくとも１つに隣接し、こうして、隣接フィールドパターンを第１のパターニング可能材料層に形成するステップと、
第１のパターニング可能材料層を現像して、第１のパターニング可能材料層の一部を除去するステップと、
現像された第１のパターニング可能材料層上に第２のパターニング可能材料層を形成するステップと、
第２の露光ツールを利用して、第２のマスクを介して第２のパターニング可能材料層を露光して、第１のパターニング可能材料層に規定された前記隣接フィールドパターンを少なくとも部分的に取り囲むような前記周辺パターンを第２のパターニング可能材料層に形成するステップであって、前記第１の測定構造と前記第２の測定構造とを重ね合せることによって、前記隣接フィールドパターン前記周辺パターンとが位置合わせされる、形成するステップと、
第２のパターニング可能材料層を現像して、第２のパターニング可能材料層の一部を除去するステップと、
その後、第１のパターニング可能材料層の除去されていない部分及び第２のパターニング可能材料層の除去されていない部分を半導体プロセスのマスクとして利用して、こうして、前記中間構造体を規定するステップと、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概して、例えばイメージセンサなどの半導体デバイスの製造に関し、より具体的には、スティッチング技術を用いてパターニング可能材料にパターンを作り出す露光システム及び方法に関する。
【背景技術】
【0002】
例えばイメージセンサなどの半導体デバイスを製造するプロセスは、典型的に、マイクロリソグラフィを用いて、露光ツールにより、一組のマスクから基板上の感光性材料にパターンを転写することを必要とする。感光性材料が現像された後、感光性材料内に得られた結果パターンが、その他の半導体プロセスの一時的な除去可能マスクとして使用される。半導体プロセスの例は、以下に限られないが、エッチング及びイオン注入を含む。感光性材料内に得られた結果パターンはまた、最終製品内に含められることもできる。カラーフィルタアレイ又はマイクロレンズアレイは、イメージセンサ内に含められることが可能な結果パターンの例である。
【0003】
感光性材料内にパターンを画成する一手法は、ステップアンドリピート法として知られている。ステージとして知られる機械的表面が、基板を支持し、且つウェハを所与の距離だけ正確に移動させるように構成される。ステッパシステムは、基板に製造すべき回路がステッパシステムの露光ツールの最大照射野（最大露光フィールド）より大きいときに使用される。ステッパシステムは、ウェハの一部上にのみ像を投影する。複数回のパターン露光が、ウェハ全体にわたって、段階的に繰り返される（ステップアンドリピートされる）。必要なパターンを形成するよう、様々な露光が共に“スティッチ”され得る。用語“スティッチ”又は“スティッチング”は、１つの露光の、隣接する露光に対する、正確な位置決め、すなわち、正確に隣接させることを意味する。
【0004】
従来技術に係るスティッチング手法は、典型的に、パターニングレベルごとに非常に多数の露光ステップを必要とし、それにより、露光処理を行うのに必要な時間量を増大させている。パターニングレベル数を減らすことは、半導体デバイスを効率的に製造するために、より高いステッパ能力を必要とする。また、例えばイメージセンサなどの撮像デバイスの場合、感光性材料の結果パターン内の欠陥（ディフェクト）又は途絶（ディスラプション）は、キャプチャ画像内にアーチファクトとして現れ得る。プロセス誘起のランダム欠陥に加え、途絶は、パターンの複数のブロックをスティッチングすることの結果として発生される継ぎ目によって生じ得る。パターニングの全てのレベルが、継ぎ目アーチファクトの発生に寄与する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
１つ以上のパターニング可能材料層内にデバイスを製造する方法を提供する。
【課題を解決するための手段】
【0006】
一態様において、基板上に配置されるパターニング可能材料の層内にデバイスを製造する方法は、異なる分解能限界及び最大露光フィールドサイズを有する複数の露光ツールを使用する。第１の露光ツール及び第１のマスクを用いて、パターニング可能材料の層に隣接フィールドパターンが露光される。隣接フィールドパターンは、パターニング可能材料の層内でスティッチされる。第２の露光ツール及び第２のマスクを用いて、スティッチされた隣接フィールドパターンの周りの同一のパターニング可能材料の層又は別のパターニング可能材料の層に周辺パターンが露光される。第１の露光ツールの最大露光フィールドは前記デバイスのサイズより小さく、第２の露光ツールの最大露光フィールドは、少なくとも前記デバイスのサイズと同じであり、あるいはそれより大きく、結果として、スティッチされた隣接フィールドパターンと周辺パターンとの組合せが、パターニング可能材料の層内の完成したパターンを形成する。
【0007】
他の一態様において、基板上に配置される複数のパターニング可能材料層内にデバイスを製造する方法は、異なる分解能限界及び最大露光フィールドサイズを有する複数の露光ツールを使用する。基板上に第１のパターニング可能材料層が形成される。第１の露光ツール及び第１のマスクを用いて、第１のパターニング可能材料層に隣接フィールドパターンが露光される。隣接フィールドパターンは、第１のパターニング可能材料層内でスティッチされる。スティッチされた隣接フィールドパターンのアライメントが測定され、アライメントが許容範囲内である場合、第１のパターニング可能材料層上に第２のパターニング可能材料層が形成される。第２の露光ツール及び第２のマスクを用いて、第２のパターニング可能材料層に周辺パターンが露光される。第１の露光ツールの最大露光フィールドは前記デバイスのサイズより小さく、第２の露光ツールの最大露光フィールドは、少なくともデバイスのサイズと同じであり、あるいはそれより大きく、結果として、隣接フィールドパターンと周辺パターンとの組合せが、前記複数のパターニング可能材料層内の１つの完成したパターンを形成する。スティッチされた隣接フィールドパターンに対する周辺パターンのアライメントが測定される。
【図面の簡単な説明】
【0008】
以下の本発明の詳細な説明を添付図面とともに参照することにより、本発明が更に明らかになるであろう。図面の要素群は必ずしも相互に縮尺を合わせられていない。図面を参照するに、その全体を通して、似通った参照符号は同様の部分を指し示している。【図1】二重レジスト層処理後の半導体ウェハ上のパターニング可能材料内に画成される典型的な複合ＢｎＢ測定構造を示す図である。
【図4】本発明に係る一実施形態においてステッパシステムに含められ得る露光ツールの簡略化された断面図である。
【図5】本発明に係る一実施形態においてレジストパターンを画成することになる単位マスクパターンと、ウェハとを示す図である。
【図6】本発明に係る一実施形態におけるスティッチされた８個の単位セルの８個のグループを示す図である。
【図7】本発明に係る一実施形態におけるウェハ５００上に形成された８個の完成された半導体デバイス７００を示す図である。
【図8】本発明に係る一実施形態における第１のスティッチング方法のフローチャートである。
【図9】本発明に係る一実施形態における第２のスティッチング方法のフローチャートである。
【図10】本発明に係る一実施形態におけるステッパの遮蔽ブレードとスティッチされた単位セルのマスクレイアウトとを表す図である。
【図11】本発明に係る一実施形態における周辺部のマスクレイアウトを示す図である。
【図12】本発明に係る一実施形態における露光後及び現像後のパターニング可能材料を示す図である。
【図13】従来技術に係るグリッド画成マスクパターンを示す図である。
【図14】本発明に係る一実施形態における小さい単位セルのグリッド画成レベルで使用されるのに適したパターンの一例を示す図である。
【図15】本発明に係る一実施形態における大きいフィールド周辺のグリッド画成レベルで使用されるのに適したパターンの一例を示す図である。
【図16】本発明に係る一実施形態における二重レジストパターンを例示する図である。
【発明を実施するための形態】
【0009】
明細書及び特許請求の範囲の全体を通して、以下の用語は、文脈がその他のことを明瞭に指し示していない限り、ここで明示的に関連付けられる意味を取る。“ａ”、“ａｎ”及び“ｔｈｅ”の意味は複数参照を含み、“ｉｎ”の意味は“ｉｎ”及び“ｏｎ”を含む。用語“接続される”は、接続されるアイテム間の直接的な電気接続、又は１つ以上の受動的あるいは能動的な中間デバイスを介する間接的な接続の何れをも意味し得る。用語“回路”は、所望の機能を提供するように共に接続される、能動的あるいは受動的な、単一のコンポーネント又は複数のコンポーネントの何れをも意味し得る。用語“信号”は、少なくとも１つの電流、電圧又はデータ信号を意味する。
【0010】
また、例えば、“上”、“上方”、“頂部”、“底部”などの方向指示語は、記載されている図の向きを参照して使用されたものである。本発明の実施形態のコンポーネントは、多数の異なる向きで置かれることができるので、そのような方向指示語は単に説明目的で使用されており、決して限定的なものではない。イメージセンサウェハ又は対応するイメージセンサのレイヤ（層）に関して使用されるとき、方向指示語は広く解釈されることが意図され、故に、１つ以上の介在層又はその他の介在イメージセンサ機構若しくは素子の存在を排除するように解釈されるべきでない。従って、別の層の上又は上方に形成されるとしてここに記載される所与の層は、１つ以上の更なる層によって該別の層から離隔されていてもよい。
【0011】
用語“ウェハ”及び“基板”は、如何なる材料としても理解されるものであり、以下に限られないが、シリコン、シリコン・オン・インシュレータ（ＳＯＩ）技術、シリコン・オン・サファイヤ（ＳＯＳ）技術、ドープされた半導体及びアンドープの半導体、半導体基板上に形成されたエピタキシャル層、及びその他の半導体基板上を含み得る。
【0012】
例えば感光性材料などのパターニング可能材料内の新たなパターンの、基板上の既存のパターンに対する適切な配置すなわちアライメントを決定するための１つの実践手段は、ウェハ上の一部又は全てのデバイスの周辺の領域内の構造のアライメントを測定し、そのデータから、既存パターンに対する新パターンのアライメントを推測することである。そのような構造は典型的に、“ボックスインボックス（Box-in-Box；ＢｎＢ）”として知られている。ＢｎＢフォーマットには、例えば“フレームインフレーム”など、数多くの変形が存在するが、以下の観点は常に共通である：典型的に基板上の既存パターンであるアライメントする相手側のパターン内に構造の一部が画成され、“新パターン”であるアライメント中のパターンによって、その構造の相補部分が画成される。
【0013】
ＢｎＢの測定は多様な手段によって行われ得る。１つの一般的な手法は、ＢｎＢ構造全体の光学像を形成し、その構造の相異なる部分のエッジに対応する強度プロファイルピークの間の距離を決定し、そして、その構造の相補的な部分同士の相対位置を計算することを含む。図１は、デュアルレイヤ処理後の半導体ウェハ上のパターニング可能材料内に画成される典型的な複合ＢｎＢ測定構造１００を示している。パターニング可能材料は、これに限られないが、感光性材料を含む。ここに記載される実施形態は感光性材料を参照して説明されるが、他の実施形態は異なるパターニング可能材料を使用することができる。
【0014】
ポジ型感光性材料の場合、陰にされた領域が、処理後のウェハに感光性材料が残存する領域を表す。図２は、図１の直線Ａ−Ａに沿った領域の測定での結合強度プロファイルである。これに垂直な方向（すなわち、ｙ軸方向）でも同様の分析が行われ、その方向でのアライメント（図示せず）が決定される。図２におけるピークは、図１において１０２、１０４、１０６、１０８、１１０、１１２として識別される構造の異なる部分のエッジを表す。ピーク２０２はエッジ１０２に、ピーク２０４はエッジ１０４に、ピーク２０６はエッジ１０６に、ピーク２０８はエッジ１０８に、ピーク２１０はエッジ１１０に、そしてピーク２１２はエッジ１１２に対応する。１つの対のピーク（例えば、ピーク２０４及び２０６）におけるピーク間の距離と他の１つの対（例えば、ピーク２０８及び２１０）におけるピーク間の距離との差は、図１の複合ＢｎＢ構造１００内のパターン群（１１４及び１１６）の相対変位を指し示す。
【0015】
これらのＢｎＢ構造は、本発明に係る一実施形態において、デバイスの周りの様々な箇所で基板にわたって繰り返される。これらの構造の測定から行われる計算は、新パターンのアライメントを決定するために使用される。これらの計算はまた、処理すべき次のデバイスのアライメントを最適化するように露光ツールのオフセットを決定するために使用される。ステッパに対して補正を行うために典型的に使用されるパラメータは、以下に限られないが、並進、チップ倍率、チップ回転、ウェハステージ倍率（Ｘ及びＹ）、及びウェハステージ回転（Ｘ及びＹ）を含む。スティッチングの場合、同一の感光性材料層内に画成される別々に露光されるパターンの相対的な配置の測定を可能にするよう、構造のコインシデント（同じ場所の）相補部分が該同一層の感光性材料内に画成される“隣接フィールド”バージョンのＢｎＢが使用される。図３Ａ−３Ｃは、スティッチされるフィールドの周辺に構造を置くことを可能にするために、図１に示した複合ＢｎＢのコインシデント相補部分がどのようにマスクされるかを示している。コインシデント相補部分が重ね合わされて、図１に示した複合ＢｎＢ測定構造を形成する。図３Ａは、マスク上に画成される測定構造１００の１つの部分３００を表している。陰影を付けた領域３０２、３０４は不透明なマスク領域を表し、陰影のない領域３０６は、光が透過して下に位置する感光性材料に突き当たることができる領域を表す。領域３０８はマスクを識別するラベルである。領域３０８は、複合ＢｎＢ１００の何れのエッジがこのコンポーネントによって画成されるかを決定するために使用されることができる。
【0016】
図３Ｂは、同じマスク又は別のマスクの上に画成されるＢｎＢ測定構造１００の１つの相補部分３１０を示している。相補部分３１０は、デュアルレイヤプロセスの第１の感光性材料層に使用され得る。この場合も、陰影を付けた領域３１２は不透明なマスク領域を表し、陰影のない領域３１４は、光が伝播して下に位置する感光性材料を露光することができる領域を表す。領域３１６は、複合ＢｎＢ測定構造１００の何れのエッジがこのコンポーネントによって画成されるかを識別するために使用され得るラベルである。
【0017】
図３Ｃは、周辺マスク上に画成されるＢｎＢ測定構造１００の更なる相補部分３１８を示している。周辺パターンは、本発明に係る一実施形態において、スティッチされる単位セルの周りに形成されるコンポーネントパターンである。陰影を付けた領域３２０、３２２はこのマスク上の不透明領域を表す。不透明領域３２０は、図３Ａ内の類似した不透明領域３０４より大きく、ＢｎＢ構造の外縁３２４が図３Ａの類似したエッジ３２６に重なる。図３Ｃに表されるＢｎＢ構造が使用されない場合、図１内のエッジ１０２は、図３Ａ内のエッジ３２６と同じである。この実施形態にて説明されるように図３Ｃに表されるＢｎＢ構造が使用される場合、図１内のエッジ１０２は、図３Ｃ内のエッジ３２４によって画成される。
【0018】
従来技術におけるＢｎＢ構造の使用は、隣接フィールド型測定、又はアライメントしているレベルのリソグラフィより前に基板上に画成されたパターンを含む標準的なＢｎＢ、の何れかに専用である。スティッチング及び周辺に伴ってパターニングの複雑さが増すとき、製品の実際の製造、リソグラフィプロセスの監視、及び露出ツールへのアライメントフィードバックを提供するために必要とされるＢｎＢ構造の数が増加する。結果として、半導体ウェハ上のますます多くの部分がこれらの構造に充てられ、製品に利用可能な領域が減少してしまう。
【0019】
現在、例えばイメージセンサなどの一部の半導体デバイスの製造は、露光ツールでリソグラフィパターンを処理し且つ該パターンを半導体ウェハ内にエッチングすることによって、“第１レベル”又は“ゼロレベル”としても知られる“グリッド画成（デファイニング）パターン”を作り出すことを必要としている。ゼロレベルマスクは典型的に、グリッドを規定するＢｎＢ、及び後続レベルでアライメントターゲットとして露光ツールによって使用される構造のみを有する。その結果、照射光がマスクによって阻止される領域と比較した、光がマスク及び露光光学系を通過する領域の比として、非常に低い比が存在する。この比は、レチクル・スルーアウト・レシオ（ＲＴＲ）として定義されることもある。大抵の露光ツールは何らかのアルゴリズムを利用して、レンズ及びマスクの加熱をＲＴＲの関数として補償している。そのアルゴリズムは、非常に低いＲＴＲ（例えば、＜０．１％）において常に正確であるわけではない。結果として、グリッド画成レベルのマスクを用いて露光ツールによって順次処理される一連の半導体ウェハは、ウェハ間で倍率及び焦点のドリフトを示し得るものとなるが、これはグリッド画成レベルにおいて望ましくない特徴である。
【0020】
次に図４を参照するに、本発明に係る一実施形態においてステッパシステムに含められ得る露光ツールの簡略化された断面図が示されている。露光ツール４００は、ウェハ４０６上に形成された感光性材料の層４０４上に、マスク４０２上の形状を投影する。マスク４０２は、マスクステージ４０８上で適所に保持されている。光源４１０から発せられた光エネルギーは、コリメートされて均一にされた照射光４１４を作り出すように、反射表面４１２によって集められ且つ方向付けられる。光４１４は、シャッター４１６、遮蔽（マスキング）ブレード４１８及びマスク４０２を通り過ぎるよう伝播する。マスク４０２を通過した光４１４は、光学系４２０によって像にされて感光性材料４０４上に投影される。光学系４２０は、本発明に係る一実施形態において、投影される像の倍率及び焦点を調整することができる。図示した実施形態において、光学系４２０はレンズとして構成されている。ウェハ４０６は、投影される像が感光性材料４０４の様々な部分に突き当たることを可能にするように移動するよう構成されたステージ４２２の上に載置される。
【0021】
図５は、本発明に係る一実施形態においてレジストパターンを画成することになる単位マスクパターンと、ウェハとを示している。ウェハ５００は、本発明に係る一実施形態においてシリコンウェハである。単位セル５０２、５０４、５０６、５０８はウェハ５００上でスティッチされるものである。周辺パターン５１０は、スティッチされた単位セルの各グループの周りに形成されるものである。
【0022】
図６は、本発明に係る一実施形態における、スティッチされた８個の単位セルの８個のグループを備えたウェハを示している。単位セルごとに、ステッパが、ウェハ５００上に形成された感光性材料（図示せず）上にマスクを露光する。単位セル５０２、５０４、５０６、５０８が互いにスティッチされて、８個の未完成の半導体デバイスの回路を作り出している。８個のデバイスのみが示されているが、当業者に認識されるように、１枚の半導体ウェハに如何なる数の半導体デバイスが形成されてもよい。また、スティッチされた単位セルの各グループ内の単位セル数は、本発明に係る他の実施形態においては異なり得る。単位セル群は、製造されるデバイスによる要求に応じて、同じパターンであってもよいし異なるパターンであってもよい。
【0023】
図７は、本発明に係る一実施形態における、ウェハ５００に形成された８個の完成された半導体デバイス７００を示している。スティッチされた単位セルの各グループ（単位セル５０２、５０４、５０６、５０８のグループ）の周りに周辺パターン５１０が形成されている。単位セルのグループごとに、ステッパは、ウェハ５００上に形成された感光性材料（図示せず）上に周辺パターンのマスクを露光する。周辺パターン５１０と単位セル５０２、５０４、５０６、５０８の各グループとが互いにスティッチされて、８個の完成された半導体デバイスの回路を作り出している。
【0024】
次に図８を参照するに、本発明に係る一実施形態における第１のスティッチング方法のフローチャートが示されている。例示する実施形態は、異なる照射野（露光フィールド）サイズを有する別個の露光ツールで１つの感光性材料層が露光されるシングルレイヤプロセスを説明するために使用される。先ず、ブロック８００に示すように、半導体ウェハ上に感光性材料の層が形成される。そして、高い開口数（Ｎ．Ａ．）のスモール（小）フィールドツールを用いて、感光性材料に隣接フィールドパターンが露光される（ブロック８０２）。高ＮＡのスモールフィールドツールは、例えば、０．３５と１．０との間のＮＡを有し得る。
【0025】
そして、別のパターン、隣接フィールドパターンが、低Ｎ．Ａ．（例えば０．３５未満）のワイド（広）フィールドツールを用いて感光性材料に露光される（ブロック８０４）。本実施形態において、これはデバイスの周辺であり、ブロック８０２にて露光された隣接フィールドパターンの潜像に対してアライメントされ得る。そして、ブロック８０６に示されるように、感光性材料が現像される。ポジ型感光性材料が使用される場合、光に露光された感光性材料の化学構造が、その感光性材料が“現像液”として知られる溶液内に溶けやすくなるように変化する。露光された感光性材料は現像液によって洗い流されるが、露光されていない感光性材料はウェハ上に残存する。ポジ型感光性材料の場合、マスク（例えば、図４のマスク４０２）は、ウェハ上に残存すべきパターンの正確なコピーを含む。
【0026】
ネガ型感光性材料が使用される場合、光に露光された感光性材料の化学構造は、その感光性材料が現像液に溶けにくくなるように変化する。露光されていない感光性材料は現像液によって洗い流されるが、光に露光された感光性材料はウェハ上に残存する。ネガ型感光性材料の場合、マスク（例えば、図４のマスク４０２）は、転写されるべきパターンを反転したもの（すなわち、写真的な“ネガティブ”）を含む。
【0027】
図８に戻るに、ブロック８０８にて、スティッチされたパターンのアライメント及び寸法が測定・分析される。測定データはまた、本発明に係る一実施形態において、メモリに記録されることができる。そして、アライメントが所与の許容範囲内であるか否かについての決定が為される（ブロック８１０）。１つ以上のアライメントが所与の許容範囲内にない場合、そのウェハは再加工プロセスにかけられる（ブロック８１２）。単なる例として、再加工プロセスは、露光ツールパラメータを最適化することと、感光性材料をウェハから除去することと、ウェハを洗浄することと、ブロック８００に戻ってこの方法を繰り返すこととを含み得る。
【0028】
ブロック８１０でアライメントが所与の許容範囲内であった場合、この方法はブロック８１４に進み、ウェハ上に残存している感光性材料内に形成された最終パターンが後続処理工程で使用される。例えば、ウェハにドーパントが注入されて、ウェハ内に注入領域が形成され得る。他の例では、ウェハがエッチングされ、あるいは例えば導電材料などの材料がウェハ上に堆積され得る。後続処理工程が完了すると、ブロック８１６に示されるように、感光性材料がウェハから除去され得る。当業者に認識されるように、ブロック８１６は必要に応じてのものであり、本発明に係る一部の実施形態において、感光性材料はウェハから除去されない。
【0029】
図９は、本発明に係る一実施形態における第２のスティッチング方法のフローチャートである。例示する実施形態は、複数層の感光性材料層が異なる照射野（露光フィールド）サイズを有する別個の露光ツールで露光され、次いで、ワイドフィールド露光ツールで周辺露光が行われるデュアルレイヤプロセスを説明するために使用される。先ず、ウェハが感光性材料でコーティングされる。そして、ブロック９０１に示されるように、高Ｎ．Ａ．のスモールフィールドツールを用いて、感光性材料に隣接フィールドパターンが露光される。そして、ブロック９０２に示されるように、感光性材料が現像される。先述のように、ポジ型感光性材料が使用されるとき、光に露光された感光性材料が現像液によって洗い流される。ネガ型感光性材料の場合には、光に露光されていない感光性材料が現像液によって洗い流される。
【0030】
ブロック９０４にて、スティッチされたパターンのアライメントが測定・分析される。測定データはまた、メモリに格納されることができる。この測定データは、高Ｎ．Ａ．のスモールフィールドツールでの次のウェハ又は次の一組のウェハの露光に関する照射野内アライメントを最適化するための露光ツールの補正を計算するために使用され得る。
【0031】
そして、アライメントが所与の許容範囲内であるか否かについての決定が為される（ブロック９０６）。アライメントが所与の許容範囲内にない場合、そのウェハは再加工プロセスにかけられる（ブロック９０８）。単なる例として、再加工プロセスは、露光ツールパラメータを最適化することと、感光性材料をウェハから除去することと、半導体ウェハを洗浄することと、別の第１の感光性材料層をウェハ上に設けることと、ブロック９００に戻ってこの方法を繰り返すこととを含み得る。
【0032】
ブロック９０６に戻って、アライメントが所与の許容範囲内であった場合、このプロセスはブロック９１０に進み、残存した感光性材料がキュアされ、それにより、感光性材料が固められ、感光性材料内にパターンが固定される。ブロック９１２及び９１４に示されるように、別の感光性材料層がウェハ上にコーティングされ、低Ｎ．Ａ．のワイドフィールドツールを用いて、周辺パターンが感光性材料に露光される。ブロック９１６にて、感光性材料が現像される。
【0033】
ブロック９１８にて、スティッチされたパターンに対する周辺パターンのアライメントが測定・分析される。この測定データも、メモリに格納されることができる。この測定データは、第２の感光性材料層の露光に関する照射野内アライメントを最適化するための、あるいは、次のウェハ又は次の一組のウェハの上の２つのパターンのアライメントを最適化するために第１層パターンに対して必要な補正を行うための、高Ｎ．Ａ．のスモールフィールドツール及び低Ｎ．Ａ．のワイドフィールドツールの双方に関する補正を計算するために使用され得る。
【0034】
そして、ブロック９２０にて、アライメントが所与の許容範囲内であるか否かについての決定が為される。アライメントが所与の許容範囲内にない場合、第１のグリッドレベル（グリッド１）を修正する必要があるか否かについての決定が為される（ブロック９２１）。そうである場合、この方法はブロック９０８に進む。
【0035】
第１のグリッドレベルを修正する必要がない場合、このプロセスは再加工プロセスのためにブロック９２２に進む。この再加工プロセスは、本発明に係る一実施形態において、未キュアの第２の感光性材料層をウェハから除去することと、半導体ウェハを洗浄することと、ブロック９１２に戻ってブロック９１２から９２０を繰り返すこととを含み得る。
【0036】
ブロック９２０に戻って、アライメントが所与の許容範囲内であった場合、この方法はブロック９２４に進み、ウェハ上に残存している感光性材料によって形成された最終パターンが後続処理工程で使用される。先述のように、ウェハにドーパントが注入され、ウェハがエッチングされ、あるいは例えば導電材料などの材料がウェハ上に堆積され得る。後続処理工程が完了すると、ブロック９２６に示されるように、感光性材料がウェハから除去され得る。当業者に認識されるように、ブロック９２６は必要に応じてのものであり、本発明に係る一部の実施形態において、感光性材料はウェハから除去されない。
【0037】
次に図１０を参照するに、本発明に係る一実施形態におけるスティッチされた単位セルのマスクレイアウトを表現したものが示されている。図１０は、ＢｎＢ部分の構成を、パターンのそれ以外の部分に対して、また、単位セルのスティッチング中に使用される遮蔽（マスキング）ブレードに対して示している。遮蔽ブレード１０００、１００２、１００４、１００６は、スティッチされる単位セル１０１２が露光されるときに光が測定構造１００８、１０１０に突き当たることを阻止するように位置付けられている。
【0038】
直線１０１４は、単位セル１０１２より下のＢｎＢ構造の相補部分を露光することを防止するための遮蔽ブレード１０００の位置を表している。直線１０１６は、単位セル１０１２より上のＢｎＢ構造の相補部分を露光することを防止するための遮蔽ブレード１００４の位置を表している。直線１０１８は、単位セル１０１２より左のＢｎＢ構造の相補部分を露光することを防止するための遮蔽ブレード１００２の位置を表している。直線１０２０は、単位セル１０１２より右のＢｎＢ構造の相補部分を露光することを防止するための遮蔽ブレード１００６の位置を表している。
【0039】
図１１は、本発明に係る一実施形態における周辺部のマスクレイアウトを示している。図示した実施形態は、周辺パターン１１００と測定構造の部分１１０２との相対的な位置を示している。図１０及び１１に示した測定構造は、ＢｎＢ構造の相補部分とし得る。例えば、３つの部分で構成されるＢｎＢ構造において、図１０の測定構造１００８が１つの相補部分内にあり、図１０の測定構造１０１０が第２の相補部分内にあり、そして、測定構造１１０２が第３の相補部分内にあるとすることができる。
【0040】
次に図１２を参照するに、本発明に係る一実施形態における露光・現像された感光層が示されている。図示した実施形態には、スティッチされた単位セル１２００と、完成されたＢｎＢ測定構造１２０２とが示されている。完成されたＢｎＢ測定構造１２０２は、図１０の測定構造１００８、１０１０の部分を図１１の相補部分１１０２と重ね合わせることによって作り出されている。完成されたＢｎＢ測定構造１２０２の測定結果を用いて、スティッチされた単位セル１２００のその他に対する相対位置が決定される。
【0041】
スティッチング様式はまた、パターンの各コーナー部に、半導体ウェハ上の先行レベルに対するアライメントを測定するための標準的なＢｎＢの部分として使用することが可能な測定構造の単一部分１００８、１０１０を残すことができる。
【0042】
現在、例えばイメージセンサなどの半導体デバイスの製造は、露光ツールでリソグラフィパターンを処理し且つ該パターンを半導体ウェハ内にエッチングすることによって、“第１レベル”又は“ゼロレベル”としても知られる“グリッド画成（デファイニング）パターン”を作り出すことを必要としている。ゼロレベルマスクは典型的に、グリッドを規定するＢｎＢ、及び後続レベルでアライメントターゲットとして露光ツールによって使用される構造のみを有する。その結果、照射光がマスクによって阻止される領域と比較した、光がマスク及び露光光学系を通過する領域の比として、非常に低い比が存在する。この比は、レチクル・スルーアウト・レシオ（ＲＴＲ）として定義されることもある。大抵の露光ツールは何らかのアルゴリズムを利用して、レンズ及びマスクの加熱をＲＴＲの関数として補償している。そのアルゴリズムは、非常に低いＲＴＲ（例えば、＜０．１％）において常に正確であるわけではない。結果として、グリッド画成レベルのマスクを用いて露光ツールによって順次処理される一連の半導体ウェハは、ウェハ間で倍率及び焦点のドリフトを示し得るものとなるが、これはグリッド画成レベルにおいて望ましくない特徴である。
【0043】
図１３は、パターン１３００、１３０２によって表される従来技術に係るグリッド画成マスクパターンを示している。パターン１３００は、ＢｎＢ構造１３０６及びアライメントターゲット１３０８を除いて不透明な小さい単位セル１３０４を露光するために使用されるマスクを表している。アライメントターゲット１３０８は、後続の処理工程で使用され得る。パターン１３０２は、ＢｎＢ構造１３１２及びアライメントターゲット１３１４を除いて不透明な、より大きいフィールド周辺１３１０用のマスクを示している。
【0044】
次に図１４を参照するに、本発明に係る一実施形態における小さい単位セルのグリッド画成レベルで使用されるのに適したパターンの一例が示されている。パターン１４００は、不透明フィールド１４０４内の透明スペース１４０２、ＢｎＢ構造１４０６、及びアライメントターゲット１４０８を含んでいる。
【0045】
図１５は、本発明に係る一実施形態における大きいフィールド周辺のグリッド画成レベルで使用されるのに適した相補パターンの一例を示している。パターン１５００は、不透明フィールド１５０４内の透明スペース１５０２、ＢｎＢ構造１５０６、及びアライメントターゲット１５０８を含んでいる。
【0046】
２つのパターン１４００及び１５００を用いて二重レジストパターンを生成される。続いて図１６を参照するに、本発明に係る一実施形態における二重レジストパターンが示されている。図１６の実施形態において、二重レジストパターン１６００は、半導体デバイスパターンのアクティブ領域に使用される。二重レジストパターン１６００は、図１４からのグリッド画成レベルと図１５からのグリッド画成レベルとを重ね合わせることによって形成される。図１５に表される境界の内部で、図１４が２×２のアレイ状にスティッチされている。図示した実施形態において、透明領域１４０２、１５０２は離隔され且つ別個となるように配置され、ＢｎＢ構造１４０６、１５０６及びアライメントターゲット１４０８、１５０８は重ね合わされている。１４０２と図１５の１５０２との相対的な大きさ及び形状は、概念的な目的でのものであり、造形部のマクロ若しくはミクロなスケール、又は造形部の数を指し示すことを意図したものではない。
【0047】
図１７は、図１６に示した直線Ａ−Ａに沿う断面図である。ウェハ１７００は、本発明に係る一実施形態において、（断面Ａ−Ａには含まれないＢｎＢ構造及びアライメント構造を除いて）少なくとも１つの感光性材料層で覆われている。感光性材料は、デバイスパターンのアクティブ領域において、第１のグリッド処理１７０２、第２のグリッド処理１７０４、又はこれら双方からのものとし得る。
【0048】
次に図１８を参照するに、本発明に係る一実施形態において図１６に示した二重レジストパターン１６００がウェハに恒久的に転写された後のパターン１８００が示されている。二重レジストパターン１６００を恒久的に転写する一技術は、パターン１６００をウェハ内にエッチングするものである。最終的なエッチングパターンは、ＲＴＲを増大させるためにパターン１４００及び１５００（図１４及び１５）で使用された追加の造形部１４０２及び１５０２を含んでおらず、これは、パターン１３００及び１３０２（図１３）を使用した場合の結果と同じである。
【0049】
図１４に示したグリッド画成レベルを第１のグリッドレベル（グリッド１）とし、図１５のグリッド画成レベルを第２のグリッドレベル（グリッド２）とし得る。第１のタイプの露光ツールを用いて、ウェハ上に形成された感光性材料にグリッド１が露光される。そして、パターンが現像されるとともに、チップ倍率がウェハ倍率と等しいこと及びチップ回転がウェハ回転と等しいことを確保するために、隣接フィールドＢｎＢ構造を用いてパターンが測定される。
【0050】
その後、グリッド１を画成する感光性材料がキュアされ、第２の感光性材料層がウェハ上に形成される。第２のタイプの露光ツールを用いて、グリッド１に対してグリッド２をアライメントして、グリッド２が露光される。そして、この第２のパターンが現像されるとともに、先ず、グリッド２のチップ倍率がグリッド２のウェハ倍率と等しいこと及びグリッド２のチップ回転がグリッド２のウェハ回転と等しいことを確保するために、隣接フィールドＢｎＢ構造を用いて第２のパターンが測定される。次に、グリッド２のグリッド１に対するアライメントが測定される。データの評価により、後続の半導体ウェハについてグリッドのアライメントを最適化するための露光ツール補正の計算が可能にされるとともに、グリッドが所与の許容範囲でアライメントしていない場合のウェハの再加工が可能にされる。グリッド１及びグリッド２のアライメントが許容可能なものになると、グリッド１とグリッド２とで構成される結合リソグラフィパターンがウェハ内にエッチングされ、該リソグラフィパターンが除去される。個々のグリッドのアライメント及びグリッド間のアライメントを最適化することにより、グリッド１での単位セルのスティッチングとグリッド２による周辺の露光とを必要とする後続レベルのリソグラフィのアライメントが、各グリッドが個別にドリフトすることが可能な場合より、厳しい許容範囲で、容易に保たれる。
【0051】
双方のグリッドを画成するデュアルレベルプロセスの更なる利点は、各グリッド画成マスクのデバイス領域内に更なる犠牲造形部１４０２、１５０２を追加することが可能にされることである。これは、ＲＴＲを、露光ツールのアルゴリズムが光学系及びマスクの加熱に伴って倍率及び焦点を正しく補償し得る範囲となるような値まで増大させる。これは、（必要なＢｎＢ構造及びアライメント構造を除いて）グリッド１マスクによって露光される領域がグリッド２マスクによる第２のレジスト層では未露光のままにされ、その逆もまた然りであるように、更なる犠牲造形部を追加することによって達成される。
【0052】
本発明の特定の実施形態を具体的に参照して本発明を詳細に説明したが、理解されるように、本発明の精神及び範囲内で変形及び変更が為され得る。また、ここに本発明の具体的な実施形態が記載されているとしても、本願はそれらの実施形態に限定されるものではない。特に、１つの実施形態に関して説明された特徴が、適合する場合に、その他の実施形態で使用されてもよい。異なる実施形態の特徴が、適合する場合に、入れ換えられてもよい。例えば、ここに記載の実施形態は感光性材料及びフォトリソグラフィを参照したものである。しかしながら、本発明に係る他の実施形態は、そのような材料及びプロセスに限定されるものではない。光に代えて、例えば電子ビーム又はｘ線などの他の形態のエネルギーが使用されてもよい。感光性材料以外のパターニング可能材料も使用され得る。
【符号の説明】
【0053】
１００ ＢｎＢ構造１０２、１０４、１０６、１０８、１１０、１１２ エッジ
１１４、１１６ パターン
２０２、２０４、２０６、２０８、２１０、２１２ ピーク
３００ ＢｎＢ構造の部分
３０２、３０４、３１２、３２０、３２２ 陰影を付けた領域
３０６、３１４ 陰影のない領域
３０８、３１６ ラベル
３１０、３１８ ＢｎＢ構造の相補部分
３２４ ＢｎＢ構造の外縁
３２６ 類似エッジ
４００ 露光ツール
４０２ マスク
４０４ 感光性材料
４０６ ウェハ
４０８ マスクステージ
４１０ 光源
４１２ 反射表面
４１４ 照射光
４１６ シャッター
４１８ 遮蔽ブレード
４２０ 光学系
４２２ ステージ
５００ ウェハ
５０２、５０４、５０６、５０８ 単位セル
５１０ 周辺パターン
７００ 半導体デバイス
１０００、１００２、１００４、１００６ 遮蔽ブレード
１００８、１０１０ 測定構造
１０１２ 単位セル
１０１４、１０１６、１０１８、１０２０ 遮蔽ブレードの位置を表す線
１１００ 周辺パターン
１１０２ 測定構造
１２００ スティッチされた単位セル
１２０２ 完成したＢｎＢ構造
１３００、１３０２ パターン
１３０４ 小さい単位セルを露光するためのマスク
１３０６、１３１２ ＢｎＢ構造
１３０８、１３１４ アライメントターゲット
１３１０ より大きいフィールド周辺を露光するためのマスク
１４００、１５００ パターン
１４０２、１５０２ 透明スペース
１４０４、１５０４ 不透明フィールド
１４０６、１５０６ ＢｎＢ構造
１４０８、１５０８ アライメントターゲット
１６００ 二重レジストパターン
１７００ ウェハ
１７０２ 第１グリッド処理からの感光性材料
１７０４ 第２グリッド処理からの感光性材料
１８００ ウェハに転写された二重レジストパターン