特許 5734845 電圧生成装置、電圧生成回路、電圧生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5734845

(24)【登録日】2015年4月24日

(45)【発行日】2015年6月17日

(54)【発明の名称】電圧生成装置、電圧生成回路、電圧生成方法

(51)【国際特許分類】

   H02M 3/155 20060101AFI20150528BHJP

【ＦＩ】

   H02M3/155 P

   H02M3/155 V

【請求項の数】24

【全頁数】21

(21)【出願番号】特願2011-508941(P2011-508941)

(86)(22)【出願日】2009年5月15日

(65)【公表番号】特表2011-521612(P2011-521612A)

(43)【公表日】2011年7月21日

(86)【国際出願番号】EP2009055951

(87)【国際公開番号】WO2009138505

(87)【国際公開日】20091119

【審査請求日】2012年5月14日

(31)【優先権主張番号】0808873.4

(32)【優先日】2008年5月15日

(33)【優先権主張国】GB

【前置審査】

(73)【特許権者】

【識別番号】508184365

【氏名又は名称】ヌジラ リミテッド

(74)【代理人】

【識別番号】100085257

【弁理士】

【氏名又は名称】小山 有

(72)【発明者】

【氏名】ウィルソン、マーティン

【審査官】 鈴木 重幸

(56)【参考文献】

【文献】 SHARMA A，A SINGLE INDUCTOR MULTIPLE OUTPUT CONVERTER WITH ADAPTIVE DELTA CURRENT MODE CONTROL，IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS，米国，IEEE，２００６年 ５月２１日，P5643-5646

【文献】 DONGSHENG MA，SINGLE-INDUCTOR MULTIPLE-OUTPUT SWITCHING CONVERTERS WITH BIPOLAR OUTPUTS，PROCEEDINGS OF THE 2001 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS，米国，IEEE，２００１年 ５月 ６日，V3，P301-304

【文献】 WING-HUNG KI，SINGLE-INDUCTOR MULTIPLE-OUTPUT SWITCHING CONVERTERS，32ND ANNUAL IEEE POWER ELECTRONICS SPECIALISTS CONFERENCE，米国，IEEE，２００１年 ６月１７日，V1，P226-231

【文献】 KOON S-C，INTEGRATED CHARGE-CONTROL SINGLE-INDUCTOR DUAL-OUTPUT STEP-UP/STEP-DOWN CONVERTER，IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS，米国，IEEE，２００５年 ５月２３日，P3071-3074

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

電圧源と、第１のスイッチによって電圧源に接続し、第４のスイッチによって電気接地に接続している第１の端子を有し、第３のスイッチによって電気接地に接続している第２の端子を有するインダクタと、前記インダクタの第２の端子に切換え可能に接続され第１の端子を有し、両端でそれぞれの複数の電圧が形成される複数のキャパシタとを備え、前記複数のキャパシタがそれぞれ、１サイクル内で、前記インダクタの前記第２の端子に接続され、制御手段が、電圧源と複数の電圧の両端の平均電圧の関係に応じて、各サイクルの開始時に、バックサイクルとブーストサイクルの一方を選択するように適合される電圧生成装置。

【請求項2】

前記複数のキャパシタがそれぞれ、電気接地に接続される、請求項１に記載の電圧生成装置。

【請求項3】

前記複数のキャパシタがそれぞれ、複数の電圧の１つの選択である第２の電圧に接続される、請求項１に記載の電圧生成装置。

【請求項4】

前記切換え可能に制御可能な機能を提供する１組のスイッチを制御する制御手段をさらに含む、請求項１〜３のいずれか一項に記載の電圧生成回路。

【請求項5】

前記制御手段が、各キャパシタを前記インダクタの前記第２の端子に順次接続するように適合される、請求項１〜４のいずれか一項に記載の電圧生成回路。

【請求項6】

前記制御手段が、電圧ブーストサイクル内で、前記複数のキャパシタのいずれかが前記インダクタの前記第２の端子に接続されているとき、前記インダクタの前記第２の端子を前記電気接地から切断するようにさらに適合される、請求項５に記載の電圧生成回路。

【請求項7】

前記制御手段が、電圧ブーストサイクル内で、前記インダクタの前記第２の端子を接地に接続して、前記複数のキャパシタをすべて前記インダクタの前記第２の端子から切断し、前記インダクタをプリチャージするようにさらに適合される、請求項５または請求項６に記載の電圧生成回路。

【請求項8】

前記制御手段が、電圧ブーストサイクル内で、前記インダクタの前記第１の端子を前記電圧源に接続して、前記インダクタの前記第２の端子を電気接地から切断するようにさらに適合される、請求項４から７のいずれか１項に記載の電圧生成回路。

【請求項9】

前記制御手段が、電圧バックサイクル内で、前記インダクタの前記第２の端子を電気接地から切断するようにさらに適合される、請求項５から８のいずれか１項に記載の電圧生成回路。

【請求項10】

前記制御手段が、電圧バックサイクル内で、前記インダクタの前記第１の端子を前記電圧源と電気接地のいずれかに選択的に接続するようにさらに適合される、請求項９に記載の電圧生成回路。

【請求項11】

前記選択が、基準に応じて行われる、請求項１に記載の電圧生成回路。

【請求項12】

電圧生成装置内で複数の電圧を生成する方法であって、電圧源をインダクタの第１の端子に選択的に接続するステップと、インダクタの第２端子を電気接地に選択的に接続するステップと、インダクタの第１の端子を電気接地に選択的に接続するステップと、複数のキャパシタの１つを前記インダクタの第２の端子に選択的に接続するステップとを含み、前記複数のキャパシタの両端でそれぞれの複数の電圧が形成され、１サイクル内で、前記複数のキャパシタをそれぞれ前記インダクタの前記第２の端子に接続するステップを含み、電圧源と複数の電圧の両端の平均電圧の関係に応じて、各サイクルの開始時に、バックサイクルとブーストサイクルの一方を選択するステップを含む、方法。

【請求項13】

前記複数のキャパシタをそれぞれ電気接地に接続するステップをさらに含む、請求項１２に記載の方法。

【請求項14】

前記切換え可能に制御可能な機能を提供する１組のスイッチを制御するステップをさらに含む、請求項１２または１３に記載の方法。

【請求項15】

各キャパシタを前記インダクタの前記第２の端子に順次接続するステップをさらに含む、請求項１２から１４のいずれか１項に記載の方法。

【請求項16】

電圧ブーストサイクル内で、前記複数のキャパシタのいずれかが前記インダクタの前記第２の端子に接続されているとき、前記インダクタの前記第２の端子を前記電気接地から切断するステップをさらに含む、請求項１５に記載の方法。

【請求項17】

電圧ブーストサイクル内で、前記インダクタの前記第２の端子を接地に接続して、前記複数のキャパシタをすべて前記インダクタの前記第２の端子から切断し、前記インダクタをプリチャージするステップをさらに含む、請求項１５または請求項１６に記載の方法。

【請求項18】

電圧ブーストサイクル内で、前記インダクタの前記第１の端子を前記電圧源に接続して、前記インダクタの前記第２の端子を電気接地から切断するステップをさらに含む、請求項１５から１７のいずれか１項に記載の方法。

【請求項19】

電圧バックサイクル内で、前記インダクタの前記第２の端子を電気接地から切断するステップをさらに含む、請求項１５から１８のいずれか１項に記載の方法。

【請求項20】

電圧バックサイクル内で、前記インダクタの前記第１の端子を前記電圧源と電気接地のいずれかに選択的に接続するステップをさらに含む、請求項１９に記載の方法。

【請求項21】

基準に応じて、バックサイクルとブーストサイクルの間から選択するステップをさらに含む、請求項１２に記載の方法。

【請求項22】

複数のキャパシタの１つを前記インダクタの第２の端子に選択的に接続する前記ステップが、所与の電圧レベルに対して、現在の出力電圧レベルと基準レベルの差を表す誤差信号を生成するステップと、前記誤差信号とランプ信号を比較するステップとを含み、前記比較ステップに応じて、前記電圧レベルに対するキャパシタが選択的に接続される、請求項１２から２１のいずれか１項に記載の方法。

【請求項23】

複数のキャパシタの１つを前記インダクタの第２の端子に選択的に接続する前記ステップが、所与の電圧レベルに対して、現在の出力電圧レベルと基準レベルの差を表す誤差信号を生成するステップと、前記誤差信号と前記インダクタ内の電流レベルを比較するステップとを含み、前記比較ステップに応じて、前記電圧レベルに対するキャパシタが選択的に接続される、請求項１２から２１のいずれか１項に記載の方法。

【請求項24】

前記キャパシタが、前記比較ステップの開始時に接続され、また前記比較ステップが変化を示すのに応じて切断される、請求項２２または請求項２３に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の電圧の提供を対象とし、詳細には、単一の電圧源から複数の供給電圧を提供する効率的な電力管理方法および装置を対象とする。

【背景技術】

【0002】

最新の第４世代の無線送受話器のソリューションでは、電力管理集積回路（ＰＭＩＣ）が、たとえばデジタルコア、入出力、アナログ回路、および電力増幅段を含む様々なブロックに電力供給するための異なる値の電圧のアレイを生成することが期待されている。これらのブロックは、異なる電圧要件を有する。これらの電圧は、端子電圧が２．６Ｖ〜５．５Ｖの典型的な値である単一のリチウムイオン電池から生成する必要がある。

【0003】

これを提供するために、通常、図１に示すような、いわゆるＨブリッジ、バックブーストのトポロジが提供される。
図１を参照して、電圧生成段１００を示す。電圧源１１０、通常電池が、線１１２上に入力電圧を提供する。スイッチング素子は、スイッチ１０２および１０３によって形成されるバック部１０４と、スイッチ１０５および１０６から形成されるブースト部１０９とからなる。キャパシタ１０７は容量性蓄積素子であり、インダクタ１０８は誘導性蓄積素子である。電圧源１１０が２．５Ｖを供給するときに、供給段１００が出力電圧を２．５Ｖより大きくする必要がある場合、バックモードとブーストモードの間で切り換わらなければならない。

【0004】

ブーストモードでは、電圧源１１０、通常電池は、出力で所望の電圧より低い値を有する。バックモードでは、電圧源は、出力で所望の電圧より高い値を有する。
図１に示すような位相に伴う問題は、それぞれの必要な電圧に対して別々の電圧生成段１００を使用しなければならないことである。したがって、それぞれの必要な電圧に対して、図１の回路全体を繰り返さなければならない。この結果、複数のバックブースト回路、および関連する多数のインダクタが生じる。このため、コストが増大し、空間をとり、干渉を生成する。

【0005】

これらの問題を克服するために、従来技術では、電力管理ＩＣを改善する手法が提案されてきた。これらの手法は、オンチップインダクタ、スイッチキャパシタのソリューション、および多巻線変圧器の提供を含む。

【0006】

インダクタをオンチップで製作することによって、ある程度の小型化を得ることが可能である。しかし、オンチップインダクタは高い直列抵抗を有し、高い電流供給での使用を妨げる。また、複数の供給には、かなりのＩＣ領域が要求されるはずである。

【0007】

スイッチキャパシタにより、インダクタを１つも用いないでスイッチモード供給をもたらすことができる。これらは通常、低い電流では非常によく機能するが、高い電流では、必要な静電容量の値がチップ製作領域を左右する。オフチップキャパシタが使用される場合、オンチップスイッチとオフチップキャパシタの間のトラックインダクタンスが重大な問題になり、また大部分のスイッチキャパシタ素子が浮いているので、深刻な電磁誘導（ＥＭＩ）が生成される。必要なスイッチング素子の数のため、通常、インダクタベースのバックブースト供給より効率が低い。

【0008】

従来技術の多巻線変圧器技法は、変圧器が結合されたフォワードまたはフライバックコンバータであり、複数の巻線またはタップが、１組の直流電圧を与えるように整流される。しかしそのような構成には、複数の問題がある。各供給を独立して調整するのが困難である。既製のインダクタを使用できるのではなく、特殊な変圧器を巻く必要がある。この構成には柔軟さがなく、供給電圧の１つを変化させる必要がある場合、変圧器の再設計が必要になる。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明の目的は、複数の電圧レベルを提供するために改善された電力管理構成を提供することである。

【課題を解決するための手段】

【0010】

本発明の一態様では、電圧源と、第１の端子が電圧源に切換え可能に接続されるインダクタと、インダクタの第２の端子に切換え可能に接続され両端でそれぞれの複数の電圧が形成される複数のキャパシタとを備える電圧生成装置を提供する。

【0011】

複数のキャパシタはそれぞれ、電気接地に接続することができる。
複数のキャパシタはそれぞれ、複数（ｐｌｕｌａｒｉｔｙ）の電圧の１つの選択である第２の電圧に接続することができる。そのような構成では、１つのキャパシタに対する第２の電圧を電気接地とすることができる。

【0012】

インダクタの第２の端子は、電気接地に切換え可能にさらに接続することができる。インダクタの第１の端子は、電気接地に切換え可能にさらに接続することができる。電圧生成回路は、切換え可能に制御可能な機能を提供する１組のスイッチを制御する制御手段をさらに含むことができる。

【0013】

制御手段は、各キャパシタをインダクタの第２の端子に順次接続するように適合することができる。制御手段は、電圧ブーストサイクル内で、複数のキャパシタのいずれかがインダクタの第２の端子に接続されているとき、インダクタの第２の端子を電気接地から切断するようにさらに適合することができる。

【0014】

制御手段は、電圧ブーストサイクル内で、インダクタの第２の端子を接地に接続して、複数のキャパシタをすべてインダクタの第２の端子から切断し、インダクタをプリチャージするようにさらに適合することができる。制御手段は、電圧ブーストサイクル内で、インダクタの第１の端子を電圧源に接続して、インダクタの第２の端子を電気接地から切断するようにさらに適合することができる。

【0015】

制御手段は、電圧バックサイクル内で、インダクタの第２の端子を電気接地から切断するようにさらに適合することができる。制御手段は、電圧バックサイクル内で、インダクタの第１の端子を電圧源と電気接地のいずれかに選択的に接続するようにさらに適合することができる。
複数のキャパシタはそれぞれ、１サイクル内で、インダクタの第２の端子に接続することができる。

【0016】

制御手段は、各サイクルの開始時に、バックサイクルとブーストサイクルの間から選択するように適合することができる。この選択は、基準に応じて行うことができる。

【0017】

本発明によれば、電圧生成装置内で複数の電圧を生成する方法であって、電圧源をインダクタの第１の端子に選択的に接続するステップと、複数のキャパシタの１つをインダクタの第２の端子に選択的に接続するステップとを含み、複数のキャパシタの両端でそれぞれの複数の電圧が形成される、方法がさらに提供される。

【0018】

この方法は、複数のキャパシタをそれぞれ電気接地に接続するステップをさらに含むことができる。
この方法は、インダクタの第２の端子を電気接地に選択的に接続するステップをさらに含むことができる。
この方法は、インダクタの第１の端子を電気接地に選択的に接続するステップをさらに含むことができる。

【0019】

この方法は、切換え可能に制御可能な機能を提供する１組のスイッチを制御するステップをさらに含むことができる。
この方法は、各キャパシタをインダクタの第２の端子に順次接続するステップをさらに含むことができる。

【0020】

この方法は、電圧ブーストサイクル内で、複数のキャパシタのいずれかがインダクタの第２の端子に接続されているとき、インダクタの第２の端子を電気接地から切断するステップをさらに含むことができる。
この方法は、電圧ブーストサイクル内で、インダクタの第２の端子を接地に接続して、複数のキャパシタをすべてインダクタの第２の端子から切断し、インダクタをプリチャージするステップをさらに含むことができる。

【0021】

この方法は、電圧ブーストサイクル内で、インダクタの第１の端子を電圧源に接続して、インダクタの第２の端子を電気接地から切断するステップをさらに含むことができる。
この方法は、電圧バックサイクル内で、インダクタの第２の端子を電気接地から切断するステップをさらに含むことができる。

【0022】

この方法は、電圧バックサイクル内で、インダクタの第１の端子を電圧源と電気接地のいずれかに選択的に接続するステップをさらに含むことができる。
この方法は、１サイクル内で、複数のキャパシタをそれぞれインダクタの第２の端子に接続するステップをさらに含むことができる。

【0023】

この方法は、各サイクルの開始時に、バックサイクルとブーストサイクルの間から選択するステップをさらに含むことができる。
この方法は、基準に応じて、バックサイクルとブーストサイクルの間から選択するステップをさらに含むことができる。

【0024】

この方法または装置は、複数のキャパシタの１つをインダクタの第２の端子に選択的に接続するステップを含むことができ、このステップは、所与の電圧レベルに対して、現在の出力電圧レベルと基準レベルの差を表す誤差信号を生成するステップと、誤差信号とランプ信号を比較するステップとを含み、この比較ステップに応じて、前記電圧レベルに対するキャパシタが選択的に接続される。

【0025】

この方法または装置は、複数のキャパシタの１つをインダクタの第２の端子に選択的に接続するステップを含むことができ、このステップは、所与の電圧レベルに対して、現在の出力電圧レベルと基準レベルの差を表す誤差信号を生成するステップと、誤差信号とインダクタ内の電流レベルを比較するステップとを含み、比較ステップに応じて、前記電圧レベルに対するキャパシタが選択的に接続される。キャパシタは、前記比較ステップの開始時に接続し、また比較ステップが変化を示すのに応じて切断することができる。
本発明について、添付の図面を参照して次に説明する。

【図面の簡単な説明】

【0026】

【図1】従来技術で知られているバックブーストコンバータを示す図である。

【図2】本発明の原理を実施するバックブーストコンバータを示す図である。

【図3】図２のバックブーストコンバータに対するブーストモードのＰＷＭサイクルを示す図である。

【図4】図２のバックブーストコンバータに対するバックモードのＰＷＭサイクルを示す図である。

【図5】電圧制御モードでブースト動作を行う場合の、図２のバックブーストコンバータに対する電圧制御回路を示す図である。

【図6】電流／充電制御モードでブースト動作を行う場合の、図２のバックブーストコンバータに対する電圧制御回路を示す図である。

【図7】好ましい実施形態において、バックモードとブーストモードの間から選択する制御回路を示す図である。

【発明を実施するための形態】

【0027】

本発明について、例示的な実施形態を参照して例として次に説明する。実施形態は本発明を容易に理解するために記載され、また本発明はいかなる記載の実施形態の詳細にも限定されないことが、当業者には理解されるであろう。本発明の範囲は、添付の特許請求の範囲によって定義される。

【0028】

以下の説明では、異なる図で同じ参照番号が使用される場合、１つの図の要素が別の図の要素に対応することを示す。
図２を参照して、本発明の一実施形態による電圧供給段を示す。
本発明は、単一の電圧源から複数の供給電圧を生成するために、単一のインダクタと組み合わせたスイッチおよびキャパシタの単一のアセンブリを提供する。

【0029】

図２を参照すると、電源ステージは、スイッチ１０２および１０３を含むバックステージ１０４と、ブーストステージ２０９とを含む。ブーストステージは、スイッチ１０６およびスイッチアレイ２０１を含む。図１のインダクタ１０８が提供される。図１のキャパシタ１０７は、複数ｐのキャパシタ２０２_１〜２０２_ｐによって置き換えられる。スイッチアレイ２０１は、その入力で、線１１６上の信号を複数ｐの出力線２０４_１〜２０４_ｐの１つに接続する。キャパシタ２０２_１〜２０２_ｐはそれぞれ、出力線２０４_１〜２０４_ｐのそれぞれ１つと接地の間に接続される。

【0030】

３つのスイッチ１０２、１０３、１０６およびインダクタ１０８は、図１の従来のバックブースト構成の場合と同じである。スイッチ１０２は、電圧供給（電池１１０）をインダクタの第１の端子に選択的に接続する。スイッチ１０３は、インダクタ１０８の第１の端子を接地に選択的に接続する。スイッチ１０６は、インダクタ１０８の第２の端子を接地に選択的に接続する。

【0031】

スイッチアレイ２０１は、上述の図１のスイッチ１０５に取って代わる。スイッチアレイ２０１は、各キャパシタ２０２_１〜２０２_ｐを線１１６上のインダクタ１０８の第２の端子に順に接続するように制御される。

【0032】

インダクタ１０８のインダクタンスにより、キャパシタ２０２_１〜２０２_ｐのいずれが接続されているかにかかわらず、電流を流すことができる。スイッチ２０１が供給から切断されると、関連する供給キャパシタにより、それぞれの出力線２０４_１〜２０４_ｐに接続されたそれぞれの負荷に電流を流すことができる。

【0033】

キャパシタ２０２_１〜２０２_ｐのいずれか１つがインダクタ１０８に長く接続されればされるほど、それぞれの出力電圧線２０４_１〜２０４_ｐ上のそれぞれの供給電圧はより高く上昇する。したがって、線２０４_１〜２０４_ｐ上のそれぞれの個々の供給を調整するための範囲が提供される。

【0034】

実際には、スイッチアレイ２０１が特定のキャパシタを充電するように接続されたとき、関連する出力線上に形成される電圧が監視され、基準レベルと比較される。この電圧が基準レベル（所望の電圧レベルに対応することができる）に到達すると、スイッチアレイは、次のキャパシタを充電するように切り換わることができる。

【0035】

任意の電圧出力線上に形成された出力電圧は、材料のバンドギャップを比率化したものと比較されることが好ましく、その場合、非常に精密になり、容易に変化させることができる。

【0036】

バックブーストコンバータは、電圧モード制御と電流モード制御のいずれかとともに使用されることが知られている。本発明によるバックブーストコンバータについて、第１に電圧モード制御に従って説明し、第２に特に本発明のトポロジに対して調整されたより高度な電流または充電制御方法に従って説明する。
上記で論じたように、コンバータは、バックモードとブーストモードのいずれかで動作する。バックモードとブーストモードの境界は、以下の関係によって定義される。

【数1】

【0037】

上式で、
Ｖｂａｔｔは電池（または供給）電圧であり、
Ｖｎは第ｎの電圧出力であり、
ｔｎは第ｎの電圧出力で費やした時間であり、
ｔｃｙｃｌｅはサイクル期間であり、
ｐは使用される供給電圧の数である。

【0038】

したがって、等式１は、電池電圧と、すべての出力線の両端の平均電圧とを比較することが理解される。

【0039】

本発明の実施形態の好ましい特徴は、バックブーストコンバータが、上記の関係に従ってバックモードとブーストモードの間で自動的に切り換わることである。各ＰＷＭサイクルの開始時に、等式１の状態に応じて、ブーストモードまたはバックモードが開始されることが好ましい。

【0040】

電圧モード制御の好ましい実施形態について、ブースト動作モードの場合を次に説明する。
ブーストモードでは、スイッチ１０２は連続して「オン」であり、スイッチ１０３は連続して「オフ」である。したがって、電池１１０は、ブーストサイクル中、インダクタ１０８の第１の端子に接続される。

【0041】

出力線（または出力電圧）と接地の間に各キャパシタが接続される図２の構成は例示的であることに、さらに留意されたい。代替手段では、たとえば、各キャパシタを、より上の電圧レベルとより低い電圧レベルの間に接続することができる。１つの構成では、各キャパシタを、より上の電圧レベルと隣接するより低い電圧レベルの間に接続することができ、１つのキャパシタは、最も低い電圧レベルと接地の間に接続される。

【0042】

したがって、図２を参照すると、代替手段では、線２０４_ｐと２０４_ｐ−１の間にキャパシタ２０２_ｐを接続することができ、線２０４_ｐ−１と２０４_３の間にキャパシタ２０２_ｐ−１を接続することができ、線２０４_３と３０４_２の間にキャパシタ２０２_３を接続することができ、出力線２０４_２と２０４_１の間にキャパシタ２０２_２を接続することができ、また出力線２０４_１と電気接地の間にキャパシタ２０２_１を接続することができる。

【0043】

図３は、スイッチアレイ２０１の動作シーケンスの図である。このサイクルは、スイッチアレイ２０１のすべてのスイッチが開いた状態で開始し、またスイッチ１０６は閉じている。図３は、この接続が時間ｔ_０から時間ｔ_１まで維持されることを示す。プリチャージ期間と呼ばれるこの時間中、インダクタ１０８がプリチャージされる。

【0044】

図を簡単にするために、本明細書に与える簡単な例では、シーケンスＶ_１〜Ｖ_ｐで電圧がブーストされるものとする。これは、所与の電圧シーケンスを表し、電圧レベルに基づく順序を示唆するものではない。ｐ電圧のブーストは、任意の所望の順序で行うことができる。実際の電圧シーケンスは、各電圧供給の所期の負荷に優先的な順序とすることができる。

【0045】

図３を再び参照すると、ブーストサイクルの残り部分に対してスイッチ１０６が開かれる。次に時間ｔ_１からｔ_２まで、線１１６上の信号が出力線２０２_１に接続され、次に時間ｔ_２からｔ_３まで、線１１６上の信号が出力線２０２_２に接続され、次に時間ｔ_３からｔ_４まで、線１１６上の信号が出力線２０２_３に接続される。このシーケンスは、時間ｔ_４とｔ_５の間で線１１６上の信号が出力線２０２_ｐ−１に接続されるまで、また時間ｔ_５とｔ_６の間で線１１６上の信号が出力線２０２_ｐに接続されるまで継続する。

【0046】

図３は、ブーストステージ階またはサイクルに対する時間ｔ_０からｔ_５までのＰＷＭサイクルを表す。充電状態はそれぞれ、ＰＷＭサイクルの終端で終了する。
プリチャージ期間以外のＰＷＭサイクルのそれぞれの期間中、それぞれのキャパシタ２０２_１〜２０２_ｐは、スイッチアレイ２０１のスイッチが出力線２０２_１〜２０２_ｐのそれぞれ１つを線１１６上のインダクタ１０８の第２の端子に接続したときに充電される。

【0047】

これらのキャパシタがＶ_１からＶ_ｐの順序で充電されると説明するが、この順序は本質的なものではない。唯一の要件は、所与のＰＷＭブーストサイクル内で、各電圧レベルに関連するキャパシタが充電され、さらにインダクタがプリチャージされることである。

【0048】

スイッチアレイ２０１の場合、各スイッチ状態で費やす時間の長さ、すなわち各キャパシタが充電される時間の長さおよびプリチャージ期間の時間の長さは、出力線２０４上に形成される実際の電圧とその出力に対する所望の電圧の比較で決まる。したがって、ＰＷＭブーストサイクルの各期間の長さは、所与の出力電圧の場合に満たすべき基準に従って変動する。必要な電圧レベルが高ければ高いほど、キャパシタをブーストするのに必要な時間の長さはより長くなる。

【0049】

電圧制御に対するブースト動作モードについて説明したが、電圧モード制御の好ましい実施形態について、バック動作モードの場合を次に説明する。
図４は、バックモードのスイッチング動作を示す。バックモードはブーストモードに類似しているが、プリチャージサイクルが省略されている。記載の例の場合、図１に関連するブーストモードの記載の例のとおり、Ｖ_１からＶ_ｐのシーケンスで出力線の充電が行われる。

【0050】

バックモードでは、スイッチ１０６は連続してオフである。スイッチ１０２および１０３は、スイッチアレイ２０１のスイッチングと組み合わせて制御される。
バックステージ１０４は、等式１のＰＷＭバックランプ基準を超えるときはいつでも、接地に接続される。バックステージは、スイッチ１０３を閉じて「オン」にし、またスイッチ「１０２」を開いて「オフ」にすることによって、接地に接続される。スイッチ１０２および１０３は相補的（ｃｏｍｐｌｉｍｅｎｔａｒｙ）であり、一方が閉じると他方が開き、また逆も同様である。

【0051】

接地スイッチ１０３がインダクタ１０８への入力を接地に接続するように切り換えられる時間の長さは、スイッチアレイ２０１の出力が現在接続されている電圧信号の誤差で決まる。バックモードでは、誤差は、電池電圧が所望の電圧レベルには高すぎることを示す。

【0052】

記載の例では、電圧Ｖ_ｐに対するキャパシタ２０２_ｐへの接続は、このシーケンス内でサイクルの終端前の最後のものであり、Ｖ_ｐに接続される時間の長さは、ＰＷＭ期間が終わる前に残った残留の時間である。
バックサイクルでは、スイッチアレイ２０１は、ブーストモードの場合と同様に、キャパシタ間で切り換わるように制御される。各キャパシタがインダクタ１０８の第２の端子に接続される時間の長さは、ブーストモードの場合と同様に決まる。

【0053】

したがって、ブーストモードとバックモードのどちらでも、生成された出力電圧を基準電圧と比較して、それぞれの個々のキャパシタがスイッチアレイ２０１によってインダクタ１０８にどれだけ長く接続されるかを決定する。
図５は、上記で論じた電圧制御動作に対する例示的な制御構成を示す。図５の目的のため、４つの電圧レベルＶ_１〜Ｖ_４を生成する必要があるものとする。すなわちｐ＝４である。

【0054】

図５を参照して、例示的な構成に対する複数の電圧制御ブロック５００を示す。
通常、ｐ＋１個の電圧制御ブロックが提供される。参照番号５００_０で示す第１の電圧制御ブロックは、ブーストサイクル内のプリチャージ動作に関連する。参照番号５００_１〜５００_４で示す残りの電圧制御ブロックは、それぞれ電圧Ｖ_１〜Ｖ_４に関連する電圧出力に対するブーストサイクルまたはバックサイクル内の充電または放電に関連する。

【0055】

図３を参照して上述のように、ブースト動作では、プリチャージサイクルと、その後に続く電圧Ｖ_１〜Ｖ_４に対する連続する充電サイクルとが提供される。バックサイクルでは、プリチャージサイクルが削除され、電圧Ｖ_１〜Ｖ_４に対する連続する放電サイクルが存在する。ブーストサイクルおよびバックサイクルの連続する性質を考えると、好ましい構成では、電圧制御ブロック５００は実質上カスケード接続の形で構成され、したがって、ある電圧制御ブロックが別の電圧制御ブロックの決定で開始される。

【0056】

図５をさらに参照して、電圧制御ブロックの動作について次に説明する。
ブーストサイクル内でプリチャージを提供する電圧制御ブロック５００_０は、積分器５０２_０、比較器５０４_０、およびランプ発生器５０６_０を備える。ランプ発生器５０６_０は、線５１５上で、ＰＷＭサイクルの開始を示す入力信号を受け取る。

【0057】

そのようにして、ランプ発生器への線５１５上の入力信号は、ブーストサイクルの開始をもたらす。積分器５０２_０は、第１の入力線５１１_４上で、前のＰＷＭサイクルの終端の電圧Ｖ_４を受け取り、またさらに、第２の入力線５１３_４上で、電圧Ｖ_４に対する所望の電圧レベルを表す基準電圧Ｖ_４ｒｅｆを受け取る。積分器５０２_０は、その出力線５０５_０上で、実際の電圧レベルが所望の電圧レベルより上であるか、それとも下であるかを示す誤差信号を提供し、したがって、電圧レベルＶ_４の誤差に関する情報をもつ誤差信号を提供する。比較器５０４_０は、線５０５_０上でこの誤差信号を受け取り、また線５０７_０上でランプ発生器５０６_０の出力を受け取る。

【0058】

比較器の出力は、線５０９_０上で提供される。比較器の出力は、プリチャージサイクル中、スイッチ１０６およびスイッチアレイ２０１を制御する。プリチャージサイクル中、スイッチ１０６はオンに切り換えられ、スイッチアレイ２０１のすべてのスイッチはオフになる（または開かれる）。プリチャージが完了した時点で、線５０９_０上の信号が状態を変化させ、スイッチ１０６はオフになり、またスイッチアレイ２０１はイネーブル（enabled）される。

【0059】

線５１５上の信号によってＰＷＭサイクルを開始するとき、またその結果、線５０７_０上のランプを開始するとき、積分器５０４_０は、パルスの立上り端を生成する。パルスの立下り端は、比較器の入力が変化して比較器の出力が状態を変化させたときに生成される。したがって、線５０９_０上で比較器５０４_０によって生成されるパルスの長さは、プリチャージ期間の持続時間を決定する。

【0060】

以下でさらに説明するように、線５０９_０上で比較器５０４_０によって生成されるパルスの立下り端は、電圧Ｖ_１に関連する電圧制御ブロック５００_１に対するトリガを提供する。
各電圧制御ブロック５００_１〜５００_３は、積分器５０２_１〜５０２_３、比較器５０４_１〜５０４_３、およびランプ発生器５０６_１〜５０６_３を含む。

【0061】

各電圧制御ブロック５００_１〜５００_３は、積分器５０２_１〜５０２_３への入力として、それぞれ線５１１_１〜５１１_３および５１３_１〜５１３_３上で、電圧信号および電圧基準信号を受け取るように構成される。各比較器５０４_１〜５０４_３は、入力として、線５０５_１〜５０５_３上で積分器５０２_１〜５０２_３の出力を受け取り、また線５０７_１〜５０７_３上でランプ発生器の出力を受け取る。ランプ発生器は、入力として、入力５１５_１〜５１５_３で開始信号を受け取る。各電圧制御ブロック５００_１〜５００_３は、線５０９_１〜５０９_３上で出力を生成する。

【0062】

電圧制御ブロック５００_１〜５００_３のランプ発生器５０６_１〜５０６_３への入力での開始信号は、ブーストサイクルの始まりを示す制御信号によって提供される。電圧制御ブロック５００_１〜５００_３は、開始信号として、それぞれ線５０９_１〜５０９_３上で出力を受け取る。

【0063】

各積分器５０２_１〜５０２_３は、信号線５１１_１〜５１１_３上で受け取った所望の出力電圧Ｖ_１〜Ｖ_３と信号線５１３_１〜５１３_３上で受け取った基準信号Ｖ_１ｒｅｆ〜Ｖ_３ｒｅｆとの間で電圧誤差を積分する。そのようにして、各積分器５０２_１〜５０２_３は、線５０５_１〜５０５_３上のその出力で、所望の出力電圧と実際の出力電圧の間の誤差を表す信号を生成する。

【0064】

各ランプ発生器５０６_１〜５０６_３は、前の電圧制御レベルに対するブースト期間の終了によってトリガされる。前の電圧制御レベルが終了すると、ランプ発生器５０６_１〜５０６_３によって出力線５０７_１〜５０７_３上でランプが開始される。生成されたランプは、所定の固定の上昇率を有する。
ランプ発生器の開始に応答して、線５０９_１〜５０９_３上でパルス信号の立上り端が生成される。

【0065】

比較器５０４_１〜５０４_３で、線５０７_１〜５０７_３上のランプが線５０５_１〜５０５_３上の積分器の出力を超えたことを検出したとき、線５０９_１〜５０９_３上の比較器５０４_１〜５０４_３の出力でパルスの立下り端が生成される。これは、電圧レベルが十分にブーストされたことを示す。次いで、所与の電圧レベルに対するブーストステージ階は終了し、スイッチは次の順の電圧レベルへ進む。

【0066】

スイッチ制御装置は、出力線５０９_１〜５０９_３に応じて、スイッチアレイ２０１内のスイッチの状態を変化させる。

【0067】

図５の電圧制御ブロック５００はそれぞれ順に動作し、したがっていずれの時点においても１つの電圧制御ブロックだけが出力を生成していることが理解されるであろう。したがって、電圧制御ブロック５００_０によって提供されるプリチャージ動作に続いて順に、電圧制御ブロック５００_１によって電圧Ｖ_１のブーストがイネーブルされる。電圧Ｖ_１のブーストの終了時に、電圧制御ブロック５００_２がイネーブルされて電圧Ｖ_２をブーストする。電圧Ｖ_２のブーストの終了時に、電圧制御ブロック５００_３がイネーブルされて電圧Ｖ_３をブーストする。

【0068】

線５０９_３上の比較器５０４_３の出力で立下り端によって示される電圧Ｖ_３のブーストの終了時に、電圧Ｖ_４に関連する電圧制御ブロック５００_４がイネーブルされる。

【0069】

電圧Ｖ_４のブーストは、このＰＷＭサイクルの最後のブーストである。そのようにして、好ましい構成では、ＰＷＭサイクルの残り部分に対して、電圧Ｖ_４のブーストが提供される。電圧Ｖ_４のブーストの終了は、ＰＷＭサイクルの終了によってトリガされる。

【0070】

したがって、好ましい構成では、電圧制御回路５００_４は、Ｄ型レジスタ５２０を含む。Ｄ型レジスタ５２０は、入力として、電圧制御段５００_３の線５０９_３上の出力を受け取る。Ｄ型レジスタ５２０は、線５０９_３上の立下り端によって、線５０９_４上のその出力上で立上り端を提供して電圧Ｖ_４に対するブースト動作を開始するように設定される。次いでこれは、ＰＷＭサイクルの残り部分に対して継続する。

【0071】

Ｄ型レジスタ５２０は、ＰＷＭサイクルの始端で、線５１５上のＰＷＭサイクル開始信号によってリセットされる。このＰＷＭサイクル開始信号は、プリチャージ電圧制御回路５００_０のランプ発生器５０６_０を開始するために提供されるものと同じ信号である。

【0072】

図５の回路は、各電圧レベルに対して、キャパシタをどれだけ長く充電すべきか、すなわちスイッチアレイ２０１がブースト動作中にスイッチをどれだけ長く選択するかを決定する。

【0073】

ブースト動作では、ブーストプリチャージスイッチ１０６がオンである時間の長さは、積分器５０２_０の出力レベルで決まる。しかし、線５０５_０上の積分器の出力が負である場合、ブーストプリチャージ段階を省くことができ、代わりにバック放電スイッチ１０３がイネーブルされる。バック放電スイッチ１０３は、積分器５０２_０出力の絶対値が線５０７_０上のランプより大きい間、イネーブルすることができる。積分器出力５０２_０の符号は、コンバータがバックモードであるか、それともブーストモードであるかを決定する。

【0074】

これは、１０３が連結されるときには、電圧Ｖ_１〜Ｖ_４をブーストしているのと同じときに行うことができ、一方１０６は、Ｖ_１〜Ｖ_４をブーストしているのと同じときに連結させることはできない。ブーストモードとバックモードを切り換える制御動作について、図７を参照して以下にさらに論じる。

【0075】

図５を参照して説明する構成は、供給電圧のアレイに対して精密に調整された供給をもたらす。しかし、この構成の過渡応答は最大ではない。これは、２つの問題のためである。第１に、出力上のインダクタとキャパシタの共振の結果、複素極対が存在する。第２に、右半平面のゼロが存在する。

【0076】

第１の問題は、スイッチモード電源設計の当業者にはよく知られており、通常、電流モード制御などのより高度な制御技法によって解決される。
第２の問題は、電圧制御と多電源出力を組み合わせた結果である。電圧の増大が必要とされるとき、期間の１つが延びる。これは、ＰＷＭサイクルの全体的な期間を維持するためにプリチャージサイクルが短縮されることを意味する。プリチャージサイクルが短縮された結果、電圧出力がより低くなる。

【0077】

複数のサイクル後、すべての低くなった電圧の影響で、プリチャージ時間が再び増大され、最終的に電圧は、正しいレベルまで回復される。出力を低減させ、次いで再び増大させるこの動作により、応答内に、補償できない右半平面のゼロが生じる。これは、最終の出力が２つ以上の状態に応じており、これらの状態がすべて相互に依存しているために生じる。右半平面のゼロを有する影響は、さらなる補償を強いることであり、その結果、応答がより遅くなる。

【0078】

この問題に対処する最善の解決策は、右半平面のゼロを除去することである。これは、制御変数がいかなる他の従属性ももたないようにすることによって行うことができる。これは、本発明の好ましい実施形態によるより高度な制御技法によって実現される。

【0079】

電圧は、出力蓄電キャパシタ２０２_１〜２０２_ｐ内に充電を追加することによって増大される。したがって、制御変数は充電である。より多くの電圧出力が必要とされる場合、キャパシタに入っていく充電を単に増大させればよい。充電は、オンに切り換えられている間にキャパシタに入っていく電流（すなわち、インダクタ１０８の電流）を測定することによって計算される。インダクタ電流の積分により、充電を表すランプをもたらす。このランプは、積分器の出力が積分した電圧誤差に到達すると終了する。正しい電圧に到達するにはより多くの充電が必要とされる場合、そのキャパシタへのスイッチのオン時間が増大される。このようにして、各電圧は、そのキャパシタが接続されている時間の長さのみに依存し、いかなる他の状態にも依存しない。

【0080】

しかし、上部の電圧段Ｖ_ｐは、すべての先行する段上で充電が増大する影響によって低減される。この段に対して充電制御が使用される場合、それはすべての他の段に対する充電制御と対立する。したがって、最終の電圧には異なる制御方法が使用される。充電を測定する代わりに、従来技術のブーストコンバータの場合と同様に、プリチャージ期間中の電流が測定される。スイッチを閉じた結果、電流が増大する。これは、電流変数が誤差電圧の積分された出力に等しくなるまで増大される。プリチャージ期間は終了する。

【0081】

しかし、ここには相互依存が存在する。インダクタからの充電出力が増大された場合、これは誤差電圧を提供するのに必要な電流から引かれる。これにより、右半平面のゼロが生じるが、これは、従来技術のブーストコンバータによってもたらされるものに大きさでは類似している。

【0082】

Ｖ_ｐレベルの電流制御は、プリチャージ電流が出力電圧の誤差によって設定された閾値レベルで終了するという点で、電流制御された単出力の変調器に類似している。この閾値電流を超えると、出力スイッチは、接地ではなく出力に接続される。これらのスイッチは、ブースト期間の終端でサイクルが終了したときに逆になる。

【0083】

しかし、多出力電源では、インダクタ電流のプロファイルが変化する。誤差制御は、上部の電圧Ｖ_ｐからくる。ブーストサイクル内でプリチャージ電流が終了すると、出力は、線２０４_ｐ上のＶ_ｐに接続される。このサイクルは、単出力の変調器の場合と全く同様に、Ｖ_ｐブーストの終端で終了する。違いは、サイクルのプリチャージ部分が終了した後、他の出力が順に接続されるという点である。電流制御に関する限り、他の出力（Ｖ_ｐ−１〜Ｖ_１）は、サイクルの放電部分の一部を形成する。既に記載のように、中間電圧は充電制御によって設定される。これは、すべての状態が第一近似で分離されることを意味する。

【0084】

Ｖ_ｐは、プリチャージ終了電流によって設定される。Ｖ_ｐ−１〜Ｖ_１はそれぞれ、それぞれのキャパシタ内へ流出する充電によって設定される。より多くの充電が必要とされる場合、Ｖ_１〜Ｖ_ｐ−１が連結される時間の長さが増大する。これにより、Ｖ_ｐが接続される時間の長さが低減し、その結果、従来のブーストコンバータと類似の応答が生じる。

【0085】

図６を参照して、電流／充電制御動作に対する例示的な制御構成を次に示す。図６の制御構成は図５のものに対応し、図５の各電圧制御ブロック５００_０〜５００_４は、電圧制御ブロック６００_０〜６００_４に置き換えられる。他の点では、図６では、図に示す要素が図５に示す要素に対応し、したがって同様に機能する場合、参照を容易にし、また説明を簡潔にするために、同じ参照番号が使用される。

【0086】

図６の電圧制御ブロック６００_０〜６００_３はそれぞれ、図５のランプ発生器ブロック５０６_０〜５０６_３の代わりに図６に示すような積分器６０４_０〜６０４_３を使用することによって、図５の電圧制御ブロック５００_０〜５００_３に対して適合される。

【0087】

各積分器６０４_０〜６０４_３は、共通の入力線６０２上で電流信号を受け取る。この電流信号は、インダクタ１０８内を流れている電流Ｉ_１である。電圧制御ブロック６００_０の積分器６０４_０への第２の入力は、線６０６上の開始ＰＷＭサイクル信号によって提供される。電圧制御ブロック６００_１〜６００_３の各積分器６０４_１〜６０４_３は、第２の入力として、それぞれの線５１５_１〜５１５_３上で開始信号を受け取る。

【0088】

それぞれの電圧制御ブロック６００_０〜６００_３内の積分器６０４_０〜６０４_３の出力は、それぞれの線６０７_０〜６０７_３上で提供され、それぞれの比較器５０４_０〜５０４_３への第２の入力を形成する。比較器５０４_０〜５０４_３の他の入力は、図５の構成に一致する積分器５０２_０〜５０２_３の出力によって提供される。図５の場合と同様に、各比較器５０４_０〜５０４_３は、出力線５０９_０〜５０９_３上で出力信号を生成して、バックブーストコンバータのスイッチを制御する。

【0089】

図５の構成の場合と同様に、電圧制御回路６００_４は、Ｄ型レジスタ５２０として実施される。Ｄ型レジスタ５２０は、電圧制御ブロック６００_３の出力で開始される。
図６の構成は図５のものと同様に動作し、プリチャージサイクルの後に、個々の供給電圧に関連する連続するサイクルが続く。したがって、１ブーストサイクル内でプリチャージが提供され、その後に、電圧Ｖ_１〜Ｖ_４に対するブーストサイクルが続く。バックサイクルでは、プリチャージが省略され、それぞれの電圧Ｖ_１〜Ｖ_４に対する放電サイクルだけが存在する。

【0090】

通常、図６のそれぞれの段６００_０〜６００_３に対して、線５１１_０〜５１１_３上の電圧Ｖ_ｎと線５１３_０〜５１３_３上のＶ_ｒｅｆｎの差が、積分器５０２_０〜５０２_３内で積分される。これは、単極の伝達関数を形成する。
より高次の制御ループ関数が必要とされる場合、追加の積分器および比例要素をここで挿入することができる。

【0091】

各比較器５０４_０〜５０４_３は、入力線５０５_０〜５０５_３上の信号と、積分器６０４_０〜６０４_３によって線６０７_０〜６０７_３上に生成されたランプとを比較する。線６０７_０〜６０７_３上のランプは、入力線６０２上で各積分器６０２_０〜６０２_３へ提供されるインダクタ１１６中の電流Ｉ_１の積分によって生成される。この積分は、線６０６または線５１５_１〜５１５_３上の信号による開始時に、積分器６０２_０〜６０２_３によって実施される。

【0092】

サイクルの始端では、積分器６０４_０〜６０４_３はゼロに設定される。サイクルが開始すると、積分器６０４_０〜６０４_３の出力を増加させることが可能になる。閾値に到達し、比較器５０４_０〜５０４_３が状態を変化させた後、スイッチアレイ２０１は適宜切り換えられる。

【0093】

線５０９_０〜５０９_３上の比較器５０４_０〜５０４_３の出力から、Ｖ_ｎ充電制御サイクル（または、ｎ＝１の場合はプリチャージサイクル）を開始する開始制御信号が得られる。積分器６０４_０〜６０４_３は放電され、また回路は、次の充電制御サイクルが開始されるまで待つ。

【0094】

図６の回路は、ブーストモードまたはバックモードでの制御を可能にする。積分器５０２_０〜５０２_３は、所望の制御の順序に応じて、積分器および比例要素のアレイと置き換えることができる。インダクタ電流Ｉ_１が積分器５０２_０〜５０２_３の出力と同じレベルに到達するときに、閾値に到達すると言われており、比較器５０４_０〜５０４_３は状態を変化させる。

【0095】

本発明の実施形態の重要な特性は、バックモードからブーストモードへの遷移が透過的に行われることであり、コンバータが閾値電流に到達する能力で決まる。これは、コンバータを動作でき、外部介入なく連続的にモードを変化できることを意味する。

【0096】

しかし、ブーストモード前にバックモードが作動した場合、電流はブーストモードまで著しく異なる経路をたどる。この結果、閉ループ応答内に間隙が生じるはずである。この結果、望ましくないヒステリシス発振が生じるはずである。

【0097】

これを回避するために、通常ブーストサイクルのプリチャージ段階内でオンに切り換わるだけである接地スイッチ１０６が、バックモード中でも最小の時間ウィンドウだけオンになることが好ましい。

【0098】

図７を参照して、好ましい実施形態でバック動作モードとブースト動作モードの間から選択する制御回路について次に説明する。図７の参照番号７００は、制御論理７０２を含む制御ブロックを全体として示す。

【0099】

この制御ブロックは、制御論理７０２に加えて、積分器７０４および比較器７０６を含む。積分器７０４は、第１の入力として線５１１_１上で電圧Ｖ_１を受け取り、また線５１３_１上で基準電圧Ｖ_１ｒｅｆを受け取る。通常、積分器７０４は、入力として、電圧Ｖ_１〜Ｖ_４のいずれか１つ、およびその関連する基準信号を受け取るように適合することができる。

【0100】

積分器７０４は、出力線７０８上で、その入力の２つの電圧間の誤差を表す電圧信号生成する。線７０８上の誤差電圧は、比較器７０６への第１の入力を形成し、比較器７０６への第２の入力は、線６０２上のインダクタ電流Ｉ_１によって提供される。
図７では、制御回路について、図６の充電／電流構成に対する制御の文脈で説明する。図５の電圧制御構成では、制御ブロック７００は通常、図７で示す場合と同様に実施することができるが、線６０２上で比較器７０６の入力へインダクタ電流を提供するのではなく、線６０２が接地に接続されるはずである。

【0101】

線７０７上の比較器７０６の出力は、ブーストサイクルが必要とされるか、それともバックサイクルが必要とされるかを実質上決定する。感知された電流と積分器の出力の比較が、感知電流が電圧信号より小さいことを示す場合、ブースト動作が必要とされる。この比較が、感知電流が電圧信号より大きいことを示す場合、バック動作が必要とされる。そのようにして、線７０７上の比較器７０６の出力は、バック動作が必要とされるか、それともブースト動作が必要とされるかを示す。

【0102】

図７の制御論理７０２は、図６の電圧制御段６００_０および６００_１をブーストモードまたはバックモードで、正確に動作するように制御する。さらに、制御論理７０２は、図２のバックブーストコンバータのスイッチを、正しい動作を確実にするように制御する。

【0103】

制御論理７０２は、Ｄ型レジスタ７１０、排他的ＯＲゲート７１４、インバータ７２１、ＡＮＤゲート７２０、ＡＮＤゲート７１８、インバータ７１６、ＡＮＤゲート７２４、およびＯＲゲート７２６を含む。

【0104】

Ｄ型レジスタ７１０は、線７０８上で提供されるＰＷＭ開始信号によってクロック制御される。したがって、ＰＷＭ信号の始端で、レジスタは、それぞれの入力上の状態を出力にクロックインするようにクロック制御される。Ｄ型レジスタ７１０は単に、サイクルがバックサイクルであるか、それともブーストサイクルであるかを決定する比較器７０６の出力をラッチする手段である。

【0105】

制御論理７０２への入力オン信号７０７は、比較器７０６の出力で決まるように、バック動作モードが必要とされるか、それともブースト動作モードが必要とされるかに応じて、ハイになったりローになったりする。

【0106】

ＰＷＭ開始信号が線７１８上のＤ型レジスタ７１０をクロック制御した後、比較器７０６が状態を変化させた場合、これは、排他的ＮＯＲゲート７１４によって検出される。排他的ＮＯＲゲートは、Ｄ型レジスタの入力と出力が同じであるとき、すなわち比較器７０６の出力が状態を変化させてバック／ブーストがイネーブルされる前、アサートするように提供される。

【0107】

ＡＮＤゲート７２０への第１の入力は、Ｄ型レジスタ７１０の出力によって提供され、またＡＮＤゲート７１８への第１の入力は、Ｄ型レジスタの出力の逆数によって（インバータ７２１を介して）提供される。ＡＮＤゲート７１８および７２０のそれぞれへの第２の入力は、排他的ＮＯＲゲート７１４の出力から導出される。したがって、ＡＮＤゲート７１８および７２０はそれぞれ、Ｄ型レジスタ７１０の出力によって提供される第１の共通の入力を受け取り、またそれぞれのＡＮＤゲート７１８および７２０に提供される第２の入力は、同じ源から導出されるが、一方は反転される。

【0108】

したがって、Ｄ型レジスタ７１０がハイ状態に遷移した後、ＡＮＤゲート７１８および７２０の１つだけが、その出力で信号を設定する。このようにして、排他的ＮＯＲゲート７１４の出力に応じて、ＡＮＤゲート７１８とＡＮＤゲート７２０のいずれかの出力が、論理的にハイ状態に設定される。排他的ＮＯＲゲート７１４の出力に基づいて、バック動作モードが必要とされる場合、ＡＮＤゲート７２０の出力がハイに設定され、またブースト動作が必要とされる場合、ＡＮＤゲート７１８の出力がハイに設定される。

【0109】

ＡＮＤゲート７１８および７２０は、バック／ブーストスイッチ、すなわち図２のスイッチ１０２、１０３、および１０６までバック／ブーストイネーブル状態を伝える。これにより、バックスイッチ状態（１０２がオフであり、１０３がオンである）とブーストスイッチ状態（１０６がオンである）のいずれかを選択する。

【0110】

線７４０上のＡＮＤゲート７１８の出力は、ブースト動作の場合、図６のブロック６００_０をイネーブルするために使用される。さらに、線７４０上の信号は、プリチャージ動作に対して、図２のバックブーストコンバータのスイッチの構成を制御するために使用される。

【0111】

バック動作の場合、線７３０上のＡＮＤゲート７２０の出力の信号は同様に、図３のバックブーストコンバータ内のスイッチを制御するために使用される。
Ｄ型レジスタ７１０の（インバータ７２１によって）反転された出力は、ＡＮＤゲート７２４への第１の入力を形成する。ＡＮＤゲート７２４の第２の入力は、排他的ＮＯＲゲート７１４の、インバータ７１６によって提供される反転された出力によって提供される。

【0112】

ＡＮＤゲート７２４の出力は、ブースト動作モードとバック動作モードのどちらでも、ＯＲゲート７２６への入力を提供する。ＯＲゲート７２６は、線７２８上で、図６の構成のブロック６００_１に対する開始信号である信号を提供する。

【0113】

バック状態のとき、ＡＮＤゲート７２０の出力がアサートされ、これは、ＯＲゲート７２６を通って伝送されて、次の段をイネーブルする。ブースト状態のとき、ＡＮＤゲート７２０の出力はアサートされない。しかし、インバータ７２１は、ＡＮＤゲート７２４への入力の一方がブーストモードでアサートされることを意味する。

【0114】

インバータ７１６は、比較器７０６が状態を変化させるとき、ブーストプリチャージの終端でＡＮＤゲート７２４への他方の入力がアサートされることを意味する。これは、線７２８上の開始信号がブーストプリチャージ期間の終端で伝わることを意味する。

【0115】

したがって、論理７０２は、バック動作モードの場合、バック動作モードが必要であることが検出されると直ちに、線７２８上の開始信号が設定されるように動作する。しかしブースト動作モードが検出された場合、この論理は、プリチャージ動作が完了するまで線７２８上の開始信号を遅延させることができる。

【0116】

したがって、線７４０上のＡＮＤゲート７１８の出力は、プリチャージサイクルの開始を実現するが、プリチャージサイクルに続いて、ＡＮＤゲート７２４の出力が、図６のブロック６００_１内の第１の電圧ブーストの開始を制御する。図６内のブロック６００_０と６００_１の間のプリチャージから電圧ブーストサイクルへの切換えは、比較器７０６の出力が状態を変化させることで決まる。

【0117】

したがって、図７の制御ブロックにより、バック動作モードを実施するべきか、それともブースト動作モードを実施するべきかについての自動検出が可能になることが理解されるであろう。バックモードからブーストモードへの遷移、またはブーストモードからバックモードへの遷移は、ＰＷＭサイクルの遷移時にのみ行うことができる。ＰＷＭサイクルがバックモードとブーストモードのいずれかで始まった後、このＰＷＭサイクルは、その持続時間全体にわたってそのモードのままである。

【0118】

図７に関する上記の議論から、バックモードを実施するか、それともブースト動作モードを実施するかに関する決定は、ＰＷＭ開始信号に応答して、ＰＷＭサイクルの始まりで行われることが理解されるであろう。ＰＷＭ開始信号に応答して、ブーストが必要とされるか、それともバックが必要とされるかを決定するために、比較器７０６の出力が評価される。ブースト動作では、比較器の出力は、プリチャージがいつ完了して個々の電圧レベルのブーストを始めるかを決定するようにさらに監視される。ブーストサイクル中の比較器の出力のいかなるさらなる変化も、そのＰＷＭサイクル上で入力されない。

【0119】

さらに、バック動作モードでは、バックＰＷＭサイクルを始めるための最初の終了が行われた後、比較器の出力状態のいかなる変化も、現在のＰＷＭサイクルに影響を与えない。
電圧レベルＶ_１およびその関連する基準レベルに基づいて、比較器７０６と積分器７０４によって提供される積分および比較を行うための図７内の選択は、任意であることに留意されたい。バック動作モードを開始するべきか、それともブースト動作モードを開始するべきかについて決定するために、任意の特定の電圧レベルを選択することができる。

【0120】

本発明について、本発明およびその実施形態について例示する目的で、特定の例および実施形態を参照して本明細書に説明した。本発明は、本明細書に記載のいかなる実施形態の細部にも限定されるものではない。任意の実施形態の任意の特徴を、他の実施形態の特徴と組み合わせて実施することができ、実施形態は排他的ではない。本発明の範囲は、添付の特許請求の範囲によって定義される。

【図1】

【図3】

【図4】

【図5】

【図6】

【図2】

【図7】