特許第5736394号(P5736394)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ヴィシェイ−シリコニックスの特許一覧

<>
  • 特許5736394-半導体装置の構造及びその製造方法 図000002
  • 特許5736394-半導体装置の構造及びその製造方法 図000003
  • 特許5736394-半導体装置の構造及びその製造方法 図000004
  • 特許5736394-半導体装置の構造及びその製造方法 図000005
  • 特許5736394-半導体装置の構造及びその製造方法 図000006
  • 特許5736394-半導体装置の構造及びその製造方法 図000007
  • 特許5736394-半導体装置の構造及びその製造方法 図000008
  • 特許5736394-半導体装置の構造及びその製造方法 図000009
  • 特許5736394-半導体装置の構造及びその製造方法 図000010
  • 特許5736394-半導体装置の構造及びその製造方法 図000011
  • 特許5736394-半導体装置の構造及びその製造方法 図000012
  • 特許5736394-半導体装置の構造及びその製造方法 図000013
  • 特許5736394-半導体装置の構造及びその製造方法 図000014
  • 特許5736394-半導体装置の構造及びその製造方法 図000015
  • 特許5736394-半導体装置の構造及びその製造方法 図000016
  • 特許5736394-半導体装置の構造及びその製造方法 図000017
  • 特許5736394-半導体装置の構造及びその製造方法 図000018
  • 特許5736394-半導体装置の構造及びその製造方法 図000019
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5736394
(24)【登録日】2015年4月24日
(45)【発行日】2015年6月17日
(54)【発明の名称】半導体装置の構造及びその製造方法
(51)【国際特許分類】
   H01L 29/78 20060101AFI20150528BHJP
   H01L 21/336 20060101ALI20150528BHJP
【FI】
   H01L29/78 652M
   H01L29/78 653A
   H01L29/78 652F
   H01L29/78 658G
   H01L29/78 652S
   H01L29/78 652K
   H01L29/78 658Z
【請求項の数】12
【全頁数】23
(21)【出願番号】特願2012-556225(P2012-556225)
(86)(22)【出願日】2011年3月2日
(65)【公表番号】特表2013-521660(P2013-521660A)
(43)【公表日】2013年6月10日
(86)【国際出願番号】US2011026925
(87)【国際公開番号】WO2011109559
(87)【国際公開日】20110909
【審査請求日】2014年2月21日
(31)【優先権主張番号】61/309,824
(32)【優先日】2010年3月2日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】503346049
【氏名又は名称】ヴィシェイ−シリコニックス
(74)【代理人】
【識別番号】110000383
【氏名又は名称】特許業務法人 エビス国際特許事務所
(72)【発明者】
【氏名】テリル,カイル
(72)【発明者】
【氏名】バイ,ユミン
(72)【発明者】
【氏名】パッタナヤク,デヴァ エヌ.
(72)【発明者】
【氏名】ロウ,ツュェン
【審査官】 大橋 達也
(56)【参考文献】
【文献】 米国特許出願公開第2004/0021173(US,A1)
【文献】 特開2003−309263(JP,A)
【文献】 特開2005−057050(JP,A)
【文献】 米国特許出願公開第2002/0056884(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/78
H01L 21/336
(57)【特許請求の範囲】
【請求項1】
基板に並行に形成された第1のトレンチ内及び第2のトレンチ内に酸化物を付着させるとともに前記第1のトレンチと前記第2のトレンチとの間のメサの表面の上に酸化物を付着させて前記メサの表面の上に酸化物層の表面を形成する工程と、
前記第1のトレンチ内及前記第2のトレンチ内に第1のポリシリコンを付着させて前記第1のトレンチ内及び前記第2のトレンチ内の前記第1のポリシリコンを表面に露出させる工程と、
前記第1のポリシリコンの表面を研磨して平坦化して、研磨後の前記第1のポリシリコンの表面を前記メサの上の前記酸化物層の表面と同一にする第1のポリシリコン研磨加工を実施する工程と、
前記第1のポリシリコン研磨加工後に、前記メサの上の前記酸化物層を除去するとともに前記第1のポリシリコンの表面から前記第1のポリシリコンを除去して、除去後の前記第1のポリシリコンの表面を前記メサの表面と同一にする酸化物研磨加工を実施する工程と、
前記酸化物研磨加工後に、前記第1のトレンチと前記第2のトレンチとの間の前記メサに、前記第1のトレンチ及び前記第2のトレンチよりも浅い第3のトレンチを並行に形成する工程と、
前記第3のトレンチ内に第2のポリシリコンを付着させて前記第3のトレンチ内の第2のポリシリコンを表面に露出させる工程と、
前記第2のポリシリコンの表面を研磨して平坦化して、研磨後の前記第2のポリシリコンの表面を前記メサの表面と同一にする第2のポリシリコン研磨加工を実施する工程と、
平坦化された前記第1のポリシリコン、前記第2のポリシリコンおよび前記メサによる平坦化された表面の上で延在するように前記基板の上にソース金属層を形成して前記第1のポリシリコンの表面接触するソースコンタクトを形成するとともに、平坦化された前記第1のポリシリコン、前記第2のポリシリコンおよび前記メサによる平坦化された表面の上で延在するように前記基板の上にゲート金属層を形成して第2のポリシリコンの表面接触するゲートコンタクトを形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項2】
前記第1及び第2のポリシリコン研磨加工と前記酸化物研磨加工は、化学機械研磨加工から成る請求項に記載の半導体装置の製造方法。
【請求項3】
前記ソースコンタクトは前記第1のポリシリコンの真上にあり、かつ前記第1のポリシリコンと接触しており、前記ゲートコンタクトは前記第2のポリシリコンの真上にあり、かつ前記第2のポリシリコンと接触している請求項1に記載の半導体装置の製造方法。
【請求項4】
前記ソース金属層及び前記ゲート金属層は同一平面内にあるが、互いに物理的に分離されている請求項1に記載の半導体装置の製造方法。
【請求項5】
前記第3のトレンチは、前記ゲートコンタクトよりも幅広に形成される請求項1に記載の半導体装置の製造方法。
【請求項6】
基板に形成されたソーストレンチと、
前記ソーストレンチと並行させて前記基板に形成され、前記ソーストレンチとの間が表面を有するメサにより分離されているゲートトレンチと、
前記ソーストレンチ、前記メサおよび前記ゲートトレンチの上で延在するように前記基板の上にソース金属層を形成することで前記ソーストレンチの第1の端部で前記ソーストレンチ内の第1のポリシリコンの表面に接触して連結されるソースコンタクトであって、前記第1のポリシリコンの表面の真上にあり且つ前記第1のポリシリコンの表面と接触するソースコンタクトと、
前記ソーストレンチ、前記メサおよび前記ゲートトレンチの上で延在するように前記基板の上にゲート金属層を形成することで前記第1の端部と向かい側の前記ゲートトレンチの第2の端部で前記ゲートトレンチ内の第2のポリシリコンの表面に接触して連結されるゲートコンタクトであって、前記第2のポリシリコンの表面の真上にあり且つ前記第2のポリシリコンの表面と接触するゲートコンタクトと、
を備え
前記ソース金属層が上側に形成される前記第1のポリシリコンの表面と前記ゲート金属層が上側に形成される前記第2のポリシリコンの表面とは、前記メサの表面と同一である
ことを特徴とする半導体装置。
【請求項7】
前記ソース金属層及び前記ゲート金属層は同一平面にあって、互いに物理的に分離されている請求項に記載の半導体装置。
【請求項8】
前記ゲートトレンチは、前記第2の端部において幅広である請求項に記載の半導体装置。
【請求項9】
前記ゲートトレンチは、前記ゲートコンタクトよりも幅広である請求項に記載の半導体装置。
【請求項10】
表面を有する第1のメサによって分離された第1のトレンチ及び第2のトレンチを、基板に並行に形成する工程と、
前記第1及び第2のトレンチ内と前記第1のメサの表面上に第1の酸化物層を形成して、前記第1のメサの表面の上に前記第1の酸化物層の表面を形成するとともに前記第1及び第2のトレンチ内に第1のポリシリコンを付着させて、前記第1のトレンチ内及び前記第2のトレンチ内の前記第1のポリシリコンを表面に露出させる工程と、
前記第1のポリシリコンの少なくとも一部を表面から除去する第1のポリシリコン研磨加工を実施する工程と、
前記第1のポリシリコン研磨加工の後に、前記第1のポリシリコンの表面をエッチバックして、前記第1のポリシリコンの表面を前記第1の酸化物層の表面と比べて窪ませる工程と、
前記エッチバック加工の後に、前記第1のメサの上の前記酸化物層を除去するとともに前記第1のメサより上へ突出する前記第1のポリシリコンの表面側の部分を除去して、除去後の前記第1のポリシリコンの表面を前記第1のメサの表面と同一にする酸化物研磨加工を実施する工程と、
前記第1のポリシリコン研磨加工から前記酸化物研磨加工までの加工の後に、前記第1のトレンチと第2のトレンチとの間の前記第1のメサに第3のトレンチを並行に形成して、前記第1及び第3のトレンチ第2のメサの表面によって分離するとともに前記第2及び第3のトレンチ第3のメサの表面によって分離、前記第3のトレンチ前記第1及び第2のトレンチよりも浅く形成する、第3のトレンチを形成する工程と、
前記第3のトレンチ内と前記第2及び第3のメサ上に第2の酸化物層を形成し、さらに前記第3のトレンチ内に第2のポリシリコンを付着させて、前記第3のトレンチ内の第2のポリシリコンを表面に露出させる工程と、
前記第2のポリシリコンの表面を研磨して平坦化して、前記第2のポリシリコンの表面を前記第2のメサの表面および前記第3のメサの表面と同一にする第2のポリシリコン研磨加工を実施する工程と、
平坦化された前記第1のポリシリコン、前記第2のポリシリコン、前記第2及び第3のメサの表面の上で延在するように前記基板の上にソース金属層を形成して前記第1のポリシリコンの表面に接触するソースコンタクトを形成するとともに、平坦化された前記第1のポリシリコン、前記第2のポリシリコン、前記第2及び第3のメサの表面の上で延在するように前記基板の上にゲート金属層を形成して第2のポリシリコンの表面接触するゲートコンタクトを形成する工程と、
を備えることを特徴とする半導体装置を製造する方法。
【請求項11】
前記ソース金属層及び前記ゲート金属層は同一平面内にあるが、物理的に分離されている請求項10に記載の半導体装置を製造する方法。
【請求項12】
前記第1及び第2のポリシリコン研磨加工及び前記酸化物研磨加工は、化学機械研磨加工から成る請求項10に記載の半導体装置を製造する方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置の構造及びその製造方法に関し、特に独立したゲートトレンチとソーストレンチの内側とそれぞれ連結されたポリシリコン層が分離されているデュアルゲート構造を組み込んだトレンチゲート装置(例えばMIS装置)の構造及びその製造方法に関する。
【背景技術】
【0002】
電力を節約するためには、トランジスタの電力損失を低減させることが重要である。金属酸化膜半導体電界効果トランジスタ(MOSFET)装置において、電力損失は、ドレイン−ソース間のオン抵抗を低減することで減少させることができる。
【0003】
MOS装置において、高い降伏電圧を実現するために、エピタキシャル(epi)層及び/又は抵抗率を増加させることができるが、これによりオン抵抗に甚大な悪影響を与える可能性がある。その問題を解決するために、装置がオフの時に電流の方向に対して垂直な変調電界を導入することができる。ドリフト領域の変調電界は降伏電圧を増加させ、より一般的な従来のMOS装置と比較して、所定の降伏電圧としては、より高いドーピング濃度を可能にする。このような電界を発生させる一つの方法は、ドリフト領域と並行に“スプリットゲート”を含めることである。スプリットゲート構造において、MOS構造(例えばトレンチ)は、ドリフト領域と並行して作成される。ソースに接続されたシールドポリシリコン(ポリ)領域は、トレンチ内のゲートポリ下に置かれ、ゲート構造はトレンチの頂部に構築される。スプリットゲート構造は、十分なスイッチングや降伏電圧、低オン抵抗を含む多くの利点を提供するが、その製造は容易ではない。
【発明の概要】
【発明が解決しようとする課題】
【0004】
したがって、改良された製造方法、及びその改良方法に適する装置や、スプリットゲート装置に関連するような利点を提供する半導体装置が必要とされている。
【課題を解決するための手段】
【0005】
本発明に係る一実施形態において、第1のポリシリコン(ポリ−1)を、基板に形成された深いトレンチに付着させる。表面が隣接面と同一平面となるように、ポリ−1の露出表面を平坦化する第1のポリシリコン研磨加工を実施する。さらに、浅いトレンチを、深いトレンチ間の基板に形成し、第2のポリシリコン(ポリ−2)を、浅いトレンチ内に付着させる。表面が隣接面と同一平面となるように、ポリ−2の露出表面を平坦化する第2のポリシリコン研磨加工を実施する。
【0006】
具体的には、一実施形態において、第1の酸化物層を、深いトレンチ内と、深いトレンチ間のメサ上に形成し、さらに、ポリ−1を、深いトレンチに付着させる。平面を形成するために、第1のポリシリコン研磨加工を実施してポリ−1の少なくとも一部を除去し、同様に酸化物研磨加工を実施してメサ上から第1の酸化物層の少なくとも一部を除去する。第1のポリシリコン研磨加工及び酸化研磨加工の後、浅いトレンチを、深いトレンチ間のメサに形成する。第2の酸化物層を、浅いトレンチ内と、深いトレンチと浅いトレンチとの間のメサ上に形成する。さらに、ポリ−2を、浅いトレンチ内に付着させる。第2のポリシリコンの研磨加工を実施し、ポリ−2の少なくとも一部を除去する。
【0007】
さらに、ポリ−1に対するソースコンタクト、及びポリ−2に対するゲートコンタクトを形成することができる。ソースコンタクトはポリ−1の真上にあり、かつ接触しており、ゲートコンタクトはポリ−2の真上にあり、かつ接触している。一実施形態において、ソースコンタクトは第1の金属層の一部であり、ゲートコンタクトは第2の金属層の一部である。第1及び第2の金属層は同じ平面内にあるが、物理的に互いに分離されている。
【0008】
したがって、一実施形態において、例えばデュアルゲート構造の半導体装置が形成される。そのような装置は、ソーストレンチとゲートトレンチを含み、それらを互いに、基板に並行に交互に形成させる。ゲートトレンチはソーストレンチよりも浅い。ソースコンタクトはソーストレンチの一方の端部で、ソーストレンチ内のポリ−1に連結されている。ソースコンタクトはポリ−1の表面の真上にあり、かつ接触している。ゲートコンタクトは、ゲートトレンチの一方の端部でゲートトレンチ内のポリ−2に連結されている(ソースコンタクトとゲートコンタクトは、トレンチの両端に形成される)。ゲートコンタクトはポリ−2の表面の真上にあり、かつ接触している。第1及び第2のポリシリコン研磨加工の結果として、ポリ−1とポリ−2の表面は隣接面と同一平面になっている。ソースコンタクトは第1の金属層の一部であり、ゲートコンタクトは第2の金属層の一部である。第1及び第2の金属層は同一平面にあり、互いに物理的に分離されている。
【0009】
一実施形態において、第1及び第2のポリシリコン研磨加工と酸化物研磨加工は、化学機械研磨(CMP: Chemical Mechanical Polishing)加工である。CMPを使用することで、デュアルゲート構造などの装置の製造が容易になる。CMPの使用により、ソーストレンチとゲートトレンチ内のポリシリコンの平坦化、及び各ソーストレンチ上部の酸化物の平坦化が可能となり、結果として優れた構造の制御及び改善されたプロセスマージンが得られ、したがって性能を向上させることができる。例えば、平坦化はフォトリソグラフィ時の焦点深度を向上させる。結果として、材料をより正確かつ均一に付着させることができ、より浅いトレンチを形成することができる。それ故に、装置の形体をより小さいサイズに縮小することができる。
【0010】
本発明のこれらの目的やその他の目的及び利点は、様々な図面で示された以下の詳細な説明によって、当業者に理解されるだろう。
【発明の効果】
【0011】
本発明によれば、ソーストレンチ内及びゲートトレンチ内のポリシリコンと、各ソーストレンチの上部の酸化物を平坦化させることができ、これにより、構造をより適切に制御し、プロセスマージンを向上させることができる。すなわち、性能を向上させることができる。例えば、平坦化は、フォトリソグラフィ時の焦点深度を向上させる。その結果、装置の形体を、より小さいサイズに縮小することができる。
【図面の簡単な説明】
【0012】
本明細書に組み込まれ、その一部を形成し、本発明の実施形態を例示する添付図面は、詳細な説明と共に、本発明の原理を説明するのに役立つ。同じ数字は、図面及び明細書全体を通じて同様の構成要素を示す。
図1】本発明に係る半導体装置の一実施形態の平面図である。
図2】本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。
図3】本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。
図4】本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。
図5】本発明の実施形態に係る半導体装置の構成要素を示す様々な軸に沿った断面図である。
図6】本発明の実施形態に係る半導体装置の構成要素を示す,様々な軸に沿った断面図である。
図7A】本発明の実施形態に係る半導体装置を製造するために使用される工程(ソーストレンチ)のフローチャートである。
図7B】本発明の実施形態に係る半導体装置を製造するために使用される工程(ゲートトレンチ)のフローチャートである。
図8】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
図9】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
図10】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
図11】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
図12】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
図13】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
図14】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
図15】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
図16】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
図17】本発明の実施形態に係る半導体装置の製造で選択された一過程を示す断面図である。
【発明を実施するための形態】
【0013】
本願は、2010年3月2日に米国に仮出願した出願番号第61/309,824号、発明の名称“Structures and Methods of Fabrication Dual Gate MIS Devices(デュアルゲート装置の構造及びその製造方法)”の優先権を主張する。これは、参照によりその全体が本明細書に組み込まれている。
【0014】
本発明の以下の詳細な説明では、本発明の完全な理解を提供するために、多くの具体的な詳細が記載されている。しかし、本発明は、これらの具体的な詳細がなくても実施し得ること、又はそれらの均等物で実施し得ることが、当業者によって認識されるであろう。他の例では、周知の方法、手順、構成要素及び回路は、本発明のアスペクトを不必要に曖昧にしないように詳細に説明されていない。
【0015】
以下の詳細な説明の一部は、半導体装置を製造する操作の手順、論理ブロック、処理、及びその他の記号表現の点から表されている。これらの説明や表現は、半導体装置の製造についての当業者によって使用される手段であって、他の当業者に、それらの作業の内容を最も効果的に伝えるものである。本願では、手順、論理ブロック、工程等は、所望の結果を導く首尾一貫した一連のステップ又は指示であると考えられる。これらのステップは、物理量の物理的操作を必要とするものである。しかし、これらの用語及び類似の用語の全ては、適切な物理量に関連付けられ、単にこれらの量に適用される便利な表示(ラベル)に過ぎないことについて留意しておくべきである。以下の記載から明らかなように、特に明記しない限り、本願を通して使用される“形成(forming)”、“実施(performing)”、“生成(producing)”、“付着(depositing)”、“成長(growing)”、“エッチング”などの用語を利用する記載は、半導体装置の製造の動作や処理に言及していることが理解される。
【0016】
図面は縮尺に合わせて描かれておらず、構造の部分とそれらの構造を形成する様々な層のみが図面に示されている。さらに、製造工程やステップは、本明細書で記載した工程やステップに沿って実行されてもよい。つまり、本明細書に示され、記載されているステップ等の前、中間、及び/又は後に、複数の工程やステップがあってもよい。重要なことに、本発明に係る実施形態は、それらを著しく乱すことなく、これらの他の工程やステップ(おそらく従来の)と組み合わせて実装させることができる。一般に、本発明に係る実施形態は、周辺機器の工程やステップに著しい影響を与えることなく、従来の工程部分に置き換えることができる。
【0017】
本明細書で使用されるように、“n”の文字はn型ドーパントを意味し、“p”の文字はp型ドーパントを意味している。プラス記号“+”又はマイナス記号“−”は、それぞれドーパントの比較的高い濃度又は比較的低い濃度を表すのに使用されている。
【0018】
図の一部は、1種類の装置との関連で記載されているが、本発明に係る実施形態はそれに限定されない。つまり、本明細書に記載の特徴は、nチャネル装置又はpチャネル装置のいずれにも利用することができる。1種類の装置の記載は、p型ドーパント及び材料を、対応するn型ドーパント及び材料の代わりに用いることによって、他のタイプの装置に容易にマッピングすることができ、その逆も同様である。
【0019】
図1は、本発明に係る半導体装置100の一実施形態の平面図である。半導体装置100は、一般的にデュアルゲート構造と呼ばれることもある。半導体装置100は、金属−絶縁体−半導体(MIS)装置として実装されてもよい。
【0020】
図1において、半導体装置100の複数のレベル又は層が示されている。図1に示される構造は、ソーストレンチとして知られる第1のトレンチ111及び第2のトレンチ112によって例示された複数の並行トレンチを含んでいる。ゲートトレンチとして知られている第3のトレンチ113は、第1のトレンチ111と第2のトレンチ112の間にあり、並行している。いくつものソーストレンチがあってもよく、ソーストレンチの各ペア間に1つのゲートトレンチがあってもよい。後述するように、トレンチ111、112及び113は、酸化物で覆われた後、例えばポリシリコンで充填されてもよい。
【0021】
図1に示すように、第1の金属層121は、トレンチの一方の端部の上方に形成され、第2の金属層122は、トレンチのもう一方の端部の上方に形成される。第1及び第2の金属層は同じ平面にあるが、互いに物理的に隔離されている。
【0022】
第1の金属層121は、ソース金属層として知られている。ソース金属層121は、131と132として特定した位置で、ソーストレンチ111及び112のポリシリコンと接触している。ソース金属層121との接触は、ソーストレンチ内のポリシリコンの真上である。
【0023】
第2の金属層122は、ゲート金属層として知られている。ゲート金属層122は、133として特定された位置で、ゲートトレンチ113のポリシリコンと接触している。ゲート金属層122との接触は、ゲートトレンチ内のポリシリコンの真上である。一実施形態では、ゲートトレンチの幅は、第2の金属層122の下方にあるトレンチの端部でより大きくなっている。つまり、ゲートトレンチは、ゲート金属層と接触する場所で、外側に広がっている。図1に示すように、ゲートトレンチは、ゲートコンタクトよりも幅が広い。
【0024】
図2は、図1に示される切断線A−Aに沿った断面図である。図2に示される構造100の部分は、ソーストレンチ111及び112と共に、追加のソーストレンチ(符号は付されていない)と、ゲートトレンチ113と共に、追加のゲートトレンチを(符号は付されていない)を含んでいる。
【0025】
図2の実施形態において、ソーストレンチとゲートトレンチは、n+領域210とnドープしたエピタキシャル領域220を含む積層板又は基板に形成されている。ソーストレンチはゲートトレンチよりも深く、エピタキシャル領域220を貫通し、n+領域210にまで及ぶが、ゲートトレンチはそうではない。
【0026】
ソーストレンチとゲートトレンチは、酸化物層230で覆われていてもよい。p型ボディ領域240のようなP型ボディ領域も、ソーストレンチとゲートトレンチ間の基板に形成されてもよい。ソース領域250のようなソース領域もまた、ソーストレンチとゲートトレンチとの間の基板に形成されてもよい。ドレイン領域(図示されていない)が、n+領域210の下層として実装されてもよい。
【0027】
図2の実施例において、ソース領域は連続的なn+領域である。しかし、一実施形態では、n+ソース領域は、図3に示すようにp+領域350によって分離される。図3に示すように、n+ソース領域250とp+領域350は、互いに交互に並んでいる。つまり、n+ソース領域250はp+領域350間に位置し、p+領域はn+ソース領域間に位置している。p+領域350は、p型ボディ領域240に対する電気的コンタクトを供給するために使用される。したがって、同じソース金属層は、p+ボディ領域240(p+領域350を介して)とn+ソース領域250の両方に電気的に接触することができる。
【0028】
以下でより詳細に述べるように、ソーストレンチ及びゲートトレンチ内のポリシリコン260の上面(図2)と,ソーストレンチ上部の酸化物層230の露出面は、トレンチ間にあるメサと同一平面になっている。これは、以下に述べるように、多くの利点を提供する。
【0029】
図2に示される構造(半導体装置)100の端部(つまり、ゲート金属層122の下方にある領域、図1を参照)において、酸化膜領域270は、ソーストレンチの上方、及びソーストレンチとゲートトレンチの間のメサの上に形成されているが、ゲートトレンチの上方には形成されていないため、ゲートトレンチ内のポリシリコン260は、ゲート金属層122に接触している。したがって、ゲート金属層122は、133でのゲート金属コンタクトに例示されるように、ゲートトレンチ内のポリシリコンと物理的かつ電気的に接触することができる。
【0030】
図4は、図1に示す切断線B−Bに沿った断面図である。図4に示される構造100の部分は、ゲートトレンチ113、ソース金属層121、ゲート金属層122、エピタキシャル領域220及びn+領域210を含んでいる。ソース金属層とゲート金属層は、同一平面内にある。
【0031】
酸化物層410は、ゲート金属層122の下方にあるゲートトレンチの一部を除いて、ゲートトレンチを覆っており、ゲートトレンチ内の一部のポリシリコン260は、ゲート金属層に接触している。したがって、ゲート金属層122は、133でのゲート金属コンタクトで例示されるように、ゲートトレンチ内のポリシリコンと物理的かつ電気的に接触することができる。
【0032】
図5は、図1に示される切断線C−Cに沿った断面図である。図5に示される構造100の部分は、ソーストレンチ111及び112と共に追加のソーストレンチ(符号は付されていない)と、ゲートトレンチ113と共に追加のゲートトレンチを(符号は付されていない)を含んでいる。
【0033】
以下でより詳細に述べるように、ソーストレンチ及びゲートトレンチ内のポリシリコン260の上面と、酸化物層230の露出面は、トレンチの間にあるメサと同一平面となっている。これは、以下に述べるように、多くの利点を提供する。
【0034】
図5に示される構造100の端部(つまり、ソース金属層121の下方にある領域内;図1を参照)において、酸化物領域570は、ゲートトレンチの上方に形成されているが,ソーストレンチ上には形成されていない。また、酸化物領域570は、終端領域のn+ソース領域の上方に形成されているが,アクティブ領域のn+ソース領域の上方には形成されていない。その結果、ソーストレンチ内のポリシリコン260と、アクティブ領域内のn+ソース領域(例えばn+ソース領域250)は、ソース金属層121に接触している。したがって、ソース金属層121は、131と132のソース金属コンタクトによって例示されるように、ソーストレンチ内のポリシリコン及びn+ソース領域と物理的かつ電気的に接触することができる。
【0035】
図6は、図1に示される切断線D−Dに沿った断面図である。図6に示される構造100の部分は、ソーストレンチ111、ソース金属層121、ゲート金属層122及びn+領域210を含んでいる。ソース金属層とゲート金属層は、同一平面内にある。
【0036】
酸化物層610は、ソース金属層121の下方にあるトレンチの一部を除いてソーストレンチを覆っており、ソーストレンチ内の一部のポリシリコン260はソース金属層に接触している。したがって、ソース金属層121は、131のソース金属コンタクトによって例示されるように、ソーストレンチ内のポリシリコン260と物理的かつ電気的に接触することができる。
【0037】
図7A及び図7Bは、図1に部分的に示される装置のような半導体装置を製造するのに使用される工程の一実施形態のフローチャート700を示している。具体的なステップがフローチャート700に開示されているが、このようなステップは例示的なものである。つまり、本発明に係る実施形態は、様々な他のステップ又はフローチャート700に記載のステップの変形を実施することに十分適している実施例である。フローチャート700は、本発明の実施形態に係る半導体装置の製造において、選択された過程を示す断面図である図8図17と併せて記載されている。特定の周知の過程は、以下の記載から除外されている。例えば、マスクの形成と除去に関連する工程は記載されていない。
【0038】
図7Aのブロック702において、図8を参照すると、トレンチ802は、n+領域210及びエピタキシャル領域220を含む基板/積層板に形成されている。トレンチ802を形成するのに、エッチング工程が使用されてもよい。トレンチ802はソーストレンチとして使用される。
【0039】
ブロック704において、図9を参照すると、酸化物層904は、トレンチ802の側壁及び底部に沿って付着し、それらのトレンチの間のメサ906上にも付着している。
【0040】
ブロック706において、図10を参照すると、ポリシリコン1008(ポリ−1)は、トレンチ802内に付着している。各トレンチはポリ−1で満たされていてもよい。一実施形態では、第1のポリシリコン研磨加工(例えばCMP)により、ポリ−1が研磨され、平坦な表面が形成される。さらに、隣接する酸化物層904に対して窪むように、ポリ−1が(例えばプラズマ中で)エッチバックされ得る。
【0041】
ブロック708において、図11を参照すると、酸化物研磨加工(例えばCMP)によって、平面(平らで滑らかな面)1110が形成される。具体的には、メサ上の酸化物層904が除去されるため、酸化物層の露出面(トレンチ802の側壁に沿った、酸化物層904の残りの端部)は、隣接する表面/メサと同一平面となる。また、トレンチ802から突出したポリ−1が、いずれの部分も除去されているため、ポリ−1の露出面は、隣接する表面/メサと同一表面となる。
【0042】
酸化物研磨加工(例えばCMP)中に、さらなる酸化物が付着によって付加され、かつ除去されることで、平らでかつ滑らかな表面1110が実現されてもよい。欠陥(例えば窪み、凹み、傷など)がなく、実用的な表面1110は有益である。後工程の過程(ブロック712)において、ポリシリコン(ポリ−2)は、ゲートトレンチとして使用されるトレンチ内に付着している。表面1110が、実用的なように平らで滑らかでない場合、ポリ−2は、潜在的にストリンガを形成する不完全な形で取り込まれる(captured)可能性がある。
【0043】
図7Bのブロック710において、図12を参照すると、トレンチ1202は基板に形成されている。トレンチ1202を形成するために、エッチング工程が使用されてもよい。トレンチ1202はゲートトレンチとして使用され、ソーストレンチ(トレンチ802)よりも浅い。図1に示すように、ゲート金属コンタクトが形成されるトレンチの端部であるトレンチ1202の一方の端部で、トレンチ1202は広がっている。
【0044】
ブロック712において、図12を参照すると、薄いゲート酸化物層1204が、トレンチ1202の側壁及び底部に沿って成長し、また、トレンチ1202とトレンチ802の間のメサ1206上にも成長している。
【0045】
ブロック714において、図13を参照すると、ポリシリコン1308(ポリ−2)はトレンチ1202内に付着している。各トレンチは、ポリ−2で満たされていてもよく、その場合、さらに平面を形成するために、第2のポリシリコン研磨加工(例えばCMP)が使用される。さらに、隣接する酸化物層904に対して窪むように、ポリ−2が(例えばプラズマ中で)エッチバックされ得る。
【0046】
図13を参照すると、一実施形態において、p型ボディ領域240は、トレンチ802と1202の間の領域に形成され得る。
【0047】
ブロック716において、図14を参照すると、領域1450は、トレンチ802と1202の間の領域に形成されている。図3に関連して上述したように、領域1450は、n+ソース領域250及びp+領域350が交互であることを含んでいる。つまり、n+ソース領域250及びp+領域350は、図3に示すように互いに交互に並んでいる。
【0048】
ブロック718において、図15を参照すると、酸化物570は、ソース金属領域の選択した位置に付着している。具体的には、酸化物層は、付着した後、ソース金属領域において、酸化物570が終端領域とゲートトレンチ1202上に残るように選択的に除去され、これによって領域1450(例えば、n+ソース領域250とp+領域350の交互の領域)はアクティブ領域と接触し、ソーストレンチ802は終端領域及びアクティブ領域に接触している。
【0049】
その結果、続いてソース金属層121が付着する時、図5に示すように、ソーストレンチ111、ソーストレンチ112及びn+ソース領域250に対する物理的かつ電気的接触が生じる。また、その後、ソース金属層121が付着する時、図16に示すように、p+領域350に物理的かつ電気的に接触し、それ故にp型ボディ領域240への電気的かつ物理的接触が生じる。したがって、同一のソース金属層は、n+ソース領域250及びp型ボディ領域240の両方に電気的に接触する。
【0050】
また、図17を参照すると、酸化物270は、ゲート金属領域の選択した位置に付着している。具体的には、酸化物層は、付着した後、ゲート金属領域において、酸化物270がソーストレンチ802と領域1450(n+ソース領域250及びp+領域350)上に残るように選択的に除去され、これによってゲートトレンチは露出している。その結果、その後にゲートトレンチにゲート金属層220が付着する時、図2に示すように、ゲートトレンチへの物理的かつ電気的接触が生じる。ゲートトレンチの幅(W方向への測定)は、ゲート金属層122を持つゲートトレンチのコンタクト幅よりも大きい。
【0051】
要約すると、本発明に係る実施形態は、デュアルゲート構造を組み込んだトレンチ−ゲート装置(例えばMIS装置)の構造及び製造方法に関する。デュアルゲート構造では、独立したゲートトレンチとソーストレンチ内のそれぞれに連結されたポリシリコン層が分離されている。デュアルゲート構造は、ゲートトレンチのゲートポリシリコン(ポリ−2)をゲート電極に接続するゲートコンタクトと、ソーストレンチのソースポリシリコン(ポリ−1)をソース電極に接続するソースコンタクトと共に実装される。ソースコンタクト及びゲートコンタクトは同一平面にある。
【0052】
CMPにより、そのような装置の製造が容易になる。CMPの使用は、ソーストレンチ内及びゲートトレンチ内のポリシリコンと、各ソーストレンチの上部の酸化物を平坦化させることができ、これにより、構造をより適切に制御し、プロセスマージンを向上させることができる。すなわち、性能を向上させることができる。例えば平坦化は、フォトリソグラフィ時の焦点深度を向上させる。その結果、装置の形体を、より小さいサイズに縮小することができる。
【0053】
本発明に係る実施形態は、中電圧定格(60〜150ボルト)のトレンチパワーMOS装置と高電圧定格(150〜300ボルト)のトレンチパワーMOS装置と共に使用することができる。
【0054】
要約すれば、半導体装置の実施形態、及びそのような装置を製造する方法の実施形態が説明されている。本発明の特定の実施形態に関する上記説明は、例示及び説明の目的で提示されている。これらは包括的であること、又は開示された厳密な形態に本発明を限定することを意図するものではなく、上記の教示に照らして、多くの改変及び変形が可能である。実施形態は、本発明の本質的な応用及び実際的な応用を最もよく説明するために選択され、記載されており、当業者が本発明を様々な実施形態として、また想到される特定の用途に適するように、様々な改変を施して利用することを可能にしている。本発明の範囲は本明細書に添付される特許請求の範囲、及びその均等物によって定義されるものである。
【0055】
好ましくは、本明細書中に記載されている全ての構成要素、部品及びステップが含まれる。当業者に明らかなように、これらの構成要素、部品及びステップのいずれかは、他の要素、部品及びステップに置き換えてもよく、或いは完全に削除してもよいことが理解されるだろう。
【0056】
広義には、本明細書によって、第1のポリシリコン(ポリ−1)が、基板に形成された深いトレンチ内に付着することが開示されている。第1のポリシリコン研磨加工は、ポリ−1の露出面を平坦化するために実施され、それによって、その表面は隣接面と同一平面となる。その後、浅いトレンチが、深いトレンチ間の基板内に形成され、その浅いトレンチ内に第2のポリシリコン(ポリ−2)が付着する。第2ポリシリコン研磨加工は、ポリ−2の露出面を平坦化するために実施され、それによって、その表面は隣接面と同一平面となる。さらに、ポリ−1及びポリ−2に対する金属コンタクトが形成される。

コンセプト
本明細書には、少なくとも以下の概念が開示されている。

コンセプト1
基板に形成された第1のトレンチ内、及び第2のトレンチ内に第1のポリシリコンを付着させる工程と、前記第1のポリシリコンの露出面が隣接面と同一平面となるように、前記露出面を平坦化する第1のポリシリコン研磨加工を実施する工程と、前記第1のポリシリコン研磨加工後に、前記第1のトレンチと前記第2のトレンチとの間の前記基板に、前記第1のトレンチ及び前記第2のトレンチよりも浅い第3のトレンチを形成する工程と、前記第3のトレンチ内に第2のポリシリコンを付着させる工程と、前記第2のポリシリコンの露出面が隣接面と同一平面となるように、前記露出面を平坦化する第2のポリシリコン研磨加工を実施する工程と、前記第1のポリシリコンに対する第1の金属コンタクト、及び第2のポリシリコンに対する第2の金属コンタクトを形成する工程とを備えるデュアルゲート半導体装置を製造する方法。

コンセプト2
前記第1のポリシリコンを付着させる前に、前記第1及び前記第2のトレンチ内と、前記第1のトレンチと前記第2のトレンチとの間の前記基板上に酸化物を付着させる工程と、前記酸化物を平坦化するために、酸化物研磨加工を実施する工程とをさらに備えるコンセプト1に記載の方法。

コンセプト3
前記第1及び第2のポリシリコン研磨加工と前記酸化物研磨加工は、化学機械研磨加工から成るコンセプト2に記載の方法。

コンセプト4
前記第1の金属コンタクトは、前記第1のポリシリコンの真上にあり、かつ前記第1のポリシリコンと接触しており、前記第2の金属コンタクトは、前記第2のポリシリコンの真上にあり、かつ前記第2のポリシリコンと接触しているコンセプト1に記載の方法。

コンセプト5
前記第1の金属コンタクトは第1の金属層の一部であり、前記第2の金属コンタクトは第2の金属層の一部であり、前記第1及び第2の金属層は同一平面内にあるが、互いに物理的に分離されているコンセプト1に記載の方法。

コンセプト6
前記第3のトレンチは、前記第2の金属コンタクトよりも幅広いコンセプト1に記載の方法。

コンセプト7
基板に形成されたソーストレンチと、前記基板に形成され、前記ソーストレンチと平行するゲートトレンチと、前記ソーストレンチの第1の端部で前記ソーストレンチ内の第1のポリシリコンに連結されたソースコンタクトであって、前記ソースコンタクトは、前記第1のポリシリコンの第1の表面の真上にあり、かつ前記第1のポリシリコンの第1の表面と接触するものと、前記第1の端部と向かい側の前記ゲートトレンチの第2の端部で前記ゲートトレンチ内の第2のポリシリコンに連結されたゲートコンタクトであって、前記ゲートコンタクトは、前記第2のポリシリコンの第2の表面の真上にあり、かつ前記第2のポリシリコンの第2の表面と接触するものとを備える半導体装置。

コンセプト8
前記ソースコンタクトは第1の金属層の一部であり、前記ゲートコンタクトは第2の金属層の一部であり、前記第1及び第2の金属層は同一平面にあって、互いに物理的に分離されているコンセプト7に記載の半導体装置。

コンセプト9
前記第1及び第2の表面は、前記ゲートトレンチと前記ソーストレンチによって形成されるメサの表面と同一平面であるコンセプト7に記載の半導体装置。

コンセプト10
前記ゲートトレンチは、前記第2の端部よりも幅広いコンセプト7に記載の半導体装置。

コンセプト11
前記ゲートトレンチは、前記ゲートコンタクトよりも幅広いコンセプト7に記載の半導体装置。

コンセプト12
第1のメサによって分離された第1のトレンチ及び第2のトレンチを基板に形成する工程と、前記第1及び第2のトレンチ内と前記第1のメサ上に第1の酸化物層を形成し、さらに第1及び第2のトレンチ内に第1のポリシリコンを堆積させる工程と、平面を形成するために、前記第1のポリシリコンの少なくとも一部を除去する第1のポリシリコン研磨加工、及び前記第1のメサ上から前記第1の酸化物層の少なくとも一部を除去する酸化物研磨加工を実施する工程と、前記第1のポリシリコン研磨加工及び前記酸化物研磨加工の後に、前記第1のトレンチと第2のトレンチとの間の前記第1のメサに第3のトレンチを形成する工程であって、前記第1及び第3のトレンチは第2のメサによって分離されており、前記第2及び第3のトレンチは第3のメサによって分離されており、前記第3のトレンチは前記第1及び第2のトレンチよりも浅いものである、第3のトレンチを形成する工程と、前記第3のトレンチ内と前記第2及び第3のメサ上に第2の酸化物層を形成し、さらに前記第3のトレンチ内に第2のポリシリコンを付着させる工程と、前記第2のポリシリコンの少なくとも一部を除去する第2のポリシリコン研磨加工を実施する工程とを備えるデュアルゲート半導体装置を製造する方法。

コンセプト13
前記第1のポリシリコンに対する第1の金属コンタクト、及び前記第2のポリシリコンに対する第2の金属コンタクトを形成する工程であって、前記第1の金属コンタクトは、前記第1のポリシリコンの真上にあり、かつ前記第1のポリシリコンと接触しており、前記第2の金属コンタクトは前記第2のポリシリコンの真上にあり、かつ前記第2のポリシリコンと接触している工程をさらに備えるコンセプト12に記載の方法。

コンセプト14
前記第1の金属コンタクトは第1の金属層の一部であり、前記第2の金属コンタクトは第2の金属層の一部であり、前記第1及び第2の金属層は同一平面内にあるが、物理的に分離されているコンセプト13に記載の方法。

コンセプト15
前記第1及び第2のポリシリコン研磨加工及び前記酸化物研磨加工は、化学機械研磨加工から成る、コンセプト13に記載の方法。
図1
図2
図3
図4
図5
図6
図7A
図7B
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17