特許 5737941 多層構造及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5737941

(24)【登録日】2015年5月1日

(45)【発行日】2015年6月17日

(54)【発明の名称】多層構造及びその製造方法

(51)【国際特許分類】

   H01L 21/822 20060101AFI20150528BHJP

   H01L 27/04 20060101ALI20150528BHJP

【ＦＩ】

   H01L27/04 C

【請求項の数】6

【全頁数】10

(21)【出願番号】特願2010-531611(P2010-531611)

(86)(22)【出願日】2008年10月20日

(65)【公表番号】特表2011-503841(P2011-503841A)

(43)【公表日】2011年1月27日

(86)【国際出願番号】IB2008054302

(87)【国際公開番号】WO2009057010

(87)【国際公開日】20090507

【審査請求日】2011年9月12日

【審判番号】不服2014-2421(P2014-2421/J1)

【審判請求日】2014年2月7日

(31)【優先権主張番号】07119859.2

(32)【優先日】2007年11月2日

(33)【優先権主張国】EP

(73)【特許権者】

【識別番号】509309709

【氏名又は名称】アイピーディーアイエイ

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】100153017

【弁理士】

【氏名又は名称】大倉 昭人

(72)【発明者】

【氏名】オリヴィエ テッソン

(72)【発明者】

【氏名】フランソワ レコーネック

【合議体】

【審判長】 鈴木 匡明

【審判官】 恩田 春香

【審判官】 飯田 清司

(56)【参考文献】

【文献】 特開昭６２−１９４６６４（ＪＰ，Ａ）

【文献】 特開２００１−２５７３１６（ＪＰ，Ａ）

【文献】 国際公開第２００７／０３２０６７（ＷＯ，Ａ１）

【文献】 特表２００３−５２０５４２（ＪＰ，Ａ）

【文献】 特開２００１−３２０２０７（ＪＰ，Ａ）

【文献】 特開２００６−２６１４１６（ＪＰ，Ａ）

【文献】 特開昭６１−２３５３（ＪＰ，Ａ）

【文献】 Ｈｉｒａｄ Ｓａｍａｖａｔｉ ｅｔ ａｌ．，”Ｆｒａｃｔａｌ Ｃａｐａｃｉｔｏｒｓ” ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，１９９８年１２月，ＶＯＬ．３３，ＮＯ．１２，ｐ．２０３５−２０４１

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H01L27/04

H01L21/82

(57)【特許請求の範囲】

【請求項1】

トレンチを含むパターン化した基板と、
上部電極とを具え、
前記パターン化した基板が、前記トレンチを形成するＦＡＳＳ曲線構造を含み、
下部電極が、前記基板内に形成され、少なくとも部分的に前記トレンチによって境界付けられ、
前記トレンチ内に絶縁層が堆積され、
前記上部電極は、前記絶縁層上、かつ前記トレンチ内で前記絶縁層が既に充填されていない領域内に堆積されている
ことを特徴とするトレンチキャパシタ。

【請求項2】

前記パターン化した基板が、導電材料を含むことを特徴とする請求項１に記載のトレンチキャパシタ。

【請求項3】

前記ＦＡＳＳ曲線構造のＦＡＳＳ曲線が、
ヒルベルト曲線、
ペアノ曲線、
ゴスペール曲線、
シェピンスキー曲線、
Ｅ曲線、及び
Ｚ曲線
から成るグループから選択した曲線であることを特徴とする請求項１に記載のトレンチキャパシタ。

【請求項4】

前記ＦＡＳＳ曲線が、正八角形に基づくペアノ曲線であることを特徴とする請求項１に記載のトレンチキャパシタ。

【請求項5】

前記上部電極が、前記パターン化した基板上に形成された連続層によって形成されていることを特徴とする請求項１に記載の多層構造。

【請求項6】

基板を用意するステップと、
前記基板内に、トレンチをＦＡＳＳ曲線構造によって形成するステップと、
前記基板内に下部電極を、当該下部電極が少なくとも部分的に前記トレンチによって境界付けられるように形成するステップと、
前記トレンチ内に絶縁層を堆積させるステップと、
前記絶縁層上、かつ前記トレンチ内で前記絶縁層が既に充填されていない領域内に、上部電極を堆積させるステップと
を含むことを特徴とするトレンチキャパシタの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

（発明の分野）
本発明は、多層構造、特にトレンチキャパシタまたは三次元キャパシタに関するものである。
本発明はさらに、多層構造、特にトレンチキャパシタを製造する方法に関するものである。

【背景技術】

【0002】

（発明の背景）
高密度キャパシタは、デカップリングセルを実現するために不可欠である。特定周波数における目標インピーダンスを満足するために、（キャパシタを）レイアウト設計の中に配置した際に、所望周波数で共振し、かつ、その等価直列抵抗（ＥＳＲ：Equivalent Series Resistance）に等しいインピーダンスを有するようにキャパシタンスを選定する。そして、十分な数のこれらのキャパシタを並列に配置して、並列ＥＳＲが所望の目標インピーダンスに達するようにする。キャパシタのＥＳＲは、特定周波数における目標インピーダンスを達成するのに必要なキャパシタの数を決め、従って重要な設計パラメータである。ＥＳＲの過大評価は過多のキャパシタ及び不必要な量の材料をもたらし、不必要な経費をもたらす。ＥＳＲの過小評価は、不適切な電力分布系をもたらし得る。

【0003】

シリコン中に三次元を用いることによって高密度キャパシタを達成するいくつかの方法が存在する。シリコン基板の異方性エッチングを利用してトレンチキャパシタを製造することが、現在技術において知られている。従来のトレンチキャパシタセルでは、キャパシタの上部電極はトレンチの内部に形成され、下部電極はシリコン基板によって形成される。一般に、キャパシタの上方箇所または上部電極は、トレンチ内に延びるポリシリコン層であり、これによりキャパシタを形成する。しかし、このキャパシタの機能性は大きな表面積に頼る。トレンチキャパシタは一般に、半導体基板内の非常に多数の深い小孔またはマクロポア（マクロ細孔）のアレイの形に構成されている。しかし、キャパシタ密度は、プラズマエッチング（ＤＲＩＥ：Deep Reactive Ion Etching：深掘り反応性イオンエッチング）中、あるいはさらなるＣＶＤ蒸着中に使用する、これらの深い孔を通る気体の低い拡散率によって制限される。

【0004】

この問題を克服するために、国際公開第２００７／０２７１６９号（特許文献１）は、トポロジキャパシタを使用することを提案し、その図面は以前の構造に比べれば反転している。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開第２００７／０２７１６９号パンフレット

【発明の概要】

【発明が解決しようとする課題】

【0006】

（発明の目的及び概要）
本発明の目的は、高い密度かつ低い等価直列抵抗を有する、代案の多層構造、例えばトレンチキャパシタ、及び代案の多層構造、例えばトレンチキャパシタを製造する方法を提供することであり得る。

【課題を解決するための手段】

【0007】

上記に定めた目的を達成するために、独立請求項による、多層構造、例えばトレンチキャパシタ、及びそれを製造する方法が提供される。有利な好適例は従属請求項中に記載する。

【0008】

好適例によれば、多層構造、特にトレンチキャパシタまたはバッテリが、トレンチを含むパターン化層構造、及び第１電極を具え、このパターン化層構造はＦＡＳＳ曲線構造を含み、第１電極の少なくとも一部分は、このＦＡＳＳ曲線構造上に形成されている。特に言うべきこととして、「ＦＡＳＳ曲線構造上」とは、第１電極がＦＡＳＳ曲線構造の領域内に、例えばＦＡＳＳ曲線構造の上方または下方に形成されていることを表し得る。

【0009】

好適例によれば、多層構造、特にトレンチキャパシタまたはバッテリを製造する方法が、基板、例えば平面基板を用意するステップと、この基板内にトレンチを、例えばこの基板を構造化することによってＦＡＳＳ曲線構造を形成する方法で形成するステップと、このＦＡＳＳ構造の少なくとも一部分上に電極を形成するステップとを含む。特に、これらのトレンチは、エッチング、例えば異方性エッチング及び／またはプラズマエッチングによって形成することができる。このエッチングのためにマスクを使用することができ、このマスクは、ＦＡＳＳ曲線の形状を有するか、ＦＡＳＳ曲線の補曲線の形状を有するかのいずれかとすることができる。随意的に、ＦＡＳＳ構造の少なくとも一部分上に電極を形成する前に、絶縁層を堆積させることができる。

【0010】

本願では、「ＦＡＳＳ曲線」とは、特に、空間充填、自己排除、単純、かつ自己相似である曲線を表し得る。即ち、ＦＡＳＳ曲線は、二次元平面または三次元空間（あるいは、この平面／空間を規定する周期的格子）を相補的に通り抜ける曲線であり得る。こうしたＦＡＳＳ曲線は、フラクタル曲線とも称することができる。特に、ＦＡＳＳ曲線は、いわゆる設計キットにおいて使用するのに適している、というのは、単位パターン、例えば最小パターン単位がＦＡＳＳ曲線から導出可能であるからである。従って、ＦＡＳＳ曲線を使用することは、設計キットの形で実現する際に、追加的な困難性を生じさせることがない。

【0011】

本願では、「多層構造」とは、特に、複数の、即ち少なくとも２つの層から成る三次元構造を表すことがある。こうした多層構造を用いて、バッテリ、即ちマイクロバッテリ、あるいはトレンチキャパシタを形成することができる。なお、原則として、キャパシタとバッテリの構成またはレイアウトは相当類似している。特に、キャパシタは、互いに絶縁された２つの電極によって形成することができ、これにより、これらの電極の一方は接地電位によって形成することができるのに対し、バッテリは２つの電極によって形成され、例えばポリマー電解材料によって形成され、これらの電極は一般に互いに絶縁されていない。従って、簡潔にするために、以下ではトレンチキャパシタのみを説明するが、以下の説明及び特徴はバッテリ、例えばマイクロバッテリにも当てはまる。トレンチキャパシタは、一方の電極を、形成されたトレンチ内に少なくとも部分的に配置するか、基板内にエッチングすることができる。第２電極は、基板自体によって形成するか、追加的な層によって形成することができる。特に、本発明によれば、トレンチキャパシタのプレート電極は、基板によって、あるいはトレンチ内に形成または堆積した層によって、のいずれかで形成することができる。従って、蓄積電極も、基板によって、あるいはトレンチ内に形成した層によって、のいずれかで形成することができる。特に、三次元キャパシタは、擬似二次元キャパシタと区別しなければならない。こうした擬似二次元キャパシタは、キャパシタの電極が並んで形成された擬似二次元構造によって特徴付けられる。特に、その後に電極を形成するための材料を少なくとも部分的に充填されるトレンチは、基板内に形成されない。例えば、二次元キャパシタは互いに重ねて堆積させた３つの層によって形成することができ、第１層は第１電極を形成し、第２層は絶縁層を形成し、第３層は第２電極を形成する。こうした構造とは異なり、三次元キャパシタは、上部電極が、下部電極の領域内に形成されたトレンチ内に落ち込んだ領域を含む。従って、三次元キャパシタは、下部電極の上面の下方に配置された領域、例えば下部電極の領域と並んだ領域を有する上部電極を具え、これにより上部電極は、真の三次元構造を有することができ、平面層によって形成されるだけではない。特に、第１電極と第２電極は互いにかみ合わせる（インターロックする）ことができる。従って、三次元キャパシタは、部分的に下部電極上に形成され、例えば下部電極の延長を維持すべく下部電極の上方で下部電極の主延長（方向）に直交する向きに形成され、かつ下部電極の側部に形成された上部電極を具えることができる。

【0012】

ＦＡＳＳ曲線とトレンチまたは三次元キャパシタとの組合せは、特に、低減された等価直列抵抗（ＥＳＲ）をもたらすことができる。この低減は、上述した特許文献１に記載の従来のトポロジキャパシタに比べて、例えば５０％の範囲内である。さらに、こうした構造は、例えば高いエッチングレートを有するエッチングプロセスによって効率的に形成することができ、このエッチングプロセスは高レベルの集積ももたらすことができる。特に、ＦＡＳＳ曲線を用いることによって達成される構造は、開放構造を提供することができ、高いエッチングレートをもたらす。これに加えて、この構造は、従来のトレンチキャパシタを使用する際に発生することの多い粘着を防止することができるので、トレンチキャパシタの信頼性を改善することができる。さらに、この構造は、既知のトポロジキャパシタよりもロバスト（頑健、堅固）である、というのは原則として、１つのトレンチ及び単一の残り領域しか形成しないからである。トレンチ形状の幅は三次元構造の全体に沿って一定であるので、トレンチに充填するために使用する材料が良好な均一性を有することができる、ということを可能にする。

【0013】

さらに、自己相似パターンを有する基板の使用は、三次元キャパシタのＥＳＲ及び／または容量の良好な予測可能性を可能にすることができ、従って、恐らくはレイアウト設計における改善をもたらす。

【0014】

好適例の要旨は、ＦＡＳＳ曲線、即ち自己相似構造を、三次元またはトレンチキャパシタのパターン化に用いることとすることができ、このことはトレンチキャパシタの予測可能な容量及び／またはＥＳＲをもたらすことができ、ここでＥＳＲも低減することができる。好適例によるトレンチキャパシタは、容量値を最大化または増加させつつ、恐らくは直列電気抵抗を最小化または低減したキャパシタをもたらすと共に、恐らくは製造中の信頼性を増加させることができる。こうした信頼性は、デカップリング（減結合）応用にとって特に重要である。本発明の好適な実施例によれば、キャパシタ内の最適化されたトレンチ構造を用いることのみによって、特定周波数における非常に低レベルのインピーダンスを達成することが可能である。

【0015】

次に、トレンチキャパシタの他の好適例を説明する。しかし、これらの好適例は、トレンチキャパシタを製造する方法にも適用される。

【0016】

トレンチキャパシタの他の好適例によれば、トレンチがＦＡＳＳ曲線構造によって形成される。即ち、これらのトレンチは基板内にＦＡＳＳ曲線構造を形成することができる。しかし、これらのトレンチがＦＡＳＳ曲線の補曲線を形成すること、即ち、トレンチを規定する壁面がＦＡＳＳ曲線を形成することも可能である。従って、エッチングによってトレンチを形成する場合は、ＦＡＳＳ曲線の形状を有するエッチングマスクを使用するか、あるいは、ＦＡＳＳ曲線の補曲線である構造を有するマスクを使用することが可能である。

【0017】

トレンチキャパシタの他の好適例によれば、上記層構造が、導電材料を含む基板を具えている。特に、このキャパシタの第２電極は、上記パターン化層構造の基板によって形成することができる。特に、この基板は任意の導電材料によって形成することができる。

【0018】

トレンチキャパシタの他の好適例によれば、上記ＦＡＳＳ曲線は、ヒルベルト曲線、ペアノ曲線、ゴスペール（Gosper）曲線、シェピンスキー曲線、Ｅ曲線、及びＺ曲線から成るグループから選択した曲線である。これらの曲線のすべてが、二次元平面又は三次元空間を効率的に通り抜けるのに適した曲線とすることができ、即ち、平面を充たして自己相似の複数領域に分割する曲線とすることができる。

【0019】

トレンチキャパシタの他の好適例によれば、上記ＦＡＳＳ曲線は、正八角形に基づくペアノ曲線である。特に、各八角形の一辺が開き、それぞれの八角形は隣接する２つの八角形に接続されている。特に、このペアノ曲線は図１に示すように形成することができる。

【0020】

トレンチキャパシタの他の好適例によれば、上記第１電極は、上記パターン化した基板上に形成された連続層によって形成される。即ち、第１電極の１つ以上の部分は、トレンチ内及び基板の最上部に形成することができ、単一連続層を形成する基板全体上の単一電極をもたらす。

【0021】

以上に規定した好適例の態様、及び本発明の他の態様は、以下に説明する実施例より明らかになり、これらの実施例を参照して説明する。

【0022】

以下に、本発明を、実施例を参照してより詳細に説明するが、本発明はこれらの実施例に限定されない。

【図面の簡単な説明】

【0023】

【図1】ペアノ曲線のパターンを概略的に例示する図である。

【図2】図１のペアノ曲線を用いてパターン化した基板を概略的に例示する透視図である。

【図3】既知のコンデンサと本発明の好適な実施例によるコンデンサとの、ＥＳＲ及びインピーダンスの比較を例示する図である。

【図4】本発明の好適な実施例によるトレンチ構造の顕微鏡画像である。

【図5】従来のトレンチ基板の顕微鏡画像である。

【発明を実施するための形態】

【0024】

（実施例の説明）
図面中の例示は概略的である。異なる図面中では、同様または同一の要素には同様または同一の参照符号を与える。
以下では、トレンチキャパシタの好適な実施例を、図１〜４を参照しながらより詳細に説明する。

【0025】

図１に、トレンチキャパシタを製造するために使用することのできるパターンを概略的に例示する。こうしたトレンチキャパシタは、三次元キャパシタまたはトポロジキャパシタとも称する。原則として、図１は、正八角形を基本単位として有するペアノ曲線に基づく構造１００を示す。各八角形の一辺１０２は開き、これにより、隣接する八角形１０３をそれぞれの八角形に接続することができる。特に、図１に示すパターンは、図１の明るい部分または図１の陰影部分のいずれかを除去するために使用する深い（ディープ）トレンチマスク用に用いることができる。

【0026】

図２に、図１のペアノ曲線を用いることによってパターン化した基板２００の透視図を示す。図２の左の部分には、パターン化した基板の上面図を示し、この基板は、図１に示すペアノ曲線によって形成したトレンチを含む。さらに、図２はその右側に、基板２００の概略透視図を示す。基板２００は概略的に、この基板の最下層２０１及び最上層２０２によって示し、図１のペアノ曲線によって形成されるトレンチは、図２では符号２０３を付けた構造によって示す。

【0027】

図３に、既知のキャパシタと、本発明の好適な実施例によるキャパシタとの、等価直列抵抗（ＥＳＲ）及びインピーダンスの比較を概略的に例示する。特に、図３ａは、既知のキャパシタ３０１及び本発明の好適な実施例による三次元キャパシタ３０２についてのＥＳＲの、異なる周波数に対する変化を示す。特に、縦軸はＥＳＲを表す任意単位（相対値）を示し、横軸は１０MHz〜１０GHzの周波数範囲を示す。図３ａに見られるように、本発明の好適な実施例による三次元キャパシタのＥＳＲは、既知のトポロジキャパシタのＥＳＲより大幅に小さい。図３ｂは、既知のキャパシタ３０３、及び本発明の好適な実施例による三次元キャパシタについてのインピーダンスＺの、異なる周波数に対する変化を示す。特に、縦軸はインピーダンスを表す任意単位を示し、横軸は１０MHz〜１０GHzの周波数範囲を示す。図３ｂに見られるように、本発明の好適な実施例による三次元キャパシタのインピーダンスは、少なくとも約５０MHz〜約２GHzの周波数範囲では、既知のトポロジキャパシタのインピーダンスより小さい。

【0028】

図４に、本発明の好適な実施例によるトレンチキャパシタ４００の断面図を顕微鏡画像で示す。図に示す顕微鏡画像は、特に、電極をトレンチ内に相当均質に堆積させることができることを示すための例示目的に過ぎない。特に、図４は、ペアノ曲線の形状を有するトレンチ４０１を示す。一般に、トレンチの形状は蛇行状と称することもできる。さらに、第１電極または下部電極４０２を示し、この電極はキャパシタの基板によって形成される。さらに、このトレンチキャパシタは絶縁層４０３及び第２電極または上部電極４０４を具え、絶縁層４０３はトレンチ４０１内に配置され、約１９nmの厚さを有し、第２電極または上部電極４０４は、絶縁層４０３上に、かつトレンチ内で絶縁層４０３を既に充填していない領域内に堆積される。これに加えて、図４にはいくつかの好適な寸法を示す。既に述べたように、この画像、従ってそれぞれの寸法は例示目的に過ぎず、限定的であることを想定していない。トレンチの全幅は線分４０５で示し、約１．３４μmである。第１の八角形４０６を規定するトレンチと、隣接する第２の八角形４０７を規定するトレンチとの間の距離を線分４０８で示し、約６８０nmになるのに対し、単一の八角形の内部では、２つの対辺間の距離は約３．２５μmであり、線分４０９で示す。さらに、図４では、絶縁層４０３及び上部電極４０４の堆積は相当均質に行うことができることがわかり、このことは、絶縁層４０３の厚さがトレンチ４０１の全体に沿ってかなり一定であることによってわかる。さらに、上部電極４０４は絶縁層４０３上に相当均質に堆積され、このことは、図４の顕微鏡画像中でもわかる。

【0029】

図５に、特許文献１に開示されているものと同様の従来のトレンチ基板の透視図及び上面図を顕微鏡画像で示し、この基板は、電極の１つを形成するために使用する非常に多数のピンまたはスタッド５０１、５０２、５０３を有する。特に、図５は、こうした構造によって生じ得る問題を示し、即ち、特に右側の上面図中に符号５０４及び５０５を付けた領域に示すように、いくつかのピンが一緒に粘着する。この粘着は、ＥＳＲ及びインピーダンスの予測可能性に悪影響をもたらし得る。

【0030】

要約すれば、本発明の好適な実施例によれば、高い集積密度を低いＥＳＲ値と組み合わせて有すると共に、恐らくは、以前から知られたトポロジキャパシタより高いロバストネス（頑健性）を示す三次元多層構造、例えばトレンチキャパシタまたはバッテリを提供することができる。このことは、ペアノ曲線から導出したトレンチ構造をキャパシタに設けることによって達成することができる。トレンチキャパシタを作製するために使用するこうしたパターンは蛇行形状を有する。こうして、ロバストで低抵抗、高密度の３Ｄ（三次元）キャパシタを提供することができる。

【0031】

最後に、上述した実施例は本発明を限定するものではなく例示するものであり、当業者は、特許請求の範囲に規定する本発明の範囲を逸脱することなしに、多数の代案実施例を設計することができる。「具えている」、「具える」等は、あらゆる請求項中、あるいは明細書全体中に挙げた以外の要素またはステップの存在を排除するものではない。各要素は複数存在し得る。いくつかの手段を挙げた装置の請求項中では、これらの手段のいくつかは、ソフトウェアまたはハードウェアの同一アイテムによって具体化することができる。単に、互いに異なる従属請求項中に特定方策を挙げていることは、これらの方策の組合せを有利に利用することができないことを示すものではない。

【図1】

【図2】

【図3】

【図4】

【図5】