特許 5738458 選択装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5738458

(24)【登録日】2015年5月1日

(45)【発行日】2015年6月24日

(54)【発明の名称】選択装置

(51)【国際特許分類】

   H03M 1/74 20060101AFI20150604BHJP

【ＦＩ】

   H03M1/74

【請求項の数】8

【全頁数】38

(21)【出願番号】特願2014-115496(P2014-115496)

(22)【出願日】2014年6月4日

(62)【分割の表示】特願2011-510759(P2011-510759)の分割

【原出願日】2010年5月31日

(65)【公開番号】特開2014-187711(P2014-187711A)

(43)【公開日】2014年10月2日

【審査請求日】2014年6月4日

(31)【優先権主張番号】特願2009-279805(P2009-279805)

(32)【優先日】2009年12月9日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】506173569

【氏名又は名称】株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ

(74)【代理人】

【識別番号】110000408

【氏名又は名称】特許業務法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】安田 彰

(72)【発明者】

【氏名】岡村 淳一

【審査官】 宮島 郁美

(56)【参考文献】

【文献】 特表２００３−５１３５０２（ＪＰ，Ａ）

【文献】 特開平０９−１８６６０１（ＪＰ，Ａ）

【文献】 国際公開第２００７／１３５９２８（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２００２／００８４９２５（ＵＳ，Ａ１）

【文献】 米国特許第６２９２１２４（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｍ１／００−１／８８

(57)【特許請求の範囲】

【請求項1】

デジタル信号を取得し、プラス値およびマイナス値を出力することが可能な複数の単位セルの出力の値の和を出力する選択装置であり、
前記複数の単位セルのうちプラス値を出力する単位セルの数を表わす信号と前記複数の単位セルのうちマイナス値を出力する単位セルの数を表わす信号とを出力する回路と、
前記複数の単位セルのうちプラス値を出力する単位セルの数を表わす信号に基づいて、前記複数の単位セルからプラス値を出力する単位セルを、単位セルの選択頻度に基づいて、選択するプラス側の選択回路と、
前記複数の単位セルのうちマイナス値を出力する単位セルの数を表わす信号に基づいて、前記複数の単位セルからマイナス値を出力する単位セルを、単位セルの選択頻度に基づいて、選択するマイナス側の選択回路と、
を有し、
前記プラス側の選択回路により選択されたプラス値を出力する単位セルと前記マイナス側の選択回路により選択されたマイナス値を出力する単位セルとの出力の値の和の時間平均値が前記デジタル信号に対応する値となる選択装置。

【請求項2】

前記プラス側の選択回路と前記マイナス側の選択回路とのそれぞれは、それぞれが選択する単位セルの選択頻度の小さい順に前記選択を行う請求項１に記載の選択装置。

【請求項3】

前記プラス側の選択回路と前記マイナス側の選択回路とのそれぞれは、それぞれが選択する単位セルの選択頻度を算出する第１の積分部を備え、前記第１の積分部の出力に基づいて、それぞれが選択する単位セルの選択頻度の小さい順に前記選択を行う請求項２に記載の選択装置。

【請求項4】

前記プラス側の選択回路と前記マイナス側の選択回路とのそれぞれは、選択した単位セルに選択信号を出力し、
前記プラス側の選択回路と前記マイナス側の選択回路とのそれぞれが出力する選択信号が入力される第１の加算器と、
前記第１の加算器の出力が入力される第２の積分部と
を有し、
前記プラス側の選択回路と前記マイナス側の選択回路とのそれぞれは、前記第２の積分部の出力に基づいて、前記選択を行う請求項１に記載の選択装置。

【請求項5】

前記第２の積分部の出力が入力される第１のソート回路を有し、
前記プラス側の選択回路と前記マイナス側の選択回路とのそれぞれは、前記第１のソート回路の出力により、選択する単位セルの選択頻度の小さい順に前記選択を行う請求項４に記載の選択装置。

【請求項6】

前記第２の積分部は、複数の積分回路により構成されている請求項４または５に記載の選択装置。

【請求項7】

前記プラス側の選択回路と前記マイナス側の選択回路とのそれぞれは、選択した単位セルに選択信号を出力し、
前記プラス側の選択回路と前記マイナス側の選択回路とのそれぞれが出力する選択信号が入力され、加算係数による重み付けが異なる第２および第３の加算器と、
前記第２の加算器の出力が入力される第３の積分部と、
前記第３の加算器の出力が入力される第４の積分部と、
を有し、
前記プラス側の選択回路は前記第３の積分部の出力に基づき、前記選択を行い、前記マイナス側の選択回路は、前記第４の積分部の出力に基づき、前記選択を行う請求項１に記載の選択装置。

【請求項8】

前記第３の積分部の出力が入力される第２のソート回路と、
前記第４の積分部の出力が入力される第３のソート回路と、
を有し、
前記プラス側の選択回路と前記マイナス側の選択回路とのそれぞれは、前記第２および第３のソート回路のそれぞれの出力により、選択する単位セルの選択頻度の小さい順に前記選択を行う請求項７に記載の選択装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、デジタル/アナログ（Ｄ／Ａ）変換器での複数の電流源や電圧源の出力を選択する選択装置に係る。本発明は、特に、複数のデジタル信号により駆動される複数のコイル（ユニット）を用いてデジタル信号をアナログ音声に変換するデジタルスピーカシステムに用いられる選択装置に関する。

【背景技術】

【0002】

一般にＤ／Ａ変換器を構成する場合、Ｄ／Ａ変換器からのデジタル出力信号に対応する電流出力を得るためにｎ個の単位セル（Ｕ）が選択される。これにより、出力（Ｙ）はＹ＝Ｕ×ｎとなりデジタルアナログ変換が行なわれる。単位セルを電流源（ＩＵ）とした場合は、出力電流Ｙ＝ＩＵ×ｎであり、単位セルを電圧源（ＶＵ）とした場合は、出力電圧Ｙ＝ＶＵ×ｎとなる。

【0003】

しかしながら、一般には単位セルを構成している電流源や電圧源は製造のばらつきなどによる影響等を原因として、出力の値（電流値や電圧値など）に誤差を持っている。単位セルの持つ各々の誤差をεiとすれば出力Ｙは次の式として表現できる。

【数1】

つまり出力Ｙを表現する式には誤差項が含まれる。この誤差の為にＤ／Ａ変換器の性能の目安である微分直線誤差（ＤＮＬ）はＤＮＬ＝εiになる。したがって、単位セルの製造
バラつきなどの程度がＤ／Ａ変換の変換精度を決定してしまう問題があった。

【0004】

このような問題を克服する為に、単位セルを入力に依らずに選択するダイナミックエレメントマッチング法（以下「誤差拡散技術」と呼ぶ）が提案されている。例えば、"Delta-Sigma Data Converters" IEEE Press 1997 ISBN 0-7803-1045-4の8.8.3節に誤差拡散回路の動作原理が述べられている。

【0005】

単位セルに誤差があると、値として０の出力（０値の出力）を行なう際に加算器で誤差が相殺されずに残る。この誤差が上述したようにＤＮＬを悪化させる。そこで、誤差拡散技術ではＤ／Ａ変換器と単位セルの間に挿入した選択装置が用いられる。選択装置により、選択装置への入力が同じであっても、単位セルの選択方法を変えることで誤差を平滑化する。ここに「選択」とは単位セルに対して、所定の値での出力を命令する信号を出力することである。また、単位セルに対して０値の出力を行なうよう命令する信号を出力することを、「その単位セルを選択しない」という場合がある。また、選択信号により０以外の値の出力が命令される単位セルを「選択された単位セル」という場合がある。

【0006】

選択装置が単位セルを選択するアルゴリズムとしてランダムに選択を変える方法や選択されてないセルを順番に選択する方法等が提案されている。オーバーサンプリング技術を用いて、Ｄ／Ａ変換で必要な周波数（バンド幅）よりも早く誤差を平滑化できれば、誤差をＤ／Ａ変換器の出力に必要な周波数領域よりも高い周波数領域に移動することが出来る。

【0007】

特開平９−１８６６０１号公報には複数の単位セルを駆動する信号を選択装置に入力して、単位セルの使用の有無を一回以上積分する回路からの出力により制御することで、単位
セルの使用頻度を積分しその積分結果を一定に保つように選択装置を制御する方法が提案されている。

【0008】

例えば３値の選択信号（−１,０,１）を使って単位セルを選択する回路に従来の選択装置を用いた誤差拡散技術の動作を以下に説明する。なお、選択信号は、選択信号が出力される単位セルに、その出力を命令する信号である。また「選択信号（−１，０，１）」などと記した場合、単位セルには選択信号により、負の値である−１の値に対応する出力、０値の出力、正の値である１の値に対応する出力のいずれかが命令される。また、この場合、−１，０，１のいずれかの値に対応する出力が命令されるので、３値の選択信号という場合がある。なお、単位セルに０値の出力が命令される場合には、単位セルが動作せず信号などの出力がされない場合も含まれる。

【0009】

図１を使い３値の選択信号（−１,０,１）を使った誤差拡散法の動作を簡単に説明する。誤差拡散を行うＤ／Ａ変換器は、デジタル信号Ｘ(301)とＤ／Ａ変換器(302)とＤ／Ａ変換器(302)からの複数のデジタル選択信号Ｄｎ(303)と選択装置(304)と選択装置(304)からの選択信号Ｓｎ(305)と複数の単位セル(306)と単位セルからの複数の出力Ｙｍ（307）とＹｍを加算する加算器(308)から構成される。デジタル選択信号Ｄｎは、単位セル(306)の出力の値を加算器(308)により合計した結果を表わす。

【0010】

表１に、Ｄ／Ａ変換器(302)からのデジタル選択信号Ｄｎ(303)の真理値表（表１の左側）と単位セルの出力信号Ｙｍ(307)の真理値表（表１の右側）を示す。Ｄ／Ａ変換器の出力は２値の温度計コードであり、単位セルでは２値の温度計コードの２ビット分を使って３値の選択信号に対応する以下のような重み付けをしている。

【表1】

ここでi＝(１〜ｎ/２),j＝(ｎ/２＋１〜ｎ)である。

【0011】

図１、表１に示したように４個（ｍ＝４）の単位セルがある場合、出力Ｙは−４,−３,−２,−１,０,１,２,３,４の（２ｍ＋１＝９）値をとることが可能になる。例えば０を出力する場合は８つの単位セルの内の４つを０で選択すれば０を出力することが可能になる。

【0012】

このような図１、表１に示したように３値などの多値の選択信号を用いたＤ／Ａ変換器は、単位セルの数を、出力Ｙの取りうる値の数よりも少なくすることが可能である。従ってＤ／Ａ変換器を構成する為に必要な単位ユニット数が減り、必要な回路規模や部品点数や実装に必要となる面積等を減少させることが出来るので消費電力の削減が可能となる。

【先行技術文献】

【特許文献】

【0013】

【特許文献1】特開平９−１８６６０１号公報

【特許文献2】WO2007/135928A1

【非特許文献】

【0014】

【非特許文献1】"Delta-Sigma Data Converters" IEEE Press 1997 ISBN 0-7803-1045-4

【発明の開示】

【発明が解決しようとする課題】

【0015】

しかしながら、３値などの多値の選択信号（−１,０,１）を使った従来の選択装置には以下のような問題がある。

【0016】

例えば、加算器による単位セルの出力の合計が０となるべきとき、３値の選択信号（−１,０,１）が用いられる場合には、８つの単位セルには、０値の出力が命令される。言い換えると、８つの単位セルを一つも選択しないことで、合計として０を出力する。オーバーサンプリングＤ／Ａ変換器では０近傍の値を出力する場合は、８つの単位セルの内の１つを選択する状態と８つの単位セルの内をどれも選択しない状態との時間平均により、０近傍の値を出力する。つまり、選択信号のうち、−１、１が出力される頻度が小さくなる。言い換えると、３値の選択信号（−１,０,１）の場合、Ｙ＝０近傍の値の出力を行なうには、０でない選択信号の出力の頻度が小さくなる。これにより、単位セルを選択する個数が少なくなる。

【0017】

図２には、３値の選択信号（−１,０,１）が用いられる場合に、時間方向で単位セルＹｍが選択される様子を、選択装置が用いられない場合（ａ）と用いられる場合（ｂ）とを比較して示している。

【0018】

図２の例ではＤ／Ａ変換器は０近傍の信号つまり４個の中から０個もしくは１個を交代で選ぶように選択信号を出力している。図に示したように選択装置からの選択信号も同じように４個の中から０個もしくは１個を交代で選ぶような選択信号を出力している。両方の場合において、同じ個数の単位セルが選択される、選択装置が用いられない場合には、Ｄ／Ａ変換器からの選択信号が常に同じ単位セルを選択するのに対して、選択装置が用いられる場合には、選択装置からの選択信号は選択する単位セルが時間と共に変わっている。図２において、選択装置が用いられる場合、選択されてないセルを順番に選択するアルゴリズムを用いている。このため、最初は入力と同じ（0001）が選択され、次の時間では（0000）が選ばれ、その次の時間でも（0000）が選ばれるので、全ての単位セルが均等に出力することになるには時間がかかる。

【0019】

上述したように、誤差拡散技術では毎度単位セルの選択の方法を変えることで全ての単位セルを均等に利用することで誤差を平滑化している。従って単位セルを均等に使うのに必要な時間が長くなると、誤差拡散の効果が弱まり単位セルの誤差の影響が排除出来なくなる。

【0020】

以上説明したように、３値の選択信号（−１,０,１）を使って単位セルを選択する選択装置に誤差拡散技術を用いた場合は、単位セルの数を、出力の取りうる値の数よりも少なく
することが可能でるので、Ｄ／Ａ変換器を構成する為に必要な単位ユニット数が減り、必要な回路規模や部品点数、半導体で実現する場合の必要面積等を減少させることが出来ると共に消費電力も削減できる。しかし、Ｄ／Ａ変換器からの選択信号によって、単位セルの出力の合計を０近傍の値にしようとすると選択装置からの選択信号により選択される単位セルの数が小さくなる。このために誤差を平滑化する時間が長くなり誤差拡散の効果が弱まるという問題があった。

【0021】

特に、WO2007/135928A1には、デジタル音声信号を入力し複数のデジタル信号を出力する回路と、前記複数のデジタル信号により駆動される複数のコイル（ユニット）とを用いて、デジタル信号をアナログ音声に直接変換するデジタルスピーカシステムが提案されている。このデジタルスピーカシステムを実現するためには、なるべく少ないコイルで必要なＳＮＲを確保する為に３値の選択信号（−１,０,１）を使って単位セルを選択することが好ましい。また機構部品であるコイルの製造誤差は、半導体等の電子部品に比べて大きくばらつき誤差を無視できないでの十分な誤差拡散の効果を得る選択装置がデジタルスピーカシステムの実現に必要である。

【課題を解決するための手段】

【0022】

本発明は、３値の選択信号（−１,０,１）を用いる場合に、単位セルを選択する選択装置に誤差拡散技術を用いるとき、特にＤ／Ａ変換器からの選択信号により選択される単位セルの出力の合計が０近傍にしようとすると選択装置からの選択信号により選択される単位セルの数が小さくなることを解決することを目的の一つとする。また、選択信号により選択される単位セルの数が小さくなることにより、誤差を平滑化する時間が長くなり、誤差拡散の効果が弱まるという問題を解決することを目的の一つとする。

【0023】

本発明の一実施形態として、デジタル選択信号を取得する取得部と、０値の出力を命令されることが可能な複数の単位セルそれぞれに選択信号を出力する出力部とを有し、前記選択信号は前記単位セルに前記選択信号に対応する値の出力を命令し、前記複数の単位セルに出力される選択信号が命令する出力の値の合計は前記デジタル選択信号に対応して決まる値であり、前記デジタル選択信号に対応する出力が０値であれば、０でないＮ値の出力を命令する選択信号が出力される単位セルが存在することを特徴とする選択装置を提供する。ここに「０値の出力」とは、値が０となる出力をいう。また、「０でないＮ値の出力」とは、値が０でない出力をいい、出力を測定した結果がＮという数値として表わされることをいう。

【発明の効果】

【0024】

本発明によれば、３値の選択信号（−１,０,１）を用いて単位セルを選択する選択装置に誤差拡散技術を用いた場合に、０の値あるいは０の値の近傍を出力するときに、誤差拡散の効果が弱まることを防止できる。また本発明では、３値の選択信号（−１,０,１）を用い、単位セル数が２値の出力をする場合に比べて、単位セルの数を半減出来る。

【図面の簡単な説明】

【0025】

【図1】３値の選択装置を用いた従来例のＤ／Ａ変換器の構成図。

【図2】３値の選択信号を用いた従来例のＤ／Ａ変換器で使われる選択装置の動作原理を説明する図。

【図3】３値の選択信号を用いた本発明の一実施形態に係るＤ／Ａ変換器で使われる選択装置の動作原理を説明する図。

【図4】従来例での３値の選択信号で０を選択する選択装置の動作と本発明での３値の選択信号で０を選択する選択装置の動作との比較図。

【図5】本発明の第１の実施例に係る選択装置を用いるＤ／Ａ変換装置の構成図。

【図6】本発明の第２の実施例に係る選択装置を用いるＤ／Ａ変換装置の構成図。

【図7】本発明の実施例に係る選択装置に使われる変換テーブル回路図。

【図8】本発明の第３の実施例の選択装置の構成図。

【図9】本発明の第４の実施例に係る選択装置を用いるデジタルスピーカ装置の構成図。

【図10】本発明の実施例に係る３値の選択信号で０を選択する選択装置の動作原理を説明する図。

【図11】本発明の実施例に係る３値の選択信号で０を選択する選択装置の動作原理を説明する図。

【図12】本発明の第５の実施例に係る選択装置を使ったデジタルスピーカ装置の構成図。

【図13】本発明の第６の実施例に係る選択装置の構成図。

【図14】本発明の一実施形態に係る２値の選択装置を用いたＤ／Ａ変換器の構成図。

【図15】本発明の一実施形態に係る２値の選択装置を用いたＤ／Ａ変換器で使われる選択装置の動作原理を説明する図。

【図16】本発明の第７の実施例に係る選択装置の構成図。

【図17】本発明の一実施形態に係る選択装置の選択回路の構成図。

【図18】本発明の一実施形態に係る選択装置の選択回路の構成図。

【図19】本発明の一実施形態に係る選択装置の選択回路の構成図。

【図20】本発明の一実施形態に係る選択装置の選択回路の構成図。

【図21】本発明の一実施形態に係る選択装置の選択回路の構成図。

【発明を実施するための形態】

【0026】

以下、図面を参照しながら本発明の動作原理を実施形態として説明する。なお、本発明は以下に説明される実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲において、種々の変形を加えて実施することが可能である。例えば、以下の説明では、主に３値の選択信号が用いられる場合について説明されるが、本発明は３値の選択信号には限定されることはなく、一般の多値の選択信号を用いる場合にも実施することができる。

【0027】

図３は、本発明による実施形態の一つとして、３値の選択信号（−１,０,１）を使った場合における単位セルＹｍの選択の時間方向の選択の様子と、本発明の選択装置が用いられない場合（ａ）と本発明の選択装置が用いられる場合（ｂ）とにおける単位セルＹｍの選択の時間方向の選択の様子とを比較する図である。

【0028】

この例ではＤ／Ａ変換器は０近傍の信号つまり４個の中から０個もしくは１個を交代で選ぶように選択信号を出力している。選ばれない選択セルには、０の値を出力するように選択信号が出力される。一方、本発明の選択装置からの選択信号は、単位セルの出力の合計が０となるときに４個の中から０個の単位セルを選ぶ（どの単位セルも選択されない）のではなくて、２個の単位セルに、＋１と−１を出力する命令を行なう選択信号を出力している。２個の単位セルがそれぞれ＋１と−１とに対応する出力を行なうと、これらの出力は、は加算回路で相殺されるので０に相当する値が出力される。なお、＋１を出力する命令を行なう選択信号を「＋１値の出力を命令する選択信号」ということがある。同様に−１を出力する命令を行なう選択信号を「−１値の出力を命令する選択信号」ということがある。

【0029】

このように単位セルの出力の合計が０となるときに４個の中から０個を選ぶ（どの単位セルも選択されない）のでは無くて２個の単位セルに＋１と−１を出力する命令を行なう選択信号を選択装置が出力する。このようにすることにより、誤差を平滑化する時間が長くならず誤差拡散の効果を損なうことがない。

【0030】

従来例の選択装置では、選択信号に入力される信号（例えば、デジタル選択信号という）により、単位セルの出力の合計が０となるように命令された場合には、４個の中から０個を選ぶことしかしない。言い換えると、全ての単位セルが０の値を出力するように選択信号が出力される。しかし、本発明の選択装置では＋１と−１とに相当する出力を行なうように単位セルに命令を行なうことで、加算の結果０の値が出力されるところに特徴の一つがある。また、それぞれの単位セルに＋２と−２とのそれぞれに相当する出力を行なうように命令を行なうこともできる。さらに２つの単位セルに＋１に相当する出力を行なうように命令を行ない、１つの単位セルに−２に相当する出力を行なうように命令を行なうこともできる。一般的には、正値に相当する出力を行なうように命令された単位セルの出力の合計値と、負値に相当する出力を行なうように命令された単位セルの出力の合計値と、の和が０になるようにすることが本発明の特徴の一つである。

【0031】

図４には、単位セルの出力の合計が０となる場合に、選択装置が出力する信号の組み合わせについて、従来例を（ａ）として示し、本発明の一実施形態による例を（ｂ）として示し、比較している。本発明の一実施形態に係る選択装置によれば選択信号により０でな出力が命令される単位セルの数が増えていることが分かる。尚、上述の説明では単位セルの出力の合計が０となる場合に関してだけ説明しているが、０以外の合計の出力、即ちｍ個の単位セルの内ｍ−２個以下を選択して出力が行なわれる場合に対しても本発明の一実施形態は有効である。ｍ−２個以上を選択して出力が行なわれる場合には、選択される単位セルの数が多く、３値の選択信号（−１,０,１）を使って単位セルを選択する場合でも誤差拡散の効果が損なわれることは無いので問題にならない。

【0032】

図５に本発明の選択装置(700)を利用したＤ／Ａ変換器の第１の実施例を示す。デジタル
信号Ｘ(701)をＤ／Ａ変換器(702)に入力して得られる複数の第１のデジタル選択信号Ｄｎ(703)を変換テーブル回路(710)に入力し複数の第２のデジタル選択信号Ｆｎ(711)を得る。第２のデジタル信号を選択装置(704)に入力して選択装置(704)からの複数の選択信号Ｓｎ(705)を得る。複数の選択信号Ｓｎ(705)が複数の単位セル(706)を選択し、単位セルの複数の出力Ｙｍ（707）を加算器(708)で合算して出力信号Ｙを得る。

【0033】

表２に、Ｄ／Ａ変換器からの複数の第１のデジタル選択信号Ｄｎと、変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎと、単位セルの出力信号Ｙｍの真理値表を示す。第１のデジタル選択信号Ｄｎの真理値表は表２の左に、第２のデジタル選択信号Ｆｎの真理値表は表２の中央に、単位セルの出力信号Ｙｍの真理値表は表２の右に示す。

【表2】

変換テーブル回路にＤｎ＝(00000000)が入力された場合にＦｎ＝(00011000)を出力することで、単位セルの出力の合計が０となるときに、４個の単位セルの中から０個を選ぶのでは無くて２個の単位セルが＋１と−１とに相当する出力をするように命令するように選択信号を出力することが出来る。

【0034】

本発明の選択装置(700)に示したように従来の選択装置の前段に任意の変換テーブル回路
を設けることにより本発明の効果の一つを得ることが出来る。

【0035】

図６に本発明の一実施形態に係る選択装置(800)を利用したＤ／Ａ変換器の第２の実施例を示す。デジタル信号Ｘ(801)をＤ／Ａ変換器(802)に入力して得られる複数の第１のデジタル選択信号Ｄｎ(803)を変換テーブル回路(810)に入力し複数の第２のデジタル選択信号Ｆｎ(811)を得る。第２のデジタル信号を選択装置(804)に入力して選択装置(804)からの複数の選択信号Ｓｎ(805)を得る。複数の選択信号Ｓｎ(805)が複数の単位セル(806)を選択し、単位セルの複数の出力Ｙｍ（807）を加算器(808)で合算して出力信号Ｙを得る。変換テーブル回路(810)には順序制御回路(820)からの制御信号(821)が入力されている。

【0036】

第２の実施例の変換テーブル回路(810)には複数の変換表が組み込まれており、順序制御回路(820)からの制御信号(821)により複数の変換表の内の一つが選択される。順序制御回路をカウンター回路で構成すれば、複数の変換表から順番に一意の変換表を選択するように構成出来る。順序制御回路はランダム信号発生回路等の任意の順序回路で構成することが出来る。

【0037】

表３に、第２の実施例のＤ／Ａ変換器での、第１のデジタル選択信号Ｄｎと、変換テーブル回路からの第２のデジタル選択信号Ｆｎと、単位セルの出力信号Ｙｍの真理値表を示す。第１のデジタル選択信号Ｄｎの真理値表は表３の左に、第２のデジタル選択信号Ｆｎの真理値表は表３の中央に、単位セルの出力信号Ｙｍの真理値表は表３の右に示す。変換テーブル回路はＤｎ＝(00000000)が入力された場合にＦｎ＝(00011000)とＦｎ＝(00111100)の２種類の信号が選択出来る。選択装置が０を出力するときに４個の中から０個を選ぶのでは無くて２個の単位セルが＋１と−１になるように選択信号を出力するか、４個の単位セルが＋１＋１と−１−１になるように選択信号を出力するかを順序制御回路からの制御信号により選択する。

【表3】

【0038】

表３では、変換テーブル回路はＤｎ＝(00000000)に対して複数種類、例えば２種類の出力Ｆｎ＝(00011000)とＦｎ＝(00111100)を持つ例を示しているが、任意のＤｎに対して複数のＦｎを対応させても良い。また、従来例のＤｎ＝(00000000)に対して出力Ｆｎ＝(00000000)を対応させても良い。出力Ｆｎ＝(00000000)では選択される単位セルがないので、選択セルで消費される電力が小さくなる特徴がある。従来例のＤｎ＝(00000000)に対して適当な頻度で出力Ｆｎ＝(00000000)を出力することで選択セルでの消費電力と誤差拡散効果を最適化することが可能になる。

【0039】

図７に本発明の変換テーブル回路(900)の実施例を示す。本実施例の変換テーブル回路はＤｎ＝(00000000)に対して出力Ｆｎ＝(00011000)出力する。Ｄｎが(00000000)であることを検出する回路（901）と検出回路からの信号を受けてＦｎ＝(00011000)を出力するセット回路(902)から構成される。本実施例以外にも任意の論理回路やメモリ回路もしくは加減算回路が変換テーブル回路に利用出来る。

【0040】

図８に本発明の第３の実施例を示す。第１のデジタル選択信号Ｄｎ(1001)と、変換テーブル回路(1002)からの複数の第２のデジタル選択信号Ｆｎ(1003)があり、第２のデジタル選択信号Ｆｎが選択回路(1004)に入力される。選択回路からの３値の選択信号Ｓｎ(1005)は、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1010a,1010b)により、選択信号による単位セルの使用頻度を計算して、選択の頻度の小さい順に単位セルを選択するように選択回路を動作させる。変換テーブル回路(1002)には順序制御回路(1020)からの制御信号(1021)が入力されている。

【0041】

本発明の実施例は、第１〜３の実施例に限定されることはない。例えば、Ｄ／Ａ変換器と誤差拡散用の選択回路との間に任意の変換テーブル回路を配置して、０を出力する代わりに偶数個の単位セルが＋１と−１を出力するように、選択信号を出力する選択装置を構成することもできる。このとき、＋１を出力する単位セルの数と−１を出力する単位セルの数とは等しくなる。

【0042】

本発明の実施例として示した第１〜３の実施例では、一般的なＤ／Ａ変換器の例を用いているが。Ｄ／Ａ変換器の具体的な例として、デジタルスピーカシステムを採用することができる。例えば、WO2007/135928A1に提案されているように、デジタル音声信号を入力し複数のデジタル信号を出力する回路と、前記複数のデジタル信号により駆動される複数のコイル（ユニット）を用いてデジタル信号をアナログ音声に直接変換するデジタルスピーカシステム用の選択装置にも本発明の一実施形態を応用することができる。少ないコイルで必要なＳＮＲを確保する為に３値の選択信号を使ってコイルを駆動するデジタルスピーカシステム用の選択装置にも本発明を用いることができる。

【0043】

図９に本発明の選択装置(1100)を利用したデジタルスピーカシステムの第４の実施例を示す。デジタル信号Ｘ(1101)をＤ／Ａ変換器(1102)に入力して得られる複数の第１のデジタル選択信号Ｄｎ(1103)を変換テーブル回路(1110)に入力し複数の第２のデジタル選択信号Ｆｎ(1111)を得る。第２のデジタル信号を選択装置(1104)に入力して選択装置(1104)からの複数の選択信号Ｓｎ(1105)を得る。複数の選択信号Ｓｎ(1105)が複数の単位セル(1106)を選択し、単位セルの複数の出力Ｙｍ（1107）を複数のコイル（ユニット）からなるスピーカ装置(1108)で合算して出力信号Ｙを得る。変換テーブル回路(1110)には順序制御回路(1120)からの制御信号(1111)が入力されている。

【0044】

図１０に本発明の選択装置の第２の動作例を示す。図１０は３値の選択信号（−１,０,１）を使った場合の単位セルＹｍの選択の時間方向の選択の様子を、本発明の一実施形態に係る選択装置が用いられない場合（ａ）と用いられる場合（ｂ）とを比較したものである。

【0045】

上述の説明と同じく、図１０に示す本発明の一実施形態に係る選択装置が用いられない場合と用いられる場合とでは、単位セルの出力の合計により０近傍の信号が出力されている。つまり４個の単位セルの中から０個もしくは１個を交代で選択する選択信号を出力している。本発明の一実施形態に係る選択装置の第２の動作例では、選択信号は、単位セルの出力の合計が０となるときに４個の単位セルの中から０個を選択するのではなくて、一度＋１を出力するように命令した後にもう一度０を出力するときに−１を出力するように命令する選択信号を出力するように動作する。本発明の一実施形態に係る選択装置の第１の動作例では、一度に＋１と−１が出力されるような選択信号を出力しているのに対して、本発明の選択装置の第２の動作例では、時系列に＋１と−１を出力するように単位セルに命令がされることで０を出力する。＋１と−１は加算回路で時系列的に相殺されるので０が出力される。すなわち、時間平均を取ることにより、単位セルの出力の合計が０となる。

【0046】

本発明の一実施形態に係る選択装置の第１の動作例と同じく、０を出力するときに４個の単位セルの中から０個を選ぶのでは無くて時系列に１個の単位セルが＋１と−１になるように選択装置が選択信号を出力すれば、誤差を平滑化する時間が長くならず誤差拡散の効果を損なうことがない。

【0047】

図１１に本発明の一実施形態に係る選択装置の第３の動作例を示す。図１１は３値の選択信号（−１,０,１）を使った場合の単位セルＹｍの選択の時間方向の選択の様子を、本発明の一実施形態に係る選択装置が用いられない場合（ａ）と用いられる場合（ｂ）とを比較するものである。

【0048】

上述の説明と同じく、図１１においてもＤ／Ａ変換器は０近傍の信号つまり４個の単位セルの中から０個もしくは１個を交代で選ぶように選択信号を出力している。本発明の一実施形態に係る選択装置の第３の動作例では、選択信号は０を出力するときに４個の単位セルの中から０個を選ぶのではなくて、一度＋１（−１）を出力するように単位セルに命令した後でもう一度０を出力するときに−２（＋２）を出力するように単位セルに命令し、さらにもう一度０を出力するときに＋１（−１）を出力するように単位セルに命令するように動作する。本発明の一実施形態に係る選択装置の第１の動作例では、例えば、一度に＋１と−１のそれぞれが偶数個の単位セルにより出力されるような選択信号を出力しているのに対して、本発明の一実施形態に係る選択装置の第２の動作例では、１または複数の単位セルが時系列に＋１と−２と＋１を出力することで０を出力する。＋１と−２と＋１は加算回路で時系列的に相殺されるので０が出力される。この場合でも単位セルの出力の合計の時間平均を計算すると０になる。

【0049】

本発明の一実施形態に係る選択装置の第１の動作例と同じく、０を出力するときに４個の単位セルの中から０個を選ぶのでは無くて時系列に単位セルの出力が＋１と−２と＋１になるように選択装置が選択信号を出力すれば、誤差を平滑化する時間が長くならず誤差拡散の効果を損なうことがない。

【0050】

図１２に本発明の一実施形態に係る選択装置(1400)を利用したデジタルスピーカシステムの第５の実施例を示す。デジタル信号Ｘ(1401)をＤ／Ａ変換器(1402)に入力して得られる複数の第１のデジタル選択信号Ｄｎ(1403)を変換テーブル回路(1410)に入力し複数の第２のデジタル選択信号Ｆｎ(1411)を得る。第２のデジタル信号を選択装置(1404)に入力して選択装置(1404)からの複数の選択信号Ｓｎ(1405)を得る。複数の選択信号Ｓｎ(1405)が複数の単位セル(1406)を選択し、単位セルの複数の出力Ｙｍ（1407）を複数のコイル（ユニット）からなるスピーカ装置(1408)で合算して出力信号Ｙを得る。変換テーブル回路(1410)には順序制御回路(1420)からの制御信号(1421)が入力されている。前記制御信号(1411)は少なくとも一つ以上の遅延素子(1430)を含む回路に入力され、その出力信号(1431)により順序制御回路(1420)に帰還がかけられている。

【0051】

図１２に示したようにＭＡＰ回路(1410)の制御情報を、遅延装置を介して順序制御回路に帰還することで、上述の選択装置の第２や第３の動作例にあるような時系列で出力値を相殺する回路を実現出来る。

【0052】

図１３に本発明の一実施形態に係る選択装置の第６の実施例を示す。第１のデジタル選択信号Ｄｎ(1501)と、変換テーブル回路(1502)からの複数の第２のデジタル選択信号Ｆｎ(1503)があり、第２のデジタル選択信号Ｆｎが選択回路(1504)に入力される。選択回路からの３値の選択信号Ｓｎ(1505)は、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1510a,1510b)により、選択信号による単位セルの選択の頻度を計算して、選択の頻度の小さい順に単位セルを選択するように選択回路を動作させる。変換テーブル回路(1502)には順序制御回路(1520)からの制御信号(1521)が入力されており、前記積分回路の内部状態値（1521）も順序制御回路(1520)に入力されている。

【0053】

このように積分回路の内部状態値を順序制御回路に入力することで、選択回路の内部状態に応じて順序制御回路の動作を適応的に制御することが可能になる。つまり、選択回路を制御している積分器の内部状態が不安定（誤差を平滑化する時間が長くなる）になる場合に適応的にＭＡＰ回路(1502)を動作させて選択回路を安定に動作させることが可能になる。これにより、誤差を平滑化する時間と消費電力の関係を最適化することが可能である。

【0054】

図１４は、本発明の別の実施形態に係る選択装置に用いられる誤差拡散回路の動作を簡単に説明する。誤差拡散を行なうＤ／Ａ変換器は、デジタル信号Ｘ(101)とＤ／Ａ変換器(102)とＤ／Ａ変換器からの複数のデジタル選択信号Ｄｎ(103)と選択装置(104)と選択装置からの選択信号Ｓｎ(105)と複数の単位セル(106)と単位セルからの複数の出力Ｙｎ（107）とＹｎを加算する加算器(108)から構成される。

【0055】

表４に、Ｄ／Ａ変換器からのデジタル選択信号Ｄｎ(103)の真理値表（表４の左側）と単位セルの出力信号Ｙｎ(107)の真理値表（表４の右側）を示す。表４に示したようにＤ／Ａ変換器の出力は温度計コードである。なお、単位セルは２値の選択信号に対しては、表５のような重み付けをしている。

【表4】

【表5】

【0056】

図１４、表４に示したように８個（ｎ＝８）の単位セルがある場合、出力Ｙは−４,−３,−２,−１,０,１,２,３,４の（ｎ＋１＝９）値をとることが可能になる。例えば０を出力する場合は８つの単位セルの内の４つに＋０.５を出力するように命令して、残りの４つの単位セル‐０.５を出力するように命令すれば加算器で−２と＋２が相殺されて０を出力することが可能になる。

【0057】

図１５には、単位セルＹｎの選択の時間方向の選択の様子を、誤差拡散用の選択装置を入れない場合と入れた場合で比較している。図１５の例ではＤ／Ａ変換器は０近傍の信号が出力されるように、つまり８個の中から４個もしくは５個を交代で選ぶように選択信号を出力している。図に示したように選択装置からの選択信号も同じように８個の中から４個もしくは５個を交代で選ぶような選択信号を出力している。両者とも同じ個数の単位セルを選択する信号であるが、Ｄ／Ａ変換器からの選択信号が常に同じ単位セルを選択するのに対して、選択装置からの選択信号は選択する単位セルが時間と共に変わっている。図１５の(b)では選択されてないセルを順番に選択するアルゴリズムを用いているので最初は入力と同じ（00011111）が選択された次の時間では（11100001）その次の時間では（00011110）のように選択されるセルが変わり、短い時間の間に全ての単位セルが均等に使われるので誤差が平滑化される。

【0058】

以上、単位セルが２値の選択信号に対して（‐０.５,＋０.５）の重み付けをした例で動作を説明したが、それ以外の重み付けをした場合でも同様の効果を得るのは言うまでもない。例えば（０,１）の重み付けをした場合はＹ＝０,１,２,３,４,５,６,７,８の（ｎ＋１＝９）値をとることが可能になるので、例えば４を出力する場合は８つの単位セルの内の４つを１で選択して、残りの４つの単位セルを０で選択すれば４を出力できる（‐０.５,＋０.５）の場合と同じく４を出力する度に８つの単位セルの内の４つを選択する方法を順次変えていくことで誤差拡散技術を利用出来る。

【0059】

図１６に本発明の一実施形態に係る選択装置の第７の実施例を示す。第１のデジタル選択信号Ｄｎ(1603)と、変換テーブル回路(1610)からの複数の第２のデジタル選択信号Ｆｎ(1611)がある。複数の第２のデジタル選択信号Ｆｎ(1611)は、プラス側の選択回路(1604a)とマイナス側の選択回路(1604b)に入力される。ここで、「プラス側の選択回路」とは、プラス値の出力を行わせる単位セルを選択する回路である。例えば、プラス側の選択回路(1604a)は、選択信号として０または１を出力する。同様に、「マイナス側の選択回路」とは、マイナス値の出力を行わせる単位セルを選択する回路である。例えば、マイナス側の選択回路(1604a)は、選択信号として０または−１を出力する。また、プラス側の選択回路に入力される第２のデジタル選択信号を、「プラス側の第２のデジタル選択信号」といい、マイナス側の選択回路に入力される第２のデジタル選択信号を、「マイナス側の第２のデジタル選択信号」という。また、プラス側の選択回路が出力する信号を「プラス側の選択信号」といい、マイナス側の選択回路が出力する信号を「マイナス側の選択信号」という。

【0060】

なお、以下の説明において、変換テーブル回路(1610)が使用する真理値表（デジタル信号Ｘ(1610)と第２のデジタル選択信号(1611)の値との関係を定めるデータ）は、上述の第１の実施例から第６の実施例において使用されるものに限定はされない。任意の真理値表を使用することができる。

【0061】

２つの選択回路(1604a,1604b)が全体として出力する３値の選択信号Ｓｎ(1605a,1605b)は、選択信号による単位セルの選択の頻度を計算して出力される。このとき、プラス側の選択器(1604a)、マイナス側の選択器(1604b)それぞれは、選択の頻度の小さい順に単位セルを選択するように動作する。また、変換テーブル回路(1602)には順序制御回路(1620)からの制御信号(1621)が入力されている。

【0062】

このように第２のデジタル選択信号Ｆｎのプラス側とマイナス側とを別々の選択回路に入力することで、プラス側のセルを選ぶ場合の誤差を平滑化する動作とマイナス側のセルを選ぶ場合の誤差を平滑化する動作とを、独立に安定して動作させることが可能になる。これにより、誤差を平滑化する時間と消費電力の関係を最適化することが可能になる。

【0063】

図１７に本発明の一実施形態において用いられる選択回路(1700)の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎ(1701)があり、第２のデジタル選択信号Ｆｎが選択回路(1702)に入力される。選択回路が出力する３値の選択信号Ｓｎ(1705)は、遅延素子と加算器で構成された少なくとも２つ以上の積分回路を有する回路に入力される。第１の積分回路(1705)からの出力信号(1707)を第２の積分回路(1706)に入力して選択信号Ｓｎ(1705)を積算する。この積算の結果により単位セルの使用頻度が表わされる。第２の積分回路(1706)からの出力信号(1708)をソート回路(1710)に入力することで選択頻度の小さい順に単位セルを選択する信号(1703)を生成して選択回路を制御している。

【0064】

図１８に本発明の一実施形態において用いられる選択回路(1800)の別の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎはプラス側(1801a)とマイナス側(1801b)とに分けられている、プラス側の第２のデジタル選択信号(1801a)は選択回路(1802a)に入力され選択信号Ｓｎ(1804a)が出力される。選択信号Ｓｎは遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1805a,1806a)に順次入力され、積分回路(1806a)の出力はソート回路(1810a)に入力される。ソート回路(1810a)は、選択頻度の小さい順にプラス値を出力する単位セルを選択する信号(1803a)を発生して選択回路(1802a)を制御している。またマイナス側の第２のデジタル選択信号(1801b)は選択回路(1802b)に入力され選択信号Ｓｎ(1804b)が出力される。選択信号Ｓｎは遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1805b,1806b)に順次入力され、積分回路(1806b)の出力はソート回路(1810b)に入力される。ソート回路（1810b）は、選択頻度の小さい順にマイナス値を出力する単位セルを選択する信号(1803b)を発生して選択回路を制御している。プラス側第２のデジタル選択信号とマイナス側第２のデジタル選択信号とを別々の選択回路に入れることで、プラス値を出力する単位セルを選ぶ場合の誤差を平滑化する動作とマイナス値を出力する単位セルを選ぶ場合の誤差を平滑化する動作とを独立に安定して動作させることが可能になり、誤差を平滑化する時間と消費電力の関係を最適化することが可能である。

【0065】

図１９に本発明の一実施形態において用いられる選択回路(1900)の別の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎはプラス側の第２選択信号(1901a)とマイナス側の選択信号(1901b)とに分けられている、プラス側の第２のデジタル選択信号(1901a)は選択回路(1902a)に入力され選択信号Ｓｎ(1905a)が出力される。マイナス側の第２のデジタル選択信号(1901b)は選択回路(1902b)に入力され選択信号Ｓｎ(1905b)が出力される。プラス側の選択回路(1902a)とマイナス側の選択回路(1902b)とが出力する選択信号Ｓｎは加算器(1905)により加算された後に、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(1906,1907)に順次入力される。積分回路(1907)の出力はソート回路(1908)に入力される。ソート回路(1908)は、選択頻度の小さい順にプラス側の単位セルを選択する信号(1903a)とマイナス側の単位セルを選択する信号(1903b)を発生してそれぞれの選択回路を制御している。本実施例では、プラス側の選択回路からの信号とマイナス側の選択回路からの信号とを加算器で加算することで、必要な積分回路の数を減らせることが可能になる。また別々の選択回路があることから、プラス側の単位セルを選ぶ場合の誤差を平滑化する動作とマイナス側の単位セルを選ぶ場合の誤差を平滑化する動作とを独立に安定して動作させることが可能になり、誤差を平滑化する時間と消費電力の関係を最適化することが可能である。

【0066】

図２０に本発明の一実施形態において用いられる選択回路(2000)の別の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎはプラス側のデジタル選択信号(2001a)とマイナス側のデジタル選択信号(2001b)とに分けられ、それぞれ選択回路に入力される。プラス側の第２のデジタル選択信号(2001a)は選択回路(2002a)に入力され選択信号Ｓｎ(2005a)が出力される。マイナス側の第２のデジタル選択信号(2001b)は選択回路(2002b)に入力され選択信号Ｓｎ(2005b)が出力される。プラス側とマイナス側との選択信号Ｓｎは加算器(2005a)により加算された後に、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(2006a,2007a)に順次入力される。積分回路(2007a)の出力はソート回路(2008a)に入力される。ソート回路(2008a)は、選択頻度の小さい順にプラス側の単位セルを選択する信号(2003a)を発生して選択回路(2002a)を制御する。同様にプラス側とマイナス側との選択信号Ｓｎは加算器(2005b)により加算された後に、遅延素子と加算器で構成された少なくとも２つ以上の積分回路(2006b,2007b)に順次入力される。積分回路(2007b)の出力はソート回路(2008b)に入力される。ソート回路(2008b)は、選択頻度の小さい順にマイナス側の単位セルを選択する信号(2003b)を発生して選択回路(2002b)を制御する。プラス側とマイナス側との選択回路からの信号を加算器で加算をする際に加算係数を独立に選び、加算係数による重み付けを行なって加算をすることで、誤差拡散の動作の最適化をすることが可能になる。また別々の選択回路があることから、プラス側の単位セルを選ぶ場合の誤差を平滑化する動作とマイナス側の単位セルを選ぶ場合の誤差を平滑化する動作とを独立に安定して動作させることが可能になり、誤差を平滑化する時間と消費電力の関係を最適化することが可能である。

【0067】

本発明の一実施形態においては、以上の実施例にあるように、ソート回路を用いて選択頻度の小さい順に単位セルを選択する信号を発生して選択回路が制御される。ただし、本発明の一実施形態においては、ソート回路を用いることに限定されることはなく、ソート回路に代って任意のアルゴリズムに従った論理回路も利用することが可能である。

【0068】

図２１に本発明の一実施形態において用いられる選択回路(2100)の別の実施例を示す。変換テーブル回路からの複数の第２のデジタル選択信号Ｆｎはプラス側の第２のデジタル選択信号(2101a)とマイナス側の第２のデジタル選択信号(2101b)とに分けられ、プラス側の第２のデジタル選択信号(2101a)は選択回路(2102a)に入力され選択信号Ｓｎ(2105a)が出力される。マイナス側の第２のデジタル選択信号(2101b)は選択回路(2102b)に入力され選択信号Ｓｎ(2105b)が出力される。プラス側とマイナス側との選択信号Ｓｎは加算器(2105)により加算された後に、遅延素子と加算器で構成された少なくとも３つ以上の積分回路(2106,2107,2108)に順次入力される。積分回路(2108)の出力は論理回路(2109)に入力され、論理回路のアルゴリズムに応じてプラス側の単位セルを選択する信号(2103a)とマイナス側の単位セルを選択する信号(2103b)が発生される。信号(2103a)と信号(2103b)とによりそれぞれの選択回路が制御される。本実施例では、少なくとも３つ以上の積分回路を用いて選択情報をフィルター計算している。３つ以上の積分回路を用いることで、時間あたりの素子の選択の個数に関わらず安定した誤差拡散の効果を得ることが可能になるので、本発明を、マルチユニットを使ったデジタルスピーカ装置へ応用することが可能になる。

【0069】

以上の説明においては、デジタル選択信号を取得する取得部（例えば、変換テーブル回路(710)）と、０値の出力を命令されることが可能な複数の単位セルそれぞれに選択信号を出力する出力部（例えば、選択回路(704)）とを有し、デジタル選択信号は、単位セルに選択信号に対応する値の出力を命令する信号であり、複数の単位セルに出力される選択信号の値の合計はデジタル選択信号に対応して決まる値であり、デジタル選択信号に対応する出力が０値であれば、０でないＮ値の出力を命令する選択信号が出力される単位セルが存在する選択装置が開示された。ここに、選択信号は、３値信号（１、０、−１）、５値信号（２、１、０、−１、−２）などの多値信号であってもよい。

【0070】

また、単位セルの出力に誤差がないと仮定した場合に、プラス値の出力を命令する選択信号が出力される単位セルの出力の合計値と、マイナス値の出力を命令する選択信号が出力される単位セルの出力の合計値と、の加算（「加算」には、時間平均を求めることも含み得る）の結果が０値となるようにすることができる。

【0071】

また、デジタル選択信号に対応する出力が０値でなければ、プラス値の出力を命令する選択信号が出力される単位セルと、マイナス値の出力を命令する選択信号が出力される単位セルとが存在し、プラス値の出力を命令する選択信号が出力される単位セルの出力の合計値と、マイナス値の出力を命令する選択信号が出力される単位セルの出力の合計値とが、デジタル選択信号に対応する出力の値となるようにすることもできる。

【0072】

また、デジタル選択信号を取得する取得部（例えば、変換テーブル回路(1610)）と、複数の単位セルそれぞれに選択信号を出力する出力部（例えば、選択回路(1604a,1604b)）とを有し、出力部は、プラス値を出力する第１の選択回路（例えば、選択回路(1604a)）とマイナス値を出力する第２の選択回路（例えば、選択回路(1604b)）とを有する選択装置が開示された。

【0073】

また、その選択装置は、第１の選択回路が出力する選択信号を積算する第１の積分部（例えば、積分回路(1805a,1806a)）と、第２の選択回路が出力する選択信号を積算する第２の積分部（例えば、積分回路(1805b,1806b)）とを有してもよい。この場合、第１の選択回路は、第１の積分部による積算の結果の示す選択頻度の小さい順に単位セルを選択し、第２の選択回路は第２の積分部による積算の結果の示す選択頻度の小さい順に単位セルを選択することができる。

【0074】

また、第１の積分部は、第１の選択回路が出力する選択信号と第２の選択回路が出力する選択信号とを加算係数により重み付けした和を積算するようになっていてもよい。また、第２の積分部も、第２の選択回路が出力する選択信号と第１の選択回路が出力する選択信号とを加算係数により重み付けした和を積算するようになっていてもよい。このとき、第１の積分部が用いる加算係数と第２の積分部が用いる加算係数とは同じである必要はない。

【0075】

また、選択装置は、２つの積分部を備える必要はなく、１つの積分部（第３の積分部）を備えていてもよい。この場合、第３の積分部は、第１の選択回路が出力する選択信号と第２の選択回路が出力する選択信号との和を積算する。そして、第１の選択回路と第２の選択回路とのそれぞれは、第３の積分部による積算の結果の示す選択頻度の小さい順に単位セルを選択する。

【0076】

なお、第１の積分部、第２の積分部、第３の積分部は、積分回路を１つ、２つ、あるいは３つ以上備えることができる。積分回路が２つ以上備わる場合には、図１７、図２１に示されるように、積分回路が直列に接続することができる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】