特許 5739850 スイッチング電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5739850

(24)【登録日】2015年5月1日

(45)【発行日】2015年6月24日

(54)【発明の名称】スイッチング電源装置

(51)【国際特許分類】

   H02M 3/28 20060101AFI20150604BHJP

【ＦＩ】

   H02M3/28 P

【請求項の数】8

【全頁数】19

(21)【出願番号】特願2012-193183(P2012-193183)

(22)【出願日】2012年9月3日

(65)【公開番号】特開2014-50278(P2014-50278A)

(43)【公開日】2014年3月17日

【審査請求日】2014年6月19日

(73)【特許権者】

【識別番号】000103208

【氏名又は名称】コーセル株式会社

(74)【代理人】

【識別番号】100095430

【弁理士】

【氏名又は名称】廣澤 勲

(72)【発明者】

【氏名】川高 伸人

【審査官】 今井 貞雄

(56)【参考文献】

【文献】 特開２０１２−４４５２１（ＪＰ，Ａ）

【文献】 特開２００９−３０３３８２（ＪＰ，Ａ）

【文献】 特開平９−４６１９８（ＪＰ，Ａ）

【文献】 実開昭６１−６５８８３（ＪＰ，Ｕ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

主スイッチング素子のオンオフによって入力電圧を断続し、直流の出力電圧に変換して出力するコンバータ回路と、前記出力電圧が所定の電圧に近づくように前記主スイッチング素子のオンオフを制御するスイッチング制御回路とを備えたスイッチング電源装置において、
前記スイッチング制御回路は、前記出力電圧を検出して得た出力電圧信号と所定の基準電圧との差分を増幅し、誤差増幅電圧を出力する誤差増幅回路と、ノコギリ状に昇降するランプ波電圧を出力するランプ波発生回路と、パルス状のドライブ電圧を発生し、前記ドライブ電圧を前記誤差増幅電圧に重畳させるＰＷＭ補助回路と、前記ドライブ電圧が重畳した前記誤差増幅電圧と前記ランプ波電圧とがそれぞれ入力される一対の入力端子を有し、各入力端子の電圧を比較してパルス幅変調を行い、前記主スイッチング素子を駆動する矩形の主駆動パルスを出力するＰＷＭ比較器とで構成され、
前記ＰＷＭ比較器の前記一対の入力端子の電圧の差が、相対的に前記ランプ波電圧の最大値と比較して十分に小さくなったタイミングで、前記ドライブ電圧により、前記一対の入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転することを特徴とするスイッチング電源装置。

【請求項2】

前記ＰＷＭ補助回路は、前記一対の入力端子の電圧の傾きの差が一定の値よりも大きいときは、前記ドライブ電圧を前記誤差増幅電圧に重畳させる動作を停止する請求項１記載のスイッチング電源装置。

【請求項3】

前記ランプ波発生回路は、直流電圧が入力される積分抵抗及び積分コンデンサの直列回路で成り、前記積分コンデンサの両端から前記ランプ波電圧を出力する積分回路と、前記積分コンデンサの両端を短絡開放可能に接続されたスイッチ素子と、前記スイッチ素子を駆動する短幅のリセットパルスを一定周期で出力し、前記スイッチ素子を前記短幅の期間オンさせるスイッチ駆動回路とで構成され、
前記ＰＷＭ補助回路は、前記リセットパルス又は前記リセットパルスを反転した反転パルスを複数の抵抗又は複数のコンデンサの直列回路で分圧し、その中点から前記ドライブ電圧を出力する分圧回路を有し、前記分圧回路の出力端を前記誤差増幅回路の出力端に接続することによって、前記ドライブ電圧を前記誤差増幅電圧に重畳させる請求項１又は２記載のスイッチング電源装置。

【請求項4】

主スイッチング素子のオンオフによって入力電圧を断続し、直流の出力電圧に変換して出力するコンバータ回路と、前記出力電圧が所定の電圧に近づくように前記主スイッチング素子のオンオフを制御するスイッチング制御回路とを備えたスイッチング電源装置において、
前記スイッチング制御回路は、前記出力電圧を検出して得た出力電圧信号と所定の基準電圧との差分を増幅し、誤差増幅電圧を出力する誤差増幅回路と、ノコギリ状に昇降するランプ波電圧を出力するランプ波発生回路と、パルス状のドライブ電圧を発生し、前記ドライブ電圧を前記ランプ波電圧に重畳させるＰＷＭ補助回路と、前記ドライブ電圧が重畳した前記ランプ波電圧と前記誤差増幅電圧とがそれぞれ入力される一対の入力端子を有し、前記一対の入力端子の電圧を比較してパルス幅変調を行い、前記主スイッチング素子を駆動する矩形の主駆動パルスを出力するＰＷＭ比較器とで構成され、
前記ＰＷＭ比較器の前記一対の入力端子の電圧の差が、相対的にランプ波電圧の最大値と比較して十分に小さくなったタイミングで、前記ドライブ電圧により、前記一対の入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転することを特徴とするスイッチング電源装置。

【請求項5】

前記ＰＷＭ補助回路は、前記一対の入力端子の電圧の傾きの差が一定の値よりも大きいときは、前記ドライブ電圧を前記ランプ波電圧に重畳させる動作を停止する請求項４記載のスイッチング電源装置。

【請求項6】

前記ランプ波発生回路は、直流電圧が入力される積分抵抗及び積分コンデンサの直列回路で成り、前記積分コンデンサの両端から前記ランプ波電圧を出力する積分回路と、前記積分コンデンサの両端を短絡開放可能に接続されたスイッチ素子と、前記スイッチ素子を駆動する短幅のリセットパルスを一定周期で出力し、前記スイッチ素子を前記短幅の期間オンさせるスイッチ駆動回路とで構成され、
前記ＰＷＭ補助回路は、前記リセットパルス又は前記リセットパルスを反転した反転パルスを複数の抵抗又は複数のコンデンサの直列回路で分圧し、その中点から前記ドライブ電圧を出力する分圧回路を有し、前記分圧回路の出力端を前記ランプ波発生回路の出力端に接続することによって、前記ドライブ電圧を前記ランプ波電圧に重畳させる請求項４又は５記載のスイッチング電源装置。

【請求項7】

前記ランプ波発生回路の前記積分回路は、入力電圧に比例した直流電圧が入力され、前記積分コンデンサと直列の位置にバイアス抵抗が挿入され、前記積分コンデンサ及び前記バイアス抵抗の直列回路の両端から前記ランプ波電圧を出力する請求項３又は６記載のスイッチング電源装置。

【請求項8】

前記ランプ波発生回路の前記積分回路は、安定な直流電圧が入力され、前記積分コンデンサと直列の位置にバイアス抵抗が挿入され、前記積分コンデンサ及び前記バイアス抵抗の直列回路の両端から前記ランプ波電圧を出力する請求項３又は６記載のスイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、誤差増幅電圧とランプ波電圧とを比較してパルス幅制御を行うスイッチング電源装置に関する。

【背景技術】

【0002】

従来、例えば図１０に示すように、入力電圧フィードフォワード方式のパルス幅制御を行うスイッチング電源装置１０があった。スイッチング電源装置１０は、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４を備えている。ここでは、シングルエンディッドフォワード方式のコンバータ回路であり、主トランスの二次側の整流素子がダイオードで構成されている。また、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路１６を備えている。

【0003】

スイッチング制御回路１６は、誤差増幅回路１８、ランプ波発生回路２０、及びＰＷＭ比較器２２で構成されている。誤差増幅回路１８は、例えばアナログの反転増幅回路等であり、出力電圧検出回路１８ａが出力する出力電圧信号Vo1と所定の基準電圧Vrefとの差分を増幅し、誤差増幅電圧Verを出力する。

【0004】

ランプ波発生回路２０は、直流の入力電圧Viが入力される積分抵抗２４及び積分コンデンサ２６の直列回路で成り、さらに積分コンデンサ２６と直列にバイアス抵抗２８が挿入された積分回路を備えている。また、積分コンデンサ２６の両端を短絡開放可能に接続されたＮチャネルのＭＯＳ型ＦＥＴであるスイッチ素子３０と、スイッチ素子３０を駆動するリセットパルスVreを出力するスイッチ駆動回路３２とを備えている。リセットパルスVreは、一定の周期tswで短い時間ハイレベルとなり、そのハイレベルの期間だけスイッチ素子３０をオンさせることができる。ランプ波発生回路２０は、積分コンデンサ２６及びバイアス抵抗２８の直列回路の両端からランプ波電圧Vramを出力する。ランプ波電圧Vramは、緩やかな傾きで上昇して瞬時に低下するノコギリ状の波形に、入力電圧Viに略比例した直流電圧が加算された波形となる。ランプ波電圧Vramが上昇する傾きは、入力電圧Viによって変化する。

【0005】

ＰＷＭ比較器２２は、いわゆるコンパレータ素子であり、誤差増幅電圧Verが入力される非反転入力端子と、ランプ波電圧Vramが入力される反転入力端子とを有し、各入力端子の電圧を比較してパルス幅変調を行う。そして、非反転入力端子の電圧の方が反転入力端子の電圧よりも高い期間はハイレベル、それ以外の期間はローレベルとなる主駆動パルスVgを出力し、主スイッチング素子１２を駆動する。主スイッチング素子１２は、主駆動パルスVgがハイレベルのときにオンし、ローレベルのときにオフする。

【0006】

スイッチング電源装置１０は、特許文献１に開示されたスイッチング電源装置と構成が類似している。特許文献１のスイッチング電源装置は、スイッチング電源装置１０と比べると、主トランスの二次側に同期整流回路が設けられている点でコンバータ回路の構成が異なるが、スイッチング制御回路の構成は同様である。

【0007】

従来のスイッチング電源装置１０及び特許文献１のスイッチング電源装置は、上記のランプ波発生回路２０のバイアス抵抗の値を調整することにより、入力電圧Viの急変に対して出力電圧Voの安定性を高くすることができるという利点がある。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００８−１３１７２１号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

従来のスイッチング電源装置１０の場合、例えば、負荷３４に供給する出力電流が小さいとき、主スイッチング素子１２がオンする時比率（以下、オン時比率と称する。）を非常に小さくすることによって、出力電圧Voを一定に制御する。しかし、スイッチング制御回路１６は、ＰＷＭ比較器２２の動作遅延の影響で、オン時比率を小さい状態に安定させることが難しいという問題があった。以下、スイッチング電源装置１０が、オン時比率が小さく制御されたときの動作について、図１１に基づいて説明する。

【0010】

図１１の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、誤差増幅電圧Verは、時間の経過とともに徐々に上昇しており、期間βの方が期間αよりも僅かに高くなっている。

【0011】

期間βは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ランプ波電圧Vramがバイアス抵抗２８に発生する直流電圧まで低下し、誤差増幅電圧Verよりも低くなる。そして、ランプ波電圧Vramが誤差増幅電圧Verを横切ってから時間t1が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをハイレベルに反転させる。以下、この時間t1を、第一遅延時間t1と称する。

【0012】

その後、リセットパルスVreがローレベルに反転してスイッチ素子３０がオフし、ランプ波電圧Vramが上昇し始め、所定の緩やかな傾きで上昇して誤差増幅電圧Verを横切る。そして、ランプ波電圧Vramが誤差増幅電圧Verを横切ってから時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。以下、この時間t2を、第二遅延時間t2と称する。

【0013】

ここで、第一及び第二遅延時間t1，t2が問題になる。ＰＷＭ比較器２２は一般的なコンパレータ素子であり、図１２に示すように、オーバードライブ電圧ΔV（各入力端子に入力される電圧Vx，Vyの差）が所定の電圧値Vkよりも小さいと、遅延時間t1が非常に長くなる特性を有している。すなわち、オーバードライブ電圧ΔVが、電圧値Vkよりも小さいと、第一遅延時間t1がtaのような非常に長い時間になってしまう。一方、オーバードライブ電圧ΔVが電圧値Vkよりも大きければ、第一遅延時間t1がtbという短い時間になり、理想に近い動作が行われる。また、第二遅延時間t2とオーバードライブ電圧との関係も、図１２とほぼ同様の特性となる。

【0014】

図１１の期間βに戻って、主駆動パルスVgがハイレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧Vram（ランプ波電圧Vram）が非反転入力端子の電圧Ver（誤差増幅電圧Ver）を横切った後、しばらくの間、各入力端子の電圧の差（オーバードライブ電圧ΔV）が電圧値Vkよりも小さい状態が継続するので、第一遅延時間t1が非常に長い時間taとなる。

【0015】

また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切った後、ランプ波電圧Vramが継続して上昇する。そして、各入力端子の電圧の差（オーバードライブ電圧ΔV）が速やかに大きくなって電圧値Vkを超え、第二遅延時間t2が短い時間tbとなる。このように、期間βは、第一遅延時間t1が非常に長くなるので理想的なパルス幅変調ができず、しかも、この時間taは変動しやすいという性質があることから、制御が不安定になる。

【0016】

期間αは、期間βよりも症状が重い。期間αは、ランプ波電圧Vramと誤差増幅電圧Verとの差が期間βよりも小さいので、第一遅延時間t1が上記の時間taよりもっと長くなり、結果的に主駆動パルスVgにパルス抜けが発生している。このように、従来のスイッチング電源装置１０は、主スイッチング素子１２を小さいオン時比率で動作させるとき、制御が不安定になりやすいという問題があった。

【0017】

また、ＰＷＭ比較器２２の遅延時間の問題は、オン時比率が大きいときでも発生する可能性がある。例えば、誤差増幅電圧Verが右肩上がりに上昇し、その上昇の傾きとランプ波電圧Vramが上昇する傾きとの差が小さいタイミングで横切ると、オーバードライブ電圧ΔVが小さいのと等価になるので、第二遅延期間t2が非常に長くなり、制御が不安定になるという問題が発生する。これは、特許文献１のスイッチング電源装置でも発生し得る問題である。

【0018】

この発明は、上記背景技術に鑑みて成されたものであり、ＰＷＭ比較器の遅延の影響を小さく抑えて理想的なパルス幅変調を行い、主スイッチング素子のオンオフを安定に制御することができるスイッチング電源装置を提供することを目的とする。

【課題を解決するための手段】

【0019】

この発明は、主スイッチング素子のオンオフによって入力電圧を断続し、直流の出力電圧に変換して出力するコンバータ回路と、前記出力電圧が所定の電圧に近づくように前記主スイッチング素子のオンオフを制御するスイッチング制御回路とを備えたスイッチング電源装置であって、
前記スイッチング制御回路は、前記出力電圧を検出して得た出力電圧信号と所定の基準電圧との差分を増幅し、誤差増幅電圧を出力する誤差増幅回路と、ノコギリ状に昇降するランプ波電圧を出力するランプ波発生回路と、パルス状のドライブ電圧を発生し、前記ドライブ電圧を前記誤差増幅電圧に重畳させるＰＷＭ補助回路と、前記ドライブ電圧が重畳した前記誤差増幅電圧と前記ランプ波電圧とがそれぞれ入力される一対の入力端子を有し、各入力端子の電圧を比較してパルス幅変調を行い、前記主スイッチング素子を駆動する矩形の主駆動パルスを出力するＰＷＭ比較器とで構成され、
前記ＰＷＭ比較器の前記一対の入力端子の電圧の差が小さくなったタイミングで、前記ドライブ電圧により、前記一対の入力端子の電圧の高低関係が瞬時に逆転するスイッチング電源装置である。

【0020】

前記ＰＷＭ補助回路は、前記一対の入力端子の電圧の傾きの差が一定の値よりも大きいときは、前記ドライブ電圧を前記誤差増幅電圧に重畳させる動作を停止する回路でもよい。また、前記ランプ波発生回路は、直流電圧が入力される積分抵抗及び積分コンデンサの直列回路で成り、前記積分コンデンサの両端から前記ランプ波電圧を出力する積分回路と、前記積分コンデンサの両端を短絡開放可能に接続されたスイッチ素子と、前記スイッチ素子を駆動する短幅のリセットパルスを一定周期で出力し、前記スイッチ素子を前記短幅の期間オンさせるスイッチ駆動回路とで構成され、前記ＰＷＭ補助回路は、前記リセットパルス又は前記リセットパルスを反転した反転パルスを複数の抵抗又は複数のコンデンサの直列回路で分圧し、その中点から前記ドライブ電圧を出力する分圧回路を有し、前記分圧回路の出力端を前記誤差増幅回路の出力端に接続することによって、前記ドライブ電圧を前記誤差増幅電圧に重畳させる回路でもよい。

【0021】

この発明は、主スイッチング素子のオンオフによって入力電圧を断続し、直流の出力電圧に変換して出力するコンバータ回路と、前記出力電圧が所定の電圧に近づくように前記主スイッチング素子のオンオフを制御するスイッチング制御回路とを備えたスイッチング電源装置であって、
前記スイッチング制御回路は、前記出力電圧を検出して得た出力電圧信号と所定の基準電圧との差分を増幅し、誤差増幅電圧を出力する誤差増幅回路と、ノコギリ状に昇降するランプ波電圧を出力するランプ波発生回路と、パルス状のドライブ電圧を発生し、前記ドライブ電圧を前記ランプ波電圧に重畳させるＰＷＭ補助回路と、前記ドライブ電圧が重畳した前記ランプ波電圧と前記誤差増幅電圧とがそれぞれ入力される一対の入力端子を有し、前記一対の入力端子の電圧を比較してパルス幅変調を行い、前記主スイッチング素子を駆動する矩形の主駆動パルスを出力するＰＷＭ比較器とで構成され、
前記ＰＷＭ比較器の前記一対の入力端子の電圧の差が小さくなったタイミングで、前記ドライブ電圧により、前記一対の入力端子の電圧の高低関係が瞬時に逆転する。

【0022】

前記ＰＷＭ補助回路は、前記一対の入力端子の電圧の傾きの差が一定の値よりも大きいときは、前記ドライブ電圧を前記ランプ波電圧に重畳させる動作を停止する回路でもよい。また、前記ランプ波発生回路は、直流電圧が入力される積分抵抗及び積分コンデンサの直列回路で成り、前記積分コンデンサの両端から前記ランプ波電圧を出力する積分回路と、前記積分コンデンサの両端を短絡開放可能に接続されたスイッチ素子と、前記スイッチ素子を駆動する短幅のリセットパルスを一定周期で出力し、前記スイッチ素子を前記短幅の期間オンさせるスイッチ駆動回路とで構成され、前記ＰＷＭ補助回路は、前記リセットパルス又は前記リセットパルスを反転した反転パルスを複数の抵抗又は複数のコンデンサの直列回路で分圧し、その中点から前記ドライブ電圧を出力する分圧回路を有し、前記分圧回路の出力端を前記ランプ波発生回路の出力端に接続することによって、前記ドライブ電圧を前記ランプ波電圧に重畳させる回路でもよい。

【0023】

また、前記ランプ波発生回路の前記積分回路は、入力電圧に比例した直流電圧が入力され、前記積分コンデンサと直列の位置にバイアス抵抗が挿入され、前記積分コンデンサ及び前記バイアス抵抗の直列回路の両端から前記ランプ波電圧を出力する。又は、前記ランプ波発生回路の前記積分回路は、安定な直流電圧が入力され、前記積分コンデンサと直列の位置にバイアス抵抗が挿入され、前記積分コンデンサ及び前記バイアス抵抗の直列回路の両端から前記ランプ波電圧を出力する。

【発明の効果】

【0024】

このスイッチング電源装置は、ＰＷＭ比較器の各入力端子の電圧の差が小さくなったタイミングで、ＰＷＭ補助回路が出力するドライブ電圧により、各入力端子の電圧の高低関係を、スイッチング周期と比較して十分に短い期間である瞬時に逆転させ、各入力端子の電圧が交差したとき、十分なオーバードライブ電圧を速やかに確保することができる。従って、背景技術で説明した第一及び第二遅延時間t1，t2が短く抑えられ、オン時比率の大小にかかわらず理想的なパルス幅変調を行うことができ、主スイッチング素子のオンオフ動作を安定に制御することができる。

【図面の簡単な説明】

【0025】

【図1】この発明のスイッチング電源装置の第一実施形態を示す回路図である。

【図2】第一実施形態のスイッチング電源装置の動作を示すタイムチャートである。

【図3】この発明のスイッチング電源装置の第二実施形態を示す回路図である。

【図4】第二実施形態のスイッチング電源装置の動作を示すタイムチャートである。

【図5】この発明のスイッチング電源装置の第三実施形態を示す回路図である。

【図6】第三実施形態のスイッチング電源装置の動作を示すタイムチャートである。

【図7】この発明のスイッチング電源装置の第四実施形態を示す回路図である。

【図8】図７のＰＷＭ補助回路の内部の構成を示す回路図である。

【図9】第四実施形態のスイッチング電源装置の動作を示すタイムチャートである。

【図10】従来のスイッチング電源装置を示す回路図である。

【図11】従来のスイッチング電源装置の動作を示すタイムチャートである。

【図12】ＰＷＭ比較器の遅延時間とオーバードライブ電圧との関係を測定したグラフ（ａ）、測定回路（ｂ）、測定時の波形（ｃ）である。

【発明を実施するための形態】

【0026】

以下、この発明のスイッチング電源装置の第一実施形態について、図１、図２に基づいて説明する。ここで、従来のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明する。第一実施形態のスイッチング電源装置３６は、図１に示すように、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４を備えている。ここでは、シングルエンディッドフォワード方式のコンバータ回路を例示しているが、フライバック方式、ブリッジ方式、チョッパ方式、その他の方式のコンバータ回路でもよい。

【0027】

また、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路３８を備え、スイッチング制御回路３８は、誤差増幅回路４０、ランプ波発生回路４２、ＰＷＭ補助回路４４、及び、上記と同様のＰＷＭ比較器２２で構成されている。

【0028】

誤差増幅回路４０は、例えばアナログの反転増幅回路等であり、出力電圧検出回路１８ａが出力する出力電圧信号Vo1と所定の基準電圧Vrefとの差分を増幅し、信号絶縁用のフォトカプラ４０ａを通じて誤差増幅電圧Verを出力する。ここでは、誤差増幅回路４０の応答性が比較的低い周波数帯域までに制限されており、誤差増幅電圧Verが変化する傾きが非常に緩慢である。

【0029】

ランプ波発生回路４２は、直流電源４２ａから安定な直流電圧が入力される積分抵抗２４及び積分コンデンサ２６の直列回路で成り、さらに積分コンデンサ２６と直列にバイアス抵抗２８は挿入された積分回路を備えている。また、積分コンデンサ２６の両端を短絡開放可能に接続されたＮチャネルのＭＯＳ型ＦＥＴであるスイッチ素子３０と、スイッチ素子３０を駆動するリセットパルスVreを出力するスイッチ駆動回路３２とを備えている。リセットパルスVreは一定の周期tswで短い時間ハイレベルとなり、スイッチ素子３０をハイレベルの期間だけオンさせることができる。ランプ波発生回路４２は、積分コンデンサ２６及びバイアス抵抗２８の直列回路の両端からランプ波電圧Vramを出力する。ランプ波電圧Vramは、緩やかな傾きで上昇して瞬時に低下するノコギリ状の波形に、一定の直流電圧が加算された波形となる。ランプ波発生回路４２は、上記のランプ波発生回路２０と比べると、ランプ波電圧Vramが上昇する傾きが入力電圧Viによらず一定である点で構成が異なり、入力電圧Viに基づくフィードフォワード制御は行わない。

【0030】

ＰＷＭ比較器２２は、いわゆるコンパレータ素子であり、ドライブ電圧Vdrが重畳した誤差増幅電圧Verが入力される非反転入力端子とランプ波電圧Vramが入力される反転入力端子とを有し、各入力端子の電圧を比較してパルス幅変調を行う。そして、反転入力端子の電圧が反転入力端子の電圧よりも高い期間はハイレベル、それ以外の期間はローレベルとなる主駆動パルスVgを出力し、主スイッチング素子１２を駆動する。主スイッチング素子１２は、主駆動パルスVgがハイレベルのときにオンし、ローレベルのときにオフする。

【0031】

ＰＷＭ補助回路４４は、スイッチ駆動回路３２が出力したリセットパルスVreをコンデンサ４４ａ，４４ｂの直列回路で分圧し、グランド側のコンデンサ４４ｂの両端からドライブ電圧Vdrを出力する分圧回路である。この分圧回路は、ドライブ電圧Vdrの振幅が、図１２で説明したＰＷＭ比較器２２の電圧値Vkよりも大きくなるように、分圧比が設定されている。そして、分圧回路の中点が誤差増幅回路４０の出力端に接続され、誤差増幅電圧Verにドライブ電圧Vdrを重畳させる動作を行う。なお、コンデンサ４４ｂは、入力電圧Viが投入された起動時にオン時比率を徐々に大きくするソフトスタート用コンデンサと兼用することができる。

【0032】

次に、スイッチング電源装置３６が、オン時比率が小さく制御されたときの動作について、図２に基づいて説明する。図２の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、期間α，βに渡って誤差増幅電圧Verが一定であり、図１１の期間αにおける誤差増幅電圧Verと同様である。

【0033】

期間βは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ＰＷＭ比較器２２の反転入力端子の電圧Vram（ランプ波電圧Vram）がバイアス抵抗２８に発生する直流電圧まで低下し、誤差増幅電圧Verよりも低くなる。また、反転入力端子の電圧Vramが低下するのとほぼ同時に、ＰＷＭ補助回路４４が出力するドライブ電圧Vdrがハイレベルに反転し、非反転入力端子の電圧がVerから（Vdr＋Ver）まで急峻に上昇する。そして、ＰＷＭ比較器２２は、反転入力端子の電圧が非反転入力端子の電圧Verを横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。

【0034】

その後、リセットパルスVreがローレベルに反転したタイミングでスイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、反転入力端子の電圧Vramが緩やかな傾きで上昇し始める。また、ＰＷＭ補助回路４４が出力するドライブ電圧Vdrがローレベルに反転し、非反転入力端子の電圧がVerまで瞬時に低下する。

【0035】

反転入力端子の電圧Vramが上昇し、非反転入力端子の電圧Verを横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。

【0036】

ここで、第一及び第二遅延時間t1，t2について説明する。まず、主駆動パルスVgがハイレベルに反転する動作を見ると、図２に示すように、ＰＷＭ比較器２２の反転入力端子の電圧Vramが急峻に低下し、非反転入力端子の電圧Verを横切るのとほぼ同時に、非反転入力端子の電圧が(Vdr＋Ver)に上昇する。すなわち、各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路４４のドライブ電圧Vdrがハイレベルに反転することにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い期間である瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第一遅延時間t1が短い時間tbとなる。

【0037】

また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切った後、ランプ波電圧Vramの上昇が継続する。そして、各入力端子の電圧の差（オーバードライブ電圧）が速やかに大きくなって電圧値Vkを超え、第二遅延時間t2が短い時間tbとなる。このように、第一及び第二遅延時間t1，t2の両方が短い時間tbとなるので、理想的なパルス幅変調の制御を安定に行うことができる。

【0038】

ここで、バイアス抵抗２８の働きについて説明する。ＰＷＭ比較器２２は、使用するコンパレータ素子の種類によって、入力される２つの電圧がゼロボルトに近い電圧の場合に、第一及び第二遅延時間t1，t2が長く不安定になる場合がある。そこで、スイッチング電源装置３６は、ランプ波発生回路４２にバイアス抵抗２８を設け、ランプ波電圧Vramに一定の直流電圧を重畳させることによって、問題を回避している。

【0039】

以上説明したように、スイッチング電源装置３６は、ＰＷＭ比較器２２の各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路４４のドライブ電圧Vdrを誤差増幅電圧Verに重畳させることにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転し、各電圧が交差した後、十分なオーバードライブ電圧を速やかに確保することができる。従って、第一及び第二遅延時間t1，t2が短く抑えられ、オン時比率が非常に小さいときでも理想的なパルス幅変調を行うことができ、主スイッチング素子１２のオンオフを安定に制御することができる。

【0040】

また、ランプ波発生回路４２やＰＷＭ補助回路４４は、部品点数が少ないシンプルな構成なので、実装のスペースをとらずコストの負担も小さい。特に、スイッチング電源装置３６の場合、誤差増幅回路４０の応答性が比較的低い周波数帯域に制限されており、誤差増幅電圧Verが変化する傾きが非常に緩慢なので、ランプ波電圧Vraｍの傾きが略ゼロとなる短い時間（リセットパルスVreがハイレベルとなってスイッチ素子３０がオンする期間）以外の期間は、誤差増幅電圧Verの傾きとランプ波電圧Vramの傾きの差が大きいことが分かっている。従って、スイッチング電源装置３６では、傾きの差が小さくなる短い時間に絞って所定のドライブ電圧Vdrを発生させればよいので、非常にシンプルなＰＷＭ補助回路４４により、ＰＷＭ比較器２２の遅延時間の問題を解消している。

【0041】

次に、この発明のスイッチング電源装置の第二実施形態について、図３、図４に基づいて説明する。ここで、第一実施形態のスイッチング電源装置３６と同様の構成は、同一の符号を付して説明を省略する。第二実施形態のスイッチング電源装置４６は、図３に示すように、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４と、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路３８とを備えている。

【0042】

スイッチング制御回路３８は、上記と同様の誤差増幅回路４０、ランプ波発生回路４２、及びＰＷＭ比較器２２と、新規な構成のＰＷＭ補助回路４８とで構成されている。

【0043】

ＰＷＭ補助回路４８は、スイッチ駆動回路３２が出力したリセットパルスVreを反転器５０を通して反転させ、その反転パルスを抵抗４８ａ，４８ｂの直列回路で分圧し、グランド側の抵抗４８ｂの両端からドライブ電圧Vdrを出力する分圧回路である。この分圧回路は、ドライブ電圧Vdrの振幅が、図１２で説明したＰＷＭ比較器２２の電圧値Vkよりも大きくなるように、分圧比が設定されている。そして、分圧回路の中点がランプ波発生回路４２の出力端に接続され、ランプ波電圧Vramにドライブ電圧Vdrを重畳させる動作を行う。

【0044】

次に、スイッチング電源装置４６が、オン時比率が小さく制御されたときの動作について、図４に基づいて説明する。ここで、図４の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、期間α，βに渡って誤差増幅電圧Verが一定であり、図１１の期間αにおける誤差増幅電圧Verと同様である。

【0045】

期間βは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、反転入力端子の電圧（Vdr＋Vram）が急峻に低下し、誤差増幅電圧Verよりも低くなる。また、ランプ波電圧Vramが低下するのとほぼ同時に、ＰＷＭ補助回路４８が出力するドライブ電圧Vdrがローレベルに反転する。その結果、反転入力端子の電圧が、バイアス抵抗２８に発生しているの直流電圧であるVramになる。そして、ＰＷＭ比較器２２は、反転入力端子の電圧が非反転入力端子の電圧Verを横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。

【0046】

その後、リセットパルスVreがローレベルに反転したタイミングで、ＰＷＭ補助回路４８が出力するドライブ電圧Vdrがハイレベルに反転する。また、スイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、ランプ波電圧Vramが緩やかな傾きで上昇し始める。従って、ＰＷＭ比較器２２の反転入力端子の電圧は、Vramから（Vdr＋Vram）まで、スイッチング周期と比較して十分に短い瞬時に上昇した後、緩やかな傾きで上昇する。

【0047】

反転入力端子の電圧（Vdr＋Vram）が上昇し、非反転入力端子の電圧Verを横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。

【0048】

ここで、第一及び第二遅延時間t1，t2について説明する。まず、主駆動パルスVgがハイレベルに反転する動作を見ると、図４に示すように、積分コンデンサ２６がスイッチ素子３０によって放電される動作、及びドライブ電圧Vdrがローレベルに反転する動作によって、ＰＷＭ比較器２２の非反転入力端子の電圧が、非反転入力端子の電圧Verを横切るのとほぼ同時に、Vramまで低下する。すなわち、各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路４８のドライブ電圧Vdrがローレベルに反転することにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第一遅延時間t1が短い時間tbとなる。

【0049】

また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧（Vdr＋Vram）が非反転入力端子の電圧Verを横切った後、ランプ波電圧Vramの上昇が継続する。そして、各入力端子の電圧の差（オーバードライブ電圧）が速やかに大きくなって電圧値Vkを超え、第二遅延時間t2が短い時間tbとなる。

【0050】

期間αの動作も、期間βの動作と同じである。このように、第一及び第二遅延時間t1，t2の両方が短い時間tbとなるので、理想的なパルス幅変調の制御を安定に行うことができる。

【0051】

以上説明したように、スイッチング電源装置４６は、ＰＷＭ比較器２２の各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路４８が出力するドライブ電圧Vdrをランプ波電圧Vramに重畳させることにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転し、電圧が交差した後、十分なオーバードライブ電圧を速やかに確保することができる。従って、上記のスイッチング電源装置３６と同様に、第一及び第二遅延時間t1，t2が短く抑えられ、オン時比率が非常に小さいときでも理想的なパルス幅変調を行うことができ、主スイッチング素子１２のオンオフ動作を安定に制御することができる。

【0052】

次に、この発明のスイッチング電源装置の第三実施形態について、図５、図６に基づいて説明する。ここで、第一及び第二実施形態のスイッチング電源装置３６，４６と同様の構成は、同一の符号を付して説明を省略する。第三実施形態のスイッチング電源装置５２は、図５に示すように、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４と、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路３８とを備えている。

【0053】

スイッチング制御回路３８は、上記と同様の誤差増幅回路４０、ランプ波発生回路４２、及びＰＷＭ比較器２２と、新規な構成のＰＷＭ補助回路５４とで構成されている。

【0054】

ＰＷＭ補助回路５４は、誤差増幅電圧Verとランプ波電圧Vramとを検出し、各電圧値の差が小さく、その時の各電圧が変化する傾きの差が小さいとき、所定のドライブ電圧Vdrを出力する回路ブロックである。そして、ＰＷＭ補助回路５４の出力端が誤差増幅回路４０の出力端に接続され、誤差増幅電圧Verにドライブ電圧Vdrを重畳させる動作を行う。ドライブ電圧Vdrは、振幅がＰＷＭ比較器２２の電圧値Vkよりも大きく設定されており、詳しくは後の動作を説明の中で述べる。

【0055】

誤差増幅回路４０は、ここでは、比較的高い周波数まで応答可能に定数設定されており、例えば入力電圧Viが急変したとき等に、誤差増幅電圧Verの傾きとランプ波電圧Vramの傾きとの差が小さくなることが考えられる。

【0056】

次に、スイッチング電源装置５２の動作について、図６に基づいて説明する。ここで、図２の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、期間αは、図１１の期間αと同様に、オン時比率が小さく制御されている。一方、期間βは、入力電圧Viが低くなる方向に変化した関係で、オン時比率を大きくするため、誤差増幅電圧Verが所定の傾きで上昇している。

【0057】

期間αは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ランプ波電圧Vramがバイアス抵抗２８に発生している一定の直流電圧まで急峻に低下し、誤差増幅電圧Verよりも低くなる。ＰＷＭ補助回路５４は、ランプ波電圧Vramが誤差増幅電圧Verを横切ったことと、その直後の傾きの差が小さいことを検出し、ドライブ電圧Vdrを正電圧に切り替え、ＰＷＭ比較器２２の非反転入力端子の電圧がVerから（Vdr＋Ver）まで、スイッチング周期と比較して十分に短い瞬時に上昇する。そして、ＰＷＭ比較器２２は、反転入力端子の電圧Vramが非反転入力端子の電圧（Vdr＋Ver）を横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。その後、ＰＷＭ補助回路５４は、速やかにドライブ電圧Vdrをゼロに切り替える。

【0058】

その後、リセットパルスVreがローレベルに反転したタイミングでスイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、ランプ波電圧Vramが緩やかな傾きで上昇し始める。また、ＰＷＭ補助回路５４が出力するドライブ電圧Vdrがローレベルに反転し、ＰＷＭ比較器２２の非反転入力端子の電圧がVerまで瞬時に低下する。

【0059】

ランプ波電圧Vramが上昇し、反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。その後、次の期間βのオン時比率を大きくするため、誤差増幅電圧Verが緩やかに上昇する。

【0060】

従って、期間αは、図２に示すスイッチング電源装置３６の動作とほぼ同じであり、スイッチング電源装置３６と同様に、第一及び第二遅延時間t1，t2の双方が短い時間tbとなる。

【0061】

期間βは、スイッチ駆動回路３２がハイレベルに反転するリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ランプ波電圧Vramがバイアス抵抗２８に発生している一定の直流電圧まで瞬時に低下し、誤差増幅電圧Verよりも低くなる。このとき、ＰＷＭ補助回路５４は、ランプ波電圧Vramと誤差増幅電圧Verが横切ったことを検出するが、横切った直後の傾きの差が大きいので、ドライブ電圧Vdrはゼロを維持する。そして、ＰＷＭ比較器２２は、反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。

【0062】

その後、リセットパルスVreがローレベルに反転したタイミングでスイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、ランプ波電圧Vramが上昇する。そして、ランプ波電圧Vramが誤差増幅電圧Verを横切ったとき、ＰＷＭ補助回路５４は、ランプ波電圧Vramと誤差増幅電圧Verとが横切ったことと、その直後の各電圧の傾きの差が小さいことを検出し、ドライブ電圧Vdrを負電圧に切り替え、ＰＷＭ比較器２２の非反転入力端子の電圧がVerから（Vdr＋Ver）まで瞬時に低下する。そして、反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。その後、ＰＷＭ補助回路５４は、速やかにドライブ電圧Vdrをゼロに切り替える。

【0063】

ここで、期間βにおける第一及び第二遅延時間t1，t2について説明する。まず、主駆動パルスVgがハイレベルに反転する動作を見ると、図６に示すように、ＰＷＭ比較器２２の反転入力端子の電圧Vramが急峻に低下し、非反転入力端子の電圧Verを横切った後、誤差増幅電圧Verの上昇が継続する。そして、各入力端子の電圧の差（オーバードライブ電圧）が速やかに大きくなって電圧値Vkを超え、第一遅延時間t1が短い時間tbとなる。

【0064】

また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切るのとほぼ同時に、非反転入力端子の電圧が(Vdr＋Ver)に低下する。すなわち、各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路５４のドライブ電圧Vdrが負電圧に切り替わることにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第二遅延時間t2が短い時間tbとなる。

【0065】

以上説明したように、スイッチング電源装置５２も、ＰＷＭ比較器２２の各入力端子の電圧の差が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで、ＰＷＭ補助回路５４が出力するドライブ電圧Vdrを誤差増幅電圧Verに重畳させることにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転し、電圧が交差した後、十分なオーバードライブ電圧を速やかに確保することができる。従って、オン時比率が小さい期間αも、オン時比率が大きい期間βも、第一及び第二遅延時間t1，t2の双方が短い時間tbとなり、理想的なパルス幅変調の制御を行うことができる。

【0066】

次に、この発明のスイッチング電源装置の第四実施形態について、図７〜９に基づいて説明する。ここで、上記実施形態のスイッチング電源装置３６，４６，５２と同様の構成は、同一の符号を付して説明を省略する。第四実施形態のスイッチング電源装置５６は、図７に示すように、主スイッチング素子１２のオンオフによって入力電圧Viを断続し、直流の出力電圧Voに変換して出力するコンバータ回路１４と、出力電圧Voが所定の電圧に近づくように主スイッチング素子１２のオンオフを制御するスイッチング制御回路３８とを備えている。

【0067】

スイッチング制御回路３８は、上記と同様の誤差増幅回路４０、ランプ波発生回路４２、及びＰＷＭ比較器２２と、新規な構成のＰＷＭ補助回路５８とで構成されている。

【0068】

ＰＷＭ補助回路５８は、ＰＷＭ比較器２２の各入力端子の電圧を検出し、各電圧値の差が小さくなったとき、所定のドライブ電圧Vdrを出力する回路ブロックである。ＰＷＭ補助回路５８の内部の構成は、図８に示すように、互いのエミッタ同士が接続されたＮＰＮ型の第一及び第二トランジスタ６０ａ，６０ｂを備えている。直流電源６２と第一トランジスタ６０ａのコレクタとの間には第一コレクタ抵抗６４ａが設けられ、直流電源６２と第二トランジスタ６０ｂのコレクタとの間には第二コレクタ抵抗６４ｂが設けられ、２つのトランジスタ６０ａ，６０ｂとグランドとの間に抵抗６６が設けられている。第一及び第二コレクタ抵抗６４ａ，６４ｂの抵抗値は同じであり、また抵抗６６には、常に略一定の電流が流れるように設定されている。さらに、第一トランジスタ６０ａのコレクタと第二トランジスタ６０ｂのベースとの間に第一コンデンサ６８ａが設けられ、第二トランジスタ６０ｂのコレクタと第一トランジスタ６０ａのベースとの間に第二コンデンサ６８ｂが設けられている。そして、ＰＷＭ補助回路５８の第一の出力端である第一トランジスタ６０ａのベースがランプ波発生回路４２の出力端に接続され、第二の出力端である第二トランジスタ６０ｂのベースが誤差増幅回路４０の出力端に接続されている。

【0069】

ＰＷＭ補助回路５８は、ＰＷＭ比較器２２の各入力端子の電圧を検出し、例えば、２つの電圧が交差して非反転入力端子の方が高くなると、第一トランジスタ６０ａが導通から非導通の状態に切り替わり、第二トランジスタ６０ｂが非導通から導通の状態に切り替わる。すると、第一トランジスタ６０ａのコレクタの電圧が、第一コレクタ抵抗６４ａに電圧が発生しなくなる分だけ瞬時に上昇し、その上昇分であるドライブ電圧Vdrが、第一コンデンサ６８ａを介して誤差増幅電圧Verに重畳（加算）される。これと同時に、第二トランジスタ６０ｂのコレクタの電圧が、第二コレクタ抵抗６４ａに電圧が発生する分だけ瞬時に低下し、その低下分であるドライブ電圧Vdrが、第一コンデンサ６８ａを介して誤差増幅電圧Verに重畳（減算）される。ドライブ電圧Vdrの振幅は、図１２で説明したＰＷＭ比較器２２の電圧値Vkの1/2よりも大きく設定されており、詳しくは後の動作を説明の中で述べる。

【0070】

誤差増幅回路４０は、ここでは、比較的高い周波数まで応答可能に定数設定されており、例えば入力電圧Viが急変したとき等に、誤差増幅電圧Verの傾きとランプ波電圧Vramの傾きとの差が小さくなることが考えられる。

【0071】

次に、スイッチング電源装置５６の動作について、図９に基づいて説明する。ここで、図９の期間α，βは、それぞれスイッチングの１周期であり、期間α，βの長さは一定の時間tswである。また、期間αは、オン時比率が比較的小さく制御されており、期間βは、入力電圧Viが低くなる方向に変化した関係で、オン時比率を大きくするため、誤差増幅電圧Verが所定の傾きで上昇している。

【0072】

期間αは、スイッチ駆動回路３２がハイレベルのリセットパルスVreを出力し、スイッチ素子３０がオンすることによって開始する。スイッチ素子３０がオンすると、積分コンデンサ２６の電圧が瞬時に放電され、ＰＷＭ比較器２２の反転入力端子の電圧Vram（ランプ波電圧Vram）が急峻に低下し、非反転入力端子の電圧Ver（誤差増幅電圧Ver）よりも低くなる。ＰＷＭ補助回路５８は、反転入力端子の電圧Vramが非反転端子の電圧Verを横切って低くなったことを検出し、第一トランジスタ６０ａの動作により、反転入力端子の電圧が、Vramから−Vdr＋Vramまで瞬時に低下する。また、第二トランジスタ６０ｂの動作により、非反転入力端子の電圧が、Verから（Vdr＋Ver）まで瞬時に上昇する。そして、ＰＷＭ比較器２２は、反転入力端子の電圧Vramが非反転入力端子の電圧Verを横切ってから第一遅延時間t1が経過したタイミングで、主駆動パルスVgをハイレベルに反転させる。

【0073】

その後、リセットパルスVreがローレベルに反転したタイミングでスイッチ素子３０がオフし、積分コンデンサ２６が積分抵抗２４を介して充電され、ランプ波電圧Vramが緩やかな傾きで上昇し始め、ＰＷＭ比較器２２の反転入力端子の電圧Vramが非反転入力端子の電圧（Vdr＋Ver）を横切る。ＰＷＭ補助回路５８は、各入力端子の電圧が互いに横切ったことを検出し、第一トランジスタ６０ａの動作により、反転入力端子の電圧が（−Vdr＋Vram）からVramまで瞬時に上昇する。また、第二トランジスタ６０ｂの動作により、非反転入力端子の電圧が（Vdr＋Ver）からVerまで瞬時に低下する。そして、反転入力端子の電圧Vramが非反転入力端子の電圧（Vdr＋Ver）を横切ってから第二遅延時間t2が経過したタイミングで、ＰＷＭ比較器２２が主駆動パルスVgをローレベルに反転させる。その後、次の期間βのオン時比率を大きくするため、誤差増幅電圧Verが緩やかに上昇する。

【0074】

期間βはオン時比率が比較的大きいが、動作は期間αと同様なので、説明を省略する。ここで、期間α，βにおける第一及び第二遅延時間t1，t2について説明する。まず、主駆動パルスVgがハイレベルに反転する動作を見ると、図９に示すように、スイッチ素子３０のオンによってＰＷＭ比較器２２の反転入力端子の電圧Vramが急峻に低下し、非反転入力端子の電圧Verを横切った後、所定のドライブ電圧Vdrが重畳することにより、各入力端子の電圧の差（オーバードライブ電圧）が、スイッチング周期と比較して十分に短い瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第一遅延時間t1が短い時間tbとなる。また、主駆動パルスVgがローレベルに反転する動作について見ると、ＰＷＭ比較器２２の反転入力端子の電圧（−Vdr＋Vram）が上昇して非反転入力端子の電圧（Vdr＋Ver）を横切るのとほぼ同時に、所定のドライブ電圧Vdrが重畳することにより、各入力端子の電圧の高低関係が、スイッチング周期と比較して十分に短い瞬時に逆転する。そして、各入力端子の電圧の差（オーバードライブ電圧）が電圧値Vkよりも大きいことから、第二遅延時間t2が短い時間tbとなる。

【0075】

以上説明したように、スイッチング電源装置５６は、オン時比率が小さい期間αも、オン時比率が大きい期間βも、上記のスイッチング電源装置５２と同様に、第一及び第二遅延時間t1，t2の両方が短い時間tbとなり、理想的なパルス幅変調の制御を行うことができる。

【0076】

ここで、ＰＷＭ補助回路５８内部の抵抗素子の抵抗値や直流電源６２の電圧を調整することによって、ドライブ電圧Vdrの振幅を、ＰＷＭ比較器２２の電圧値Vkよりも大きくすることが可能であれば、第一コンデンサ６８ａ又は第二コンデンサ６８ｂの何れか一方を省略することができる。例えば、第二コンデンサ６８ｂを省略した場合、ＰＷＭ比較器２２の反転入力端子の電圧にドライブ電圧Vdrが重畳されず、常にランプ波電圧Vramとなる。しかし、非反転入力端子の電圧に重畳されるドライブ電圧Vdrによって、電圧値Vk以上のオーバードライブ電圧が確保され、第一及び第二遅延時間t1，t2を短い時間tbにすることができる。

【0077】

なお、この発明は、上記実施形態に限定されるものではない。例えば、上記のランプ波発生回路４２は、積分回路の入力端に、直流電源４２ａの安定な直流電圧を入力しているが、図１０に示す従来のスイッチング電源装置１０のように、直流の入力電圧Vi（又は、入力電圧Viに比例した電圧）を入力し、入力電圧フィードフォワード方式のパルス幅制御を行う構成にしてもよい。また、ランプ波発生回路は、ノコギリ状に昇降するランプ波電圧を発生させるものであればよく、例えば図５、図７のスイッチング電源装置５２，５６のように、「ランプ波発生回路がランプ波電圧Vramを発生する動作」と「ＰＷＭ補助回路がドライブ電圧Vdrを発生する動作」との間の同期をとる必要がない場合は、ランプ波発生回路４２以外の公知の回路に変更することができる。

【0078】

また、ＰＷＭ比較器の反転入力端子と非反転入力端子の接続を逆にしても、上記と同様の作用効果を得ることができる。例えば、ＰＷＭ比較器２２の出力と主スイッチング素子１２との間にロジック反転型のバッファ回路が追加される場合、反転入力端子の側に誤差増幅信号を入力し、非反転入力端子の側にランプ波電圧を入力するとよい。

【0079】

また、誤差増幅回路は、出力電圧信号と所定の基準値との差分を増幅してアナログの誤差増幅電圧を出力するものであればよい。例えば、上記の誤差増幅回路４０の場合、絶縁型のコンバータ回路１４を備えているので、それに合わせて信号絶縁用のフォトカプラ４０ａを設けているが、非絶縁型のコンバータ回路の場合等は、フォトカプラ４０ａを省略することができる。

【0080】

また、ＰＷＭ補助回路は、ＰＷＭ比較器の各入力端子の電圧が、相対的にランプ波電圧Vramの最大値と比較して十分に小さくなったタイミングで所定のドライブ電圧を出力するものであり、そのタイミングは、各電圧が交差する直前、同時又は直後のいずれでもよい。特に、各電圧が交差する直前にドライブ電圧を出力すれば、交差したときに確実にオーバードライブ電圧が確保され、ＰＷＭ比較器の遅延時間を確実に短くできる利点がある。各電圧が交差する直前にドライブ電圧を出力する方法として、例えば、各入力端子の電圧の差が基準値以下になったことより、各入力端子の電圧が交差するタイミングを予測し、交差する直前にドライブ電圧を出力する構成が考えられる。また、第一実施形態のスイッチング電源回路３６であれば、スイッチ駆動回路３２の出力端とスイッチ素子３０の駆動端子との間に信号遅延素子（例えば、抵抗素子など）を追加することによって、スイッチ素子３０がオンしてランプ波電圧Vramが低下する前にドライブ電圧Vdrが出力される構成にすることができる。

【符号の説明】

【0081】

１０，３６，４６，５２，５６ スイッチング電源装置
１２ 主スイッチング素子
１４ コンバータ回路
１６，３８ スイッチング制御回路
１８，４０ 誤差増幅回路
２０，４２ ランプ波発生回路
２２ ＰＷＭ比較器
２４ 積分抵抗
２６ 積分コンデンサ
２８ バイアス抵抗
３０ スイッチ素子
３２ スイッチ駆動回路
４４，４８，５４，５８ ＰＷＭ補助回路
Vdr ドライブ電圧
Ver 誤差増幅電圧
Vg 主駆動パルス
Vi 入力電圧
Vo 出力電圧
Vo1 出力電圧信号
Vram ランプ波電圧
Vre リセットパルス
Vref 基準電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】