(58)【調査した分野】(Int.Cl.,DB名)
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明が解決しようとする課題は、従来の技術で説明したMIT素子の自己発熱問題を解決できるMIT素子の自己発熱防止回路、及びその防止回路用の集積素子の製造方法を提供するところにある。
【課題を解決するための手段】
【0007】
前記課題を解決するために、本発明は、所定の臨界温度で急激な金属−絶縁体転移(Metal−Insulator Transition:MIT)が発生し、電流駆動素子に連結され、電流のフローを制御するMIT素子と、前記MIT素子に連結され、前記MIT以後に前記MIT素子の自己発熱を制御するトランジスタと、前記MIT素子及び前記トランジスタに連結された抵抗素子と、を備えるMIT素子の自己発熱防止回路を提供する。
【0008】
本発明において、前記トランジスタは、バイポーラトランジスタであり、前記MIT素子は、前記バイポーラトランジスタのベース電極とコレクタ電極との間に連結され、前記抵抗素子は、前記バイポーラトランジスタのベース電極とエミッタ電極との間に連結される。例えば、前記バイポーラトランジスタは、NPN型またはPNP型のうちいずれか一つである。
【0009】
一方、前記トランジスタは、MOS(Metal−Oxide−Semicondutor)トランジスタであり、前記MIT素子は、前記MOSトランジスタのゲート電極とドレイン電極との間に連結され、前記抵抗素子は、前記MOSトランジスタのゲート電極とソース電極との間に連結される。例えば、前記MOSトランジスタは、前記P−MOS、N−MOS及びC−MOSのうちいずれか一つである。
【0010】
本発明において、MIT素子の自己発熱防止回路は、前記MIT素子、トランジスタ及び抵抗素子が一つのチップに集積されてパッケージ化された構造で形成される。
【0011】
前記MIT素子の自己発熱防止回路が集積されてパッケージ化された構造を有する場合、前記MIT素子の自己発熱防止回路は、基板と、前記基板上の中央部に形成されたトランジスタと、前記トランジスタの一側面に前記基板上に形成された前記MIT素子と、前記トランジスタの他の側面に前記基板上に形成された前記抵抗素子と、を備える構造を有する。
【0012】
このとき、前記MIT素子は、前記基板上の絶縁膜上に形成されたMIT薄膜、及び前記MIT薄膜の両側面に前記絶縁膜上に形成された少なくとも二つのMIT電極を備え、前記抵抗素子は、前記基板上の絶縁膜上に形成された抵抗薄膜、及び前記抵抗薄膜の両側面に前記絶縁膜上に形成された二つの抵抗電極を備える。
【0013】
本発明において、前記MIT素子は、温度、圧力、電圧及び電磁波を含む物理的特性変化により前記MITが発生するが、かかるMIT素子は、前記臨界温度でMITを発生させるMIT薄膜を備える。例えば、前記MIT薄膜は、二酸化バナジウム(VO
2)で形成される。
【0014】
本発明は、また、前記課題を解決するために、基板を準備するステップと、前記基板上にトランジスタの形成のための活性領域を形成するステップと、前記基板上に抵抗薄膜を形成するステップと、前記活性領域及び抵抗薄膜にコンタクトする電極を形成するステップと、前記基板上にMIT素子を形成するステップと、を含むMIT素子の自己発熱防止回路用の集積素子の製造方法を提供する。
【0015】
本発明において、前記活性領域の形成ステップ以後または以前に、前記基板上に絶縁膜を形成するステップと、前記電極の形成ステップ前に、前記絶縁膜の所定の部分をエッチングして、前記活性領域の一部を露出させるステップと、を含む。
【0016】
本発明において、前記MIT素子を形成するステップは、前記基板上に前記MIT薄膜を形成するステップと、前記MIT薄膜をフォトリソグラフィ工程を利用して所定のサイズに前記MIT薄膜をパターニングするステップと、パターニングされた前記MIT薄膜にコンタクトする少なくとも二つのMIT電極を形成するステップと、を含む。ここで、前記MIT電極の形成は、リフトオフフォトリソグラフィ工程を利用して形成する。また、前記MIT電極は、Ni/Ti/Vが順次に積層された層間薄膜、及び前記層間薄膜上に形成されたAu薄膜を備える。
【0017】
一方、前記MIT電極の形成ステップにおいて、前記MIT電極を前記トランジスタ及び抵抗素子の各電極と互いに連結する。
【0018】
さらに、本発明は、前記課題を解決するために、所定の臨界温度以上で急激な金属−絶縁体転移が発生するMIT素子と、前記MIT素子に並列に連結された電流駆動素子と、を備え、前記MIT素子が電流駆動素子に印加される電流を調節する電流制御回路を提供する。
【0019】
一方、本発明は、前記課題を解決するために、所定の臨界温度以上で急激な金属−絶縁体転移を発生させるMIT素子、及び前記MIT素子に連結された制御トランジスタを備えたMIT−トランジスタと、駆動素子に連結され、前記駆動素子に電力を供給及び制御する少なくとも一つの電力トランジスタと、を備え、前記MIT−トランジスタが前記電力トランジスタの表面あるいは発熱部分に付着され、回路的には、前記電力トランジスタのベース電極、ゲート電極、コレクタ電極またはドレイン電極に連結され、前記電力トランジスタの温度上昇時、前記MIT−トランジスタが前記電力トランジスタの電流を低減または遮断することによって、前記電力トランジスタの発熱を防止する電力トランジスタ発熱制御回路を提供する。
【0020】
また、本発明は、前記課題を解決するために、温度によって抵抗が変わる少なくとも一つの電流制御素子と、前記電流制御素子に並列に連結された少なくとも二つのダイオードと、を備え、前記電流制御素子が前記電力用ダイオードへの電力供給を制御するダイオード電力制御回路を提供する。
【0021】
さらに、本発明は、前記課題を解決するために、前記制御回路のうちいずれか一つを備えるパワーシステムを提供する。
【発明の効果】
【0022】
本発明の実施形態によるMIT素子の自己発熱防止回路、電力トランジスタ発熱制御回路、及びダイオード電力制御回路の構造及び機能を説明した。かかる制御回路は、電流駆動素子を備えた多様なパワーシステムに有用に利用される。例えば、前記制御回路は、携帯電話、コンピュータ、電池充電回路、モーター制御回路、パワーアンプ、電気電子機器のパワー制御回路及びパワーサプライ、集積回路及びLED電球またはLED蛍光灯の制御回路システムなどに有用に使われる。一方、前述したように、本発明の制御回路は、ワンチップ形態にパッケージングされることで、電流駆動パワーシステムに容易に接続して使用できるようにする。
【図面の簡単な説明】
【0023】
【
図1】VO
2で製造されたMIT素子の温度による抵抗変化を示すグラフである。
【
図2A】VO
2で製造されたMIT素子が電流駆動系素子と直列に連結された回路図である。
【
図2B】
図2Aの回路図において、MIT素子をさらに詳細に示す構成図である。
【
図3】
図2Aの回路において、MIT素子の自己発熱現象を示す、経時的なMIT素子の温度及び電流についてのグラフである。
【
図4A】本発明の一実施形態によるMIT素子の自己発熱防止回路の回路図である。
【
図4B】
図4Aの回路のバイポーラトランジスタ、MIT素子及び抵抗素子が一つのチップに集積されたMIT素子の自己発熱防止回路用の集積素子についての断面図である。
【
図5】
図4Aの回路において、MIT素子の自己発熱が防止される現象を示す、経時的なMIT素子の温度及び電流についてのグラフである。
【
図6A】本発明の他の実施形態によるMIT素子の自己発熱防止回路の回路図である。
【
図6B】
図6Aの回路のMOSトランジスタ、MIT素子及び抵抗素子が一つのチップに集積されたMIT素子の自己発熱防止回路用の集積素子についての断面図である。
【
図7A】本発明の他の実施形態による
図4BのMIT素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。
【
図7B】本発明の他の実施形態による
図4BのMIT素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。
【
図7C】本発明の他の実施形態による
図4BのMIT素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。
【
図7D】本発明の他の実施形態による
図4BのMIT素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。
【
図7E】本発明の他の実施形態による
図4BのMIT素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。
【
図8A】
図7Aないし
図7Eにおいて、MIT素子部分の製造方法のみをさらに詳細に示す断面図である。
【
図8B】
図7Aないし
図7Eにおいて、MIT素子部分の製造方法のみをさらに詳細に示す断面図である。
【
図8C】
図7Aないし
図7Eにおいて、MIT素子部分の製造方法のみをさらに詳細に示す断面図である。
【
図8D】
図7Aないし
図7Eにおいて、MIT素子部分の製造方法のみをさらに詳細に示す断面図である。
【
図8E】
図7Aないし
図7Eにおいて、MIT素子部分の製造方法のみをさらに詳細に示す断面図である。
【
図8F】
図7Aないし
図7Eにおいて、MIT素子部分の製造方法のみをさらに詳細に示す断面図である。
【
図9】本発明のさらに他の実施形態による電流制御回路の回路図である。
【
図10】本発明のさらに他の実施形態による電流制御回路の回路図である。
【
図11A】本発明のさらに他の実施形態による発熱制御回路の回路図である。
【
図11B】本発明のさらに他の実施形態による発熱制御回路の回路図である。
【
図12A】本発明のさらに他の実施形態によるダイオード電力制御回路の回路図である。
【
図12B】本発明のさらに他の実施形態によるダイオード電力制御回路の回路図である。
【発明を実施するための形態】
【0024】
以下では、添付された図面を参照して、本発明の望ましい実施形態を詳細に説明する。以下の説明で、ある構成要素が他の構成要素の上部に存在すると記述される時、これは、他の構成要素の真上に存在してもよく、その間に第3の構成要素が介在されてもよい。また、図面で、各構成要素の厚さや大きさは、説明の便宜及び明確性のために誇張され、説明と関係ない部分は省略した。図面上で、同一符号は同じ要素を指す。一方、使われる用語は、単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。また、本発明を説明するにあたって、関連した公知機能または構成についての具体的な説明が本発明の要旨を不明瞭にすると判断される場合には、それについての詳細な説明は省略する。
【0025】
図1は、VO
2で製造されたMIT素子の温度による抵抗変化を示すグラフであって、X軸は温度であって、単位は絶対温度(K)であり、Y軸は抵抗であって、単位はオーム(Ω)である。一方、MIT素子には、一定した所定の電圧が印加されている。
【0026】
図1を参照すれば、MIT素子は、340K未満では10
5Ω以上の抵抗値を有して絶縁体として特性を表していて、340K以上で急激な不連続の転移を行って約数十Ωの抵抗値を有する金属としての特性を表す。したがって、本グラフを参照して見る時、実験に使われたMIT素子は、340Kで不連続のMITが発生するので、臨界温度が約340Kと見られる。
【0027】
図示していないが、MIT素子の電圧−電流曲線のグラフの場合には、臨界温度で電流が不連続のジャンプを通じて急激に増加し、電圧は低下することが見られる。ここでは、温度によるMIT発生を説明したが、一般的に、MIT素子は、温度以外にも圧力、電圧、電場、電磁波など色々な物理的特性によってMITが発生しうる。しかし、本発明の要旨を不明瞭にするので、他の物理的特性によるMITの発生についての詳細な説明は省略する。
【0028】
一方、MIT素子は、前述した物理的特性によりMITが発生するMIT薄膜、及びそのMIT薄膜にコンタクトする電極で構成されるが、かかるMIT素子は、基板上に垂直に形成される垂直型構造や、基板上に水平に形成される水平型構造で形成される。本実験に利用されたMIT素子は、VO
2で形成されたMIT薄膜を利用して製作されたが、VO
2に限定されず、前述した色々な物理的特性により、不連続のジャンプ特性を有する新素材または材料をMIT薄膜として利用して製作できることはいうまでもない。また、MIT薄膜は、セラミック薄膜または単結晶薄膜などの形態で製作してもよい。
【0029】
図2Aは、VO
2で製造されたMIT素子が電流駆動系素子と直列に連結された回路図である。
【0030】
図2Aを参照すれば、MIT素子100は、電流駆動素子500に直列に連結されて使われる。ここで、電流駆動素子500は、例えば、リレー、発光ダイオード、トランジスタ、ブザー、ヒータなど電子部品やシステムの一部となりうる。このように構成された回路において、電流駆動素子500が過電流や誤作動を通じて熱が発生する場合に、MIT素子100がMITを発生させて大電流を通過させることによって、電流駆動素子500を保護する作用を行う。一方、ここで、抵抗素子R 300、例えば、可変抵抗がMIT素子100を保護するために、グラウンドとMIT素子との間に連結されるか、または場合によって省略する。
【0031】
このように構成された回路において、前述した背景技術分野で言及したMIT素子の自己発熱現象が発生する。したがって、本発明は、かかるMIT素子の自己発熱現象を防止できる方法を提供する。これについての説明は、
図4A以下で詳細に説明する。
【0032】
図2Bは、
図2Aの回路図において、MIT素子をさらに詳細に示す構成図である。
【0033】
図2Bを参照すれば、電流駆動素子500に連結されたMIT素子100は、水平型構造を有する。すなわち、MIT素子100は、基板110、基板上に形成された絶縁膜120、絶縁膜で形成されたMIT薄膜130、及びMIT薄膜130の両側面に形成された二つのMIT電極140a,140bを備える。かかる構造のMIT素子100の一つのMIT電極140bに電流駆動素子500が連結され、他のMIT電極140aに抵抗素子300が連結される。
【0034】
本図面では、水平型構造のMIT素子100を例示したが、垂直型構造のMIT素子100も、電流駆動素子500の保護のために使われることはいうまでもない。
【0035】
図3は、
図2Aの回路において、MIT素子の自己発熱現象を示す、経時的なMIT素子の温度及び電流についてのグラフである。X軸は時間を表し、Y軸は温度及び電流を表し、太い線がMIT素子の周辺、例えば、電流駆動素子の温度曲線であり、細い線がMIT素子に流れる電流曲線である。
【0036】
図3を参照すれば、周辺温度が臨界温度、例えば、65℃以上となれば、MIT素子は、MITを通じて金属状態(ターンオン状態)に転移して電流の不連続のジャンプ(点線部分)が発生し、MIT素子には、大電流(電流密度10
5A/cm
2以上)が流れる。それによって、周辺温度、すなわち、電流駆動素子の温度は低下して臨界温度未満に低下する。一方、MIT素子は、周辺温度が臨界温度未満に低下する場合には、再び絶縁体状態(ターンオフ状態)に戻って電流が減少せねばならないが、MIT素子は、周辺温度が臨界温度未満に低下したにもかかわらず、大電流が減少せずにそのまま流れる現象が発生する。かかる現象は、MIT素子自己の発熱に起因したものであって、かかる現象をMIT素子の自己発熱現象ということは前述した通りである。かかるMIT素子の自己発熱により大電流が流れ続けることによって、MIT素子のスイッチング作用が妨害され、それによって電流駆動素子の正常な動作を妨害するか、または誤動作を誘発する。
【0037】
図4Aは、本発明の一実施形態によるMIT素子の自己発熱防止回路の回路図である。
【0038】
図4Aを参照すれば、本実施形態によるMIT素子の自己発熱防止回路は、電流駆動素子500に連結されたMIT素子100、MIT素子に連結されたバイポーラトランジスタ200及び抵抗素子300を備える。本実施形態では、NPN型バイポーラトランジスタを例示したが、PNP型バイポーラトランジスタを使用することも可能である。また、バイポーラトランジスタの代わりに、MOS(Metal−Oxide Semiconductor)トランジスタを利用できることはいうまでもない。それについては、
図6A及び
図6Bで説明する。
【0039】
各素子の連結関係は、次の通りである。バイポーラトランジスタ200のコレクタ電極とベース電極との間に、MIT素子100が連結され、エミッタ電極とベース電極との間に、抵抗素子300が連結される。一方、コレクタ電極及びMIT素子100の第1電極は、電流駆動素子500に連結され、ベース電極には、MIT素子100の第2電極及び抵抗素子300の第1電極が連結され、エミッタ電極及び抵抗素子300の第2電極は、グラウンドに連結される。ここで、バイポーラトランジスタ200は、NPN型であるので、PNP型バイポーラトランジスタを利用する場合には、極性を逆に考慮して各電極を連結せねばならない。
【0040】
本実施形態のMIT素子の自己発熱防止回路の動作を簡単に説明すれば、周辺温度、例えば、電流駆動素子が過電流などにより温度が上昇した場合に、MIT素子100でMITが発生して大電流がMIT素子を通じて流れる。一方、バイポーラトランジスタ200の場合、MIT発生前には、エミッタ電極とベース電極との電圧差が小さくてターンオフ状態にある。すなわち、MIT素子100にほとんどの電圧がかかり、抵抗素子300には微々たる電圧がかかって、エミッタ電極とベース電極との電圧差は、しきい電圧値を超えない。しかし、MIT素子100でMITが発生した場合、MIT素子は金属状態となって大電流が流れ、MIT素子100に低い電圧がかかり、逆に抵抗素子300には高い電圧がかかる。すなわち、ベース電極に高い電圧が印加される。したがって、バイポーラトランジスタ200がターンオンされ、バイポーラトランジスタ200に電流が流れる。それによって、MIT素子100に流れる電流は減少する。また、かかる電流の減少と共に、MIT素子は、絶縁体状態に復帰し、それによって、トランジスタもターンオフ状態に復帰する。
【0041】
結局、本実施形態のMIT素子の自己発熱防止回路は、バイポーラトランジスタ200を備えて、MIT素子100におけるMIT発生の直後にターンオンされるバイポーラトランジスタ200を通じて電流がバイパスされることによって、MIT素子100の自己発熱を防止でき、それによって、既存のMIT素子の自己発熱現象により発生した臨界温度未満での大電流が流れ続けることを防止できる。したがって、MIT素子100の正常なスイッチング動作が可能であり、それによって、電流駆動素子500も安全に機能を行える。
【0042】
図4Bは、
図4Aの回路のバイポーラトランジスタ、MIT素子及び抵抗素子が一つのチップに集積されたMIT素子の自己発熱防止回路用の集積素子についての断面図である。
【0043】
図4Bを参照すれば、本実施形態のMIT素子の自己発熱防止回路は、該各素子、すなわち、MIT素子100、バイポーラトランジスタ200及び抵抗素子300を一つの基板110上に集積してワンチップ形態に製作できる。以下、かかる素子を‘MIT素子の自己発熱防止回路用の集積素子’という。
【0044】
MIT素子の自己発熱防止回路用の集積素子は、基板110上に共に形成されたMIT素子100、バイポーラトランジスタ200及び抵抗素子300を備える。MIT素子100は、絶縁膜120上にMIT薄膜130、及びMIT薄膜130にコンタクトする二つのMIT電極140a,140bを備える。
【0045】
バイポーラトランジスタ200は、基板110の上部領域に形成された活性領域、例えば、ベース領域210、エミッタ領域220及びコレクタ領域230、各領域にコンタクトするベース電極215、エミッタ電極225及びコレクタ電極235を備える。基板110上には、絶縁膜120が形成されているが、各電極215,225,235は、該活性領域に絶縁膜120を貫通してコンタクトする。
【0046】
一方、抵抗素子300は、MIT素子100と同様に、絶縁膜120上に抵抗薄膜330、及び抵抗薄膜330にコンタクトする二つの抵抗電極320a,320bを備える。
【0047】
一方、このように形成されたMIT素子の自己発熱防止回路用の集積素子は、各電極間が互いに連結されている。すなわち、MIT素子100の第1MIT電極140bは、バイポーラトランジスタのコレクタ電極235に、MIT素子100の第2MIT電極140aは、バイポーラトランジスタのベース電極215及び抵抗素子300の第1抵抗電極320bに、また、バイポーラトランジスタのエミッタ電極225は、抵抗素子300の第2抵抗電極320aに連結される。かかる電極間の連結は、MIT電極の形成工程の実行時、金属薄膜を適切にパターニングして他の電極と連結させることによって具現できる。一方、MIT素子100の第1MIT電極140bには、外部の電流駆動素子500と連結される外部端子が形成されることが望ましい。また、抵抗素子300の第2抵抗電極320aは、グラウンドと接地されるように形成することが望ましい。
【0048】
本実施形態のMIT素子の自己発熱防止回路は、
図4Bに示したように、各素子が集積された小型のワンチップ形態に製作されてパッケージ化されることで、保護しようとする電流駆動素子に簡便に連結して利用できる。かかるMIT素子の自己発熱防止回路が電流駆動素子を保護しつつ、MIT素子の自己発熱現象を防止して、電流駆動素子を安全に動作可能にすることは前述した通りである。
【0049】
図5は、
図4Aの回路において、MIT素子の自己発熱が防止される現象を示す、経時的なMIT素子の温度及び電流についてのグラフである。X軸は時間を表し、Y軸は温度及び電流を表し、太い線がMIT素子の周辺、例えば、電流駆動素子の温度曲線であり、細い線がMIT素子に流れる電流曲線である。
【0050】
図5を参照すれば、周辺温度が臨界温度、例えば、65℃以上となって、MIT素子は、MITを通じて金属状態(ターンオン状態)に転移して電流の不連続のジャンプ(点線部分)が発生し、MIT素子には、大電流(電流密度10
5A/cm
2以上)が流れる。それによって、周辺温度、すなわち、電流駆動素子の温度は低下して臨界温度未満に低下する。一方、MIT素子に流れる電流は、MIT発生の直後にターンオンされるトランジスタにより減少する。したがって、MIT素子の自己発熱を防止でき、それによって、MIT素子の自己発熱現象により大電流が持続的に流れるという問題を解決できる。結局、MIT素子は、正常なスイッチング作用を行い続け、それによって、電流駆動素子も安全に正常な動作を行う。
【0051】
図6Aは、本発明の他の実施形態によるMIT素子の自己発熱防止回路の回路図である。
【0052】
図6Aを参照すれば、本実施形態のMIT素子の自己発熱防止回路は、
図4AのMIT素子の自己発熱防止回路と類似しているが、バイポーラトランジスタの代わりに、MOSトランジスタ400が使われるという点で差がある。一方、MOSトランジスタとしてP−MOS、N−MOS、またはC−MOSトランジスタいずれも利用されることはいうまでもない。
【0053】
回路の連結関係は、
図4Aのバイポーラトランジスタのベース電極をゲート電極に、コレクタ電極をドレイン電極に、また、エミッタ電極をソース電極に代替すれば、各素子との連結関係も
図4Aと同様である。すなわち、MOSトランジスタ400のドレイン電極とゲート電極との間に、MIT素子100が連結され、ソース電極とゲート電極との間に、抵抗素子300が連結される。一方、ドレイン電極及びMIT素子100の第1電極は、電流駆動素子500に連結され、ゲート電極に、MIT素子100の第2電極及び抵抗素子300の第1電極が連結され、ソース電極及び抵抗素子300の第2電極がグラウンドに連結される。ここで、MOSトランジスタ200は、NMOSトランジスタであるので、PMOSトランジスタを利用する場合には、極性を逆に考慮して各電極を連結せねばならない。
【0054】
かかる連結関係をもって、本実施形態のMIT素子の自己発熱防止回路の動作を簡単に説明すれば、周辺温度、例えば、電流駆動素子が過電流などにより温度が上昇した場合に、MIT素子100でMITが発生して、大電流がMIT素子を通じて流れる。一方、MOSトランジスタ400の場合、MITの発生前には、ソース電極とゲート電極との電圧差が小さくてターンオフ状態にある。すなわち、MIT素子100にほとんどの電圧がかかり、抵抗素子300には微々たる電圧がかかって、ゲート電極に印加される電圧が非常に低い。それによって、ソース電極とゲート電極との電圧差は、しきい電圧値を超えない。しかし、MIT素子100でMITが発生した場合、MIT素子は金属状態となって大電流が流れ、MIT素子100に低い電圧がかかり、逆に抵抗素子300には高い電圧がかかる。したがって、ゲート電極に高い電圧が印加されて、MOSトランジスタ400はターンオンされ、MOSトランジスタ400に電流が流れる。それによって、MIT素子100に流れる電流は減少する。また、かかる電流の減少と共に、MIT素子は、絶縁体状態に復帰し、それによって、トランジスタも、ターンオフ状態に復帰する。
【0055】
図6Bは、
図6Aの回路のMOSトランジスタ、MIT素子及び抵抗素子が一つのチップに集積されたMIT素子の自己発熱防止回路用の集積素子の断面図である。
【0056】
図6Bを参照すれば、
図6Bの集積素子は、
図4Bと類似しているが、基板の中央部にバイポーラトランジスタの代わりに、MOSトランジスタ400が形成されるという点で差がある。それによって、集積素子は、基板110の中央部に活性領域、すなわち、チャネル領域410、ソース領域420及びドレイン領域430、ソース及びドレイン領域420,430にコンタクトするソース及びドレイン電極425,435、チャネル領域上の絶縁膜上に形成されたゲート電極415を備える。一般的にチャネル領域といえば、ソース及びドレイン領域の間にチャネルが形成される部分を意味するが、ここでは、便宜上、チャネルが形成される部分を含む同一導電領域の全体をチャネル領域410と呼ぶ。
【0057】
その他、MIT素子100や抵抗素子300の構造は、
図4Bで説明した通りである。また、電極間の連結関係も、ベース電極をゲート電極に、コレクタ電極をドレイン電極に、また、エミッタ電極をソース電極に代替すれば、
図4Bにおける連結関係と同様である。
【0058】
図7Aないし
図7Eは、本発明のさらに他の実施形態による
図4BのMIT素子の自己発熱防止回路用の集積素子の製造方法を概略的に示す断面図である。
【0059】
図7Aを参照すれば、まず、基板110上にトランジスタの形成のための活性領域を形成し、基板110の全面に絶縁膜を形成して、抵抗素子のための抵抗薄膜310を形成する。活性領域は、例えば、バイポーラトランジスタのベース領域210、エミッタ領域220及びコレクタ領域230であって、一般的にイオン注入を通じて形成する。一方、かかる活性領域は、絶縁膜120の形成後に形成してもよい。
【0060】
絶縁膜120は、例えば、熱的酸化膜の成長方法を通じてシリコン酸化膜を約200μmの厚さに形成する。
【0061】
抵抗薄膜310は、適切な抵抗値を有する物質を絶縁膜120上に塗布した後、フォトリソグラフィ工程を通じてパターニングして形成する。例えば、かかる抵抗薄膜310は、n型やp型不純物が低くドーピングされたポリシリコン薄膜で形成できるが、両端に金属電極が付着される。一方、かかるポリシリコン薄膜は、不純物の濃度を適切に調整して抵抗値を調節できる。
【0062】
かかる抵抗薄膜310は、トランジスタ形成部分の一側面側に位置する。しかし、抵抗薄膜の位置がこれに限定されるものではない。
【0063】
図7Bを参照すれば、活性領域の各部分にベース電極、エミッタ電極及びコレクタ電極のコンタクトのためのコンタクトホール250を形成する。かかるコンタクトホール250は、フォトリソグラフィ工程を通じてPRパターンを形成した後、PRパターンをマスクとしてドライエッチングを通じて形成できる。
【0064】
図7Cを参照すれば、抵抗薄膜310の両側面に、抵抗電極320a,320b及びトランジスタの各電極、すなわち、ベース電極215、エミッタ電極225及びドレイン電極235を形成する。
【0065】
図7Dを参照すれば、トランジスタ形成部分の他の側面の絶縁膜上にMIT薄膜130を形成する。例えば、MIT薄膜130は、VO
2薄膜をスパッタリング方法を通じて200ないし300nmの厚さに形成し、次いで、フォトリソグラフィ工程を通じて要求される薄膜の面積及び大きさを限定した後、イオンミリング法で不要な部分の薄膜を除去することによって形成する。
【0066】
図7Eを参照すれば、MIT薄膜130にコンタクトする二つのMIT電極140a,140bを形成する。MIT電極140a,140bは、リフトオフフォトリソグラフィ工程を通じて形成する。一方、かかるMIT電極140a,140bの形成工程中に、抵抗素子300の抵抗電極320a,320bとトランジスタ200の各電極とをMIT電極140a,140bに連結する工程も共に行える。すなわち、MIT電極140a,140bの形成工程が行われる時、金属薄膜を適切にパターニングして他の電極と連結させることができる。
図7Aないし
図7Cをトランジスタ200と抵抗素子300とを形成する前工程と見られ、
図7D及び
図7Eの工程をMIT素子100の形成及び電極を互いに連結する後工程と見られる。MIT素子100の形成部分については、
図8A以下でさらに詳細に説明する。
【0067】
以上、バイポーラトランジスタを備えるMIT素子の自己発熱防止回路用の集積素子についての製造方法を例示したが、MOSトランジスタを備えるMIT素子の自己発熱防止回路用の集積素子も、類似した方法で製造できることはいうまでもない。ただし、バイポーラトランジスタのベース電極とは異なり、MOSトランジスタのゲート電極は、活性領域にコンタクトしないので、ゲート電極のためのコンタクトホールは不要である。一方、ゲート電極が形成される部分の絶縁膜120は、エッチングなどを通じて薄くすることで、ゲート絶縁膜として活用できる。
【0068】
図8Aないし
図8Fは、
図7Aないし
図7Eにおいて、MIT素子部分の製造方法のみをさらに詳細に示す断面図である。
【0069】
図8Aを参照すれば、基板110上に絶縁膜120が形成される。かかる絶縁膜120は、例えば、熱的酸化膜の成長方法を通じてシリコン酸化膜を約200nmの厚さに成長させて形成できる。
【0070】
図8Bを参照すれば、絶縁膜120の上部の全面にMIT薄膜130aを形成する。かかるMIT薄膜130aは、例えば、VO
2薄膜をスパッタリング方法を通じて200ないし300nmの厚さに蒸着して形成できる。
【0071】
図8Cを参照すれば、MIT素子の具現のために、MIT薄膜を適正なサイズに形成せねばならない。それによって、フォトリソグラフィ工程を通じてMIT薄膜を適正なサイズに限定するPRパターン160を形成する。
【0072】
図8Dを参照すれば、PRパターン160の形成後、イオンミリング法によりPRパターン160を通じて限定された部分を除いた不要なMIT薄膜部分を除去して、所定のサイズのMIT薄膜130を形成する。
【0073】
図8Eを参照すれば、再びフォトリソグラフィ工程を通じてMIT電極が形成される部分を限定するPRパターン170を形成する。
【0074】
図8Fを参照すれば、限定されたMIT電極部分にMIT電極140a,140bを形成する。かかるMIT電極140a,140bは、Ni/Ti/Vをそれぞれ10nmの厚さに順次に蒸着して層間薄膜を形成し、かかる層間薄膜上にAu金属薄膜を700nmの厚さに蒸着して形成できる。一方、MIT電極が形成される部分以外の金属薄膜は、アセトンでPRを除去することによって共に除去できる。
【0075】
ここで、MIT電極140a,140bの形成のために利用される
図8E及び
図8Fの工程をリフトオフフォトリソグラフィ工程という。以後、熱的後処理工程を行うことによって、MIT素子を完成できる。
【0076】
本発明によるMIT素子の自己発熱防止回路及びMIT素子の自己発熱防止回路集積素子の製造方法は、トランジスタ、MIT素子及び抵抗素子を含む回路を構成することによってMIT素子の自己発熱現象を解消することができる。
【0077】
また、トランジスタ、MIT素子、抵抗素子は、集積されてワンチップにパッケージ化される。これによって、MIT素子自己発熱防止回路自体をワンチップに小型化し、集積素子として使用することができる。したがって、この集積回路は、携帯電話機、ノートブック型コンピュータのようなすべての電気電子回路における電流駆動素子の電流駆動の制御に容易に使用することができる。
【0078】
図9及び
図10は、本発明のさらに他の実施形態による電流制御回路の回路図である。
【0079】
図9を参照すれば、本実施形態の電流制御回路は、MIT素子100、及びMIT素子100に並列に連結された電流駆動素子400を備える。また、MIT素子100に直列に連結された抵抗R 300をさらに備えることもできる。かかる構成をもって、MIT素子100が電流駆動素子400の電流供給を制御する。すなわち、電流駆動素子400への過剰電流供給や誤作動などにより発熱が発生した場合に、MIT素子100の抵抗が急激に減少して、電流がMIT素子100を通じてバイパスされることで、電流駆動素子400が保護される。ここで、電流駆動素子は、高電力用LED(Light Emitting Diode)及びダイオードを含む。
【0080】
図10を参照すれば、本実施形態の電流制御回路は、MIT素子100及び制御トランジスタ200を備えたMIT−トランジスタ150と、電流駆動素子400とを備える。
【0081】
制御トランジスタ200は、NPN型、PNP型接合トランジスタ及びMOSトランジスタのうちいずれか一つであるが、制御トランジスタ200が接合トランジスタである場合には、MIT素子100がベース電極とエミッタ電極との間に連結され、MOSトランジスタである場合には、ゲート電極とドレイン電極との間に連結される。
【0082】
一方、制御トランジスタ200のコレクタ電極とエミッタ電極との間に電流駆動素子400が連結されるが、かかる連結関係をもって、電流駆動素子400は、MIT−トランジスタ150に並列に連結される。一方、制御トランジスタ200のエミッタ電極とベース電極との間には、抵抗R 300が連結される。
【0083】
かかるMIT−トランジスタ150の機能を簡単に説明すれば、周辺温度が低い場合には、MIT素子100が高い抵抗状態を維持し、それによって、制御トランジスタ200もオフ状態に維持され、電流がほとんど電流駆動素子400に流れる。しかし、電流駆動素子400への過剰電流供給や誤作動などにより温度が上昇すれば、MIT素子100でMIT現象が発生して抵抗が低くなり、それによって、制御トランジスタ200もオンになって、電流は制御トランジスタ200を通じて流れる。すなわち、MIT−トランジスタ150は、電流駆動素子400で熱が発生する時、電流をバイパスさせることによって、電流駆動素子400の発熱を効率的に防止できる。
【0084】
ここで、電流駆動素子400も、高電力用LED及びダイオードを含む。
【0085】
図11A及び
図11Bは、本発明のさらに他の実施形態による発熱制御回路の回路図である。
【0086】
図11Aを参照すれば、本実施形態における電力トランジスタ発熱制御回路は、電力トランジスタ500、MIT素子100及び制御トランジスタ500aを備えたMITトランジスタ150と、電流駆動素子400とを備える。ここで、MIT素子100及び制御トランジスタ500aが
図10のようにMIT−トランジスタ150を形成するが、連結関係は
図10と異なる。すなわち、MIT素子100は、電力トランジスタ500のベース電極と制御トランジスタ500aのベース電極との間に連結される。一方、MIT素子100は、電力トランジスタ500のベース電極と抵抗R2との間に連結され、電力トランジスタ500のベース電極に印加されるベース電流が抵抗R2を通じて調節される。一方、制御トランジスタ500aは、電力トランジスタ500に並列に連結される。すなわち、それぞれのコレクタ電極が互いに連結され、それぞれのエミッタ電極が互いに連結される。
【0087】
かかる連結関係をもって、本実施形態の電力トランジスタ発熱制御回路は、次のように動作する。電力トランジスタ500の発熱による温度の上昇により、MIT素子100でMITが発生して抵抗が急激に低くなる。それによって、電力トランジスタ500のベース電極に印加されるベース電流が減少して、電力トランジスタ500のコレクタ電極とエミッタ電極との間を流れる電流が減少して、電力トランジスタ500の温度が低くなる。一方、制御トランジスタ500aはターンオンされて、コレクタ電極とエミッタ電極との間に電流が流れる。結局、電力トランジスタ500で減少した電流は、制御トランジスタ500aを通じて補償することによって、駆動素子400に流れる電流はほとんど減少しない。その後、電力トランジスタ500の温度が低くなって、MIT素子100が再び高い抵抗状態となれば、制御トランジスタ500aはオフになり、電力トランジスタ500を通じて流れる電流も前の状態に復旧される。
【0088】
本実施形態の電力トランジスタ発熱制御回路は、駆動素子400に電流を一定に供給しつつ、電力トランジスタ500の発熱を効果的に防止できる。本実施形態において、電力トランジスタ500及び制御トランジスタ500aを接合トランジスタとして例示しているが、MOSトランジスタを使用できることはいうまでもない。また、ベース電源V
Bと電力トランジスタ500のベース電極との間に抵抗R2、及び電源Vccと電力トランジスタ500のコレクタ電極との間に抵抗R1が連結されているが、各素子間に適切な抵抗がさらに連結されることはいうまでもない。例えば、MIT素子100と電力トランジスタ500のベース電極の接点との間に抵抗が連結される。
【0089】
図11Bを参照すれば、本実施形態の電力トランジスタ発熱制御回路は、電力トランジスタ500に並列に連結された第2MIT−トランジスタ150aをさらに備える。ここで、第2MIT−トランジスタ150aは、第2MIT素子100a及び第2制御トランジスタ500bを備える。かかる第2MIT−トランジスタ150aの存在により、電力トランジスタ500の発熱制御と共に、MIT−トランジスタ150の制御トランジスタ500aの発熱を制御する機能を行える。すなわち、本実施形態の電力トランジスタ発熱制御回路は、電力トランジスタ500の発熱を二つのMIT−トランジスタ150,150aが分けて防止し、また、相互間の発熱も防止する機能を行う。図面上、二つのMIT−トランジスタが示されたが、三つまたは四つなど二つ以上のMIT−トランジスタが電力トランジスタ500に並列に連結されることはいうまでもない。
【0090】
図12A及び
図12Bは、本発明のさらに他の実施形態によるダイオード電力制御回路の回路図である。
【0091】
図12Aを参照すれば、本実施形態のダイオード電力制御回路は、MIT素子100、及びMIT素子100に並列に連結された二つのダイオード450,450aを備える。かかる構成のダイオード電力制御回路は、MIT素子100を通じて二つのダイオード450,450aに印加される電流の供給を制御する。図面上、MIT素子100に連結された第2ダイオード450aの矢印がさらに短く示されているが、これは、平常時にMIT素子100が抵抗として作用して、電流が少なく供給されることを意味する。一方、第1ダイオード450の発熱などの問題が発生する時、MITの発生によりMIT素子100の抵抗が低くなって、第2ダイオード450aに相対的に電流を多く供給する。
【0092】
本実施形態では、MIT素子と関連して説明したが、MIT素子だけでなく、電流を制御できる他の素子がMIT素子の代わりに連結することもできる。例えば、MIT素子の代わりに、サーミスタ、抵抗などが連結され、ある場合には抵抗がないことがある。一方、図示していないが、上部及び下部の端子には、電源及びグラウンドが連結される。
【0093】
ここで、ダイオードは、pn接合ダイオードであって、LEDを含む。ここで、LEDには、LED電球や蛍光灯のように、LEDを利用するあらゆる照明灯が含まれる。
【0094】
図12Bを参照すれば、本実施形態のダイオード電力制御回路は、
図12Aと類似しているが、さらに多くのMIT素子及びダイオードが連結される。すなわち、それぞれのMIT素子に対応して、ダイオードが並列に連続して連結される。それによって、ダイオードは、MIT素子より一つがさらに多い。機能は前述した通りであり、MIT素子の代わりに、電流を制御できる他の素子、すなわち、サーミスタや抵抗などが連結されることはいうまでもない。
【0095】
図12A及び
図12Bで説明したダイオード電力制御回路は、ワンチップ形態にパッケージングされる。ダイオードをLEDとして使用する場合に、MIT素子、サーミスタあるいは抵抗のうちいずれか一つの電流制御素子及びダイオードを備えたダイオード電力制御回路を、光を透過するレンズと共にパッケージングして、低発熱のLEDを具現できる。かかる低発熱のLEDを利用して、多様な照明器具の製造が可能である。例えば、低発熱のLEDをアレイ構造で直列及び並列に連結して製造されたLED電球及びLED蛍光灯を備えたLED照明システムを具現できる。一方、かかるダイオード電力制御回路は、電力用照明システム、大電力供給用電力システムなどの多様な電力システムに有用に利用される。
【0096】
以上、色々な実施形態のMIT素子の自己発熱防止回路、電力トランジスタ発熱制御回路、及びダイオード電力制御回路の構造及び機能を説明した。かかる制御回路は、電流駆動素子を備えた多様なパワーシステムに有用に利用される。例えば、前記制御回路は、携帯電話、コンピュータ、電池充電回路、モーター制御回路、パワーアンプ、電気電子機器のパワー制御回路及びパワーサプライ、集積回路及びLED電球またはLED蛍光灯の制御回路システムなどに有用に使われる。一方、前述したように、本発明の制御回路は、ワンチップ形態にパッケージングされることで、電流駆動パワーシステムに容易に接続して使用するようにする。
【0097】
以上、本発明を図面に示した実施形態を参考にして説明したが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。