特許 5741769 半導体光電子増倍素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5741769

(24)【登録日】2015年5月15日

(45)【発行日】2015年7月1日

(54)【発明の名称】半導体光電子増倍素子

(51)【国際特許分類】

   H04N 5/369 20110101AFI20150611BHJP

   H04N 5/3745 20110101ALI20150611BHJP

   H01L 31/10 20060101ALI20150611BHJP

【ＦＩ】

   H04N5/335 690

   H04N5/335 745

   H01L31/10 G

【請求項の数】8

【全頁数】17

(21)【出願番号】特願2014-507003(P2014-507003)

(86)(22)【出願日】2012年3月29日

(86)【国際出願番号】JP2012002199

(87)【国際公開番号】WO2013145011

(87)【国際公開日】20131003

【審査請求日】2014年5月23日

【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成２４年度独立行政法人新エネルギー・産業技術総合開発機構共同研究（＊），産業技術力強化法第１９条の適用を受ける特許出願）（＊）がん超早期診断・治療機器の総合研究開発／超早期高精度診断システムの研究開発：画像診断システムの研究開発／高機能画像診断機器の研究開発

(73)【特許権者】

【識別番号】000001993

【氏名又は名称】株式会社島津製作所

(74)【代理人】

【識別番号】100093056

【弁理士】

【氏名又は名称】杉谷 勉

(74)【代理人】

【識別番号】100142930

【弁理士】

【氏名又は名称】戸高 弘幸

(74)【代理人】

【識別番号】100175020

【弁理士】

【氏名又は名称】杉谷 知彦

(74)【代理人】

【識別番号】100180596

【弁理士】

【氏名又は名称】栗原 要

(72)【発明者】

【氏名】古宮 哲夫

【審査官】 木方 庸輔

(56)【参考文献】

【文献】 特表２０１０−５３６１８６（ＪＰ，Ａ）

【文献】 特開２０１２−６００１２（ＪＰ，Ａ）

【文献】 特開２００５−２５１９７４（ＪＰ，Ａ）

【文献】 特開２００６−１７９５８７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／３０ − ５／３７８ ，

Ｈ０１Ｌ ３１／１０ ，

Ｈ０１Ｌ ３１／１０７ − ３１／１０８ ，

Ｈ０１Ｌ ３１／１１１

(57)【特許請求の範囲】

【請求項1】

光を検出する複数のフォトダイオードが抵抗を介して並列に接続されている半導体光電子増倍素子であって、
前記フォトダイオードの各々にバイアス電圧を供給する供給端子と、
前記フォトダイオードに直列に接続されたダイオード接続抵抗と、
前記フォトダイオードと前記ダイオード接続抵抗との間にある中間ノードに入力が接続された２値化回路と、
前記２値化回路の出力は、電圧変化を電流信号に変換する変換抵抗を介して半導体光電子増倍素子の出力端子に接続されていることを特徴とする半導体光電子増倍素子。

【請求項2】

請求項１に記載の半導体光電子増倍素子において、
前記ダイオード接続抵抗、前記２値化回路、および前記変換抵抗は、前記フォトダイオードの各々に設けられていることを特徴とする半導体光電子増倍素子。

【請求項3】

請求項１に記載の半導体光電子増倍素子において、
前記フォトダイオードの両極に抵抗を介さずに極性を一致させた状態で補助フォトダイオードが前記フォトダイオードと並列に設けられていることを特徴とする半導体光電子増倍素子。

【請求項4】

請求項１に記載の半導体光電子増倍素子において、
前記フォトダイオードに極性を一致させた状態で補助フォトダイオードが抵抗を介して前記フォトダイオードと並列に設けられていることを特徴とする半導体光電子増倍素子。

【請求項5】

請求項１に記載の半導体光電子増倍素子において、
前記ダイオード接続抵抗は、前記フォトダイオードのアノード側に接続されたアノード側抵抗とカソード側に接続されたカソード側抵抗の２つが１つのフォトダイオードに設けられているとともに、
前記供給端子は、前記アノード側抵抗、および前記カソード側抵抗における前記フォトダイオードが接続されていないダイオード非接続ノードの各々に接続され、
前記２値化回路は、入力が前記フォトダイオードと前記アノード側抵抗との間の中間ノードに接続されたアノード側２値化回路と、
入力が前記フォトダイオードと前記カソード側抵抗との間の中間ノードに接続されたカソード側２値化回路との２つが１つの前記フォトダイオードに設けられ、
前記アノード側２値化回路は、前記変換抵抗を介して半導体光電子増倍素子が有する第１の出力端子に接続され、
前記カソード側２値化回路は、前記変換抵抗を介して半導体光電子増倍素子が有する第２の出力端子に接続されていることを特徴とする半導体光電子増倍素子。

【請求項6】

請求項１ないし請求項５のいずれかに記載の半導体光電子増倍素子において、
前記２値化回路は、インバータ回路で構成されることを特徴とする半導体光電子増倍素子。

【請求項7】

請求項１ないし請求項６のいずれかに記載の半導体光電子増倍素子において、
前記２値化回路と前記変換抵抗との間には、前記２値化回路が出力するパルスの時間的な長さを一定にして出力するパルス幅調整回路が設けられていることを特徴とする半導体光電子増倍素子。

【請求項8】

請求項１ないし請求項７のいずれかに記載の半導体光電子増倍素子において、
光の入射位置を区別する複数の出力端子を備え、多チャンネルタイプとなっていることを特徴とする半導体光電子増倍素子。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、半導体光電子増倍素子に関する。

【背景技術】

【0002】

半導体光電子増倍素子(SiPM:Silicon Photomultiplier)は光電子増倍管（ＰＭＴ）やマイクロチャネルプレート（ＭＣＰ）と電気的に類似動作する光電変換素子である。

【0003】

ＳｉＰＭは、図１６のようにフォトダイオード（ＰＤ）からなるマイクロセルの２次元集合体で構成される。

【0004】

マイクロセルは降伏電圧以上のバイアス電圧が印加されたＰＤと、ＰＤをガイガー放電現象から回復させるためのクエンチング抵抗とで構成されている。

【0005】

図１７は、従来のＳｉＰＭの構成を示している。図１７に示すようにＰＤは、極性を同じくして互いに並列に接続されている。ＳｉＰＭに光が入射すると、マイクロセル内のＰＤのいくつかに光子が入射し、ＰＤは極性と逆方向に電流を流す。すると、ＰＤを通過した電流は、全て出力端子Ｉｏｕｔに向かう。出力端子Ｉｏｕｔは、光子が入射したＰＤの個数に応じた強さの電流を出力する（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特表２０１０−５３６１８６号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、従来構成によれば、次のような問題点がある。
すなわち、従来構成によれば、多数のマイクロセルを有する大面積のＳｉＰＭにおいて理想通りにデータを出力しないという問題点がある。

【0008】

各マイクロセルのＰＤは、ある程度の電気容量を有している。すなわちフォトダイオードの各々には、寄生容量Ｃｐが存在するのである。フォトダイオードの各々は、図１８のようにダイオードとコンデンサが並列接続されたように表現することができる。

【0009】

この様な従来構成の回路では、理想通りに動作しない。この理由について説明する。いま、図１９に示す左端のフォトダイオードが光子を検出したとする。このとき電流がフォトダイオードを通過する。このとき生じた電流は検出信号であり、理想通りならば、図中の太線の矢印のようにそのまま出力端子Ｉｏｕｔに向かうはずである。

【0010】

しかし、実際はそうならない。電流は、出力端子Ｉｏｕｔに向かうと同時に他のフォトダイオードのアノードに向けて流れてしまう。すると、電流は、他のフォトダイオードが有する寄生容量Ｃｐに充電されてしまう。なお、この電流は、図１９においては破線の矢印で表されている。

【0011】

図２０は、図１９の状態からしばらくの時間が経過した後を表している。図１９においてフォトダイオードの寄生容量Ｃｐの各々に充電された電流は、徐々に放電されて出力端子Ｉｏｕｔより出力される。この電流は、図２０においては破線の矢印で表されている。つまり、出力端子Ｉｏｕｔには弱い電流が長い時間かけて流れ続けることになる。

【0012】

図２１は、出力端子Ｉｏｕｔの出力の理想と実際を示している。ＳｉＰＭが光を検出すると、理想的には、図２１の太線で示すように出力端子Ｉｏｕｔから出力される電流は、鋭く立ち上がり、即座に減衰する。しかし、実際は、寄生容量Ｃｐの影響により、破線で示すように、電流は、緩やかに立ち上がり、電流が長い間にわたって光の入射前の状態まで戻らない。このように従来構成によれば、ＳｉＰＭが光を検出すると波形が鈍って長い間信号を出力し続ける。したがって、従来構成によれば、ＳｉＰＭが光を検出した時刻を正確に知ることが難しい。

【0013】

本発明は、この様な事情に鑑みてなされたものであって、その目的は、時間分解能が向上したＳｉＰＭを提供することにある。

【課題を解決するための手段】

【0014】

本発明は上述の課題を解決するために次のような構成をとる。
すなわち、本発明に係るＳｉＰＭは、光を検出するフォトダイオードが抵抗を介して並列に接続されている半導体光電子増倍素子であって、フォトダイオードの各々にバイアス電圧を供給する供給端子と、フォトダイオードに直列に接続されたダイオード接続抵抗と、フォトダイオードとダイオード接続抵抗との間にある中間ノードに入力端子が接続された２値化回路と、２値化回路の出力端子は、電圧変化を電流信号に変換する変換抵抗を介して半導体光電子増倍素子の出力端子に接続されていることを特徴とするものである。

【0015】

［作用・効果］本発明の構成によれば、フォトダイオードに接続された２値化回路を有している。この様な構成することにより、フォトダイオードから出力された電圧変化は、２値化回路によりデジタル化されて出力されることになる。あるフォトダイオードが光子を検出したときに生じた電流はアノードに接続された抵抗を介してバイアス電圧供給端子に流れ込むとともに、その一部は並列に接続されている抵抗を介して他のフォトダイオードに流れ込む。このときの電流は、隣のフォトダイオードの寄生容量に充電され、しばらくして半導体光電子増倍素子の出力端子に流れ込もうとする。しかし、この寄生容量から解放される電流は、２値化回路によって阻まれて出力端子側に流れることができない。しかもこの電流は、光子を検出したときに生じた電流の一部であり、微弱である。したがって、寄生容量から解放される電流によって２値化回路に入力される電圧変化は、２値化回路をオンオフできるほど強いものではない。したがって、本発明の構成によれば、寄生容量から解放される電流の影響を受けずに光を検出することができる。したがって、本発明によれば高い検出精度および良好な時間分解能を有する半導体光電子増倍素子が提供できる。

【0016】

また、上述の半導体光電子増倍素子において、ダイオード接続抵抗、２値化回路、および変換抵抗とは、フォトダイオードの各々に設けられていればより望ましい。

【0017】

また、上述の半導体光電子増倍素子において、フォトダイオードの両極に抵抗を介さずに極性を一致させた状態で補助フォトダイオードがフォトダイオードと並列に設けられていればより望ましい。

【0018】

同様に、上述の半導体光電子増倍素子において、フォトダイオードに極性を一致させた状態で補助フォトダイオードが抵抗を介してフォトダイオードと並列に設けられていてもよい。

【0019】

［作用・効果］上述の構成は、本発明のより具体的な構成を示すものとなっている。本発明は、半導体光電子増倍素子の配線の制約や、用途に応じて様々な態様を取ることができる。

【0020】

［作用・効果］上述の構成は、本発明のより具体的な構成を示すものとなっている。フォトダイオードの２値化回路の接続ノードに抵抗を介さずに極性を一致させた状態で補助フォトダイオードがフォトダイオードと並列に設けられていれば、回路の構成が単純な半導体光電子増倍素子を提供することができる。

【0021】

また、上述の半導体光電子増倍素子において、ダイオード接続抵抗は、フォトダイオードのアノード側に接続されたアノード側抵抗とカソード側に接続されたカソード側抵抗の２つが１つのフォトダイオードに設けられているとともに、供給端子は、アノード側抵抗、およびカソード側抵抗におけるフォトダイオードが接続されていないダイオード非接続ノードの各々に接続され、２値化回路は、入力端子がフォトダイオードとアノード側抵抗との間の中間ノードに接続されたアノード側２値化回路と、入力端子がフォトダイオードとカソード側抵抗との間の中間ノードに接続されたカソード側２値化回路との２つが１つのフォトダイオードに設けられ、アノード側２値化回路は、変換抵抗を介して半導体光電子増倍素子が有する第１の出力端子に接続され、カソード側２値化回路は、変換抵抗を介して半導体光電子増倍素子が有する第２の出力端子に接続されていればより望ましい。

【0022】

［作用・効果］上述の構成は、本発明のより具体的な構成を示すものとなっている。上述のようにフォトダイオード１つにつき２種類の２値化回路を有するようにすれば、２値化回路のそれぞれを異なる用途に用いることができる。例えば、２値化回路のうちの一つを蛍光強度弁別用とし、もう一つを検出時刻弁別用として、利便性の向上した半導体光電子増倍素子を提供することができる。あるいは、両方の２値化回路の出力を差動信号として用いることで、高いノイズ耐性を有する半導体光電子増倍素子を提供することができる。

【0023】

また、上述の半導体光電子増倍素子において、２値化回路は、インバータ回路で構成されればより望ましい。

【0024】

［作用・効果］上述の構成は、本発明のより具体的な構成を示すものとなっている。２値化回路をインバータ回路とすれば、より受光領域比率が高く、低消費電力な半導体光電子増倍素子が提供できる。

【0025】

また、上述の半導体光電子増倍素子において、２値化回路と変換抵抗との間には、２値化回路が出力するパルスの時間的な長さを一定にして出力するパルス幅調整回路が設けられていればより望ましい。

【0026】

［作用・効果］上述の構成は、本発明のより具体的な構成を示すものとなっている。上述の構成では、２値化回路が出力するパルスの幅が一定とならない。フォトダイオードのブレークダウン電圧は温度依存性を有しており、光子検出時の出力電流は温度の影響を受けるからである。且つ、各フォトダイオードのブレークダウン電圧にはばらつきが生じるため、厳密には各フォトダイオードの出力電流が異なるためである。上述の構成とすることにより、パルス幅調整回路は、２値化回路から出力されるパルスの時間長を一定として出力する。これによりフォトダイオードの温度、およびブレークダウン電圧のばらつきによらず、一定のパルスを出力できる半導体光電子増倍素子が提供できる。

【0027】

また、上述の半導体光電子増倍素子を搭載した光検出器であって、半導体光電子増倍素子が２次元マトリックス状に配列されていればより望ましい。

【0028】

また、上述の半導体光電子増倍素子を搭載した放射線検出器であって、放射線を蛍光に変換するシンチレータと、半導体光電子増倍素子が２次元マトリックス状に配列されているとともに蛍光を検出する光検出器とを備えればより望ましい。

【0029】

［作用・効果］上述の構成は、本発明のより具体的な構成を示すものとなっている。本発明の半導体光電子増倍素子を備えた光検出器および放射線検出器は、時間分解能が改善され、正確な時間情報を用いた鮮明な放射線画像を生成するのに適したものとなっている。

【0030】

また、上述の半導体光電子増倍素子において、光の入射位置を区別する複数の出力端子を備え、多チャンネルタイプとなっていればより望ましい。

【0031】

［作用・効果］上述の構成は、本発明のより具体的な構成を示すものとなっている。本発明は、多チャンネルタイプの半導体光電子増倍素にも適用することができる。

【発明の効果】

【0032】

本発明の構成によれば、フォトダイオードに接続された２値化回路を有している。あるフォトダイオードが光子を検出したときに生じた電流の一部は、フォトダイオードと抵抗を介して並列に接続されている隣のフォトダイオードに流れ込む。このときの電流は、隣のフォトダイオードの寄生容量に充電され解放される。しかし、解放された電流は、２値化回路によって阻まれて出力端子側に流れず、２値化回路をオンオフすることもできない。したがって、本発明の構成によれば、寄生容量の影響を受けずに光を検出することができる。したがって、本発明によれば高い検出精度および良好な時間分解能を有する半導体光電子増倍素子が提供できる。

【図面の簡単な説明】

【0033】

【図1】本発明に係る放射線検出器の構成を説明する斜視図である。

【図2】本発明に係る光検出器の構成を説明する平面図である。

【図3】本発明に係る半導体光電子増倍素子の構成を説明する平面図である。

【図4】本発明に係る半導体光電子増倍素子の等価回路図である。

【図5】本発明に係るＡＤ変換回路を説明する模式図である。

【図6】本発明の半導体光電子増倍素子の動作を説明知る模式図である。

【図7】本発明の半導体光電子増倍素子の動作を説明知る模式図である。

【図8】本発明の半導体光電子増倍素子の動作を説明知る模式図である。

【図9】本発明の半導体光電子増倍素子の動作を説明知る模式図である。

【図10】本発明の１変形例について説明する等価回路図である。

【図11】本発明の１変形例の動作について説明する模式図である。

【図12】本発明の１変形例について説明する等価回路図である。

【図13】本発明の１変形例について説明する等価回路図である。

【図14】本発明の１変形例について説明する等価回路図である。

【図15】本発明の１変形例について説明する等価回路図である。

【図16】従来構成の半導体光電子増倍素子の構成を説明する平面図である。

【図17】従来構成の半導体光電子増倍素子の構成を説明する等価回路図である。

【図18】従来構成の半導体光電子増倍素子の問題点を説明する等価回路図である。

【図19】従来構成の半導体光電子増倍素子の問題点を説明する等価回路図である。

【図20】従来構成の半導体光電子増倍素子の問題点を説明する等価回路図である。

【図21】従来構成の半導体光電子増倍素子の問題点を説明する模式図である。

【発明を実施するための形態】

【0034】

以降、本発明を実施するための形態について説明する。

【実施例1】

【0035】

＜放射線検出器の構成＞
図１は、本発明に係る放射線検出器１の構成を示している。本発明に係る放射線検出器１は、γ線を検出することができ、ＰＥＴ(Positron Emission Tomography)装置などに搭載される。

【0036】

放射線検出器１の構成について簡単に説明する。放射線検出器１は、図１に示すようにγ線を蛍光に変換するシンチレータ２と、蛍光を検出する光検出器３とを備えている。そして、シンチレータ２と光検出器３との介在する位置には、蛍光を授受するライトガイド４が備えられている。

【0037】

シンチレータ２は、シンチレータ結晶が二次元的に配列されて構成されている。シンチレータ結晶Ｃは、Ｃｅが拡散したＬｕ_{２（１−Ｘ）}Ｙ_２ＸＳｉＯ_５（以下、ＬＹＳＯとよぶ）によって構成されている。そして、光検出器３は、どのシンチレータ結晶が蛍光を発したかという蛍光発生位置を特定することができるようになっているとともに、蛍光の強度や、蛍光の発生した時刻をも特定することができる。放射線検出器１は、蛍光の強度により検出したγ線のエネルギーを求め、エネルギーデータを出力することができる。また、実施例１の構成のシンチレータ２は、採用しうる態様の例示にすぎない。したがって、本発明の構成は、これに限られるものではない。

【0038】

図２は、光検出器３の構成を説明している。光検出器３には、複数の半導体光電子増倍素子３ａが２次元マトリックス状に配列されている。半導体光電子増倍素子３ａは、例えば１ミリメートル×１ミリメートルの正方形の形状をしている。半導体光電子増倍素子３ａは、蛍光が入射すると、蛍光の入射時間と、蛍光の強さを検出することができる。

【0039】

図３は、半導体光電子増倍素子３ａの構成を説明している。半導体光電子増倍素子３ａには、複数のフォトダイオードが２次元マトリックス状に配列している。フォトダイオードは、例えば、半導体光電子増倍素子に縦１００列、横１００行配列される。フォトダイオードは、蛍光を構成する光子が入射すると、ある一定の時間蛍光を検出した旨の信号を出力する。以降の説明において、半導体光電子増倍素子３ａに設けられるフォトダイオードを単にダイオードＤと呼ぶことにする。ダイオードＤは、本発明のフォトダイオードに相当する。

【0040】

図４は、半導体光電子増倍素子３ａの等価回路を表している。半導体光電子増倍素子３ａには、複数のダイオードＤが後述のアノード側抵抗Ｒａおよびカソード側抵抗Ｒｋを介して並列に接続されて構成される。半導体光電子増倍素子３ａには、直列に接続された３つの素子Ｒｋ，D，Ｒａから構成されるモジュールが極性が同じになるように並列に接続されていると表現することもできる。

【0041】

このダイオードＤの各々には、様々な素子が取り付けられている。１つのダイオードＤとこれに取り付けられる素子との接続の様子について説明する。１つのダイオードＤのアノードａ側には、アノード側抵抗Ｒａが直列に接続されており、ダイオードＤのカソードｋ側には、カソード側抵抗Ｒｋが直列に接続されている。そして、ダイオードＤのカソードｋは、カソード側抵抗Ｒｋを介してバイアス電圧供給端子Ｖｂ１に接続されている。同様に、ダイオードＤのアノードａは、アノード側抵抗Ｒａを介してバイアス電圧供給端子Ｖｂ２に接続されている。つまり、バイアス電圧供給端子Ｖｂ１は、カソード側抵抗ＲｋにおけるダイオードＤが接続されていないダイオード非接続ノードに接続され、バイアス電圧供給端子Ｖｂ２は、アノード側抵抗ＲａにおけるダイオードＤが接続されていないダイオード非接続ノードに接続されている。バイアス電圧供給端子Ｖｂ１およびバイアス電圧供給端子Ｖｂ２は、本発明の供給端子に相当し、アノード側抵抗Ｒａは、本発明のダイオード接続抵抗に相当する。また、カソード側抵抗Ｒｋは、本発明のダイオード接続抵抗に相当する。

【0042】

バイアス電圧供給端子Ｖｂ１には、バイアス電圧供給端子Ｖｂ２よりも高い電圧が供給されている。したがって、ダイオードＤには、逆方向にバイアス電圧が印加されていることになる。したがって、ダイオードＤには、電流が流れていない状態となっている。しかし、ダイオードＤの両極にかけられている電圧は、ブレークダウン電圧Ｖｂｄを超えているので、ダイオードＤは、厳密には、バイアス電圧供給端子Ｖｂ１からバイアス電圧供給端子Ｖｂ２に向かう電流の通過を僅かに許容している。このダイオードＤの両極にかけられている電圧は、ダイオードＤが破壊し始める電圧よりも十分に低く抑えられている。

【0043】

ダイオードＤのアノードａとアノード側抵抗Ｒａとの間に位置する中間ノードは、ＡＤ変換回路１１の入力に接続されている。このＡＤ変換回路１１の機能については後述のものとする。ＡＤ変換回路１１の出力は、後述の変換抵抗Ｒｏを介して半導体光電子増倍素子３ａの出力端子Ｉｏｕｔに接続されている。ＡＤ変換回路１１は、本発明の２値化回路に相当する。

【0044】

このように、ダイオードＤの各々には、３つの抵抗Ｒａ，Ｒｋ，Ｒｏと１つのＡＤ変換回路１１とが図４に示すように接続され、１つのモジュールが構成されている。このモジュールが同極性に複数個並列に接続されて半導体光電子増倍素子３ａが構成されている。半導体光電子増倍素子３ａが有するＡＤ変換回路１１の出力端子の各々は、変換抵抗Ｒｏを介して共通の出力端子Ｉｏｕｔに接続される。したがって、出力端子Ｉｏｕｔからは半導体光電子増倍素子３ａが有する全てのＡＤ変換回路１１の出力の合計が出力されることになる。正確には、出力端子Ｉｏｕｔの出力は、ＡＤ変換回路１１の各々が発生させた電圧変化が電流に変換されたものである。

【0045】

ＡＤ変換回路１１の機能について説明する。ＡＤ変換回路１１は、アナログデータとなっているダイオードＤからの出力信号をデジタルデータに変換する回路であり、具体的には、インバータ回路で構成される２値化回路である。つまりＡＤ変換回路１１は、ダイオードの出力を、パルス状に整形して出力するのである。

【0046】

ＡＤ変換回路１１が行う波形の整形について具体的に説明する。図５上側は、ダイオードＤからの出力信号を模式的に表している。ダイオードＤからの出力は、実は、図のような三角波形状の電圧変化である。このような信号をＡＤ変換回路１１に入力すると、ＡＤ変換回路１１からは、図５下側のような井戸型の波形の電圧変化が出力される。具体的には、ＡＤ変換回路１１には閾値が設けられており、ＡＤ変換回路１１は、入力の電圧が増加して閾値を超えるまで所定の電圧Ｖｈを出力し続ける。そして、ＡＤ変換回路１１は、入力の電圧が閾値を超えると、Ｖｌを出力し始める。その後、ＡＤ変換回路１１は、入力の電圧が減少して閾値を下回るまでＶｌＶを出力する。そして、ＡＤ変換回路１１は、入力の電圧が閾値を下回ると、再び所定の電圧Ｖｈを出力し始め、ダイオードＤから次の信号が入力されるまで、この状態を維持する。図５上側のＶｓは、ＡＤ変換回路１１に設定された閾値を表している。また、図５下側のＶｈは、ＡＤ変換回路１１に設定された所定の電圧を表している。

【0047】

変換抵抗Ｒｏについて説明する。この変換抵抗Ｒｏは、ＡＤ変換回路１１の動作を信号として取り出す目的で設けられている。ＡＤ変換回路１１は単に電圧の変化を出力するに過ぎないので、出力からなにかしらの電流信号が出力されるというわけではない。そこで、この電圧変化を電流の増減に変換する変換抵抗ＲｏがＡＤ変換回路１１に接続されている。変換抵抗Ｒｏを通過する電流は、ＡＤ変換回路１１の出力の電圧に応じて変化する。そして、変換抵抗Ｒｏを通過した電流は、半導体光電子増倍素子３ａの出力端子Ｉｏｕｔに出力される。このようにして、ＡＤ変換回路１１の出力端子の電圧変化は、変換抵抗Ｒｏにより電流信号に変換されて半導体光電子増倍素子３ａの出力端子Ｉｏｕｔに出力されるのである。

【0048】

＜半導体光電子増倍素子の動作＞
次に、半導体光電子増倍素子３ａの動作について説明する。半導体光電子増倍素子３ａの有するダイオードＤのうちの１つに光子が入射すると、ダイオードＤがガイガー放電を起こし、バイアス電圧供給端子Ｖｂ１からバイアス電圧供給端子Ｖｂ２に向けて電流（Ｖｂ１＿Ｖｂ２間電流）が流れる。すると、ダイオードＤのアノードａとアノード側抵抗Ｒａとの間に位置する中間ノードの電圧が変化する。このようにダイオードＤがガイガー放電を起こすと、ダイオードＤの両極にかかる電圧が低下するので、ダイオードＤは、ガイガー放電状態から復旧し、再びＶｂ１＿Ｖｂ２間電流を流さなくなる。すると、ダイオードＤのアノードａの電圧（中間ノードの電圧）は光子入射前に戻る。この様にして、ダイオードＤに光子が入射すると、図５上側で説明した三角形状の電圧変化が中間ノードに発生するのである。中間ノードにおける三角形状の電圧変化は、ＡＤ変換回路１１により２値化されたあと、変換抵抗Ｒｏにより電流信号に変換され、出力端子Ｉｏｕｔに流れる。

【0049】

＜実施例１の構成における利点＞
ところで、ダイオードＤは、寄生容量を有している。この寄生容量は、従来構成において、正確な光検出の妨げとなっている。しかし、実施例１の構成によれば、寄生容量の影響を受けずに光検出が可能となっている。実施例１に係る信号の取り出しと寄生容量との関係について具体的に説明する。

【0050】

図６は、あるダイオードＤに蛍光が入射した状態を示している。図６においては、光子が入射したダイオードＤの隣に配列しているフォトダイオードをダイオードの記号を用いて描いていない。図６においては、隣のダイオードは寄生容量を有するコンデンサとして表すことにし、符号Ｄ＿ｃｐを付すことにする。従って、図６中の符号Ｄ＿ｃｐで表されるコンデンサは、実際にはフォトダイオードの寄生容量である。

【0051】

図６のダイオードＤに光子が入射するとガイガー放電が起こりＶｂ１＿Ｖｂ２間電流が流れる。この電流の一部は、点線で示すように隣のダイオード（図６においてはＤ＿ｃｐ）に回り込んでしまう。この回り込んだ電流は、寄生容量Ｄ＿ｃｐに充電され、徐々に解放される。この解放された電流は、ＡＤ変換回路１１に阻まれて出力端子Ｉｏｕｔ側に流れることはできない。従って、従来構成のように寄生容量Ｄ＿ｃｐから解放された電流が徐々に出力端子Ｉｏｕｔに向けて流れるということはないのである。

【0052】

ところで、電流の解放に伴い、ＡＤ変換回路１１に電圧変化が入力される。仮に、この電圧変化に応じてＡＤ変換回路１１が動作してしまうと、光が入射していないダイオードから光入射を示す信号が出力端子Ｉｏｕｔから出力されてしまうことになる。しかし、実施例１の構成によれば、このようなＡＤ変換回路１１の誤作動が起こらないように工夫されている。

【0053】

すなわち、ＡＤ変換回路１１に設定されているオンオフに関する閾値が上述のような誤作動を引き起こさないように十分に高く設定されている。寄生容量Ｄ＿ｃｐに充電された電流は僅かなものであり、これに伴う中間ノードの電圧変化も僅かである。実施例１の構成によればＡＤ変換回路１１に設定されている閾値は、寄生容量Ｄ＿ｃｐに起因する電圧の変動よりも高い値が設定されている。したがって、寄生容量Ｄ＿ｃｐが電流を解放することによってＡＤ変換回路１１の入力に電圧の僅かな変動が入力されたとしても、この電圧の変動は、ＡＤ変換回路１１にとって閾値に満たない変動に過ぎない。したがって、ＡＤ変換回路１１は、この電圧の変動によって、出力電圧を変更させることがないのである。このようにして、ＡＤ変換回路１１は、寄生容量Ｄ＿ｃｐに起因する電圧の変動により誤作動することがない。

【0054】

なお、実施例１の構成においては、従来の構成と比べて、寄生容量Ｄ＿ｃｐに回り込む電流も抑制されている。すなわち、電流が寄生容量Ｄ＿ｃｐまで到達するまでにアノード側抵抗Ｒａを通過しなければならないからである。

【0055】

＜実施例１の構成における別の利点＞
実施例１の構成は、上述の利点の他に別の利点を有しているのでこれについて説明する。ダイオードＤは、室温条件により特性が変化する。実施例１の構成によれば、この特性の変化の影響を受けることなく蛍光を検出できる。

【0056】

図７は、室温が低温の条件でダイオードＤが動作する様子を示しており、図８は、室温が高温の条件でダイオードＤが動作する様子を示している。図７左側は、ダイオードＤにかけられる電圧を電位として表している。図中の点線は、ブレークダウン電圧を表す電位で、ブレークダウン電圧は符号Ｖｂｄで表すものとする。このとき、ダイオードＤのカソードｋの電位は、このブレークダウン電圧Ｖｂｄに相当する電位よりも高い必要がある。さもなければ、ダイオードＤのガイガー放電現象が生じず、蛍光の検出ができなくなるからである。図７中央は、ダイオードＤに蛍光（光子）が入射した場合を表している。すなわち、ダイオードＤに蛍光が入射すると、Ｖｂ１＿Ｖｂ２間電流が流れる。図中においてＶｂ１＿Ｖｂ２間電流は、Ｉ（Ｖｂ１＿Ｖｂ２）として表している。図７右側は、低温状態においてダイオードＤが出力した電圧変化を表している。この電圧変化の発生の詳細は既に説明済みである。

【0057】

図８左側は、高温状態のダイオードＤにかけられる電圧を電位として表している。図中の点線は、ブレークダウン電圧Ｖｂｄを表す電位である。図７と図８とを比較することにより、ダイオードＤが高温となるに従いブレークダウン電圧Ｖｂｄが上昇することがわかる。このようなブレークダウン電圧Ｖｂｄの温度による変動は、ダイオードＤが有する特性の一つである。

【0058】

ところでダイオードＤの両極にかけられる電圧は、室温によらず一定である。ということは、ダイオードＤが高温となると、図８左側に示すように、ダイオードＤの両極間の電圧がブレークダウン電圧Ｖｂｄに近づいてしまうことになる。このような状態で蛍光がダイオードＤに入射すると、図８中央に示すようにＶｂ１＿Ｖｂ２間電流が小さくなってしまう。図８右側は、高温状態においてダイオードＤが出力した電圧変化を表している。

【0059】

この様に、ダイオードＤの出力は、室温の変化に応じて、見かけ上変化する。従来の構成においては、この影響を除く目的で補正をする必要がある。すなわち、従来構成によれば室温に応じて半導体光電子増倍素子３ａの出力信号の増幅率を調整、あるいは印加するバイアス電圧を調整する必要がある。

【0060】

一方、実施例１の構成によれば、この様な増幅率の調整をする必要がない。図９は、実施例１の構成を説明している。図中の左上のグラフは、低温状態のダイオードＤの出力を表し、右上のグラフは、高温状態のダイオードＤの出力を表している。このうち、図中の左上に係る低温状態における電圧変化は、ＡＤ変換回路１１により図中の左下のように変換される。同様に図中の右上に係る高温状態における電圧変化は、ＡＤ変換回路１１により図中の右下のように変換される。高温状態と低温状態とを比較すれば分かるように、ＡＤ変換回路１１がオンオフすることで出力される電圧の変動幅は、温度によらず一定となっている。したがって、ＡＤ変換回路１１から出力される電圧の変動幅は、温度によって変動しないのである。この様な構成とすることで、室温変化に影響を受けず一定の検出信号を出力できる半導体光電子増倍素子３ａが提供できる。

【0061】

また、ダイオードＤのブレークダウン電圧には、バラツキがある。したがって従来の構成によれば、ダイオードＤの各々によって出力のバラツキが生じてしまう。Ｖｂ１＿Ｖｂ２間電流は、ブレークダウン電圧とダイオードＤに印加される電圧との関係により決まるからである。一方、実施例１の構成によれば、この様な出力のバラツキが生じない。ＡＤ変換回路１１がオンオフすることで出力される電圧の変動幅は、ダイオードＤのブレークダウン電圧によらず一定となっているからである。したがって、ＡＤ変換回路１１から出力される電圧の変動幅は、ダイオードＤのブレークダウン電圧のバラツキによって変動しない。この様な構成とすることで、ダイオードＤの個体差に影響を受けず一定の検出信号を出力できる半導体光電子増倍素子３ａが提供できる。

【0062】

以上のように、本発明の構成によれば、ダイオードＤに接続されたＡＤ変換回路１１を有している。この様な構成することにより、ダイオードＤから出力された電圧変化は、ＡＤ変換回路１１によりデジタル化されて出力されることになる。あるダイオードＤが光子を検出したときに生じた電流の一部は、ダイオードＤと並列に接続されている隣のダイオードＤに流れ込む。このときの電流は、隣のダイオードＤの寄生容量Ｃｐに充電され、しばらくして半導体光電子増倍素子３ａの出力端子Ｉｏｕｔに流れ込もうとする。しかし、この寄生容量Ｃｐから解放される電流は、ＡＤ変換回路１１によって阻まれて出力端子Ｉｏｕｔ側に流れることができない。しかもこの電流は、光子を検出したときに生じた電流の一部であり、微弱である。したがって、寄生容量Ｃｐから解放される電流によってＡＤ変換回路１１に入力される電圧変化は、ＡＤ変換回路１１をオンオフできるほど強いものではない。したがって、本発明の構成によれば、寄生容量Ｃｐから解放される電流の影響を受けずに光を検出することができる。したがって、本発明によれば高い検出精度および良好な時間分解能を有する半導体光電子増倍素子３ａが提供できる。

【0063】

また、本発明の半導体光電子増倍素子３ａを備えた光検出器および放射線検出器は、信号精度および時間分解能が改善され、鮮明な放射線画像を生成するのに適したものとなっている。

【0064】

本発明は、上述の構成に限られず、下記のように変形実施することができる。

【0065】

（１）上述の実施例においては、ＡＤ変換回路１１は、変換抵抗Ｒｏに直接接続されていたが、本発明はこの構成に限られない。すなわち、図１０に示すように、ＡＤ変換回路１１は、パルス幅調整回路１２を介して変換抵抗Ｒｏに接続されるようにしてもよい。パルス幅調整回路１２は、ダイオードＤの出力をＡＤ変換回路１１が整形したものを更に整形するものである。

【0066】

パルス幅調整回路１２は、入力されるパルスの時間幅が、ある下限値と上限値との間にあるとき、所定の時間幅のパルスを出力するようになっている。したがって、パルス幅調整回路１２は、下限値、上限値、出力されるパルスの時間幅を示す設定値が設けられていることになる。このパルス幅調整回路１２は、ＡＤ変換回路１１が出力するパルスの時間的な長さを一定にして出力するものであり、ＡＤ変換回路１１と変換抵抗Ｒｏとの間に設けられる。

【0067】

パルス幅調整回路１２を設けるような構成とすると、更に信頼性の高い信号が出力できる半導体光電子増倍素子３ａが提供できる。実施例１の構成からの改善点について説明する。図９の構成によれば、確かにＡＤ変換回路１１から出力される電圧の高さ（オンオフすることで出力される電圧の変動幅）に温度依存性はない。しかし、高温状態の時にＡＤ変換回路１１から出力されるパルスの時間幅は、低温状態のときよりも狭くなっている。高温状態のダイオードＤのアノードａにおける電圧がＡＤ変換回路１１で設定された閾値を上回っている時間が低温状態のときと比べて短いからである。

【0068】

図１１は、本変形例の構成によってダイオードＤの出力がどのように整形されるかを表している。図１１左側は、ダイオードＤの出力を表している。図１１左側を見れば分かるように、ダイオードＤの温度が上昇するほど、ダイオードＤから出力される電圧変化は小さくなっている。図１１中央は、ＡＤ変換処理後の電圧変化の波形を表している。これによれば、いずれの温度条件においても、ダイオードＤの出力は、パルスの大きさ（電圧の変化の大きさ）が同じになるように電圧変化の波形が整形されている。しかし、この時点では、パルスの時間幅は温度によってバラツキがある。

【0069】

図１１右側は、パルス幅調整処理後の電圧変化の波形を表している。これによれば、いずれの温度条件においても、ダイオードＤの出力は、パルスの大きさが同じであるとともに、パルスの時間幅も同じとなっている。このような構成とすれば、半導体光電子増倍素子３ａが有するダイオードＤの各々は、室温によらず常に同じパルスを出力できるようになる。

【0070】

実施例１の構成では、ＡＤ変換回路１１が出力するパルスの幅が一定とならない。ダイオードＤがガイガー放電の放電量について温度依存性を有しているからである。上述の構成とすることにより、パルス幅調整回路１２は、ＡＤ変換回路１１から出力されるパルスの時間長を一定として出力する。これによりダイオードＤの温度によらず、一定のパルスを出力できる半導体光電子増倍素子３ａが提供できる。

【0071】

（２）上述の実施例においては、ＡＤ変換回路１１は、ダイオードＤとアノード側抵抗Ｒａとの間の中間ノードに接続されていたが、本発明はこの構成に限られない。この構成に代えて、図１２に示すようにＡＤ変換回路１１の入力をダイオードＤとカソード側抵抗Ｒｋとの間の中間ノードに接続するようにしてもよい。なお、この場合にアノード側抵抗Ｒａを省いた構成とすることもできる。

【0072】

（３）上述の構成によれば、１つのダイオードＤに対しアノード側抵抗Ｒａ，カソード側抵抗Ｒｋ，ＡＤ変換回路１１，および変換抵抗Ｒｏが１つずつ備えられていたが、本発明はこの構成に限られない。複数のダイオードＤに対しアノード側抵抗Ｒａ，カソード側抵抗Ｒｋ，ＡＤ変換回路１１，および変換抵抗Ｒｏを１つずつ備えるような構成としてもよい。すなわち、図１３に示すように、ダイオードＤの両極に抵抗を介さずに補助ダイオードＤｈを極性を一致させた状態で並列に接続するようにしてもよい。すなわち、本変形例の構成は、ダイオードＤのＡＤ変換回路１１の接続ノードに抵抗を介さずに極性を一致させた状態で補助フォトダイオード（ダイオードＤｈ）がダイオードＤと並列に設けられている。また、本変形例の構成はダイオードＤのカソード側抵抗Ｒｋの接続ノードに抵抗を介さずに極性を一致させた状態で補助フォトダイオード（ダイオードＤｈ）がダイオードＤと並列に設けられていると表現することもできる。

【0073】

このとき、ダイオードＤおよび補助ダイオードＤｈは、抵抗を介さずに直接に並列接続されており、ＡＤ変換回路１１の入力は、複数のダイオードに接続されていることになる。この構成において、抵抗を介さず並列に接続された各ダイオードＤ，Ｄｈからの出力は、合計されてＡＤ変換回路１１に送出されることになる。

【0074】

このように、本変形例におけるダイオードＤの各々には、３つの抵抗Ｒａ，Ｒｋ，Ｒｏ，複数の補助ダイオードＤｈおよび１つのＡＤ変換回路１１が図１３に示すように接続され、１つのモジュールが構成されている。このモジュールが複数個並列に接続されて半導体光電子増倍素子３ａが構成されている。この様な構成とすることにより、光検出器の配線を簡略化することができる。補助ダイオードＤｈは、本発明の補助フォトダイオードに相当する。

【0075】

また、図１３の構成において、補助ダイオードＤｈのカソード側の各々に抵抗を直列に挿入するような構成としてもよい。この構成では、補助ダイオードＤｈは、ダイオードＤに極性を一致させた状態で補助フォトダイオードＤｈのカソードｋ側に接続された抵抗を介してフォトダイオードＤと並列に設けられている。また、この構成は、ダイオードＤのＡＤ変換回路１１の接続ノードに抵抗を介さずに極性を一致させた状態で補助フォトダイオードＤｈがダイオードＤおよびダイオード接続抵抗と並列に設けられていると表現することもできる。

【0076】

（４）また、本発明の実施に際しては、図１４に示すように、ダイオードＤの両端にＡＤ変換回路を設けるようにしてもよい。この構成によれば、入力端子がダイオードＤとアノード側抵抗Ｒａとの間の中間ノードに接続されたアノード側ＡＤ変換回路１１ａと、入力端子がダイオードＤとカソード側抵抗Ｒｋとの間の中間ノードに接続されたカソード側ＡＤ変換回路１１ｋとを有している。なお、この構成において、アノード側ＡＤ変換回路１１ａに接続された変換抵抗Ｒｏを符号Ｒｏ＿ａで表すことにし、カソード側ＡＤ変換回路１１ｋに接続された変換抵抗Ｒｏを符号Ｒｏ＿ｋで表すことにする。アノード側ＡＤ変換回路１１ａは、本発明のアノード側２値化回路に相当し、カソード側ＡＤ変換回路１１ｋは、本発明のカソード側２値化回路に相当する。すなわち、本変形例の構成は、ダイオードＤにＡＤ変換回路を介して接続された複数の変換抵抗Ｒｏ＿ａ，Ｒｏ＿ｋの出力のそれぞれに接続された複数の出力端子Ｉｏｕｔ＿ａ，Ｉｏｕｔ＿ｋを有している。

【0077】

本変形例においては、半導体光電子増倍素子３ａは、２系統の出力端子を有している。すなわち、図１５に示すように、アノード側ＡＤ変換回路１１ａが有する出力のそれぞれは、共通の出力端子Ｉｏｕｔ＿ａに接続され、カソード側ＡＤ変換回路１１ｋが有する出力のそれぞれは、共通の出力端子Ｉｏｕｔ＿ｋに接続されている。この様にすることで、より正確な光の検出が可能な半導体光電子増倍素子３ａが提供できる。すなわち、例えば、出力端子Ｉｏｕｔ＿ａを入射光の強度を弁別する回路に接続し、出力端子Ｉｏｕｔ＿ｋを入射光の発生時間を弁別する回路に接続することができる。この様にすることで、２種類の弁別回路が干渉してノイズを発生させてしまうことがないので、半導体光電子増倍素子３ａの精度は向上する。なお、上述の例において、出力端子Ｉｏｕｔ＿ａの代わりに出力端子Ｉｏｕｔ＿ｋを用いてもよく、出力端子Ｉｏｕｔ＿ｋの代わりに出力端子Ｉｏｕｔ＿ａを用いてもよい。

【0078】

また、出力端子Ｉｏｕｔ＿ｋの出力を各種弁別に用い、出力端子Ｉｏｕｔ＿ａの出力を参照用として用いるようにすることもできる。この様にすることで信頼性の高い半導体光電子増倍素子３ａが提供できる。なお、この構成において、出力端子Ｉｏｕｔ＿ａの出力を各種弁別に用い、出力端子Ｉｏｕｔ＿ｋの出力を参照用として用いるようにしてもよい。

【0079】

このように、上述のようにフォトダイオード１つにつき２種類のＡＤ変換回路１１を有するようにすれば、ＡＤ変換回路１１のそれぞれを異なる用途に用いることができる。例えば、ＡＤ変換回路１１のうちの一つを蛍光強度弁別用とし、もう一つを検出時刻弁別用として、検出精度が向上した半導体光電子増倍素子３ａを提供することができる。

【0080】

（５）なお、出力端子Ｉｏｕｔ＿ｋおよびＩｏｕｔ＿ａの出力を差動信号として用いるようにすることもできる。この様にすることでノイズ耐性の高い半導体光電子増倍素子３ａが提供できる。

【0081】

（６）また、実施例の構成を、多チャンネルタイプの半導体光電子増倍素子としてもよい。このような多チャンネルタイプの半導体光電子像倍素子は、素子のどの位置に光が入射したのかを区別できるようになっている。このような素子は、出力端子が１つではなく任意のフォトダイオードに接続されたＡＤ変換回路１１および変換抵抗Ｒｏの出力を接続した複数の出力端子が設けられている。すなわち、素子におけるダイオードＤ群が配列されている全領域を例えば４つの領域に分け、この４つの領域ごとに独立した出力端子を備えるように構成されている。したがって、この様な素子には、図４で説明したダイオードＤの並列接続回路が独立に４つ設けられていることになる。このように、４つの出力端子は、光の入射位置を区別する目的で設けられている。なお、この場合においても、バイアス電圧供給端子Ｖｂ１， Ｖｂ２は、４回路の間で共通としてもよい。

【産業上の利用可能性】

【0082】

以上のように、本発明は、医療分野や工業分野における放射線検出器に適している。

【符号の説明】

【0083】

Ｄ ダイオード（フォトダイオード）
Ｄｈ 補助ダイオード（補助フォトダイオード）
Ｒａ アノード側抵抗（ダイオード接続抵抗）
Ｒｋ カソード側抵抗（ダイオード接続抵抗）
Ｒｏ 変換抵抗
Ｖｂ１ バイアス電圧供給端子（供給端子）
Ｖｂ２ バイアス電圧供給端子（供給端子）
３ａ 半導体光電子増倍素子
１１ ＡＤ変換回路（２値化回路）
１１ａ アノード側ＡＤ変換回路（アノード側２値化回路）
１１ｋ カソード側ＡＤ変換回路（カソード側２値化回路）
１２ パルス幅調整回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】