特許 5742712 炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5742712

(24)【登録日】2015年5月15日

(45)【発行日】2015年7月1日

(54)【発明の名称】炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/12 20060101AFI20150611BHJP

   H01L 29/78 20060101ALI20150611BHJP

   H01L 29/739 20060101ALI20150611BHJP

   H01L 21/336 20060101ALI20150611BHJP

【ＦＩ】

   H01L29/78 652T

   H01L29/78 655Z

   H01L29/78 658A

   H01L29/78 658E

【請求項の数】9

【全頁数】11

(21)【出願番号】特願2011-290203(P2011-290203)

(22)【出願日】2011年12月29日

(65)【公開番号】特開2013-140857(P2013-140857A)

(43)【公開日】2013年7月18日

【審査請求日】2014年7月28日

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】特許業務法人深見特許事務所

(72)【発明者】

【氏名】和田 圭司

(72)【発明者】

【氏名】増田 健良

【審査官】 須原 宏光

(56)【参考文献】

【文献】 特開２０１１−６６３９０（ＪＰ，Ａ）

【文献】 国際公開第２０１１／００７４８３（ＷＯ，Ａ１）

【文献】 特開２００７−２４２７９７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

単結晶基板上に、前記単結晶基板上に面する第１の面と前記第１の面と反対の第２の面とを有し、炭化珪素から作られ第１導電型を有するドリフト層を形成する工程と、
前記ドリフト層の前記第２の面上に、炭化珪素から作られ第２導電型を有するコレクタ層を形成する工程と、
前記単結晶基板を除去することによって前記ドリフト層の前記第１の面を露出する工程と、
前記ドリフト層の前記第１の面に位置し前記第１導電型と異なる第２導電型を有するボディ領域と、前記ボディ領域によって前記ドリフト層から隔てられるように前記ボディ領域の上に位置し前記第１導電型を有するエミッタ領域とを形成する工程と、
前記ドリフト層と前記エミッタ領域とをつなぐように前記ボディ領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記エミッタ領域および前記ボディ領域の各々に接するエミッタ電極を形成する工程とを備える、炭化珪素半導体装置の製造方法。

【請求項2】

前記単結晶基板は炭化珪素から作られている、請求項１に記載の炭化珪素半導体装置の製造方法。

【請求項3】

前記単結晶基板は第１導電型を有する、請求項２に記載の炭化珪素半導体装置の製造方法。

【請求項4】

前記第１導電型はｎ型である、請求項２または３に記載の炭化珪素半導体装置の製造方法。

【請求項5】

前記コレクタ層を形成する工程は、不純物イオンを注入する工程を含む、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項6】

前記コレクタ層を形成する工程は、導電型不純物を添加しながら炭化珪素を成長させる工程を含む、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項7】

前記ドリフト層の前記第２の面上に、第１導電型を有し、前記ドリフト層の不純物濃度に比して高い不純物濃度を有するフィールドストップ層を形成する工程をさらに備え、
前記フィールドストップ層および前記コレクタ層を形成する工程によって、前記ドリフト層上に位置する前記フィールドストップ層と、前記フィールドストップ層上に位置するコレクタ層とが形成される、請求項１〜６のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項8】

前記ドリフト層の結晶性は前記コレクタ層の結晶性に比して高い、請求項１〜７のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項9】

前記コレクタ層は１×１０¹⁸／ｃｍ³以上の不純物濃度を有する、請求項１〜８のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、炭化珪素半導体装置の製造方法に関するものである。

【背景技術】

【0002】

特開２００８−２８８３４９号公報（特許文献１）によれば、シリコン基板を用いたｎ型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。このＩＧＢＴのｐ型コレクタ層は、シリコン基板のエミッタ側の構造が形成された後に、イオン注入および熱処理によって形成される。

【0003】

近年、電力用半導体装置用の基板として、シリコン基板に代わって炭化珪素基板を用いることが検討されている。炭化珪素（ＳｉＣ）中にイオン注入された不純物を活性化するための熱処理温度は通常１５００℃程度以上であり、シリコン中にイオン注入された不純物を活性化するための熱処理温度に比してはるかに高い。よって炭化珪素基板を用いたＩＧＢＴの製造方法において上記特開２００８−２８８３４９号公報の技術が適用されると、エミッタ側の構造に対して、高温加熱に起因したダメージを与えてしまう。よってこの技術の適用は困難である。

【0004】

特表２０１０−５２９６４６号公報（特許文献２）によれば、ｎ型炭化珪素基板上にｐ型炭化珪素エピタキシャル層が形成され、次に半導体装置の構造が形成され、次にｎ型炭化珪素基板の少なくとも一部が除去される。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００８−２８８３４９号公報

【特許文献2】特表２０１０−５２９６４６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

上記特表２０１０−５２９６４６号公報に記載の技術によりＩＧＢＴが製造される場合、炭化珪素基板の除去によってｐ型炭化珪素エピタキシャル層（コレクタ層）を確実に露出させようとすると、工程ばらつきを考慮すれば、不可避的にコレクタ層の一部も除去せざるを得ない。この結果、コレクタ層の厚さがばらついてしまい、これにより半導体装置の装置間での特性ばらつきが生じる。

【0007】

本発明は、上記のような課題を解決するために成されたものであり、その目的は、特性ばらつきの小さい炭化珪素半導体装置の製造方法を提供することである。

【課題を解決するための手段】

【0008】

本発明の炭化珪素半導体装置の製造方法は次の工程を有する。単結晶基板上に、単結晶基板上に面する第１の面と、第１の面と反対の第２の面とを有し、炭化珪素から作られ第１導電型を有するドリフト層が形成される。ドリフト層の第２の面上に、炭化珪素から作られ第２導電型を有するコレクタ層が形成される。単結晶基板を除去することによってドリフト層の第１の面が露出させられる。ドリフト層の第１の面に位置し第１導電型と異なる第２導電型を有するボディ領域と、ボディ領域によってドリフト層から隔てられるようにボディ領域の上に位置し第１導電型を有するエミッタ領域とが形成される。ドリフト層とエミッタ領域とをつなぐようにボディ領域上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。エミッタ領域およびボディ領域の各々に接するエミッタ電極が形成される。

【0009】

この製造方法によれば、コレクタ層は単結晶基板上にドリフト層を介して形成される。よって単結晶基板が除去される際にコレクタ層の一部まで除去されることを避けることができる。よって単結晶基板の除去工程のばらつきに起因したコレクタ層の厚さばらつきの発生を避けることができる。よって炭化珪素半導体装置におけるコレクタ層の厚さばらつきを抑制することができる。よって炭化珪素半導体装置の特性ばらつきを抑制することができる。

【0010】

上記製造方法において単結晶基板は炭化珪素から作られていてもよい。これにより単結晶基板の材料と、その上に形成されるドリフト層の材料とが共に炭化珪素となる。よってより品質の高いドリフト層を形成しやすくなる。

【0011】

上記製造方法において単結晶基板は第１導電型を有していてもよい。これにより、単結晶基板の導電型と、その上に形成されるドリフト層の導電型とが共に第１導電型となる。言い換えれば、単結晶基板の導電型と、その上に形成されるドリフト層の導電型とが同じとなる。よってより品質の高いドリフト層を形成しやすくなる。

【0012】

上記製造方法において第１導電型はｎ型であってもよい。これによりゲート電極によって制御されるチャネルをｎ型とすることができる。よってこのチャネルのキャリアとして、正孔に比して移動度の高い電子を用いることができる。

【0013】

上記製造方法においてコレクタ層が形成される際に、不純物イオンが注入されてもよい。これにより、イオン注入法を用いてコレクタ層を形成することができる。

【0014】

上記製造方法においてコレクタ層が形成される際に、導電型不純物を添加しながら炭化珪素が成長させられてもよい。これによりコレクタ層中の導電型不純物の少なくとも一部を、イオン注入法を用いずに添加することができる。

【0015】

上記製造方法において、ドリフト層の第２の面上に、第１導電型を有し、ドリフト層の不純物濃度に比して高い不純物濃度を有するフィールドストップ層が形成されてもよい。フィールドストップ層およびコレクタ層を形成する工程によって、ドリフト層上に位置するフィールドストップ層と、フィールドストップ層上に位置するコレクタ層とが形成される。このフィールドストップ層により、ボディ領域からドリフト層へ伸長する空乏層がコレクタ層に到達することを抑制することができる。

【0016】

上記製造方法において、ドリフト層の結晶性はコレクタ層の結晶性に比して高くてもよい。これにより炭化珪素半導体装置中を流れる電流のドリフト層における損失を抑えることができ、十分なキャリア寿命により効果的な伝導度変調を得ることができる。

【0017】

上記製造方法においてコレクタ層は１×１０¹⁸／ｃｍ³以上の不純物濃度を有してもよい。これによりコレクタ層からドリフト層中へより十分なキャリアを供給することができる。

【発明の効果】

【0018】

上述したように本発明によれば、特性ばらつきの小さい炭化珪素半導体装置を製造することができる。

【図面の簡単な説明】

【0019】

【図1】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す断面図である。

【図2】図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す断面図である。

【図3】図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す断面図である。

【図4】図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す断面図である。

【図5】図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す断面図である。

【図6】図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す断面図である。

【図7】図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す断面図である。

【図8】図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す断面図である。

【発明を実施するための形態】

【0020】

本明細書中の結晶学的記載においては、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また本明細書中において、第１の構造が第２の構造の上にある旨の記載は、特に限定されていない限り、第１の構造が第２の構造に直接接触するように配置されていることと、第１の構造が第２の構造にさらに第３の構造を介して間接的に接触するように配置されていることとのいずれをも意味し得る。以下、図面に基づいて本発明の実施の形態について説明する。

【0021】

図１に示すように、本実施の形態のＩＧＢＴ９０（炭化珪素半導体装置）は、炭化珪素層ＳＣと、ゲート絶縁膜１１と、ゲート電極９と、エミッタ電極４２と、エミッタ配線４３と、コレクタ電極４４と、層間絶縁膜１０と、保護電極１５とを有する。

【0022】

炭化珪素層ＳＣは結晶構造が六方晶の炭化珪素または結晶型が立方晶の炭化珪素からなる。炭化珪素層ＳＣは、ｎ型（第１導電型）の領域と、ｐ型（第２導電型）の領域とを有する。具体的には炭化珪素層ＳＣは、ｐ型コレクタ層３０と、ｎ型フィールドストップ層３１と、ｎ型ドリフト層３２と、ｐ型ボディ領域３３と、ｎ型エミッタ領域３４とを有する。好ましくは炭化珪素層ＳＣの厚さは３０μｍ以上である。

【0023】

ｎ型ドリフト層３２の厚さは、好ましくは５０μｍ以上２００μｍ以下である。ｎ型ドリフト層３２は、面Ｓ１（第１の面）と面Ｓ２（第２の面）とを有する。ｎ型フィールドストップ層３１はｎ型ドリフト層３２の面Ｓ２上に設けられている。なおｎ型フィールドストップ層３１は省略されてもよい。

【0024】

ｐ型コレクタ層３０はｎ型フィールドストップ層３１上に設けられている。言い換えれば、ｐ型コレクタ層３０はｎ型フィールドストップ層３１を介してｎ型ドリフト層３２の面Ｓ２上に設けられている。ｐ型コレクタ層３０の厚さは、たとえば１μｍである。なおｎ型フィールドストップ層３１が省略される場合は、ｐ型コレクタ層３０はｎ型ドリフト層３２の面Ｓ２上に直接設けられ得る。

【0025】

ｐ型ボディ領域３３は、ｎ型ドリフト層の面Ｓ１上に設けられている。またｐ型ボディ領域３３は、ｐ領域３３ａと、ｐ⁺領域３３ｂとを有する。ｐ領域３３ａに比してｐ⁺領域３３ｂは高い不純物濃度を有する。ｐ領域３３ａはゲート絶縁膜１１に接している。ｐ⁺領域３３ｂはエミッタ電極４２に接している。

【0026】

ｎ型エミッタ領域３４はｐ型ボディ領域３３の上に設けられている。またｎ型エミッタ領域３４はｐ型ボディ領域３３によってｎ型ドリフト層３２から隔てられている。

【0027】

ゲート絶縁膜１１は、ｎ型ドリフト層３２とｎ型エミッタ領域３４とをつなぐようにｐ型ボディ領域３３上に設けられている。ゲート絶縁膜１１は、たとえば、熱酸化法によって形成された酸化珪素（ＳｉＯ₂）からなる。ゲート電極９はゲート絶縁膜１１上に設けられている。

【0028】

エミッタ電極４２は、ｎ型エミッタ領域３４と、ｐ型ボディ領域３３のｐ⁺領域３３ｂとの各々に接している。エミッタ配線４３は、エミッタ電極４２上に設けられており、エミッタ電極４２と電気的に接続されている。エミッタ配線４３は、たとえばアルミニウムからなる。

【0029】

コレクタ電極４４はｐ型コレクタ層３０に接するように炭化珪素層ＳＣの面Ｓ２上に設けられているオーミック電極である。コレクタ電極４４は、たとえば、面Ｓ２に面するＮｉ層と、Ｎｉ層上に設けられたＡｕ層とを有する。Ｎｉ層およびＡｕ層のそれぞれの代わりにＴｉ層およびＡｌ層が用いられてもよい。保護電極１５はコレクタ電極４４を覆っている。

【0030】

次にＩＧＢＴ９０の使用方法の概要を説明する。エミッタ配線４３に対して保護電極１５の電位が正となるように、エミッタ配線４３および保護電極１５の間に電圧が印加される。エミッタ配線４３および保護電極１５の間の電気的導通がゲート電極９に印加される電位によってスイッチングされる。

【0031】

具体的には、ゲート電極９にしきい値を超える正の電位が印加されると、ｐ型ボディ領域３３のうち、ゲート絶縁膜１１を介してゲート電極９に対向する領域（チャネル領域）に反転層が形成される。これによりｎ型エミッタ領域３４とｎ型ドリフト層３２とが電気的に接続される。よってｎ型エミッタ領域３４からｎ型ドリフト層３２中に電子が注入され、これに対応してｐ型コレクタ層３０から正孔がｎ型ドリフト層３２中へ供給される。この結果、ｎ型ドリフト層３２に伝導度変調が生じることで、エミッタ電極４２とコレクタ電極４４との間の抵抗が顕著に低下する。すなわちＩＧＢＴ９０がオン状態となる。

【0032】

一方、ゲート電極９に上記のような電位が印加されていないと、チャネル領域には反転層が形成されず、ｎ型ドリフト層３２とｐ型ボディ領域３３との間が逆バイアスの状態に維持される。よってＩＧＢＴ９０はオフ状態となる。

【0033】

次にＩＧＢＴ９０の製造方法について、以下に説明する。
図２を参照して、炭化珪素から作られたｎ型単結晶基板２０が準備される。好ましくはｎ型単結晶基板２０は、炭化珪素層ＳＣ（図１）と同様の結晶構造を有する。また好ましくはｎ型単結晶基板２０の主面（図中、上面）は、炭化珪素層ＳＣの面Ｓ１の面方位と反対の面方位を有する。

【0034】

次にｎ型単結晶基板２０上に、ｎ型単結晶基板２０上に面する面Ｓ１と、面Ｓ１と反対の面Ｓ２とを有し、炭化珪素から作られたｎ型ドリフト層３２が形成される。ｎ型ドリフト層３２の形成は、ｎ型単結晶基板２０上においてドナー型不純物を添加しながら炭化珪素がエピタキシャルに成長させられることにより行われる。エピタキシャル成長は、たとえば、化学気相成長法（ＣＶＤ法）により行われる。ＣＶＤ法における成膜温度は、たとえば１４００℃程度である。ＣＶＤ法における原料ガスとしてはシラン（ＳｉＨ₄）およびプロパン（Ｃ₃Ｈ₈）の混合ガスを用いることができる。ドナー型不純物としては、たとえば窒素（Ｎ）またはリン（Ｐ）を用いることができる。原料ガスのキャリアガスとして、たとえば水素ガス（Ｈ₂）を用いることができる。

【0035】

次にドリフト層の面Ｓ２上に、ｎ型フィールドストップ層３１が形成される。ｎ型フィールドストップ層３１は、ｎ型ドリフト層３２の形成方法とほぼ同様の方法によって形成され得る。

【0036】

次に、ｎ型フィールドストップ層３１を介してｎ型ドリフト層３２の面Ｓ２上に、炭化珪素から作られたｐ型コレクタ層３０が形成される。ｎ型フィールドストップ層３１およびｐ型コレクタ層３０は、イオン注入法またはエピタキシャル成長法によって形成され得る。

【0037】

イオン注入法が用いられる場合、ｐ型コレクタ層３０の形成は、ｎ型フィールドストップ層３１上へ、アクセプタ型不純物をイオン注入することにより行われる。ｎ型フィールドストップ層３１が設けられない場合は、ｎ型ドリフト層３２上またはｐ型コレクタ層３０上にイオン注入が行われる。

【0038】

エピタキシャル成長法が用いられる場合、たとえばＣＶＤ法によるｐ型コレクタ層３０の成膜が行われる。ＣＶＤ法における成膜温度は、たとえば１４００℃程度である。ＣＶＤ法における原料ガスとしてはシラン（ＳｉＨ₄）およびプロパン（Ｃ₃Ｈ₈）の混合ガスを用いることができる。アクセプタ型不純物としては、たとえばアルミニウム（Ａｌ）またはボロン（Ｂ）を用いることができる。原料ガスのキャリアガスとして、たとえば水素ガス（Ｈ₂）を用いることができる。

【0039】

ｐ型コレクタ層３０の形成は、ｎ型フィールドストップ層３１を介してｎ型ドリフト層３２の面Ｓ２上において、アクセプタ型不純物を添加しながら炭化珪素がエピタキシャルに成長させられることにより行われる。エピタキシャル成長は、たとえば、ＣＶＤ法により行われる。ＣＶＤ法における成膜温度は、たとえば１４００℃程度である。ＣＶＤ法における原料ガスとしてはシラン（ＳｉＨ₄）およびプロパン（Ｃ₃Ｈ₈）の混合ガスを用いることができる。アクセプタ型不純物としては、たとえばアルミニウム（Ａｌ）またはボロン（Ｂ）を用いることができる。原料ガスのキャリアガスとして、たとえば水素ガス（Ｈ₂）を用いることができる。

【0040】

さらに図３を参照して、ｎ型単結晶基板２０の少なくとも一部が除去される。除去方法としては、たとえばバックグラインド法が用いられ得る。すなわちｎ型単結晶基板２０が研削され得る。あるいはエッチング法が用いられ得る。エッチング法として、反応性イオンエッチングが用いられてもよい。

【0041】

ｎ型単結晶基板２０が除去されることにより、ｎ型ドリフト層３２の面Ｓ１の少なくとも一部が露出される。好ましくは、面Ｓ１の少なくとも一部が確実に露出されるよう、面Ｓ１の少なくとも一部の上においてｎ型ドリフト層３２が、ある程度除去される。

【0042】

図４を参照して、ｎ型ドリフト層３２の面Ｓ１に位置するｐ型ボディ領域３３と、ｐ型ボディ領域３３によってｎ型ドリフト層３２から隔てられるようにｐ型ボディ領域３３の上に位置するｎ型エミッタ領域３４とが形成される。ｐ型ボディ領域３３は、たとえばアルミニウム（Ａｌ）などのイオン注入により形成され得る。ｎ型エミッタ領域３４は、たとえばリン（Ｐ）などのイオン注入により形成され得る。

【0043】

次に炭化珪素層ＳＣ中の導電型不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上である。またこの熱処理の温度は、好ましくは１９００℃以下である。たとえば、熱処理の温度は１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。

【0044】

図５を参照して、炭化珪素層ＳＣの、面Ｓ１を含む表面上に、ゲート絶縁膜１１が形成される。ゲート絶縁膜１１の形成は、たとえば熱酸化によって行い得る。

【0045】

図６を参照して、ゲート絶縁膜１１上にゲート電極９が形成される。たとえば、まず、ＣＶＤ法による不純物が添加された導電性ポリＳｉの堆積、またはポリＳｉの堆積とそれに続く不純物添加とが行われる。次に不純物の活性化とパターニングとが行われる。

【0046】

図７を参照して、層間絶縁膜１０が形成される。またｐ型ボディ領域３３上においてｎ型ドリフト層３２とｎ型エミッタ領域３４とをつなぐ部分が残存するように、ゲート絶縁膜１１がパターニングされる。

【0047】

図８を参照して、ｎ型エミッタ領域３４およびｐ型ボディ領域３３の各々に接するオーミック電極であるエミッタ電極４２が形成される。またエミッタ電極４２上にエミッタ配線４３が形成される。エミッタ配線４３は、たとえばアルミニウムからなる。

【0048】

再び図１を参照して、ｐ型コレクタ層３０上に、オーミック電極であるコレクタ電極４４が形成される。またコレクタ電極４４を覆う保護電極１５が形成される。以上によりＩＧＢＴ９０が得られる。

【0049】

本実施の形態によれば、ｐ型コレクタ層３０はｎ型単結晶基板２０上にｎ型ドリフト層３２を介して形成される（図２）。よってｎ型単結晶基板２０が除去される際にｐ型コレクタ層３０の一部まで除去されてしまうことを避けることができる。よってｎ型単結晶基板２０の除去工程のばらつきに起因したｐ型コレクタ層３０の厚さばらつきの発生を避けることができる。よってＩＧＢＴにおけるｐ型コレクタ層３０の厚さばらつきを抑制することができる。よってＩＧＢＴの特性ばらつきを抑制することができる。

【0050】

またｎ型単結晶基板２０は炭化珪素から作られている。これによりｎ型単結晶基板２０の材料と、その上に形成されるｎ型ドリフト層３２の材料とが共に炭化珪素となる。よってより品質の高いｎ型ドリフト層３２を形成しやすくなる。

【0051】

またｎ型単結晶基板２０はｎ型を有する。よって単結晶基板がｐ型の場合に比して、高品質の基板をより容易に準備することができる。またｎ型ドリフト層３２はｎ型を有する。よってドリフト層がｐ型の場合に比して、高品質のドリフト層をより容易に準備することができる。またｎ型単結晶基板２０およびｎ型ドリフト層３２の各々は、ｎ型、すなわち共通の導電型を有する。よってｎ型単結晶基板２０上に、より品質の高いｎ型ドリフト層３２を形成しやすくなる。

【0052】

またｎ型ドリフト層３２の導電型（第１導電型）がｎ型であることにより、ゲート電極１０９によって制御されるチャネルをｎ型とすることができる。よってこのチャネルのキャリアとして、正孔に比して移動度の高い電子を用いることができる。

【0053】

ｐ型コレクタ層３０の形成が不純物イオンを注入することによる場合は、イオン注入法を用いてｐ型コレクタ層３０を形成することができる。注入された不純物は、ｐ型ボディ領域３３およびｎ型エミッタ領域３４の少なくともいずれかの不純物と共に一括して活性化され得る。

【0054】

ｐ型コレクタ層３０の形成が、導電型不純物を添加しながら炭化珪素を成長させることによる場合は、ｐ型コレクタ層３０中の導電型不純物の少なくとも一部を、イオン注入法を用いずに添加することができる。

【0055】

またｎ型フィールドストップ層３１が設けられる場合、ｐ型ボディ領域３３からｎ型ドリフト層３２へ伸長する空乏層がｐ型コレクタ層３０に到達することをｎ型フィールドストップ層３１により抑制することができる。

【0056】

ｎ型ドリフト層３２の結晶性はｐ型コレクタ層３０の結晶性に比して高くてもよい。ｎ型ドリフト層３２の結晶性が高いことで、炭化珪素半導体装置中を流れる電流のｎ型ドリフト層３２における損失を抑えることができる。結晶性は、たとえばＸ線回折における回折ピークの半値幅またはロッキングカーブの半値幅によって評価し得る。

【0057】

ｐ型コレクタ層３０は１×１０¹⁸／ｃｍ³以上の不純物濃度を有してもよい。これによりｐ型コレクタ層３０からｎ型ドリフト層３２中へより十分なキャリアを供給することができる。

【0058】

本実施の形態においてはｎ型単結晶基板２０は炭化珪素から作られているが、他の材料の基板が用いられてもよい。またｎ型単結晶基板２０の代わりにｐ型単結晶基板が用いられてもよい。また本実施の形態またはその変形例の構成におけるｎ型とｐ型とが入れ替えられた構成が用いられてもよい。

【0059】

炭化珪素層ＳＣの表面を特定の結晶面とするためには、たとえば、ゲート絶縁膜１１（図５）が形成される前に、特定の面とする部分以外をＳｉＯ₂のマスクで覆い、炭化珪素層ＳＣの表面が熱エッチングされればよい。これにより、この表面が特定の結晶面に自己形成される。

【0060】

熱エッチングは、炭化珪素層ＳＣを加熱しつつ、炭化珪素と化学反応し得るプロセスガスを炭化珪素層ＳＣへ供給することによって行われる。

【0061】

好ましくはプロセスガスは、塩素原子を含むエッチングガスを含む。このようなエッチングガスとしては、たとえば塩素ガスを用いることができる。好ましくはプロセスガスは、酸素原子を含む酸化ガスを含む。酸化ガスとしては、たとえば酸素ガスを用いることができる。プロセスガスとして酸素ガスと塩素ガスとの混合ガスが用いられる場合、混合ガスの供給において、塩素の流量に対する酸素の流量の比率は、好ましくは０．１以上以上２．０以下とされ、より好ましくは０．２５以上とされる。

【0062】

なおプロセスガスはキャリアガスを含んでもよい。キャリアガスとしては、たとえば窒素（Ｎ₂）ガス、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガスなどを用いることができる。

【0063】

また熱エッチングにおける熱処理の温度は、好ましくは７００℃以上１２００℃以下とされる。熱処理温度を７００℃以上とすることで、ＳｉＣのエッチング速度７０μｍ／ｈｒ程度を確保し得る。下限温度は、より好ましくは８００℃以上とされ、さらに好ましくは９００℃以上とされる。上限温度は、より好ましくは１１００℃以下とされ、さらに好ましくは１０００℃以下とされる。

【0064】

なお、熱エッチングにより、上述した特定の面を斜面として有するトレンチが形成されてもよい。この斜面に、たとえば、ｎ⁺領域、ｐ型ボディ領域、およびｎ型ドリフト層が設けられることで、この斜面上にチャネルを有するトレンチ型ＩＧＢＴを作製することができる。

【0065】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の特許請求の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0066】

９ ゲート電極、１０ 層間絶縁膜、１１ ゲート絶縁膜、１５ 保護電極、２０ ｎ型単結晶基板、３１ ｎ型フィールドストップ層、３２ ｎ型ドリフト層、３３ ｐ型ボディ領域、３３ａ ｐ領域、３３ｂ ｐ⁺領域、３４ ｎ型エミッタ領域、４２ エミッタ電極、４３ エミッタ配線、４４ コレクタ電極、９０ ＩＧＢＴ（炭化珪素半導体装置）、Ｓ１ 面（第１の面）、Ｓ２ 面（第２の面）、ＳＣ 炭化珪素層。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】