特許第5743364号(P5743364)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ボーズ・コーポレーションの特許一覧

特許5743364パルス幅変調ドライブに対する共通モード・ヒステリシス
<>
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000008
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000009
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000010
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000011
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000012
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000013
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000014
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000015
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000016
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000017
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000018
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000019
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000020
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000021
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000022
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000023
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000024
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000025
  • 特許5743364-パルス幅変調ドライブに対する共通モード・ヒステリシス 図000026
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5743364
(24)【登録日】2015年5月15日
(45)【発行日】2015年7月1日
(54)【発明の名称】パルス幅変調ドライブに対する共通モード・ヒステリシス
(51)【国際特許分類】
   H02P 27/08 20060101AFI20150611BHJP
   H02M 7/48 20070101ALI20150611BHJP
【FI】
   H02P7/63 302K
   H02M7/48 F
【請求項の数】20
【全頁数】39
(21)【出願番号】特願2014-502624(P2014-502624)
(86)(22)【出願日】2012年3月19日
(65)【公表番号】特表2014-509830(P2014-509830A)
(43)【公表日】2014年4月21日
(86)【国際出願番号】US2012029639
(87)【国際公開番号】WO2012134856
(87)【国際公開日】20121004
【審査請求日】2013年9月25日
(31)【優先権主張番号】13/075,453
(32)【優先日】2011年3月30日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】591009509
【氏名又は名称】ボーズ・コーポレーション
【氏名又は名称原語表記】BOSE CORPORATION
(74)【代理人】
【識別番号】100106909
【弁理士】
【氏名又は名称】棚井 澄雄
(74)【代理人】
【識別番号】100089037
【弁理士】
【氏名又は名称】渡邊 隆
(72)【発明者】
【氏名】マノエル・ソアレス
【審査官】 田村 耕作
(56)【参考文献】
【文献】 特開平08−340691(JP,A)
【文献】 特開平09−233845(JP,A)
【文献】 特開平07−046855(JP,A)
【文献】 特開2000−134987(JP,A)
【文献】 特開2005−229716(JP,A)
【文献】 特開2005−229676(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02P 27/08
H02M 7/48
(57)【特許請求の範囲】
【請求項1】
多相ドライブのパルス幅変調制御方法であって、
値がその他の位相制御電圧の間にある位相制御電圧の位相を候補位相の集合から排除し、位相制御電圧値が互いに近接する位相を判定するための近接基準に従って位相を排除するステップを含めて、複数の異常電源電圧の1つにクランプするのに適したものとして少なくとも1つの位相から成る集合を前記多相ドライブの複数の位相から特定するステップであって、複数の位相制御電圧が互いに近接する場合には、クランプに適した位相は、前記位相制御電圧に対応する位相をクランプの候補から排除した後に決定され、どの前記位相制御電圧も互いに近接しない場合には、中間電圧テストを適用することによって、クランプに適した位相が決定される、ステップと、
位相を前記候補位相の集合から選択するステップと、
選択された位相の位相制御電圧レベルと前記複数の異常電源電圧の1つに関連付けられた異常制御電圧レベルとの差分として第1のオフセット信号を決定するステップと、
位相ごとに前記第1のオフセット信号と位相制御電圧レベルとから成る組合せを生成して位相ごとに修正制御信号を決定することにより、前記多相ドライブの位相の各々に対して前記修正制御信号を決定するステップと、
を含み、
前記異常制御電圧は、前記選択された位相に対する制御電圧として適用された場合に、前記選択された位相の電圧の出力が前記位相に関連付けられた前記異常電源電圧になるようにし、前記異常電源電圧は、前記選択された位相に関連付けられた電源の最大電源電圧である、
方法。
【請求項2】
クランプに適した少なくとも1つのドライブの位相から成る集合を特定するステップは、
前記複数の位相から最小絶対位相制御電圧レベルを有する第1の位相を特定するステップと、
前記複数の位相から中間絶対位相制御電圧レベルを有する第2の位相を特定するステップと、
前記複数の位相から最大絶対位相制御電圧レベルを有する第3の位相を特定するステップと、
前記第1の位相の制御信号レベルと前記第2の位相の制御信号レベルの差分を第1の差分として決定するステップと、
前記第3の位相の制御信号レベルと前記第2の位相の制御信号レベルの差分を第2の差分として決定するステップと、
を含む、請求項1に記載の方法。
【請求項3】
前記第1の差分と前記第2の差分を決定する前に、前記第1の位相、前記第2の位相、および前記第3の位相の前記位相制御電圧にローパス・フィルタリング操作を適用するステップをさらに含む、請求項2に記載の方法。
【請求項4】
クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するステップは、前記第1の差分と前記第2の差分を複数のヒステリシス値と比較して制御領域を複数の制御領域から決定するステップをさらに含み、前記制御領域はクランプすべき位相を選択するためのものであり、前記制御領域の各々は、高電圧と中間電圧の差分および前記中間電圧と低電圧の差分に対する異なる閾値に関連付けられている、請求項2に記載の方法。
【請求項5】
クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するステップは、少なくとも幾つかの複数の制御領域に対して、単一の候補位相を前記第2の位相の位相制御電圧レベルから最も遠い位相制御電圧レベルの位相として特定し、その他の位相を前記少なくとも1つのドライブの位相から成る集合から排除するステップをさらに含む、請求項4に記載の方法。
【請求項6】
クランプに適した少なくとも1つのドライブの位相から成る集合を特定するステップは、複数の制御領域のうち少なくとも幾つかに対して、前記クランプに適した位相を前記第1の位相および前記第3の位相として特定し、前記第2の位相を排除するステップをさらに含む、請求項4に記載の方法。
【請求項7】
前記位相を候補位相の集合から選択するステップは、
前記候補位相の集合が1つの位相しか含まない場合には、単一の候補位相を選択するステップと、
前記候補位相の集合が複数の位相を含む場合には、前記候補位相の集合のうち最大の駆動電流を有する位相を前記候補位相の集合から選択するステップと、
を含む、請求項1に記載の方法。
【請求項8】
候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップは、
前記候補位相の集合に関連付けられた1組の駆動電流を互いと比較するステップと、
最大の駆動電流を有する候補位相を前記1組の駆動電流の比較に基づいて決定するステップと、
決定した候補位相を異常制御信号レベルの1つに設定するステップと、
を含む、請求項7に記載の方法。
【請求項9】
複数のパルス幅変調制御信号の各パルス幅変調制御信号が複数の位相の修正制御信号のうち対応するものに従って決定される、請求項1に記載の方法。
【請求項10】
位相ごとに前記第1のオフセット信号と前記位相制御電圧レベルの前記組合せを生成するステップは、位相ごとに、前記第1のオフセット信号の変化率を制限して第2のオフセット信号を生成し第2のオフセット信号を前記位相制御電圧レベルと結合するステップを含む、請求項1に記載の方法。
【請求項11】
複数の制御信号を受信するための入力と、
複数の駆動電流を受信するための入力と、
複数の修正制御信号を提供するための出力と、
を備えた制御信号修正器を備える多相コントローラであって、
前記制御信号修正器は、
値がその他の位相制御電圧の間にある位相制御電圧の位相を候補位相の集合から排除し、位相制御電圧値が互いに近接する位相を判定するための近接基準に従って位相を排除することを含めて、複数の異常電源電圧の1つにクランプするのに適したものとして少なくとも1つの位相から成る集合をドライブの複数の位相から特定し、
位相を前記候補位相の集合から選択し、
選択された位相の位相制御電圧レベルと前記複数の異常電源電圧の1つに関連付けられた異常制御電圧レベルとの差分として第1のオフセット信号を決定し、
位相ごとに前記第1のオフセット信号と位相制御電圧レベルとから成る組合せを生成して位相ごとに修正制御信号を決定することにより、ドライブの位相ごと複数の修正制御信号を決定する
ように構成され
複数の位相制御電圧が互いに近接する場合には、クランプに適した位相は、前記位相制御電圧に対応する位相をクランプの候補から排除した後に決定され、どの前記位相制御電圧も互いに近接しない場合には、中間電圧テストを適用することによって、クランプに適した位相が決定され、
前記異常制御電圧は、前記選択された位相に対する制御電圧として適用された場合に、前記選択された位相の電圧の出力が前記位相に関連付けられた前記異常電源電圧になるようにし、前記異常電源電圧は、前記選択された位相に関連付けられた電源の最大電源電圧である、
多相コントローラ。
【請求項12】
前記複数の修正制御信号を受け取り複数のパルス幅変調制御信号の各パルス幅変調制御信号を前記複数の修正制御信号のうち対応するものに従って決定するように構成されたパルス幅変調器をさらに備える、請求項11に記載の多相コントローラ。
【請求項13】
フィードバック信号を受信するための入力と、
指令信号を受信するための入力と、
複数の駆動電流を受信するための入力と、
複数の制御信号を提供するための出力と、
を備えた制御信号ジェネレータをさらに備え、
前記制御信号ジェネレータは、前記フィードバック信号、前記指令信号、および前記複数の駆動電流のうち少なくとも1つに応答して前記複数の制御信号を決定するように構成された、請求項11に記載の多相コントローラ。
【請求項14】
前記制御信号修正器は、
前記複数の位相から最小絶対制御信号レベルを有する第1の位相を特定することと、
前記複数の位相から中間絶対制御信号レベルを有する第2の位相を特定することと、
前記複数の位相から最大絶対制御信号レベルを有する第3の位相を特定することと
前記第1の位相の制御信号レベルと前記第2の位相の制御信号レベルの差分として第1の差分を決定することと、
前記第3の位相の制御信号レベルと前記第2の位相の制御信号レベルの差分として第2の差分を決定することと、
を含めて、クランプに適した少なくとも1つのドライブの位相から成る集合を特定するように構成された、請求項11に記載の多相コントローラ。
【請求項15】
前記制御信号修正器は、前記第1の差分と前記第2の差分を複数のヒステリシス値と比較して制御領域を複数の制御領域から決定することをさらに含めて、クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するように構成され、前記制御領域はクランプすべき位相を選択するためのものであり、前記制御領域の各々は、高電圧と中間電圧の差分および前記中間電圧と低電圧の差分に対する異なる閾値に関連付けられている、請求項14に記載の多相コントローラ。
【請求項16】
前記制御信号修正器は、少なくとも幾つかの複数の制御領域に対して、単一の候補位相を前記第2の位相の制御電圧レベルから最も遠い制御電圧レベルの位相として特定し、その他の位相を少なくとも1つのドライブの位相から成る集合から排除することをさらに含めて、クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するように構成された、請求項15に記載の多相コントローラ。
【請求項17】
前記制御信号修正器は、複数の制御領域のうち少なくとも幾つかに対して、前記クランプに適した位相を前記第1の位相および前記第3の位相として特定し、前記第2の位相を排除することをさらに含めて、クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するように構成された、請求項15に記載の多相コントローラ。
【請求項18】
前記制御信号修正器は、
前記候補位相の集合が1つの位相しか含まない場合には、単一の候補位相を選択することと、
前記候補位相の集合が複数の位相を含む場合には、前記候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択することと、
を含めて、位相を前記候補位相の集合から選択するように構成された、請求項11に記載の多相コントローラ。
【請求項19】
前記制御信号修正器は、
前記候補位相の集合に関連付けられた1組の駆動電流を互いと比較することと、
最大の駆動電流を有する候補位相を前記1組の駆動電流の比較に基づいて決定することと、
決定した候補位相を異常制御信号レベルの1つに設定することと、
を含めて、前記候補位相の集合のうち最大の駆動電流を有する位相を前記候補位相の集合から選択するように構成された、請求項18に記載の多相コントローラ。
【請求項20】
位相ごとに前記第1のオフセット信号と前記位相制御電圧レベルの前記組合せを生成することは、位相ごとに、第1のオフセット信号の変化率を制限して第2のオフセット信号を生成し第2のオフセット信号を前記位相制御電圧レベルと結合することを含む、請求項11に記載の多相コントローラ。
【発明の詳細な説明】
【背景技術】
【0001】
関連出願の記載
本出願は、2011年3月30日出願の米国特許出願第13/075、453号の優先権を主張し、その内容を本明細書に取り込む。
【0002】
本発明は、パルス幅変調ドライブに対する共通モード・ヒステリシス(common mode hysteresis)に関する。
【0003】
多くのモータ制御アプリケーションでは、パルス幅変調(PWM)された電圧を利用してモータを様々な速度で駆動している。幾つかの例では、モータ制御アプリケーションは、PWMコントローラをPWMインバータ(例えば、三相インバータ)とともに利用している。当該コントローラおよびインバータを使用して、モータを駆動するのに使用される信号の電圧レベルと周波数の両方を制御することができる。
【0004】
パルス幅変調された電圧を三相インバータ・ブリッジで生成するための一般的な方法は、1組の指令電圧V、VおよびVに比例するデューティ・サイクルD、D、およびDを計算することである。次いで、当該デューティ・サイクルがインバータのスイッチを制御する回路に送信される。
【0005】
周波数や電流の大きさのような因子がPWMインバータの電力損失に直接的に影響を及ぼす。例えば、高電流位相における遷移では、オフ状態とオン状態の間の遷移中にスイッチング・デバイス(例えば、トランジスタ)で大量のエネルギが消失する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【0006】
スイッチング周波数を減らすか、または、流れる電流を減らすことによって、スイッチング・ロスを低減させることができる。しかし、かかる低減方法は一部のアプリケーションでは十分でない可能性がある。したがって、スイッチング・ロスを低減するための他の方法が望まれている。
【0007】
幾つかの例では、多相の制御電圧を使用してモータの速度、トルク、またはフィードバック・ループ内の位置を制御している。位相制御電圧における雑音により、PWMコントローラが何らかのPWMアルゴリズムの結果として共通モード電圧の不要な高速スイッチングが発生するおそれがある。この不要なスイッチングは、モータの駆動に使用されるPWM信号の不要なスイッチングへと変化する可能性がある。かかる不要なスイッチングによる電力損失は大量となる可能性がある。したがって、システムの設計者は不要なスイッチングを減らそうと努力しているかもしれない。
【課題を解決するための手段】
【0008】
1態様では、一般に、互いの近傍にある指令電圧を有する位相のデューティ・サイクルを不連続としないことにより、不要なスイッチングを抑制する。
【0009】
1態様では、一般に、多相ドライブのパルス幅変調制御方法は、中間制御信号レベルの位相を候補位相の集合から排除し制御信号レベルの近接基準に従って位相を排除することを含めて、ドライブの複数の位相から少なくとも1つの位相から成る集合を複数の異常電源電圧のうち1つにクランプするのに適したものとして特定するステップを含む。位相は候補位相の集合から選択される。選択された位相の制御信号レベルと複数の異常電源電圧の1つに関連付けられた異常制御信号レベルとの差分として、第1のオフセット信号が決定される。位相ごとに第1のオフセット信号と制御信号レベルの組合せを生成して位相ごとの修正制御信号を決定することにより、修正制御信号がドライブの位相ごとに決定される。
【0010】
諸態様には、以下の特徴のうち1つまたは複数を含めてもよい。
【0011】
クランプに適した少なくとも1つのドライブの位相から成る集合を特定するステップが、複数の位相から最小絶対制御信号レベルを有する第1の位相を特定するステップと、複数の位相から中間絶対制御信号レベルを有する第2の位相を特定するステップと、複数の位相から最大絶対制御信号レベルを有する第3の位相を特定するステップとを含んでもよい。
【0012】
クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するステップが、第1の差分を第1の位相の制御信号レベルと第2の位相の制御信号レベルの差分として決定するステップと、第2の差分を第3の位相の制御信号レベルと第2の位相の制御信号レベルの差分として決定するステップとを含んでもよい。
【0013】
第1の差分と第2の差分を決定する前に、ローパス・フィルタリング操作を第1の位相、第2の位相、および第3の位相の制御信号レベルに適用してもよい。クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するステップが、第1の差分および第2の差分を複数のヒステリシス値と比較して制御領域を複数の制御領域から決定するステップを含んでもよい。
【0014】
クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するステップが、単一の候補位相を第2の位相の制御信号レベルから最も遠い制御信号レベルの位相として特定するステップと、残りの位相を少なくとも1つのドライブの位相から成る集合から排除するステップとを含んでもよい。クランプに適した少なくとも1つのドライブの位相から成る集合を特定するステップが、複数の制御領域のうち少なくとも幾つかに対して、クランプに適した位相を第1の相および第3の相として特定するステップと、第2の位相を排除するステップとを含んでもよい。
【0015】
候補位相の集合から位相を選択するステップが、候補位相の集合が位相を1つだけしか含まない場合には単一の候補位相を選択し、候補位相の集合が複数の位相を含む場合には候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップを含んでもよい。候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップが、候補位相の集合に関連付けられた1組の駆動電流を互いと比較するステップと、最大の駆動電流を有する候補位相を当該1組の駆動電流の比較に基づいて決定するステップと、決定した候補位相を異常制御信号レベルの1つに設定するステップとを含んでもよい。
【0016】
複数のパルス幅変調制御信号の各パルス幅変調制御信号を複数の位相の修正制御信号のうち対応するものに従って決定してもよい。位相ごとに第1のオフセット信号と制御信号レベルの組合せを生成するステップが、位相ごとに、第1のオフセット信号の変化率を制限して第2のオフセット信号を生成し第2のオフセット信号を制御信号レベルと組み合わせるステップとを含んでもよい。
【0017】
別の態様では多相コントローラが制御信号修正器を備える。当該制御信号修正器は、複数の制御信号を受信するための入力、複数の駆動電流を受信するための入力、および複数の修正制御信号を提供するための出力を備える。当該制御信号修正器は、中間制御信号レベルの位相を候補位相の集合から排除し制御信号レベルの近接基準に従って位相を排除することを含めて、ドライブの複数の位相から少なくとも1つの位相から成る集合を複数の異常電源電圧のうち1つにクランプするのに適したものとして特定するように構成される。当該制御信号修正器はまた、位相を候補位相の集合から選択し、選択された位相の制御信号レベルと複数の異常電源電圧の1つに関連付けられた異常制御信号レベルとの差分として、第1のオフセット信号を決定し、位相ごとに第1のオフセット信号と制御信号レベルの組合せを生成して位相ごとの修正制御信号を決定することにより修正制御信号をドライブの位相ごとに決定するように構成される。
【0018】
諸態様には、以下の特徴のうち1つまたは複数を含めてもよい。
【0019】
複数の修正制御信号を受け取り、複数の修正制御信号のうち対応するものに従って複数のパルス幅変調制御信号の各パルス幅変調制御信号を決定するように、パルス幅変調器を構成してもよい。制御信号ジェネレータが、フィードバック信号を受信するための入力、指令信号を受信するための入力、複数の駆動電流を受信するための入力、および複数の制御信号を提供するための出力を備えてもよい。当該制御信号ジェネレータを、フィードバック信号、指令信号、および複数の駆動電流のうち少なくとも1つに応答して複数の制御信号を決定するように構成してもよい。
【0020】
当該制御信号修正器を、複数の位相から最小絶対制御信号レベルを有する第1の位相を特定すること、複数の位相から中間絶対制御信号レベルを有する第2の位相を特定すること、および複数の位相から最大絶対制御信号レベルを有する第3の位相を特定することを含めて、クランプに適した少なくとも1つのドライブの位相から成る集合を特定するように構成してもよい。
【0021】
当該制御信号修正器を、第1の差分を第1の位相の制御信号レベルと第2の位相の制御信号レベルの差分として決定すること、および、第2の差分を第3の位相の制御信号レベルと第2の位相の制御信号レベルの差分として決定することを含めて、クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するように構成してもよい。当該制御信号修正器を、第1の差分および第2の差分を複数のヒステリシス値と比較して制御領域を複数の制御領域から決定することを含めて、クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するように構成してもよい。
【0022】
当該制御信号修正器を、少なくとも幾つかの複数の制御領域に対して、単一の候補位相を第2の位相の制御信号レベルから最も遠い制御信号レベルの位相として特定すること、および、残りの位相を少なくとも1つのドライブの位相から成る集合から排除することを含めて、クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するように構成してもよい。当該制御信号修正器を、複数の制御領域のうち少なくとも幾つかに対して、クランプに適した位相を第1の位相および第3の位相として特定し、第2の位相を排除することを含めて、クランプに適した少なくとも1つのドライブの位相から成る集合を近接基準に従って特定するように構成してもよい。
【0023】
当該制御信号修正器を、候補位相の集合が位相を1つだけしか含まない場合には単一の候補位相を選択し、候補位相の集合が複数の位相を含む場合には候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択することを含めて、位相を候補位相の集合から選択するように構成してもよい。当該制御信号修正器を、候補位相の集合に関連付けられた1組の駆動電流を互いと比較することと、最大の駆動電流を有する候補位相を当該1組の駆動電流の比較に基づいて決定することと、決定した候補位相を異常制御信号レベルの1つに設定することとを含めて、候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するように構成してもよい。
【0024】
位相ごとに第1のオフセット信号と制御信号レベルの組合せを生成するステップが、位相ごとに、第1のオフセット信号の変化率を制限して第2のオフセット信号を生成し第2のオフセット信号を制御信号レベルと組み合わせるステップとを含んでもよい。
【0025】
1態様では、一般に、多相ドライブのパルス幅変調制御方法が、ドライブの複数の位相から少なくとも1つの位相から成る集合を複数の異常電源電圧のうち1つにクランプするのに適したものとして特定するステップと、候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップと、第1のオフセット信号を選択された位相の制御信号レベルと複数の異常電源電圧の1つに対応する異常制御信号レベルとの差分として決定するステップと、第1のオフセット信号の変化率を制限して第2のオフセット信号を生成するステップと、複数の位相の各々に対して、第2のオフセット信号と制御信号レベルの組合せを当該位相に対して生成して当該位相の修正制御信号を決定することを含めて、ドライブの位相ごとに修正制御信号を決定するステップと、を含む。
【0026】
諸態様には、以下の特徴のうち1つまたは複数を含めてもよい。
【0027】
ドライブの複数の位相から少なくとも1つの位相から成る集合を複数の異常電源電圧のうち1つにクランプするのに適したものとして特定するステップが、制御信号レベル・ベースのテストをドライブの複数の位相に対応する複数の制御信号レベルに適用して少なくとも1つの位相から成る集合から排除すべき1つまたは複数の位相を決定するステップを含んでもよい。当該制御信号レベル・ベースのテストが、最大の制御信号レベルと最小の制御信号レベルの間の信号レベルを有する1つまたは複数中間制御信号レベルを上記複数の制御信号レベルから特定するステップと、当該1つまたは複数中間制御信号レベルに対応する位相を少なくとも1つの位相から成る集合から排除するステップとを含んでもよい。
【0028】
候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するステップが、候補位相の集合に関連付けられた1組の駆動電流を比較するステップと、最大の駆動電流を有する候補位相を選択された位相として当該1組の駆動電流の比較に基づいて決定するステップと、を含んでもよい。第1のオフセット信号の変化率を、複数の制御信号レベルから決定したパラメータに従って制限してもよい。当該パラメータを、複数の制御信号値から決定した制御信号ベクトルの大きさとして生成してもよい。
【0029】
第1のオフセット信号の変化率を第1の変化率値と第2の変化率値の間の範囲に制限してもよい。第1のオフセット信号の変化率が当該パラメータの単調関数であってもよい。第1のオフセット信号の変化率を、制御信号レベルから決まるパラメータに従って制限してもよい。当該パラメータを、複数の制御信号値から決定した制御信号ベクトルの大きさとして生成してもよく、第1のオフセット信号の変化率が当該パラメータの単調関数であってもよい。複数のパルス幅変調制御信号の各パルス幅変調制御信号を、複数の位相の修正制御信号のうち対応するものに従って決定してもよい。
【0030】
1態様では、一般に、多相コントローラが制御信号修正器を備える。当該制御信号修正器は、複数の制御信号を受信するための入力、複数の駆動電流を受信するための入力、および複数の修正制御信号を提供するための出力を備える。当該制御信号修正器は、複数の位相から少なくとも1つの位相から成る集合を複数の異常電源電圧のうち1つにクランプするのに適したものとして特定し、候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択し、選択された位相の制御信号レベルと複数の異常電源電圧のうち1つに対応する異常制御信号レベルとの差分として第1のオフセット信号を決定し、第1のオフセット信号の変化率を制限して第2のオフセットを生成し、複数の修正制御信号を決定するように構成され、ドライブの位相の各々に対して、複数の位相の各々に対して当該位相に対して第2のオフセット信号と制御信号レベルの組合せを生成して当該位相に対する修正制御信号を決定することを含む。
【0031】
諸態様には、以下の特徴のうち1つまたは複数を含めてもよい。
【0032】
パルス幅変調器を、複数の修正制御信号を受け取り、複数の修正制御信号のうち対応するものに従って複数のパルス幅変調制御信号の各パルス幅変調制御信号を決定するように構成してもよい。制御信号ジェネレータが、フィードバック信号を受信するための入力、指令信号を受信するための入力、複数の駆動電流を受信するための入力、および複数の制御信号を提供するための出力を備えてもよい。当該制御信号ジェネレータを、フィードバック信号、指令信号、および複数の駆動電流のうち少なくとも1つに応答して複数の制御信号を決定するように構成してもよい。
【0033】
当該制御信号修正器を、制御信号レベル・ベースのテストをドライブの複数の位相に対応する複数の制御信号レベルに適用して少なくとも1つの位相から成る集合から排除すべき1つまたは複数の位相を決定することを含めて、ドライブの複数の位相から少なくとも1つの位相から成る集合を複数の異常電源電圧のうち1つにクランプするのに適したものとして特定するように構成してもよい。当該制御信号レベル・ベースのテストが、最大の制御信号レベルと最小の制御信号レベルの間の信号レベルを有する1つまたは複数中間制御信号レベルを上記複数の制御信号レベルから特定するステップと、当該当該1つまたは複数中間制御信号レベルに対応する位相を少なくとも1つの位相から成る集合から排除するステップとを含んでもよい。
【0034】
当該制御信号修正器を、候補位相の集合に関連付けられた1組の駆動電流を比較するステップと、最大の駆動電流を有する候補位相を選択された位相として当該1組の駆動電流の比較に基づいて決定することを含めて、候補位相の集合のうち最大の駆動電流を有する位相を候補位相の集合から選択するように構成してもよい。当該制御信号修正器は、複数の制御信号レベルから決定したパラメータを受け取り当該パラメータに従って第1のオフセット信号の変化率を制限するように構成したスルー・レート・リミッタを備えてもよい。当該パラメータを、複数の制御信号値から決定した制御信号ベクトルの大きさとして生成してもよい。
【0035】
当該スルー・レート・リミッタを、第1のオフセット信号の変化率を第1の変化率値と第2の変化率値の間の範囲に制限するように構成してもよい。第1のオフセット信号の変化率が当該パラメータの単調関数であってもよい。
【0036】
様々な例では、近接基準が、電圧の近接基準、電圧差分に基づく基準、信号レベル間の距離、電圧および/もしくは電流レベルの近接性に基づく基準、ならびに/または信号レベルの比較であってもよい。当該信号レベルは、電圧および/もしくは電流レベルであってもよい。
【0037】
本発明の他の特徴と利点は下記の説明と特許請求の範囲から明らかである。
【図面の簡単な説明】
【0038】
図1】三相電気モータ制御システムのブロック図である。
図2】三相電気モータ・コントローラのブロック図である。
図3】1組の単純な入力に適用される不連続PWMを示す図である。
図4】電圧テストが必要なケースに適用される不連続PWMを示す図である。
図5】電圧テストを含むゼロ・シーケンス計算器のブロック図である。
図6】レベル1ソリューション(即ち、電圧テスト)を用いた不連続PWMシステムにおける不要なスイッチングの例を示す図である。
図7】スルー・レート・リミッタを含むゼロ・シーケンス計算器のブロック図である。
図8】スルー・レートが制限された不連続PWMシステムの出力の例を示す図である。
図9】十分なスルー・レート制限が適用されていない、スルー・レートが制限された不連続PWMシステムの出力の例を示す図である。
図10】制御電圧ベクトルの大きさに従ってスルー・レート・リミッタがどのようにそのスロープを適合させるかを示すグラフの図である。
図11】短縮されたクランプ時間を示す、スルー・レートが制限された不連続PWMシステムの出力の例を示す図である。
図12】高度に動的なPMLSMアプリケーションにおける典型的な制御電圧を示す図である。
図13】レベル2ヒステリシス・アルゴリズムを含むゼロ・シーケンス計算器のブロック図である。
図14】レベル2ヒステリシス・アルゴリズムを1組の例示的な入力に適用した結果を示す図である。
図15】レベル2ヒステリシス・アルゴリズムの領域の例示的な表現を示す図である。
図16】どのようにレベル2ヒステリシス・アルゴリズムが領域を特定するかを示す流れ図である。
図17】どの位相電圧指令をクランプすべきかをレベル2ヒステリシス・アルゴリズムがどのように判定するかを示す流れ図である。
図18】どの位相電圧指令をクランプすべきかをレベル2ヒステリシス・アルゴリズムがどのように判定するかを示すより詳細な流れ図である。
図19】レベル1ソリューションとレベル2ソリューションを比較した例示的な実験結果を示す図である。
【発明を実施するための形態】
【0039】
1.概要
図1および図2を参照すると、コントローラを備えた典型的な不連続パルス幅変調(DPWM)三相電気モータ制御システムが提供されている。
【0040】
図1に示すように、三相電気モータ制御システム100の1実施形態が、不要な高速スイッチングに起因するスイッチング・ロスを低減するように構成されている。一般に当該システムは、コントローラ104、インバータ110、および三相電気モータ112を備える。
【0041】
幾つかの例では、コントローラ104が様々な入力を受信し3つのパルス幅変調された電圧指令106を生成する。当該指令の各々は、電気モータ112の位相入力の1つに対応する。コントローラ104は、PWM電圧指令106の不要な高速遷移が抑制されるようにPWM電圧指令106を決定する。指令102(例えば、トルクまたは位置指令)が、外部制御システム(図示せず)からコントローラ104へ入力される。指令102は、電気モータ112の所望の出力を表す。また、位相入力(「位相電流」)114の各々に対する1組の測定電流と、検知フィードバック116(例えば、モータ112の検知位置)とがコントローラ104に入力される。様々な入力に基づいて、コントローラ104は2つの状態を表す1組のPWM出力(VaPWM、VbPWM、VcPWM)106を決定する。当該2つの状態は、一般性を失うことなく、1.0および0.0であると下記で説明される。PWM出力106の各々は電気モータ112の3つの入力位相のうち1つに対応し、対応するPWM出力に従ってモータの様々な入力位相に出力が適用されたとき当該モータが指令入力に従う。
【0042】
1組のPWM電圧出力106はコントローラ104からインバータ110に渡される。インバータ110では、1組のPWM電圧出力106を使用してスイッチ118を開閉し、電気モータ112の対応する入力位相を駆動する3つのPWM駆動信号へとDC電圧108が変換されるようにする。具体的には、1のPWM出力の結果、正のDC電源電圧レールが入力位相に適用され、0のPWM出力の結果、負のDC電源電圧レールが入力位相に適用される。
【0043】
電気モータ112の各入力位相に供給される位相電流114(即ち、図1のi、i、i)が測定され、コントローラ104に戻される。検知フィードバック116もコントローラ104に戻される。
【0044】
図2を参照すると、コントローラ104の1例が指令102、検知位相電流114、および検知フィードバック116を入力として受信する。当該入力は多相の制御信号ジェネレータ220に渡される。当該多相の制御信号ジェネレータ220は、指令入力102、検知電流114、および検知フィードバック116を処理し、三相制御電圧(V、V、V)222を生成するように構成される。本例では、位相制御電圧222は−1.0と1.0の範囲内の正または負の値を表し、モータの入力位相に適用するためにDC電源電圧に乗じられる係数に対応する。その入力に基づいて、多相の制御信号ジェネレータ220は、例えば磁界方向制御アルゴリズムまたはベクトル制御アルゴリズムを用いることによって、三相制御電圧222を決定する。
【0045】
位相制御電圧222は、1組の検知位相電流224とともに制御信号修正器227に渡される。制御信号修正器227は、位相制御電圧222を修正してデューティ・サイクル信号226を生成するためのゼロ・シーケンス計算器224および加算モジュール229を備える。幾つかの例では、制御信号修正器227は、システム内の他のモジュールに対して機能的に透過である。制御信号修正器227の内部で、位相制御電圧222が1組の検知位相電流114とともにゼロ・シーケンス計算器224に渡される。ゼロ・シーケンス計算器224は、当該入力を使用して、共通モードの(即ち、−1.0から1.0の範囲の)位相制御電圧222を決定し、やはり−1.0から1.0の範囲のゼロ・シーケンス信号230、即ちVを生成する。加算モジュール229を用いて、ゼロ・シーケンス信号230を位相制御電圧222と結合して、各々が0.0から1.0の範囲にある1組のデューティ・サイクル信号226を生成する。例えば、デューティ・サイクル信号
【0046】
【数1】
【0047】
を、
【0048】
【数2】
【0049】
を解くことによって計算することができる。ここで、xは3つの相a、b、またはcのうち1つを表す。このように、デューティ・サイクル信号226は事実上、ゼロ・シーケンス信号230によってレベルがシフトされ0から1の範囲に強制された位相制御電圧222である。結果のデューティ・サイクル信号
【0050】
【数1】
【0051】
は、PWM電圧指令106における不要なスイッチングを抑制する。
【0052】
次いで、3つのデューティ・サイクル電圧226が、3つのPWM電圧出力106を決定するパルス幅変調器228に渡される。幾つかの例では、結果として得られたパルス幅変調された電圧出力106は、位相制御電圧222の各々により決まるかまたはスイッチングに利用されるデバイスの特性により決まるスイッチング周波数で高と低(即ち、1と0)の間を行き来する方形波である。パルス幅変調器228はデューティ・サイクル電圧226を搬送波信号(例えば、鋸波)と比較してPWM電圧出力106を生成することができる。デューティ・サイクルのレベルが当該搬送波信号のレベルより高い場合には、PWM電圧出力値は「1」であり、そうでなければPWM電圧出力は「0」である。パルス幅変調のプロセスは周知であり、本明細書ではこれ以上説明しない。
【0053】
2.ゼロ・シーケンス計算器
ゼロ・シーケンス計算器224は、測定した位相電流114(i、i、およびi)と位相制御電圧222(V、V、V)を利用してゼロ・シーケンス信号V230を決定する。ゼロ・シーケンス信号230が位相制御電圧222と結合されたときに、位相(以下では一般的に「クランプ位相」と称する。「クランプ」という言葉はこの説明の文脈でのみ理解されるべきであり、それが他の文脈で使用される場合の性質を暗示するものではないことに留意されたい)の1つが意図的に異常電圧値
【0054】
【数3】
【0055】
と等しいように設定されてその位相のスイッチングが不連続になるように、ゼロ・シーケンス信号230が決定される。常に位相の1つのスイッチングを排除することによって、スイッチングの回数を削減することができ、その結果、過度なスイッチングに起因する損失を低減することができる。このプロセスは一般に不連続パルス幅変調(DPWM)と呼ばれる。
【0056】
以下の諸実施形態では、クランプ位相を決定するときに2つの条件を評価する。先ず、クランプに適した位相を決定し、次いで最大電流の候補位相をクランプする。最大電流の候補位相をクランプすることにより、スイッチング・ロスが最も低減されることが保証される。なぜならば、スイッチング・ロスは遷移中にスイッチ内に流れる電流に比例するからである。
【0057】
クランプに適した位相を決定するプロセスは、位相制御電圧222の信号品質、測定した位相電流114と位相制御電圧222の間の位相整列といった要因に応じて異なる。
【0058】
図3を参照すると、あるDPWMのケースにおいて、三相制御電圧322は対応する検知位相電流314と同位相である。この単純なケースでは、別々のテストを用いてどの位相がクランプに適しているかを判定する必要はない。単純に(位相電流グラフ314において丸で囲んだ)最大量の検知位相電流に対応する位相を検出し当該対応する位相をクランプすることにより、ゼロ・シーケンス信号330を決定することができる。位相制御電圧322および位相電流314は同位相であり事実上無雑音であるので、どの位相制御電圧をクランプすべきかに関して曖昧さは殆どまたは全くない。どの位相をクランプすべきかの判定が終了すると、ゼロ・シーケンス信号330が決定される。幾つかの例では、ゼロ・シーケンス信号330は、クランプ位相の位相制御電圧を最も近い異常位相指令電圧値(−1.0または1.0)から差し引くことにより決定される。
【0059】
ゼロ・シーケンス信号330は共通モード電圧を表す。当該共通モード電圧は、三相制御電圧322との関係(例えば、差分および順序)を保ちつつ、三相制御電圧322と結合される。
【0060】
3.電圧テストを伴うDPWM
図4を参照すると、より複雑な例には、その対応する位相電流414に約90度だけ先行する三相制御電圧422がある。単純に最大電流の位相を選択することによってクランプすべき位相を選択する前述の方法は、この場面では適切ではないかもしれない。特に、最大電流の位相に対応する位相制御電圧は位相電流が最大である期間において中間にある(即ち、最大の位相電流は、値が他の2つの位相制御電圧値の間にある対応する位相制御電圧をもつ)。したがって、中間の位相制御電圧をもつ位相をクランプする場合には、中間の位相制御電圧とクランプ最大値の間の位相制御電圧も同様にクランプする必要があり、位相間の関係を保存することができない。これは、デューティ・サイクル426を生成するとき、レベル関係が位相制御電圧422の間で保存されるという事実に起因するものである。
【0061】
この問題に対する1つの解決策は、中間の位相制御電圧をもつ位相を特定する電圧テストを適用することである。特定された位相は、クランプすべき位相を選択するときの考慮から除外される。
【0062】
例えば、0秒から0.01秒の時間範囲を参照すると、最大位相電流の位相(即ち、位相A)が、位相Bの位相制御電圧と位相Cの位相制御電圧の間にある位相制御電圧を有する。したがって、位相Aはクランプに適さない。なぜならば、その位相制御電圧が中間にあるからである。クランプに適した残りの位相は位相Bと位相Cである。当該残りの候補位相に関連付けられた位相電流を比較し、上記時間範囲内の最大位相電流に関連付けられた候補位相(即ち、位相C)をクランプに選ぶ。同じ時間範囲において、ゼロ・シーケンス信号430を、全ての三相制御電圧422がそれに追加され位相Cがクランプ最大値に設定されるように決定する。
【0063】
別の例では、.01秒から.02秒の時間範囲を参照すると、最大位相電流の位相(即ち、位相C)が中間の位相制御電圧を有し、したがって、当該位相はクランプに適さない。したがって、位相Aと位相Bが残りの候補位相である。位相Aと位相Bの位相電流を比較し、最大電流の位相(即ち、位相A)をクランプに選ぶ。上記時間範囲において、ゼロ・シーケンス信号430を、全ての三相制御電圧422がそれに追加され位相Aがクランプ最大値に設定されるように決定する。
【0064】
図5を参照すると、ゼロ・シーケンス計算器524の1実施形態(図2のゼロ・シーケンス計算器228の代替版)が、前述の電圧テストを適用して中間の位相制御電圧を有する位相を除外することによって、クランプの候補位相を選択するように構成されている。特に、ゼロ・シーケンス計算器524が、位相制御電圧522と位相電流514を入力として受け取ってゼロ・シーケンス信号530を出力として生成する。中間電圧テスト560が位相制御電圧522を受け取り、クランプに適した位相を決定する。例えば、中間電圧テスト560が、中間値を有する位相制御電圧を決定することによって、中間にある位相制御電圧を特定する。決定された中間の位相制御電圧に関連付けられた位相を、どの位相をクランプすべきかを判定するときに潜在的なクランプされる位相として考慮することから除外する。残りの位相をクランプ可能位相572と称し、どの位相がクランプに適しているかを示す情報が最大電流テスト568に渡される。これは以下でより詳細に説明する。
【0065】
別の信号経路では、絶対値モジュール562が位相電流514の絶対値を計算する。絶対値モジュール562の結果がクランプ位相選択器564に渡される。クランプ位相選択器564では、現在のクランプ位相に対応する位相電流が他の位相電流から分離される。クランプ位相選択器564は、どの位相が現在クランプされているかを示す入力とともに、位相電流の絶対値を入力として受け取る。当該クランプ位相選択器は、現在選択されている位相の電流の絶対値を他の位相の電流の絶対値から分離し、それらを別々の出力で提供する。
【0066】
少量の正の電流値、即ちデルタ・ヒステリシス電流566が、現在のクランプ位相の分離位相電流578に加算される。この加算により、この時点で修正された現在のクランプ位相電流576の絶対値が、現在のクランプ位相578の位相電流の実際の絶対値よりも少なくともデルタ・ヒステリシス電流566と等しい量だけ大きくなる。上記クランプ位相電流576の絶対値は、最大電流テスト568に入力される。
【0067】
クランプ可能位相572、デルタ・ヒステリシス電流574により修正されていない位相電流の絶対値、およびデルタ・ヒステリシス電流576により修正された位相電流の絶対値が最大電流テスト568に渡される。最大電流テスト568は、クランプ可能位相572から最大位相電流の位相を選択することによって、クランプすべき位相を決定する。少量のヒステリシス値を現在のクランプ位相の電流に加算することによって、クランプすべき位相の不要な高速スイッチングを、特定のケースにおいて、例えばクランプ可能位相の電流がその大きさにおいて互いと近接し最大電流の位相がその時々で高速に変化するようなノイズがあるときに、回避することができる。
【0068】
クランプ位相の特定結果をゼロ・シーケンス計算モジュール580に渡し、ゼロ・シーケンス計算モジュール580でゼロ・シーケンス信号530が決定される。ゼロ・シーケンス計算器580はまた、位相制御電圧522を入力として受け取り、クランプに関して現在選択されている位相の位相電圧を最も近傍の電源レール電圧(supply rail voltage)から差し引くことにより、ゼロ・シーケンス信号を計算する。
【0069】
3.1.1 不要なスイッチングの例
図4に示すような良く動作するシステムでは、どの位相をクランプすべきかを判定するには前述の電圧テストで十分である。しかし、図6を参照すると、雑音または他の高速な変動が位相制御電圧522に存在するときに問題が生じうる。例えば、サンプル電流に及ぼすスイッチング・ノイズの影響に起因する電圧振動525により、電圧テストの結果が高速に変化し、その結果、クランプされる位相が高速に変化するおそれがある。これらの不要な遷移により、インバータ側でスイッチング・ロスが生じうる。幾つかの例では、電圧振動525は共通モード電圧の急激な変化に寄与する検知電流信号の摂動により生じうる。かかる急激な変化により、閉ループ制御システムが振動的に反応するおそれがある。
【0070】
3.1.2 レベル1ソリューション
図7を参照すると、ゼロ・シーケンス計算器724(図2のゼロ・シーケンス計算器224の別の例)が、図6に示す高速なスイッチングを抑制するように構成される。ゼロ・シーケンス計算器724は上述の(即ち、図5に関して説明した)電圧テストを用いてクランプ位相を決定する。次いで、ゼロ・シーケンス信号730を生成するゼロ・シーケンス計算器780にクランプ位相が渡される。次いで、ゼロ・シーケンス信号730における許容可能な変化率を制限するスルー・レート・リミッタ734にゼロ・シーケンス信号730が渡される。スルー・レート・リミッタ734は、ゼロ・シーケンス信号730の高速な遷移を抑制することによりスイッチング・ロスを低減させる。
【0071】
図8を参照すると、結果として得られた変化率制限(rate limited)されたデューティ・サイクル信号826には不要なスイッチングが殆どまたは全く存在しない。しかし、デューティ・サイクル信号826における遷移のスロープが悪化している(即ち、遷移の上下回数は多くなり、位相がクランプされている期間が短くなっている)。位相がクランプされている時間が短くなると、得られた少ないスイッチング・ロスの利益が減ることとなる。
【0072】
図9を参照すると、幾つかの例では、例えば位相制御電圧が低いとき、位相制御電圧922の信号対雑音比が低いことがある。ゼロ・シーケンスのスルー・レートが位相制御電圧の信号対雑音比が高い場合と同様に保持された場合、振動(およびそれに伴う不要なスイッチング)が図9のデューティ・サイクル926に示すように再現するおそれがある。
【0073】
図10を参照すると、幾つかの例では、位相制御電圧922から得られたベクトルV*の大きさに従ってスルー・レートを調節することができる。スルー・レート・リミッタ800は、電圧ベクトルの大きさ|V*|に従ってそのスルー・レートを調節している。例えば、スルー・レート・リミッタ800のスロープは次式に従って調節される。
【0074】
【数4】
【0075】
ここで、|V|は位相制御電圧に関連付けられたベクトルの大きさであり、s(|V|)は図10のグラフにより定義される。Vの複素数表現とその対応する大きさ|V|を次式に従って位相制御電圧V、VおよびVから計算することができる。
【0076】
【数5】
【0077】
図10の例示的なスルー・レート・リミッタでは、指令電圧ベクトル|V|が|Vmin|以下の値であるとき(例えば、|V|が4V以下であるとき)、スルー・レートは一定値(例えば、0.1V/μs)に保たれる。|V|が|Vmin|より大きく|Vmax|より小さいとき(例えば、|V|が4Vから65Vの範囲にあるとき)、スルー・レートは関数s(|V|)に従って線形に増大する。|V|が|Vmax|より大きいときは、スルー・レートは一定のスルー・レート値max(例えば、max=1.3V/μs)に保たれる。
【0078】
図11を参照すると、図10に示す適合的なスルー・レートを用いることにより不要な遷移が低減されている。図10に示す適合的なスルー・レートの副作用は、デューティ・サイクルのクランプ時間と変化率が大幅に減少しうることであり、これは、位相のクランプにより得られるスイッチング・ロス低減の利益を減少させうる。
【0079】
一般に低レベル信号では、SNRが、振動低減と最大クランプ時間の間の適切な妥協点に至ることがもはや不可能である点まで減少する可能性がある。したがってレベル2ソリューションが好ましい。
【0080】
3.1.3 レベル2ソリューション
前述の例には、単一の基本周波数と雑音により支配された電流信号と電圧信号が含まれていた。図12を参照すると、幾つかのより動的なモータ・ドライブの例(例えば、PMLSM(Permanent Magnet Linear Synchronous Motor)を用いたアクティブ・サスペンション制御)が、雑音とDC成分をも含む複数の周波数を含む信号を含むことができる。図12の円領域で示したように、時々、複数の位相のうち2つがほぼ同一レベルの制御電圧を有することがある。
【0081】
位相制御電圧が円領域1102で頻繁に交差すると、電圧テストがクランプ位相を高速に遷移させることになりうる。かかる多数回の遷移の結果、インバータに不要なスイッチングが生ずる可能性がある。
【0082】
図13を参照すると、ゼロ・シーケンス計算器1224が、ヒステリシス・アルゴリズムを利用したレベル2の中間電圧テスト1146を備えることができる。不要な遷移を回避するために、中間電圧テストが、中間の位相制御電圧とその隣接する位相制御電圧の間の近接性に関する情報を含む。
【0083】
3.1.3.1 ヒステリシスの概要
図14を参照すると、どの位相をクランプすべきかを判定する目的で、ヒステリシス・アルゴリズムが1組の例示的な位相制御電圧1322と位相電流1314に適用される。
【0084】
当該アルゴリズムの最初のステップでは、どの位相がクランプに適しているかを判定する。先ず互いに近接する位相制御電圧1322を決定することによって、候補位相を決定する。例えば、位相制御電圧グラフ1322の円部分1370が、互いに近接すると判定される。位相制御電圧1322が近接する時間部分1370が、図14では垂直の網掛けした灰色の棒で示されている。この網掛けした灰色の部分では、1つの位相のみがクランプに適している。例えば、最初の網掛けした灰色の部分では、位相制御電圧VおよびVが互いに近接しており、したがって、それらの対応する位相はクランプに適していない。クランプに適した唯一の位相は、(クランプ可能位相グラフ1372で示したように)Vに関連付けられた位相である。
【0085】
幾つかの時間部分では、(図14の陰影なし領域で示すように)どの位相制御電圧も互いに近接していない。これらの時間部分では、上記アルゴリズムでは前述の中間電圧テストを適用して、クランプに適した位相を決定する。例えば、最初の陰影なし部分では、Vが中間電圧である(即ち、その値がVの値より小さくVの値より大きい)。したがって、クランプに適した位相は、(クランプ可能位相グラフ1372で示すように)VおよびVに関連付けられた位相である。
【0086】
次に、クランプすべき位相を決定する。クランプに適した位相が1つしかない場合には、当該アルゴリズムは単純にその位相をクランプする。しかし、クランプに適した位相が複数ある場合には、最大の対応する位相電流を有する位相をクランプする。
【0087】
幾つかの例では、最大の対応する位相電流を有する位相制御電圧が、所与の期間内(例えば、電流グラフ1314の円領域1374)に変化することがある。かかるケースでは、決定されたクランプ位相がそれに応じて変化する。
【0088】
クランプ位相の決定に続いて、ゼロ・シーケンス信号1323およびデューティ・サイクル信号1326を2.3節で上述したのと同様に決定する。
【0089】
3.1.3.2 詳細なヒステリシス・アルゴリズム
図15を参照すると、幾つかの電圧動作領域1448、即ち、領域0から領域Nをその接続ヒステリシス帯1450とともに定義することができる。
【0090】
幾つかの例では、各位相制御電圧1422V、VおよびVをVlo<=Vmid<=Vhiとなるように可変集合Vlo、Vmid、またはVhiに関連付けることができる。同様に、各位相電流1414I、IおよびIをIlo<=Imid<=Ihiとなるように可変集合Ilo、Imid、またはIhiに関連付けることができる。以下の定義が適用される。
Phase_Lo=VloまたはIloに対応する位相
Phase_Hi=VhiまたはIhiに対応する位相
Vline_Lo=|LPF(Vmid−Vlo)|=ローパス・フィルタされた、中間電圧と低電圧の絶対電圧差分
Vline_Hi=|LPF(Vhi−Vmid)|=ローパス・フィルタされた、中間電圧と高電圧の絶対電圧差分
Vline_Hyst_01=領域0から領域1への遷移でチェックされる電圧閾値
Vline_Hyst_10=領域1から領域0への遷移でチェックされる電圧閾値
Vline_Hyst_12=領域1から領域2への遷移でチェックされる電圧閾値
Vline_Hyst_21=領域2から領域1への遷移でチェックされる電圧閾値
【0091】
引き続き図15を参照すると、領域0は、Vline_LoとVline_HiがVline_Hyst_10より小さいことを満たす位相制御電圧1422を包含する。
【0092】
領域1は、Vline_LoまたはVline_HiがVline_Hyst_01より大きく、Vline_LoまたはVline_HiがVline_Hyst_21より小さいことを満たす位相制御電圧1422を包含する。
【0093】
領域2は、Vline_LoとVline_HiがVline_Hyst_12より大きいことを満たす位相制御電圧1422を包含する。
【0094】
図16図17、および図18は、当該ヒステリシス・アルゴリズムを流れ図の形で示す。
【0095】
図16を参照すると、当該ヒステリシス・アルゴリズムの流れ図は電圧動作領域を決定するためのステップを表す。当該アルゴリズムは先ず、位相制御電圧のうち最小、中間、最大の値(Vlo、Vmid、Vhi)を見つける。次に、次式を用いてVline_LoとVline_Hiを計算する。
Vline_Lo=|LPF(Vmid−Vlo)|
Vline_Hi=|LPF(Vhi−Vmid)|
ここで、LPFはローパス・フィルタリング操作を表す。
【0096】
現在の領域が0でありVline_LoまたはVline_HiがVline_Hyst_01より大きい場合は、当該領域を1に変更する。そうでなければ、当該領域は0に留まる。
【0097】
現在の領域が1でありVline_LoとVline_HiがVline_Hyst_10より小さい場合は、当該領域を0に変更し、そうでなければ、ifVline_LoとVline_HiがVline_Hyst_12より大きい場合は、当該領域を2に変更する。何れの条件も満たされない場合には、当該領域は1に留まる。
【0098】
現在の領域が2でありVline_LoまたはVline_HiがVline_Hyst_21より小さい場合は、当該領域を1に変更する。そうでなければ、当該領域は2に留まる。
【0099】
図17を参照すると、流れ図が、クランプすべき位相を選択するために適用できる、電圧動作領域に基づく基準を表す。図16で決定した電圧動作領域の値を読み取り、どの位相制御電圧がクランプされるかを判定する条件文に渡す。
【0100】
当該領域が0である場合、最大絶対電流に対応する位相が、Vmidに対応する位相を除いてクランプされる。当該領域が1である場合、Vmidからの最大絶対電圧差分に対応する位相をクランプする。当該領域が2である場合、最大絶対電流に対応する位相が、Vmidに対応する電圧指令を除いてクランプされる。どの条件も満たされない場合は、クランプ位相は変化しない。
【0101】
図18を参照すると、流れ図が、クランプすべき位相を選択するために適用できる基準のより詳細な図を表す。先ず、図16で決定した領域の値を読み取り、どの位相がクランプされるかを判定する条件文に渡す。
【0102】
当該領域が0でありI_Phase_LoがI_Phase_HiとI_Phase_Hystの和より大きい場合には、クランプ位相はPhase_Loであり、I_Phase_HystはI_Phase_Hyst_Loである。そうでなければ、クランプ位相はPhase_Hiであり、I_Phase_HystはI_Phase_Hyst_Hiである。
【0103】
当該領域が1でありVline_LoがVline_HiとVline_Hystの和より大きい場合には、クランプ位相はPhase_Loであり、Vline_HystはVline_Hyst_Loである。そうでなければ、クランプ位相はPhase_Hiであり、Vline_HystはVline_Hyst_Hiである。
【0104】
当該領域が2でありI_Phase_LoがI_Phase_HiとI_Phase_Hystの和より大きい場合には、クランプ位相はPhase_Loであり、I_Phase_HystはI_Phase_Hyst_Loである。そうでなければ、クランプ位相はPhase_Hiであり、I_Phase_HystはI_Phase_Hyst_Hiである。
【0105】
当該領域が未知である場合には、クランプ位相、Vline_Hyst、およびI_Phase_Hystは不変のままである。
【0106】
3.1.3.3 実験結果
図19を参照すると、レベル1ソリューション1880(即ち、変化率制限)とレベル2ソリューション1882(即ち、ヒステリシス)の間の不要なスイッチングの低減を示す実験結果が示されている。特に、レベル1ソリューションのデューティ・サイクル1880において丸で囲った不要なスイッチング1884の事例が、レベル2ソリューションのデューティ・サイクル1882においては現れていない。
【0107】
以上の説明は本発明の範囲を例示しようとするものであって本発明の範囲を制限しようとするものではなく、本発明の範囲は添付の特許請求の範囲によって定義あれることは理解される。他の諸実施形態は、添付の特許請求の範囲内にある。
【符号の説明】
【0108】
102 指令入力
104 コントローラ
110 インバータ
112 モータ
116 検知フィードバック
220 多相制御信号ジェネレータ
224 ゼロ・シーケンス計算器
228 パルス幅変調器
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19