特許 5745701 認証システム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5745701

(24)【登録日】2015年5月15日

(45)【発行日】2015年7月8日

(54)【発明の名称】認証システム及び方法

(51)【国際特許分類】

   B41J 2/175 20060101AFI20150618BHJP

【ＦＩ】

   B41J2/175 175

   B41J2/175 119

【請求項の数】14

【全頁数】13

(21)【出願番号】特願2014-533264(P2014-533264)

(86)(22)【出願日】2011年9月30日

(65)【公表番号】特表2015-501231(P2015-501231A)

(43)【公表日】2015年1月15日

(86)【国際出願番号】US2011054162

(87)【国際公開番号】WO2013048430

(87)【国際公開日】20130404

【審査請求日】2014年3月27日

(73)【特許権者】

【識別番号】511076424

【氏名又は名称】ヒューレット−パッカード デベロップメント カンパニー エル．ピー．

【氏名又は名称原語表記】Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ．

(74)【代理人】

【識別番号】100087642

【弁理士】

【氏名又は名称】古谷 聡

(74)【代理人】

【識別番号】100121061

【弁理士】

【氏名又は名称】西山 清春

(72)【発明者】

【氏名】ライス，ヒューストン，ダブリュー

(72)【発明者】

【氏名】ノヴァク，デイヴィッド，ビー

(72)【発明者】

【氏名】ネス，エリック，ディー

(72)【発明者】

【氏名】ホール，ブレンダン

【審査官】 大熊 靖夫

(56)【参考文献】

【文献】 特開２００６−１９８７７４（ＪＰ，Ａ）

【文献】 特開２００９−０１２２２６（ＪＰ，Ａ）

【文献】 特開２００４−０５０５４１（ＪＰ，Ａ）

【文献】 特開２００４−０７４４６４（ＪＰ，Ａ）

【文献】 特開２００４−２３３４７２（ＪＰ，Ａ）

【文献】 特開２００４−２９９４０５（ＪＰ，Ａ）

【文献】 特開２００５−３２４５４７（ＪＰ，Ａ）

【文献】 特表２００５−５２８２３７（ＪＰ，Ａ）

【文献】 特開２００７−２３７６７８（ＪＰ，Ａ）

【文献】 特開２００８−０８０８０３（ＪＰ，Ａ）

【文献】 特開２００９−１９０４０８（ＪＰ，Ａ）

【文献】 再公表特許第２００２／０４０２７５（ＪＰ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｂ４１Ｊ ２／０１−２／２１５

(57)【特許請求の範囲】

【請求項1】

識別（ID）ビットメモリセルを有するデータ記憶チップを有する交換可能な装置を備えた認証システムであって、該IDビットメモリセルが、
被測定セルと、
該被測定セルをポイントするアドレス情報を記憶するポインタセルと、
工場で測定された該被測定セルの物理パラメータに関するアナログ情報を記憶するアナログセルと
を備えている、認証システム。

【請求項2】

前記交換可能な装置を受容するベース装置と、
該ベース装置内に組み込まれたコントローラと、
該コントローラ上で実行することが可能な認証アルゴリズムであって、前記アドレス情報を使用して前記被測定セルを特定し、現場で測定された該被測定セルの物理パラメータに関するアナログ情報について該被測定セルの測定を行い、前記工場で測定された物理パラメータに関するアナログ情報と前記現場で測定された物理パラメータに関するアナログ情報とを比較し、及びそれらアナログ情報が共に一致する場合に前記交換可能な装置を認証する、認証アルゴリズムと
を更に備えている、請求項１に記載の認証システム。

【請求項3】

前記現場で測定された物理パラメータとして前記被測定セルの電気特性の値を測定する測定回路を更に備えている、請求項２に記載の認証システム。

【請求項4】

前記電気特性が、電圧、インピーダンス、抵抗、キャパシタンス、インダクタンス、斯かる電気特性の何れかの数学的な組み合わせ、及び斯かる電気特性の何れかの比からなる群から選択される、請求項３に記載の認証システム。

【請求項5】

前記IDビットメモリセルが、
前記電気特性の基準値を提供するために前記測定回路により測定することが可能な基準セルを更に備えており、
前記認証アルゴリズムが、前記被測定セルの前記電気特性の値と前記基準値との比から前記現場で測定された物理パラメータに関するアナログ情報を求める、
請求項３又は請求項４に記載の認証システム。

【請求項6】

前記IDビットメモリセルが、MROMセル、PROMセル、EPROMセル、EEPROMセル、及びヒューズからなる群から選択される、請求項１ないし請求項５の何れか一項に記載の認証システム。

【請求項7】

前記ベース装置が、プリンティングシステムからなり、前記交換可能な装置が、インクジェットカートリッジからなる、請求項２ないし請求項５及び請求項２ないし請求項５を引用する請求項６の何れか一項に記載の認証システム。

【請求項8】

被測定セルと、該被測定セルをポイントするアドレス情報を記憶するポインタセルと、工場で測定された該被測定セルの物理パラメータに関するアナログ情報を記憶するアナログセルとを含む識別（ID）ビットメモリセルを有するデータ記憶チップを備えている、インクカートリッジ。

【請求項9】

前記物理パラメータが、前記被測定セルの電気特性値からなり、前記IDビットメモリセルが、該電気特性値の基準値を提供するための基準セルを備えている、請求項８に記載のインクカートリッジ。

【請求項10】

前記アナログセルが、前記電気特性値を数学的に変更した値を記憶する、請求項９に記載のインクカートリッジ。

【請求項11】

前記数学的な変更が、前記電気特性値に対する前記基準値の比からなる、請求項１０に記載のインクカートリッジ。

【請求項12】

前記基準セルが、既知の論理値にプログラムされている、請求項９ないし請求項１１の何れか一項に記載のインクカートリッジ。

【請求項13】

前記電気特性が、電圧、インピーダンス、抵抗、キャパシタンス、インダクタンス、斯かる電気特性の何れかの数学的な組み合わせ、及び斯かる電気特性の何れかの比からなる群から選択される、請求項９ないし請求項１２の何れか一項に記載のインクカートリッジ。

【請求項14】

前記IDビットメモリセルが、MROMセル、PROMセル、EPROMセル、EEPROMセル、及びヒューズからなる群から選択される、請求項８ないし請求項１３の何れか一項に記載のインクカートリッジ。

【発明の詳細な説明】

【背景技術】

【0001】

多くのシステムは、該システムの機能にとって不可欠な交換可能な構成要素を有する。該交換可能な構成要素は、該システムを使用する度に消耗する消耗材料を含む装置であることが多い。斯かるシステムとして、例えば、交換可能なバッテリーを使用する携帯電話、交換可能な供給装置からの薬剤を投薬する医療機器、交換可能な供給カートリッジからの流体（例えばインク）又はトナーを分配するプリンティングシステムなどが挙げられる。交換可能な装置が正規の製造者からの真正なる装置であることを確認することは、システムのユーザが、欠陥があり及び／又は偽造された装置の意図せぬ使用に関する問題を回避するのに資するものとなる。

【発明の概要】

【発明が解決しようとする課題】

【0002】

上述のように、特定のシステムで使用するための交換可能な装置の真正性は、該システムのユーザが、欠陥があり及び／又は偽造された装置の意図せぬ使用に関する問題を回避するのに資するものとなる。例えば、交換可能なトナー及び／又はインクカートリッジを用いるプリンティングシステムでは、偽造カートリッジの不意の使用の結果として、プリント出力の品質低下から該プリンティングシステムに損傷を与え得るカートリッジのインク漏れまで、様々な問題が発生し得る。

【0003】

交換可能な装置の真正性を確認するための従来の方法として、該装置のデータチップ内に識別データを記憶し、次いで該装置がシステムに挿入された際に該識別データが正しいことを確認する、というものがある。例えば、プリンティングシステムにおいて、プリントカートリッジが、論理「１」（高）又は論理「０」（低）のディジタル値で予めプログラムされた識別（ID）ビットメモリセルを有するデータ記憶チップを含むことが可能である。プリントカートリッジがプリンティングシステムに挿入された際に、プリンタコントローラが、該IDビットメモリセル内の論理値を読み出して該論理値を所定のしきい値と比較して該論理値が該メモリセルに予めプログラムされている期待される論理値と一致するか否かを確認することにより、該カートリッジが真正性を有するか否かを判定する。このため、この認証方法で使用されるしきい値による判定基準は、前記IDビットメモリセルが論理高値を含むか論理低値を含むかを単に判定するものに過ぎない。しかし、著しい電気的欠陥を有し又は（例えば偽造者により）不適切に変更されたIDビットメモリセルもまた、測定時に論理高値又は論理低値の何れかを返すものとなる。その結果として、この認証方法は、損傷し及び／又は不適切に変更されたIDビットを常に適切に検出するものではなく、交換可能な装置によっては不適切な認証を行い得るものである。

【課題を解決するための手段】

【0004】

本開示の実施形態は、一般に交換可能な装置に一意に関連付けされたアナログシリアル番号の使用を介してシステムの交換可能な供給装置を認証する堅牢な認証システム及び方法を提供する。供給装置のデータ記憶チップ内にエンコードされたアナログシリアル番号は、該チップを介して該供給装置を一意に識別する該チップの特定の物理パラメータに関する情報を含む。該データ記憶チップの製造時に、該チップ上の一連のIDビットメモリセル内の特定のメモリセルについて、電気特性等の物理パラメータが測定される。該測定された物理パラメータのアナログ値が、該一連のIDビットメモリセルの幾つかのセル内にディジタルにエンコードされる。製造後、現場での一般的な動作時に、交換可能な装置を受容した認証システムは、IDビットメモリセル内に記憶されているアドレスポインタを介して特定のメモリセルを特定し、該特定のメモリセルの物理パラメータの値を測定する。該システムは、現場で測定された該物理パラメータの値を、製造時に測定されてIDビットメモリセル内にエンコードされた値と比較する。現場で測定された該値が、製造時に（すなわち所与の公差レベル内で）エンコードされた値と一致する場合、該認証システムは、該交換可能な供給装置を認証する。該値が一致しない場合には、該認証システムは、該交換可能な供給装置が、欠陥があり、損傷しており、又は真正品でないことの通知を（例えばシステムのユーザインタフェイスを介して）提供する。このようにして、一連のIDビットメモリセル内の特定のメモリセルについて測定された物理パラメータのアナログ値は、供給装置を一意に識別する該供給装置のためのアナログシリアル番号として働くものとなる。

【0005】

一実施形態では、例えば、認証システムは、識別（ID）ビットメモリセルを有するデータ記憶チップを有する供給装置を含む。該IDビットメモリセルは、被測定セル、該被測定セルをポイントするアドレス情報を記憶するためのポインタセル、及び該被測定セルに関する工場でのアナログ情報を記憶するアナログセルを含む。一実施形態では、該システムはまた、該供給装置を受容するベース装置と該ベース装置内に組み込まれたコントローラとを含む。該コントローラ上で実行することが可能な認証アルゴリズムは、アドレス情報を使用して被測定セルを特定し、及び現場でのアナログ情報について該被測定セルの測定を行うものである。該アルゴリズムは、工場でのアナログ情報を現場でのアナログ情報と比較し、それら情報が一致する場合に該供給装置を認証する。

【0006】

別の実施形態では、認証方法は、データ記憶チップ上の一連の識別（ID）ビットメモリセルのうちの特定のセルを被測定セルとして指定し、該被測定セルのアドレスを該IDビットメモリセル内にエンコードし、及び該被測定セルのアナログ値を測定する、という各ステップを含む。該方法は更に、該アナログ値を該IDビットメモリセル内にエンコードするステップを含む。

【0007】

別の実施形態では、認証方法は、識別（ID）ビットメモリセルを有する交換可能な装置を受容し、該IDビットメモリセル内の被測定セルのアドレスを特定する、という各ステップを含む。工場で測定された該被測定セルのアナログ値が該IDビットメモリセル内にエンコードされ、及び現場で測定された該被測定セルのアナログ値を判定するために該被測定セルの測定が行われる。該工場で測定されたアナログ値と該現場で測定されたアナログ値とが一致する場合、該交換可能な装置が認証され、該工場で測定されたアナログ値と該現場で測定されたアナログ値とが一致しない場合には、該交換可能な装置が真正品でない旨の通知が提供される。

【図面の簡単な説明】

【0008】

【図1】一実施形態による、ベース装置及び交換可能な供給装置を含む認証システムを示している。

【図2】一実施形態による、データ記憶チップでの実施に適した一連のIDビットメモリセルの一例を示している。

【図3】一実施形態による、インクジェットプリンティングシステムとして実施された認証システムを示している。

【図4】一実施形態による、例示的なインクジェットカートリッジの斜視図を示している。

【図5】一実施形態による、例示的な認証方法を示すフローチャートである。

【図6】一実施形態による、例示的な認証方法を示すフローチャートである。

【発明を実施するための形態】

【0009】

図１は、本開示の一実施形態による、ベース装置102及び交換可能な供給装置104を含む認証システム100を示している。該システム100の該ベース装置102に含まれるコントローラ106は、典型的には、該認証システム100の全般的な機能を制御し及び供給装置104と通信してその制御を行うためのプロセッサ、メモリ、ファームウェア、及びその他の電子回路といった、標準的なコンピューティングシステムの構成要素を含む。一実施形態では、コントローラ106は、交換可能な供給装置104の真正性を判定するために認証アルゴリズム108を実行する。供給装置104は、ディジタル論理値「１」（高）又は「０」（低）で予めプログラムされた一連の識別（ID）ビットメモリセル112を有するデータ記憶チップ110を含む。該一連のIDビットメモリセル112内に記憶されているディジタル値は、典型的には、供給装置104の特性に関する情報を提供する。例えば、メモリセル112は、供給装置104の種類、供給装置104内に収容されている材料の種類、供給装置104内に収容されている材料の特性及び／又は使用特性などを示す情報を記憶することが可能である。

【0010】

図２は、本開示の一実施形態による、データ記憶チップ110において実施するのに適した一連のIDビットメモリセル112の一実施形態を示している。図２の一連のIDビットメモリセル112に示すメモリセルの個数及びそれに関するアドレス位置は、本説明の容易化を目的としたものであり、データ記憶チップ110内の一連のIDビットメモリセル112において実施することが可能なメモリセルの実際の個数又はアドレス位置を示すことを意図したものではない。一連のIDビットメモリセル112内のメモリセルの実際の個数は、変動し得るものであるが、典型的には、図２に示すセルの個数よりも多い。データ記憶チップ110上の一連のIDビットメモリセル112を構成するセルの種類は変動し得るものである。更に、一連のIDビットメモリセル112は、二種類以上のメモリセルを含み得るものである。データ記憶チップ110上での実施に適したものとなり得るIDビットメモリセルの実際の種類として、MROMセル、PROMセル、EPROMセル、EEPROMセル、ヒューズなどが挙げられる（但し、それらには限定されない）。

【0011】

データ記憶チップ110上の一連のIDビットメモリセル112は、アドレスポインタセル114と呼ばれる一群のセルを含む。一実施形態では、該アドレスポインタセル114は、個々のデータ記憶チップ110において同一のアドレス位置にある。別の実施形態では、アドレスポインタセル114は、個々のデータ記憶チップ110において異なるアドレス位置にあることが可能である。図２に示すアドレスポインタセル114の個数は、説明のみを目的としたものであり、アドレスポインタセル114として使用することが可能なセルの実際の個数を限定することを意図したものではない。このため、別の実施形態では、図２に示したものよりも多数又は少数のアドレスポインタセル114が存在することが可能である。アドレスポインタセル114の個数は、少なくとも部分的に、一連のIDビットメモリセル112のメモリセルの総数によって決まる。

【0012】

アドレスポインタセル114は、データ記憶チップ110の製造時にディジタル論理値「１」（高）又は「０」（低）でプログラムされる。該アドレスポインタセル114にプログラムされた値は、一連のIDビットメモリセル112内の特定のセル（被測定セル116と称す）をポイントするアドレスを伝えるものである。該アドレスポインタセル114がポイントする該被測定セル116のアドレス位置は、各データ記憶チップ110毎に同じではない。しかし、被測定セル116は、一連のIDビットメモリセル112内の複数のセルの内の１つであるため、そのアドレス位置は、該一連のIDビットメモリセル112内に見い出されるアドレス位置に限定される。例えば、図２に示すアドレスポインタセル114は、ディジタル値「1101101」でプログラムされている。該ディジタルビットは、一連のIDビットメモリセル112内のアドレス109に対応するものである。こうして、アドレスポインタセル114は、被測定セル116の位置としてアドレス109をポイントする。しかし、異なるデータ記憶チップでは、そのアドレスポインタセル114は、被測定セル116のために一連のIDビットメモリセル112内の様々な他のアドレス位置をポイントする様々な他のディジタル値でプログラムすることが可能である。

【0013】

データ記憶チップ110上の一連のIDビットメモリセル112はまた、アナログ情報セル118と称する一群のセルを含む。異なる実施形態では、該アナログ情報セル118は、個々のデータ記憶チップ110毎に異なるアドレス位置に配置することが可能である。更に、図２におけるアナログ情報セル118は、隣接するアドレス位置に示されているが、別の実施形態では、該アナログ情報セル118は、各アナログ情報セル118のアドレスが次のアナログ情報セル118のアドレスに隣接しないように一連のIDビットメモリセル112全体にわたって分散させることが可能である。

【0014】

アナログ情報セル118は、被測定セル116に関するアナログ情報をディジタル論理値「１」（高）又は「０」（低）という形で記憶する。該アナログ情報は、典型的には、被測定セル116の電気的特性の測定されたアナログ値からなる。例えば、該アナログ情報は、セルの両端の電圧、セルのインピーダンス、セルの抵抗、セルのキャパシタンス、セルのインダクタンス、その何らかの数学的な組み合わせ又は比といった、電気特性のアナログ値とすることが可能である。一般に、被測定セル116の１つ以上の一般的な電気特性の値、又はそれらの組み合わせ又はそれらを変更した値をアナログ情報セル118内にエンコードする（すなわち記憶させる）ことが可能である。図２に示すアナログ情報セル118の個数は、説明のみを目的として提供したものであり、アナログ情報セル118として使用することが可能なセルの実際の個数を限定することを意図したものではない。このため、別の実施形態では、図２に示したものよりも多数又は少数のアナログ情報セル118が存在することが可能である。使用されるアナログ情報セル118の個数は、部分的には、エンコードされるアナログ情報にとって望ましい分解能の度合いによって決まる。

【0015】

データ記憶チップ110の製造時に、電気特性等の物理パラメータ（すなわち、アナログ情報）の値が被測定セル116について測定される。一実施形態では、この電気特性の「工場で測定された」値がアナログ情報セル118内に直接エンコードされる。このアナログ情報セル118内にエンコードされた工場で測定された電気特性の値は、特定の交換可能な供給装置104に組み込まれたデータ記憶チップ110に一意に関連付けされたアナログシリアル番号を提供するものとなる。

【0016】

図１及び図２を参照する。一実施形態では、この一意の関連付けは、ベース装置102のコントローラ106上で実行することが可能な認証アルゴリズム108が、交換可能な供給装置104の真正性を判定することを可能にする。製造後、現場での通常動作時に、認証システム100が交換可能な供給装置104を受容した際、認証アルゴリズム108が、該装置104が真正品であるか否かを判定する。より詳細には、現場での通常動作時に、認証アルゴリズム108を実行して、被測定セル116の電気特性の値を測定する測定回路122を制御する。一実施形態では、該測定回路122は、アナログディジタル変換回路とすることが可能であり、及び電流源124を含むことが可能である。該アルゴリズム108は、先ずアドレスポインタセル114からアドレスを読み出すことにより、被測定セル116のアドレスを特定する。該アルゴリズム108は次いで、測定回路122を制御して、電流源124から被測定セル116へ電流を供給し、及び製造時に工場で過去に測定されたものと同じ被測定セル116の電気特定の値を測定する。こうして、一実施形態では、先ず製造時に被測定セル116の電気特性が測定されて「工場で測定された」値が求められ、製造後であって現場での通常動作時に該被測定セル116の電気特性が再び測定されて「現場で測定された」値が求められる。

【0017】

現場で測定された電気特性の値について被測定セル116の測定を行うことに加えて、認証アルゴリズム108は、IDビットメモリセル112内のアナログ情報セル118内に以前にエンコードされた工場で測定された電気特性の値にアクセスする。該アルゴリズム108は、該現場で測定された値と該以前にエンコードされた工場で測定された値とを比較してそれらが一致するか否かを判定する。該現場で測定された値が該工場で（すなわち所定の公差レベル内で）測定された値と一致する場合には、認証アルゴリズム108は、交換可能な供給装置を認証する。しかし、それら値が一致しない場合には、認証アルゴリズム108は、交換可能な供給装置104が、欠陥があり、損傷しており、又は真正品でないことの通知を（例えば、認証システム100のユーザインタフェイスを介して）提供する。このようにして、一連のIDビットメモリセル内の特定のメモリセルについて測定された電気特性のアナログ値は、供給装置を一意に識別する該供給装置のためのアナログシリアル番号として働き、これにより該供給装置を認証することが可能となる。

【0018】

別の実施形態では、データ記憶チップ110の製造時に求められた被測定セル116についての電気特性の値は、アナログ情報セル118内に直接エンコードされない。その代わりに、その値を数学的に変更したものがアナログ情報セル118内にエンコードされる。斯かる電気特性の値の数学的な変更の一例が、該電気特性の値と、ゼロ基準セル120について測定された同じ電気特性の値との比である。この実施形態において、ゼロ基準セル120は、データ記憶チップ110上の一連のIDビットメモリセル112内に含まれるものである。該ゼロ基準セル120は、論理値「０」（低）等の既知の値にプログラムされた指定されたセルであり、測定回路122により行われる測定を較正するために使用される。製造時に、被測定セル116とゼロ基準セル120との両方が、それぞれの電気特性の値について測定が行われる。該被測定セル116及び基準セル120の値の比が、「工場で測定された」電気特性の値としてアナログ情報セル118内にエンコードされる。

【0019】

製造後、現場での通常動作中に、認証システム100が交換可能な供給装置104を受容した際、認証アルゴリズム108が、該装置104が真正品であるか否かを既述の場合と同様の態様で判定する。しかし、この実施形態では、認証アルゴリズム108を実行し測定回路122を制御して、被測定セル116及び基準セル120の両方について電気特性の値を測定する。該アルゴリズム108は、被測定セル116及び基準セル120からのそれぞれの値の比を求め、該比を「工場で測定された」電気特性の値として使用する。既述の実施形態の場合と同様に、現場で測定された値（すなわち現場で測定された電気特性の値の比）が工場で測定された値（すなわち製造時に測定された電気特性の値の比）と一致する場合、該アルゴリズム108は、交換可能な供給装置を認証する。しかし、それら値が一致しない場合には、認証アルゴリズム108は、交換可能な供給装置104が、欠陥があり、損傷しており、又は真正品でないことの通知を提供する。

【0020】

図３は、本開示の一実施形態による、インクジェットプリンティングシステム300として実施された認証システム100を示している。一実施形態では、インクジェットプリンティングシステム300は、電子コントローラ304、マウントアセンブリ306、インクカートリッジ308として実施された１つ以上の交換可能な供給装置104、及び該インクジェットプリンティングシステム300の様々な電気的構成要素に電力を提供する少なくとも１つの電源310を有するプリントエンジン302を含む。インクカートリッジ308は、ノズル316をそれぞれ有する１つ以上のプリントヘッド314を含む。プリントエンジン302はまた、電流源124を有する測定回路122、及びコントローラ304に格納され実行される認証アルゴリズム108を含む。プリンティングシステム300は更に媒体搬送アセンブリ312を含む。

【0021】

図４は、本開示の一実施形態による、例示的なインクジェットカートリッジ308（すなわち交換可能な供給装置104）の斜視図を示している。１つ以上のプリントヘッド314に加えて、インクジェットカートリッジ308は、一群の電気接点400及びインク（又はその他の流体）供給チャンバ402を含む。実施形態によっては、カートリッジ308は、１色のインクを収容する供給チャンバ402を含むことが可能であり、別の実施形態では、異なる色のインクをそれぞれ収容する複数のチャンバ402を有することが可能である。電気接点400は、液滴を噴出させるためにコントローラ304からプリントヘッド314上のノズル316へと電気信号を伝達する。電気接点400はまた、プリントヘッド314のメモリ404内のIDビットメモリセル112からコントローラ304へ電気信号を伝達する。ここで、プリントヘッド314は、図１及び図２の認証システム100に関して上述したものと同様の態様で機能するIDビットメモリセル112を含むメモリ404を有するデータ記憶チップ110として働く。

【0022】

より詳細には、図２及び図４を参照すると、プリントヘッド314の製造時に、該プリントヘッド314のメモリ404上の一連のIDビットメモリセル112内の被測定セル116について、電気特性等の物理パラメータのアナログ値が測定される。一実施形態では、この被測定セル116の「工場で測定された」電気特性の値が、メモリ404のアナログ情報セル118内に直接エンコードされる。代替的な実施形態では、被測定セル116の電気特性の値を数学的に変更したものが「工場で測定された」値としてアナログ情報セル118内にエンコードされる。斯かる電気特性の値の数学的な変更の一例は、既述のように、該値と、ゼロ基準セル120について測定された同じ電気特性の値との比である。この代替的な実施形態では、製造時に、被測定セル116とゼロ基準セル120との両方が、それぞれの電気特性の値についての測定が行われる。該被測定セル116と基準セル120との値の比が、「工場で測定された」電気特性の値としてアナログ情報セル118内にエンコードされる。何れの実施形態の場合も、アナログ情報セル118内にエンコードされた工場で測定された電気特性の値は、特定のインクジェットカートリッジ308のプリントヘッド314に一意に関連付けられたアナログシリアル番号を提供するものとなる。

【0023】

図３及び図４を参照すると、プリントヘッド314は、プリント媒体318上にプリントするように該プリント媒体318に向かって複数のオリフィス又はノズル316を介してインクその他の流体の液滴を噴出する。プリント媒体318は、紙、カードストック、透明フィルム、マイラー（登録商標）、ポリエステル、合板、発泡ボード、布、キャンバス等の、任意の種類の適当なシート又はロール材料とすることが可能である。プリントヘッド314は、様々な態様でノズル316を介してインクを噴出するよう構成することが可能である。例えば、サーマルインクジェットプリントヘッドは、発熱素子に電流を通して熱を発生させて発射チャンバ内のインクの小部分を蒸発させることにより、ノズルから液滴を噴出させる。該蒸気バブルはインク滴をノズル316内に強制的に通過させる。別の例では、圧電式インクジェットプリントヘッドは、圧電材料アクチュエータを使用してインク滴をノズルから強制的に発射させる圧力パルスを生成する。ノズル316は、典型的には、インクジェットカートリッジ308及びプリント媒体318が互いに相対的に移動する際に、ノズル316からの適切に順序づけされたインクの噴射によって文字、記号、及び／又はその他のグラフィクス又はイメージがプリント媒体318上にプリントされるように、プリントヘッド314に沿って１つ以上の列又はアレイに配列される。

【0024】

マウントアセンブリ306は、媒体搬送アセンブリ312に対してインクジェットカートリッジ308を位置決めし、該媒体搬送アセンブリ312は、インクジェットカートリッジ308に対してプリント媒体318を位置決めする。このため、インクジェットカートリッジ308とプリント媒体318との間の領域内でノズル316に隣接してプリントゾーン320が画定される。一実施形態では、プリントエンジン302は、走査式プリントエンジン302である。この場合、マウントアセンブリ306は、プリント媒体318を走査するために媒体搬送アセンブリ312に対してインクジェットカートリッジ308を移動させるためのキャリッジを含む。別の実施形態では、プリントエンジン302は、非走査式プリントエンジン302である。この場合には、マウントアセンブリ306が、媒体搬送アセンブリ312に対する所定位置にインクジェットカートリッジ308を固定する一方、媒体搬送アセンブリ312が、該インクジェットカートリッジ308に対してプリント媒体318を位置決めする。

【0025】

電子コントローラ304は、典型的には、インクジェットカートリッジ308、マウントアセンブリ306、及び媒体搬送アセンブリ312と通信してその制御を行うためのプロセッサ、メモリ、ファームウェア、及びその他のプリンタ電子回路といった、標準的なコンピューティングシステムの構成要素を含む。電子コントローラ304は、コンピュータ等のホストシステムからデータ322を受信し、該データ322をメモリ内に一時的に記憶する。典型的には、データ322は、電子的な情報伝送経路、赤外線による情報伝送経路、光学的な情報伝送経路、又はその他の情報伝送経路に沿って、インクジェットプリンティングシステム300へ送信される。データ322は、例えば、プリントすべきドキュメント及び／又はファイルを表すものである。この場合、データ322は、１つ以上のプリントジョブコマンド及び／又はコマンドパラメータを含むインクジェットプリンティングシステム300のためのプリントジョブを形成するものとなる。電子コントローラ304は、データ322を使用してインクジェットカートリッジ308を制御してノズル316からインク滴を噴出させる。このため、電子コントローラ304は、プリント媒体318上に文字、記号、及び／又はその他のグラフィクス又はイメージを形成する噴出されるインク滴のパターンを画定するものとなる。該噴出されるインク滴のパターンは、データ322からのプリントジョブコマンド及び／又はコマンドパラメータによって決定される。

【0026】

一実施形態では、電子コントローラ304は、認証アルゴリズム108を実行してインクジェットカートリッジ308の認証を行う。図１の認証システム100に関して上述したものと同様の態様で、コントローラ304上で実行されている認証アルゴリズム108が、測定回路122を制御して、プリントヘッド314上のメモリ404内の一連のIDビットメモリセル112内の被測定セル116の電気特性の値を測定する。このため、図２に関して上述したように、測定回路122は、現場での通常動作中に被測定セル116の電気特性の値を測定する。アルゴリズム108は、アドレスポインタセル114からアドレスを読み出すことにより被測定セル116のアドレスを特定する。アルゴリズム108は次いで測定回路122を制御して、電流源124から被測定セル116へ電流を供給し、及び以前にプリントヘッド314の製造中に測定され「工場で測定された」値としてアナログ情報セル118内にエンコードされた被測定セル116の電気特性と同じ電気特性の値を測定する。このように、アルゴリズム108は、以前にエンコードされた「工場で測定された」値と比較するために「現場で測定された」値を求める。代替的な実施形態では、アルゴリズム108は、以前に「工場で測定された」値としてアナログ情報セル118内にエンコードされた数学的に変更したものと比較するために、被測定セル116の電気特性の値を数学的に変更したものを求める。上述のように、斯かる電気特性の値の数学的な変更の一例が、ゼロ基準セル120について測定された同じ電気特性の値に対する該電気特性の値の比である。

【0027】

何れの実施形態の場合も、アルゴリズム108は、被測定セル116の「現場で測定された」電気特性の値（すなわち、測定された電気特性の値そのもの又はそれを数学的に変更した値）を、以前にエンコードされた被測定セル116の「工場で測定された」同じ電気特性の値（すなわち、測定された電気特性の値そのもの又はそれを数学的に変更した値）と比較する。現場で測定された値が工場で（すなわち、所定の公差レベル内で）測定された値と一致した場合、認証アルゴリズム108はインクジェットカートリッジ308を認証する。しかし、それら値が一致しない場合には、認証アルゴリズム108は、インクジェットカートリッジ308が、欠陥があり、損傷しており、又は真正品でないことの通知を（例えば、プリンティングシステム300のユーザインタフェイスを介して）提供する。このようにして、プリントヘッド314のメモリ404上の一連のIDビットメモリセル112内の特定のメモリセルについて測定された電気特性のアナログ値が、インクジェットカートリッジ308を一意に識別する該インクジェットカートリッジ308のためのアナログシリアル番号として働き、これにより該インクジェットカートリッジ308を認証することが可能となる。

【0028】

図５は、本開示の実施形態による例示的な認証方法500のフローチャートを示している。該方法500は、図１ないし図４に関して本書で説明した実施形態に関するものである。方法500の各ステップは、特定の順序で示されているが、この順序は、方法500の各ステップを実施することができる順序を制限することを意図したものではない。すなわち、方法500の各ステップは、当業者にとって明らかな異なる順序で実施することが可能である。更に、方法500の各ステップは、認証方法の２つ以上の考え得る変形例を提供するものである。このため、認証方法は、方法500で示した各ステップの全てを用いることなく実施することが可能である。

【0029】

方法500は、ブロック502で開始し、被測定セルとして、データ記憶チップ上の一連のIDビットメモリセルのうちの特定のメモリセルを指定する。該特定のセルは、データ記憶チップの製造中に被測定セルとして指定される。データ記憶チップ110は、例えば、認証システムの供給装置内に組み込むことが可能である。より具体的な例では、データ記憶チップ110は、プリンティングシステム300のインクジェットカートリッジ308上のプリントヘッド314とすることが可能である。方法500は、ブロック504へと続き、被測定セルのアドレスをIDビットメモリセル内にエンコードする。ブロック506で、方法500は、続いて被測定セルのアナログ値を測定する。一実施形態では、ブロック508に示すように、アナログ値の測定は、被測定セルの電気特性の測定を含むことが可能である。該電気特性は、例えば、電圧、インピーダンス、抵抗、キャパシタンス、及びインダクタンスからなる群から選択された特性とすることが可能である。

【0030】

方法500のブロック510で、アナログ値がIDビットメモリセル内にエンコードされる。一実施形態では、ブロック512に示すように、IDビットメモリセル内へのアナログ値のエンコードは、電圧、インピーダンス、抵抗、キャパシタンス、インダクタンス、斯かる電気特性の値の何れかの数学的な組み合わせ、及び斯かる電気特性の値の何れかの比からなる群から選択された電気特性の値のエンコードを含むことが可能である。代替的な実施形態では、方法500のブロック514に示すように、基準セルの基準アナログ値も測定される。該基準セルは、一連のIDビットメモリセル内の１つのセルからなる。この実施形態では、該基準アナログ値に対する該アナログ値の比がIDビットメモリセル内にエンコードされる。何れの実施形態においても、前記アナログ値及び前記アナログ値の比は、供給装置のデータ記憶チップ内にエンコードされたアナログシリアル番号として働き、該データ記憶チップは、該チップの特定の物理パラメータに関する情報を含み、該情報は、該チップを介して該供給装置を一意に識別するものである。

【0031】

図６は、本開示の実施形態による、例示的な認証方法600のフローチャートを示している。方法600は、図１ないし図４に関して本書で説明した実施形態に関するものである。方法600の各ステップは、特定の順序で示されているが、この順序は、方法600の各ステップを実施することができる順序を制限することを意図したものではない。すなわち、方法600の各ステップは、当業者にとって明らかな異なる順序で実施することが可能である。更に、方法600の各ステップは、認証方法の２つ以上の考え得る変形例を提供するものである。このため、認証方法は、方法600で示した各ステップの全てを用いることなく実施することが可能である。

【0032】

方法600は、ブロック602で開始し、IDビットメモリセルを有する交換可能な供給装置を受容する。該交換可能な供給装置は、例えば、インクジェットプリンティングシステム内で交換することが可能なインクジェットカートリッジとすることが可能である。ブロック604で、方法600は続いて、IDビットメモリセル内の被測定セルのアドレスを特定する。ブロック606で、工場で測定された被測定セルのアナログ値にアクセスする。該工場で測定されたアナログ値は、以前に製造時に工場で測定されて交換可能な供給装置上のデータ記憶チップのIDビットメモリセル内にエンコードされた値である。

【0033】

ブロック608で、方法600は続いて、現場で測定された被測定セルのアナログ値を求めるために該被測定セルの測定を行う。一実施形態では、被測定セルの測定は、ブロック610,612にそれぞれ示すように、被測定セルに電流を供給し、及び該電流により誘発された被測定セルの電気特性の値を測定する、という各ステップを含むことが可能である。電気特性の値の測定は、ブロック614に示すように、電圧、インピーダンス、抵抗、キャパシタンス、及びインダクタンスからなる群から選択された電気特性を測定するステップを含むことが可能である。別の実施形態では、被測定セルの測定はまた、ブロック616,618に示すように、基準セルに電流を供給し、基準値のための該電流により誘発される基準セルの電気特性を測定する、という各ステップを含むことが可能である。この実施形態では、ブロック620に示すように、現場で測定された被測定セルのアナログ値は、被測定セルの電気特性の値と該基準値との比として求められる。

【0034】

方法600は、ブロック622へと続き、工場で測定されたアナログ値と現場で測定されたアナログ値とが一致する場合に、交換可能な供給装置を認証する。ブロック624に示すように、方法600は続いて、工場で測定されたアナログ値と現場で測定されたアナログ値とが一致しない場合に、交換可能な供給装置が真正品でない旨の通知を提供する。該通知は、例えば、プリンティングシステム等の認証システムのユーザインタフェイスを介して提供される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】