特許 5751544 非冷却マイクロボロメータを製造する際に使用するシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5751544

(24)【登録日】2015年5月29日

(45)【発行日】2015年7月22日

(54)【発明の名称】非冷却マイクロボロメータを製造する際に使用するシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハ

(51)【国際特許分類】

   G01J 1/02 20060101AFI20150702BHJP

   H01L 27/144 20060101ALI20150702BHJP

【ＦＩ】

   G01J1/02 Q

   G01J1/02 C

   H01L27/14 K

【請求項の数】9

【全頁数】34

(21)【出願番号】特願2013-505054(P2013-505054)

(86)(22)【出願日】2011年4月12日

(65)【公表番号】特表2013-529295(P2013-529295A)

(43)【公表日】2013年7月18日

(86)【国際出願番号】US2011032136

(87)【国際公開番号】WO2011130284

(87)【国際公開日】20111020

【審査請求日】2012年12月20日

(31)【優先権主張番号】61/322,982

(32)【優先日】2010年4月12日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】512263463

【氏名又は名称】マイクロセンス エレクトロニク サン．ヴェ ティク．エー．エス．

(74)【代理人】

【識別番号】100082072

【弁理士】

【氏名又は名称】清原 義博

(72)【発明者】

【氏名】アキン，タイフン

(72)【発明者】

【氏名】エミノグル，セリム

【審査官】 松谷 洋平

(56)【参考文献】

【文献】 特開２００９−１７４９１７（ＪＰ，Ａ）

【文献】 特開２００２−２９６１０６（ＪＰ，Ａ）

【文献】 特開２００５−００９９９８（ＪＰ，Ａ）

【文献】 特開２００２−３４０６８４（ＪＰ，Ａ）

【文献】 特開２００３−２７９４０６（ＪＰ，Ａ）

【文献】 特開２００７−３３３５５８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｊ １／０２

Ｇ０１Ｊ １／４２

Ｇ０１Ｊ ５／０２

Ｇ０１Ｊ ５／２０ − ５／２６

Ｇ０１Ｊ ５／４８

Ｈ０１Ｃ ７／０２ − ７／２２

Ｈ０１Ｌ ２１／３０２

Ｈ０１Ｌ ２１／４６１

Ｈ０１Ｌ ２７／１４ −２７／１４８

Ｈ０１Ｌ ３１／００ −３１／０２３２

Ｈ０１Ｌ ３１／０８ −３１／１１９

Ｈ０１Ｌ ３７／００

(57)【特許請求の範囲】

【請求項1】

非冷却マイクロボロメータを製造する際に使用するシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハであって、前記ＳＯＩ−ＣＭＯＳウェーハは、
基板層；
前記基板層上に形成された絶縁層であって、ピクセル領域と、該ピクセル領域を囲む壁領域とを有する絶縁層；
前記絶縁層の前記ピクセル領域上に形成されたピクセル構造体であって、前記絶縁層の前記ピクセル領域上に形成された複数のダイオード、及び複数のダイオードにわたって形成されるとともに前記複数のダイオードと直列接続している金属層を含み、前記金属層は吸収を改善するための内部反射面として機能するピクセル構造体；
前記ピクセル構造体に隣接して、かつ前記絶縁層の壁領域上に形成された壁構造体；
前記ピクセル構造体と前記壁構造体を被覆する誘電体層；
前記誘電体層内に形成されたピクセルマスクであって、およびドライエッチング工程の間に前記ピクセル構造体を保護するために形成されたピクセルマスク；
および
前記誘電体層内に形成された壁マスクであって、および前記ドライエッチング工程の間に前記壁構造体を保護するために形成され、それによって、前記ドライエッチング工程の後に前記壁構造体と前記ピクセル構造体の間に定義された空間を解放する壁マスクを備えてなるＳＯＩ−ＣＭＯＳウェーハ。

【請求項2】

前記ピクセルマスクが、正方形形状を含み、そして
前記壁マスクは、前記ピクセルマスクを囲むが、前記ピクセルマスクと接触しない正方形のフレームを含む請求項１記載のＳＯＩ−ＣＭＯＳウェーハ。

【請求項3】

前記ピクセルマスクが、前記壁マスクより前記基板層に接近している請求項２記載のＳＯＩ−ＣＭＯＳウェーハ。

【請求項4】

前記誘電体層が、
前記誘電体層の範囲内且つ前記ピクセルマスクの下に形成された傘層を含み、それによって前記傘層が、ドライエッチング工程の間に前記ピクセルマスクによって保護される請求項１記載のＳＯＩ−ＣＭＯＳウェーハ。

【請求項5】

前記傘層が、前記壁構造体の一部を被覆するために延びる請求項４記載のＳＯＩ−ＣＭＯＳウェーハ。

【請求項6】

前記傘層の下に、かつ前記ピクセル構造体に隣接して形成された犠牲層であって、前記ドライエッチング工程の前に、前記傘層を支持し、および前記ドライエッチング工程の間に前記傘構造体を保護する犠牲層をさらに含む請求項４記載のＳＯＩ−ＣＭＯＳウェーハ。

【請求項7】

前記誘電体層が、前記ピクセル構造体と前記壁構造体との間で定義される空間を充填してなる請求項１記載のＳＯＩ−ＣＭＯＳウェーハ。

【請求項8】

前記絶縁層上に形成され、前記ピクセル構造体と前記壁構造体を接続する支持アーム構造体、および
前記誘電体層内に形成された支持アームマスクであって、および前記ドライエッチング工程の間に前記支持アーム構造体を保護する支持アームマスクをさらに備える請求項１記載のＳＯＩ−ＣＭＯＳウェーハ。

【請求項9】

前記支持アームマスクが、前記ピクセルマスクより前記基板に接近している請求項８記
載のＳＯＩ−ＣＭＯＳウェーハ。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
この出願は、２０１０年４月１２日に出願され、譲受人に譲渡された「非冷却赤外線検知装置アレイ及びその製造方法」と題する米国仮特許出願第６１／３２２，９８２号の優先権とその利益を請求するものであり、本明細書に参照により組み入れた。
本発明は、一般に赤外線検出器の分野に関するものであり、より詳しくは、ガラス工場で定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハから製造される、非冷却赤外線検出器に関するものである。

【0002】

非冷却（熱形）赤外線検出器は、赤外吸収層（別名、熱吸収層）および熱電変換素子を備えたピクセルを含むデバイスである。赤外吸収層は赤外線（波）を受け取り、熱に変換する。熱電変換素子は、熱を電気信号に変換し、当該電気信号が受け取られた赤外線の特徴を伝える。
従来の非冷却赤外線検出器はピクセルのアレイを有し得るが、そのおのおのは、熱電変換素子の機能を実行するために、単一のダイオードを含み得る。一般に、単一のダイオードは、ターンオン電圧を有し得、当該ターンオン電圧は、熱吸収層の温度に依存する。単一のダイオードが定電流を伝導する場合、単一のダイオードを横切る電位差は熱吸収層によって変換された熱によって変わり得る。そのため、単一のダイオードの電位差は、受け取られた赤外線の強度を測定するために使用され得る。

【0003】

熱がピクセル中に移るのを防ぐために、従来の非冷却赤外線検出器は、熱的に各ピクセルを分離するために、様々なタイプの閉じたウェル構造を使用する。典型的には、閉じたウェルは、基板層上で形成され得るのであり、ピクセルを囲む空胴を定義し得る。サポート構造は、空胴内のピクセルを掛ける（ｓｕｐｅｎｄ）ために閉じたウェルとピクセルの間で形成され得る。掛けられたピクセル、閉じたウェルおよびサポート構造は、カスタマ仕様の製造プロセスの使用によりシリコン基板上で製造され得る。

【0004】

しかしながら、これらのカスタマ仕様の製造プロセスは、一般に高精度のリソグラフィーのいくつかの繰り返しを含み、そのおのおのは、実行するには高価であり得、かつ時間がかかる。さらに、これらのカスタマ仕様の製造プロセスは、低い歩留りに苦しむかもしれない。なぜなら、高精度リソグラフィーの故障率は統計的に高いからである。よりよい歩留りのための交換において、いくつかの従来の赤外線検出器は、ピクセル、閉じたウェルの及び／又はサポート構造の信頼性を犠牲にしている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

したがって、品質向上、高歩留まりおよび低生産コストをもつ非冷却赤外線検出器に対するニーズがある。

【課題を解決するための手段】

【0006】

本発明は、前述のセクションで同定されたとおりのニーズを満たすために、いくつかの解決策を提供し得る。解決策のうちの１つは、ガラス工場で定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの使用により、非冷却赤外線検出器を製造する様々な方法を含み得る。一般に、ガラス工場で定義されたＳＯＩ−ＣＭＯＳウェーハは、包括的なＳＯＩ−ＣＭＯＳプロセス（別名、標準のＳＯＩ−ＣＭＯＳプロセス）の使用により製造され得る。

【0007】

包括的なＳＯＩ−ＣＭＯＳプロセスは、１つ以上のガラス工場（例えば、ＳＯＩ−ＣＭＯＳウェーハを製造する製造会社）によって定義され、提示され得る。包括的なＳＯＩ−ＣＭＯＳプロセスは、多くの需要家の設計要件を満たし得る。そのため、包括的なＳＯＩ−ＣＭＯＳプロセスは、典型的には標準的な設計規則、プロセスシーケンス及び／又はプロセス・パラメータを含んでおり、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハを製造するための時間とコストを低減する。さらに、その標準化の本質ゆえに、包括的なＳＯＩ−ＣＭＯＳプロセスにしたがって製造されたＳＯＩ−ＣＭＯＳウェーハは、他の適用によって採用され得る。規模の経済性により、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハ（別名、標準のＳＯＩ−ＣＭＯＳウェーハ）の生産コストは、充分に下げることができる。

【0008】

本明細書に記載された製造方法は、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハを改良する２〜３の工程を含んでいる。改良は、ＳＯＩ−ＣＭＯＳウェーハが非冷却赤外線検出器の機能的および構造的特徴を組み入れることを可能にする。従来のリソグラフィーおよびリソグラフィー印刷および堆積ステップと比較して、当該製造工程は、比較的高い許容マージン（別名、非臨界的）を有しているので、コスト効率的に、かつ容易に実行することができる。有利には、本明細書に記載された方法は、非冷却赤外線検出器のコストおよび歩留りを著しく改善し得る。

【0009】

１つの実施形態では、本発明は、非冷却マイクロボロメータの製造で使用するためのシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハであり得る。ＳＯＩ−ＣＭＯＳウェーハは、基板層、該基板層上で形成された絶縁層を含み得、前記絶縁層は、ピクセル領域と該ピクセル領域を囲む壁領域を有し、前記ＳＯＩ−ＣＭＯＳウェーハは、さらに、前記絶縁層のピクセル領域上で形成されたピクセル構造体、前記ピクセル構造体に隣接し、かつ前記絶縁層上に形成された壁構造体、前記ピクセル構造体と前記壁構造体を被覆する誘電体層、前記誘電体層内に、ドライエッチング工程の間にピクセル構造体を保護するために形成されたピクセルマスク、およびドライエッチング工程の間に前記壁構造体を保護するために前記誘電体層内に形成された壁マスクを含み得、それによって前記ドライエッチング後に前記壁構造体と前記ピクセル構造体の間で定義された空間を解放する。

【0010】

別の実施形態では、本発明は、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハから製造された赤外線検出器を提供し得る。赤外線検出器は、第１の開口と、該第１の開口に対向する第２の開口を定義するスルーウェル（ｔｈｒｏｕｇｈ ｗｅｌｌ）を形成する複数の壁を含むことができる。赤外線検出器は、さらに、前記スルーウェルの前記第１の開口又は第２の開口のいずれか１つ貫通する赤外線波を検知するように構成された赤外線センサーと、支持アームを含み得、当該支持アームはスルーウェル内かつ前記第１の開口に隣接する前記赤外線センサーを掛けるように前記複数の壁の少なくとも１つを接続する。

【0011】

別の実施形態で、本発明は、ガラス工場において定義さシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハから非冷却赤外線検出器を製造する方法を提供し得る。（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハは、基板層、該基板層上で形成され、ピクセル領域と該ピクセル領域を囲む壁領域を有する絶縁層、該絶縁層の前記ピクセル領域上で形成されたピクセル構造体、該ピクセル構造体に隣接し、かつ前記絶縁層の壁領域上で形成された壁構造体、前記ピクセル構造体と前記壁構体を被覆する誘電体層、該誘電体層内に形成され、前記ピクセル構造体を被覆するピクセルマスク、および前記誘電体層内に形成され、かつ前記壁構造体を被覆する壁マスクを有する。前記方法は、前記絶縁層の前記ピクセル領域によって終了した背面部ピクセル空間を定義するために前記基板層の一部を通る第１の垂直エッチングを行う工程と、前記壁構造体から前記ピクセル構造体を分離するための正面のピクセル空間を定義するように、前記ピクセルマスクと前記壁マスクによって被覆されない前記誘電体層の一部を通り、かつ前記ピクセルマスクと前記壁マスクによって被覆されない前記絶縁層の一部を通る第２の垂直エッチングを行なう工程と、前記ピクセルマスクおよび前記壁マスクを除去する工程を含み得る。

【0012】

さらに別の実施形態で、本発明は、ガラス工場において定義されるシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハから非冷却赤外線検出器を製造する方法を提供し得る。（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハは、基板層、該基板層上で形成され、ピクセル領域と該ピクセル領域を囲む壁領域を有する絶縁層、該絶縁層の前記ピクセル領域上で形成されたピクセル構造体、該ピクセル構造体に隣接し、かつ前記絶縁層の壁領域上で形成された壁構造体、前記ピクセル構造体と前記壁構造体を被覆する誘電体層、前記誘電体層内で形成され、かつ前記ピクセル構造体を被覆するピクセルマスク、および前記誘電体層内に形成され、かつ前記壁構造体を被覆する壁マスクを有する。
前記方法は、前記壁構造体から前記ピクセル構造体を分離するために正面のピクセル空間を定義するように、前記ピクセルマスクおよび前記壁マスクによって被覆されていない前記誘電体層の一部を通り、かつ前記ピクセルマスク及び壁マスクによって被覆されていない前記絶縁層の一部を通って垂直エッチングを行う工程、前記ピクセルマスクと前記壁マスクを除去する工程、および前記基板上かつ前記ピクセル構造体の下にウェルを形成するために異方性シリコンエッチングを行う工程を含み、前記ウェルは、前記基板層と前記壁構造体から熱的にピクセル構造体を分離するために前記正面のピクセル空間を連結する背面部ピクセル空間を定義する。

【0013】

この要旨は、単に特定の概念を導入するために提供され、請求された主題のキーとなる特徴や本質的な特徴を特定するために提供されるものではない。本発明の他のシステム、方法、特徴および利点は、以下の図面および詳細な説明の精査から、当業者に明らかであろうし、あるいは当業者に明らかになるであろう。そのようなすべての追加のシステム、方法、特徴および利点は、本明細書の記載に含まれ、本発明の範囲に含まれ、及び添付の特許請求の範囲によって保護されることが意図されている。図面で示された構成部品は必ずしも縮尺されているわけではなく、本発明の重要な特徴をより良く例証するために誇張され得る。図面で、類似の参照符号は、異なる図面全体にわたって類似の部分を示す。

【図面の簡単な説明】

【0014】

【図1】図１は、本発明の実施形態による赤外線検出器ピクセルの平面図を示す。

【図2A】図２Ａは、本発明の実施形態による赤外線検出器ピクセルの斜視図を示す。

【図2B】図２Ｂは、本発明の実施形態による赤外線検出器ピクセルの横断面図を示す。

【図3A】図３Ａは、本発明の実施形態によるスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの横断面図を示す。

【図3B】図３Ｂは、本発明の実施形態によるスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの横断面図を示す。

【図3C】図３Ｃは、本発明の実施形態によるスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの横断面図を示す。

【図3D】図３Ｄは、本発明の実施形態によるスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの横断面図を示す。

【図3E】図３Ｅは、本発明の実施形態によるスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの横断面図を示す。

【図3F】図３Ｆは、本発明の実施形態によるスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの横断面図を示す。

【図3G】図３Ｇは、本発明の実施形態によるスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの横断面図を示す。

【図3H】図３Ｈは、本発明の実施形態によるスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの横断面図を示す。

【図4A】図４Ａは、本発明の実施形態による閉じられたウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハの横断面図を示す。

【図4B】図４Ｂは、本発明の実施形態による閉じられたウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハの横断面図を示す。

【図4C】図Ｃは、本発明の実施形態による閉じられたウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハの横断面図を示す。

【図4D】図４Ｄは、本発明の実施形態による閉じられたウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハの横断面図を示す。

【図4E】図４Ｅは、本発明の実施形態による閉じられたウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハの横断面図を示す。

【図4F】図４Ｆは、本発明の実施形態による閉じられたウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハの横断面図を示す。

【図5A】図５Ａは、本発明の実施形態による熱吸収傘（ｕｍｂｒｅｌｌａ）を備えた赤外線検出器ピクセルの斜視図を示す。

【図5B】図５Ｂは、本発明の実施形態による熱吸収傘を備えた赤外線検出器ピクセルの横断面図を示す。

【図6A】図６Ａは、本発明の実施形態による熱吸収傘を備えたスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）ＣＭＯＳウェーハの横断面図を示す。

【図6A】図６Ａは、本発明の実施形態による熱吸収傘を備えたスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）ＣＭＯＳウェーハの横断面図を示す。

【図6B】図６Ｂは、本発明の実施形態による熱吸収傘を備えたスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）ＣＭＯＳウェーハの横断面図を示す。

【図6C】図６Ｃは、本発明の実施形態による熱吸収傘を備えたスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）ＣＭＯＳウェーハの横断面図を示す。

【図6D】図６Ｃは、本発明の実施形態による熱吸収傘を備えたスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）ＣＭＯＳウェーハの横断面図を示す。

【図6E】図６Ｅは、本発明の実施形態による熱吸収傘を備えたスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）ＣＭＯＳウェーハの横断面図を示す。

【図6F】図６Ｆは、本発明の実施形態による熱吸収傘を備えたスルーウェルマイクロボロメータを形成するために処理されている、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）ＣＭＯＳウェーハの横断面図を示す。

【図7A】図７Ａは、本発明の実施形態による熱吸収傘を備えた閉じられたウェルマイクロボロメータを形成するために、さらに処理されている、ポスト−ＣＭＯＳ処理されたウェーハの横断面図を示す。

【図7B】図７Ｂは、本発明の実施形態による熱吸収傘を備えた閉じられたウェルマイクロボロメータを形成するために、さらに処理されている、ポスト−ＣＭＯＳ処理されたウェーハの横断面図を示す。

【発明を実施するための形態】

【0015】

本発明の様々な特徴の実施形態を実施する装置、システム、方法は、これから図面を参照して記載される。図面および関連する記載は、本発明のいくつかの実施形態を例証するものであって、かつ本発明の範囲を限定するために提供されるものではない。図面全体にわたって、参照符号は、参照要素間の対応を示すために再度使用される。加えて、各参照符号の第１桁は、要素が最初に現われる図を示す。

【0016】

図１は、本発明の実施形態による赤外線検出器ピクセル（１００）の上面図を示す。赤外線検知器ピクセル（１００）は、マイクロボロメータ焦点面アレイ（ＦＰＡ）を形成するために繰り返され、かつ配列され得るように、単一の感知ユニットであり得る。赤外線検出器ピクセル（１００）は、ピクセル壁（１０１）、ピクセルアイランド（１０４）、第１の（右）支持アーム（１３２）および第２の（左）支持アーム（１３４）を含み得る。

【0017】

ピクセル壁（１０１）は矩形状の（例えば、正方形）横断面のフレームを有し得、当該フレームは熱隔離空間（１０３）を定義する。ピクセルアイランド（１０４）は、熱隔離空間（１０３）内に位置づけられるが、ピクセル壁（１０１）に接触せずに位置づけられ得る。第１の支持アーム（１３２）および第２の支持アーム（１３４）は、機械的にピクセル壁（１０１）の内部とピクセルアイランド（１０４）を接続し得る。そのため、第１の支持アーム（１３２）および第２の支持アーム（１３４）は、熱隔離空間（１０３）内にピクセルアイランド（１０４）を掛け得る。

【0018】

熱隔離空間（１０３）は、隣接する赤外線感知ピクセル（図示されず）と共有され得る、ピクセルアイランド（１０４）とピクセル壁（１０１）の間の熱隔離を提供し得る。従って、熱隔離空間（１０３）は、ピクセルアイランド（１０４）とピクセル壁（１０１）の間の熱の移動を防止するか、或いは遅くするのを助け得る。１つの実施形態では、ピクセル壁（１０１）は、第１の開口と第２の開口をもつスルーウェルを形成し得る。そのため、熱隔離空間（１０３）は、第１の開口と第２の開口を通って延びるスルースペース（ｔｈｒｏｕｇｈ ｓｐａｃｅ）であり得る。他の実施形態では、ピクセル壁（１０１）は、ただ１つの開口をもつ閉じられたウェルを形成し得る。そのため、熱隔離空間（１０３）は閉じられた壁のただ１つの開口を通って延びる半スルースペース（ｓｅｍｉ−ｔｈｒｏｕｇｈ ｓｐａｃｅ）であり得る。

【0019】

ピクセルアイランド（１０４）は熱吸収層（１１２）およびダイオード群（１４０）を含み得る。熱吸収層（１１２）は赤外線（波）を受け取り、赤外線から抽出された熱エネルギーを保存し得る。１つの実施形態では、熱吸収層（１１２）は、完全にダイオード群（１４０）を封入し得る。他の実施形態では、熱吸収層（１１２）は、ダイオード群（１４０）を実質的に被覆し得る。いかなる場合においても、熱吸収層（１１２）は受け取られた赤外線の特徴を示す内部温度を有し得る。熱吸収層（１１２）の赤外線保持特性を向上させるために、チタン、窒化チタン及び／又は他の類似の材料の層が、熱吸収層（１１２）内に堆積され得る。

【0020】

ダイオード群（１４０）は１つ以上のダイオードを含み得、その各々は、熱吸収層（１１２）の内部温度によって制御される、ターンオン電圧を有し得る。１つの実施形態では、ダイオードはそれぞれ、他のダイオードと異なるターンオン電圧を有し得る。別の実施形態では、ダイオードはすべて類似のターンオン電圧を共有し得る。ダイオードのターンオン電圧を変化させることによって、赤外線検出器ピクセル（１００）は、入射する赤外線に促進された感受性を提供し得る。ダイオードは様々な構成で配列され得る。１つの実施形態では、例えば、ダイオード群（１４０）のダイオードはダイオードチェーンを形成するために直列に接続され得る。他の実施形態では、例えば、ダイオード群（１４０）のダイオードはダイオード網（ｎｅｔ）を形成するために並列に接続され得る。

【0021】

図２Ａは、本発明の実施形態による赤外線検出器ピクセル（２００）の斜視図を示す。赤外線検出器ピクセル（２００）は赤外線検出器ピクセル（１００）といくつかの交換可能な特徴を共有し得る。さらに、赤外線検出器ピクセル（２００）は、赤外線検出器ピクセル（１００）のものとは異なる、機能的および構造的特徴を含み得る。検出器ピクセル（２００）は４つのピクセル壁を含み得る。しかしながら、赤外線検出器ピクセル（２００）の内部構造を例証する目的のために、第１の（右）ピクセル壁（１０６）、第２の（後）ピクセル壁（１０７）および第３の（左）ピクセル（１０８）のみが示されている一方で、第４の（正面）ピクセル壁が省略されている。４つのピクセル壁は、スルーピクセルウェルを形成するために、互いに連結し得る。当該スルーピクセルウェルは、第１の（頂部）開口、第２の（底部）開口、および前記第１の開口と第２の開口の間に位置したスルースペースを定義し得る。

【0022】

ピクセル壁（例えば、第１、第２および第３のピクセル壁（１０６）、（１０７）および（１０８））の各々は、ピクセル壁酸化物層（１１０）、ピクセル壁絶縁（埋められた酸化物）層（１５４）、およびピクセル壁基板層（１０２）を含み得る。随意に、ピクセル壁のそれぞれ（例えば、第１、第２および第３のピクセル壁（１０６）、（１０７）および（１０８））は、読出し回路（図示せず）とダイオード群（１４０）の間で電気的信号を伝導させるための１つ以上の配線を含み得る。

【0023】

１つの実施形態では、例えば、第１のピクセル壁（１０６）は、ピクセル壁酸化物層（１１０）内の第１の読出し配線（１２４）を封入し得る。

【0024】

他の実施形態では、例えば、第３のピクセル壁（１０８）は、ピクセル壁酸化物層（１１０）内の第２の読出し配線（１２６）を封入し得る。第１の読出し配線（１２４）および第２の読出し配線（１２６）は、各々、ディジタル信号、アナログ信号、バイアス信号、入力信号、行選択信号、列選択信号及び／又は、ダイオード群（１４０）の動作を制御するための信号を搬送するための用いられ得る。第１の読出し配線（１２４）および第２の読出し配線（１２６）は、金属−１層、金属−２層及び／又は金属−３層の一部であり得るが、そのおのおのは、銅、金及び／又はアルミニウムなどの導電性の金属を含み得る。

【0025】

赤外線検出器ピクセル（２００）はピクセルアイランド（１０４）を含み得、当該ピクセルアイランド（１０４）はスルーピクセルウェルの基板層（１０２）上に掛け得る。それによってピクセル・アイランド（１０４）はピクセル壁（例えば、第１、第２および第３のピクセル壁（１０６）、（１０７）および（１０８））から熱隔離される。ピクセルアイランド（１０４）はアイランド絶縁（埋められた酸化物）層（１５２）、熱吸収層（１１２）およびダイオード群（１４０）を含み得る。アイランド絶縁層（１５２）は、ピクセル壁絶縁層（１５４）と水平に位置を調整され得る。熱吸収層（１１２）は、ピクセル壁酸化物層（１１０）と水平に位置が調整され得、ピクセル壁酸化物層（１１０）は多数の誘電体層および反射防止層を含み得る。

【0026】

１つの実施形態では、熱吸収層（１１２）は、ピクセル壁酸化物層（１１０）と同じ材料で製造され得る。別の実施形態では、熱吸収層（１１２）は、ピクセル壁酸化物層（１１０）の材料とは異なる材料で製造され得る。別の実施形態では、熱吸収層（１１２）は、窒化物材料及び／又は酸化物材料などの誘電材料を含み得る。さらに他の実施形態では、熱吸収層（１１２）は、チタン材料、窒化チタン材料及び／又は類似した物理的・化学的特性を備えた他の材料などの抗反射材料を含み得る。熱吸収層（１１２）およびアイランド絶縁層（１５２）は、一緒にダイオード群（１４０）を実質的に封入し得る。

【0027】

赤外線検出器ピクセル（１００）は、フリップチップ形態で展開され得、アイランド絶縁層（１５２）は赤外線検出器ピクセル（１００）の上側面として配向され得る。従って、アイランド絶縁層（１５２）は熱吸収層として使用され得る。チタン層、窒化チタン層、類似の物理的及び化学的特性を備えた他の材料による層が、その赤外線保持特性を向上させるために絶縁層（１５２）上に堆積され得る。

【0028】

ダイオード群（１４０）は、第１のダイオード（１４２）、第２のダイオード（１４４）、第３のダイオード（１４６）および第４のダイオード（１４８）などの複数のダイオードを含み得る。各ダイオード（例えば、第１、第２、第３及び第４のダイオード（１４２）、（１４４）、（１４６）および（１４８））は、熱吸収層（１１２）の内部温度によって調整可能な、ターンオン電圧を有し得る。しかしながら、各ダイオード（例えば、第１、第２、第３及び第４のダイオード（１４２）、（１４４）、（１４６）および（１４８））のターンオン電圧は、互いに同じであっても、同じでなくてもよい。一実施形態では、例えば、ダイオードは類似の同一のターンオン電圧を共有し得る。別の実施形態において、例えばダイオードは、様々な進行性のターンオン電圧を有し得る。さらに他の実施形態では、例えば、ダイオードは種々の線形のターンオン電圧を有し得る。

【0029】

第１のダイオード（１４２）、第２のダイオード（１４４）、第３のダイオード（１４６）および第４のダイオード（１４８）は、各々、アイランド絶縁層（１５２）と、ピクセル壁の基板層（１０２）とに垂直なｐｎ接合を有し得る。第１のダイオード（１４２）、第２のダイオード（１４４）、第３のダイオード（１４６）および第４のダイオード（１４８）は、ダイオードチェーンを形成するために直列に接続され得る。一実施形態では、ピクセルアイランド（１０４）は複数のダイオード間金属板（１２２）を含み得る。その各々は、１対のダイオードの反対の結合を接続し得る。

【0030】

ダイオード群（１４０）間の電気的導通の提供に加えて、ダイオード間金属板（１２２）は、熱吸収層（１１２）の一連の内部反射表面として機能し得る。ダイオード（例えば第１のダイオード（１４２）、第２のダイオード（１４４）、第３のダイオード（１４６）及び／又は第４のダイオード（１４８））のターンオン電圧が、受け取られた赤外線によって直接制御されるのではなく、温度によって制御されるので、さらなる吸収のため、吸収されない赤外線を熱吸収層（１１２）にもう一度反射させるためにダイオード間金属板（１２２）を使用することが望まれ得る。代わりに、熱吸収層（１１２）は、反射された赤外線を熱にさらに変換し得る。１つの実施形態では、ダイオード間金属板（１２２）は、その反射機能を最大にするために、熱吸収層（１１２）の水平方向の断面表面全体を被覆するように拡張され得る。

【0031】

ダイオード間金属板（１２２）によって搬送された電気的信号は、第１の支持アーム（１３２）及び／又は第２の支持アーム（１３４）を介して読出し回路に伝達され得る。１つの実施形態では、例えば、第１の支持アーム（１３２）は、ピクセルアイランド（１０４）と第３のピクセル壁（１０８）の間の電気的な結合及び／又は機械的な結合を提供し得る。他の実施形態では、例えば、第２の支持アーム（１３４）は、ピクセルアイランド（１０４）と第１のピクセル壁（１０６）の間の電気的な結合及び／又は機械的な結合を提供し得る。

【0032】

図２Ｂで示されるように、第１の支持アーム（１３２）および第２の支持アーム（１３４）の各々は、ピクセル壁（例えば、第１、第２及び／又は第３のピクセル（１０６）、（１０７）、及び／又は（１０８））およびピクセルアイランド（１０４）に類似した層を含み得る。１つの実例では、第１の支持アーム（１３２）および第２の支持アーム（１３４）は、各々、支持アーム絶縁層（１５６）を含み得、当該支持アーム絶縁層（１５６）はアイランド絶縁層（１５２）およびピクセル壁絶縁層（１５４）と水平に位置が調整され得る。他の実例では、第１の支持アーム（１３２）および第２の支持アーム（１３４）は、各々、支持アーム酸化物（１１４）を含み得、当該支持アーム酸化物層（１１４）は、ピクセル壁酸化物層（１１０）及び熱吸収層（１１２）と水平に位置が調整され得る。支持アーム酸化物層（１１４）は、ピクセルアイランド（１０４）に機械的な支持を提供し得、かつピクセルアイランド（１０４）とピクセル壁（例えば、第１のピクセル壁（１０６）及び／又は第３のピクセル壁（１０８））の間の熱の移動を防止し得る。

【0033】

第１の支持アーム（１３２）は第１のポリシリコン配線（１３５）を含み得る。第１のポリシリコン配線（１３５）は、支持アーム酸化物層（１１４）によって封止され得る。第１のポリシリコン配線（１３５）は、ダイオード間金属板（１２２）と第１のピクセル壁（１０６）の第１の読み出し配線（１２４）の間の電気的結合を確立し得る。 第２の支持アーム（１３４）は第２のポリシリコン配線（１３７）を含み得る。第２のポリシリコン配線（１３７）は、支持アーム酸化物層（１１４）によって封止され得る。第２のポリシリコン配線（１３７）は、ダイオード間金属板（１２２）と第１のピクセル壁（１０６）の第２の読み出し配線（１２６）の間の電気的結合を確立し得る。他の導電材料が第１の支持アーム（１３２）及び／又は第２の支持アーム（１３４）における導電性配線を形成するために使用される一方で、ポリシリコンはその比較的低い導電性のために好ましい。

【0034】

第１の読出し配線（１２４）に加えて、第１のピクセル壁（１０６）は第３の読出し配線（１６４）を含み得る。一般に、第３の読出し配線（１６４）は第１の読出し配線（１２４）と類似の信号を伝達し得る。第３の読出し配線（１６４）は、第１の読出し配線（１２４）より高い金属層の一部であり得る。そのため、第３の読出し配線（１６４）は大域的なルーティング（ｒｏｕｔｉｎｇ）のために使用される一方で、第１の読出し配線（１２４）は局所的なルーティング及び／又はピクセル間のルーティングに使用され得る。同様に、 第２の読出し配線（１２６）に加えて、第３のピクセル壁（１０８）は第４の読出し配線（１６６）を含み得る。一般に、第４の読出し配線（１６６）は第２の読出し配線（１２６）と類似の信号を伝達し得る。第４の読出し配線（１６６）は、第２の読出し配線（１２６）より高い金属層の一部であり得る。そのため、第４の読出し配線（１６６）は大域的なルーティングのために使用される一方で、第２の読出し配線（１２６）は局所的なルーティング及び／又はピクセル間のルーティングに使用され得る。

【0035】

ここで、ガラス工場において定義されたシリコン・オン・インシュレーター（ＳＯＩ）相補型金属酸化物半導体（ＣＭＯＳ）ウェーハの使用により、非冷却赤外線検出器（例えば、赤外線検出器ピクセル（１００）および（２００））を製造するための様々な方法について説明する。ＳＯＩ−ＣＭＯＳウェーハはＳＯＩ−ＣＭＯＳプロセスを使用することにより製造され得る。一般に、ＳＯＩ−ＣＭＯＳプロセスは、カスタマに特有のまたは包括的仕様であり得る。

【0036】

カスタマに特有のＳＯＩ−ＣＭＯＳプロセスは、特に、その設計目標に基づいた個々のカスタマによって定義され得る。カスタマに特有のＳＯＩ−ＣＭＯＳプロセスは、他のカスタマの設計目標を完了し得るか、或いは完了し得ない。そのため、カスタマに特有のＳＯＩ−ＣＭＯＳプロセスは、典型的には、特定の設計上の規則、プロセスシーケンス及び／又はプロセスパラメータを含んでいる。これらの特有の要件は、ＳＯＩ−ＣＭＯＳウェーハを製造するための時間とコストを増加させ得る。さらに、その特有の本質ゆえに、カスタマに特有のＳＯＩ−ＣＭＯＳプロセスにしたがって製造されたＳＯＩ−ＣＭＯＳウェーハは、他の適用によって採用され得ない。したがって、カスタマに特有のＳＯＩ−ＣＭＯＳウェーハの製造コストは一般的に高い。

【0037】

これに対して、包括的なＳＯＩ−ＣＭＯＳプロセス（別名、標準ＳＯＩ−ＣＭＯＳ）は、１つ以上のガラス工場（例えば、ＳＯＩ−ＣＭＯＳウェーハを製造する製造会社）によって定義され、提示され得る。包括的なＳＯＩ−ＣＭＯＳプロセスは、多くのカスタマの設計要件を満たし得る。そのため、包括的なＳＯＩ−ＣＭＯＳプロセスは、典型的には、標準的な設計規則、プロセスシーケンス及び／又はプロセスパラメータを含んでおり、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハを製造するための時間とコストを低減する。さらに、その総括的な本質ゆえに、総括的なＳＯＩ−ＣＭＯＳプロセスにしたがって製造されたＳＯＩ−ＣＭＯＳウェーハは、他の適用によって採用され得る。規模の経済性により、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハ（別名、標準のＳＯＩ−ＣＭＯＳウェーハ）の生産コストは、カスタマに特有のＳＯＩ−ＣＭＯＳウェーハの生産コストよりかなり低い。

【0038】

本明細書に記載された方法は、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハを改良するために２〜３の工程を含み得る。改良は、ＳＯＩ−ＣＭＯＳウェーハが非冷却赤外線検出器（例えば、非冷却赤外線検出器ピクセル（１００）および（２００））の機能的および構造的特徴を組み入れ得る。従来のリソグラフィー工程及び堆積工程と比較すると、前記工程は、コスト効率的であり、かつ容易に実行し得る。なぜなら、比較的高い許容マージン（別名、非臨界性）を有しているからである。有利には、本明細書に記載された方法は、非冷却の赤外線検出器のコストおよび歩留りを著しく改善し得る。

【0039】

一般に、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハは基板層、絶縁層および誘電体層を含み得る。基板層は、絶縁層と誘電体層に構造上の支持を与え得る。絶縁層は基板層上で形成され得、絶縁層は少なくとも１つのピクセル領域および少なくとも１つの壁領域を定義し得る。壁領域は、部分的にまたは完全に、ピクセル領域を囲み得るが、ピクセル領域に接触することなくピクセル領域を囲み得る。そのため、空間がピクセル領域と壁領域の間で定義され得る。

【0040】

設計目標に依存して、ピクセル領域および壁領域は様々な形状を有し得る。１つの実施形態では、例えば、ピクセル領域は矩形状の形状を有し得、壁領域は正方形形状を有し得る。他の実施形態では、例えば、ピクセル領域は円形状の形状を有し得、壁領域は円周の形状を有し得る。さらに他の実施形態では、例えば、ピクセル領域は六角形の形状を有し得、壁領域は六角形のフレーム状の形状を有し得る。

【0041】

誘電体層は絶縁層上に形成され得る。当該誘電体層は、１つ以上のピクセル構造体、壁構体、バイアス回路及び／又は読出し回路を被覆し得、かつ１つ以上のピクセル構造体、壁構体、バイアス回路及び／又は読出し回路を構成するために使用され得る。ピクセル構造体はダイオード群（例えば、ダイオード群（１４０））を含み得る。ダイオード群は、前述のとおり、ダイオード群（１４０）に類似した機能的かつ構造的特徴を含み得る。ダイオード群は、１つ以上の不純物添加シリコン材料を含み得る。そして、不純物添加シリコン材料は絶縁層（従って、用語「ＳＯＩ」）上で形成され得る。

【0042】

誘電体層は多層を含み得る。多層のおのおのは、酸化物材料、窒化物材料及び／又は他の誘電体材料を含み得る。誘電体層は多数のマスク層が埋め込まれ得るのであり、そのおのおのは、１つ以上のポストＣＭＯＳ正面部エッチング（ｆｒｏｎｔ ｅｔｈｉｃｈｉｎｇ）プロセスから特定の構造体（例えば、ピクセル構造体、壁構造体、バイアス回路または読出し回路）を保護するために指定され得る。マスク層は、金属材料及び／又はポリシリコン材料から製造され得る。１つの実施形態では、例えば、マスク層はポリシリコン層及び／又は金属層（例えば、金属−１層、金属−２層及び／又は金属−３層）の一部として形成され得る。同様に、絶縁層は１つ以上のポスト（ｐｏｓｔ）ＣＭＯＳバックエッチング（ｂａｃｋ ｅｔｃｈｉｎｇ）プロセスからすべての構造体を保護するために指定され得る。

【0043】

本明細書に説明されているとおり、ただしいかなる限定規定することなく、ＳＯＩ−ＣＭＯＳウェーハの正面は誘電体層の露出面と理解され得る一方で、ＳＯＩ−ＣＭＯＳウェーハの背面部は基板層露出面と理解され得る。さらに、水平方向は基板層と平行な方向と理解され得る一方で、垂直方向は基板層に垂直な方向と理解され得る。ポストＣＭＯＳバックエッチングは、絶縁層によって終了する背面部のピクセル空間を定義するために基板層の一部を除去するために使用され得る。ポストＣＭＯＳ正面部エッチングは、誘電体層と絶縁層のいくつかの部分を除去するために使用され得る。典型的には、除去された部分は露出した部分であり、それはマスク層のうちのいずれかによって保護され得ない。ポストＣＭＯＳ正面部エッチングの後、正面のピクセル空間はピクセル構造体と壁構造体の間で定義され得る。

【0044】

従って、ピクセル構造体は掛けられたピクセルアイランドになり得る。ピクセルアイランドは壁構造体から熱隔離され得る。ピクセルアイランドのための熱隔離を確立した後に、マスク層除去工程は、すべてのマスク層を除去するために行なわれ得る。正面部エッチング及びバックエッチングの両方は垂直エッチングとして分類され得る。なぜなら、正面部エッチング及びバックエッチングはＳＯＩ−ＣＭＯＳウェーハの垂直方向に沿って前進するからである。さらに、バックエッチングは、異方性のシリコンエッチング及び／又は犠牲層エッチングの間の水平方向のエッチングを含み得るが、後のセクションで、より詳細に説明され得る。

【0045】

正面部エッチングはマスク材料ではなく誘電材料をエッチングするドライエッチング液を使用することを含み得る。そのため、正面部エッチングはドライ誘導体エッチングと言われ得る。正面部エッチングは、限定されるものではないが、反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）及び／又は化学的に支援されたイオンビームエッチング（ＣＡＩＢＥ）を含み得る。

【0046】

バックエッチングは誘電体材料または絶縁体材料（例えば、埋められた酸化物）ではなくシリコン材料をエッチングするエッチング液を使用することを含み得る。形成されるピクセルウェルの種類に依存して、バックエッチングはディープ（ｄｅｅｐ）ドライシリコンエッチング及び／又は異方性のシリコンエッチングを含み得る。例えば、ディープ（ｄｅｅｐ）シリコンエッチングはスルーピクセルウェルを形成するために使用され得る一方で、異方性のシリコンエッチングは閉じたピクセルウェルを形成するために使用され得る。

【0047】

ディープ（ｄｅｅｐ）ドライシリコンエッチングは、スルーピクセルウェルを形成するため、基板層の垂直部を完全に除去する除去するために使用され得る。そのため、絶縁層のピクセル領域は、ディープ（ｄｅｅｐ）ドライエッチ後に、背面部空間に完全に露出され得る。ディープ（ｄｅｅｐ）ドライシリコンエッチングは、限定されるものではないが、ディープ（ｄｅｅｐ）反応性イオンエッチング（ＤＲＩＥ）及び／又は他の種類の垂直シリコンエッチングを含み得る。

【0048】

異方性のシリコンエッチングは、絶縁層のピクセル領域の直接下に位置づけられ、かつ絶縁層のピクセル領域に隣接する基板層の水平方向の部分を部分的に除去するために化学溶液を採用し得る。前記化学溶液は、エチレンジアミンピロカテコール（ＥＤＰ）、テトラメチルアンモニウム水酸化物（ＴＭＡＨ）及び／又は水酸化カリウム（ＫＯＨ）などの様々な化合物を含み得る。基板層の水平方向の部分が除去された後、部分的に囲まれた空胴を備えた閉じたウェルが形成され得る。部分的に囲まれた空胴は、ピクセルアイランドに所望の熱隔離を供給し得る。スルーウェル構造体と異なり、閉じたウェル構造体はスルー空間を定義しないかもしれない。すなわち、ピクセル領域の下に位置した基板層の垂直部は、完全には除去されないかもしれない。

【0049】

異方性のシリコンエッチングの間に、絶縁層と誘電体層はダイオード群を被覆し、それによって、エッチング液によってエッチングされることからダイオード群を保護する。絶縁層と誘電体層によって提供される保護のために、異方性シリコンエッチングは、露出したダイオード群のエッチングを防ぐために、従来の異方性シリコンエッチングにおいて使用され得るいかなる電気化学的エッチストップを使用することさえなしに、所望の結果（例えば、ピクセルアイランドに熱隔離を提供する）を達成し得る。電気化学的エッチストップの排除は、多数のピクセル構造体及び基板層の間の電圧の印加並びに微調整の負担なく、異方性のシリコンエッチングがピクセルのアレイを横切って一様に行なわれることを可能にする。そのような方法で、異方性シリコンエッチングは効率的に行なわれ得る。

【0050】

前述の方法およびプロセス工程はガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハから非冷却赤外線検出器の製造のために使用され得るが、これらの方法とプロセス工程はカスタマに特有のＳＯＩ−ＣＭＯＳウェーハにも適応して適用され得る。そのような適応性のある適用がガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハの利点を招来しないかもしれない一方で、それにもかかわらず前述の方法およびプロセス工程の利益を得るかもしれない。

【0051】

以下の説明は、前述の方法及び／又はプロセス工程を実行するために、いくつかの特定の実施形態を提供する。これらの特定の実施形態は、図３Ａ−３Ｈ、図４Ａ−４Ｆ、図５Ａ−５Ｂ、図６Ａ−６Ｆ並びに図７Ａおよび７Ｂに示されるように、前段において説明若しくは記載がされていない新しい構成要素及び／又は用語を導入し得る。これらの新しく導入された構成要素及び／又は用語が、限定することなく前述の方法並びにプロセスの範囲および精神と一貫しているように解釈され得ることが理解される。

【0052】

図３Ａ−３Ｈは、本発明の実施形態によってスルーウェルマイクロボロメータ（３８０）を形成するために処理されている、工場において定義されたＳＯＩ−ＣＭＯＳウェーハ（乃至は、「ウェーハ」）（３００）の横断面図を示す。図３Ａを参照すると、ウェーハ（３００）は基板層（シリコンハンドラーウェーハ）（３０１）、絶縁層（３０２）およびいくつかの酸化物層（３０７）を含み得る。

【0053】

基板層（３０１）はシリコン及び／又は他の半導体材料から製造され得る。そして、基板層（３０１）は絶縁層（３０２）および酸化物層（３０７）に土台を提供し得る。絶縁層（３０２）は、二酸化けい素及び／又はチッ化ケイ素のような絶縁材料で製造され得る。絶縁層（３０２）が酸化物材料から製造される場合、絶縁層（３０２）は埋められた酸化物（ＢＯＸ）層であり得る。酸化物層（３０７）は、様々な構造体（例えば、ピクセル構造体、壁構造体及び／又は回路構造体）を被覆し、様々な構造体間で定義された空間を埋めるために絶縁層（３０２）の頂部に形成され得る。さらに、酸化物層（３０７）は、各々の構造体内で種々の導電層及び／又は半導体層を分離するために使用され得る。一般に、酸化物層（３０７）の露出側は正面部及び／又は頂部側と呼ばれ得る。そして基板層（３０１）の露出側は背面部及び／又は底部と呼ばれ得る。酸化物層（３０７）は図３Ａに一般に記載されているが、酸化物層（３０７）の１つ以上は、種々の実施形態において他の誘電体材料（例えば、窒化物材料）から製造された層と置換され得る。

【0054】

絶縁層（３０２）は、絶縁層（３０２）上の様々な構造体（例えば、ピクセル構造体、壁構造体及び／又は回路構造体）を支持するために様々な領域を定義し得る。１つの実施形態では、例えば、絶縁層（３０２）は第１の壁領域（３１１）、第２の壁領域（３１２）、第３壁領域（３１３）および第４の壁領域（３１４）を定義し得る。壁構造体は、壁領域（例えば、第１の壁領域（３１１）、第２の壁領域（３１２）、第３の壁領域（３１３）及び／又は第４の壁領域（３１４）の１つ以上の上で進行され得る。他の実施形態では、例えば、絶縁層（３０２）は第１のピクセル領域（３２０）、第２のピクセル領域（３４０）、および第３のピクセル領域（３６０）を定義し得る。ピクセル領域（３２０）、（３４０）及び（３６０）は、１つ以上の壁領域（例えば、第１の壁領域（３１１）、第２の壁領域（３１２）、第３の壁領域（３１３）及び／又は第４の壁領域（３１４）によって部分的に、或いは完全に囲まれる。

【0055】

第１の壁構造体（３５１）は第１の壁領域（３１１）上で形成され得る。第１の壁構造体（３５１）は第１のピクセル間金属層（３３２）および第１のピクセル間マスク層（３５２）を含み得る。第１のピクセル間金属層（３３２）は、隣接するピクセル構造体へ、および隣接するピクセル構造体から電気的信号を伝達するために使用され得る。第１のピクセル間マスク層（３５２）は第１のピクセル間金属層（３３２）および挟まれた酸化物層（３０７）を被覆し、保護し得る。第１のピクセル間マスク層（３５２）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第１のピクセル間マスク層（３５２）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第１のピクセル間マスク層（３５２）は、第１のピクセル間金属層（３３２）よりも絶縁層（３０２）から更に離れて位置し得る。

【0056】

第２の壁構造体（３５３）は第２の壁領域（３１２）上で形成され得る。第２の壁構造体（３５３）は第２のピクセル間金属層（３３４）および第２のピクセル間マスク層（３５４）を含み得る。第２のピクセル間金属層（３３４）は、隣接するピクセル構造体へ、および隣接するピクセル構造体から電気的信号を伝達するために使用され得る。第２のピクセル間マスク層（３５４）は第２のピクセル間金属層（３３４）および挟まれた酸化物層（３０７）を被覆し、保護し得る。第２のピクセル間マスク層（３５４）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第２のピクセル間マスク層（３５４）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第２のピクセル間マスク層（３５４）は、第２のピクセル間金属層（３３４）よりも絶縁層（３０２）から更に離れて位置し得る。

【0057】

第３の壁構造体（３５５）は第３の壁領域（３１３）上で形成され得る。第３の壁構造体（３５５）は第３のピクセル間金属層（３３６）および第３のピクセル間マスク層（３５６）を含み得る。第３のピクセル間金属層（３３６）は、隣接するピクセル構造体へ、および隣接するピクセル構造体から電気的信号を伝達するために使用され得る。第３のピクセル間マスク層（３５６）は第３のピクセル間金属層（３３６）および挟まれた酸化物層（３０７）を被覆し、保護し得る。第３のピクセル間マスク層（３５６）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第３のピクセル間マスク層（３５６）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第３のピクセル間マスク層（３５６）は、第３のピクセル間金属層（３３６）よりも絶縁層（３０２）から更に離れて位置し得る。

【0058】

第４の壁構造体（３５７）は第４の壁領域（３１４）上で形成され得る。第４の壁構造体（３５７）は第４のピクセル間金属層（３３８）および第４のピクセル間マスク層（３５８）を含み得る。第４のピクセル間金属層（３３８）は、隣接するピクセル構造体へ、および隣接するピクセル構造体から電気的信号を伝達するために使用され得る。第４のピクセル間マスク層（３５８）は第４のピクセル間金属層（３３８）および挟まれた酸化物層（３０７）を被覆し、保護し得る。第４のピクセル間マスク層（３５８）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第４のピクセル間マスク層（３５８）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第４のピクセル間マスク層（３５８）は、第４のピクセル間金属層（３３８）よりも絶縁層（３０２）から更に離れて位置し得る。

【0059】

第１のピクセル構造体（３２２）は、第１のピクセル構造体（３２２）が第１及び第２の壁構造体（３５１）および（３５３）に囲まれ得るように、第１のピクセル領域（３２０）上で形成され得る。第１のピクセル構造体（３２２）は第１のダイオード群（３２１）、第１のピクセル内金属層（３２５）および第１のピクセル内マスク層（３２６）を含み得る。第１のダイオード群（３２１）は、ダイオード群（１４０）に類似した機能的かつ構造的特徴を有し得る。第１のピクセル内金属層（３２５）は、ダイオード間金属板（１２２）に類似した機能的かつ構造的特徴を有し得る。第１のピクセル内マスク層（３２６）は、第１のダイオード群（３２１）、第１ピクセル内金属層（３２５）および第１のダイオード群（３２１）と第１ピクセル内金属層（３２５）との間に位置する酸化物層（３０７）を被覆し、保護し得る。第１のピクセル内マスク層（３２６）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第１のピクセル内マスク層（３２６）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第１のピクセル内マスク層（３２６）は、第１のピクセル内金属層（３２５）よりも絶縁層（３０２）から更に離れて位置し得る。

【0060】

第２のピクセル構造体（３４２）は、第２のピクセル構造体（３４２）が第２及び第３の壁構造体（３５３）および（３５５）に囲まれ得るように、第２のピクセル領域（３４０）上で形成され得る。第２のピクセル構造体（３４２）は第２のダイオード群（３４１）、第２のピクセル内金属層（３４５）および第２のピクセル内マスク層（３４６）を含み得る。第２のダイオード群（３４１）は、ダイオード群（１４０）に類似した機能的かつ構造的特徴を有し得る。第２のピクセル内金属層（３４５）は、ダイオード間金属板（１２２）に類似した機能的かつ構造的特徴を有し得る。第２のピクセル内マスク層（３４６）は、第２のダイオード群（３４１）、第２のピクセル内金属層（３４５）および第２のダイオード群（３４１）と第２ピクセル内金属層（３４５）との間に位置する酸化物層（３０７）を被覆し、保護し得る。第２のピクセル内マスク層（３４６）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第２のピクセル内マスク層（３４６）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第２のピクセル内マスク層（３４６）は、第２のピクセル内金属層（３４５）よりも絶縁層（３０２）から更に離れて位置し得る。

【0061】

第３のピクセル構造体（３６２）は、第３のピクセル構造体（３６２）が第３及び第４の壁構造体（３５５）および（３５７）に囲まれ得るように、第３のピクセル領域（３６０）上で形成され得る。第３のピクセル構造体（３６２）は第３のダイオード群（３６１）、第３のピクセル内金属層（３６５）および第３のピクセル内マスク層（３６６）を含み得る。第３のダイオード群（３６１）は、ダイオード群（１４０）に類似した機能的かつ構造的特徴を有し得る。第３のピクセル内金属層（３６５）は、ダイオード間金属板（１２２）に類似した機能的かつ構造的特徴を有し得る。第３のピクセル内マスク層（３６６）は、第３のダイオード群（３６１）、第３のピクセル内金属層（３６５）および第３のダイオード群（３６１）と第３ピクセル内金属層（３６５）との間に位置する酸化物層（３０７）を被覆し、保護し得る。第３のピクセル内マスク層（３６６）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第３のピクセル内マスク層（３６６）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第３のピクセル内マスク層（３６６）は、第３のピクセル内金属層（３６５）よりも絶縁層（３０２）から更に離れて位置し得る。

【0062】

１対の支持アーム構造体は、ピクセル構造体（例えば、第１、第２及び第３のピクセル構造体（３２２）、（３４２）および（３６２））のおのおのに隣接して形成され得る。図２Ａおよび２Ｂに示されるように、第１及び第２の支持アーム（１３２）および（１３４）に類似して、支持構造体の対は、ピクセル構造体と隣接した壁構造体の間の機械的および電気的連結を提供し得る。支持アーム構造体の各々はポリシリコン配線（３９２）および支持アームマスク層（３９４）を含み得る。ポリシリコン配線（３９２）は、ピクセル構造体と隣接した壁構造体のうちの１つとの間の電気的接続を確立するために使用され得る。支持アームマスク層（３９４）はポリシリコン配線（３９２）を被覆し、保護し得る。

【0063】

第１のピクセル領域（３２０）内で、第１の右支持アーム（３２３）は第２の壁構造体（３５３）に第１のピクセル構造体（３２２）を接続し得る一方で、第１の左支持アーム（３２４）は第１の壁構造体（３５１）に第１のピクセル構造体（３２２）を接続し得る。

【0064】

第２のピクセル領域（３４０）内で、第２の右支持アーム（３４３）は第３の壁構造体（３５５）に第２のピクセル構造体（３４２）を接続し得る一方で、第２の左支持アーム（３４４）は第２の壁構造体（３５３）に第２のピクセル構造体（３４２）を接続し得る。

【0065】

第３のピクセル領域（３６０）内で、第３の右支持アーム（３６３）は第４の壁構造体（３５７）に第３のピクセル構造体（３６２）を接続し得る一方で、第３の左支持アーム（３６４）は第３の壁構造体（３５５）に第３のピクセル構造体（３６２）を接続し得る。

【0066】

ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハ（あるいは「ウェーハ」）（３００）は、１つ以上のダイオード群（例えば、第１のダイオード群（３２１）、第２のダイオード群（３４１）および第３のダイオード群（３６１））と相互作用するために読出し回路（３０９）を含み得る。読出し回路（３０９）は１つ以上のダイオード群を選択するために、選択されたダイオード群にバイアスをかけるために、選択されたダイオード群から感知信号を受け取るために及び／又は受信した感知信号を増幅するために構成され得る。ダイオード群と通信するために、読出し回路（３０９）は、大域的なポリシリコン層（３０３）、大域的金属−１層（３０４）、大域的金属−２層（３０５）および大域的金属−３層（３０６）などの様々な導電層とともにルーティングされ得る。一般に、大域的金属−３層（３０６）はウェーハ（３００）の他の部分を保護するためにマスク層として使用され得る。例えば、金属−３層（３０６）は、ドライ酸化物エッチング中に読出し回路（３０９）を保護するために使用され得る。さらに、金属−３層（３０６）は、ピクセル間マスク層、マスク層、ピクセル内マスク層及び／又は支持アームマスクマスク層などの他のいかなるマスク層を形成するために使用され得る。金属−１層（３０４）、金属−２層（３０５）および金属−３層（３０６）に加えて、ウェーハ（３００）は追加の金属層を含み得、そのおのおのは、マスクとして使用され得る。

【0067】

図３Ｂを参照すると、背面部マスク層（３７０）はウェーハ（３００）の背面部に堆積され及び／又は被覆され得る。背面部マスク層（３７０）は、シリコンエッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、背面部マスク層（３７０）は窒化物から製造され得る。他の実施形態では、例えば、背面部マスク層（３７０）は酸化物から製造され得る。他の実施形態では、例えば、背面部マスク層（３７０）はホトレジスト材料から製造され得る。さらに他の実施形態では、例えば、背面部マスク層（７０）は金属材料から製造され得る。

【0068】

背面部マスク層（３７０）の堆積の後、複数の背面部開口（３７２）が背面部マスク層（３７０）の上に定義され得る。背面部マスク層（３７０）がホトレジスト材料から製造される場合、背面部リソグラフィプロセス（３７１）が行なわれ得る。代替的に、背面部マスク層（３７０）が金属材料、酸化物材料及び／又は窒化物材料から製造されるとき、選択的エッチングプロセス（図示せず）が行なわれ得る。背面部開口（３７２）の各々は、ピクセル領域（例えば、第１のピクセル領域（３２０）、第２のピクセル領域（３４０）および第３のピクセル領域（３６０））のうちの１つと垂直に位置が調整されるか、重ねられ得る。そのため、背面部開口（３７２）の各々は来るべきシリコンエッチングプロセスのために基板層の垂直部（３０１）を作ってもよい。これに対し、残りの背面部マスク層（３７０）は、基板層（３０１）の様々な部分を被覆し得る。これらの部分は、壁領域および読出し回路（３０９）と垂直に位置を調整し得るか、あるいは重なり合うかもしれない。そしてこれらの部分は、来るべきシリコンエッチングプロセスの間にエッチングしていることから保護され得る。

【0069】

図３Ｃを参照すると、背面部開口（３７２）が適切に定義された後、ディープ（ｄｅｅｐ）ドライシリコンエッチング（第１の垂直エッチング）（３７３）が行なわれ得る。ディープ（ｄｅｅｐ）ドライシリコンエッチング（３７３）が、基板層（３０１）の未被覆部（すなわち、背面部開口（３７２）と位置を調整した部分）をエッチング処理し得る。ディープ（ｄｅｅｐ）ドライシリコンエッチング（３７３）は、絶縁層（３０２）で終了し得るか、止められ得る。

【0070】

ディープ（ｄｅｅｐ）ドライシリコンエッチング（３７３）、複数の背面部ピクセル空間３７４）が基板層（３０１）内、および基板層（３０１）全体にわたって定義され得る。背面部ピクセル空間（３７４）の各々は、ピクセル領域（例えば、第１のピクセル領域（３２０）、第２のピクセル領域（３４０）および第３のピクセル領域（３６０））のうちの１つと位置が調整され得、それによって、空気が絶縁層（３０２）のピクセル領域を循環させることができる。ディープ（ｄｅｅｐ）ドライシリコンエッチング（３７３）は、ディープ（ｄｅｅｐ）反応性イオンエッチング（ＤＲＩＥ）及び／又は他の種類の垂直シリコンエッチングを含み得る。

【0071】

背面部ピクセル空間（３７４）の各々は、複数の壁片（ｗａｌｌ ｓｔｒｉｐ）に囲まれ得る。複数の壁片は絶縁層（３０２）の壁領域から伸び得る。例えば、第１の壁片（３１５）は第１の壁領域（３１１）から伸び得る；第２の壁片（３１６）は第２の壁領域（３１２）から伸び得る；第３の壁片（３１７）は第３の壁領域（３１３）から伸び得る；そして第４の壁片（３１８）は第４の壁領域（３１４）から伸び得る；壁片の各々はアスペクト比を有し得る。アスペクト比は、壁片の幅に対する壁片の長さの割合として定義され得る。熱隔離特性および非冷却赤外線検出器の空間効率を改善するために、比較的狭い壁片を有していることが望ましい。基板層の厚さが固定され得るので、壁片のおのおのの高さも固定され得る。したがって、高いアスペクト比を備えた壁片を有することが望まれ得る。１つの実施形態では、例えば、壁片の各々は約１０のアスペクト比を有し得る。

【0072】

図３Ｄを参照すると、複数の背面部ピクセル空間（３７４）が適切に定義された後、背面部マスク解放工程（３７８）が行なわれ得る。図３Ｅを参照すると、正面部ホトレジストマスク（３７５）はウェーハ（３００）の入出力（Ｉ／Ｏ）パッド（３０８）を被覆するために堆積され得る。ホトレジストマスク（３７５）がＩ／Ｏパッド（３０８）の大域的金属層を保護され得るように、ホトレジストマスク（３７５）がウェット金属エッチングに対して抵抗性を有し得る。１つの実施形態では、ホトレジストマスク（３７５）は正面部エッチングの実行前に堆積され得る。他の実施形態では、ホトレジストマスク（３７５）はウェット金属エッチングの実行前に堆積され得る。

【0073】

図３Ｆを参照すると、正面部ドライ酸化物エッチング（第２の垂直エッチング）（３７６）は酸化物層（３０７）の非保護部分および絶縁層（３０２）の非保護部分を除去するために行なわれ得る。本明細書に開示されたように、非保護部分は、いかなるマスク層によって被覆されない部分であり得る。例えば、様々な構造体間に位置した部分は非保護部分であり得る。正面部ドライ酸化物エッチング（３７６）の目的は、ピクセル構造体（例えば、第１、第２及び第３のピクセル構造体（３２２）、（３４２）および（３６２））と壁構造体（例えば、第１、第２、第３及び第４の壁構造体（３５１）、（３５３）、（３５５）および（３５７））の間の複数の正面ピクセル空間を定義することである。酸化物層（３０７）の１つ以上が他の誘電体材料（例えば、窒化物材料）から製造される層と取り替えられる場合、正面部ドライ酸化物エッチング（３７６）は、正面部ドライ誘電体エッチング（図示せず）によって一般に実行され得る。正面部ドライ酸化物エッチング（３７６）は、反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）及び／又は化学的に支援されたイオンビームエッチング（ＣＡＩＢＥ）を含み得る。

【0074】

様々なマスク層（例えば、ピクセル・マスク、壁マスク、支持アームマスクおよび回路マスク）は、ガラス工場中において定義されたＳＯＩ−ＣＭＯＳプロセスの間に１つ以上の金層層を使用することにより予め形成され得る。そのため、さらなるポストＣＭＯＳリソグラフィープロセスは、これらのマスク層を定義するように要求されない。したがって、正面部酸化物エッチングプロセスは、比較的低コストで、かつ比較的短い時間間隔で実行され得る。

【0075】

正面部ドライ酸化物エッチング（３７６）の結果、様々なピクセル構造体は種々のサスペンドしたピクセルアイランドになり得る。ピクセルアイランドのおのおのは、１対の支持アームを介して隣接した壁によって保持され得るか又は掛けられ得る。１つの実施形態において、例えば、第１のピクセルアイランド（３２２）は、それぞれ、第１の左支持アーム（３２４）と第１の右支持アーム（３２３）を介して第１の壁（３５１）と第２の壁（３５３）によって保持され得るか、又は掛けられ得る。他の実施形態において、例えば、第２のピクセルアイランド（３４２）は、それぞれ第２の左支持アーム（３４４）と第２の右支持アーム（３４３）を介して第２の壁（３５３）と第３の壁（３５５）によって保持され得るか、又は掛けられ得る。他の実施形態の中に、例えば、第３のピクセルアイランド（３６２）は、それぞれ第３の左支持アーム（３６４）と第３の右支持アーム（３６３）を介して第３の壁（３５５）と第４の壁（３５７）によって保持され得るか、又は掛けられ得る。

【0076】

図３Ｇを参照すると、金属マスク・エッチング（第３のエッチング）（３７７）は様々なマスク層（例えば、ピクセルマスク、壁マスクおよび支持アーム）を除去するために行なわれ得る。Ｉ／Ｏパッド（３０８）が正面部ホトレジストマスク（３７５）によって保護されるので、下の金属層はエッチングしていることから保護され得る。図３Ｈを参照すると、金属マスクエッチング（３７７）が完了した後、正面部ホトレジストマスク解放（３７９）が行なわれ得る。この段階では、スルーウェルマイクロボロメータ（３８０）の製造が完了する。

【0077】

マイクロボロメータ（３８０）は非冷却赤外線検出器アレイを含み、非冷却赤外線検出器アレイは読出し回路（３０９）によって制御され、かつアクセスされ得る。非冷却赤外線検出器アレイは、複数の検出器ピクセルを含み得る。その各々はピクセル・アイランドおよび壁を含み得る。壁はピクセルアイランドを掛けるためにスルーウェル構造を形成し得る。第１の壁（３５１）及び第２の壁（３５３）は第１のスルーウェル（３２７）を形成し得る。第１のスルーウェル（３２７）は、第１の正面開口（３２８）と第１の背面部開口（３２９）を定義し得る。第１のピクセルアイランド（３２２）は、第１のスルーウェル（３２７）内に配され得、かつ第１の正面開口（３２８）に隣接して配され得る。第２の壁（３５３）及び第３の壁（３５５）は第２のスルーウェル（３４７）を形成し得る。第２のスルーウェル（３４７）は、第２の正面開口（３４８）と第２の背面部開口（３４９）を定義し得る。第２のピクセルアイランド（３４２）は、第２のスルーウェル（３４７）内に配され得、かつ第２の正面開口（３４８）に隣接して配され得る。第３の壁（３５５）及び第４の壁（３５７）は第３のスルーウェル（３６７）を形成し得る。第３のスルーウェル（３６７）は、第３の正面開口（３６８）と第３の背面部開口（３６９）を定義し得る。第３のピクセルアイランド（３６２）は、第３のスルーウェル（３６７）内に配され得、かつ第３の正面開口（３６８）に隣接して配され得る。

【0078】

最終的なパッケージおよび結合によって、マイクロボロメータ（３８０）は、様々な正面開口（例えば、第１、第２及び第３の正面開口（３２８）、（３４８）および（３６８））を介して赤外線を受け取り、変換し得るか、或いは代替的に様々な背面部開口（例えば、第１、第２及び第３の背面部開口（３２９）、（３４９）および（３６９））を介して赤外線を受け取り、変換し得る。マイクロボロメータ（３８０）がフリップチップパッケージに適合されると、絶縁層（３０２）は熱吸収層として役立ち得る。それらの機能的な特徴は、図２Ａおよび２Ｂで説明されるとおりの熱吸収層（１１２）の特徴に類似し得る。一実施形態において、チタン層、窒化チタン層及び／又は類似の物理的及び化学的特性を備えた層が、その熱吸収特性を改善するためのフリップフロップ構成において絶縁層（３０２）上に堆積され得る。

【0079】

図４Ａ−４Ｈは、本発明の実施形態によって閉じられたウェルマイクロボロメータ（４００）を形成するために処理されている、工場において定義されたＳＯＩ−ＣＭＯＳウェーハ（または、「ウェーハ」）（３００）の横断面図を示す。一般に、スルーウェルがマイクロボロメータ（４００）に形成されないので、背面部垂直エッチングが省略され得る。代わりに、異方性シリコンエッチングが正面部垂直エッチングの後に事前に行なわれ得る。図４Ａを参照すると、ウェーハ（３００）の初期構造は、図３Ａで説明されたとおり、その初期構造と同一であり得る。

【0080】

図４Ｂを参照すると、正面部ホトレジストマスク（３７５）はウェーハ（３００）の入出力（Ｉ／Ｏ）パッド（３０８）を被覆するために堆積され得る。ホトレジストマスク（３７５）がＩ／Ｏパッド（３０８）の大域的金属層を保護され得るように、ホトレジストマスク（３７５）がウェット金属エッチングに対して抵抗性を有し得る。１つの実施形態では、ホトレジストマスク（３７５）は正面部エッチングの実行前に堆積され得る。他の実施形態では、ホトレジストマスク（３７５）はウェット金属エッチングの実行前に堆積され得る。

【0081】

図４Ｃを参照すると、正面部ドライ酸化物エッチング（垂直エッチング）（３７６）は酸化物層（３０７）の非保護部分および絶縁層（３０２）の非保護部分を除去するために行なわれ得る。本明細書に開示されたように、非保護部分は、いかなるマスク層によって被覆されない部分であり得る。例えば、様々な構造体間に位置した部分は非保護部分であり得る。正面部ドライ酸化物エッチング（３７６）の目的は、ピクセル構造体（例えば、第１、第２及び第３のピクセル構造体（３２２）、（３４２）および（３６２））と壁構造体（例えば、第１、第２、第３及び第４の壁構造体（３５１）、（３５３）、（３５５）および（３５７））の間の複数の正面ピクセル空間を定義することである。酸化物層（３０７）の１つ以上が他の誘電体材料（例えば、窒化物材料）から製造される層と取り替えられる場合、正面部ドライ酸化物エッチング（３７６）は、正面部誘電体エッチング（図示せず）によって一般に実行され得る。正面部ドライ酸化物エッチング（３７６）は、反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）及び／又は化学的に支援されたイオンビームエッチング（ＣＡＩＢＥ）を含み得る。

【0082】

様々なマスク層（例えば、ピクセル・マスク、壁マスク、支持アームマスクおよび回路マスク）は、ガラス工場中において定義されたＳＯＩ−ＣＭＯＳプロセスの間に１つ以上の金属層を使用することにより予め形成され得る。そのため、さらなるポストＣＭＯＳリソグラフィープロセスは、これらのマスク層を定義するように要求されない。したがって、正面部酸化物エッチングプロセスは、比較的低コストで、かつ比較的短い時間間隔で実行され得る。

【0083】

図４Ｄを参照すると、金属マスク・エッチング（第３のエッチング）（３７７）は様々なマスク層（例えば、ピクセルマスク、壁マスクおよび支持アームマスク）を除去するために行なわれ得る。Ｉ／Ｏパッド（３０８）が正面部ホトレジストマスク（３７５）によって保護されるので、下の金属層はエッチングしていることから保護され得る。図４Ｅを参照すると、金属マスクエッチング（３７７）が完了した後、正面部ホトレジストマスク解放（３７９）が行なわれ得る。

【0084】

図４Ｆを参照すると、異方性シリコンエッチング（４７０）はマスク層が適切に除去された後に実行され得る。異方性エッチング（４７０）は、基板層（３０１）の露出面に対する１以上のケミカルエッチング液を基板層（３０１）に導入することを含みうる。本明細書に開示されたとおり、基板層（３０１）の露出面は、絶縁層（３０２）によって被覆されない１以上の面を含み得る。従来の異方性シリコンエッチングと異なり、異方性シリコンエッチング（４７０）はいかなる電気化学的エッチストップを必要としない。なぜなら絶縁層（３０２）は保護エッチストッパーとしての役割を果たし得るからである。

【0085】

したがって、異方性シリコンエッチング（４７０）はピクセル構造体（例えば、第１、第２及び／又は第３のピクセル構造体（３２２）、（３４２）及び（３６２））及び基板層（３０１）に種々の制御された電圧を印加するプロセスを取り除き得、これは、その間の電位差を確立することを意味する。換言すれば、ピクセル構造体および基板層（３０１）は、異方性シリコンエッチング（４７０）の間、それぞれ浮遊電位を有し得る。異方性シリコンエッチング（４７０）に使用される化学的エッチング液は、限定されないが、エチレンジアミン プロカテコル（ＥＤＰ）、テトラメチルアンモニウム水酸化物（ＴＭＡＨ）、及び／又は水酸化カリウム（ＫＯＨ）を含み得る。

【0086】

正面部ドライ酸化物エッチング（３７６）及び異方性エッチング（４０７）の結果として、種々のピクセル構造体は、種々の掛けられたピクセルアイランドになり得る。そのおのおのは１対の支持アームを介して隣接する壁によって保持またはサスペンドし得る。いち実施形態において、例えば、第１のピクセルアイランド（３２２）は第１の左支持アーム（３２４）と第１の右支持アーム（３２３）を介して第１の壁（３５１）及び第２の壁（３５３）によって保持またはサスペンドする。他の実施形態において、例えば、第２のピクセルアイランド（３４２）は第２の左支持アーム（３４４）及び第２の右支持アーム（３４３）を介して第２の壁（３５３）及び第３の壁（３５５）によって保持されるか、或いは掛けられる。さらに他の実施形態において、例えば、第３のピクセルアイランド（３６２）は、第３の左支持アーム（３６４）及び第３の右支持アーム（３６３）を介して第３の壁（３５５）及び第４の壁（３５７）によって保持されるか、或いは掛けられる。

【0087】

この段階でマイクロボロメータ（４００）の製造が完成され得る。マイクロボロメータ（４００）は非冷却赤外線検知器アレイを含み得、それは読み出し回路（３０９）によって制御され、アクセスされ得る。非冷却赤外線検知器アレイは、複数の検知器アレイを含み得る。そのおのおのはピクセルアイランドと壁を含み得る。壁はピクセルアイランドを掛けるために閉じられた壁構造体を形成し得る。第１の壁（３５１）と第２の壁（３５３）は基板層（３０１）と共に第１の閉じられたウェル（４７２）を形成する。第１の閉じられたウェル（４７２）は空胴を定義し得る。その頂部に第１のピクセルアイランド（３２２）が配される。第２の壁（３５３）と第３の壁（３５５）は基板層（３０１）と共に第２の閉じられたウェル（４７４）を形成し得る。第２の閉じられたウェル（４７４）は空胴を定義し得る。その頂部に第２のピクセルアイランド（３４２）が配され得る。第３の壁（３５５）と第４の壁（３５７）は基板層（３０１）と共に第３の閉じられたウェル（４７６）を形成し得る。第３の閉じられたウェル（４７６）は空胴を形成し得る。その頂部に第３のピクセルアイランド（３６２）が配され得る。

【0088】

パッケージングとボンディングに依存して、マイクロボロメータ（４００）は、正面開口を介して、或いは代替的に赤外線を透過する基板シリコンを含む閉じられたウェルを介して、赤外線を受け取り、変換し得る。マイクロボロメータ（３８０）がフリップチップ・パッケージングに適合されるとき、絶縁層（３０２）は熱吸収層としての役割を果たし得る。その機能的な特徴は、図２Ａ及び２Ｂにおいて説明されたとおりの熱吸収層（１１２）に類似し得る。一実施形態において、チタニウム層、窒化チタニウム層及び／又は類似の物理的及び化学的特徴を備えた材料を有する層は、その熱吸収特性を改善するためにフリップフロップ構成の絶縁層（３０２）上に堆積され得る。

【0089】

ここで１以上の熱吸収傘を備えた非冷却赤外線検知器を製造する種々の方法について説明する。図５Ａ及び５Ｂは、本発明の実施形態による熱吸収傘を備えた赤外線検知器ピクセル（５００）の斜視図と断面図である。赤外線検知器ピクセル（５００）は図２Ａ及び２Ｂに示されたとおりの赤外線検知器ピクセル（２００）のすべての構造的特徴と機能的特徴を組み入れ得る。追加的に、赤外線検知器（５００）は熱吸収傘（５１０）を含み得る。熱吸収傘（５１０）は熱吸収層（１１２）の頂部に形成され得る。

【0090】

熱吸収傘（５１０）は熱吸収層（１１２）より大きい表面積を有している。一実施形態において、例えば、熱吸収傘（５１０）は、第１の支持アーム（１３２）と第２の支持アーム（１３４）を被覆するように、熱吸収層（１１２）によって定義された垂直空間を超えて延び得る。他の実施形態において、例えば、熱吸収傘（５１０）は、スルーウェルの上部開口から突出し、スルーウェルの一部を被覆するように延びる上昇したウイング部を有し得る。

【0091】

その大きい表面積ゆえに、熱吸収傘（５１０）は、赤外線の受け取りと検知の非冷却赤外線検知器の能力を促進する。そのような促進は、充填係数によって測定される。充填係数はスルーウェルの断面積に対する傘（５１０）の表面積の比であり得る。本明細書において説明されたように、熱吸収傘（５１０）は、例えば、約８０％から約９５％まで変動する充填係数を達成し得る。熱吸収傘（５１０）は熱吸収層（１１２）と類似した材料から製造され得る。それで、非冷却赤外線検知器（５００）を製造する方法はモノリシック（ｍｏｎｏｌｉｔｈｉｃ）であり得る。そして、図３Ａ−３Ｈ及び４Ａ−４Ｆにおいて説明された方法に類似した方法であり得る。

【0092】

図６Ａ−６Ｆは工場で定義されたシリコン・オン・インシュレーター（ＳＯＩ）−ＣＭＯＳウェーハ（或いは、「ウェーハ」）（６００）の断面図を示しており、本発明の実施形態による熱吸収傘（６８２）、（６８４）を備えるスルーウェル・マイクロボロメータ（６８０）を形成するように処理されている。ウェーハ（６００）はウェーハ（３００）に類似し得る。例えば、ウェーハ（６００）は、基板層（シリコン・ハンドラー・ウェーハ）（６０１）、絶縁層（６０２）および幾つかの酸化物層（６０７）を含み得る。さらに、ウェーハ（６００）は犠牲層（例えば、第１の犠牲層（６２８）及び／又は第２の犠牲層（６４８））および傘層（例えば、第１の傘層（６２７）及び／又は第２の傘層（６４７））を含み得る。

【0093】

基板層（６０１）はシリコン及び／又は他の半導体材料から製造され得る。そして、基板層（６０１）は絶縁層（６０２）および酸化物層（６０７）に土台を提供し得る。絶縁層（６０２）は、二酸化けい素及び／又はチッ化ケイ素のような絶縁材料で製造され得る。絶縁層（６０２）が酸化物材料から製造される場合、絶縁層（６０２）は埋められた酸化物層（ＢＯＸ）として理解される。酸化物層（６０７）は、様々な構造体（例えば、ピクセル構造体、壁構造体及び／又は回路構造体）を被覆し、様々な構造体間で定義された空間を埋めるために絶縁層（６０２）上に形成され得る。さらに、酸化物層（６０７）は、各々の構造体内で種々の導電層及び／又は半導体層を分離するために使用され得る。一般に、酸化物層（６０７）の露出側は正面部及び／又は頂部側と理解され得る。そして基板層（６０１）の露出側は背部及び／又は底部と理解され得る。

【0094】

絶縁層（６０２）は、絶縁層（６０２）上の様々な構造体（例えば、ピクセル構造体、壁構造体及び／又は回路構造体）を支持するために様々な領域を定義し得る。１つの実施形態では、例えば、絶縁層（６０２）は第１の壁領域（６１１）、第２の壁領域（６１２）及び第３壁領域（６１３）を定義し得る。壁構造体は、壁領域（例えば、第１の壁領域（６１１）、第２の壁領域（６１２）、及び／又は第３の壁領域（６１３））の１つ以上の上で進行され得る。他の実施形態では、例えば、絶縁層（６０２）は第１のピクセル領域（６２０）と第２のピクセル領域（６４０）を定義し得る。ピクセル領域（６２０）及び（６４０）は、１つ以上の壁領域（例えば、第１の壁領域（６１１）、第２の壁領域（６１２）及び／又は第３の壁領域（６１３））によって部分的に、或いは完全に囲まれる。

【0095】

第１の壁構造体は第１の壁領域（６１１）上で形成され得る。第１の壁構造体は第１のピクセル間金属層（６５４）および第１のピクセル間マスク層（６５１）を含み得る。第１のピクセル間金属層（６５４）は、隣接するピクセル構造体へ、および隣接するピクセル構造体から電気的信号を伝達するために使用され得る。第１のピクセル間マスク層（６５１）は第１のピクセル間金属層（６５４）および挟まれた酸化物層（６０７）を被覆し、保護し得る。第１のピクセル間マスク層（６５１）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第１のピクセル間マスク層（６５１）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第１のピクセル間マスク層（６５１）は、第１のピクセル間金属層（６５４）よりも絶縁層（６０２）から更に離れて位置し得る。

【0096】

第２の壁構造体は第２の壁領域（６１２）上で形成され得る。第２の壁構造体は第２のピクセル間金属層（６５５）および第２のピクセル間マスク層（６５２）を含み得る。第２のピクセル間金属層（６５５）は、隣接するピクセル構造体へ、および隣接するピクセル構造体から電気的信号を伝達するために使用され得る。第２のピクセル間マスク層（６５２）は第２のピクセル間金属層（６５５）および挟まれた酸化物層（６０７）を被覆し、保護し得る。第２のピクセル間マスク層（６５２）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第２のピクセル間マスク層（６５２）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第２のピクセル間マスク層（６５２）は、更に第２のピクセル間金属層（６５５）よりも絶縁層（６０２）から離れて位置し得る。

【0097】

第３の壁構造体は第３の壁領域（６１３）上で形成され得る。第３の壁構造体は第３のピクセル間金属層（６５６）および第３のピクセル間マスク層（６５３）を含み得る。第３のピクセル間金属層（６５６）は、隣接するピクセル構造体へ、および隣接するピクセル構造体から電気的信号を伝達するために使用され得る。第３のピクセル間マスク層（６５３）は第３のピクセル間金属層（６５６）および挟まれた酸化物層（６０７）を被覆し、保護し得る。第３のピクセル間マスク層（６５３）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第３のピクセル間マスク層（６５３）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第３のピクセル間マスク層（６５３）は、第３のピクセル間金属層（６５６）よりも絶縁層（６０２）から更に離れて位置し得る。

【0098】

第１のピクセル構造体は、第１のピクセル構造体が第１及び第２の壁構造体およびに囲まれ得るように、第１のピクセル領域（６２０）上で形成され得る。第１のピクセル構造体は第１のダイオード群（６２１）、第１のピクセル内金属層（６２５）および第１のピクセル内マスク層（６２６）を含み得る。第１のダイオード群（６２１）は、、ダイオード群（１４０）に類似した機能的かつ構造的特徴を有し得る。第１のピクセル内金属層（６２５）は、ダイオード間金属板（１２２）に類似した機能的かつ構造的特徴を有し得る。第１のピクセル内マスク層（６２６）は、第１のダイオード群（６２１）、第１のピクセル内金属層（６２５）および第１のダイオード群（６２１）と第１のピクセル内金属層（６２５）との間に位置する酸化物層（６０７）を被覆し、保護し得る。第１のピクセル内マスク層（６２６）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第１のピクセル内マスク層（６２６）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第１のピクセル内マスク層（６２６）は、第１のピクセル内金属層（６２５）よりも絶縁層（６０２）から更に離れて位置し得る。

【0099】

第１の犠牲層（６２８）のリムは、支持アーム構造体を被覆する酸化物層（６０７）の頂部に及び／又は第１のピクセル内金属層（６２５）を被覆する酸化物層（６０７）に隣接して形成され得る。続いて、第１の傘層（６２７）は、第１の犠牲層（６２８）と、第１のピクセル内金属層（６２５）を被覆する酸化物層（６０７）の頂部に形成され得る。正面部とで行なわれるエッチングの種類によって、第１の犠牲層（６２８）は、基板層（６０１）、絶縁層（６０２）および酸化物層（６０７）のエッチングに抵抗性を有する材料から製造され得る。１つの実施形態では、第１の犠牲層（６２８）は、大域的金属−２層（６０５）と同じ材料で製造され得る。他の実施形態では、第１の犠牲層（６２８）は、第１のピクセル内マスク層（６２６）と同じ材料で製造され得る。他の実施形態では、第１の犠牲層（６２８）は、第１のピクセル内金属層（６２５）と同じ材料で製造され得る。

【0100】

第１の犠牲層（６２８）は、第１の傘層（６２７）を保護するために、第１のピクセル内マスク層（６２６）を備えたサンドイッチ構造体を形成し得る。このように、第１の犠牲層（６２８）は、酸化物層（６０７）、絶縁層（６０２）および基板層（６０１）のエッチング前、および当該エッチング中に第１の傘層（６２７）に構造的支持を設けるために第１のピクセル内マスク層と協働し得る。

【0101】

第１の傘層（６２７）は、赤外線を受け取り、受け取られた赤外線を熱に変換するために熱吸収材料から製造され得る。１つの実施形態では、第１の傘層（６２７）は、熱吸収層（１１２）と同じ材料で製造され得る。他の実施形態では、、第１の傘層（６２７）は酸化物から製造され得る。さらに他の実施形態では、、第１の傘層（６２７）は窒化物から製造され得る。第１の犠牲層（６２８）の厚さによって、第１の傘層（６２７）は１つ以上の壁構造体の高さを越えて伸びる、上昇したウイング部のリムを有し得る。有利には、上昇したウイング部は、その熱隔離特性を劣化せずに、ピクセルアイランドの熱吸収特性を向上させ得る。

【0102】

第２のピクセル構造体は、第２のピクセル構造体が第２及び第３の壁構造体に囲まれ得るように、第２のピクセル領域（６４０）上で形成され得る。第２のピクセル構造体は第２のダイオード群（６４１）、第２のピクセル内金属層（６４５）および第２のピクセル内マスク層（６４６）を含み得る。２ダイオード群（６４１）は、ダイオード群（１４０）に類似した機能的かつ構造的特徴を有し得る。第２のピクセル内金属層（６４５）は、ダイオード間金属板（１２２）に類似した機能的かつ構造的特徴を有し得る。第２のピクセル内マスク層（６４６）は、第２のダイオード群（６４１）、第２ピクセル内金属層（６４５）および第２のダイオード群（６４１）と第２のピクセル内金属層（６４５）との間に位置する酸化物層（６０７）を被覆し、保護し得る。第２のピクセル内マスク層（６４６）は、ドライ酸化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第２のピクセル内マスク層（６４６）はアルミニウム、金、銅、チタン及び／又は他の金属材料から製造され得る。一般に、第２のピクセル内マスク層（６４６）は、第２のピクセル内金属層（６４５）よりも絶縁層（６０２）から更に離れて位置し得る。

【0103】

第２の犠牲層（６４８）のリムは、支持アーム構造体を被覆する酸化物層（６０７）の頂部に及び／又は第２のピクセル内金属層（６４５）を被覆する酸化物層（６０７）に隣接してに形成され得る。続いて、第２の傘層（６４７）は、第２の犠牲層（６４８）と、第２のピクセル内金属層（６４５）を被覆する酸化物層（６０７）の頂部に形成され得る。正面部とで行なわれるエッチングの種類によって、第２の犠牲層（６４８）は、基板層（６０１）、絶縁層（６０２）および酸化物層（６０７）のエッチングに抵抗性を有する材料から製造され得る。１つの実施形態では、第２の犠牲層（６４８）は、大域的金属−２層（６０５）と同じ材料で製造され得る。他の実施形態では、第２の犠牲層（６４８）は、第２のピクセル内マスク層（６４６）と同じ材料で製造され得る。さらに他の実施形態では、第２の犠牲層（６４８）は、第２のピクセル内金属層（６４５）と同じ材料で製造され得る。

【0104】

第２の犠牲層（６４８）は、第２の傘層（６４７）を保護するために、第２のピクセル内マスク層（６４６）を備えたサンドイッチ構造体を形成し得る。このように、第２の犠牲層（６４８）は、酸化物層（６０７）、絶縁層（６０２）および基板層（６０１）のエッチング前、および当該エッチング中に第２の傘層（６４７）に構造的支持を設けるために第２のピクセル内マスク層と協働し得る。１つの実施形態では、第１の傘層（６４７）は、熱吸収層（１１２）と同じ材料で製造され得る。他の実施形態では、、第２の傘層（６４７）は酸化物から製造され得る。さらに他の実施形態では、、第２の傘層（６４７）は窒化物から製造され得る。第２の犠牲層（６４８）の厚さによって、第２の傘層（６４７）は１つ以上の壁構造体の高さを越えて伸びる、上昇したウイング部のリムを有し得る。有利には、上昇したウイング部は、ピクセルアイランドの熱隔離吸収特性を向上させ得る。

【0105】

１対の支持アーム構造体は、ピクセル構造体の各々に隣接して形成され得る。支持構造体の各々は、それぞれのピクセル構造体及び隣接した壁構造体の間に位置し得る。図２Ａおよび２Ｂに示されるように、第１及び第２の支持アーム（１３２）および（１３４）に類似して、支持構造体の対は、ピクセル構造体と隣接した壁構造体の間の機械的および電気的連結を提供し得る。支持アーム構造体の各々はポリシリコン配線および支持アームマスク層を含み得る。ポリシリコン配線は、ピクセル構造体と隣接した壁構造体のうちの１つとの間の電気的接続を確立するために使用され得る。支持アームマスク層はポリシリコン配線を被覆し、保護し得る。

【0106】

ウェーハ（６００）は、１つ以上のダイオード群（例えば、第１のダイオード群（６２１）および第２のダイオード群（６４１））と相互作用するために読出し回路（６０９）を含み得る。読出し回路（６０９）は１つ以上のダイオード群を選択するために、選択されたダイオード群にバイアスをかけるために、選択されたダイオード群から感知信号を受け取るために及び／又は受信した感知信号を増幅するために構成され得る。ダイオード群と通信するために、読出し回路（６０９）は、大域的なポリシリコン層（６０３）、大域的金属−１層（６０４）、大域的金属−２層（６０５）および大域的金属−３層（６０６）などの様々な導電層とともに経路が決められ得る。一般に、大域的金属−３層（６０６）はウェーハ（６００）の他の部分を保護するためにマスク層として使用され得る。例えば、金属−３層（６０６）は、ドライ酸化物エッチング中に読出し回路（６０９）を保護するために使用され得る。さらに、金属−３層（６０６）は、ピクセル間マスク層、マスク層、ピクセル内マスク層及び／又は支持アームマスク層などの他のいかなるマスク層を形成するために使用され得る。

【0107】

図６Ｂを参照すると、第１の背面部マスク（６６０）と第２の背面部マスク（６７０）はウェーハ（６００）の背面部に被覆され得る。第１の背面部マスク（６６０）は、シリコンエッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第１の背面部マスク（６６０）は窒化物から製造され得る。他の実施形態では、例えば、第１の背面部マスク（６６０）は酸化物から製造され得る。さらに他の実施形態では、例えば、第１の背面部マスク（６６０）はホトレジスト材料から製造され得る。第２の背面部マスク（６７０）は、シリコンエッチング、酸化物エッチング及び／又は窒化物エッチングに対して抵抗性を有する材料から製造され得る。１つの実施形態では、例えば、第２の背面部マスク（６７０）はホトレジスト材料から製造され得る。

【0108】

第１のマスク（６６０）は複数の第１の開口６７１を定義し得る。そのおのおのは、１つのピクセル領域（例えば、第１のピクセル領域（６２０）または第２のピクセル領域（６４０）と垂直に位置を調整し得る。複数の第１の開口（６７１）は、絶縁層（６０２）のピクセル領域と垂直に重複する部分のみを除去するように、シリコン基板層（６０１）のシリコンエッチングをに配向するために使用され得る。

【0109】

第２の背面部マスク（６７０）は、複数の第２の開口部（６７２）を定義し得る。そのおのおのは、１つの支持アーム構造体及び隣接するピクセル構造体の間で定義された空間と垂直に位置を調整し得る。複数の第２の開口部（６７２）は、シリコン基板層（６０１）のシリコンエッチング、絶縁層（６０２）の絶縁エッチングおよび酸化物層（６０７）の酸化物エッチングを配向するために使用されてもよい。複数の各々の第２の開口部（６７２）は、酸化物層（６０７）の一部および絶縁層（６０２）の一部の除去を配向するために使用され得る。その両方は１つの支持アーム構造体及び隣接するピクセル構造体の間で形成され得る。そのため、第１の開口部（６７１）の各々は、１対の第２の開口部（６７２）と重複し得る。そして第１の開口部（６７１）の各々は、第２の開口部（６７２）の各々より実質的に幅が広い。

【0110】

第１の背面部・ディープ（ｄｅｅｐ）ドライエッチング（６７４）は、第１の背面部マスク（６６０）および第２の背面部マスク（６７０）の被覆の後に実行され得る。第１の背面部・ディープ（ｄｅｅｐ）ドライエッチング（６７４）が、基板層（６０１）、絶縁層（６０２）及び酸化物層（６０７）の未被覆部（すなわち、第２の開口部（６７２）と位置を調整した部分）をエッチング処理し得る。第１の背面部・ディープ（ｄｅｅｐ）ドライエッチング（６７４）は、犠牲層（例えば、第１の犠牲層（６２８）及び／又は、第２の犠牲層（６４８））において終了又は停止され得る。従って、様々な背面部トンネルが定義され得る。１つの実施形態では、第１の左背面部・トンネル（６３６）および第１の右バック・サイド・トンネル（６３７）は、第１のピクセル構造体及び隣接し支持アーム構造体の間で定義され得る。他の実施形態では、第２の左背面部・トンネル（６３８）および第２の右バック・サイド・トンネル（６３９）は、第２のピクセル構造体及び隣接する支持アーム構造体の間で定義され得る。

【0111】

図６Ｃを参照すると、第２の背面部マスクの除去（６７６）は、第１の背面部（ｄｅｅｐ）ドライエッチング（６７４）が行われた後に行われる。この段階では、ウェーハ６００の背面部は、単に第１の背面部マスク（６６０）によって被覆され得る。さらに、正面部ホトレジストマスク（６７３）はウェーハ（６００）の入出力（Ｉ／Ｏ）パッド（６０８）を被覆するために堆積され得る。ホトレジストマスク（６７３）がＩ／Ｏパッド（６０８）の大域的金属層を保護するために用いられ得るように、ホトレジストマスク（３７５）がウェット金属エッチングに対して抵抗性を有し得る。１つの実施形態では、ホトレジストマスク（６７３）は正面部エッチングの実行前に堆積され得る。他の実施形態では、ホトレジストマスク（６７３）はウェット金属エッチングの実行前に堆積され得る。

【0112】

そのうえさらに、正面部ドライエッチング（６７５）は酸化物層（６０７）の非保護部分および絶縁層（６０２）の非保護部分を除去するために行なわれ得る。本明細書に開示されたように、非保護部分は、いかなるマスク層によって被覆されない部分であり得る。例えば、様々な構造体間に位置した部分は非保護部分であり得る。正面部ドライエッチング（６７５）の目的は、ピクセル構造体と壁構造体の間で複数の正面ピクセル空間を定義することであり得る。正面部ドライエッチング（６７５）は、反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）及び／又は化学的に支援されたイオンビームエッチング（ＣＡＩＢＥ）を含み得る。

【0113】

様々なマスク層（例えば、ピクセル・マスク、壁マスク、支持アームマスクおよび回路マスク）は、ガラス工場中において定義されたＳＯＩ−ＣＭＯＳプロセスの間に１つ以上の金層を使用することにより予め形成され得る。そのため、さらなるポストＣＭＯＳリソグラフィープロセスは、これらのマスク層を定義するように要求されない。したがって、正面部酸化物エッチングプロセスは、比較的低コストで、かつ比較的短い時間間隔で実行され得る。

【0114】

図６Ｄを参照すると、第２の背面部ディープ（ｄｅｅｐ）ドライエッチング（６７７）は、第２の背面部マスク除去（６７６）が行われた後に行われ得る。第２の背面部ディープドライエッチング（６７７）が、基板層（６０１）の未被覆部（すなわち、第１の背面部開口（６７１）と位置を調整した部分）をエッチング処理し得る。背面部ディープドライエッチング（６７６）は、絶縁層（６０２）において終了し得るか、停止され得る。

【0115】

第２のディープドライエッチング（６７７）の結果として、第１の背面部ピクセル空間（６８１）及び第２の背面部ピクセル間隔（６８３）が基板層（６０１）内、および基板層（６０１）全体にわたって定義され得る。第１及び第２の背面部ピクセル空間（６８１）、（６８３）は、それぞれ、第１及び第２のピクセル領域（６２０）および（６４０）で位置を調整し得、それによって、空気を第１及び第２ピクセル構造体に循環することを可能にする。第１及び第２ディープドライエッチング（６７４）及び（６７７）は、ディープ（ｄｅｅｐ）反応性イオンエッチング（ＤＲＩＥ）又は他の種類の垂直シリコンエッチングであり得る。

【0116】

第１及び第２の背面部ピクセル空間（６８１）及び（６８３）が定義された後、複数の壁片は絶縁層（６０２）の壁領域から延長し得る。例えば、第１の壁片（６１５）は第１の壁領域（６１１）から延び得る；そして第３の壁片（６１７）は第３の壁領域（６１３）から延び得る；壁片の各々はアスペクト比を有し得る。アスペクト比は、壁片の幅に対する壁片の長さの割合として定義され得る。非冷却赤外線検出器の熱隔離特性を改善するために、比較的高いアスペクト比を有していることが望ましい。１つの実施形態では、例えば、壁片の各々は約１０のアスペクト比を有し得る。

【0117】

図６Ｅを参照すると、ウェット金属マスクエッチング（６７８）は、１つ以上の金属材料から製造される様々な層を除去するために行なわれ得る。これらの層は、限定されないが、保護マスク（例えば、ピクセル・マスク、壁マスクおよび支持アームマスク）および犠牲層（例えば、第１及び第２の犠牲層（６２８）および（６４８））を含み得る。Ｉ／Ｏパッド（６０８）が正面部ホトレジストマスク（６７３）によって保護されるので、下の金属層はエッチングしていることから保護される得る。さらに、第１の背面部マスク（６６０）は、ウェーハ（６００）の背面部を解放するように、ウェットマスクエッチングが行われる前および後に除去される。

【0118】

図６Ｆを参照すると、様々なピクセル構造体は、正面部ドライエッチング（６７５）、第２の背面部ディープ（ｄｅｅｐ）ドライエッチング（６７７）およびウェット金属マスクエッチング（６７８）が行なわれた後で、種々の掛けられたピクセルアイランドになり得る。ピクセル・アイランドの各々は１組の支持アームを介して隣接するた壁によって保持されるか、或いは掛けられ得る。１つの実施形態において、例えば、第１のピクセルアイランド（６２２）は、第１の左支持アーム（６２４）と第１の右支持アーム（６２３）を介して第１の壁と第２の壁によって保持され得るか、又はサスペンドされ得る。他の実施形態の中に、例えば、第２のピクセルアイランド（６４２）は、第２の左支持アーム（６４４）と第２の右支持アーム（６４３）を介して第２の壁と第３の壁によって保持され得るか、又は掛けられ得る。

【0119】

犠牲層が除去された後、第１の傘層（６２７）は第１の熱吸収傘（６８２）になり得、第２の傘層（６４７）は第２の熱吸収傘（６８４）になり得る。第１及び第２の熱吸収傘（６８２）および（６８４）は、それぞれの第１及び第２のピクセルアイランド（６２２）および（６２４）のトータルの赤外線受け取り領域（充填係数）を増加させ得る。その結果、第１及び第２の熱吸収傘（６８２）および（６８４）は、それぞれ、第１及び第２のピクセルアイランド（６２２）および（６４２）の感度を向上させ得る。

【0120】

ウェット金属マスクエッチング（６７８）が完了すると、正面部ホトレジスト解放（６７９）は正面部ホトレジストマスク（６７３）を解放するために行なわれ得る。この段階で、スルーウェルマイクロボロメター（６８０）の製造方法は完全であり得る。

【0121】

マイクロボロメータ（６８０）は非冷却赤外線検出器アレイを含み、非冷却赤外線検出器アレイは読出し回路（６０９）によって制御され、かつアクセスされ得る。非冷却赤外線検出器アレイは、複数の検出器ピクセルを含み得る。その各々はピクセル・アイランドおよび複数の壁を含み得る。壁はピクセルアイランドをサスペンドさせるためにスルーウェル構造を形成し得る。従って、マイクロボロメータ（６８０）は多数のスルーウェルを含み得る。そのおのおのは１つの熱吸収傘（例えば、第１の熱吸収傘（６８２）及び／又は、第２の熱吸収傘（６８４））によって部分的に被覆され得る。さらに、多数のスルーウェルのおのおのは、図３Ｈに記載されているようなスルーウェルと類似した構造及び構成を有し得る。

【0122】

最終的なパッケージングとボンディングによって、マイクロボロメータ（６８０）は、様々な正面開口を介して、或いは代替的に背面部開口を介して赤外線を受け取り、変換し得る。マイクロボメータ（３８０）がフリップチップパッケージに適合されると、絶縁層（６０２）は熱吸収層として役立ち得る。それらの機能的な特徴は、図２Ａおよび２Ｂで説明されるとおりの熱吸収層（１１２）の特徴に類似し得る。

【0123】

図７Ａ−７Ｂはポスト−ＣＭＯＳ処理されたウェーハ（又は、「ウェーハ」）（７００）の横断面図を示し、本発明の実施形態による熱吸収傘（７６０）を備えた閉じられたウェルマイクロボロメータを形成するために、さらに処理される。ウェーハ（７００）は、いくつかのポストＣＭＯＳプロセス工程を受けた、ガラス工場において定義されたＳＯＩ−ＣＭＯＳウェーハであり得る。一実施形態では、例えば、ウェーハ（７００）は正面部ドライ酸化物エッチングを受けた（但し、異方性シリコンエッチングを受ける前に）工場で定義されたＳＯＩ−ＣＭＯＳであり得る。別の実施形態では、例えば、ウェーハ（７００）は、図４Ｅに示されるように、かつ本明細書において説明された製法にしたがって部分的に処理されたウェーハ（３００）に類似し得る。

【0124】

図７Ａを参照すると、ウェーハ（７００）のユニット部分が示される。ユニット部分は基板層（７０１）と、ピクセル構造体、壁構造体および支持アーム構造体などの様々な構造体とを含み得る。構造体の各々は、それぞれの領域の上部に位置し得る。１つの実施形態では、第１の壁構造体は、第１の壁領域（７１０）上で形成され得る。そして第２の壁構造体は第２の壁領域（７５０）上で形成され得る。別の実施形態では、ピクセル構造体はピクセル領域（７３０）上で形成され得る。さらに他の実施形態では、第１の支持アーム構造体は、第１の支持アーム領域（７２０）上で形成され得る。そして第２の支持アーム構造体は第２の支持アーム領域（７４０）上で形成され得る。

【0125】

第１の壁構造体は、第１の壁埋め込み酸化物層（７１２）、第１の壁酸化物層（７１３）および第１の壁金属層（７１６）を含み得る。

【0126】

第２の壁構造体は、第２の壁埋め込み酸化物層（７５２）、第２の壁酸化物層（７５３）および第２の壁金属層（７５６）を含み得る。ピクセル構造体は、第１及び第２の壁構造体間に位置し得る。ピクセル構造体は、ピクセル埋め込酸化物層（７３２）、ダイオード群（７３１）、ピクセル熱吸収層（７３３）およびピクセル金属層（７３５）を含み得る。

【0127】

第１の支持アーム構造体は第１の壁構造体とピクセル構造体の間に位置し得る。第１の支持アーム構造体は、第１の支持アーム埋め込み酸化物層（７２２）、第１の支持アーム酸化物層（７２３）および第１の支持アームポリシリコン層（７２４）を含み得る。

【0128】

第２の支持アーム構造体は第２の壁構造体とピクセル構造体の間に位置し得る。第２の支持アーム構造体は、第２の支持アーム埋め込み酸化物層（７４２）、第２の支持アーム酸化物層（７４３）および第２の支持アームポリシリコン層（７４４）を含み得る。壁構造体、ピクセル構造体および支持アーム構造体のおのおの内部の構成要素の機能的特徴および配列は、図３Ａおよび４Ａで説明されたものに類似し得る犠牲層としての役割を果たす。

【0129】

正面部ドライ酸化物エッチングの後に、これらの構造体は、まだ共通基板層（７０１）に取り付けらているが、互いに横方向に分離され得る。本発明の実施形態によれば、様々な構造体を被覆し、かつこれらの構造体の間で定義された横方向の空間を埋めるために、シリコン層（７７０）が、処理されたウェーハ（７００）上に堆積され得る。シリコン層（７７０）は、異方性エッチングによってエッチングされ得る非晶質シリコンなどのシリコン材料を含み得る。堆積されたシリコン層（７７０）は犠牲層としての役割を果たし得る。堆積されたシリコン層（７７０）は、堆積される傘層（７６０）のための構造的な支援を提供し得る。

【0130】

さらに、堆積されたシリコン層（７７０）は、堆積される傘層（７６０）の表面の特性を定義し得る。一実施形態で、例えば、もし平坦な傘層（７６０）が望まれるとき、厚いシリコン層（７７０）が堆積され得、ついで化学的、機械的面状（ＣＭＰ）プロセスによって、平らにされ得る。別の実施形態で、例えば、回旋状の傘層（７６０）が望まれるとき、傘層（７６０）が下の構造体の輪郭に続き得るように、薄いシリコン層（７７０）が堆積され得る。

【0131】

傘層（７６０）とピクセル熱吸収層（７３３）の間で熱接触を確立するために、堆積されたシリコン層（７７０）の一部は傘層（７６０）が堆積する前にパターニングされ、除去され得る。例えば、ピクセル熱吸収層（７３３）の頂部に位置する堆積されたシリコン層（７７０）の一部は除去され得る。

【0132】

従って、傘層（７６０）は堆積されたシリコン層（７７０）上に堆積され得る。傘層（７６０）は、ピクセル熱吸収層（７３３）の特性インピーダンスを、自由空間の特性インピーダンスに一致させるために、様々な誘電体層および金属層を組み合わせ得る。その結果、傘層（７６０）は、赤外線の表面反射を最小限にするのを助け得るものであり、非冷却赤外線検出器の感受性を向上させ得る。傘層（７６０）は、第１の壁傘（７６１）、左アーム傘（７６２）、ピクセル（主）傘（７６３）、右アーム傘（７６４）および第２の壁傘（７６５）などの一群の傘に細分化され得る。

【0133】

選択エッチングプロセスは傘層（７６０）をパターニングするために行なわれ得る。パターニングは、シリコン層（７７０）を除去し、かつ基板層（７０１）内の閉じたウェルを定義するために、異方性シリコンエッチング液を導入するための１つ以上の開口部を定義し得る。１つの実施形態では、例えば、第１の傘開口部（７１１）は第１の壁構造体から異方性シリコンエッチング液を導入するために定義され得る。他の実施形態では、例えば、第２の傘開口部（７１１）は第２の壁構造体から異方性シリコンエッチング液を導入するために定義され得る。第１及び第２の傘開口部（７１１）および（７５１）は、一緒に、傘層（７６０）の境界を決め得る。第１及び第２の傘開口部（７１１）および（７５１）は点開口部、拡張開口部、線開口部及び／又は様々な寸法および形態を備えた開口部であり得る。

【0134】

図７Ａは、２つの開口がユニット部で定義されることを示しているが、開口の様々な数は、本発明の様々な実施形態にしたがって傘層（７６０）上に定義され得る。例えば、異方性のシリコンエッチングを促進するために、追加の傘開口は、ピクセル傘（７６３）、左アーム傘（７６２）及び／又は右のアーム傘（７６４）の上に定義され得る。

【0135】

傘開口部が定義された後、異方性シリコンエッチングが始まり得る。本明細書に記載されているように、異方性シリコンエッチングは、図４Ｆに説明されるとおりの異方性シリコンエッチング（４７０）に類似し得る。従って、絶縁層（３０２）が受動的なエッチストッパとして役立ち得るので、異方性シリコンエッチングは何ら電気化学的エッチストップを必要としない。

【0136】

従って、異方性シリコンエッチングは、ピクセルおよび基板層（７０１）に様々な制御された電圧を印加するプロセスを除去し得る。ピクセルおよび基板層（７０１）の間に電位差を確立することを意味し得る。言いかえれば、ピクセル構造体および基板層（７０１）は、各々異方性シリコンエッチングの間に浮遊電位を有し得る。異方性シリコンエッチング（４０７）に使用される化学的エッチング液は、限定されないが、エチレンジアミン・プロカテコール（ＥＤＰ）、テトラメチルアンモニウム水酸化物（ＴＭＡＨ）及び／又は水酸化カリウム（ＫＯＨ）を含み得る。

【0137】

図７Ｂに示されるように、閉じたウェル（７７３）は異方性シリコンエッチングの完了後に基板層（７０１）内に形成され得る。閉じられたウェル（７７３）は、ピクセル埋め込み酸化物層（７３２）の直下に空胴（背面部の分離空間）（７７４）を定義し得る。１つのピクセルセルの熱吸収が隣接するピクセルセルの赤外線検知に影響することがないように、空胴（７７４）はピクセルアイランド及び隣接する壁の間の熱隔離を提供し得る。

【0138】

本発明の例示的な実施形態は、実例となる形で開示された。従って、明細書を通して使用された用語は、限定されないように読まれるべきである。本明細書における教示に対する些細な修正は当業者に生じるであろうが、本明細書において保証された特許の範囲内で限定されることが意図されているものは、これによって寄与された技術的進歩の範囲以内に合理的に及ぶそのようなすべての実施形態であること、そしてその範囲が添付された特許請求の範囲およびそれらの均等物に照らさずに限定されるべきでないことが理解される。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図3H】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図5A】

【図5B】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図6F】

【図7A】

【図7B】