特許 5753753 情報再生装置および情報再生方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5753753

(24)【登録日】2015年5月29日

(45)【発行日】2015年7月22日

(54)【発明の名称】情報再生装置および情報再生方法

(51)【国際特許分類】

   H03M 13/41 20060101AFI20150702BHJP

【ＦＩ】

   H03M13/41

【請求項の数】30

【全頁数】33

(21)【出願番号】特願2011-216006(P2011-216006)

(22)【出願日】2011年9月30日

(65)【公開番号】特開2013-77938(P2013-77938A)

(43)【公開日】2013年4月25日

【審査請求日】2014年2月17日

(73)【特許権者】

【識別番号】509189444

【氏名又は名称】日立コンシューマエレクトロニクス株式会社

(74)【代理人】

【識別番号】100100310

【弁理士】

【氏名又は名称】井上 学

(74)【代理人】

【識別番号】100098660

【弁理士】

【氏名又は名称】戸田 裕二

(74)【代理人】

【識別番号】100091720

【弁理士】

【氏名又は名称】岩崎 重美

(72)【発明者】

【氏名】石原 一

(72)【発明者】

【氏名】中村 悠介

(72)【発明者】

【氏名】永井 裕

【審査官】 上田 翔太

(56)【参考文献】

【文献】 特開２０１０−００９６４１（ＪＰ，Ａ）

【文献】 特開２００５−０２５９２４（ＪＰ，Ａ）

【文献】 特開２００９−１７００１５（ＪＰ，Ａ）

【文献】 特開２００２−３１２０８１（ＪＰ，Ａ）

【文献】 特開２００２−２０８２１９（ＪＰ，Ａ）

【文献】 特開２００８−２１１５４２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｍ １３／４１

ＩＥＥＥ Ｘｐｌｏｒｅ

ＣｉＮｉｉ

(57)【特許請求の範囲】

【請求項1】

情報を再生する情報再生装置であって、
入力データと同期したチャネルクロックを生成するクロック生成手段と、
前記入力データを前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックでアナログ／デジタル変換するアナログ／デジタル変換手段と、
ビタビ復号を行うビタビ復号手段と、
を具備し、
さらに前記ビタビ復号手段は、
前記アナログ／デジタル変換手段からの出力と基準値との差からブランチメトリックを演算するブランチメトリック演算手段と、
前記Ｎ分周クロックに基づく１時刻分のデータの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記Ｎ分周クロック１時刻分の前記ブランチメトリックと旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリックとパス選択信号を出力するＡＣＳ演算手段と、
前記パス選択信号に基づいて最尤パスを決定する最尤パス判定手段と、
前記最尤パスから復号してＮビットの復号結果を出力する復号手段と、
を具備することを特徴とする情報再生装置。

【請求項2】

請求項１記載の情報再生装置であって、
前記Ｎ分周クロックが２分周クロックであることを特徴とする情報再生装置。

【請求項3】

請求項１記載の情報再生装置であって、
前記ブランチメトリック演算手段の入力は前記アナログ／デジタル変換手段からの出力を所望の特性に等化させたものであることを特徴とする情報再生装置。

【請求項4】

情報を再生する情報再生装置であって、
入力データと同期したチャネルクロックと前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックの少なくともひとつを生成するクロック生成手段と、
前記入力データを前記クロック生成手段からの出力でアナログ／デジタル変換するアナログ／デジタル変換手段と、
ビタビ復号を行うビタビ復号手段と、
を具備し、
さらに前記ビタビ復号手段は、
前記アナログ／デジタル変換手段からの出力と基準値との差からブランチメトリックを演算するブランチメトリック演算手段と、
前記Ｎ分周クロックに基づく１時刻分のデータの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記Ｎ分周クロック１時刻分の前記ブランチメトリックと第１の旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、第１の新パスメトリックと第１のパス選択信号を出力する第１のＡＣＳ演算手段と、前記チャネルクロックに基づく１時刻分のデータの入力に対し、状態が１ビット単位で遷移する状態遷移に従って、前記チャネルクロック１時刻分の前記ブランチメトリックと第２の旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、第２の新パスメトリックと第２のパス選択信号を出力する第２のＡＣＳ演算手段と、
前記第１のパス選択信号に基づいて第１の最尤パスを決定する第１の最尤パス判定手段と、
前記第２のパス選択信号に基づいて第２の最尤パスを決定する第２の最尤パス判定手段と、
前記第１の最尤パスからＮビットの第１の結果を復号する第１の復号手段と、
前記第２の最尤パスからＮビットの第２の結果を復号する第２の復号手段と、
前記第１の復号結果と前記第２の復号結果を切り替えて出力するデータ切り替え手段と、
前記クロック生成手段と前記データ切り替え手段の制御を行う制御手段と、
を具備することを特徴とする情報再生装置。

【請求項5】

請求項４記載の情報再生装置であって、
前記ブランチメトリック演算手段の入力は、前記Ｎ分周クロックに基づく複数時刻分の前記アナログ／デジタル変換手段からの出力を用いてデータ補間を行い、前記チャネルクロックでアナログ／デジタル変換したデータに相当するデータを擬似的に生成したデータであることを特徴とする情報再生装置。

【請求項6】

請求項４記載の情報再生装置であって、
前記制御手段は前記Ｎ分周クロックに基づく動作を実施している間において、誤り訂正処理で訂正不能エラーを検出した場合に、前記チャネルクロックに基づく動作へ切り替えてリトライ処理を実施するように前記クロック生成手段と前記データ切り替え手段を制御することを特徴とする情報再生装置。

【請求項7】

請求項４記載の情報再生装置であって、
前記制御手段は倍速動作の設定に伴い、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように前記クロック生成手段と前記データ切り替え手段を制御することを特徴とする情報再生装置。

【請求項8】

請求項４記載の情報再生装置であって、
前記制御手段は前記入力データが記録媒体から読み出される場合において、判別した前記記録媒体の種類に基づいて、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように前記クロック生成手段と前記データ切り替え手段を制御することを特徴とする情報再生装置。

【請求項9】

請求項４記載の情報再生装置であって、
前記制御手段はユーザーが設定したサンプリング動作の内容に基づいて、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように前記クロック生成手段と前記データ切り替え手段を制御することを特徴とする情報再生装置。

【請求項10】

情報を再生する情報再生装置であって、
入力データと同期したチャネルクロックと前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックの少なくともひとつを生成するクロック生成手段と、
前記入力データを前記クロック生成手段からの出力でアナログ／デジタル変換するアナログ／デジタル変換手段と、
ビタビ復号を行うビタビ復号手段と、
を具備し、
さらに前記ビタビ復号手段は、
前記アナログ／デジタル変換手段からの出力と基準値との差からブランチメトリックを演算する第１のブランチメトリック演算手段と、
前記Ｎ分周クロックに基づく１時刻分のデータの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記Ｎ分周クロック１時刻分の前記第１のブランチメトリックと旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリックとパス選択信号を出力する第１のＡＣＳ演算手段と、
前記パス選択信号に基づいて最尤パスを決定する第１の最尤パス判定手段と、
前記最尤パスから復号してＮビットの復号結果を出力する第１の復号手段からなる第１のビタビ復号手段と、
前記アナログ／デジタル変換手段からの出力と基準値との差からブランチメトリックを演算する第２のブランチメトリック演算手段と、
前記チャネルクロック分のデータの入力に対し、状態が１ビット単位で遷移する状態遷移に従って、前記チャネルクロック分の前記第２のブランチメトリックと旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリックとパス選択信号を出力する第２のＡＣＳ演算手段と、
前記パス選択信号に基づいて最尤パスを決定する第２の最尤パス判定手段と、
前記最尤パスから復号して１ビットの復号結果を出力する第２の復号手段からなる第２のビタビ復号手段と、
前記クロック生成手段の制御を行う制御手段と、を具備し、
前記クロック生成手段で前記Ｎ分周クロックが生成される場合、前記第１のビタビ復号手段で演算し、前記クロック生成手段で前記チャネルクロックが生成される場合、前記第２のビタビ復号手段で演算することを特徴とする情報再生装置。

【請求項11】

請求項１０記載の情報再生装置であって、
前記第１のブランチメトリック演算手段の入力と前記第２のブランチメトリック演算手段の入力は、前記Ｎ分周クロックに基づく複数時刻分の前記アナログ／デジタル変換手段からの出力を用いてデータ補間を行い、前記チャネルクロックでアナログ／デジタル変換したデータに相当するデータを擬似的に生成したデータであることを特徴とする情報再生装置。

【請求項12】

請求項１０記載の情報再生装置であって、
前記制御手段は前記Ｎ分周クロックに基づく動作を実施している間において、誤り訂正処理で訂正不能エラーを検出した場合に、前記チャネルクロックに基づく動作へ切り替えてリトライ処理を実施するように前記クロック生成手段を制御することを特徴とする情報再生装置。

【請求項13】

請求項１０記載の情報再生装置であって、
前記制御手段は倍速動作の設定に伴い、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように前記クロック生成手段を制御することを特徴とする情報再生装置。

【請求項14】

請求項１０記載の情報再生装置であって、
前記制御手段は前記入力データが記録媒体から読み出される場合において、判別した前記記録媒体の種類に基づいて、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように前記クロック生成手段を制御することを特徴とする情報再生装置。

【請求項15】

請求項１０記載の情報再生装置であって、
前記制御手段はユーザーが設定したサンプリング動作の内容に基づいて、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように前記クロック生成手段を制御することを特徴とする情報再生装置。

【請求項16】

情報を再生する情報再生方法であって、
入力データと同期したチャネルクロックを生成し、
前記入力データを前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックでアナログ／デジタル変換し、
ビタビ復号を行い、
さらに前記ビタビ復号は、
前記アナログ／デジタル変換した結果と基準値との差からブランチメトリックを演算し、前記Ｎ分周クロックに基づく１時刻分のデータの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記Ｎ分周クロック１時刻分の前記ブランチメトリックと旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリックとパス選択信号を算出し、
前記パス選択信号に基づいて最尤パスを決定し、
前記最尤パスから復号してＮビットの復号結果を算出することを特徴とする情報再生方法。

【請求項17】

請求項１６記載の情報再生方法であって、
前記Ｎ分周クロックが２分周クロックであることを特徴とする情報再生方法。

【請求項18】

請求項１６記載の情報再生方法であって、
前記ブランチメトリックの演算に用いるデータは前記アナログ／デジタル変換した結果を所望の特性に等化させたものであることを特徴とする情報再生方法。

【請求項19】

情報を再生する情報再生方法であって、
入力データと同期したチャネルクロックと前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックの少なくともひとつをクロックとして生成し、
前記入力データを前記クロックでアナログ／デジタル変換し、
ビタビ復号を行い、
さらに前記ビタビ復号は、
前記アナログ／デジタル変換結果と基準値との差からブランチメトリックを演算し、
前記Ｎ分周クロックに基づく１時刻分のデータの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記Ｎ分周クロック１時刻分の前記ブランチメトリックと第１の旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、第１の新パスメトリックと第１のパス選択信号を出力し、
前記チャネルクロックに基づく１時刻分のデータの入力に対し、状態が１ビット単位で遷移する状態遷移に従って、前記チャネルクロック１時刻分の前記ブランチメトリックと第２の旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、第２の新パスメトリックと第２のパス選択信号を算出し、
前記第１のパス選択信号に基づいて第１の最尤パスを決定し、
前記第２のパス選択信号に基づいて第２の最尤パスを決定し、
前記第１の最尤パスからＮビットの第１の結果を復号し、
前記第２の最尤パスからＮビットの第２の結果を復号し、
前記第１の復号結果と前記第２の復号結果を切り替えて算出し、
前記チャネルクロックの生成と前記Ｎ分周クロックの生成との切り替え及び前記第１の復号結果と前記第２の復号結果との切り替えを制御することを特徴とする情報再生方法。

【請求項20】

請求項１９記載の情報再生方法であって、
前記ブランチメトリックの演算に用いるデータは前記Ｎ分周クロックに基づく複数時刻分の前記アナログ／デジタル変換結果を用いてデータ補間を行い、前記チャネルクロックでアナログ／デジタル変換したデータに相当するデータを擬似的に生成したものであることを特徴とする情報再生方法。

【請求項21】

請求項１９記載の情報再生方法であって、
前記Ｎ分周クロックに基づく動作を実施している間において、誤り訂正処理で訂正不能エラーを検出した場合に、前記チャネルクロックに基づく動作へ切り替えてリトライ処理を実施するように制御することを特徴とする情報再生方法。

【請求項22】

請求項１９記載の情報再生方法であって、
倍速動作の設定に伴い、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように制御することを特徴とする情報再生方法。

【請求項23】

請求項１９記載の情報再生方法であって、
前記入力データが記録媒体から読み出される場合において、判別した前記記録媒体の種類に基づいて、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように制御することを特徴とする情報再生方法。

【請求項24】

請求項１９記載の情報再生方法であって、
ユーザーが設定したサンプリング動作の内容に基づいて、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように制御することを特徴とする情報再生方法。

【請求項25】

情報を再生する情報再生方法であって、
入力データと同期したチャネルクロックと前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックの少なくともひとつをクロックとして生成し、
前記入力データを前記クロックでアナログ／デジタル変換し、
ビタビ復号を行い、
さらに前記ビタビ復号は、
前記アナログ／デジタル変換結果と基準値との差から第１のブランチメトリックを演算し、
前記アナログ／デジタル変換結果と基準値との差から第２のブランチメトリックを演算し、
前記第１のブランチメトリックと前記第２のブランチメトリックを加算し、
前記チャネルクロックに基づくＮ時刻分の連続データの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記第１のブランチメトリックと前記第２のブランチメトリックとの加算結果と旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリックとパス選択信号を算出し、
前記パス選択信号に基づいて最尤パスを決定し、
前記最尤パスから復号してＮビットの復号結果を算出し、
前記チャネルクロックが生成される場合、前記アナログ／デジタル変換結果と基準値との差から第１のブランチメトリックと第２のブランチメトリックの各々を演算し、
前記Ｎ分周クロックが生成される場合、前記アナログ／デジタル変換結果と基準値との差から第１のブランチメトリックのみで演算することを特徴とする情報再生方法。

【請求項26】

請求項２５記載の情報再生方法であって、
前記第１のブランチメトリックと前記第２のブランチメトリックの演算に用いるデータは前記Ｎ分周クロックに基づく複数時刻分の前記アナログ／デジタル変換結果を用いてデータ補間を行い、前記チャネルクロックでアナログ／デジタル変換したデータに相当するデータを擬似的に生成したものであることを特徴とする情報再生方法。

【請求項27】

請求項２５記載の情報再生方法であって、
前記Ｎ分周クロックに基づく動作を実施している間において、誤り訂正処理で訂正不能エラーを検出した場合に、前記チャネルクロックに基づく動作へ切り替えてリトライ処理を実施するように制御することを特徴とする情報再生方法。

【請求項28】

請求項２５記載の情報再生方法であって、
倍速動作の設定に伴い、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように制御することを特徴とする情報再生方法。

【請求項29】

請求項２５記載の情報再生方法であって、
前記入力データが記録媒体から読み出される場合において、判別した前記記録媒体の種類に基づいて、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように制御することを特徴とする情報再生方法。

【請求項30】

請求項２５記載の情報再生方法であって、
ユーザーが設定したサンプリング動作の内容に基づいて、前記チャネルクロックに基づく動作と前記Ｎ分周クロックに基づく動作とを切り替えるように制御することを特徴とする情報再生方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、入力データから情報を再生する装置および方法に関する。

【背景技術】

【0002】

特許文献１は、段落[０００７]に記載のようにビタビ復号方法を用いる情報再生装置において、チャネルクロックに従ってサンプリングされる再生信号値に基づいて、連続する２個の再生信号値を単位として、並列処理を行って、最尤な状態遷移そのものを表現するハ−フクロック毎の状態データを生成する状態データ生成手段と、状態データに基づいて、復号データを出力する復号データ出力手段とからなるビタビ復号器を有する情報再生装置を開示している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平１０−２６９６４８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１は、チャネルクロックに従ってサンプリングされる再生信号値に基づいて、連続する２個の再生信号値を単位として扱うものであるため、ハーフクロックに従うタイミングでサンプリングされる再生信号に対して正しくビタビ復号を行うことができない。

【0005】

本発明は、上記課題を解決し、チャネルクロックよりも低い周波数で発振するクロックでサンプリングされる再生信号に対応したビタビ復号処理を用いて回路の消費電力の低減を可能とした情報再生装置および情報再生方法を提供するものである。

【課題を解決するための手段】

【0006】

上記課題を解決するために、本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次の通りである。
(１)情報を再生する情報再生装置であって、
入力データと同期したチャネルクロックを生成するクロック生成手段と、前記入力データを前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックでアナログ／デジタル変換するアナログ／デジタル変換手段と、ビタビ復号を行うビタビ復号手段と、を具備し、さらに前記ビタビ復号手段は、前記アナログ／デジタル変換手段からの出力と基準値との差からブランチメトリックを演算するブランチメトリック演算手段と、前記Ｎ分周クロックに基づく１時刻分のデータの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記Ｎ分周クロック１時刻分の前記ブランチメトリックと旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリックとパス選択信号を出力するＡＣＳ演算手段と、前記パス選択信号に基づいて最尤パスを決定する最尤パス判定手段と、前記最尤パスから復号して復号結果を出力する復号手段と、を具備することを特徴とする情報再生装置である。
（２）情報を再生する情報再生装置であって、入力データと同期したチャネルクロックと前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックの少なくともひとつを生成するクロック生成手段と、前記入力データを前記クロック出力手段からの出力でアナログ／デジタル変換するアナログ／デジタル変換手段と、ビタビ復号を行うビタビ復号手段と、を具備し、さらに前記ビタビ復号手段は、前記アナログ／デジタル変換手段からの出力と基準値との差からブランチメトリックを演算するブランチメトリック演算手段と、前記Ｎ分周クロックに基づく１時刻分のデータの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記Ｎ分周クロック１時刻分の前記ブランチメトリックと第１の旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、第１の新パスメトリックと第１のパス選択信号を出力する第１のＡＣＳ演算手段と、前記チャネルクロックに基づく１時刻分のデータの入力に対し、状態が１ビット単位で遷移する状態遷移に従って、前記チャネルクロック１時刻分の前記ブランチメトリックと第２の旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、第２の新パスメトリックと第２のパス選択信号を出力する第２のＡＣＳ演算手段と、前記第１のパス選択信号に基づいて第１の最尤パスを決定する第１の最尤パス判定手段と、前記第２のパス選択信号に基づいて第２の最尤パスを決定する第２の最尤パス判定手段と、前記第１の最尤パスから復号して第１の復号結果を出力する第１の復号手段と、前記第２の最尤パスから復号して第２の復号結果を出力する第２の復号手段と、前記第１の復号結果と前記第２の復号結果を切り替えて出力するデータ切り替え手段と、前記クロック生成手段と前記データ切り替え手段の制御を行う制御手段と、を具備することを特徴とする情報再生装置である。
(３)情報を再生する情報再生装置であって、入力データと同期したチャネルクロックと前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックの少なくともひとつを生成するクロック生成手段と、前記入力データを前記クロック出力手段からの出力でアナログ／デジタル変換するアナログ／デジタル変換手段と、ビタビ復号を行うビタビ復号手段と、を具備し、さらに前記ビタビ復号手段は、前記アナログ／デジタル変換手段からの出力と基準値との差から第１のブランチメトリックを演算する第１のブランチメトリック演算手段と、前記アナログ／デジタル変換手段からの出力と基準値との差から第２のブランチメトリックを演算する第２のブランチメトリック演算手段と、前記第１のブランチメトリックと前記第２のブランチメトリックを加算するブランチメトリック加算手段と、前記チャネルクロックに基づくＮ時刻分の連続データの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記ブランチメトリック加算手段からの出力と旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリックとパス選択信号を出力するＡＣＳ演算手段と、前記パス選択信号に基づいて最尤パスを決定する最尤パス判定手段と、前記最尤パスから復号して復号結果を出力する復号手段と、を具備することを特徴とする情報再生装置である。
（４）情報を再生する情報再生方法であって、入力データと同期したチャネルクロックを生成し、前記入力データを前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックでアナログ／デジタル変換し、ビタビ復号を行い、さらに前記ビタビ復号は、前記アナログ／デジタル変換した結果と基準値との差からブランチメトリックを演算し、前記Ｎ分周クロックに基づく１時刻分のデータの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記Ｎ分周クロック１時刻分の前記ブランチメトリックと旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリックとパス選択信号を算出し、前記パス選択信号に基づいて最尤パスを決定し、前記最尤パスから復号して復号結果を算出することを特徴とする情報再生方法である。
（５）情報を再生する情報再生方法であって、入力データと同期したチャネルクロックと前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックの少なくともひとつをクロックとして生成し、前記入力データを前記クロックでアナログ／デジタル変換し、ビタビ復号を行い、さらに前記ビタビ復号は、前記アナログ／デジタル変換結果と基準値との差からブランチメトリックを演算し、前記Ｎ分周クロックに基づく１時刻分のデータの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記Ｎ分周クロック１時刻分の前記ブランチメトリックと第１の旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、第１の新パスメトリックと第１のパス選択信号を出力し、前記チャネルクロックに基づく１時刻分のデータの入力に対し、状態が１ビット単位で遷移する状態遷移に従って、前記チャネルクロック１時刻分の前記ブランチメトリックと第２の旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、第２の新パスメトリックと第２のパス選択信号を算出し、前記第１のパス選択信号に基づいて第１の最尤パスを決定し、前記第２のパス選択信号に基づいて第２の最尤パスを決定し、前記第１の最尤パスから復号して第１の復号結果を算出し、前記第２の最尤パスから復号して第２の復号結果を算出し、前記第１の復号結果と前記第２の復号結果を切り替えて算出し、前記チャネルクロックの生成と前記Ｎ分周クロックの生成との切り替え及び前記第１の復号結果と前記第２の復号結果との切り替えを制御することを特徴とする情報再生方法である。
(６)情報を再生する情報再生方法であって、入力データと同期したチャネルクロックと前記チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックの少なくともひとつをクロックとして生成し、前記入力データを前記クロックでアナログ／デジタル変換し、ビタビ復号を行い、さらに前記ビタビ復号は、前記アナログ／デジタル変換結果と基準値との差から第１のブランチメトリックを演算し、前記アナログ／デジタル変換結果と基準値との差から第２のブランチメトリックを演算し、前記第１のブランチメトリックと前記第２のブランチメトリックを加算し、前記チャネルクロックに基づくＮ時刻分の連続データの入力に対し、状態がＮビット単位で遷移する状態遷移に従って、前記第１のブランチメトリックと前記第２のブランチメトリックとの加算結果と旧パスメトリックとを加算し、その加算結果の大小を比較し、小さい方の加算結果を選択し、新パスメトリックとパス選択信号を算出し、前記パス選択信号に基づいて最尤パスを決定し、前記最尤パスから復号して復号結果を算出することを特徴とする情報再生方法である。

【発明の効果】

【0007】

本発明によれば、チャネルクロックのＮ（Ｎは正の実数）分の１の周波数で発振するＮ分周クロックでサンプリングした再生信号に対応したビタビ復号が行うことができ、消費電力の低減を可能とした情報再生装置および情報再生方法の提供が可能となる。

【図面の簡単な説明】

【0008】

【図1】本発明の第１の実施例である情報再生装置の構成を示すブロック図である。

【図2】図１のＰＬＬの構成を示すブロック図である。

【図3】チャネルクロックサンプリングかつチャネルクロック動作でのＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）の状態遷移図である。

【図4】チャネルクロックサンプリングかつチャネルクロック動作でのＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）のトレリス線図である。

【図5】ハーフクロックサンプリングかつハーフクロック動作でのＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）のトレリス線図である。

【図6】ハーフクロックサンプリングかつハーフクロック動作でのＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）の状態遷移図である。

【図7】図１のＢＭＣの構成を示すブロック図である。

【図8】図１のＡＣＳの構成を示すブロック図である。

【図9】図８のＡ型ＡＣＳの構成を示すブロック図である。

【図10】図８のＢ型ＡＣＳの構成を示すブロック図である。

【図11】図１のパスメモリの構成を示すブロック図である。

【図12】図１１の多数決回路の第１の構成例とその動作を示す図である。

【図13】図１１の多数決回路の第２の構成例とその動作を示す図である。

【図14】本発明の第２の実施例である情報再生装置の構成を示すブロック図である。

【図15】図１４のＰＲ符号器の構成を示すブロック図である。

【図16】本発明の第３の実施例である情報再生装置の構成を示すブロック図である。

【図17】図１６のＰＬＬの構成を示すブロック図である。

【図18】図１６の第２ＡＣＳの構成を示すブロック図である。

【図19】図１６の第２パスメモリの構成を示すブロック図である。

【図20】本発明の第４の実施例である情報再生装置の構成を示すブロック図である。

【図21】チャネルクロックサンプリングかつハーフクロック動作でのＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）のトレリス線図である。

【図22】チャネルクロックサンプリングかつハーフクロック動作でのＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）の状態遷移図である。

【図23】図２０のＰＬＬの構成を示すブロック図である。

【図24】図２０のＡＣＳの構成を示すブロック図である。

【図25】図２０のパスメモリの構成を示すブロック図である。

【図26】本発明の第５の実施例である情報再生装置の構成を示すブロック図である。

【図27】図２６の補間回路の構成を示すブロック図である。

【図28】図１のデコーダの構成を示すブロック図である。

【図29】本発明の第３の実施例におけるハーフクロック動作とチャネルクロック動作を切り替える手順を示すフローチャートである。

【発明を実施するための形態】

【0009】

以下、図面を参照して本発明の実施例について説明する。なお、以下の説明は、Ｎ＝２の場合を例に行う。
＜第１の実施例＞
図１に本発明の第１の実施例である情報再生装置の構成図を示す。
本実施例は、ＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）方式を用いた情報再生装置において、チャネルクロックの２分の１の周波数で発振するハーフクロックでサンプリングした再生信号に対応するビタビ復号が可能な実施例である。

【0010】

本実施例の情報再生装置における再生動作の概略について説明する。
図１のように光ピックアップ１０２がスピンドルモータ１０３により回転させた光ディスク１０１にレーザを照射し、光ディスク１０１からの反射光を受光することで読み取られた再生信号を、アナログ・フロント・エンド(Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ：以下、ＡＦＥ)１０４においてアナログ処理を行い、ＡＤコンバータ（以下、ＡＤＣ）１０５に入力する。ＡＤＣ１０５でデジタル化した再生信号は、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ（以下、ＰＬＬ）１０６と等化回路１０７に入力される。ＰＬＬ１０６はデジタル化した再生信号のチャネルクロックの２分の１の周波数で発振するハーフクロックを生成し、ＡＤＣ１０５、等化回路１０７、ビタビ復号回路１０８及びデコーダ１１３に入力する。等化回路１０７で波形等化された再生信号はビタビ復号回路１０８で復号処理が行われ、復号データとしてデコーダ１１３へ入力される。図２８に示すようにデコーダ１１３では入力された復号データに対して、復調回路２８０１により復調処理を行い、次に誤り訂正回路２８０２により誤り訂正演算処理を行い、続いてデスクランブル回路によりデスクランブル処理を行いホスト１１４へ出力する。

【0011】

図２に図１のＰＬＬ１０６の構成の一例を示す。
ＡＤＣ１０５でデジタル化した再生信号は、再生信号波形のエッジにおけるデータずれから位相誤差データを検出するＰｈａｓｅ Ｄｅｔｅｃｔ（以下、ＰＤ）２０１に入力される。ループフィルタ（以下、ＬＰＦ）２０２で高周波成分を除去した位相誤差データは、Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ（以下、ＶＣＯ）２０３に入力される。ＶＣＯ２０３は得られた誤差データに応じて位相差を補償するようにＡＤＣ１０５のサンプリングクロックの周期、位相を調整し、常に再生信号に同期したチャネルクロックを出力するように動作する。１／２分周器２０４はＶＣＯ２０３から入力されるチャネルクロックに対して２分の１分周を行い、ハーフクロックを生成し出力する。本実施例ではＰＬＬ１０６の内部に１／２分周器２０４を設け、ハーフクロックに基づくタイミングでサンプリングしてデジタル化した再生信号を生成しているが、チャネルクロックに基づくタイミングでサンプリングした後にダウンサンプリングを行うなどの他の方法を用いてもかまわない。

【0012】

ここで本実施例におけるハーフクロックでサンプリングした再生信号に対応するビタビ復号の概要について詳細に説明する。

【0013】

まず従来のチャネルクロックでサンプリングした再生信号に対応するビタビ復号において、ディスク記録面の最短マーク長が２Ｔ（Ｔ：チャネルクロックのタイミングに基づく1周期分の時刻）の場合での拘束長５のＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）の状態遷移図とＰＲ基準値は図３のように示される。図３中の破線表記部分は、ディスク記録面の最短マーク長が３Ｔである媒体、例えばＣＤまたはＤＶＤの再生処理時に遷移しないパス及び状態を示す。図４に図３の状態遷移図をトレリス線図に変形した図を示す。図４ではチャネルクロックのタイミングに基づく時刻(ｎ−２)Ｔ（ｎ：自然数）から時刻ｎＴまでの３時刻に亘る状態遷移の様子を示している。また図３と同様に破線表記部分はＣＤまたはＤＶＤの再生処理時に遷移しないパス及び状態を示す。Ｓ００００〜１１１１は各遷移状態を表し、ＢＭ０００００（ｎ）〜ＢＭ１１１１１（ｎ）はブランチメトリックを表す。ブランチメトリックは以下の式で計算される。
（式１−１）ＢＭ０００００（ｎ）＝（再生信号（ｎ）−ＲＥＦ０００００）^２
（式１−２）ＢＭ００００１（ｎ）＝（再生信号（ｎ）−ＲＥＦ００００１）^２
（式１−３）ＢＭ０００１１（ｎ）＝（再生信号（ｎ）−ＲＥＦ０００１１）^２
（式１−４）ＢＭ００１１０（ｎ）＝（再生信号（ｎ）−ＲＥＦ００１１０）^２
（式１−５）ＢＭ００１１１（ｎ）＝（再生信号（ｎ）−ＲＥＦ００１１１）^２
（式１−６）ＢＭ０１１００（ｎ）＝（再生信号（ｎ）−ＲＥＦ０１１００）^２
（式１−７）ＢＭ０１１１０（ｎ）＝（再生信号（ｎ）−ＲＥＦ０１１１０）^２
（式１−８）ＢＭ０１１１１（ｎ）＝（再生信号（ｎ）−ＲＥＦ０１１１１）^２
（式１−９）ＢＭ１００００（ｎ）＝（再生信号（ｎ）−ＲＥＦ１００００）^２
（式１−１０）ＢＭ１０００１（ｎ）＝（再生信号（ｎ）−ＲＥＦ１０００１）^２
（式１−１１）ＢＭ１００１１（ｎ）＝（再生信号（ｎ）−ＲＥＦ１００１１）^２
（式１−１２）ＢＭ１１０００（ｎ）＝（再生信号（ｎ）−ＲＥＦ１１０００）^２
（式１−１３）ＢＭ１１００１（ｎ）＝（再生信号（ｎ）−ＲＥＦ１１００１）^２
（式１−１４）ＢＭ１１１００（ｎ）＝（再生信号（ｎ）−ＲＥＦ１１１００）^２
（式１−１５）ＢＭ１１１１０（ｎ）＝（再生信号（ｎ）−ＲＥＦ１１１１０）^２
（式１−１６）ＢＭ１１１１１（ｎ）＝（再生信号（ｎ）−ＲＥＦ１１１１１）^２
上式の（ｎ）は時刻ｎＴにおける値を表す。ビタビ復号の最尤判定は、２つのパスが合流した状態において、それぞれの尤度を比較し尤度が高いパスを選択することにより実現される。最尤判定にはパスメトリックと呼ばれる尤度と上記のブランチメトリックを用いる。パスメトリックは現時刻に至るまでに遷移してきたパスに対応するブランチメトリックの総和である。パスメトリックＰＭ００００（ｎ）〜１１１１（ｎ）は以下の式で計算される。また以下のｍｉｎ｛＊，＊，…，＊｝は中括弧内に示す値のうち最小のものを選択する関数を表す。
（式１−１７）ＰＭ００００（ｎ）＝ｍｉｎ｛ＰＭ００００（ｎ−１）＋ＢＭ０００００（ｎ），ＰＭ１０００（ｎ−１）＋ＢＭ１００００（ｎ）｝
（式１−１８）ＰＭ０００１（ｎ）＝ｍｉｎ｛ＰＭ００００（ｎ−１）＋ＢＭ００００１（ｎ），ＰＭ１０００（ｎ−１）＋ＢＭ１０００１（ｎ）｝
（式１−１９）ＰＭ００１１（ｎ）＝ｍｉｎ｛ＰＭ０００１（ｎ−１）＋ＢＭ０００１１（ｎ），ＰＭ１００１（ｎ−１）＋ＢＭ１００１１（ｎ）｝
（式１−２０）ＰＭ０１１０（ｎ）＝ＰＭ００１１（ｎ−１）＋ＢＭ００１１０（ｎ）
（式１−２１）ＰＭ０１１１（ｎ）＝ＰＭ００１１（ｎ−１）＋ＢＭ００１１１（ｎ）
（式１−２２）ＰＭ１０００（ｎ）＝ＰＭ１１００（ｎ−１）＋ＢＭ１１０００（ｎ）
（式１−２３）ＰＭ１００１（ｎ）＝ＰＭ１１００（ｎ−１）＋ＢＭ１１００１（ｎ）
（式１−２４）ＰＭ１１００（ｎ）＝ｍｉｎ｛ＰＭ０１１０（ｎ−１）＋ＢＭ０１１００（ｎ），ＰＭ１１１０（ｎ−１）＋ＢＭ１１１００（ｎ）｝
（式１−２５）ＰＭ１１１０（ｎ）＝ｍｉｎ｛ＰＭ０１１１（ｎ−１）＋ＢＭ０１１１０（ｎ），ＰＭ１１１１（ｎ−１）＋ＢＭ１１１１０（ｎ）｝
（式１−２６）ＰＭ１１１１（ｎ）＝ｍｉｎ｛ＰＭ０１１１（ｎ−１）＋ＢＭ０１１１１（ｎ），ＰＭ１１１１（ｎ−１）＋ＢＭ１１１１１（ｎ）｝
上式の（ｎ）は時刻ｎＴにおける値を表し、同様に（ｎ−１）は時刻（ｎ−１）Ｔにおける値を表す。（式１−１７）〜（式１−２６）が示す内容は、１時刻前の旧パスメトリックと現時刻でのブランチメトリックを加算した結果を新パスメトリックとして更新することである。また２つのパスが合流する状態では、２つの加算結果を比較して値の小さいほうを尤度が高いパスとして選択する。これらのパスメトリックによる最尤判定を、再生信号が入力されるごとに繰り返すことにより尤度の高いパスが選択されていき、最終的に生き残ったパスをたどったものが復号結果となる。

【0014】

本実施例のハーフクロックでサンプリングした再生信号に対応するビタビ復号においてディスク記録面の最短マーク長が２Ｔの場合での拘束長５のＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）のトレリス線図は図５のように示される。図５中の破線表記部分は図４と同様に、ディスク記録面の最短マーク長が３Ｔである媒体、例えばＣＤまたはＤＶＤの再生処理時に遷移しないパスを示す。図５では、ハーフクロックでサンプリングした再生信号が入力されるため、チャネルクロックに基づく時刻で表記すると時刻（ｎ−１）が間引きされて、時刻（ｎ−２）から時刻ｎＴまでの２時刻に亘る状態遷移となる。図５においてＳ０００〜Ｓ１１１は各遷移状態を表しており、図４と比較して状態遷移数が減少していることが分かる。これは、ハーフクロックでサンプリングを行うことにより図４における異なる遷移状態を縮退させることができるからである。例えば、図４におけるＳ００００→Ｓ０００１→Ｓ００１１と遷移するパス（以下、パスＡ_ｃｈ）と、Ｓ１０００→Ｓ０００１→Ｓ００１１と遷移するパス（以下、パスＢ_ｃｈ）に着目する。ハーフクロックでサンプリングを行った場合では、時刻（ｎ−１）Ｔでの状態遷移が無くなるため、パスＡ_ｃｈはＳ００００から直接Ｓ００１１へと遷移するパス（以下、パスＡ_ｈａｌｆ）となり、パスＢ_ｃｈはＳ１０００から直接Ｓ００１１へと遷移するパス（以下、パスＢ_ｈａｌｆ）となる。このとき、パスＡ_ｈａｌｆの遷移で参照するＰＲ基準値はＲＥＦ０００１１となり、一方パスＢ_ｈａｌｆの遷移で参照するＰＲ基準値もＲＥＦ０００１１となる。よって上記２つのパスのブランチメトリックはＢＭ０００１１となって等しくなる。これにより、状態を表すＳ＊＊＊＊のうち左１ビットは状態遷移に影響しないため省略することができ、パスＡ_ｈａｌｆとパスＢ_ｈａｌｆはＳ０００→Ｓ０１１と遷移するパスとして新たにまとめて表現することが可能となる。上記の操作を各状態で行うことにより図５に示すトレリス線図に変形される。図５のトレリス線図を状態遷移図として表現すると図６に示す通りとなる。図６中の破線表記部分は図３と同様に、ディスク記録面の最短マーク長が３Ｔである媒体、例えばＣＤまたはＤＶＤの再生処理時に遷移しないパスを示す。図６に示すようにハーフクロックでサンプリングした再生信号に対応するビタビ復号では、１回の状態遷移につき２ビットの復号を行う。ブランチメトリックＢＭ０００００（ｎ）〜ＢＭ１１１１１（ｎ）は（式１−１）〜（式１−１６）により計算され、パスメトリックは以下の式で計算される。
（式１−２７）ＰＭ０００（ｎ）＝ｍｉｎ｛ＰＭ０００（ｎ−２）＋ＢＭ０００００（ｎ），ＰＭ１００（ｎ−２）＋ＢＭ１００００（ｎ），ＰＭ１１０（ｎ−２）＋ＢＭ１１０００（ｎ）｝
（式１−２８）ＰＭ００１（ｎ）＝ｍｉｎ｛ＰＭ０００（ｎ−２）＋ＢＭ００００１（ｎ），ＰＭ１００（ｎ−２）＋ＢＭ１０００１（ｎ），ＰＭ１１０（ｎ−２）＋ＢＭ１１００１（ｎ）｝
（式１−２９）ＰＭ０１１（ｎ）＝ｍｉｎ｛ＰＭ０００（ｎ−２）＋ＢＭ０００１１（ｎ），ＰＭ１００（ｎ−２）＋ＢＭ１００１１（ｎ）｝
（式１−３０）ＰＭ１００（ｎ）＝ｍｉｎ｛ＰＭ０１１（ｎ−２）＋ＢＭ０１１００（ｎ），ＰＭ１１１（ｎ−２）＋ＢＭ１１１００（ｎ）｝
（式１−３１）ＰＭ１１０（ｎ）＝ｍｉｎ｛ＰＭ００１（ｎ−２）＋ＢＭ００１１０（ｎ），ＰＭ０１１（ｎ−２）＋ＢＭ０１１１０（ｎ），ＰＭ１１１（ｎ−２）＋ＢＭ１１１１０（ｎ）｝
（式１−３２）ＰＭ１１１（ｎ）＝ｍｉｎ｛ＰＭ００１（ｎ−２）＋ＢＭ００１１１（ｎ），ＰＭ０１１（ｎ−２）＋ＢＭ０１１１１（ｎ），ＰＭ１１１（ｎ−２）＋ＢＭ１１１１１（ｎ）｝
上式の（ｎ）は時刻ｎＴにおける値を表し、同様に（ｎ−２）は時刻（ｎ−２）Ｔにおける値を表す。（式１−２７）〜（式１−３２）が示す内容は、２時刻前の旧パスメトリックと現時刻でのブランチメトリックを加算した結果を新パスメトリックとして更新することである。また複数のパスが合流する状態では、各加算結果を比較して最も値の小さいものを尤度が高いパスとして選択する。これらのパスメトリックによる最尤判定を、再生信号が入力されるごとに繰り返すことにより尤度の高いパスが選択されていき、最終的に生き残ったパスをたどったものが復号結果となる。

【0015】

ここで本実施例の情報再生装置におけるビタビ復号回路１０８の動作内容について詳しく述べる。図１に示すようにビタビ復号回路１０８は、Ｂｒａｎｃｈ Ｍｅｔｒｉｃ Ｃａｌｃｕｌａｔｏｒ（以下、ＢＭＣ）１０９、Ａｄｄ Ｃｏｍｐａｒｅ Ｓｅｌｅｃｔ（以下、ＡＣＳ）１１０、Ｐａｔｈ Ｍｅｔｒｉｃメモリ（以下、ＰＭメモリ）１１１、パスメモリ１１２から構成される。等化回路１０７により波形等化された再生信号をもとに、ＢＭＣ１０９においてブランチメトリックＢＭ０００００（ｎ）〜ＢＭ１１１１１（ｎ）を計算し、ＡＣＳ１１０へ入力する。ＡＣＳ１１０はＢＭＣ１０９から入力されるブランチメトリックＢＭ０００００（ｎ）〜ＢＭ１１１１１（ｎ）とＰＭメモリ１１１から入力される２時刻前におけるパスメトリックＰＭ０００（ｎ−２）〜ＰＭ１１１（ｎ−２）から、現時刻におけるパス選択信号ＳＥＬ０００（ｎ）〜ＳＥＬ１１１（ｎ）と現時刻におけるパスメトリックＰＭ０００（ｎ）〜１１１（ｎ）を計算する。計算したパス選択信号ＳＥＬ０００（ｎ）〜ＳＥＬ１１１（ｎ）はパスメモリ１１２へ入力され、現時刻におけるパスメトリックＰＭ０００（ｎ）〜１１１（ｎ）はＰＭメモリ１１１に上書きされる。パスメモリ１１２は入力されたパス選択信号ＳＥＬ０００（ｎ）〜ＳＥＬ１１１（ｎ）に従って内部で保持しているパスの遷移状態情報の更新を行い、パスの遷移状態情報をもとに復号データを生成してデコーダ１１３へ入力する。

【0016】

図７に図１のＢＭＣ１０９の詳細を示す。
ＢＭＣ１０９では、等化回路１０７により波形等化された再生信号とＰＲ基準値メモリ７０１に記録されたＰＲ基準値ＲＥＦ０００００〜ＲＥＦ１１１１１を用いて、自乗誤差演算器７０２で（式１−１）〜（式１−１６）に示されるブランチメトリックＢＭ０００００（ｎ）〜ＢＭ１１１１１（ｎ）を計算し出力する。

【0017】

図８に図１のＡＣＳ１１０の詳細を示す。
ＡＣＳ１１０では、ＢＭＣ１０９で計算された現時刻のブランチメトリックＢＭ０００００（ｎ）〜１１１１１（ｎ）とＰＭメモリ１１１に記録されている２時刻前のパスメトリックＰＭ０００（ｎ−２）〜１１１（ｎ−２）を用いて、Ａ型ＡＣＳ８０１，８０２，８０５，８０６及びＢ型ＡＣＳ８０３，８０４で現時刻のパス選択信号ＳＥＬ０００（ｎ）〜１１１（ｎ）と（式１−２７）〜（式１−３２）に示される現時刻のパスメトリックＰＭ０００（ｎ）〜ＰＭ１１１（ｎ）を計算する。現時刻のパスメトリックＰＭ０００（ｎ）〜ＰＭ１１１（ｎ）はＰＭメモリ１１１へ上書きされ、パス選択信号ＳＥＬ０００（ｎ）〜ＳＥＬ１１１（ｎ）は後段のパスメモリ１１２へ出力される。

【0018】

図９に図８のＡ型ＡＣＳ８０１の詳細を示す。
Ａ型ＡＣＳ８０１では（式１−２７）に示すパスメトリックＰＭ０００（ｎ）の計算を行う回路であり、３つの合流パスのうち１つを最尤パスとして選択する。加算器９０１は図５におけるＳ０００→Ｓ０００と遷移するパスのメトリックを計算する。同様に加算器９０２はＳ１００→Ｓ０００と遷移するパスのメトリックを計算し、加算器９０３はＳ１１０→Ｓ０００と遷移するパスのメトリックを計算する。加算器９０１，９０２，９０３から入力される３つのメトリックを比較器９０４により比較し、メトリック値が最も小さいパスを選択するためのパス選択信号ＳＥＬ０００（ｎ）を生成し、セレクタ９０５へ入力する。パス選択信号ＳＥＬ０００（ｎ）に基づきセレクタ９０５は３つのメトリックのうちの１つを選択する。選択されたパスのメトリック値はパスメトリックＰＭ０００（ｎ）としてＰＭメモリ１１１へ上書きされ、パス選択信号ＳＥＬ０００（ｎ）は後段のパスメモリ１１２へ出力される。

【0019】

Ａ型ＡＣＳ８０１と同様に、Ａ型ＡＣＳ８０２，８０５，８０６はそれぞれ（式１―２８），（式１−３１），（式１−３２）の計算を行い、それぞれに対応するパスメトリックＰＭ００１（ｎ），ＰＭ１１０（ｎ），ＰＭ１１１（ｎ）とパス選択信号ＳＥＬ００１（ｎ），ＳＥＬ１１０（ｎ），ＳＥＬ１１１（ｎ）を生成する。パスメトリックはＰＭメモリ１１１へ上書きされ、パス選択信号は後段のパスメモリ１１２へ出力される。

【0020】

図１０に図８のＢ型ＡＣＳ８０３の詳細を示す。
Ｂ型ＡＣＳ８０３では（式１−２９）に示すパスメトリックＰＭ０１１（ｎ）の計算を行う回路であり、２つの合流パスのうち１つを最尤パスとして選択する。加算器１００１は図５におけるＳ０００→Ｓ０１１と遷移するパスのメトリックを計算する。同様に加算器１００２はＳ１００→Ｓ０１１と遷移するパスのメトリックを計算する。加算器１００１，１００２から入力される２つのメトリックを比較器１００３により比較し、メトリック値が小さいパスを選択するためのパス選択信号ＳＥＬ０１１（ｎ）を生成し、セレクタ１００４へ入力する。パス選択信号ＳＥＬ０１１（ｎ）に基づきセレクタ１００４は２つのメトリックのうち１つを選択する。選択されたパスのメトリック値はパスメトリックＰＭ０１１（ｎ）としてＰＭメモリ１１１へ上書きされ、パス選択信号ＳＥＬ０１１（ｎ）は後段のパスメモリ１１２へ出力される。

【0021】

Ｂ型ＡＣＳ８０３と同様に、Ｂ型ＡＣＳ８０４は（式１−３０）の計算を行い、パスメトリックＰＭ１００（ｎ）とパス選択信号ＳＥＬ１００（ｎ）を生成する。パスメトリックはＰＭメモリ１１１へ上書きされ、パス選択信号は後段のパスメモリ１１２へ出力される。

【0022】

図１１に図１のパスメモリ１１２の詳細を示す。
ＡＣＳ１１０から入力されるパス選択信号ＳＥＬ０００（ｎ）〜ＳＥＬ１１１（ｎ）に基づいてセレクタ１１０１_１〜１１０６_１，１１０１_２〜１１０６_２，１１０１_ｋ〜１１０６_ｋは複数の入力から１つを選択し、それぞれ遅延回路１１０７_１〜１１１２_１，１１０７_２〜１１１２_２，１１０７_ｋ〜１１１２_ｋへ格納する。図１１においてｋはパスメモリ内に記録する遷移状態情報の遷移段数を示しており、任意に設定してもかまわないがｋの値が大きいほど復号精度は高く、遅延は長く、回路規模は大きくなる。ビタビ復号処理において現時刻から２（ｋ―１）Ｔだけ遡った時刻での生き残りパスが１つに定まると遅延回路１１０７_ｋ〜１１１２_ｋの値は全て一致し、その値はそのまま復号データとなるが、生き残りパスが複数存在する場合では遅延回路１１０７_ｋ〜１１１２_ｋの値は一致せず、それらの値から復号データを判定する必要がある。判定方法の例としては多数決による判定処理が用いられる。遅延回路１１０７_ｋ〜１１１２_ｋから入力されるパスメモリ最終段データを用いて多数決回路１１１３は多数決による判定処理を行い、復号データを出力する。なお、本実施例では復号データの判定方法として多数決による判定処理を用いたが、トレースバックによる判定処理などの他の方法を用いてもかまわない。

【0023】

図１２に図１１の多数決回路１１１３の第１の構成例を示す。
図１２（ａ）において、多数決回路１１１３_１に入力された２ビットのパスメモリ最終段データは、加算器１２０１により加算され２ビット復号判定回路１２０２へ入力される。２ビット復号判定回路１２０２は入力された加算結果から復号結果を判定し２ビットの復号データを出力する。図１２（ｂ）は２ビット復号判定回路１２０２の判定方法の一例を示し、加算結果が３未満のときは復号データを‘００’とし、３以上９未満のときは復号データを‘０１’とし、９以上１５未満のときは復号データを‘１０’とし、１５以上のときは復号データを‘１１’として判定を行う。この判定のための閾値は任意に設定してもかまわない。閾値の設定方法の他の例としては、‘００’、‘０１’、‘１０’、‘１１’それぞれの存在頻度を予め求めておき、頻度の高い符号列の判定範囲が広くなるよう閾値を設定する方法などが挙げられる。

【0024】

図１３に図１１の多数決回路１１１３の第２の構成例を示す。
図１３（ａ）において、多数決回路１１１３_２に入力された２ビットのパスメモリ最終段データは、上位ビットであるパスメモリ最終段データＡと下位ビットであるパスメモリ最終段データＢにビット分割され、それぞれ加算器１３０１，１３０２に入力される。加算器１３０１，１３０２による加算結果はそれぞれ１ビット復号判定回路１３０３，１３０４へ入力される。１ビット復号判定回路１３０３及び１３０４は入力された加算結果から復号結果を判定し,それぞれ上位ビットの復号データＡと下位ビットの復号データＢを出力する。ここで復号データＡは復号データＢに対して１時刻前の１ビット復号データを表す。復号データＡと復号データＢはビット結合され、２ビットの復号データとして出力される。図１３（ｂ）は１ビット復号判定回路１３０３，１３０４の判定方法の一例を示し、復号データＡまたは復号データＢに対して、加算結果が３未満のときは‘０’とし、加算結果が３以上のときは‘１’として判定を行う。なお、この判定のための閾値は任意に設定してもかまわない。

【0025】

以上で説明したハーフクロックサンプリングに対応したビタビ復号を用いれば、ハーフクロックでサンプリングした再生信号に対して、ハーフクロックに従うタイミングでビタビ復号回路を動作させることができ、ビタビ復号回路の消費電力を低減することが可能となる。また、ビタビ復号回路の前段の回路、例えば波形等化回路などもハーフクロックに従うタイミングで動作させることができ、ビタビ復号回路を含むＰＲＭＬ信号処理回路全体の消費電力を低減することが可能となる。

【0026】

なお、上記でパーシャルレスポンスはＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）のように変数で記述しているがこれは適応的に変化させる値でも固定値でもどちらでもよい、またＰＲＭＬの拘束長も記述された長さに制限されるものではない。また、上記では実施例として、動作クロックをチャネルクロックの２分の１の周波数で発振するハーフクロックとしているが、これはチャネルクロックを任意の値で分周した周波数を用いても構わない。これらのことは第１の実施例の情報再生装置に限ったことでは無く、以降の実施例においても同様に読み替えることが可能である。
＜第２の実施例＞
本実施例は、ハーフクロックサンプリングに対応したビタビ復号において、復号精度の低下を改善することが可能な実施例である。

【0027】

図１４に本発明の第２の実施例である情報再生装置の構成図を示す。第１の実施例の情報再生装置である図１と相違するのは適応等化回路１４０１、ＰＲ符号器１４０２である。同一符号のものは図１と同等であるため説明を省略するが第１の実施例と同様である。
図１４のように適応等化回路１４０１で波形等化した信号はビタビ復号回路１０８で復号処理を行い、復号データをデコーダ１１３とＰＲ符号器１４０２へ入力する。ＰＲ符号器１４０２によりＰＲ符号化した復号データは適応等化回路１４０１へフィードバックされ、適応等化処理を行う際の等化目標値となる。適応等化処理で用いるアルゴリズムは、例えばＬＭＳ（Ｌｅａｓｔ Ｍｅａｎ Ｓｑｕａｒｅ）アルゴリズムやＭＳＥ（Ｍｅａｎ Ｓｑｕａｒｅ Ｅｒｒｏｒ）アルゴリズムなどである。

【0028】

図１５に図１４のＰＲ符号器１４０２の詳細を示す。
ビタビ復号回路１０８から入力される２ビットの復号データは、上位ビットの復号データＡと下位ビットの復号データＢにビット分割され、それぞれ遅延回路１５０１，１５０２に入力される。ここで復号データＡは復号データＢに対して１時刻前の１ビット復号データを表す。遅延回路１５０１，１５０２からの出力はそれぞれ遅延回路１５０３，１５０４に入力される。ビタビ復号回路１０８及び遅延回路１５０１，１５０２，１５０３，１５０４からの出力は図１５のようにｅ倍乗算器１５０５，ｄ倍乗算器１５０６，ｃ倍乗算器１５０７，ｂ倍乗算器１５０８，ａ倍乗算器１５０９に入力された後、加算器１５１０に入力され加算結果が出力される。ここでａ，ｂ，ｃ，ｄ，ｅは、前述のＰＲ（ａ，ｂ，ｃ，ｄ，ｅ）の示す値に対応した変数である。本実施例では適応等化回路１４０１とＰＲ符号器１４０２をハーフクロックに従うタイミングの動作に対応した構成としたが、チャネルクロックに従うタイミングの動作に対応した構成とし適応等化回路１４０１の出力をダウンサンプリングする方法を用いてもかまわない。

【0029】

ハーフクロックに従うタイミングでサンプリングを行う場合、最尤パス候補となる合流パスが従来の２パスから３パスに増え、選択処理に対して再生信号の振幅方向の精度が要求されるため、復号誤りが増加しやすくなり復号精度が低下する。しかし、以上で説明した適応等化処理を導入したハーフクロックサンプリングに対応したビタビ復号を用いれば、再生信号振幅をビタビ復号のＰＲ基準値の特性に近づけるよう適応的に波形等化することができ復号精度を改善することが可能となる。
なお、以上で述べた適応等化方式を用いた回路構成は本実施例に限定されるものではなく、他の実施例においても適宜適用可能である。
＜第３の実施例＞
本実施例は、ハーフクロックサンプリングに対応したビタビ復号と、従来のチャネルクロックサンプリングに対応したビタビ復号を切り替え可能な実施例である。
図１６に本発明の第３の実施例である情報再生装置の構成図を示す。第１の実施例の情報再生装置である図１と相違するのはＰＬＬ１６０１、ビタビ復号回路１６０２、スイッチ１６０３、第１ＡＣＳ１６０４、第１ＰＭメモリ１６０５、第１パスメモリ１６０６、第２ＡＣＳ１６０７、第２ＰＭメモリ１６０８、第２パスメモリ１６０９、スイッチ１６１０、制御部１６１１である。同一符号のものは図１と同等であるため説明を省略するが第１の実施例と同様である。また、第１ＡＣＳ１６０４、第１ＰＭメモリ１６０５、第１パスメモリ１６０６はそれぞれ、図１におけるＡＣＳ１１０、ＰＭメモリ１１１、パスメモリ１１２と同じ構成であるため説明を省略する。

【0030】

図１６のようにＰＬＬ１６０１はデジタル化した再生信号に同期したチャネルクロックと、チャネルクロックの２分の１の周波数で発振するハーフクロックを生成し、制御部１６１１からの制御に基づきチャネルクロックまたはハーフクロックを選択して、ＡＤＣ１０５、等化回路１０７、ビタビ復号回路１６０２及びデコーダ１１３に入力する。図１６中に明示したクロックはチャネルクロックサンプリング時にはチャネルクロックを表し、ハーフクロックサンプリング時にはハーフクロックを表す。スイッチ１６０３はＢＭＣ１０９から入力されるブランチメトリックＢＭ０００００（ｎ）（ｎ：自然数）〜ＢＭ１１１１１（ｎ）を、制御部１６１１からの制御に基づきハーフクロックサンプリング時には第１ＡＣＳ１６０４へ入力し、チャネルクロックサンプリング時には第２ＡＣＳ１６０７へ入力する。なお、ＢＭ０００００（ｎ）〜ＢＭ１１１１１（ｎ）は（式１−１）〜（式１−１６）に示す式より計算される。第２ＡＣＳ１６０７は入力されたブランチメトリックＢＭ０００００（ｎ）〜ＢＭ１１１１１（ｎ）と第２ＰＭメモリ１６０８から入力される１時刻前におけるパスメトリックＰＭ００００（ｎ−１）〜ＰＭ１１１１（ｎ−１）から、現時刻におけるパス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）と、（式１−１７）〜（式１−２６）に示される現時刻におけるパスメトリックＰＭ００００（ｎ）〜１１１１（ｎ）を計算する。計算したパス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）は第２パスメモリ１６０９へ入力され、現時刻におけるパスメトリックＰＭ００００（ｎ）〜ＰＭ１１１１（ｎ）は第２ＰＭメモリ１６０８に上書きされる。第２パスメモリ１６０９は入力されたパス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）に基づき、内部で保持しているパスの遷移状態情報の更新を行い、パスの遷移状態情報をもとに復号データを生成してスイッチ１６１０へ入力する。スイッチ１６１０は制御部１６１１からの制御に基づきハーフクロックサンプリング時には第１パスメモリ１６０６の出力を選択し、チャネルクロックサンプリング時には第２パスメモリ１６０９の出力を選択して、デコーダ１１３へ入力する。

【0031】

制御部１６１１は、チャネルクロックサンプリングおよびハーフクロックサンプリングの切り替え処理の制御を行う。本実施例における切り替え処理の一例について以下に説明する。図２９はリトライ動作時での切り替え処理の手順を示しており、初めにハーフクロックサンプリングによる再生動作を行う（２９０１）。通常はこの動作を維持するが、誤り訂正回路２８０２において訂正不能エラーを検出した場合以降の処理を実施する（２９０２）。訂正不能エラーを検出したセクタの先頭に移動した後、再度再生を実施するリトライ動作に移行する（２９０３）。但し、ハーフクロックサンプリングからチャネルクロックサンプリングへ切替えてリトライ動作における再生を実施する（２９０４）。このリトライ動作により訂正不能エラーが発生しなくなれば（２９０５）、再びハーフクロックサンプリングに切替えて再生終了するまで通常再生を実施する（２９０６）。他には倍速動作に伴い切り替えの判定を行うという方法や、判別したディスクの種類に基づいて切替えの判定を行っても良い。また、ユーザーがチャネルクロックサンプリングまたはハーフクロックサンプリングの動作を予め選択して設定しておいてもよい。

【0032】

図１７に、図１６のＰＬＬ１６０１の構成の一例を示す。第１の実施例のＰＬＬ１０６の構成の一例である図２と相違するのは、制御部１６１１、セレクタ１７０１である。同一符号のものは図１と同等であるため説明を省略する。ＶＣＯ２０３で生成したチャネルクロックと１／２分周器２０４で生成したハーフクロックはセレクタに入力され、セレクタ１７０１は制御部１６１１からの制御に基づきハーフクロックとチャネルクロックから１つを選択し出力する。

【0033】

図１８に図１６の第２ＡＣＳ１６０７の詳細を示す。
第２ＡＣＳ１６０７では、ＢＭＣ１０９で計算された現時刻のブランチメトリックＢＭ０００００（ｎ）〜１１１１１（ｎ）と第２ＰＭメモリ１６０８に記録されている１時刻前のパスメトリックＰＭ００００（ｎ−１）〜１１１１（ｎ−１）を用いて、Ｂ型ＡＣＳ１８０１，１８０２，１８０３，１８０８，１８０９，１８１０及び加算器１８０４，１８０５，１８０６，１８０７により現時刻のパス選択信号ＳＥＬ００００（ｎ）〜１１１１（ｎ）と（式１−１７）〜（式１−２６）に示される現時刻のパスメトリックＰＭ００００（ｎ）〜ＰＭ１１１１（ｎ）を計算する。現時刻のパスメトリックＰＭ００００（ｎ）〜ＰＭ１１１１（ｎ）は第２ＰＭメモリ１６０８へ上書きされ、パス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）は後段の第２パスメモリ１６０９へ出力される。

【0034】

図１９に図１６の第２パスメモリ１６０９の詳細を示す。
第２ＡＣＳ１６０７から入力されるパス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）に基づいてセレクタ１９０１_１〜１９０６_１，１９０１_２〜１９０６_２，１９０１_ｋ〜１９０６_ｋは複数の入力から１つを選択し、それぞれ遅延回路１９０７_１〜１９０９_１，１９１４_１〜１９１６_１と遅延回路１９０７_２〜１９０９_２，１９１４_２〜１９１６_２と遅延回路１９０７_ｋ〜１９０９_ｋ，１９１４_ｋ〜１９１６_ｋへ格納する。ここで図１９においてｋはパスメモリ内に記録する遷移状態情報の遷移段数を示す。遅延回路１９０７_ｋ〜１９１６_ｋから入力されるパスメモリ最終段データを用いて多数決回路１９１７は１ビットデータに対する多数決により判定処理を行い、復号データを出力する。

【0035】

以上で説明したハーフクロックサンプリング及びチャネルクロックサンプリング両対応ビタビ復号を用いれば、光ディスクからの再生信号に含まれる歪みや雑音が少ない場合（例えば高品質ディスク再生時など）には、ハーフクロックサンプリングに対応したビタビ復号を適用することで消費電力の低減を行い、再生信号に含まれる歪みや雑音が多い場合（例えば粗悪ディスク再生時など）には、チャネルクロックサンプリングに対応したビタビ復号へ変更することで復号精度を保障するというように再生信号の品質に応じて適切なビタビ復号を切り替えることが可能となる。また、本実施例では、チャネルクロックサンプリングに対応したビタビ復号の演算部をチャネルクロックで動作させる構成としているが、ハーフクロックで動作する演算部を２並列で構成してもかまわない。
なお、以上で述べたチャネルクロックサンプリングとハーフクロックサンプリングの切り替え判定方法及び設定方法は本実施例に限定されるものではなく、以降で説明する実施例においても適用可能である。

【0036】

また、上記のビタビ復号でのパーシャルレスポンスは適応的に変化させる値でも固定値でもどちらでもよい、またＰＲＭＬの拘束長も記述された長さに制限されるものではない。上記では実施例として、動作クロックをチャネルクロックの２分の１の周波数で発振するハーフクロックとしているが、これはチャネルクロックを任意の値で分周した周波数を用いても構わない。
＜第４の実施例＞
本実施例は、ハーフクロックサンプリングに対応したビタビ復号と、チャネルクロックでサンプリングした再生信号に対してハーフクロックに従うタイミングで復号処理を行うビタビ復号を切替え可能な実施例である。

【0037】

図２０に本発明の第４の実施例である情報再生装置の構成図を示す。第１の実施例の情報再生装置である図１と相違するのはＰＬＬ２００１、ビタビ復号回路２００２、スイッチ２００３、Ｂｒａｎｃｈ Ｍｅｔｒｉｃ加算回路（以下、ＢＭ加算回路）２００４、ＡＣＳ２００５、ＰＭメモリ２００６、パスメモリ２００７、制御部２００８、ＢＭＣ２００９、２０１０である。同一符号のものは図１と同等であるため説明を省略するが第１の実施例と同様である。またＢＭ２００９、２０１０は図１におけるＢＭＣ１０９と同じ構成であるため説明を省略する。

【0038】

ここで、再生信号に同期したチャネルクロックでサンプリングした再生波形に対してハーフクロックに従うタイミングで復号処理を行うビタビ復号の概要について詳細に説明する。
この場合、図４のトレリス線図で示されるチャネルクロックのタイミングに基づく時刻（ｎ−２）（ｎ：自然数）Ｔから時刻ｎＴまでの３時刻に亘る状態遷移が、時刻（ｎ−２）Ｔから時刻（ｎ−１）Ｔへの状態遷移と時刻（ｎ−１）から時刻ｎＴへの状態遷移を時間方向に結合した状態遷移となり図２１に示すトレリス線図で表現される。ここでＴはチャネルクロックのタイミングに基づく1周期分の時刻を表す。また図２１のトレリス線図を状態遷移図として表現すると図２２に示す通りとなる。図２１と図２２の破線表記部分は、ディスク記録面の最短マーク長が３Ｔである媒体、例えばＣＤまたはＤＶＤの再生処理時に遷移しないパス及び状態を示す。図２１においてブランチメトリックＢＭ００００００（ｎ）〜ＢＭ１１１１１１（ｎ）は以下の式で計算される。
（式４−１）ＢＭ００００００（ｎ）＝ＢＭ０００００（ｎ−１）＋ＢＭ０００００（ｎ）
（式４−２）ＢＭ０００００１（ｎ）＝ＢＭ０００００（ｎ−１）＋ＢＭ００００１（ｎ）
（式４−３）ＢＭ００００１１（ｎ）＝ＢＭ００００１（ｎ−１）＋ＢＭ０００１１（ｎ）
（式４−４）ＢＭ０００１１０（ｎ）＝ＢＭ０００１１（ｎ−１）＋ＢＭ００１１０（ｎ）
（式４−５）ＢＭ０００１１１（ｎ）＝ＢＭ０００１１（ｎ−１）＋ＢＭ００１１１（ｎ）
（式４−６）ＢＭ００１１００（ｎ）＝ＢＭ００１１０（ｎ−１）＋ＢＭ０１１００（ｎ）
（式４−７）ＢＭ００１１１０（ｎ）＝ＢＭ００１１１（ｎ−１）＋ＢＭ０１１１０（ｎ）
（式４−８）ＢＭ００１１１１（ｎ）＝ＢＭ００１１１（ｎ−１）＋ＢＭ０１１１１（ｎ）
（式４−９）ＢＭ０１１０００（ｎ）＝ＢＭ０１１００（ｎ−１）＋ＢＭ１１０００（ｎ）
（式４−１０）ＢＭ０１１００１（ｎ）＝ＢＭ０１１００（ｎ−１）＋ＢＭ１１００１（ｎ）
（式４−１１）ＢＭ０１１１００（ｎ）＝ＢＭ０１１１０（ｎ−１）＋ＢＭ１１１００（ｎ）
（式４−１２）ＢＭ０１１１１０（ｎ）＝ＢＭ０１１１１（ｎ−１）＋ＢＭ１１１１０（ｎ）
（式４−１３）ＢＭ０１１１１１（ｎ）＝ＢＭ０１１１１（ｎ−１）＋ＢＭ１１１１１（ｎ）
（式４−１４）ＢＭ１０００００（ｎ）＝ＢＭ１００００（ｎ−１）＋ＢＭ０００００（ｎ）
（式４−１５）ＢＭ１００００１（ｎ）＝ＢＭ１００００（ｎ−１）＋ＢＭ００００１（ｎ）
（式４−１６）ＢＭ１０００１１（ｎ）＝ＢＭ１０００１（ｎ−１）＋ＢＭ０００１１（ｎ）
（式４−１７）ＢＭ１００１１０（ｎ）＝ＢＭ１００１１（ｎ−１）＋ＢＭ００１１０（ｎ）
（式４−１８）ＢＭ１００１１１（ｎ）＝ＢＭ１００１１（ｎ−１）＋ＢＭ００１１１（ｎ）
（式４−１９）ＢＭ１１００００（ｎ）＝ＢＭ１１０００（ｎ−１）＋ＢＭ１００００（ｎ）
（式４−２０）ＢＭ１１０００１（ｎ）＝ＢＭ１１０００（ｎ−１）＋ＢＭ１０００１（ｎ）
（式４−２１）ＢＭ１１００１１（ｎ）＝ＢＭ１１００１（ｎ−１）＋ＢＭ１００１１（ｎ）
（式４−２２）ＢＭ１１１０００（ｎ）＝ＢＭ１１１００（ｎ−１）＋ＢＭ１１０００（ｎ）
（式４−２３）ＢＭ１１１００１（ｎ）＝ＢＭ１１１００（ｎ−１）＋ＢＭ１１００１（ｎ）
（式４−２４）ＢＭ１１１１００（ｎ）＝ＢＭ１１１１０（ｎ−１）＋ＢＭ１１１００（ｎ）
（式４−２５）ＢＭ１１１１１０（ｎ）＝ＢＭ１１１１１（ｎ−１）＋ＢＭ１１１１０（ｎ）
（式４−２６）ＢＭ１１１１１１（ｎ）＝ＢＭ１１１１１（ｎ−１）＋ＢＭ１１１１１（ｎ）
上式の（ｎ）は時刻ｎＴにおける値を表し、同様に（ｎ−１）は時刻（ｎ−１）Ｔにおける値を表す。またＢＭ０００００（ｎ−１）〜ＢＭ１１１１１（ｎ−１）、ＢＭ０００００（ｎ）〜ＢＭ１１１１１（ｎ）は（式１−１）〜（式１−１６）から計算される値である。さらにパスメトリックＰＭ００００（ｎ）〜ＰＭ１１１１（ｎ）は以下の式で計算される。なお以下のｍｉｎ｛＊，＊，…，＊｝は中括弧内に示す値のうち最小のものを選択する関数を表す。
（式４−２７）ＰＭ００００（ｎ）＝ｍｉｎ｛ＰＭ００００（ｎ−２）＋ＢＭ００００００（ｎ），ＰＭ１０００（ｎ−２）＋ＢＭ１０００００（ｎ），ＰＭ１１００（ｎ−２）＋ＢＭ１１００００（ｎ）｝
（式４−２８）ＰＭ０００１（ｎ）＝ｍｉｎ｛ＰＭ００００（ｎ−２）＋ＢＭ０００００１（ｎ），ＰＭ１０００（ｎ−２）＋ＢＭ１００００１（ｎ），ＰＭ１１００（ｎ−２）＋ＢＭ１１０００１（ｎ）｝
（式４−２９）ＰＭ００１１（ｎ）＝ｍｉｎ｛ＰＭ００００（ｎ−２）＋ＢＭ００００１１（ｎ），ＰＭ１０００（ｎ−２）＋ＢＭ１０００１１（ｎ），ＰＭ１１００（ｎ−２）＋ＢＭ１１００１１（ｎ）｝
（式４−３０）ＰＭ０１１０（ｎ）＝ｍｉｎ｛ＰＭ０００１（ｎ−２）＋ＢＭ０００１１０（ｎ），ＰＭ１００１（ｎ−２）＋ＢＭ１００１１０（ｎ）｝
（式４−３１）ＰＭ０１１１（ｎ）＝ｍｉｎ｛ＰＭ０００１（ｎ−２）＋ＢＭ０００１１１（ｎ），ＰＭ１００１（ｎ−２）＋ＢＭ１００１１１（ｎ）｝
（式４−３２）ＰＭ１０００（ｎ）＝ｍｉｎ｛ＰＭ０１１０（ｎ−２）＋ＢＭ０１１０００（ｎ），ＰＭ１１１０（ｎ−２）＋ＢＭ１１１０００（ｎ）｝
（式４−３３）ＰＭ１００１（ｎ）＝ｍｉｎ｛ＰＭ０１１０（ｎ−２）＋ＢＭ０１１００１（ｎ），ＰＭ１１１０（ｎ−２）＋ＢＭ１１１００１（ｎ）｝
（式４−３４）ＰＭ１１００（ｎ）＝ｍｉｎ｛ＰＭ００１１（ｎ−２）＋ＢＭ００１１００（ｎ），ＰＭ０１１１（ｎ−２）＋ＢＭ０１１１００（ｎ），ＰＭ１１１１（ｎ−２）＋ＢＭ１１１１００（ｎ）｝
（式４−３５）ＰＭ１１１０（ｎ）＝ｍｉｎ｛ＰＭ００１１（ｎ−２）＋ＢＭ００１１１０（ｎ），ＰＭ０１１１（ｎ−２）＋ＢＭ０１１１１０（ｎ），ＰＭ１１１１（ｎ−２）＋ＢＭ１１１１１０（ｎ）｝
（式４−３６）ＰＭ１１１１（ｎ）＝ｍｉｎ｛ＰＭ００１１（ｎ−２）＋ＢＭ００１１１１（ｎ），ＰＭ０１１１（ｎ−２）＋ＢＭ０１１１１１（ｎ），ＰＭ１１１１（ｎ−２）＋ＢＭ１１１１１１（ｎ）｝
上式の（ｎ）は時刻ｎＴにおける値を表し、同様に（ｎ−２）は時刻（ｎ−２）Ｔにおける値を表す。（式４−２７）〜（式４−３６）が示す内容は、２時刻前の旧パスメトリックと（式４−１）〜（式４−２６）に示すブランチメトリックを加算した結果を新パスメトリックとして更新することである。また複数のパスが合流する状態では、各加算結果を比較して値の小さいほうを尤度が高いパスとして選択する。これらのパスメトリックによる最尤判定を、再生信号が２時刻分入力されるごとに繰り返すことにより尤度の高いパスが選択されていき、最終的に生き残ったパスをたどったものが復号結果となる。

【0039】

また（式４−１）〜（式４−２６）において各式の第一項目をゼロとすると、ハーフクロックサンプリング時のブランチメトリックＢＭ００００００（ｎ）〜ＢＭ１１１１１１（ｎ）が得られる。この場合では、ＢＭ００００００（ｎ）とＢＭ１０００００（ｎ）のように計算結果が等しくなる式が現れる。それらの添え字のうち最上位桁の数字を省略し、重複したものを整理すると、図２１と図２２に示されるトレリス線図と状態遷移図はそれぞれ、図５と図６と等しくなる。つまり、本実施例の情報再生装置がハーフクロックサンプリング動作に対応可能であることを表している。

【0040】

ここで本実施例の情報再生装置における再生動作の概略について説明する。
図２０のようにＰＬＬ２００１はデジタル化した再生信号に同期したチャネルクロックと、チャネルクロックの２分の１の周波数で発振するハーフクロックを生成し、ビタビ復号回路２００２及びデコーダ１１３へ入力する。また制御部２００８からの制御に基づきチャネルクロックまたはハーフクロックを選択して、ＡＤＣ１０５と等化回路１０７及びスイッチ２００３に入力する。図２０中に明示したクロックはチャネルクロックサンプリング時にはチャネルクロックを表し、ハーフクロックサンプリング時にはハーフクロックを表す。スイッチ２００３は、チャネルクロックサンプリング時ではチャネルクロックでサンプリングされた再生信号を１時刻ずつ交互にＢＭＣ２００９とＢＭＣ２０１０へ入力するために、制御部２００８からの制御に基づき等化回路１０７からの入力の切り替えを行う。またハーフクロックサンプリング時ではハーフクロックでサンプリングされた再生信号をＢＭＣ２００９だけに入力し続けるように、制御部２００８からの制御に基づき等化回路１０７からの入力の切り替えを行う。ＢＭ加算回路２００４は、制御部２００８からの制御に基づき、チャネルクロックサンプリング時には（式４−１）〜（式４−２６）に示されるブランチメトリックＢＭ００００００（ｎ）〜ＢＭ１１１１１１（ｎ）を計算し出力する。一方、ハーフクロックサンプリング時には図示しない方法により、（式４−１）〜（式４−２６）に示される式の各第１項をゼロに置き換えた場合の計算結果となるようにブランチメトリックＢＭ００００００（ｎ）〜ＢＭ１１１１１１（ｎ）を生成し出力する。ＡＣＳ２００５は入力されたブランチメトリックＢＭ００００００（ｎ）〜ＢＭ１１１１１１（ｎ）とＰＭメモリ２００６から入力される２時刻前におけるパスメトリックＰＭ００００（ｎ−２）〜ＰＭ１１１１（ｎ−２）から、現時刻におけるパス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）と現時刻におけるパスメトリックＰＭ００００（ｎ）〜ＰＭ１１１１（ｎ）を計算する。計算したパス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）はパスメモリ２００７へ入力され、現時刻におけるパスメトリックＰＭ００００（ｎ）〜ＰＭ１１１１（ｎ）はＰＭメモリ２００６に上書きされる。パスメモリ２００７は入力されたパス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）に基づき、内部で保持しているパスの遷移状態情報の更新を行い、パスの遷移状態情報をもとに復号データを生成してデコーダ１１３へ入力する。

【0041】

図２３に図２０のＰＬＬ２００１の構成の一例を示す。第１の実施例のＰＬＬ１０６の構成の一例である図２と相違するのは、制御部２００８、セレクタ２３０１である。同一符号のものは図１と同等であるため説明を省略する。ＶＣＯ２０３は常に再生信号に同期したチャネルクロックを生成し、セレクタ２３０１へ入力する。１／２分周器２０４で生成したハーフクロックは、ＰＬＬ２００１の出力として後段の回路に入力される一方で、セレクタ２３０１にも入力される。セレクタ２３０１は制御部２００８からの制御に基づきハーフクロックとチャネルクロックから１つを選択し出力する。

【0042】

図２４に図２０のＡＣＳ２００５の詳細を示す。
ＡＣＳ２００５では、ＢＭ加算回路２００４で計算されたブランチメトリックＢＭ００００００（ｎ）〜ＢＭ１１１１１１（ｎ）とＰＭメモリ２００６に記録されている２時刻前のパスメトリックＰＭ００００（ｎ−２）〜ＰＭ１１１１（ｎ−２）を用いて、Ａ型ＡＣＳ２４０１,２４０２，２４０３，２４０８，２４０９，２４１０及びＢ型ＡＣＳ２４０４，２４０５，２４０６，２４０７により現時刻のパス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）と（式４−２７）〜（式４−３６）に示される現時刻のパスメトリックＰＭ００００（ｎ）〜ＰＭ１１１１（ｎ）を計算する。現時刻のパスメトリックＰＭ００００（ｎ）〜ＰＭ１１１１（ｎ）はＰＭメモリ２００６へ上書きされ、パス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）は後段のパスメモリ２００７へ出力される。

【0043】

図２５に図２０のパスメモリ２００７の詳細を示す。
ＡＣＳ２００５から入力されるパス選択信号ＳＥＬ００００（ｎ）〜ＳＥＬ１１１１（ｎ）に基づいてセレクタ２５０１_１〜２５１０_１，２５０１_２〜２５１０_２，２５０１_ｋ〜２５１０_ｋは複数の入力から１つを選択し、それぞれ遅延回路２５１１_１〜２５２０_１，２５１１_２〜２５２０_２，２５１１_ｋ〜２５２０_ｋへ格納する。ここで図２５においてｋはパスメモリ内に記録する遷移状態情報の遷移段数を示す。遅延回路２５１１_ｋ〜２５２０_ｋから入力されるパスメモリ最終段データを用いて多数決回路２５２１は多数決による判定処理を行い、復号データを出力する。ハーフクロックサンプリング動作時にはパスメモリ最終段データのうち、遷移状態の縮退により同じ値となるペアが４組存在する。この場合には、多数決結果に重複するデータが影響しないように各ペアのうち片方のデータだけを多数決に用いるなどの方法を行えばよい。

【0044】

以上で説明したハーフクロックサンプリング及びチャネルクロックサンプリング両対応ビタビ復号を用いれば、光ディスクからの再生信号に含まれる歪みや雑音が少ない場合（例えば高品質ディスク再生時など）には、ハーフクロックサンプリングに対応したビタビ復号を適用することで消費電力の低減を行い、再生信号に含まれる歪みや雑音が多い場合（例えば粗悪ディスク再生時など）には、チャネルクロックサンプリングに対応したビタビ復号へ変更することで復号精度の改善を行うというように再生信号の品質に応じて適切なビタビ復号を切り替えることが可能となる。ハーフクロックサンプリング動作とチャネルクロックサンプリング動作の切り替え判定方法としては、前記の実施例で述べたように、リトライ動作時および倍速動作に伴い切り替えの判定を行うという方法や、判別したディスクの種類に基づいて切替えの判定を行うという方法を用いれば良い。また、ユーザーがチャネルクロックサンプリングまたはハーフクロックサンプリングの動作を予め選択して設定しておいてもよい。

【0045】

またチャネルクロックサンプリング動作とハーフクロックサンプリング動作を同一のビタビ復号回路を用いて実現できるため小さい回路規模での実現が可能である。本実施例では、ハーフクロックサンプリング時において、遷移状態の縮退が生じることにより重複する演算結果の影響を防ぐため、重複した演算結果を多数決処理の対象から除外する方法を用いたが、縮退が生じる遷移状態に対する演算器を停止させる方法を用いてもかまわない。

【0046】

また、上記のビタビ復号でのパーシャルレスポンスは適応的に変化させる値でも固定値でもどちらでもよい、またＰＲＭＬの拘束長も記述された長さに制限されるものではない。上記では実施例として、動作クロックをチャネルクロックの２分の１の周波数で発振するハーフクロックとしているが、これはチャネルクロックを任意の値で分周した周波数を用いても構わない。
＜第５の実施例＞
本実施例は、ハーフクロックサンプリングに対応したビタビ復号において、補間処理を用いてハーフクロックサンプリングにより間引きされた再生信号に相当する信号を生成し、チャネルクロックサンプリングを擬似的に行う擬似チャネルクロックサンプリングを用いることで、復号精度の低下を改善することが可能な実施例である。

【0047】

図２６に本発明の第５の実施例である情報再生装置の構成図を示す。第４の実施例の情報再生装置である図２０と相違するのはＰＬＬ１０６、補間回路２６０１、制御部２６０２である。同一符号のものは図２０と同等であるため説明を省略する。また上記において既出のものについても説明を省略する。

【0048】

図２６のように補間回路２６０１は等化回路１０７からの波形等化された再生信号を用いて補間処理を行い、ハーフクロックサンプリングにより間引きされた再生信号に相当する信号を生成する。そして補間により生成した信号をＢＭＣ２０１０へ出力し、等化回路１０７から入力された波形等化後の再生信号をＢＭＣ２００９へ出力する。

【0049】

図２７に図２６の補間回路２６０１の構成の一例を示す。
等化回路１０７からの波形等化された再生信号は遅延回路２７０１と０．５倍乗算器２７０２へ入力され、遅延回路２７０１に格納された信号は０．５倍乗算器２７０３と後段のＢＭＣ２００９へ出力される。加算器２７０４は０．５倍乗算器２７０２，２７０３により０．５倍された信号を加算し、加算結果を後段のＢＭＣ２０１０へ出力する。

【0050】

以上で説明したハーフクロックサンプリング及び擬似チャネルクロックサンプリング両対応ビタビ復号を用いれば、光ディスクからの再生信号に含まれる歪みや雑音が少ない場合（例えば高品質ディスク再生時など）には、ハーフクロックサンプリングに対応したビタビ復号を適用することで消費電力の低減を行い、再生信号に含まれる歪みや雑音が多い場合（例えば粗悪ディスク再生時など）には、補間処理を施した擬似的なチャネルクロックサンプリングに対応したビタビ復号へ変更することで復号精度の改善を行うというように再生信号の品質に応じて適切なビタビ復号を切り替えることが可能となる。ハーフクロックサンプリング動作と擬似チャネルクロックサンプリング動作の切り替え判定方法としては、前記の実施例で述べたように、リトライ動作時および倍速動作に伴い切り替えの判定を行うという方法や、判別したディスクの種類に基づいて切替えの判定を行うという方法を用いれば良い。また、ユーザーがチャネルクロックサンプリングまたはハーフクロックサンプリングの動作を予め選択して設定しておいてもよい。

【0051】

また本実施例では再生信号補間の方式として２点間の線形補間を用いたが、この方式に限定することはない。
なお、以上で述べた再生信号補間方式を用いた回路構成は本実施例に限定されるものではなく、前述の実施例においても適用可能である。
また、上記のビタビ復号でのパーシャルレスポンスは適応的に変化させる値でも固定値でもどちらでもよい、またＰＲＭＬの拘束長も記述された長さに制限されるものではない。上記では実施例として、動作クロックをチャネルクロックの２分の１の周波数で発振するハーフクロックとしているが、これはチャネルクロックを任意の値で分周した周波数を用いても構わない。

【符号の説明】

【0052】

１０１…光ディスク、
１０２…光ピックアップ、
１０３…スピンドルモータ、
１０４…ＡＦＥ、
１０５…ＡＤＣ、
１０６…ＰＬＬ、
１０７…等化回路、
１０８…ビタビ復号回路、
１０９…ＢＭＣ、
１１０…ＡＣＳ、
１１１…ＰＭメモリ、
１１２…パスメモリ、
１１３…デコーダ、
１１４…ホスト、
２０１…ＰＤ、
２０２…ＬＰＦ、
２０３…ＶＣＯ、
２０４…１／２分周器、
７０１…ＰＲ基準値メモリ、
７０２…自乗誤差演算器、
８０１…Ａ型ＡＣＳ、
８０２…Ａ型ＡＣＳ、
８０３…Ｂ型ＡＣＳ、
８０４…Ｂ型ＡＣＳ、
８０５…Ａ型ＡＣＳ、
８０６…Ａ型ＡＣＳ、
９０１…加算器、
９０２…加算器、
９０３…加算器、
９０４…比較器、
９０５…セレクタ、
１００１…加算器、
１００２…加算器、
１００３…比較器、
１００４…セレクタ、
１１０１_１〜１１０６_１…セレクタ、
１１０１_２〜１１０６_２…セレクタ、
１１０１_ｋ〜１１０６_ｋ…セレクタ、
１１０７_１〜１１１２_１…遅延回路、
１１０７_２〜１１１２_２…遅延回路、
１１０７_ｋ〜１１１２_ｋ…遅延回路、
１１１３…多数決回路、
１１１３_１…多数決回路、
１１１３_２…多数決回路、
１２０１…加算器、
１２０２…２ビット復号判定回路、
１３０１…加算器、
１３０２…加算器、
１３０３…１ビット復号判定回路、
１３０４…１ビット復号判定回路、
１４０１…適応等化回路、
１４０２…ＰＲ符号器、
１５０１…遅延回路、
１５０２…遅延回路、
１５０３…遅延回路、
１５０４…遅延回路、
１５０５…ｅ倍乗算器、
１５０６…ｄ倍乗算器、
１５０７…ｃ倍乗算器、
１５０８…ｂ倍乗算器、
１５０９…ａ倍乗算器、
１５１０…加算器、
１６０１…ＰＬＬ、
１６０２…ビタビ復号回路、
１６０３…スイッチ、
１６０４…第１ＡＣＳ、
１６０５…第１ＰＭメモリ、
１６０６…第１パスメモリ、
１６０７…第２ＡＣＳ、
１６０８…第２ＰＭメモリ、
１６０９…第２パスメモリ、
１６１０…スイッチ、
１６１１…制御部、
１７０１…セレクタ、
１８０１…Ｂ型ＡＣＳ、
１８０２…Ｂ型ＡＣＳ、
１８０３…Ｂ型ＡＣＳ、
１８０４…加算器、
１８０５…加算器、
１８０６…加算器、
１８０７…加算器、
１８０８…Ｂ型ＡＣＳ、
１８０９…Ｂ型ＡＣＳ、
１８１０…Ｂ型ＡＣＳ、
１９０１_１〜１９０６_１…セレクタ、
１９０１_２〜１９０６_２…セレクタ、
１９０１_ｋ〜１９０６_ｋ…セレクタ、
１９０７_１〜１９１６_１…遅延回路、
１９０７_２〜１９１６_２…遅延回路、
１９０７_ｋ〜１９１６_ｋ…遅延回路、
１９１７…多数決回路、
２００１…ＰＬＬ、
２００２…ビタビ復号回路、
２００３…スイッチ、
２００４…ＢＭ加算回路、
２００５…ＡＣＳ、
２００６…ＰＭメモリ、
２００７…パスメモリ、
２００８…制御部、
２００９…ＢＭＣ、
２０１０…ＢＭＣ、
２３０１…セレクタ、
２４０１…Ａ型ＡＣＳ、
２４０２…Ａ型ＡＣＳ、
２４０３…Ａ型ＡＣＳ、
２４０４…Ｂ型ＡＣＳ、
２４０５…Ｂ型ＡＣＳ、
２４０６…Ｂ型ＡＣＳ、
２４０７…Ｂ型ＡＣＳ、
２４０８…Ａ型ＡＣＳ、
２４０９…Ａ型ＡＣＳ、
２４１０…Ａ型ＡＣＳ、
２５０１_１〜２５１０_１…セレクタ、
２５０１_２〜２５１０_２…セレクタ、
２５０１_ｋ〜２５１０_ｋ…セレクタ、
２５１１_１〜２５２０_１…遅延回路、
２５１１_２〜２５２０_２…遅延回路、
２５１１_ｋ〜２５２０_ｋ…遅延回路、
２５２１…多数決回路、
２６０１…補間回路、
２６０２…制御部、
２７０１…遅延回路、
２７０２…０．５倍乗算器、
２７０３…０．５倍乗算器、
２７０４…加算器、
２８０１…復調回路、
２８０２…誤り訂正回路、
２８０３…デスクランブル回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】