特許 5754247 ミキサ回路及びミキサ回路の動作方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5754247

(24)【登録日】2015年6月5日

(45)【発行日】2015年7月29日

(54)【発明の名称】ミキサ回路及びミキサ回路の動作方法

(51)【国際特許分類】

   H03D 7/12 20060101AFI20150709BHJP

   H03D 7/14 20060101ALI20150709BHJP

【ＦＩ】

   H03D7/12 C

   H03D7/14 C

【請求項の数】8

【全頁数】19

(21)【出願番号】特願2011-121672(P2011-121672)

(22)【出願日】2011年5月31日

(65)【公開番号】特開2012-249239(P2012-249239A)

(43)【公開日】2012年12月13日

【審査請求日】2014年1月28日

(73)【特許権者】

【識別番号】308014341

【氏名又は名称】富士通セミコンダクター株式会社

(74)【代理人】

【識別番号】100094525

【弁理士】

【氏名又は名称】土井 健二

(74)【代理人】

【識別番号】100094514

【弁理士】

【氏名又は名称】林 恒徳

(72)【発明者】

【氏名】高橋 博樹

【審査官】 鬼塚 由佳

(56)【参考文献】

【文献】 米国特許第０４０９０１３９（ＵＳ，Ａ）

【文献】 特開２００８−１４１４５２（ＪＰ，Ａ）

【文献】 特開平０６−０２９７４８（ＪＰ，Ａ）

【文献】 特開昭６４−００２４１１（ＪＰ，Ａ）

【文献】 国際公開第２０１０／０１４９８９（ＷＯ，Ａ２）

【文献】 米国特許第０５７３２３４４（ＵＳ，Ａ）

【文献】 米国特許出願公開第２００６／００５７９９８（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｄ ７／１２

Ｈ０３Ｄ ７／１４

(57)【特許請求の範囲】

【請求項1】

直列に接続され，逆相の第１，第２の入力信号がゲートにそれぞれ入力される第１，第２のトランジスタと，
第１の電源と前記第１のトランジスタとの間に設けられ，局部発振信号によりオン，オフが制御される第１のスイッチ回路と，
前記第２のトランジスタと第２の電源との間に設けられ，前記局部発振信号により前記第１のスイッチ回路と共にオン，オフが制御される第２のスイッチ回路と，
を有し，
前記第１，第２のトランジスタの接続ノードは，出力端子に接続され，
前記第１のトランジスタが導通するときに前記第２のトランジスタが非導通になり，前記第１のトランジスタが非導通になるときに前記第２のトランジスタが導通し，
前記第１のスイッチ回路が前記第１のトランジスタを前記第１の電源に接続する時に，前記第２のスイッチ回路が前記第２のトランジスタを前記第２の電源に接続し，前記第１のスイッチ回路が前記第１のトランジスタを前記第１の電源と非接続にする時に，前記第２のスイッチ回路も前記第２のトランジスタを前記第２の電源と非接続にするミキサ回路。

【請求項2】

直列に接続され，逆相の第１，第２の入力信号がゲートにそれぞれ入力される第１，第２のトランジスタと，
第１の電源と前記第１のトランジスタとの間に設けられ，局部発振信号によりオン，オフが制御される第１のスイッチ回路と，
前記第２のトランジスタと第２の電源との間に設けられ，前記局部発振信号により前記第１のスイッチ回路と共にオン，オフが制御される第２のスイッチ回路と，
を有し，
前記第１，第２のトランジスタの接続ノードは，出力端子に接続され，
前記第１のスイッチ回路は，前記第１の電源と，前記第１，第２の電源の間の第１の中間電圧との間に設けられ，前記局部発振信号を入力し，出力が前記第１のトランジスタのソースに接続された第１のCMOSインバータを有し，
前記第２のスイッチ回路は，前記第２の電源と，前記第１の中間電圧及び前記第２の電源の間の第２の中間電圧との間に設けられ，前記局部発振信号の逆相信号を入力し，出力が前記第２のトランジスタのドレインに接続された第２のCMOSインバータを有するミキサ回路。

【請求項3】

直列に接続され，逆相の第１，第２の入力信号がゲートにそれぞれ入力される第１，第２のトランジスタと，
第１の電源と前記第１のトランジスタとの間に設けられ，局部発振信号によりオン，オフが制御される第１のスイッチ回路と，
前記第２のトランジスタと第２の電源との間に設けられ，前記局部発振信号により前記第１のスイッチ回路と共にオン，オフが制御される第２のスイッチ回路と，
を有し，
前記第１，第２のトランジスタの接続ノードは，出力端子に接続され，
さらに，前記出力端子の電位に応じたコモン電位と前記第１，第２の電源の間の中間電位との誤差に応じて第１のバイアス電圧を生成し，前記第１のトランジスタのゲートに出力するコモンモードフィードバック回路を有するミキサ回路。

【請求項4】

請求項１乃至３のいずれかに記載された第１，第２のミキサユニットを有し，
前記第１，第２のミキサユニットには，前記第１，第２の入力信号が互いに逆相で入力され，前記局部発振信号も互いに逆相であるダブルバランス型ミキサ回路。

【請求項5】

請求項１乃至３のいずれかに記載された第１，第２，第３，第４のミキサユニットを有し，
前記第１，第２のミキサユニットには，前記第１，第２の入力信号が互いに逆相で入力され，前記局部発振信号も互いに逆相であり，
前記第３，第４のミキサユニットには，前記第１，第２の入力信号が互いに逆相で入力され，前記局部発振信号も互いに逆相であり，
前記第１のミキサユニットの前記第１の入力信号と、前記第３のミキサユニットの前記第１の入力信号とは、０°と９０°の位相関係を有し，
前記第１のミキサユニットの前記局部発振信号と、前記第３のミキサユニットの前記局部発振信号とは、０°と９０°の位相関係を有するクアドラチャ・ミキサ回路。

【請求項6】

直列に接続された第１，第２のトランジスタのゲートに，逆相の第１，第２の入力信号を入力し，
第１の電源と前記第１のトランジスタとの間に設けられた第１のスイッチ回路と，前記第２のトランジスタと第２の電源との間に設けられた第２のスイッチ回路とを，局部発振信号によりオン，オフし，
前記第１，第２のトランジスタの接続ノードの出力端子から前記第１，第２の入力信号と前記局部発振信号とでミキシングされた信号を出力し，
前記第１のトランジスタが導通するときに前記第２のトランジスタが非導通になり，前記第１のトランジスタが非導通になるときに前記第２のトランジスタが導通し，
前記第１のスイッチ回路が前記第１のトランジスタを前記第１の電源に接続する時に，前記第２のスイッチ回路が前記第２のトランジスタを前記第２の電源に接続し，前記第１のスイッチ回路が前記第１のトランジスタを前記第１の電源と非接続にする時に，前記第２のスイッチ回路も前記第２のトランジスタを前記第２の電源と非接続にするミキサ回路の動作方法。

【請求項7】

直列に接続された第１，第２のトランジスタのゲートに，逆相の第１，第２の入力信号を入力し，
第１の電源と前記第１のトランジスタとの間に設けられた第１のスイッチ回路と，前記第２のトランジスタと第２の電源との間に設けられた第２のスイッチ回路とを，局部発振信号によりオン，オフし，
前記第１，第２のトランジスタの接続ノードの出力端子から前記第１，第２の入力信号と前記局部発振信号とでミキシングされた信号を出力し，
前記第１のスイッチ回路は，前記第１の電源と，前記第１，第２の電源の間の第１の中間電圧との間に設けられ，前記局部発振信号を入力し，出力が前記第１のトランジスタのソースに接続された第１のCMOSインバータを有し，
前記第２のスイッチ回路は，前記第２の電源と，前記第１の中間電圧及び前記第２の電源の間の第２の中間電圧との間に設けられ，前記局部発振信号の逆相信号を入力し，出力が前記第２のトランジスタのドレインに接続された第２のCMOSインバータを有するミキサ回路の動作方法。

【請求項8】

直列に接続された第１，第２のトランジスタのゲートに，逆相の第１，第２の入力信号を入力し，
第１の電源と前記第１のトランジスタとの間に設けられた第１のスイッチ回路と，前記第２のトランジスタと第２の電源との間に設けられた第２のスイッチ回路とを，局部発振信号によりオン，オフし，
前記第１，第２のトランジスタの接続ノードの出力端子から前記第１，第２の入力信号と前記局部発振信号とでミキシングされた信号を出力し，
さらに，前記出力端子の電位に応じたコモン電位と前記第１，第２の電源の間の中間電位との誤差に応じて第１のバイアス電圧を生成し，前記第１のトランジスタのゲートに出力するコモンモードフィードバック回路を有するミキサ回路の動作方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は，ミキサ回路に関する。

【背景技術】

【0002】

ミキサ回路は，２つの信号を乗算する回路である。通信システムにおいて，送信装置は，ベースバンドの信号に局部発振信号を乗算するアップコンバート用のミキサ回路を有し，受信装置は，受信した高周波信号に局部発振信号を乗算するダウンコンバート用のミキサ回路を有する。このようなミキサ回路は，いずれも高周波回路（RF回路）である。

【0003】

一般に高周波回路は，インピーダンス変換回路を介して負荷を駆動する。インピーダンス変換回路は，高いQ値の受動素子で構成されるので，高いQ値に起因して周波数帯域幅が狭いという宿命的な課題を有する。近年の携帯電話などの無線通信機器は，対応すべき周波数帯域数が多いので，それぞれ周波数帯域が異なる複数のインピーダンス変換回路を設ける必要があり，高周波回路の規模が大きくなる。

【0004】

高周波回路の一つであるミキサ回路も例外ではなく，従来のミキサ回路は，高いQ値を有する受動素子によるインピーダンス変換回路を有するため，周波数帯域が狭く，上記同様に，対応すべき周波数帯域それぞれにインピーダンス変換回路が必要になる。

【0005】

図１５は，ギルバートセルとして知られている能動ミキサである。例えば，非特許文献１に記載されている。N型MOSトランジスタM41のゲートに入力信号vbbが入力され，ソースが共通に接続されたN型MOSトランジスタM43,M44のゲートには互いに逆相の局部発振信号clk(+),clk(-)がそれぞれ入力され，トランジスタM43,M44のドレインと電源電圧vddとの間に抵抗R41,R42を有する負荷回路が設けられている。また，トランジスタM43,M44のドレインは，出力vout(+),vout(-)に接続されている。入力信号vbbは，例えばベースバンド回路が生成したベースバンド信号，またはアンテナで受信した高周波信号である。負荷回路に抵抗に代えてインダクタを設ける場合もある。

【0006】

入力信号vbbによりトランジスタM41のドレイン電流が変化し，トランジスタM43,M44は局部発振信号clk(+),clk(-)によりスイッチングされ，トランジスタM41のドレイン電流は負荷回路の抵抗R41,R42に交互に供給される。そのため，出力vout(+),vout(-)は，入力信号vbbに矩形波の局部発振信号clkが乗算された信号になる。

【0007】

ミキサ回路は，以下の特許文献１乃至３，非特許文献１乃至４に記載されている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特表２００６−５２７５６５号公報

【特許文献2】特開２０１０−２８５１１号公報

【特許文献3】特開平０９−１３５１２２号公報

【非特許文献】

【0009】

【非特許文献1】RFマイクロエレクトロニクス，黒田忠広監訳，P200-201

【非特許文献2】Christopher Jones, Analog Devices, “Direct-Conversion WCDMA Transmitter with -163dBc/Hz Noise at 190MHz Offset”, ISSCC 2007

【非特許文献3】Petri Eloranta , Nokia, “A Multimode Transmitter in 0.13 _m CMOS Using Direct-Digital RF Modulator”, ISSCC 2007

【非特許文献4】Barrie Gilbert, “A Precise Four-Quadrant Multiplier with Subnanosecond Response”, IEEE Journal of Solid-State Circuits, Vol. 3, No. 4 (1968)

【発明の概要】

【発明が解決しようとする課題】

【0010】

ギルバートセル型のミキサ回路は，低周波の場合は負荷回路に抵抗が用いられるが，抵抗値を高くすることで利得を大きくできる反面，抵抗R41,R42による電圧降下のため出力vout(+),vout(-)の出力電圧（振幅の最高値(波高値)）を高くできず，飽和出力と効率が悪くなる。一方，高周波の場合は負荷回路にインダクタが用いられ，出力電圧を電源電圧vddよりも高くでき，飽和出力と効率を良くできる反面，共振点付近の狭い周波数帯域しか利用できない。

【0011】

従って、広帯域での動作を可能にするためには，利用する周波数帯域毎に対応する共振周波数を有するインピーダンス変換回路を持った複数のミキサ回路を併設する必要がある。

【0012】

さらに，ギルバートセル型のミキサ回路は，差動回路であるので，出力vout(+),vout(-)が差動出力であり，差動単相変換回路が必要になる。

【0013】

そこで，広帯域で高効率なミキサ回路が望まれる。また，インピーダンス変換回路を必要としないミキサ回路が望まれる。可能であれば，周波数変換機能，差動単相変換機能，インピーダンス変換機能，電力合成機能のすべてを有するミキサ回路が望ましい。

【課題を解決するための手段】

【0014】

ミキサ回路の第１の側面は，直列に接続され，逆相の第１，第２の入力信号がゲートにそれぞれ入力される第１，第２のトランジスタと，
第１の電源と前記第１のトランジスタとの間に設けられ，局部発振信号によりオン，オフが制御される第１のスイッチ回路と，
前記第２のトランジスタと第２の電源との間に設けられ，前記局部発振信号により前記第１のスイッチ回路と共にオン，オフが制御される第２のスイッチ回路と，
を有し，
前記第１，第２のトランジスタの接続ノードは，出力端子に接続される。

【発明の効果】

【0015】

第１の側面によれば，広帯域で，低出力インピーダンスのミキサ回路を提供できる。

【図面の簡単な説明】

【0016】

【図1】クアドラチャ・ミキサを示す図である。

【図2】本実施の形態におけるミキサ回路を示す図である。

【図3】図２のミキサ回路の入力信号と局部発振信号と出力信号の一例を示す図である。

【図4】第１の実施の形態におけるミキサ回路と動作波形とを示す図である。

【図5】第１の実施の形態におけるミキサ回路と図４とは別の動作波形とを示す図である。

【図6】第２の実施の形態におけるダブルバランス型ミキサ回路を示す図である。

【図7】図６のダブルバランス型ミキサ回路の動作波形図である。

【図8】図６のダブルバランス型ミキサ回路の別の動作波形図である。

【図9】第３の実施の形態におけるクアドラチャ・ミキサ回路を示す図である。

【図10】図９のクアドラチャ・ミキサ回路の動作波形図である。

【図11】図９のクアドラチャ・ミキサ回路の別の動作波形図である。

【図12】ギルバートセルで構成したクアドラチャ・ミキサ回路と，図９のクアドラチャ・ミキサ回路の出力インピーダンスを示すスミスチャート図である。

【図13】ギルバートセルで構成したクアドラチャ・ミキサ回路と，図９のクアドラチャ・ミキサ回路の電圧利得の周波数特性を示す図である。

【図14】ギルバートセルで構成したクアドラチャ・ミキサ回路と，図９のクアドラチャ・ミキサ回路のキャリアリークの比較を示す図である。

【図15】ギルバートセルとして知られている能動ミキサである。

【発明を実施するための形態】

【0017】

図１は，クアドラチャ・ミキサを示す図である。図１（A）に示したクアドラチャ・ミキサは，ベースバンド信号の差動のIチャネル信号I,Ixと差動のQチャネル信号Q,Qxとに，４相の局部発振信号LO_1,LO_2,LO_3,LO_4をそれぞれ乗算する回路である。NMOSトランジスタを有する４つのミキサ回路がそれぞれの乗算を行い，乗算された信号が出力端子voutに合成される。Iチャネル信号I,Ixは，位相が０°と１８０°の局部発振信号LO_1,LO_2でそれぞれ乗算され，Qチャネル信号Q,Qxは，位相が９０°と２７０°の局部発振信号LO_3,LO_4でそれぞれ乗算される。

【0018】

図１（B）には，４相の局部発振信号LO_1,LO_2,LO_3,LO_4が示されている。一例としてデューティ比が２５％のクロック信号である。

【0019】

図１（A）のクアドラチャ・ミキサは，４つの受動ミキサ回路で構成され，各受動ミキサ回路は，４相の局部発振信号によりそれぞれオンオフ制御される受動電圧スイッチ(passive voltage switch)である。これに対して，本実施の形態におけるミキサ回路は，能動電圧スイッチ(active voltage switch)であり，そのミキサ回路を組み合わせてダブルバランス型ミキサ回路や，クアドラチャ・ミキサ回路を構成する。

【0020】

[実施の形態のミキサ回路の基本構成]
図２は，本実施の形態におけるミキサ回路を示す図である。図２（A）は，図１の各ミキサ回路の構成を示し，あるバイアス電圧VBにバイアスされた入力信号vbbが，局部発振信号clkでチョッパされ，入力信号に局部発振信号が乗算された（ミキシングされた）信号voutが出力される。

【0021】

図２（B）に本実施の形態のミキサ回路の基本構成が示されている。このミキサ回路は，直列に接続され，逆相の第１，第２の入力信号vbb(+),vbb(-)がゲートにそれぞれ供給される第１，第２のトランジスタMa,Mbと，第１の電源(グランドvss)と第１のトランジスタMaのソースとの間に設けられ，局部発振信号clkによりオン，オフが制御される第１のスイッチ回路sw1と，第２のトランジスタMbのドレインと第２の電源(高電位電源vdd)との間に設けられ，局部発振信号clkにより第１のスイッチ回路sw1と共にオン，オフが制御される第２のスイッチ回路sw2とを有し，第１，第２のトランジスタの接続ノードは，出力端子voutに接続される。

【0022】

すなわち，第１，第２のスイッチ回路sw１，sw２がオンになると，第１，第２のトランジスタMa,Mbを有するプッシュプル回路が入力信号を反転増幅して出力端子voutに出力信号を出力し，第１，第２のスイッチ回路sw１，sw２がオフになると，プッシュプル回路の反転増幅動作は行われない。

【0023】

図２（B）の例では，第１のトランジスタMaのゲートには，正相の入力信号vbb(+)がバイアス電圧VB1でバイアスされて入力され，第２のトランジスタMbのゲートには，逆相の入力信号vbb(-)がバイアス電圧VB2でバイアスされて入力されている。これらのバイアス電圧VB1,VB2は，必要に応じて適切な電圧が選ばれる。

【0024】

図３は，図２のミキサ回路の入力信号と局部発振信号と出力信号の一例を示す図である。第２の入力信号VB2+vbb(-)と第１の入力信号VB1+vbb(+)とは，位相が１８０°異なる逆相の信号である。この例は，例えばベースバンドの矩形波の信号である。第１，第２のトランジスタMa,Mbは，例えばN型MOSトランジスタであり，逆相の入力信号に応じて，一方のトランジスタが動作領域に入る(導通する)と他方のトランジスタが非動作領域に入り(非導通になり)，第１，第２のトランジスタMa,Mbとバイアス電圧VB1,VB2の電圧シフトによりAB級プッシュプル回路を構成する（VB1,VB2の電圧シフト値によってプッシュプル回路の動作級は変えられる）。

【0025】

すなわち，第１の入力信号VB1+vbb(+)がHレベル，第２の入力信号VB2+vbb(-)がLレベルの時は，第１のトランジスタMaが動作領域に入り(導通し)，第２のトランジスタMbが非動作領域に入る（非導通になる）。逆に，第１の入力信号VB1+vbb(+)がLレベル，第２の入力信号VB2+vbb(-)がHレベルの時は，第１のトランジスタMaが非動作領域に入り（非導通になり），第２のトランジスタMbが動作領域に入る（導通する）。

【0026】

一方，局部発振信号clkは，高い周波数のパルス信号である。そして，局部発振信号clkがHレベルの時に，第１，第２のスイッチ回路sw1,sw2は，第１のトランジスタMaのソースをグランド電源vssに，第２のトランジスタMbのドレインを高電位電源vddにそれぞれ接続する。逆に，局部発振信号clkがLレベルの時には，第１，第２のスイッチ回路sw1,sw2は，第１のトランジスタMaのソースをグランド電源vssと非接続に，第２のトランジスタMbのドレインを高電位電源vddと非接続にする。

【0027】

図３に示されるとおり，局部発振信号clkがHレベルのときに，第１，第２のスイッチsw1,sw2がオンになり，トランジスタMa,Mbを有するプッシュプル回路が両電源vss,vddに接続され，入力信号vbbを反転増幅する。一方，局部発振信号clkがLレベルのときに，第１，第２のスイッチsw1,sw2がオフになり，プッシュプル回路の反転増幅動作は行われず，出力端子voutはハイインピーダンス状態になり，出力端子voutに接続された負荷回路によりLレベルに低下する。

【0028】

その結果，図３の出力信号voutは，局部発振信号clkが入力信号vbb(-)の包絡線を有する信号になっている。つまり，出力信号voutは，入力信号vbb(-)に局部発振信号clkを乗算した信号である。このことは，図２のミキサ回路が，ベースバンドの入力信号を局部発振信号clkの周波数にアップコンバートされたことを意味する。また，図２のミキサ回路は，入力信号が高周波信号であれば，その入力信号を局部発振信号clkの周波数でダウンコンバートした出力信号voutを生成する。

【0029】

また，差動の入力信号から単相の出力信号が生成されているので，図２のミキサ回路は，差動単相変換機能を有する。そして，第２のトランジスタMbはソースフォロアと等価であるので，低インピーダンスであり，出力にどんな負荷が接続されてもそれを駆動することができ，別途インピーダンス変換回路の追加を必要としない。その上，ギルバートセル型のミキサ回路のようにインダクタやキャパシタを有するインピーダンス変換回路を持たないので，共振周波数に限定されることなく，広い帯域を有し，複数の帯域毎に回路を分岐させる必要がない。また，負荷回路を抵抗で構成しているギルバートセル型のミキサ回路に比べて，電圧降下による出力電圧の波高値の制限がなく，出力voutの電圧振幅を電源電圧vddのレベルまで取ることができ，高い飽和出力と高い効率を有する。そして，後述するとおり，複数のミキサ回路を組み合わせることでそれらの電力を合成することができる。

【0030】

[第１の実施の形態，ミキサ回路]
図４は，第１の実施の形態におけるミキサ回路と動作波形とを示す図である。NMOSトランジスタM3,M4が，第１，第２のトランジスタMa,Mbに該当する。トランジスタM3のゲートには，正側の入力信号vsig_bb(+)がキャパシタC1を介して入力され，さらに，第１のバイアス電圧bias1が抵抗R1を介して供給されている。一方，トランジスタM4のゲートには，負側の入力信号vsig_bb(-)がキャパシタC2を介して入力され，第２のバイアス電圧bias2が抵抗R2を介して供給される。これらのバイアス電圧は，トランジスタM3,M4を適切に駆動するための任意の電圧である。

【0031】

図４の例では，第１のバイアス電圧bias1は，出力電圧voutと，電源vdd_Uとグランド電源vss=0Vとの間の電圧vdd_U/2との差分を誤差アンプamp1で反転増幅した電圧である。このコモンモードフィードバック回路COMFにより，出力信号voutのコモン電圧は，電圧vdd_U/2に制御される。

【0032】

第１のトランジスタM3とグランド電源vssとの間の第１のスイッチは，第１の局部発振信号vsig_clk(+)が入力され，出力がトランジスタM3のソースに接続されるCMOSインバータを有している。このCMOSインバータは，NMOSトランジスタM1とPMOSトランジスタM2とが，グランド電位vssと中間電圧vdd_Lとの間に接続されている。第１の局部発振信号vsig_clk(+)がHレベルのときに，NMOSトランジスタM1がオンになり，第１のトランジスタM3のソースをグランド電源vssに接続し，第１の局部発振信号vsig_clk(+)がLレベルのときに，PMOSトランジスタM2がオンになり，第１のトランジスタM3のソースをグランド電源vssから非接続にする。

【0033】

同様に，第２のトランジスタM4と高い電源vdd_Uとの間の第２のスイッチは，第２の局部発振信号vsig_clk(-)が入力され，出力がトランジスタM4のドレインに接続されるCMOSインバータを有している。このCMOSインバータは，NMOSトランジスタM5とPMOSトランジスタM6とが，中間電圧vdd_U-vdd_Lと高い電源vdd_Uとの間に接続されている。第２の局部発振信号vsig_clk(-)は，第１の局部発振信号vsig_clk(+)と逆相であり，第２の局部発振信号がLレベルのときに，PMOSトランジスタM6がオンになり，第２のトランジスタM4のドレインを高い電源vdd_Uに接続し，第２の局部発振信号vsig_clk(-)がHレベルのときに，NMOSトランジスタM5がオンになり，第２のトランジスタM4のドレインを高い電源vdd_Uから非接続にする。

【0034】

すなわち，第１のスイッチに対応するNMOSトランジスタM1と,第２のスイッチに対応するPMOSトランジスタM6とは，位相が１８０°異なる逆相の第１，第２の局部発振信号vsig_clk(+), vsig_clk(-)が，H,Lレベルになるときに導通し，L,Hレベルになるときに非導通になる。すなわち，図２の第１，第２のスイッチと同様の動作である。

【0035】

図４の波形図に示されるとおり，局部発振信号vsig_clk(+),vsig_clk(-)がH,Lレベルになるとき，第１，第２のトランジスタM3,M4を有するプッシュプル回路が，グランド電源vssと高い電源vdd_Uとの間に接続され，入力信号vsig_bb(+), vsig_bb(-)を増幅する。一方，局部発振信号vsig_clk(+),vsig_clk(-)がL,Hレベルになるとき，第１，第２のトランジスタM3,M4を有するプッシュプル回路が，グランド電源vssと高い電源vdd_Uとから切り離され，増幅動作せず，出力信号voutは負荷回路によりグランド電源電位に低下する。

【0036】

したがって，出力信号voutは，入力信号vsig_bb(+)の反転信号の包絡線を有する第１の局部発振信号vsig_clk(+)の波形になっている。つまり，出力端子voutから，入力信号vsig_bb(-)を局部発振信号vsig_clk(+)でミキシングされた同相合成信号が局部発振信号の１８０°間隔で出力される。

【0037】

コモンモードフィードバック回路COMFにより，出力信号voutのコモン電位が中間電圧vdd_U/2に維持される。すなわち，出力信号voutのコモン電位が中間電圧vdd_U/2より低下すると，第１のバイアス電圧bias1の電位が低下し，第１のトランジスタM3 のドレイン電流が減ることでオン抵抗が上がり出力信号voutのコモン電位は上昇する。逆に，出力信号voutのコモン電位が中間電圧vdd_U/2より上昇すると，第１のバイアス電圧bias1の電位が上昇し，第１のトランジスタM3 のドレイン電流が増えることでオン抵抗が下がり出力信号voutのコモン電位は低下する。

【0038】

図５は，第１の実施の形態におけるミキサ回路と，図４とは別の動作波形を示す図である。図５のミキサ回路は，図４と同じである。そして，図５の動作波形では，入力信号vsig_bb(+), vsig_bb(-)が，正弦波ではなく，矩形波になっている。そのため，出力信号voutも包絡線が矩形波になっている。

【0039】

図４，５のミキサ回路は，図２のミキサ回路と同様に，入力信号を局部発振信号の周波数でアップコンバートまたはダウンコンバートする周波数変換機能を有する。さらに，図４，５のミキサ回路は，差動入力信号から単相の出力信号voutを生成しており，差動単相変換機能を有する。そして，図４，５のミキサ回路は，NMOSトランジスタM4がソースフォロアとして動作するので，出力インピーダンスが低く，例えば５０Ωの負荷回路に対してインピーダンス変換回路を必要とせず，負荷回路を直接駆動することができる。

【0040】

また，インダクタやキャパシタなどを有しないので，インピーダンス特性に虚数成分がなく，広い周波数範囲において入出力特性がフラットであり、広帯域での動作が可能となる。したがって，ギルバートセル型のミキサ回路のように複数の回路を併設して周波数帯域を広げる必要はない。

【0041】

［第２の実施の形態，ダブルバランス型ミキサ回路］
図６は，第２の実施の形態におけるダブルバランス型ミキサ回路を示す図である。このダブルバランス型ミキサ回路は，図４，５に示したミキサ回路を２つ並列に設け，それぞれの入力信号と局部発振信号を逆相にし，それぞれの出力端子を接続している。つまり，入力信号も局部発振信号も共に差動入力にしたダブルバランス型のミキサ回路である。ダブルバランス型であるので，局部発振信号が相殺され，局部発振信号の周波数成分であるキャリアリーク（ローカルフィードスルー）の発生を抑制することができる。しかも，後述するとおり，プッシュプル回路のソースフォロアトランジスタM4,M14の位相補償機能により，入力信号のバイアス電圧に変動が生じても出力信号の位相を保存することができ，ダブルバランス型ミキサ回路の局部発振信号を相殺する機能（キャリアリークの発生を抑制する機能）を妨げることがない。

【0042】

図６の左側のミキサ回路circuit1は，図４，５のミキサ回路と同じである。それに対して，右側のミキサ回路circuit2では，第１，第２のNMOSトランジスタM13,M14のゲートに，左側のトランジスタM3,M4とは逆相で，負側入力信号vsig_bb(-)と正側入力信号vsig_bb(+)とがそれぞれ供給されている。同様に，右側のミキサ回路circuit2では，トランジスタM11,M12のCMOSインバータと，トランジスタM15,M16のCMOSインバータには，左側とは逆相で，局部発振信号vsig_clk(-), vsig_clk(+)が入力されている。そして，左側のミキサ回路の出力端子vout1と右側のミキサ回路の出力端子vout2とが接続されて，合成された出力信号VOが生成される。

【0043】

入力信号に加えられるバイアス電圧bias1,bias2は，図４，５と同様であり，特にバイアス電圧bias1は，コモンモードフィードバック回路COMFにより生成され，出力信号VOのコモン電位が高い電源の中間電位vdd_U/2に維持される。

【0044】

図７は，図６のダブルバランス型ミキサ回路の動作波形図である。左側のミキサ回路circuit1は，局部発振信号vsig_clk(+)がHレベルの時に，NMOSトランジスタM3,M4を有するプッシュプル回路がグランド電源vssと高い電源vdd_Uに接続されるのに対して，右側のミキサ回路circuit2は，局部発振信号vsig_clk(+)がLレベルの時に，NMOSトランジスタM13,M14を有するプッシュプル回路がグランド電源vssと高い電源vdd_Uに接続される。従って，出力信号vout1は,局部発振信号vsig_clk(+)がHレベルの時に，負側の入力信号vsig_bb(-)と同じ位相の包絡線を有する信号になり，vout2は，局部発振信号vsig_clk(+)がLレベルの時に，正側の入力信号vsig_bb(+)と同じ位相の包絡線を有する信号になる。

【0045】

図８は，図６のダブルバランス型ミキサ回路の別の動作波形図である。図７と異なる点は，入力信号vsig_bb(+), vsig_bb(-)が矩形波であり，それに伴い２つの出力信号vout1,vout2も，その矩形波の包絡線を有する。それ以外は，図７と同じである。

【0046】

ダブルバランス型ミキサ回路では，２つのミキサ回路の出力端子を接続することで２つの出力信号vout1,vout2を合成し，１８０度位相の異なる局部発振信号の周波数成分を相殺することができる。例えば，入力信号が1MHzで，局部発振信号が3GHz(3000MHz)とすると，ミキシングにより出力信号には3.001GHzと，それのイメージである2.999GHz（いづれかがイメージであるが、ここでは2.999GHzをイメージとする）の周波数成分が生成される。ダブルバランス・ミキサ回路は，局部発振信号周波数成分である3.000GHzのフィードスルー（キャリアリーク）を抑制する。

【0047】

さらに，従来のギルバートセル型のダブルバランス・ミキサ回路では，入力信号のDCバイアスが差動間で僅かにずれてDCオフセットが生じると，キャリアリークの相殺作用が弱まってしまう。それに対して，図６のダブルバランス型ミキサ回路では，２つのミキサ回路が，それぞれバイアス電位が変化してDCオフセットが生じても，出力信号の位相が入力信号の位相と同位相を保ち位相変動しないソースフォロアトランジスタM4,M14を有するので，２つのミキサ回路の出力信号vout1,vout2の位相の変化が小さく，キャリアリークの相殺作用を保つことができる。

【0048】

すなわち，２つのミキサ回路において，ソース接地型のトランジスタM3,M13は，入力信号のDCオフセットに起因して位相ずれを生じるが，ソースフォロアトランジスタM4,M14の位相補償機能により，位相ずれが抑制され，キャリアリークの相殺作用を維持できる。言い換えると，プッシュプル回路のソースフォロアトランジスタM4,M14のバイアス電位にかかわらず位相変化を生じない動作が，バイアス電位により位相が変動するソース接地トランジスタM3,M13の動作を中和し，セルフ・オフセット・キャンセラ効果をもたらす。

【0049】

これにより，バイアス電位bias1，bias2を生成する回路や，コモンモードフィードバック回路COMFの精度が緩和される。つまり、バイアス電位を微調（DCオフセット調整）していた従来のキャリアリーク調整の必要性がなくなる。このことは，SSBミキサや後述のクアドラチャ・ミキサ回路において大きなメリットになる。

【0050】

［第３の実施の形態，クアドラチャ・ミキサ回路］
図９は，第３の実施の形態におけるクアドラチャ・ミキサ回路を示す図である。クアドラチャ・ミキサ回路は，図１でも示したとおり，４つのミキサ回路circuit1-4が９０°間隔で動作し，４つの出力信号vout1-4を合成して出力信号VOを生成する。

【0051】

図９中，左側の２つのミキサ回路circuit1,2は，図６のダブルバランス型ミキサ回路と同じ構成である。一方，右側のミキサ回路circuit3,4は，位相が９０°と２７０°の差動入力信号vsig_bb(90deg), vsig_bb(270deg)と，位相が９０°と２７０°の局部発振信号vsig_clk(90deg), vsig_clk(270deg)とがそれぞれ入力される。ミキサ回路circuit3内において，トランジスタM21,M22のCMOSインバータの入力信号の局部発振信号vsig_clk(90deg)とトランジスタM25,M26のCMOSインバータの入力信号の局部発振信号vsig_clk(/90deg)とは逆相である。同様に，ミキサ回路circuit4内において，トランジスタM31,M32のCMOSインバータの入力信号の局部発振信号vsig_clk(270deg)とトランジスタM35,M36のCMOSインバータの入力信号の局部発振信号vsig_clk(/270deg)とも逆相である。

【0052】

すなわち，左側の２つのミキサ回路circuit1,2は，Iチャネルの差動入力信号に位相が０°と１８０°の差動の局部発振信号を乗算し，右側のミキサ回路circuit3,4は，Qチャネルの差動入力信号に位相が９０°と２７０°の差動の局部発振信号を乗算する。

【0053】

図１０は，図９のクアドラチャ・ミキサ回路の動作波形図である。各ミキサ回路circuit1-4の局部発振信号vsig_clk(0deg), vsig_clk(180deg), vsig_clk(90deg), vsig_clk(270deg)は，それぞれ位相が９０°異なる４相クロックであり，入力信号vsig_bbも,0degと180deg,90degと270degである。４相のクロックvsig_clkは，一例として２５％のデューティ比のクロックである。

【0054】

図１０に示されるとおり，各ミキサ回路の局部発振信号vsig_clkがHレベルの時に，各プッシュプル回路が電源vdd_U, vssに接続されて，入力信号を反転増幅して出力する。そして，４つのミキサ回路は，４相の局部発振信号に応じて，９０°間隔で動作する。つまり，合成出力の波形図に示されるとおり，４つのミキサ回路circuit1-4が９０°間隔でオンになっている。

【0055】

４つの出力信号vout1-4を合成することで，局部発振信号の周波数に入力信号の周波数を加算した希望波の周波数f(vsig_clk)±f(vsig_bb)のいづれかだけを有する出力信号VOを生成することができる。つまり，f(vsig_clk)±f(vsig_bb)のうちの他方のイメージ周波数成分は，クアドラチャ・ミキサ回路であるので相殺することができる。前述の例によれば，イメージ周波数2.999GHzの成分が除去される。

【0056】

また，クアドラチャ・ミキサ回路でも，ダブルバランス型ミキサ回路が有する局部発振信号の周波数成分（キャリアリーク）を相殺する機能を有する。しかも，前述の通り入力信号の差動間DCオフセットに対してもキャリアリークの相殺作用を保つことができ，キャリアリーク調整が不要である。

【0057】

クアドラチャ・ミキサ回路は，図４，５のミキサ回路を４個並列に接続しているので，単相出力信号を生成することができ，このクアドラチャ・ミキサ回路だけでベースバンド信号をRF信号に周波数変換でき，且つパワーアンプなどの外部負荷を直接駆動することができる。また，低インピーダンスであるのでインピーダンス変換回路が不要であり，インダクタやキャパシタを使用していないので，狭帯域ではなく，広い帯域に対応可能である。

【0058】

図１１は，図９のクアドラチャ・ミキサ回路の別の動作波形図である。図１０と同様に，各ミキサ回路circuit1-4の局部発振信号vsig_clk(0deg), vsig_clk(180deg), vsig_clk(90deg), vsig_clk(270deg)は，それぞれ位相が９０°ずつ異なる４相クロックであり，入力信号vsig_bbも,0degと180deg,90degと270degと９０°ずれた差動信号である。ただし，４相のクロックvsig_clkは，図１０と異なる５０％のデューティ比のクロックである。それに伴い，図中合成出力の波形図の各回路のonの期間に示されるとおり，４つのミキサ回路は，９０°ずつ位相がずれて一部重複しながら動作している。そのため，合成された出力信号VOは，４つの出力信号vout1-4の重複した期間により高い周波数成分がスプリアス成分として残っている。しかし，キャリアリークとイメージ成分がそれぞれ相殺でき，また，キャリアリーク（DCオフセット）調整が不要であることは同じである。

【0059】

図１２は，ギルバートセルで構成したクアドラチャ・ミキサ回路と，図９のクアドラチャ・ミキサ回路の出力インピーダンスを示すスミスチャート図である。ギルバートセルで構成した場合の出力インピーダンスは破線１０に示す通りであり，周波数に依存して出力インピーダンスが変化し，単一周波数においてのみ図中１１で示す実数成分だけの出力インピーダンスが得られている。

【0060】

一方，図９の本実施の形態におけるクアドラチャ・ミキサ回路では，いずれの周波数であっても出力インピーダンスは，図中１２に示される実数成分だけである。実験では，確認した０乃至４GHzの広い周波数範囲で，出力インピーダンスがほぼ実数成分だけであった。しかも，５０Ωよりも低インピーダンスである。つまり，周波数に依存することなく低出力インピーダンスを実現（広帯域）できインピーダンス変換回路を介することなく，パワーアンプなどの負荷回路を直接駆動することができる。

【0061】

図１３は，ギルバートセルで構成したクアドラチャ・ミキサ回路と，図９のクアドラチャ・ミキサ回路の電圧利得の周波数特性を示す図である。横軸が周波数，縦軸が電圧利得（最大利得で正規化）である。横軸の周波数は，例えば，入力信号がベースバンド信号で局部発振信号が高周波である場合は，局部発振信号の周波数に対応する。

【0062】

図中の実線２０が本実施の形態のクアドラチャ・ミキサ回路の利得特性である。０乃至３GHzの広い周波数に対して一定の電圧利得を有し，その周波数範囲での利得の偏差は，約１dB程度であることが理解できる。

【0063】

それに対して，破線２１がギルバートセルで構成したクアドラチャ・ミキサ回路の利得特性である。局部発振信号の周波数２GHz(2000MHz)で所望の利得を有するが，それ以外の周波数では利得が低下している。そして，０乃至３GHzの広い周波数範囲での利得の偏差は，約１１dBと大きいことが理解できる。したがって，ギルバートセルで構成したクアドラチャ・ミキサ回路の場合は，異なる周波数でそれぞれ所望の利得を有する回路を複数個設けないと，広帯域の周波数について所望のミキシング特性を得ることができない。

【0064】

図１４は，ギルバートセルで構成したクアドラチャ・ミキサ回路と，図９のクアドラチャ・ミキサ回路のキャリアリークの比較を示す図である。図１４（A）がギルバートセルのクアドラチャ・ミキサ回路の周波数スペクトラムを，図１４（B）が本実施の形態のクアドラチャ・ミキサ回路の周波数スペクトラムを示す。いずれの場合も，ベースバンド入力信号の周波数が１MHzで，局部発振信号の周波数が２GHzであり，入力信号の差動間DCオフセット量を10mVに設定した。

【0065】

図１４（A）では，希望波の周波数2.001GHzの信号強度に対する局部発振周波数2.000GHzの信号強度は，-26dBcなのに対して，図１４（B）では，さらに-11dB低い-37dBcの値を確保している。つまり，本実施の形態のほうがDCオフセットに対してキャリアリークが小さい結果になっている。さらに，イメージ周波数1.999GHzでの信号強度についても，本実施形態である図１４（B）のほうが小さくなっている。

【0066】

以上の通り，本実施の形態のミキサ回路は，広帯域で実数成分だけの低出力インピーダンスを有するので，回路規模を小さくすることができ，インピーダンス変換回路を設けることなく負荷回路を直接駆動することができる。したがって，送信装置や受信装置のRF回路規模を小さくすることができる。さらに，本実施の形態のダブルバランス型ミキサ回路や，クアドラチャ・ミキサ回路では，DCオフセットに対してキャリアリークの相殺作用を維持することができ，別途キャリアリーク調整を必要としない。

【0067】

上記の実施の形態では，プッシュプル回路を有する第１，第２のトランジスタをNMOSトランジスタの例で示したが，PMOSトランジスタでも良い。その場合は，グランド電源側の第１のトランジスタがソースフォロアトランジスタになり，高い電源側の第２のトランジスタがソース接地トランジスタになる。

【0068】

以上の実施の形態をまとめると，次の付記のとおりである。

【0069】

（付記１）
直列に接続され，逆相の第１，第２の入力信号がゲートにそれぞれ入力される第１，第２のトランジスタと，
第１の電源と前記第１のトランジスタとの間に設けられ，局部発振信号によりオン，オフが制御される第１のスイッチ回路と，
前記第２のトランジスタと第２の電源との間に設けられ，前記局部発振信号により前記第１のスイッチ回路と共にオン，オフが制御される第２のスイッチ回路と，
を有し、
前記第１，第２のトランジスタの接続ノードは，出力端子に接続されるミキサ回路。

【0070】

（付記２）
付記１において，
前記第１のトランジスタが導通するときに前記第２のトランジスタが非導通になり，前記第１のトランジスタが非導通になるときに前記第２のトランジスタが導通し，
前記第１のスイッチ回路が前記第１のトランジスタを前記第１の電源に接続する時に，前記第２のスイッチ回路が前記第２のトランジスタを前記第２の電源に接続し，前記第１のスイッチ回路が前記第１のトランジスタを前記第１の電源と非接続にする時に，前記第２のスイッチ回路も前記第２のトランジスタを前記第２の電源と非接続にするミキサ回路。

【0071】

（付記３）
付記１または２において，
前記第１のスイッチ回路は，前記第１の電源と，前記第１，第２の電源の間の第１の中間電圧との間に設けられ，前記局部発振信号を入力し，出力が前記第１のトランジスタのソースに接続された第１のCMOSインバータを有し，
前記第２のスイッチ回路は，前記第２の電源と，前記第１の中間電圧及び前記第２の電源の間の第２の中間電圧との間に設けられ，前記局部発振信号の逆相信号を入力し，出力が前記第２のトランジスタのドレインに接続された第２のCMOSインバータを有するミキサ回路。

【0072】

（付記４）
付記１乃至３のいずれかにおいて，
さらに，前記出力端子の電位に応じたコモン電位と前記第１，第２の電源の間の中間電位との誤差に応じて第１のバイアス電圧を生成し，前記第１のトランジスタのゲートに出力するコモンモードフィードバック回路を有するミキサ回路。

【0073】

（付記５）
付記１乃至４のいずれかに記載された第１，第２のミキサユニットを有し，
前記第１，第２のミキサユニットには，前記第１，第２の入力信号が互いに逆相で入力され，前記局部発振信号も互いに逆相であるダブルバランス型ミキサ回路。

【0074】

（付記６）
付記１乃至４のいずれかに記載された第１，第２，第３，第４のミキサユニットを有し，
前記第１，第２のミキサユニットには，前記第１，第２の入力信号が互いに逆相で入力され，前記局部発振信号も互いに逆相であり，
前記第３，第４のミキサユニットには，前記第１，第２の入力信号が互いに逆相で入力され，前記局部発振信号も互いに逆相であり，
前記第１のミキサユニットの前記第１の入力信号と、前記第３のミキサユニットの前記第１の入力信号とは、０°と９０°の位相関係を有し，
前記第１のミキサユニットの前記局部発振信号と、前記第３のミキサユニットの前記局部発振信号とは、０°と９０°の位相関係を有するクアドラチャ・ミキサ回路。

【0075】

（付記７）
直列に接続された第１，第２のトランジスタのゲートに，逆相の第１，第２の入力信号を入力し，
第１の電源と前記第１のトランジスタ(Ma)との間に設けられた第１のスイッチ回路と，前記第２のトランジスタと第２の電源との間に設けられた第２のスイッチ回路とを，局部発振信号によりオン，オフし，
前記第１，第２のトランジスタの接続ノードの出力端子から前記第１，第２の入力信号と前記局部発振信号とでミキシングされた出力信号を出力するミキシング方法。

【0076】

（付記８）
付記７において，
前記第１のトランジスタが導通するときに前記第２のトランジスタが非導通になり，前記第１のトランジスタが非導通になるときに前記第２のトランジスタが導通し，
前記第１のスイッチ回路が前記第１のトランジスタを前記第１の電源に接続する時に，前記第２のスイッチ回路が前記第２のトランジスタを前記第２の電源に接続し，前記第１のスイッチ回路が前記第１のトランジスタを前記第１の電源と非接続にする時に，前記第２のスイッチ回路も前記第２のトランジスタを前記第２の電源と非接続にするミキシング方法。

【0077】

（付記９）
付記７または８に記載されたミキシング方法を行う第１，第２のミキサユニットを有し，
前記第１，第２のミキサユニットに，前記第１，第２の入力信号を互いに逆相で入力し，前記局部発振信号も互いに逆相で入力するダブルバランス型ミキサ回路のミキシング方法。

【0078】

（付記１０）
付記７または８に記載されたミキシング方法を行う第１，第２，第３，第４のミキサユニットを有し，
前記第１，第２のミキサユニットには，前記第１，第２の入力信号を互いに逆相で入力し，前記局部発振信号も互いに逆相で入力し，
前記第３，第４のミキサユニットには，前記第１，第２の入力信号を互いに逆相で入力し，前記局部発振信号も互いに逆相で入力し，
前記第１のミキサユニットの前記第１の入力信号と、前記第３のミキサユニットの前記第１の入力信号とは、０°と９０°の位相関係を有し，
前記第１のミキサユニットの前記局部発振信号と、前記第３のミキサユニットの前記局部発振信号とは、０°と９０°の位相関係を有するクアドラチャ・ミキサ回路のミキシング方法。

【符号の説明】

【0079】

Ma,Mb:第１，第２のトランジスタ
sw1,sw2:第１，第２のスイッチ
vbb(+), vbb(-):差動入力信号
clk：局部発振信号
vout:出力端子
vdd:高電位電源
vss:グランド電源

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】