特許第5756816号(P5756816)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ アルテラ コーポレイションの特許一覧

<>
  • 特許5756816-伝送線のためのシールド構造体 図000002
  • 特許5756816-伝送線のためのシールド構造体 図000003
  • 特許5756816-伝送線のためのシールド構造体 図000004
  • 特許5756816-伝送線のためのシールド構造体 図000005
  • 特許5756816-伝送線のためのシールド構造体 図000006
  • 特許5756816-伝送線のためのシールド構造体 図000007
  • 特許5756816-伝送線のためのシールド構造体 図000008
  • 特許5756816-伝送線のためのシールド構造体 図000009
  • 特許5756816-伝送線のためのシールド構造体 図000010
  • 特許5756816-伝送線のためのシールド構造体 図000011
  • 特許5756816-伝送線のためのシールド構造体 図000012
  • 特許5756816-伝送線のためのシールド構造体 図000013
  • 特許5756816-伝送線のためのシールド構造体 図000014
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5756816
(24)【登録日】2015年6月5日
(45)【発行日】2015年7月29日
(54)【発明の名称】伝送線のためのシールド構造体
(51)【国際特許分類】
   H01L 21/822 20060101AFI20150709BHJP
   H01L 27/04 20060101ALI20150709BHJP
   H01L 21/3205 20060101ALI20150709BHJP
   H01L 21/768 20060101ALI20150709BHJP
   H01L 23/522 20060101ALI20150709BHJP
【FI】
   H01L27/04 H
   H01L27/04 D
   H01L21/88 S
【請求項の数】19
【全頁数】11
(21)【出願番号】特願2012-554018(P2012-554018)
(86)(22)【出願日】2011年2月17日
(65)【公表番号】特表2013-520797(P2013-520797A)
(43)【公表日】2013年6月6日
(86)【国際出願番号】US2011025194
(87)【国際公開番号】WO2011103266
(87)【国際公開日】20110825
【審査請求日】2014年2月12日
(31)【優先権主張番号】12/709,289
(32)【優先日】2010年2月19日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】500387722
【氏名又は名称】アルテラ コーポレイション
(74)【代理人】
【識別番号】100092093
【弁理士】
【氏名又は名称】辻居 幸一
(74)【代理人】
【識別番号】100082005
【弁理士】
【氏名又は名称】熊倉 禎男
(74)【代理人】
【識別番号】100088694
【弁理士】
【氏名又は名称】弟子丸 健
(74)【代理人】
【識別番号】100103609
【弁理士】
【氏名又は名称】井野 砂里
(74)【代理人】
【識別番号】100095898
【弁理士】
【氏名又は名称】松下 満
(74)【代理人】
【識別番号】100098475
【弁理士】
【氏名又は名称】倉澤 伊知郎
(74)【代理人】
【識別番号】100170715
【弁理士】
【氏名又は名称】岡本 和道
(72)【発明者】
【氏名】チェン シューシャン
(72)【発明者】
【氏名】ワット ジェフリー ティー
【審査官】 市川 武宜
(56)【参考文献】
【文献】 特開2004−140308(JP,A)
【文献】 特開2002−050742(JP,A)
【文献】 米国特許出願公開第2002/0084756(US,A1)
【文献】 特開2006−245551(JP,A)
【文献】 特開2007−306290(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/822
H01L 21/3205
H01L 21/768
H01L 23/522
H01L 27/04
(57)【特許請求の範囲】
【請求項1】
シールド構造体であって、
集積回路上の第1の金属化層で互いに隣接する第1の平面構造体及び第2の平面構造体と、
前記集積回路上の第2の金属化層で互いに隣接する第3の平面構造体及び第4の平面構造体と、
前記第1の金属化層の前記第1及び第2の平面構造と前記第2の金属化層の前記第3及び第4の平面構造との間の第3の金属化層に配置された少なくとも1つの信号線と、
を備え、
前記第1の平面構造、前記第2の平面構造、前記第3の平面構造、及び前記第4の平面構造は、全て同じ電位であり、
前記平面構造の少なくとも1つは櫛状構造である、シールド構造体。
【請求項2】
前記第1の平面構造及び前記第2の平面構造は、前記第1の金属化層に形成された第1のアレイ及び第2のアレイの導電要素であり、前記第1のアレイの導電要素は互いに連結されて前記第2のアレイの導電要素の間に延び、前記第2のアレイの導電要素は互いに連結される、請求項1に記載のシールド構造体。
【請求項3】
前記第1の平面構造体及び前記第2の平面構造体は、第1の櫛状構造体及び第2の櫛状構造体であり、各櫛状構造体は複数の歯を備え、前記第1の櫛状構造体の歯と前記第2の櫛状構造体の歯は、互いに向かって延びている、請求項1に記載のシールド構造体。
【請求項4】
前記第1の金属化層の前記第1及び第2の平面構造体と前記第2の金属化層の前記第3及び第4の平面構造体との間の金属化層に第2の信号線が配置される、請求項1に記載のシールド構造体。
【請求項5】
前記第2の信号線は、前記第1の金属化層と前記第2の金属化層との間の第4金属化層に配置される、請求項に記載のシールド構造体。
【請求項6】
前記第1の平面構造体と前記第3の平面構造体との間に延びる複数の第1の導電性ビアと、前記第2の平面構造体と前記第4の平面構造体との間に延びる複数の第2の導電性ビアとを更に備える、請求項1に記載のシールド構造体。
【請求項7】
前記複数の第1の導電性ビアのうちの幾つかは、前記第1の平面構造体から前記第3の平面構造体に向かって延び、前記複数の第1の導電性ビアのうちの幾つかは、前記第3の平面構造体から前記第1の平面構造体に向かって延びる、請求項に記載のシールド構造体。
【請求項8】
前記複数の第1の導電性ビア及び前記複数の第2の導電性ビアは、前記第1の平面構造体、前記第2の平面構造体、前記第3の平面構造体、及び前記第4の平面構造体と同じ電位である、請求項に記載のシールド構造体。
【請求項9】
集積回路上の第1の金属化層に形成された第1及び第2のアレイの導電要素であって、前記第1のアレイの導電要素は互いに連結されて前記第2のアレイの導電要素の間に延び、前記第2のアレイの導電要素は互いに連結される、第1及び第2のアレイの導電要素と、
前記集積回路上の第2の金属化層で互いに隣接する第1の平面構造体及び第2の平面構造体と、
前記第1の金属化層の前記第1及び第2のアレイの導電要素と前記第2の金属化層の前記第1及び第2の平面構造体との間の第3の金属化層に配置された少なくとも1つの信号線と、
前記第1及び第2のアレイ及び前記第1及び第2の平面構造体は全て同じ電位である、シールド構造体。
【請求項10】
前記第1の平面構造体及び前記第2の平面構造体は、前記第2の金属化層に形成された第3のアレイ及び第4のアレイの導電要素であり、前記第3のアレイの導電要素は互いに連結されて前記第4のアレイ導電要素の間に延び、前記第4のアレイの導電要素は互いに連結される、請求項に記載のシールド構造体。
【請求項11】
前記第1のアレイ及び前記第2のアレイの少なくとも1つは櫛状構造体である、請求項に記載のシールド構造体。
【請求項12】
前記第1のアレイ及び前記第2のアレイは、第1の櫛状構造体及び第2の櫛状構造体であり、各櫛状構造体は複数の歯を備え、前記第1の櫛状構造の歯と前記第2の櫛状構造の歯とは互いに向かって延びている、請求項に記載のシールド構造体。
【請求項13】
前記第1の金属化層の前記第1及び第2のアレイの導電要素と前記第2の金属化層の前記第1及び第2の平面構造体との間の金属化層に第2の信号線が配置される、請求項に記載のシールド構造体。
【請求項14】
前記第2の信号線は、前記第1の金属化層と前記第2の金属化層との間の第4の金属化層に配置される、請求項13に記載のシールド構造体。
【請求項15】
前記第1のアレイと前記第1の平面構造体との間に延びる複数の第1の導電性ビアと、前記第2のアレイと前記第2の平面構造体との間に延びる複数の第2の導電性ビアとを更に備える、請求項に記載のシールド構造体。
【請求項16】
前記複数の第1の導電性ビアのうちの幾つかは、前記第1のアレイから前記第1の平面構造体に向かって延び、前記複数の第1の導電性ビアのうちの幾つかは、前記第1の平面構造体から前記第1のアレイに向かって延びる、請求項15に記載のシールド構造体。
【請求項17】
前記複数の第1の導電性ビア及び前記複数の第2の導電性ビアは、前記第1及び第2のアレイ及び前記第1及び第2の平面構造体と同じ電位である、請求項16に記載のシールド構造体。
【請求項18】
集積回路上の第1の金属化層に形成された第1及び第2の櫛状構造体であって、各櫛状構造体は複数の歯を備え、各櫛状構造体の歯は、他方の櫛状構造体に向かって延びる第1及び第2の櫛状構造体と、
前記集積回路上の第2の金属化層の第1の平面構造体及び第2の平面構造体と、
前記第1の金属化層の前記第1及び第2の櫛状構造体と前記第2の金属化層の前記第1及び第2の平面構造との間の第3の金属化層に配置される少なくとも1つの信号線と、
を備え、
前記第1及び第2の櫛状構造体及び前記第1及び第2の平面構造体は全て同じ電位である、シールド構造体。
【請求項19】
前記第1の金属化層の前記第1及び第2の櫛状構造体と前記第2の金属化層の前記第1及び第2の平面構造体との間の金属化層に第2の信号線が配置される、請求項18に記載のシールド構造体。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路の後端部に形成されるシールド構造体に関する。
【背景技術】
【0002】
典型的な集積回路は、多数のトランジスタが内部又はその上に形成された半導体基板と、基板上の一連の金属相互接続層とを備える。相互接続層は金属間誘電体層により互いに絶縁されている。相互接続経路は金属層内に形成され、種々の層内の経路間で選択的な接続が行われ、基板上に形成されたトランジスタを相互に接続すると共にトランジスタを外部の接続部に接続するようになっている。追加情報は、例えば、プルマー等、シリコンVLSIテクノロジー、ch11(プレンティス・ホール、2000年)(Plummer et al, Silicon VLSI Technology,ch.11(Prentice Hall, 2000))、ドーリング等(編集)半導体製造技術ハンドブック(第2版)(CRCプレス 2008年)(Doering et al (ed.) Handbook of Semiconductor Manufacturing Technology (2nd ed.)(CRC Press 2008))を参照されたい。
【0003】
近年、集積回路のいくつかの相互接続経路上で伝送される信号周波数がギガヘルツ(GHz)レンジに上昇している。これらの周波数では、相互接続経路をシールドすることが望ましいが、従来のマイクロ波技術において長年使用されてきたシールド構造体は、集積回路での使用に適していた。図1A図1Fは、従来のいくつかのシールド構造体の断面図を示す。図1Aの横断面図では、マイクロストリップ10は、電流リターン経路をもたらす接地平面14の上方に配置されると共に接地平面14から絶縁された信号線12を備えている。他の実施形態では、異なる形式の信号を与えるために、単一の信号線の代わりに一対の伝送線を使用できる。集積回路内に実装される場合、信号線は第1の金属化層内に形成され、接地平面14は第2の金属化層内に形成され、信号線及び接地平面は少なくとも1つの金属間誘電体層により分離される。例示したように、接地平面14は開口をもたない連続した二次元シートとすること、又は図1Bの水平断面図に示すような、各端部がはしご状に結合された複数の金属ストリップを備えることができる。他のパターンの結合された金属化層を使用でき、場合によっては、接地平面はシリコン基板とすることもできる。
【0004】
図1Cの横断面図において、共面導波管(co-planar waveguide:CPW)20は2つの接地平面24、25の間に配置された信号線22を備える。集積回路内に実装される場合、共面導波管の信号線及び接地平面は全て同じ金属化層内に実装され、少なくとも1つの金属管誘電体層により集積回路の基板から絶縁される。この場合も同様に、各接地平面は開口をもたない連続した二次元シートとすること、又は図1Bに示すような、はしご状の結合されたストリップ列を備えることができる。他のパターンの結合された金属化層も使用できる。
【0005】
図1Dの横断面図において、接地された共面導波管(grounded co-planar waveguide:GCPW)30は、2つの接地平面34、35の間に配置され、第3の接地平面36の上方に配置される信号線32を備える。接地平面34、35は、導電性の側壁38、39により接地平面36に電気的に接続される。集積回路内に実装される場合、信号線32及び接地平面34、35は第1の金属化層内に形成され、接地平面36は第1の金属化層の下方の第2の金属化層内に形成され、第1の金属化層及び第2の金属化層は、少なくとも1つの金属間誘電体層により分離される。例示したように、接地平面36は開口をもたない連続した二次元シート、図1Bに示すような、はしご状の結合されたストリップ列、又は他のパターンの結合された金属化層とすることができる。側壁は、上方の金属化層と下方の金属化層との間に延びるスタックビアを使用して形成される。図1Eの横断面図に示すように、複数の第1の導電性スタックビア138は、上方の接地平面34を下方の接地平面36に結合する側壁を形成し、図1Eのスタックビアに類似した複数の第2の導電性スタックビアは、上方の接地平面35を下方の接地平面36に結合する側壁を形成する。追加の導電性ビア列を平行に結合して、上方の接地平面と下方の接地平面とを結合することができる。
【0006】
図1Fに示す横断面図では、ストリップ線路50は、上方の接地平面54と下方の接地平面56との間に配置された信号線52を備える。随意的に、上方及び下方の接地平面は、接地平面と側壁とで取り囲まれた領域の中心に信号線があるように、導電性の側壁58、59によって電気的に結合されている。ストリップ線路50が集積回路内に実装される場合、信号線52は第1の金属化層内に形成され、接地平面54は第1の金属化層の上方の第2の金属化層内に形成され、接地平面56は第1の金属化層の下方の第3の金属化層内に形成される。随意的に、複数の第1の導電性ビアは、信号線52の一方側において上方の接地平面54を下方の接地平面56に結合する側壁を形成し、複数の第2の導電性のビアは、信号線の他方側において上方の接地平面54を下方の接地平面56に結合する側壁を形成する。同様に、接地平面は、開口をもたない連続した二次元シート、図1Bに示すような、はしご状の結合されたストリップの列、又は他のパターンの結合された金属化層とすることができ、ビアは図1Eに示すビアに類似のものとすることができる。
【0007】
種々の形式の集積回路伝送線の利点及び欠点は、例えば、S.ペレラノ等、「15.5dBゲイン及び90nmCMOSの6.5dBのNFを有する64GHzのLNA」、固体回路のIEEE J.第43巻、第7号、第1543−1552頁(2008年7月)(S.Pellerano et al., "A 64 GHz LNA with 15.5.dB Gain and 6.5dB NF in 90nm CMOS" IEEE J. of Solid-State Circuits, VoL.43, No.7, pp.1543-52 (July 2008))で検討されている。
【発明の概要】
【課題を解決するための手段】
【0008】
本発明は、集積回路の金属化層内に実装できる改良されたシールド構造体である。改良されたシールド構造体は、伝送線とシールド構造体との間の寄生結合が低減するので、従来のシールド構造体に比べて挿入損失が減少する。更に、改良されたシールド構造体では信号/ノイズ比が向上する。
【0009】
本発明の好ましい実施形態では、シールド構造体は、集積回路上の第1の金属化層に形成される第1の櫛状構造体及び第2の櫛状構造体であって、各櫛状構造体は複数の歯を備え、櫛状構造体の歯は他方の櫛状構造体に向かって延びている第1の櫛状構造体及び第2の櫛状構造体と、第1の櫛状構造体から上方に延びる複数の第1の導電性ビアと、第2の櫛状構造体から上方に延びる複数の第2の導電性ビアと、第1の金属化層の上方の第2の金属化層に配置された第1の平面構造体及び第2の平面構造体と、第1の平面構造体から複数の第1の導電性ビアに向かって下方に延びる複数の第3の導電性ビアと、第2の平面構造体から複数の第2の導電性ビアに向かって下方に延びる複数の第4の導電性ビアとを備える。少なくとも1つの信号線が、第1の平面構造体と第2の平面構造体との間の第2の金属化層に配置され、第1の櫛状構造体及び第2の櫛状構造体、第1の平面構造体及び第2の平面構造体、並びに第1の導電性ビア、第2の導電性ビア、第3の導電性ビア、及び第4の導電性ビアは全て同じ電位である。
【0010】
好ましい実施形態では種々の変形例が実施できる。例えば、一対の信号線は異なる形式の信号を伝達するために使用でき、第1及び第2の平面構造体は櫛状構造体とすることができ、導電性ビアの多数の列は、平面構造体及び/又は櫛状構造体から延びることができる。
【0011】
好ましい実施形態は接地された共面導波管の変形例とみなすことができるが、本発明は、マイクロストリップ及びストリップ線等の他の形式の導波管でも実施できる。
当業者であれば、本発明の前述の及び他の目的並びに利点は、以下の詳細な説明に照らして理解できるはずである。
【図面の簡単な説明】
【0012】
図1A】従来の導波管構造体を示す断面図である。
図1B】従来の導波管構造体を示す断面図である。
図1C】従来の導波管構造体を示す断面図である。
図1D】従来の導波管構造体を示す断面図である。
図1E】従来の導波管構造体を示す断面図である。
図1F】従来の導波管構造体を示す断面図である。
図2】本発明の実施形態を示す斜視図である。
図3図2の線3−3に沿った断面図である。
図4図2の線4−4に沿った断面図である。
図5】本発明の第2の実施形態を示す斜視図である。
図6】本発明及び従来のシールド構造体の伝送損失と動作周波数との関係を示すグラフである。
図7】本発明の実施に使用できる代替例の水平断面図である。
図8】本発明の実施に使用できる代替例の水平断面図である。
【発明を実施するための形態】
【0013】
図2は、本発明のシールド構造体200の例示的な実施形態の斜視図であり、図3及び図4はそれぞれ図2の線3−3及び線4−4に沿った断面図である。シールド構造体200は、半導体基板200上の複数の金属化層211−214の集積回路内に形成される。金属化層は、金属間誘電体層231−234(図4に示すが、図2には明確化のために示されていない)によって互いに分離されると共に基板220からも分離されている。シールド構造体200は、第1の金属化層211に形成された第1及び第2の櫛状構造体240、245であり、各櫛状構造体は、他の櫛状構造体に向かって延びる複数の第1及び第2の歯242、247と、第1の櫛状構造体240から上方に延びる複数の第1の導電性ビア250と、第2の櫛状構造体245から上方に延びる複数の第2の導電性ビア255と、第1の金属化層の上方の第2の金属化層214の第1及び第2の平面構造体260、265と、第1の平面構造体260から複数の第1の導電性ビア250に向かって下向きに延びる複数の第3の導電性ビア270と、第2の平面構造体265から第2の複数の導電性ビア255に向かって下向きに延びる複数の第4の導電性ビア275と、を備える。信号線280、282は、第1の平面構造体と第2の平面構造体との間の金属化層214に配置される。第1及び第2の櫛状構造体、第1及び第2の平面構造体、並びに第1、第2、第3、及び第4の導電性ビアは、全て同じ電位であり、接地されていることが好ましい。
【0014】
好ましくは、金属化層は、集積回路の最上の金属化層である。限定されるものではないが、例示的に、金属化層214は、集積回路の最上層とすることができ、金属化層211は、その下方の数層とすることができ、層の数は設計基準に応じて様々である。他の場合として、金属化層214は、集積回路の最上層でなくてもよい。
【0015】
図3は、図2の線3−3に沿った金属化層211の水平横断面図を示す。図3に示すように、第1の櫛状構造体240は複数の第1の歯242を備え、第2の櫛状構造体245は複数の第2の歯247を備える。各櫛状構造体の複数の歯は互いに平行である。複数の第1の歯は第1の横断要素244により互いに連結されており、第2の複数の歯は第2の横断要素249で互いに連結されている。図3に示すように、第1の櫛状構造体240の歯は、第2の櫛状構造体245の歯の間に延びるが、第2の櫛状構造体245の歯に接触していない。しかしながら、前述のように複数の歯は同じ電位である。これを実現するために、2つの櫛状構造体の間の電気的接続は、接地接続を介してのみ維持される。もしくは、2つの櫛状構造体の間の、1つの歯又は歯の少数(10%以下)を直接接続することもできる(図示せず)。
【0016】
櫛状構造体240、245は、金属化層に所定のパターンを形成するための公知のエッチング技術を使用して、金属化層211に構造体を定めることにより形成される。
【0017】
図4は、図2の線4−4に沿った貫通ビア250、270の縦断面図を示す。ビア255、275の縦断面図も同様である。図4に示すように、ビア250は、スタック252で、金属化層211から、金属間誘電体層232、金属化層212、及び中間誘電体層233を通って金属化層213まで上方に延びている。従って、スタック252は金属化層214に達していない。ビア270は、スタック272で、金属化層214から、金属間誘電体層234、金属化層213、及び金属間誘電体層233を通って、金属化層212まで下方に延びている。従って、スタック272は金属化層211に達していない。更に、スタック252は各スタック272の間に延びているが、金属化層212又は213において、スタック252とスタック272とは互いに接触していない。しかしながら、前述のように、ビア250とビア270とは同じ電位である。これを実現するために、いくつかのビア250、270は、スタックビアを適切な金属化層まで延ばすことによって、又は各スタックを金属化層212及び/又は金属化層213で接続することによって、互いに接続できる。このような方法で、ビアの総数に対して少ない(10%以下)数のビアだけを接続すべきである。もしくは、各ビアは、接地接続により一緒に接続できる。
【0018】
ビアは従来の半導体プロセスで形成されるが、ホールが金属間誘電体層の直下の金属化層に向かってエッチングにより形成され、次に、ホールは、アルミニウム又は銅等の導電材料で充填される。次に、公知のプロセスを用いて、充填されたホールに電気的に接続されるように誘電体層の上部に次の金属層が形成され、次に、この金属層は、エッチングされてスタックビアを分離するようになっている。次に、誘電体層が金属層上に形成され、プロセスを繰り返してスタックのビアの次の層を形成するようになっている。ビア形成プロセスの詳細は、前述のPlummerの文献の702−706頁に開示されており、この開示容は引用により本明細書に組み込まれている。
【0019】
図2に示した実施形態において種々の変更例を実施できる。例えば、一対の信号線280、282の代わりに単一の信号線を実装できる。第1及び第2の平面構造体は櫛状構造体とすることができ、導電性ビアの多数の列は、平面構造体及び/又は櫛状構造体から延びることができる。
【0020】
また、本発明は、他の導波管構成を使用して実施できる。例えば、図5に示すように、第1及び第2の櫛状構造体540、545が下側金属化層511に形成され、第3及び第4の櫛状構造体560、565が上側金属化層515に形成され、1つ又はそれ以上の信号線580、582が上側金属化層と下側金属化層との間に配置される第3の金属化層513に形成されるストリップ線路を実装できる。例示するように、上側金属化層及び下側金属化層を通る水平断面図は、図3に示すものと同じである。随意的に、図4と同様の側壁は、スタックビアを下側金属化層の櫛状構造体から上方に延ばすこと、及び上側金属化層の櫛状構造体から下方に延ばすことで形成できる。図5に示す実施形態において、ストリップ線路は5つの金属化層511−515に形成されるが、本発明はこれより多い又は少ない数の金属化層を用いて実施できる。
【0021】
本発明を実施すると、図1D、1B、及び1Eに示す従来の接地共面導波管に比べて、導波管の挿入損失が約20%減少することが分かっている。図6は、伝送損失と周波数数との関係をシュミレーションしたグラフを示す。図6に示すように、12.5GHzにおいて、図2の導波管の伝送損失は10.1dB/mmであるが、従来の導波管の伝送損失は12.6dB/mmである。
【0022】
当業者には明らかなように、本発明の精神及び範囲内において種々の変更例を実施できる。例えば、図3の水平横断面では、櫛状構造体240の各フィンガーが櫛状構造体245の2つのフィンガー間に延びる構成を示すが、図7に示すような、第1の櫛状構造体740の一対のフィンガー742が、第2の櫛状構造体745の一対のフィンガー747の2組の間に延びる構成、又は図8に示すような、第1の櫛状構造体840の3つのフィンガー842が、第2の櫛状構造体845の3つのフィンガー847の2組の間に延びる構成を使用できる。フィンガーのより大きなグループ分けも使用でき、櫛状構造体の異なる場所で異なる数のグループ分けを使用できる。同様に、ビアの対(又は3つの又はそれ以上)は、上方に延びるビアの対(又は3つの又はそれ以上)の2組の間で下方に延びることができ、側壁の異なる場所でビアの異なる数のグループ分けを使用できる。図2及び図5は、伝送線が同じ金属化層に形成される構造体を示すが、伝送線が異なる金属化層に形成される構造体を使用することもできる。
図1A
図1B
図1C
図1D
図1E
図1F
図2
図3
図4
図5
図6
図7
図8