特許 5756859 画像表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5756859

(24)【登録日】2015年6月5日

(45)【発行日】2015年7月29日

(54)【発明の名称】画像表示装置

(51)【国際特許分類】

   G09G 3/30 20060101AFI20150709BHJP

   G09G 3/20 20060101ALI20150709BHJP

   H01L 51/50 20060101ALI20150709BHJP

【ＦＩ】

   G09G3/30 J

   G09G3/20 624B

   G09G3/20 611H

   G09G3/20 642A

   G09G3/20 621F

   H05B33/14 A

【請求項の数】3

【全頁数】19

(21)【出願番号】特願2013-527889(P2013-527889)

(86)(22)【出願日】2012年8月7日

(86)【国際出願番号】JP2012005002

(87)【国際公開番号】WO2013021621

(87)【国際公開日】20130214

【審査請求日】2013年8月22日

(31)【優先権主張番号】特願2011-173508(P2011-173508)

(32)【優先日】2011年8月9日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】514188173

【氏名又は名称】株式会社ＪＯＬＥＤ

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川 修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島 正朗

(72)【発明者】

【氏名】柘植 仁志

【審査官】 橋本 直明

(56)【参考文献】

【文献】 特表２００６−５２５５３９（ＪＰ，Ａ）

【文献】 特開２００１−０４２８２２（ＪＰ，Ａ）

【文献】 特開２００１−０６００７６（ＪＰ，Ａ）

【文献】 特開２００２−１６９５１０（ＪＰ，Ａ）

【文献】 特開２００５−１８９６９５（ＪＰ，Ａ）

【文献】 特開２０１０−２８２１６９（ＪＰ，Ａ）

【文献】 国際公開第２００６／１０３７９７（ＷＯ，Ａ１）

【文献】 特開２００６−０２３５１５（ＪＰ，Ａ）

【文献】 特開２００５−１６４８９２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／３０

Ｇ０９Ｇ ３／２０

Ｈ０１Ｌ ５１／５０

(57)【特許請求の範囲】

【請求項1】

電流発光素子と、前記電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示装置であって、
前記画素回路は、
前記駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、
一方の端子が前記第１コンデンサの他方の端子と接続され、他方の端子が前記駆動トランジスタのソースと接続された第２コンデンサと、
前記第１コンデンサと前記第２コンデンサとの節点に基準電圧を印加する第１スイッチと、
前記駆動トランジスタのゲートに画像信号電圧を供給する第２スイッチと、
前記駆動トランジスタのソースに初期化電圧を供給する第３スイッチと、
前記第１コンデンサと前記第２コンデンサとの節点と前記駆動トランジスタのゲートとの間を短絡する第４スイッチと、
を設けた画像表示装置。

【請求項2】

前記駆動トランジスタのソースと前記電流発光素子との間に電流を遮断する第５スイッチを設けた請求項１に記載の画像表示装置。

【請求項3】

前記駆動トランジスタのドレインと前記電流発光素子に電流を供給する電源との間に電流を遮断する第５スイッチを設けた請求項１に記載の画像表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置に関する。

【背景技術】

【0002】

自ら発光する有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として開発が進められている。

【0003】

有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリックス方式とアクティブマトリックス方式とがある。前者は画素回路が単純であるものの大型かつ高精細のディスプレイの実現が困難である。このため、近年は、画素回路毎に駆動トランジスタを備えたアクティブマトリックス型の有機ＥＬ表示装置が主流となってきている。

【0004】

駆動トランジスタおよびその周辺回路は、一般にポリシリコンやアモルファスシリコン等を用いた薄膜トランジスタで形成される。薄膜トランジスタは移動度が小さく閾値電圧の経時変化が大きいという弱点があるものの、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、薄膜トランジスタの弱点である閾値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、駆動トランジスタの閾値電圧を補正する機能を有する有機ＥＬ表示装置とその駆動方法が開示されている。

【0005】

閾値電圧の補正は、概ね以下のように実行する。駆動トランジスタのゲート・ソース間に閾値電圧を超える電圧を印加して駆動トランジスタに電流を流しながら、駆動トランジスタのゲート・ソース間に接続されたコンデンサを放電させる。するとコンデンサの端子間電圧が駆動トランジスタの閾値電圧に等しくなった時点で駆動トランジスタの電流が停止する。このコンデンサの端子間電圧を画像信号に重畳することにより、駆動トランジスタの閾値電圧に依存することなく画像を表示することができる。

【0006】

ここで、コンデンサの端子間電圧が閾値電圧に比較して十分に高ければ駆動トランジスタに流れる電流も多く、コンデンサの放電も速やかに進むが、コンデンサの端子間電圧が閾値電圧に近づくにつれて駆動トランジスタに流れる電流が少なくなり、コンデンサの放電の速度が遅くなる。そのためコンデンサの端子間電圧が駆動トランジスタの閾値電圧に等しくなるまでに要する時間は非常に長くなる。実用的には、例えば１０〜１００μｓｅｃを要する。

【0007】

しかしながら特許文献１、２に記載した画素回路およびその駆動方法では、画像信号を供給するデータ線を使用して閾値電圧の補正動作も行う。そのため、書込み動作に使える時間が短くなり、画素数の多い大画面の画像表示装置や高精細度の画像表示装置を実現することが難しかった。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００９−１６９１４５号公報

【発明の概要】

【0009】

本発明は、電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示装置である。画素回路は、駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、第１コンデンサの他方の端子と駆動トランジスタのソースとの間に接続された第２コンデンサと、第１コンデンサと第２コンデンサとの節点に基準電圧を印加する第１スイッチと、駆動トランジスタのゲートに画像信号電圧を供給する第２スイッチと、駆動トランジスタのソースに初期化電圧を供給する第３スイッチと、前記第１コンデンサと前記第２コンデンサとの節点と前記駆動トランジスタのゲートとの間を短絡する第４スイッチ、または前記駆動トランジスタのゲートに前記基準電圧を印加する第４スイッチとを設けている。

【0010】

この構成により、高速で書込み動作を行うことができ、かつ駆動トランジスタの閾値電圧の補正が可能な画像表示装置を提供することができる。

【図面の簡単な説明】

【0011】

【図1】本発明の実施の形態１における画像表示装置の構成を示す模式図である。

【図2】同画像表示装置の画素回路の回路図である。

【図3】同画像表示装置の動作を示すタイミングチャートである。

【図4】同画像表示装置の画素回路の動作を示すタイミングチャートである。

【図5】同画素回路の初期化期間における動作を説明するための図である。

【図6】同画素回路の閾値検出期間における動作を説明するための図である。

【図7】同画素回路の書込期間における動作を説明するための図である。

【図8】同画素回路の発光期間における動作を説明するための図である。

【図9】本発明の実施の形態２における画像表示装置の画素回路の回路図である。

【図10】本発明の実施の形態３における画像表示装置の画素回路の回路図である。

【図11】同画素回路の動作を示すタイミングチャートである。

【図12】本発明の実施の形態４における画像表示装置の画素回路の回路図である。

【図13】同画素回路の動作を示すタイミングチャートである。

【発明を実施するための形態】

【0012】

以下、本発明の一実施の形態における画像表示装置について、図面を用いて説明する。ここでは画像表示装置として、駆動トランジスタを用いて電流発光素子の一つである有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明する。ただし、本発明は有機ＥＬ表示装置に限定されるものではない。本発明は、電流量によって輝度を制御する電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列したアクティブマトリックス型の画像表示装置全般に適用可能である。

【0013】

（実施の形態１）
図１は、実施の形態１における画像表示装置１０の構成を示す模式図である。本実施の形態における画像表示装置１０は、ｎ行ｍ列のマトリクス状に複数配列された多数の画素回路１２（ｉ、ｊ）（ただし、１≦ｉ≦ｎ、１≦ｊ≦ｍである）と、ソースドライバ回路１４と、ゲートドライバ回路１６と、電源回路１８とを備えている。

【0014】

ソースドライバ回路１４は、図１において列方向に配列された画素回路１２（１、ｊ）〜１２（ｎ、ｊ）に共通に接続されたデータ線２０（ｊ）にそれぞれ独立に画像信号電圧Ｖｓｇ（ｊ）を供給する。また、ゲートドライバ回路１６は、図１において行方向に配列された画素回路１２（ｉ、１）〜１２（ｉ、ｍ）に共通に接続された制御信号線２１（ｉ）〜２４（ｉ）にそれぞれ制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）を供給する。本実施の形態においては、１つの画素回路１２（ｉ、ｊ）に４種類の制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）を供給しているが、制御信号の数はこれに限定するものではなく、必要に応じた数の制御信号を供給すればよい。

【0015】

電源回路１８は、全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電源線３１に高圧側電圧Ｖｄｄを供給し、電源線３２に低圧側電圧Ｖｓｓを供給する。これら高圧側電圧Ｖｄｄおよび低圧側電圧Ｖｓｓの電源は、後述する有機ＥＬ素子を発光させるための電源である。また全ての画素回路１２（ｉ、ｊ）に共通に接続された電圧線３３に基準電圧Ｖｒｅｆを供給し、電圧線３４に初期化電圧Ｖｉｎｔを供給する。

【0016】

図２は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の回路図である。本実施の形態における画素回路１２（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１〜Ｑ２４とを備えている。

【0017】

駆動トランジスタＱ２０は有機ＥＬ素子Ｄ２０に電流を流す。第１コンデンサＣ２１は画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を保持する。トランジスタＱ２２は画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込むためのスイッチであり、トランジスタＱ２４は第１コンデンサＣ２１を短絡するスイッチである。第２コンデンサＣ２２は駆動トランジスタＱ２０の閾値電圧Ｖｔｈを保持する。トランジスタＱ２１は第２コンデンサＣ２２の一方の端子に基準電圧Ｖｒｅｆを印加するためのスイッチであり、トランジスタＱ２３は第２コンデンサＣ２２の他方の端子に初期化電圧Ｖｉｎｔを印加するためのスイッチである。

【0018】

なお、駆動トランジスタＱ２０およびトランジスタＱ２１〜Ｑ２４は全てＮチャンネル薄膜トランジスタであり、エンハンスメント型トランジスタであるものとして説明する。ただし、本発明はこれに限定されるものではない。

【0019】

本実施の形態における画素回路１２（ｉ、ｊ）は、電源線３１と電源線３２との間に駆動トランジスタＱ２０と有機ＥＬ素子Ｄ２０とが接続されている。すなわち、駆動トランジスタＱ２０のドレインは電源線３１に接続され、駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。

【0020】

駆動トランジスタＱ２０のゲートとソースとの間には第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートには第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間には第２コンデンサＣ２２が接続されている。以下では駆動トランジスタＱ２０のゲートと第１コンデンサＣ２１とが接続されている節点を「節点Ｔｐ１」、第１コンデンサＣ２１と第２コンデンサＣ２２とが接続されている節点を「節点Ｔｐ２」、第２コンデンサＣ２２と駆動トランジスタＱ２０のソースとが接続されている節点を「節点Ｔｐ３」とそれぞれ呼称する。

【0021】

第１スイッチであるトランジスタＱ２１のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２１のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２１のゲートは制御信号線２１（ｉ）に接続されている。こうしてトランジスタＱ２１は節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する。

【0022】

第２スイッチであるトランジスタＱ２２のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２２のソース（またはドレイン）は画像信号電圧Ｖｓｇを供給するデータ線２０（ｊ）に接続され、トランジスタＱ２２のゲートは制御信号線２２（ｉ）に接続されている。こうしてトランジスタＱ２２は駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する。

【0023】

第３スイッチであるトランジスタＱ２３のドレイン（またはソース）は節点Ｔｐ３に接続され、トランジスタＱ２３のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ２３のゲートは制御信号線２３（ｉ）に接続されている。こうしてトランジスタＱ２３は駆動トランジスタＱ２０のソースに初期化電圧Ｖｉｎｔを供給する。

【0024】

第４スイッチであるトランジスタＱ２４のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２４のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２４のゲートは制御信号線２４（ｉ）に接続されている。こうしてトランジスタＱ２４は節点Ｔｐ２と駆動トランジスタＱ２０のゲートとの間を短絡する。

【0025】

ここで制御信号線２１（ｉ）〜２４（ｉ）にはそれぞれ制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）が供給されている。

【0026】

このように本実施の形態における画素回路１２（ｉ、ｊ）は、駆動トランジスタＱ２０のゲートに一方の端子が接続された第１コンデンサＣ２１と、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に接続された第２コンデンサＣ２２と、第１コンデンサＣ２１と第２コンデンサＣ２２との節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する第１スイッチであるトランジスタＱ２１と、駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する第２スイッチであるトランジスタＱ２２と、駆動トランジスタＱ２０のソースに初期化電圧Ｖｉｎｔを供給する第３スイッチであるトランジスタＱ２３と、第１コンデンサＣ２１と第２コンデンサＣ２２との節点Ｔｐ２と駆動トランジスタＱ２０のゲートとの間を短絡する第４スイッチであるトランジスタＱ２４を備えている。

【0027】

なお本実施の形態においては、有機ＥＬ素子Ｄ２０に電流が流れ始めるときのアノード・カソード間電圧Ｖｌｅｄ（以下、単に「電圧Ｖｌｅｄ」と略記する）を１（Ｖ）、有機ＥＬ素子Ｄ２０に電流が流れないときのアノード・カソード間容量を１（ｐＦ）程度と仮定する。また駆動トランジスタＱ２０の閾値電圧Ｖｔｈを１．５（Ｖ）程度、第１コンデンサＣ２１および第２コンデンサＣ２２の静電容量を０．５（ｐＦ）と仮定する。駆動電圧については、高圧側電圧Ｖｄｄ＝１０（Ｖ）、低圧側電圧Ｖｓｓ＝０（Ｖ）、基準電圧Ｖｒｅｆ＝１（Ｖ）、初期化電圧Ｖｉｎｔ＝−１（Ｖ）であるとする。しかしこれらの数値は表示装置の仕様や各素子の特性に応じて変動し、駆動電圧は表示装置の仕様や各素子の特性に応じて最適に設定することが望ましい。

【0028】

次に、本実施の形態における画素回路１２（ｉ、ｊ）の動作について説明する。図３は、実施の形態１における画像表示装置１０の動作を示すタイミングチャートである。このように１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの画素回路１２（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出する。書込期間Ｔ３では、画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和が印加され、有機ＥＬ素子Ｄ２０に電流を流し有機ＥＬ素子Ｄ２０を発光させる。

【0029】

これらの４つの期間は、図１において行方向に配列されたｍ個の画素回路１２（ｉ、１）〜１２（ｉ、ｍ）で構成される画素行毎に共通するタイミングで設定し、かつ異なる画素行では互いに書込期間Ｔ３が重ならないように設定している。このように１つの画素行で書込み動作を行う期間に他の画素行で書込み以外の動作を行うことで、駆動時間を有効に活用することができる。

【0030】

図４は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の動作を示すタイミングチャートである。また図４には、節点Ｔｐ１〜Ｔｐ３の電圧の変化も示している。以下、画素回路１２（ｉ、ｊ）の動作をそれぞれの期間における動作に分けて詳細に説明する。

【0031】

（初期化期間Ｔ１）
図５は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の初期化期間Ｔ１における動作を説明するための図である。なお図５には、図２のトランジスタＱ２１〜Ｑ２４をそれぞれスイッチの記号で示した。また電流の流れない経路については点線で示した。

【0032】

時刻ｔ１において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とするとともに、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２３（ｉ）、ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２１、Ｑ２３、Ｑ２４をオン状態とする。するとトランジスタＱ２１を介して節点Ｔｐ２に基準電圧Ｖｒｅｆが印加され、さらにトランジスタＱ２４を介して節点Ｔｐ１にも基準電圧Ｖｒｅｆが印加される。また節点Ｔｐ３にはトランジスタＱ２３を介して初期化電圧Ｖｉｎｔが印加される。

【0033】

ここで基準電圧Ｖｒｅｆは、低圧側電圧Ｖｓｓと有機ＥＬ素子Ｄ２０の電圧Ｖｌｅｄとの和よりも低い電圧に設定されている。すなわち、Ｖｒｅｆ＜Ｖｓｓ＋Ｖｌｅｄである。これにより、駆動トランジスタＱ２０のソース電圧も電圧（Ｖｓｓ＋Ｖｌｅｄ）よりも低くなるので、初期化期間Ｔ１で有機ＥＬ素子Ｄ２０が発光することはない。

【0034】

また初期化電圧Ｖｉｎｔは、基準電圧Ｖｒｅｆとの差が駆動トランジスタＱ２０の閾値電圧Ｖｔｈよりも大きくなるように設定されている。すなわち、Ｖｒｅｆ−Ｖｉｎｔ＞Ｖｔｈである。これにより第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）に充電される。また駆動トランジスタＱ２０のゲート・ソース間電圧も閾値電圧Ｖｔｈより高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）が印加されるので、高圧側電圧Ｖｄｄの電源から駆動トランジスタＱ２０およびトランジスタＱ２３を介して初期化電圧Ｖｉｎｔの電源に電流が流れる。

【0035】

なお本実施の形態において、初期化期間Ｔ１は１μｓｅｃに設定している。

【0036】

（閾値検出期間Ｔ２）
図６は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の閾値検出期間Ｔ２における動作を説明するための図である。

【0037】

時刻ｔ２において制御信号ＣＮＴ２３（ｉ）をローレベルにしてトランジスタＱ２３をオフ状態とする。このとき駆動トランジスタＱ２０のゲート・ソース間には第２コンデンサＣ２２の端子間電圧が印加されているために駆動トランジスタＱ２０には継続して電流が流れる。そしてこの電流により第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧が低下しはじめる。しかし第２コンデンサＣ２２の端子間電圧は依然として閾値電圧Ｖｔｈより高いので駆動トランジスタＱ２０には減少しつつも電流が流れ続ける。そのため第２コンデンサＣ２２の端子間電圧は徐々に低下し続ける。このようにして第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。そして第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈに等しくなった時点で駆動トランジスタＱ２０に電流が流れなくなり、第２コンデンサＣ２２の端子間電圧の低下も止まる。

【0038】

ここで駆動トランジスタＱ２０はゲート・ソース間電圧で制御される電流源として動作するので、第２コンデンサＣ２２の端子間電圧が低下するにともない駆動トランジスタＱ２０に流れる電流も減少する。そのため第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要する。加えて有機ＥＬ素子Ｄ２０の大きな静電容量が第２コンデンサＣ２２の静電容量に加算されることも長い時間を要する要因となっている。実用的にはトランジスタをスイッチング動作させてコンデンサを充放電させる場合と比較して１０〜１００倍の時間を要する。そのため本実施の形態においては閾値検出期間Ｔ２を１０μｓｅｃに設定している。

【0039】

（書込期間Ｔ３）
図７は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の書込期間Ｔ３における動作を説明するための図である。

【0040】

時刻ｔ３において制御信号ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２４をオフ状態とする。その後、制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ１が画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（Ｖｓｇ−Ｖｒｅｆ）に充電される。以下では、この電圧（Ｖｓｇ−Ｖｒｅｆ）を画像信号電圧Ｖｓｇ’と記載する。

【0041】

このとき駆動トランジスタＱ２０のゲート・ソース間には、第１コンデンサＣ２１の端子間電圧と第２コンデンサＣ２２の端子間電圧との和の電圧（Ｖｓｇ’＋Ｖｔｈ）が印加される。そして、画像信号電圧Ｖｓｇ’＞０であれば駆動トランジスタＱ２０に電流が流れ、第２コンデンサＣ２２の端子間電圧が低下する。しかし本実施の形態において書込期間Ｔ３は１μｓｅｃと短く、この電圧低下はわずかである。

【0042】

（発光期間Ｔ４）
図８は、本発明の実施の形態における画像表示装置１０の画素回路１２（ｉ、ｊ）の発光期間Ｔ４における動作を説明するための図である。

【0043】

時刻ｔ４において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。すると節点Ｔｐ１〜Ｔｐ３は一旦フローティング状態となる。しかし、駆動トランジスタＱ２０のゲート・ソース間には電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されているので、ソース電圧が上昇して、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。このときの電流Ｉは、Ｉ＝Ｋ・（ＶＧＳ−Ｖｔｈ） ＝Ｋ・Ｖｓｇ’（ただしＶＧＳはゲート・ソース間電圧、Ｋは定数である。）となり、閾値電圧Ｖｔｈを含まない。

【0044】

このように、有機ＥＬ素子Ｄ２０に流れる電流には閾値電圧Ｖｔｈの影響が含まれない。従って有機ＥＬ素子Ｄ２０に流れる電流は、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきの影響を受けることがない。また閾値電圧Ｖｔｈが経時変化等により変動した場合であっても、画像信号に対応した輝度で有機ＥＬ素子Ｄ２０を発光させることができる。

【0045】

なお発光期間Ｔ４の後に、必要に応じて非発光期間を設けてもよい。非発光期間は、トランジスタＱ２１、Ｑ２３、Ｑ２４の少なくとも１つをオン状態とすることで実現できる。

【0046】

また閾値検出期間Ｔ２において、トランジスタＱ２４をオン状態とすることが望ましいが、第１コンデンサＣ２１のリーク電流を無視できればトランジスタＱ２４をオフ状態としてもよい。この場合には制御信号ＣＮＴ２４（ｉ）と制御信号ＣＮＴ２３（ｉ）とを共用することができる。

【0047】

（実施の形態２）
実施の形態２における画像表示装置１０の構成は、図１に示した実施の形態１と同様である。実施の形態２が実施の形態１と異なる点は画素回路１２（ｉ、ｊ）の構成である。

【0048】

図９は、実施の形態２における画像表示装置１０の画素回路１２（ｉ、ｊ）の回路図である。実施の形態１と同じ構成要素については実施の形態１と同じ符号を付して詳細な説明を省略する。実施の形態２における画素回路１２（ｉ、ｊ）は、実施の形態１と同様に、有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１と、トランジスタＱ２２と、トランジスタＱ２３とを備えている。

【0049】

しかし実施の形態２においては、節点Ｔｐ２と駆動トランジスタＱ２０のゲートとの間を短絡する第４スイッチであるトランジスタＱ２４の代わりに、駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加する第４スイッチであるトランジスタＱ４４を備えている。すなわちトランジスタＱ４４のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ４４のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ４４のゲートは制御信号ＣＮＴ４４（ｉ）が供給される制御信号線４４（ｉ）に接続されている。

【0050】

次に、実施の形態２における画素回路１２（ｉ、ｊ）の動作について説明する。実施の形態２においても実施の形態１と同様に、１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４を含む４つの期間に分割してそれぞれの有機ＥＬ素子Ｄ２０を駆動する。実施の形態２における画素回路１２（ｉ、ｊ）の画像信号電圧Ｖｓｇ（ｊ）、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２２（ｉ）、ＣＮＴ２３（ｉ）のタイミングチャートは、実施の形態１において図４に示した画像信号電圧Ｖｓｇ（ｊ）、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２２（ｉ）、ＣＮＴ２３（ｉ）のタイミングチャートと同じである。また制御信号ＣＮＴ４４（ｉ）のタイミングチャートは、実施の形態１において図４に示した制御信号ＣＮＴ２４（ｉ）のタイミングチャートと同じである。

【0051】

実施の形態２においても実施の形態１と同様に、１フィールド期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの画素回路１２（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。

【0052】

（初期化期間Ｔ１）
時刻ｔ１において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とするとともに、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２３（ｉ）、ＣＮＴ４４（ｉ）をハイレベルにしてトランジスタＱ２１、Ｑ２３、Ｑ４４をオン状態とする。するとトランジスタＱ２１を介して節点Ｔｐ２に基準電圧Ｖｒｅｆが印加され、さらにトランジスタＱ４４を介して節点Ｔｐ１にも基準電圧Ｖｒｅｆが印加される。また節点Ｔｐ３にはトランジスタＱ２３を介して初期化電圧Ｖｉｎｔが印加される。

【0053】

これにより、実施の形態１と同様に、第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）に充電される。また駆動トランジスタＱ２０のゲート・ソース間電圧も閾値電圧Ｖｔｈより高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）が印加されるので、電源線３１から駆動トランジスタＱ２０およびトランジスタＱ２３を介して電圧線３４に、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流が流れる。

【0054】

なお実施の形態２においても、初期化期間Ｔ１を１μｓｅｃに設定している。

【0055】

（閾値検出期間Ｔ２）
時刻ｔ２において制御信号ＣＮＴ２３（ｉ）をローレベルにしてトランジスタＱ２３をオフ状態とする。これにより実施の形態１と同様に、第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。実施の形態２においても、第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要するため、閾値検出期間Ｔ２を１０μｓｅｃに設定している。

【0056】

（書込期間Ｔ３）
時刻ｔ３において制御信号ＣＮＴ４４（ｉ）をローレベルにしてトランジスタＱ４４をオフ状態とする。以降は実施の形態１と同様に、制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ１が画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（Ｖｓｇ−Ｖｒｅｆ）＝画像信号電圧Ｖｓｇ’に充電される。

【0057】

なお実施の形態２においても、書込期間Ｔ３を１μｓｅｃに設定している。

【0058】

（発光期間Ｔ４）
発光期間Ｔ４は実施の形態１と同様である。すなわち、時刻ｔ４において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。すると駆動トランジスタＱ２０のゲート・ソース間には電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されているので、ソース電圧が上昇して、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。

【0059】

このように実施の形態２においては、トランジスタＱ２４を経由して節点Ｔｐ１に基準電圧Ｖｒｅｆを印加する代わりに、節点Ｔｐ１に基準電圧Ｖｒｅｆを印加するためのスイッチであるトランジスタＱ４４を備えている。この構成によっても駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきの影響を抑えることができる。また閾値電圧Ｖｔｈが経時変化等により変動した場合であっても、画像信号に対応した輝度で有機ＥＬ素子Ｄ２０を発光させることができる。

【0060】

なお発光期間Ｔ４の後に、必要に応じて非発光期間を設けてもよい。非発光期間は、トランジスタＱ２１、Ｑ２３、Ｑ４４の少なくとも１つをオン状態とすることで実現できる。

【0061】

また閾値検出期間Ｔ２において、トランジスタＱ４４をオン状態とすることが望ましいが、第１コンデンサＣ２１のリーク電流を無視できればトランジスタＱ４４をオフ状態としてもよい。この場合には制御信号ＣＮＴ４４（ｉ）と制御信号ＣＮＴ２３（ｉ）とを共用することができる。

【0062】

なお実施の形態２においてはトランジスタＱ４４を介して節点Ｔｐ１に基準電圧Ｖｒｅｆを印加する構成について説明したが、トランジスタＱ４４を介して、基準電圧Ｖｒｅｆと異なる電圧を節点Ｔｐ１に印加する構成であってもよい。

【0063】

（実施の形態３）
実施の形態３における画像表示装置１０の構成は、図１に示した実施の形態１と同様である。実施の形態３が実施の形態１と異なる点は画素回路１２（ｉ、ｊ）の構成である。

【0064】

図１０は、実施の形態３における画像表示装置１０の画素回路１２（ｉ、ｊ）の回路図である。実施の形態１と同じ構成要素については実施の形態１と同じ符号を付して詳細な説明を省略する。実施の形態３における画素回路１２（ｉ、ｊ）は、実施の形態１と同様に、有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１〜Ｑ２４とを備えている。

【0065】

実施の形態３においては、駆動トランジスタＱ２０のソース側と電流発光素子である有機ＥＬ素子Ｄ２０との間に、有機ＥＬ素子Ｄ２０に流れる電流を遮断するための第５スイッチであるトランジスタＱ４５をさらに設けている。すなわち、駆動トランジスタＱ２０のドレインは電源線３１に接続され、駆動トランジスタＱ２０のソースはトランジスタＱ４５のドレインに接続され、トランジスタＱ４５のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。そしてトランジスタＱ４５のゲートは制御信号ＣＮＴ４５（ｉ）が供給される制御信号線４５（ｉ）に接続されている。

【0066】

次に、実施の形態３における画素回路１２（ｉ、ｊ）の動作について説明する。

【0067】

実施の形態３においても実施の形態１と同様に、１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４を含む各期間に分割してそれぞれの有機ＥＬ素子Ｄ２０を駆動する。

【0068】

図１１は、実施の形態３における画像表示装置１０の画素回路１２（ｉ、ｊ）の動作を示すタイミングチャートである。実施の形態３における画素回路１２（ｉ、ｊ）の画像信号電圧Ｖｓｇ（ｊ）、制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）のタイミングチャートは、実施の形態１において図４に示した画像信号電圧Ｖｓｇ（ｊ）、制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）のタイミングチャートと同じである。

【0069】

（初期化期間Ｔ１）
時刻ｔ１において、制御信号ＣＮＴ４５（ｉ）をローレベルにしてトランジスタＱ４５をオフ状態とする。そして実施の形態１と同様に、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とするとともに、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ（２３）、ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２１、Ｑ２３、Ｑ２４をオン状態とする。すると節点Ｔｐ１および節点Ｔｐ２に基準電圧Ｖｒｅｆが印加され、節点Ｔｐ３に初期化電圧Ｖｉｎｔが印加される。

【0070】

これにより、実施の形態１と同様に、第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）に充電される。またトランジスタＱ４５はオフ状態であるので、電源線３１から駆動トランジスタＱ２０およびトランジスタＱ２３を介して電圧線３４に、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流が流れる。

【0071】

なお実施の形態３においても、初期化期間Ｔ１を１μｓｅｃに設定している。

【0072】

（閾値検出期間Ｔ２）
時刻ｔ２において制御信号ＣＮＴ２３（ｉ）をローレベルにしてトランジスタＱ２３をオフ状態とする。これにより実施の形態１と同様に、第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。実施の形態３においても、第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要するため、閾値検出期間Ｔ２を１０μｓｅｃに設定している。

【0073】

（書込期間Ｔ３）
時刻ｔ３において制御信号ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２４をオフ状態とし、制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ１が画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（Ｖｓｇ−Ｖｒｅｆ）＝画像信号電圧Ｖｓｇ’に充電される。

【0074】

なお実施の形態３においても、書込期間Ｔ３を１μｓｅｃに設定している。

【0075】

（発光期間Ｔ４）
時刻ｔ４において、制御信号ＣＮＴ４５（ｉ）をハイレベルにしてトランジスタＱ４５をオン態とする。それ以降は実施の形態１と同様に、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。すると駆動トランジスタＱ２０のゲート・ソース間には電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されているので、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。

【0076】

なお発光期間Ｔ４の後に、必要に応じて非発光期間を設けてもよい。非発光期間は、トランジスタＱ４５をオフ状態とすることで実現できる。また書込期間以降に、トランジスタＱ２３をオン状態とした後にトランジスタＱ４５をオフ状態として非発光期間を設けてもよい。この場合はトランジスタＱ４５をオン状態に戻した後にトランジスタＱ２３をオフ状態に戻すことで、再び点灯期間に戻すことができる。

【0077】

このように実施の形態３においては、有機ＥＬ素子Ｄ２０に流れる電流を遮断するためのスイッチであるトランジスタＱ４５を駆動トランジスタＱ２０のソース側に設けている。この構成によっても駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきの影響を抑えることができる。また閾値電圧Ｖｔｈが経時変化等により変動した場合であっても、画像信号に対応した輝度で有機ＥＬ素子Ｄ２０を発光させることができる。

【0078】

また実施の形態３の構成ではトランジスタＱ４５をオフ状態とすることで有機ＥＬ素子Ｄ２０の電流を遮断できるため、基準電圧Ｖｒｅｆを低圧側電圧Ｖｓｓと有機ＥＬ素子Ｄ２０の電圧Ｖｌｅｄとの和よりも大きく設定してもよい。例えば本実施の形態においては、高圧側電圧Ｖｄｄ＝１０（Ｖ）、低圧側電圧Ｖｓｓ＝０（Ｖ）、基準電圧Ｖｒｅｆ＝２（Ｖ）、初期化電圧Ｖｉｎｔ＝０（Ｖ）である。このように各電圧を設定することにより、低圧側電圧Ｖｓｓおよび初期化電圧Ｖｉｎｔをともに接地電位とすることができる。さらに画素回路１２（ｉ、ｊ）に印加する各電圧をすべて正極性の電圧または０（Ｖ）とすることができる。

【0079】

また閾値検出期間Ｔ２において、トランジスタＱ２４をオン状態とすることが望ましいが、第１コンデンサＣ２１のリーク電流を無視できればトランジスタＱ２４をオフ状態としてもよい。この場合には制御信号ＣＮＴ２４（ｉ）と制御信号ＣＮＴ２３（ｉ）とを共用することができる。

【0080】

（実施の形態４）
実施の形態４における画像表示装置１０の構成は、図１に示した実施の形態１と同様である。実施の形態４が実施の形態１と異なる点は画素回路１２（ｉ、ｊ）の構成である。

【0081】

図１２は、実施の形態４における画像表示装置１０の画素回路１２（ｉ、ｊ）の回路図である。実施の形態１と同じ構成要素については実施の形態１と同じ符号を付して詳細な説明を省略する。実施の形態４における画素回路１２（ｉ、ｊ）は、実施の形態１と同様に、有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１〜Ｑ２４とを備えている。

【0082】

実施の形態４においては、駆動トランジスタＱ２０のドレインと電流発光素子である有機ＥＬ素子Ｄ２０に電流を供給する電圧Ｖｄｄの電源との間に、電流を遮断する第５スイッチであるトランジスタＱ５５をさらに設けている。すなわち、トランジスタＱ５５のドレインは電源線３１に接続され、トランジスタＱ５５のソースは駆動トランジスタＱ２０のドレインに接続され、駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。そしてトランジスタＱ５５のゲートは制御信号ＣＮＴ５５（ｉ）が供給される制御信号線５５（ｉ）に接続されている。

【0083】

次に、実施の形態４における画素回路１２（ｉ、ｊ）の動作について説明する。

【0084】

実施の形態４においても実施の形態１と同様に、１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４を含む各期間に分割してそれぞれの有機ＥＬ素子Ｄ２０を駆動する。

【0085】

図１３は、実施の形態４における画像表示装置１０の画素回路１２（ｉ、ｊ）の動作を示すタイミングチャートである。実施の形態４における画素回路１２（ｉ、ｊ）の画像信号電圧Ｖｓｇ（ｊ）、制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）のタイミングチャートは、実施の形態１において図４に示した画像信号電圧Ｖｓｇ（ｊ）、制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２４（ｉ）のタイミングチャートと同じである。

【0086】

（初期化期間Ｔ１）
実施の形態１と同様に、時刻ｔ１において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とするとともに、制御信号ＣＮＴ２２（ｉ）、ＣＮＴ（２３）、ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２１、Ｑ２３、Ｑ２４をオン状態とする。このとき制御信号ＣＮＴ５５（ｉ）はローレベルおよびハイレベルのどちらでもよい。すると節点Ｔｐ１および節点Ｔｐ２に基準電圧Ｖｒｅｆが印加され、節点Ｔｐ３に初期化電圧Ｖｉｎｔが印加される。

【0087】

これにより、実施の形態１と同様に、第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）に充電される。このときトランジスタＱ５５がオン状態であれば、電源線３１からトランジスタＱ５５、駆動トランジスタＱ２０およびトランジスタＱ２３を介して電圧線３４に、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流が流れる。

【0088】

なお実施の形態４においても、初期化期間Ｔ１を１μｓｅｃに設定している。

【0089】

（閾値検出期間Ｔ２）
時刻ｔ２において、制御信号ＣＮＴ５５（ｉ）をハイレベルにしてトランジスタＱ５５をオン状態とするとともに、制御信号ＣＮＴ２３（ｉ）をローレベルにしてトランジスタＱ２３をオフ状態とする。すると駆動トランジスタＱ２０のゲート・ソース間には第２コンデンサＣ２２の端子間電圧が印加されているために駆動トランジスタＱ２０に電流が流れる。そしてこの電流により第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。実施の形態４においても、第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要するため、閾値検出期間Ｔ２を１０μｓｅｃに設定している。

【0090】

（書込期間Ｔ３）
時刻ｔ３において、制御信号ＣＮＴ５５（ｉ）をローレベルにしてトランジスタＱ５５をオフ状態とするとともに、制御信号ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２４をオフ状態とする。さらに制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ１が画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（Ｖｓｇ−Ｖｒｅｆ）＝画像信号電圧Ｖｓｇ’に充電される。

【0091】

このとき画像信号電圧Ｖｓｇ’＞０であれば駆動トランジスタＱ２０のゲート・ソース間には、閾値電圧Ｖｔｈ以上の電圧が印加される。しかしトランジスタＱ５５がオフ状態であるので、駆動トランジスタＱ２０には電流が流れることなく、従って第２コンデンサＣ２２の端子間電圧は変化しない。このように実施の形態４においては、閾値検出期間Ｔ２において設定された第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈのまま保持されるので、駆動トランジスタＱ２０の閾値電圧Ｖｔｈの補正を精度よく行うことができる。

【0092】

（発光期間Ｔ４）
時刻ｔ４において、制御信号ＣＮＴ５５（ｉ）をハイレベルにしてトランジスタＱ５５をオン状態とする。それ以降は実施の形態１と同様に、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。すると駆動トランジスタＱ２０のゲート・ソース間には電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されているので、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。

【0093】

なお実施の形態４においては、書込期間Ｔ３以降の任意のタイミングで任意の長さの非発光期間を必要に応じて設定することができる。非発光期間を設定するには、時刻ｔ５において制御信号ＣＮＴ５５（ｉ）をローレベルにしてトランジスタＱ５５をオフ状態とする。すると駆動トランジスタＱ２０に電流が流れないので有機ＥＬ素子Ｄ２０の発光も停止する。非発光期間中は第１コンデンサＣ２１および第２コンデンサＣ２２の放電径路も遮断されるため、第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧はともに保持される。そのため、時刻ｔ６において制御信号ＣＮＴ５５（ｉ）をハイレベルにしてトランジスタＱ５５をオン状態とすることにより再び発光期間Ｔ４に戻すことができる。

【0094】

このように実施の形態４においては、有機ＥＬ素子Ｄ２０に流れる電流を遮断するためのスイッチであるトランジスタＱ５５を駆動トランジスタＱ２０のドレイン側に設けている。この構成によっても駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきの影響を抑えることができる。また閾値電圧Ｖｔｈが経時変化等により変動した場合であっても、画像信号に対応した輝度で有機ＥＬ素子Ｄ２０を発光させることができる。

【0095】

また閾値検出期間Ｔ２において、トランジスタＱ２４をオン状態とすることが望ましいが、第１コンデンサＣ２１のリーク電流を無視できればトランジスタＱ２４をオフ状態としてもよい。この場合には制御信号ＣＮＴ２４（ｉ）と制御信号ＣＮＴ２３（ｉ）とを共用することができる。

【0096】

なお実施の形態４においては、トランジスタＱ５５をｎ型トランジスタで構成したが、トランジスタＱ５５をｐ型トランジスタで形成してもよい。一般にｐ型トランジスタは高い電圧に対してオン抵抗を小さくできるので、トランジスタＱ５５の消費電力を抑制することができる。

【0097】

また実施の形態４においては、画素回路１２（ｉ、ｊ）のそれぞれに対して独立にトランジスタＱ５５を設けた構成について説明したが、複数の画素回路１２（ｉ、ｊ）に対して共通にトランジスタＱ５５を設けてもよい。例えば、画素回路１２（ｉ、１）〜１２（ｉ、ｍ）で構成される画素行毎に共通にトランジスタＱ５５を設けてもよく、複数の画素行毎に共通にトランジスタＱ５５を設けてもよい。

【0098】

なお、実施の形態１〜４において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。

【産業上の利用可能性】

【0099】

本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置として有用である。

【符号の説明】

【0100】

１０ 画像表示装置
１２ 画素回路
１４ ソースドライバ回路
１６ ゲートドライバ回路
１８ 電源回路
３１，３２ 電源線
３３，３４ 電圧線
Ｄ２０ 有機ＥＬ素子
Ｑ２０ 駆動トランジスタ
Ｃ２１ 第１コンデンサ
Ｃ２２ 第２コンデンサ
Ｑ２１ トランジスタ
Ｑ２２ トランジスタ
Ｑ２３ トランジスタ
Ｑ２４，Ｑ４４ トランジスタ
Ｑ４５，Ｑ５５ トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】