特許 5765561 表示器を備える機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5765561

(24)【登録日】2015年6月26日

(45)【発行日】2015年8月19日

(54)【発明の名称】表示器を備える機器

(51)【国際特許分類】

   G06F 9/445 20060101AFI20150730BHJP

   G09G 5/00 20060101ALI20150730BHJP

   G09G 5/22 20060101ALI20150730BHJP

【ＦＩ】

   G06F9/06 610J

   G09G5/00 550D

   G09G5/22 660Z

【請求項の数】1

【全頁数】7

(21)【出願番号】特願2011-105877(P2011-105877)

(22)【出願日】2011年5月11日

(65)【公開番号】特開2012-238131(P2012-238131A)

(43)【公開日】2012年12月6日

【審査請求日】2014年4月1日

(73)【特許権者】

【識別番号】000006507

【氏名又は名称】横河電機株式会社

(72)【発明者】

【氏名】岡本 陽児

【審査官】 坂庭 剛史

(56)【参考文献】

【文献】 特開平０８−２９２８９２（ＪＰ，Ａ）

【文献】 特開２００９−１７６２３２（ＪＰ，Ａ）

【文献】 特開２００８−１９１７３０（ＪＰ，Ａ）

【文献】 鈴木量三朗，特集 グラフィックス描画の原理，手法，コントローラ 第７章 Ｃ＋＋で記述するＧＵＩプログラムの作成，Ｉｎｔｅｒｆａｃｅ，ＣＱ出版株式会社，２００９年 ８月 １日，第３５巻，第８号（通巻３８６号），ｐ．１０２

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ ９／４４５

Ｇ０９Ｇ ５／００

Ｇ０９Ｇ ５／２２

(57)【特許請求の範囲】

【請求項1】

機器の起動時に、ブートローダにより、プログラム保存デバイスに保持されているグラフィック表示コントロールプログラムを、前記プログラム保存デバイスと通信するＦＰＧＡにダウンロードし、このＦＰＧＡと通信しブート進捗状況を表示する表示器を備える機器において、
前記ブートローダは、前記グラフィック表示コントロールプログラムに含まれる文字表示プログラムを最初に前記ＦＰＧＡにダウンロードし、
前記ＦＰＧＡは、前記文字表示プログラムのダウンロード後直ちに前記ブート進捗状況を示す所定の文字情報を、前記表示器に表示させ、
前記所定の文字情報が前記表示器に表示された後に、前記ブートローダは、前記文字表示プログラム以外のプログラムであって前記グラフィック表示コントロールプログラムに含まれる他のプログラムを前記ＦＰＧＡに順次転送し、
前記グラフィック表示コントロールプログラムに含まれないメインプログラムを保持する前記プログラム保存デバイスと通信するＣＰＵと、このＣＰＵが利用するメモリデバイスを有し、前記ブートローダは、前記所定の文字情報が前記表示器に表示された後に、前記他のプログラムの前記ＦＰＧＡへのダウンロードと同時並行して、前記メインプログラムの前記メモリデバイスへのダウンロードを開始することを特徴とする表示器を備える機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、機器の起動時に、ブートローダにより、プログラム保存デバイスに保持されているグラフィック表示コントロールプログラムを、前記プログラム保存デバイスと通信するＦＰＧＡにダウンロードし、このＦＰＧＡと通信しブート進捗状況を表示する表示器を備える機器に関するものである。

【背景技術】

【0002】

Field Programmable Gate Array（以下、ＦＰＧＡ）は、製造後に購入者や設計者が機能構成を自由にプログラム設定できる集積回路であり、生産性を大きく向上できるデバイスとして使用されることが多くなってきている。例えば、ＦＰＧＡにグラフィック機能を具備するデバイスとして使用することにより、表示機能を実現するためのコストを削減させることができる。

【0003】

ＦＰＧＡ自身は回路データ（プログラム）を保存することができないため、機器起動時には毎回ＦＰＧＡに対してＲＯＭ等で実現されるプログラム保存デバイスから表示機能を実現させるためのグラフィックプログラム（以下、ＧＤＣ：Graphical Display Controller）をダウンロードさせる必要がある。

【0004】

これを実現させるために、プログラム保存デバイスには、機器の電源投入時に起動するブートローダと呼ばれるプログラムが組み込まれている。このブートローダは、ハードウェアの初期化、ＦＰＧＡへのＧＤＣのダウンロード、プログラム保存デバイスに保持されているメインプログラムを、ＣＰＵが使用するメモリデバイスにダウンロード等の処理を、ＣＰＵの制御処理に基づいてブートローダのプログラムを実行する。

【0005】

通常、機器の起動に時間がかかる場合には、ユーザに対する不安を除くために、ブートローダによる起動の進捗状況を機器が備える表示器の画面に表示させる必要がある。この進捗状況表示は、ＦＰＧＡにＧＤＣをダウンロードした後から可能になる。

【0006】

即ち、機器の電源を投入すると、ブートローダはプログラム保存デバイスに保持しているＧＤＣをＦＰＧＡにダウンロードする。ダウンロード後、ブートローダはこのＧＤＣの機能を使用して現在のブート進捗状況を表示器の画面に表示させることが可能になる。

【0007】

図３は、従来の表示器を備える機器の構成例を示す機能ブロック図である。内部バス１０には、ＣＰＵ２０、このＣＰＵが使用するＲＡＭ等で実現されるメモリデバイス３０、ＲＯＭ等で実現されるプログラム保存デバイス４０、ＦＰＧＡ５０、表示器６０が内部バス１０を介して互いに通信可能に接続されている。

【0008】

プログラム保存デバイス４０は、表示機能を実現させるためのグラフィックプログラムであるＧＤＣ４１、制御アプリケーション等のメインプログラム４２、ブートローダ４３が保持されている。

【0009】

機器に電源が投入されると、ブートローダ４３が起動し、ＣＰＵ２０の制御に基づいてＧＤＣ４１をＦＰＧＡ５０にダウンロードする。ＦＰＧＡ５０側にダウンロードされたＧＤＣ４１を、記号４１´で示す。ＧＤＣを形成するプログラム群Ｇ１，Ｇ２，Ｇ３，Ｇ４，…Ｇｎ全てのダウンロードが完了すると、表示器６０の表示画面６１への文字６１ａの表示が可能となる。

【0010】

ブートローダ４３は、ＧＤＣ４１のＦＰＧＡ５０へのダウンロード処理の実行後、プログラム保存デバイス４０に保持されているメインプログラム４２をメモリデバイス３０にダウンロードする処理を実行する。

【0011】

図４は、図３の動作を説明するフローチャートである。ステップＳ１で処理がスタートすると、ステップＳ２で電源が投入されてブートローダが起動する。ブートローダはステップＳ３でＧＤＣをＦＰＧＡにダウンロードし、続いてステップＳ４でメインプログラムをメモリデバイスにダウンロードし、ステップＳ５で処理を終了する。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特開２００７−２０６９３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0013】

従来構成の機器では次のような問題がある。
（１）表示器の画面表示は、ＧＤＣのダウンロードが完了しないと開始できない。ＧＤＣは一般に規模が大きいためにプログラムサイズが大きく、ＦＰＧＡへのデータの書き込み（ダウンロード）に時間を要する。

【0014】

このため、図４のステップＳ３の終了まで表示器の画面は長時間に亘り表示できない（ブラックアウト）状態となり、機器のブートローダが正常に動作しているかどうかが分からなくなるため、ユーザに不安感を与える。

【0015】

（２）ＧＤＣのダウンロード処理と、メインプログラムのダウンロード処理とが時間軸で直列的に実行されるので、ブートローダの動作時間が長くなり、電源投入から機器が動作可能な状態になるまでの起動時間（図４のステップＳ４の終了までの時間）が長くなる。

【0016】

本発明の目的は、電源投入から表示器の画面表示までの時間を短縮すると共に、機器の起動時間を短縮することを可能とする、表示器を備える機器を実現することにある。

【課題を解決するための手段】

【0017】

このような課題を達成するために、本発明は次の通りの構成になっている。
（１）機器の起動時に、ブートローダにより、プログラム保存デバイスに保持されているグラフィック表示コントロールプログラムを、前記プログラム保存デバイスと通信するＦＰＧＡにダウンロードし、このＦＰＧＡと通信しブート進捗状況を表示する表示器を備える機器において、
前記ブートローダは、前記グラフィック表示コントロールプログラムに含まれる文字表示プログラムを最初に前記ＦＰＧＡにダウンロードし、
前記ＦＰＧＡは、前記文字表示プログラムのダウンロード後直ちに前記ブート進捗状況を示す所定の文字情報を、前記表示器に表示させ、
前記所定の文字情報が前記表示器に表示された後に、前記ブートローダは、前記文字表示プログラム以外のプログラムであって前記グラフィック表示コントロールプログラムに含まれる他のプログラムを前記ＦＰＧＡに順次転送し、
前記グラフィック表示コントロールプログラムに含まれないメインプログラムを保持する前記プログラム保存デバイスと通信するＣＰＵと、このＣＰＵが利用するメモリデバイスを有し、前記ブートローダは、前記所定の文字情報が前記表示器に表示された後に、前記他のプログラムの前記ＦＰＧＡへのダウンロードと同時並行して、前記メインプログラムの前記メモリデバイスへのダウンロードを開始することを特徴とする表示器を備える機器。

【発明の効果】

【0019】

本発明によれば、次のような効果を期待することができる。
（１）表示器の画面表示は、ＧＤＣの一部の文字表示プログラムのダウンロード後から可能となるので、ダウンロード終了まで表示器の画面が長時間に亘り表示できない（ブラックアウト）状態となる問題は解消され、電源投入後の早い段階からブートローダ動作の進捗監視が可能となるため、ユーザに不安感を与えることがない。

【0020】

（２）ＧＤＣのダウンロード処理と、メインプログラムのダウンロード処理とが時間軸で同時並列的に実行されるので、ブートローダの動作時間が短縮され、電源投入から機器が動作可能な状態になるまでの起動時間を短縮することができる。

【図面の簡単な説明】

【0021】

【図1】本発明を適用した表示器を備える機器の一実施例を示す機能ブロック図である。

【図2】図１の動作を説明するフローチャートである。

【図3】従来の表示器を備える機器の構成例を示す機能ブロック図である。

【図4】図３の動作を説明するフローチャートである。

【発明を実施するための形態】

【0022】

以下本発明を、図面を用いて詳細に説明する。図１は、本発明を適用した表示器を備える機器の一実施例を示す機能ブロック図である。図２は、図１の動作を説明するフローチャートである。

【0023】

図１において、図３で説明した従来構成と同一要素には同一符号を付して説明を省略する。以下、図１、図２により、従来構成との相違点を説明する。図２において、ステップＳ２で電源が投入されると、ステップＳ３で、ブートローダ４３は、これを実行するＣＰＵ２０の制御処理に基づいて、ＧＤＣ４１のＦＰＧＡ５０へのダウンロードを開始する。

【0024】

このとき、ブートローダ４１は、ＧＤＣを形成するプログラム群Ｇ１，Ｇ２，Ｇ３，Ｇ４，…Ｇｎのうち、例えばプログラムＧ３が最低限の文字表示機能を実現するプログラム（文字表示プログラム）である場合に、ダウンロード開始直後にこのプログラムＧ３をＦＰＧＡ５０に転送し、以後残りのプログラムを順次転送する。

【0025】

ＦＰＧＡ５０は、ステップＳ４で、最初に転送されたプログラムＧ３の機能により、表示器６０の画面６１上にブート進捗状況を表示する文字６１ａを表示させる。表示する文字は、単なるアイコンや記号のブリンクの表示、または、簡単なメッセージ表示（例えば、「しばらくお待ち下さい」等）である。

【0026】

本発明によれば、表示器の画面表示は、ＧＤＣの一部の文字表示プログラムのダウンロード後から可能となるので、ダウンロード終了まで表示器の画面が長時間に亘り表示できない（ブラックアウト）状態となる問題は解消され、電源投入後の早い段階からブートローダ動作の進捗監視が可能となるため、ユーザに不安感を与えることがない。

【0027】

ステップＳ５、Ｓ６では、ＧＤＣの残りのプログラム群のダウンロードとメインプログラム４２のメモリデバイス３０へのダウンロードをＣＰＵ２０の制御に基づいて同時並行的に実施する。本発明によれば、ＧＤＣのダウンロード処理と、メインプログラムのダウンロード処理とが時間軸で同時並列的に実行されるので、ブートローダの動作時間が短縮され、電源投入から機器が動作可能な状態になるまでの起動時間を短縮することができる。

【符号の説明】

【0028】

１０ 内部バス
２０ ＣＰＵ
３０ メモリデバイス
４０ プログラム保存デバイス
４１ ＧＤＣ
４２ メインプログラム
４３ ブートローダ
５０ ＦＰＧＡ
６０ 表示器
６１ 表示画面
６１ａ 表示文字

【図1】

【図2】

【図3】

【図4】