特許第5767295号(P5767295)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ピーエスケー・インコーポレーテッドの特許一覧

<>
  • 特許5767295-基板処理方法 図000002
  • 特許5767295-基板処理方法 図000003
  • 特許5767295-基板処理方法 図000004
  • 特許5767295-基板処理方法 図000005
  • 特許5767295-基板処理方法 図000006
  • 特許5767295-基板処理方法 図000007
  • 特許5767295-基板処理方法 図000008
  • 特許5767295-基板処理方法 図000009
  • 特許5767295-基板処理方法 図000010
  • 特許5767295-基板処理方法 図000011
  • 特許5767295-基板処理方法 図000012
  • 特許5767295-基板処理方法 図000013
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5767295
(24)【登録日】2015年6月26日
(45)【発行日】2015年8月19日
(54)【発明の名称】基板処理方法
(51)【国際特許分類】
   H01L 21/336 20060101AFI20150730BHJP
   H01L 29/788 20060101ALI20150730BHJP
   H01L 29/792 20060101ALI20150730BHJP
   H01L 21/8247 20060101ALI20150730BHJP
   H01L 27/115 20060101ALI20150730BHJP
【FI】
   H01L29/78 371
   H01L27/10 434
【請求項の数】13
【全頁数】16
(21)【出願番号】特願2013-211925(P2013-211925)
(22)【出願日】2013年10月9日
(65)【公開番号】特開2014-82494(P2014-82494A)
(43)【公開日】2014年5月8日
【審査請求日】2013年10月9日
(31)【優先権主張番号】10-2012-0115428
(32)【優先日】2012年10月17日
(33)【優先権主張国】KR
(73)【特許権者】
【識別番号】504388695
【氏名又は名称】ピーエスケー・インコーポレーテッド
(74)【代理人】
【識別番号】110000671
【氏名又は名称】八田国際特許業務法人
(72)【発明者】
【氏名】キム,ボヤン フーン
【審査官】 鈴木 和樹
(56)【参考文献】
【文献】 国際公開第2011/112812(WO,A1)
【文献】 特開2012−089817(JP,A)
【文献】 特開2008−182199(JP,A)
【文献】 特開2008−159892(JP,A)
【文献】 特表2013−522883(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/336
H01L 21/8247
H01L 27/115
H01L 29/788
H01L 29/792
(57)【特許請求の範囲】
【請求項1】
基板上に提供された半導体層と絶縁層との蝕刻段差を調節する方法において、
前記基板をヒーター上へローディングする段階と、
前記基板上に半導体層と絶縁層とを提供する段階と、
前記基板上に活性ガスを提供して前記半導体層の第1上部面にキャッピング絶縁層を形成する段階と、
前記基板上に蝕刻ガスを提供して前記絶縁層の第2上部面と前記キャッピング絶縁層とを蝕刻副産物で形成する段階と、
前記蝕刻副産物を除去して前記絶縁層と前記半導体層との前記蝕刻段差を調節する段階と、を含み、
前記蝕刻副産物で形成する段階は、前記絶縁層が前記蝕刻ガスに露出された時間と前記ヒーターが前記基板を加熱する温度とを調節することによって前記蝕刻段差を調節する、基板処理方法。
【請求項2】
前記半導体層はポリシリコンを含む請求項1に記載の基板処理方法。
【請求項3】
前記絶縁層はシリコン酸化膜を含む請求項2に記載の基板処理方法。
【請求項4】
前記キャッピング絶縁層はシリコン酸化膜を含む請求項2または請求項3に記載の基板処理方法。
【請求項5】
前記絶縁層はシリコン窒化膜を含む請求項2に記載の基板処理方法。
【請求項6】
前記キャッピング絶縁層の形成段階は、酸素のリモートプラズマ処理工程を含む請求項1〜5のいずれか一項に記載の基板処理方法。
【請求項7】
前記蝕刻ガスはリモートプラズマ処理工程での三フッ化窒素を含む請求項6に記載の基板処理方法。
【請求項8】
前記蝕刻副産物はアンモニア、フッ酸、又はシリコンを含む請求項7に記載の基板処理方法。
【請求項9】
前記蝕刻副産物の除去段階は熱処理工程を含む請求項1に記載の基板処理方法。
【請求項10】
前記熱処理工程は100℃以上で遂行される請求項9に記載の基板処理方法。
【請求項11】
前記活性ガスはオゾン又は酸素を含む請求項1に記載の基板処理方法。
【請求項12】
前記蝕刻副産物の形成段階は反応ガスを提供することをさらに含む請求項1に記載の基板処理方法。
【請求項13】
前記反応ガスは水素又は窒素を含む請求項12に記載の基板処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体製造方法に関し、具体的に、半導体層と絶縁層とを除去する基板処理方法に関する。
【背景技術】
【0002】
メモリ素子又は表示素子は基板と前記基板上の半導体層とを包含することができる。半導体層は基板上で絶縁層と共に積層構造に配置され得る。絶縁層と半導体層とはフォトリソグラフィー工程及び蝕刻工程によってパターニングされ得る。蝕刻工程は乾式蝕刻方法又は湿式蝕刻方法を包含することができる。蝕刻工程は半導体層と絶縁層とに対する蝕刻選択比にしたがって遂行されている。蝕刻選択比は蝕刻ガス又は蝕刻液の固有の特性によって決定され得る。したがって、一般的な蝕刻工程は微細パターンのトリミング不良を引き起こす短所がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】韓国特許公開第10−2013−0047125号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする技術的課題は、絶縁層と半導体層との蝕刻段差を容易に調節できる基板処理方法を提供することにある。
【課題を解決するための手段】
【0005】
本発明の実施形態による基板処理方法は、基板上に半導体層と絶縁層とを提供する段階と、前記基板上に活性ガスを提供して前記半導体層の第1上部面にキャッピング絶縁層を形成する段階と、前記基板上に蝕刻ガスを提供して前記絶縁層の第2上部面と前記キャッピング絶縁層とを蝕刻副産物で形成する段階と、前記蝕刻副産物を除去して前記絶縁層と前記半導体層との前記蝕刻段差を調節する段階と、を含み、前記蝕刻副産物で形成する段階は、前記絶縁層が前記蝕刻ガスに露出された時間と前記ヒーターが前記基板を加熱する温度とを調節することによって前記蝕刻段差を調節する
【0006】
本発明の一実施形態によれば、前記半導体層はポリシリコンを包含することができる。
本発明の他の実施形態によれば、前記絶縁層はシリコン酸化膜を包含することができる。
本発明の一実施形態によれば、前記キャッピング絶縁層はシリコン酸化膜を包含することができる。
【0007】
本発明の他の実施形態によれば、前記絶縁層はシリコン窒化膜を包含することができる。
【0008】
本発明の一実施形態によれば、前記キャッピング絶縁層の形成段階は、酸素のリモートプラズマ処理工程を包含することができる。
【0009】
本発明の他の実施形態によれば、前記蝕刻ガスはリモートプラズマ処理工程での三フッ化窒素を包含することができる。
【0010】
本発明の一実施形態によれば、前記蝕刻副産物はアンモニア、フッ酸、又はシリコンを包含することができる。
【0011】
本発明の他の実施形態によれば、前記蝕刻副産物の除去段階は熱処理工程を包含することができる。
【0012】
本発明の一実施形態によれば、前記熱処理工程は100℃以上で遂行できる。
【0013】
本発明の他の実施形態によれば、前記活性ガスは酸素を包含することができる。
【0014】
本発明の一実施形態によれば、前記蝕刻副産物の形成段階は反応ガスを提供することをさらに含むことができる。
【0015】
本発明の他の実施形態によれば、前記反応ガスは水素又は窒素を包含することができる。
【発明の効果】
【0016】
本発明の実施形態による基板処理方法は絶縁層と半導体層との表面酸化工程、蝕刻工程、及び熱処理工程を包含することができる。表面酸化工程は半導体層の第1上部表面にキャッピング絶縁層を形成する工程であり得る。蝕刻工程は前記キャッピング絶縁層と前記絶縁層とを蝕刻副産物で形成する工程であり得る。熱処理工程は蝕刻副産物を除去する工程であり得る。
【0017】
したがって、本発明の実施形態による基板処理方法は絶縁層と半導体層との蝕刻段差を容易に調節することができる。
【図面の簡単な説明】
【0018】
図1】本発明の基板処理方法を説明するための基板処理装置を示す図面である。
図2】本発明の実施形態による基板処理方法を示したフローチャートである。
図3図2の基板処理方法にしたがう工程断面図である。
図4図2の基板処理方法にしたがう工程断面図である。
図5図2の基板処理方法にしたがう工程断面図である。
図6図2の基板処理方法にしたがう工程断面図である。
図7】本発明の基板処理方法が適用されたNANDフラッシュメモリ製造方法を示す工程断面図である。
図8】本発明の基板処理方法が適用されたNANDフラッシュメモリ製造方法を示す工程断面図である。
図9】本発明の基板処理方法が適用されたNANDフラッシュメモリ製造方法を示す工程断面図である。
図10】本発明の基板処理方法が適用されたNANDフラッシュメモリ製造方法を示す工程断面図である。
図11】本発明の基板処理方法が適用された立体的なメモリの製造方法を示す工程断面図である。
図12】本発明の基板処理方法が適用された立体的なメモリの製造方法を示す工程断面図である。
【発明を実施するための形態】
【0019】
本発明の実施形態は下記の技術分野で通常の知識を有する者に本発明をさらに完全に説明するために提供されるものであり、下記の実施形態は様々な他の形態に変形され得り、本発明の範囲が下記の実施形態に限定されるものではない。むしろ、これらの実施形態は本開示をさらに充実させ、完全にさせて、当業者に本発明の思想を完全に伝達するために提供されるものである。また、図面で各層の大きさは説明の便宜及び明確性のために誇張されることもあり得る。
【0020】
明細書の全体に掛けて領域、半径、距離等のような1つの構成要素が他の構成要素に“連続されて”、“連結されて”、又は“カップリングされて”位置すると言及する時は、前記1つの構成要素が直接的に他の構成要素に“連続されて”、“連結されて”、又は“カップリングされて”接触するか、或いはその間に介在されるその他の構成要素が存在できると解釈できる。一方、1つの構成要素が他の構成要素に“直接的に連続されて”、“直接連結されて”、又は“直接カップリングされて”位置すると言及する時は、その間に介在される他の構成要素が存在しないことと解釈される。同一の符号は同一の要素を称する。本明細書で使用されたように、用語“及び/又は”は該当列挙された項目の中でいずれか1つ及び1つ以上のすべての組合を含む。
【0021】
本明細書で第1、第2等の用語が多様な部材、部品、領域、面積を説明するために使用されるが、これらの部材、部品、領域、面積はこれらの用語によって限定されてはならないことは明確である。これらの用語は1つの部材、部品、領域、層又は部分を他の領域、層又は面積と区別するためのみに使用される。したがって、以下で説明する第1部材、部品、領域、面積は本発明の開示から逸脱しなくとも第2部材、部品、領域、面積を示すことができる。
【0022】
また、“隣”又は“隣接”のような相対的な用語は図面で図解されるように他の構成要素に対するいずれの要素の関係を記述するためにここで使用され得る。相対的用語は図面で描いている方向に追加して素子の他の方向を含むことを意図することと理解できる。たとえば、他の方向は、図面で描いている方向対して90°の範囲内に入る方向であってもよい。本明細書に使用される相対的な説明はこれによって解釈できる。
【0023】
本明細書で使用された用語は特定実施形態を説明するために使用され、本発明を制限するためのものではない。本明細書で使用されたように、単数形態は文脈の上に他の場合を明らかに示すものでなければ、複数の形態を包含することができる。また、本明細書で使用される場合、“含む(comprise)”及び/又は“包含する(comprising)”は言及された形状、数字、段階と、動作、部材、要素及び/又はこれらグループの存在を特定するものであり、1つ以上の他の形状、数字、動作、部材、要素及び/又はグループがの存在又は付加を排除するものではない。
【0024】
以下、本発明の実施形態は本発明の理想的な実施形態を概略的に図示する図面を参照して説明する。図面において、例えば、製造技術及び/又は公差(tolerance)にしたがって、図示された形状の変形が予想され得る。したがって、本発明の実施形態は本明細書に図示された領域の特定形状に制限されることとして解釈されてはならず、例えば製造上で招来される形状の変化を包含しなければならない。
【0025】
図1は本発明の基板処理方法を説明するための基板処理装置を示す図面である。
【0026】
図1を参照すれば、基板処理装置は、チャンバー100、ガス供給部200、及び制御部300を包含することができる。
【0027】
チャンバー100は外部から密閉された空間を提供する。真空ポンプ140はチャンバー100の内部の空気をポンピングする。チャンバー100はヒーター110、リフトピン120、及び隔壁(baffle、130)を包含することができる。ヒーター110は基板112を加熱することができる。基板112はリフトピン120によってヒーター110上に安着(loading)され得る。リフトピン120はアンローディングの時に基板112をヒーター110から昇降させることができる。
【0028】
バッフル130はチャンバー100を活性領域132と反応領域134とに分離できる。活性領域132は活性ガス、第1反応ガス、及び第2反応ガスが提供される領域である。活性領域132は上部領域131と下部領域133とに区分され得る。上部領域131はプラズマ発生領域である。活性ガス、第1反応ガス、及び第2反応ガスは高周波パワーによって上部領域131でプラズマ状態に励起されることができる。下部領域133は活性ガス、第1反応ガス、又は第2反応ガスの混合領域である。反応領域134は基板112の処理領域である。基板112は活性ガスと第1及び第2反応ガスによって、エッチング又は副産物が蒸着され得る。
【0029】
ガス供給部200は活性ガス供給部210、反応ガス供給部220、蝕刻ガス供給部230を包含することができる。活性ガスは酸素Oを包含することができる。反応ガスは水素H又はアンモニアNHを包含することができる。蝕刻ガスはフッ酸HF、三フッ化窒素NFを包含することができる。ガス供給部200で活性領域132に連結される配管にバルブ240が配置され得る。バルブ240は制御部300の制御信号にしたがって、ガス供給部200のガス供給を調節することができる。制御部300は温度センサー(図示せず)の感知信号に応答してヒーター110の温度を制御することができる。
【0030】
このように構成された基板処理装置を利用する本発明の基板処理方法に対して説明する。
【0031】
図2は本発明の実施形態による基板処理方法を示したフローチャートである。
【0032】
図3乃至図6図2の基板処理方法にしたがう工程断面図である。
【0033】
図1乃至図3を参照すれば、基板112上に絶縁層10と半導体層20とを提供する(S10)。絶縁層10はシリコン酸化膜又はシリコン窒化膜を包含することができる。半導体層20はポリシリコンを包含することができる。ポリシリコンは導電性不純物でドーピングされ得る。絶縁層10及び半導体層20はチャンバー10内のヒーター110上へローディングされ得る。
【0034】
図1図2、及び図4を参照すれば、基板112上に活性ガスを提供して半導体層20の第1上部面にキャッピング絶縁層22を形成する(S20)。活性ガスは活性領域132の上部領域131へ供給され得る。例えば、酸素は上部領域131でプラズマ反応処理されて基板112上へ流動(flow)されることができる。プラズマ反応処理された酸素は絶縁層10のシリコン酸化膜と反応されない。半導体層132のポリシリコンは酸素に選択的に反応され得る。キャッピング絶縁層22は半導体層132の最外殻の第1上部面に形成され得る。キャッピング絶縁層22の厚さは酸素に露出された時間と基板112の温度とに比例して増加され得る。
【0035】
図1図2、及び図5を参照すれば、基板112上に蝕刻ガス及び反応ガスを提供して絶縁層10の第2上部面と、キャッピング絶縁層22を蝕刻副産物30で形成する(S30)。蝕刻ガスは三フッ化窒素であり得る。三フッ化窒素は上部領域131又は下部領域133へ提供され得る。反応ガスは上部領域131へ供給され得る。蝕刻ガスは絶縁層10とキャッピング絶縁層22と反応され得る。例えば、弗素はシリコン酸化膜内での活発に拡散されて反応され得る。反面、半導体層20は蝕刻ガスから保護され得る。弗素はシリコン酸化膜よりポリシリコンで遅く反応され得る。したがって、絶縁層10は蝕刻ガスから半導体層20に比べて高い選択蝕刻比を有することができる。
【0036】
絶縁層10とキャッピング絶縁層22とは各々シリコン酸化膜であり得る。絶縁層10は蝕刻ガスに露出された時間又は基板112の加熱温度にしたがって比例して増加される厚さの蝕刻副産物30に変化され得る。蝕刻副産物30はアンモニア、フッ酸、フッ化アンモニア、シリコン酸化物(silicon oxide)を包含することができる。したがって、本発明の実施形態による基板処理方法は絶縁層10と半導体層20との蝕刻段差を容易に調節することができる。
【0037】
図1図2、及び図6を参照すれば、基板112を加熱して蝕刻副産物30を除去する(S40)。ヒーター110は基板112を約100℃程度に加熱することができる。蝕刻副産物30はヒーター110の熱エネルギーによって気化され得る。気化された蝕刻副産物30はフッ化シリコンアンモニウム(NHSiFであり得る。
【0038】
したがって、本発明の実施形態による基板処理方法は絶縁層10と半導体層20との蝕刻段差を容易に調節することができる。
【0039】
図7乃至図10は本発明の基板処理方法が適用されたNANDフラッシュメモリ製造方法を示す工程断面図である。
【0040】
図7を参照すれば、活性層24と、前記活性層24上の複数のゲートスタック40と、前記複数のゲートスタック40の間のギャップフィル(gap fill)酸化膜50を提供する。活性層24は基板112に連結されたバルクシリコンを包含することができる。ギャップフィル酸化膜50はシリコン酸化膜を包含することができる。ゲートスタック40は活性層24上のトンネル酸化膜12と、フローティングゲート26とを包含することができる。活性層24はバルクシリコン、即ち単結晶シリコンを包含することができる。トンネル酸化膜12はシリコン酸化膜を包含することができる。フローティングゲート26はポリシリコンを包含することができる。
【0041】
図8を参照すれば、ギャップフィル酸化膜50を一定の深さまで除去する。ギャップフィル酸化膜50は蝕刻ガスによって、フローティングゲート26に比べて高い蝕刻選択比に除去され得る。この時、基板112は酸素に露出されないこともあり得る。蝕刻ガスはフローティングゲート26及びギャップフィル酸化膜50の各々の上部面に蝕刻副産物30を形成できる。
【0042】
図9及び図10を参照すれば、ギャップフィル酸化膜50とフローティングゲート26とを等方的に除去する。ギャップフィル酸化膜50とフローティングゲート26とは単位工程での蝕刻選択比が減少され得る。単位工程は表面酸化工程(S20)、蝕刻工程(S30)、及び熱処理工程(S40)を包含することができる。単位工程は反復的に遂行できる。フローティングゲート26は微細な線幅にトリミング(trimming)され得る。
【0043】
したがって、本発明の第1応用例にしたがう基板処理方法は蝕刻選択比の調節を利用してフローティングゲート26を微細線幅にトリミングすることができる。
【0044】
図11及び図12は本発明の基板処理方法が適用された立体的な(three−dimensional)メモリの製造方法を示す工程断面図である。
【0045】
図11を参照すれば、積層構造の絶縁層10と半導体層20を提供する。絶縁層10はシリコン窒化膜を包含することができる。半導体層20はポリシリコンを包含することができる。
【0046】
図12を参照すれば、絶縁層10に比べて半導体層20を選択的に除去する。半導体層20は単位工程によって除去され得る。上述したように、単位工程は表面酸化工程(S20)、蝕刻工程(S30)、熱処理工程(S40)を包含することができる。半導体層20は表面酸化工程(S20)でシリコン酸化膜により形成され得る。シリコン酸化膜は蝕刻工程(S30)で反応されて蝕刻副産物(図5の30)で形成され得る。絶縁層10は蝕刻ガスと反応されないことがあり得る。蝕刻副産物30は熱処理工程(S40)で除去され得る。半導体層20は絶縁層に比べて選択的に微細に除去され得る。
【0047】
したがって、本発明の応用例にしたがう立体的なメモリの製造方法は絶縁層10と半導体層20との間に水平方向の蝕刻段差を調節することができる。
【0048】
以上で説明した本発明が前述した実施形態及び添付された図面に限定されなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であることは、本発明が属する技術分野で通常の知識を有する者に明白である。
【符号の説明】
【0049】
10 絶縁層、
20 半導体層、
22 キャッピング絶縁層、
24 活性層、
26 フローティングゲート、
30 蝕刻副産物、
40 ゲートスタック、
50 ギャップフィル絶縁膜、
100 チャンバー、
110 ヒーター、
112 基板、
130 バッフル、
131 上部領域、
132 活性領域、
133 下部領域、
140 ポンプ、
200 ガス供給部、
300 制御部。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12