特許 5767721 インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5767721

(24)【登録日】2015年6月26日

(45)【発行日】2015年8月19日

(54)【発明の名称】インバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステム

(51)【国際特許分類】

   H02M 7/48 20070101AFI20150730BHJP

【ＦＩ】

   H02M7/48 R

   H02M7/48 F

【請求項の数】12

【全頁数】31

(21)【出願番号】特願2014-5164(P2014-5164)

(22)【出願日】2014年1月15日

(62)【分割の表示】特願2010-81288(P2010-81288)の分割

【原出願日】2010年3月31日

(65)【公開番号】特開2014-64469(P2014-64469A)

(43)【公開日】2014年4月10日

【審査請求日】2014年1月15日

(73)【特許権者】

【識別番号】000000262

【氏名又は名称】株式会社ダイヘン

(74)【代理人】

【識別番号】100086380

【弁理士】

【氏名又は名称】吉田 稔

(74)【代理人】

【識別番号】100115369

【弁理士】

【氏名又は名称】仙波 司

(74)【代理人】

【識別番号】100168044

【弁理士】

【氏名又は名称】小淵 景太

(72)【発明者】

【氏名】諸富 徳行

(72)【発明者】

【氏名】服部 将之

【審査官】 田村 耕作

(56)【参考文献】

【文献】 特開平０９−３０８２６４（ＪＰ，Ａ）

【文献】 国際公開第２０１０／０２９８０８（ＷＯ，Ａ１）

【文献】 特開２００７−２５９５６７（ＪＰ，Ａ）

【文献】 特開平１１−２９９２５３（ＪＰ，Ａ）

【文献】 特開平０５−３０４７２５（ＪＰ，Ａ）

【文献】 特開２０１０−０６８６３０（ＪＰ，Ａ）

【文献】 特開２０１１−１８８６６５（ＪＰ，Ａ）

【文献】 特開２００４−１８０４２７（ＪＰ，Ａ）

【文献】 特開２００４−１５３９５７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路であって、
電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、
所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、
前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、
前記各相の補正後指令値信号に基づいて、前記インバータ回路をＰＷＭ制御するための各相の第１のＰＷＭ信号を生成する第１のＰＷＭ信号生成手段と、
前記各相の補正後指令値信号の差分信号に基づいて生成される、１／３周期の期間でゼロになる各相のＮＶＳ指令値信号に基づいて、各相の第２のＰＷＭ信号を生成する第２のＰＷＭ信号生成手段と、
前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段と、
前記不平衡検出手段によって前記不平衡状態であることが検出されている場合は前記第１のＰＷＭ信号を前記インバータ回路に出力し、前記不平衡検出手段によって前記不平衡状態であることが検出されていない場合は前記第２のＰＷＭ信号を前記インバータ回路に出力する出力手段と、
直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段と、
を備えており、
前記指令値信号生成手段は、
前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、
前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、
前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段と、
を備え、
前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力する、
ことを特徴とするインバータ制御回路。

【請求項2】

前記指令値信号補正手段は、前記各相の指令値信号にそれぞれ対応する相の前記補正値信号を加算することで補正する、
請求項１に記載のインバータ制御回路。

【請求項3】

前記指令値算出手段は、前記各相の電圧実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗと前記各相の位相差φｕ，φｖ，φｗとから、下記式によって、前記各相の指令値Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）を算出する、請求項１または２に記載のインバータ制御回路。
なお、ωは前記三相電力系統の角周波数であり、ωｔはＵ相の系統電圧の現在の位相であり、Ｃｍは三相平衡時の指令値信号Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）の振幅であり、Ｖｉｎは前記インバータ回路に入力される直流電圧であり、Ｋｔは前記インバータ回路の出力電圧を変圧する変圧手段の変圧比である。

【数1】

【請求項4】

前記補正値信号生成手段は、
電流検出手段によって検出される前記インバータ回路の各相の出力電流信号を回転座標系の各成分に変換する変換手段と、
前記測定値に対する前記目標値からの偏差量に基づいて、フィードバック制御のための第１の補正値を算出する第１の補正値算出手段と、
前記各成分のいずれかに対する前記第１の補正値からの偏差量に基づいて、フィードバック制御のための第２の補正値を算出する第２の補正値算出手段と、
前記第２の補正値を静止座標系の各相の補正値に逆変換する逆変換手段と、
を備え、
前記各相の補正値を前記各相の補正値信号として出力する、
請求項１ないし３のいずれかに記載のインバータ制御回路。

【請求項5】

前記第２のＰＷＭ信号生成手段は、前記各相の補正後指令値信号の差分信号から、１周期の波形が、１／３周期の期間でゼロとなり、続く１／３周期の期間で位相が０から２π／３の区間の正弦波の波形となり、残りの１／３周期の期間で前記正弦波の位相がπ／３からπの区間の波形となる第１のＮＶＳ指令値信号と、この第１のＮＶＳ指令値信号に対して位相が２π／３だけ進んだ第２のＮＶＳ指令値信号と、前記第１のＮＶＳ指令値信号に対して位相が２π／３だけ遅れた第３のＮＶＳ指令値信号とを生成し、当該各ＮＶＳ指令値信号と下限値がゼロとなるキャリア信号とに基づいて前記第２のＰＷＭ信号を生成する、請求項１ないし４のいずれかに記載のインバータ制御回路。

【請求項6】

前記第２のＰＷＭ信号生成手段は、各相のＮＶＳ指令値信号を、１／３周期の期間をゼロとし、続く１／３周期の期間を当該相の補正後指令値信号から当該相より相順が一つ前の補正後指令値信号を差し引いて得られる差分信号とし、残りの１／３周期の期間を当該相の補正後指令値信号から当該相より相順が一つ後の補正後指令値信号を差し引いて得られる差分信号として生成する、請求項５に記載のインバータ制御回路。

【請求項7】

前記第１のＰＷＭ信号生成手段は、前記補正後指令値信号と所定の周波数の第１の三角波信号との比較結果から前記第１のＰＷＭ信号を生成し、
前記第２のＰＷＭ信号生成手段は、前記ＮＶＳ指令値信号と前記所定の周波数の第２の三角波信号との比較結果から前記第２のＰＷＭ信号を生成する、
請求項５または６に記載のインバータ制御回路。

【請求項8】

前記不平衡検出手段は、前記三相電力系統のいずれかの相の電圧信号の電圧実効値と他の相の電圧信号の電圧実効値との差が所定の値以上の場合、または、前記三相電力系統のいずれかの相の電圧信号の位相と三相平衡時の位相との位相差が所定の位相差以上の場合に、前記不平衡状態であることを検出する、請求項１ないし７のいずれかに記載のインバータ制御回路。

【請求項9】

前記不平衡検出手段は、前記各相の電圧信号から回転座標系のベクトル成分であるｑ軸成分とｄ軸成分とを抽出し、前記ｑ軸成分が所定の値以上の場合、または、前記ｄ軸成分が所定の値以上の場合に、前記不平衡状態であることを検出する、請求項１ないし７のいずれかに記載のインバータ制御回路。

【請求項10】

前記インバータ回路と、請求項１ないし９のいずれかに記載のインバータ制御回路と、
を備えている系統連系インバータシステム。

【請求項11】

コンピュータを、直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路として機能させるためのプログラムであって、
前記コンピュータを、
電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、
所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、
前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、
前記各相の補正後指令値信号に基づいて、前記インバータ回路をＰＷＭ制御するための各相の第１のＰＷＭ信号を生成する第１のＰＷＭ信号生成手段と、
前記各相の補正後指令値信号の差分信号に基づいて生成される、１／３周期の期間でゼロになる各相のＮＶＳ指令値信号に基づいて、各相の第２のＰＷＭ信号を生成する第２のＰＷＭ信号生成手段と、
前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段と、
前記不平衡検出手段によって前記不平衡状態であることが検出されている場合は前記第１のＰＷＭ信号を前記インバータ回路に出力し、前記不平衡検出手段によって前記不平衡状態であることが検出されていない場合は前記第２のＰＷＭ信号を前記インバータ回路に出力する出力手段と、
直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段と、
して機能させ、
前記指令値信号生成手段は、
前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、
前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、
前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段と、
を備え、
前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力する、
ことを特徴とするプログラム。

【請求項12】

請求項１１に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、直流電力を交流電力に変換するインバータ回路をＰＷＭ制御するためのインバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、および、このプログラムを記録した記録媒体に関する。

【背景技術】

【0002】

近年、太陽光などの自然エネルギーを用いた分散型電源が普及拡大の傾向にある。また、分散型電源によって生成される直流電力を交流電力に変換するインバータ回路を備え、変換された交流電力を接続された負荷や電力系統に供給する系統連系インバータシステムも開発されている。系統連系インバータシステムには、大きすぎる電流（過電流）が流れることによるインバータ回路の損傷を防ぐために、過電流を検出してインバータ回路を停止させる機能が設けられている。

【0003】

図１２は、三相電力系統Ｂ（以下、「系統Ｂ」と略称する。）に電力を供給するための従来の系統連系インバータシステムＡ’を説明するためのブロック図である。

【0004】

系統連系インバータシステムＡ’において、インバータ回路２はインバータ制御回路１０’から入力されるＰＷＭ信号に基づいて電力変換動作を行う。インバータ制御回路１０’は、系統電圧センサ９および電流センサ７からそれぞれ系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）および交流電流信号Ｉ（Ｉｕ，Ｉｖ，Ｉｗ）を入力されて、以下のように、ＰＷＭ信号を生成する。すなわち、電流センサ７から入力される交流電流信号Ｉを回転座標系の各成分に変換する。なお、以下では、当該変換を「ｄｑ変換」とし、変換された各成分を「ｄ軸成分」と「ｑ軸成分」とする。ｄｑ変換後のｄ軸成分Ｉｄ，ｑ軸成分Ｉｑとそれぞれの目標値Ｉｄ’，Ｉｑ’との偏差量を「０」にするための補正値ΔＸｄ，ΔＸｑを算出する。また、系統電圧センサ９から入力される系統電圧信号Ｖｓもｄｑ変換して、ｄ軸成分Ｖｓｄ，ｑ軸成分Ｖｓｑを算出する。各成分Ｖｓｄ，Ｖｓｑにそれぞれ補正値ΔＸｄ，ΔＸｑを加算し、静止座標系に逆変換して指令値Ｘｕ，Ｘｖ，Ｘｗを算出する。なお、以下では、当該逆変換を「逆ｄｑ変換」とする。逆ｄｑ変換された指令値Ｘｕ，Ｘｖ，Ｘｗに基づいて、ＰＷＭ信号を生成する。

【0005】

各ｄｑ変換および逆ｄｑ変換は、系統電圧センサ９から入力される系統電圧信号Ｖｓから検出されるＵ相の系統電圧の位相θに基づいて変換を行う。このとき、位相θは、各相の系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗが平衡状態（各相の電圧の振幅が共通し、各相の電圧の位相差がそれぞれ２π／３である状態）であること、すなわち、系統Ｂの各相の電圧が平衡状態であることを前提として検出されている。つまり、系統Ｂの各相の電圧位相は、系統電圧信号Ｖｓがｄｑ変換されたｄ軸成分Ｖｓｄ，ｑ軸成分Ｖｓｑに反映されておらず、Ｖｓｄ，Ｖｓｑに基づいて算出される指令値Ｘｕ，Ｘｖ，Ｘｗにも反映されていない。

【0006】

したがって、系統Ｂの各相の電圧が不平衡状態になった場合、実際の系統Ｂの各相の電圧位相が不平衡にもかかわらず、指令値Ｘｕ，Ｘｖ，Ｘｗは各相の電圧位相が平衡状態で算出される。これにより、インバータ回路２の出力電流の制御精度は悪化し、出力電流のアンバランスが増大する。このとき、過電流が検出されるとインバータ回路２が停止され、系統連系インバータシステムＡ’が系統Ｂから解列される。系統Ｂに対して系統連系インバータシステムＡ’の規模が大きい場合、系統連系インバータシステムＡ’が系統Ｂから解列することにより、さらに系統Ｂの電圧不平衡状態が拡大したり瞬時電圧低下が発生する場合がある。この場合、系統Ｂに接続している他の系統連系インバータシステムも一斉に解列する可能性がある。

【0007】

本発明者は、系統Ｂが不平衡状態になった場合でもインバータ回路２が安定して運転を継続することができるようにＰＷＭ信号を生成するインバータ制御回路を発明した。

【0008】

図１３は、系統Ｂが不平衡状態になった場合でもインバータ回路２が安定して運転を継続することができるようにＰＷＭ信号を生成するインバータ制御回路を説明するためのブロック図である。

【0009】

同図に示すように、インバータ制御回路１０”は、系統指令値生成部１２’が生成した系統指令値信号Ｋｕ，Ｋｖ，Ｋｗと補正値生成部１１’が生成した補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗとを加算部１３’で加算し、算出された指令値信号Ｘｕ，Ｘｖ，Ｘｗに基づいてＰＷＭ信号生成部１４’でＰＷＭ信号を生成するものである。

【0010】

指令値信号Ｘｕ，Ｘｖ，Ｘｗの基準となる系統指令値信号Ｋｕ，Ｋｖ，Ｋｗは、系統指令値生成部１２’で系統Ｂの各相の電圧に基づいて相毎に生成される。したがって、系統Ｂの各相の電圧が不平衡状態となった場合でも、不平衡状態の各相の電圧に応じた各相の指令値信号が生成されるので、インバータ回路２からの出力電圧も系統Ｂの各相の電圧と同様の不平衡状態となる。これにより、インバータ回路２の出力電流の制御精度は悪化せず、出力電流のアンバランスが増大することを抑制することができるので、過電流が検出されることを抑制することができる。したがって、接続している系統Ｂが電圧不平衡状態になった場合でも、インバータ回路２が安定して運転を継続することができる。

【0011】

一方、本発明者は、図１２に示す系統連系インバータシステムＡ'において、インバー
タ回路２に内蔵されているスイッチング素子（図示せず）のオン・オフ動作の回数を削減させることで電力変換のロス（一般に「スイッチングロス」と呼ばれる。）を減少させる発明を行った。当該発明は、三相の中性点電位を１／３周期毎に遷移させて１／３周期ずつ各相の電位をゼロに固定することで、各相のスイッチングを当該ゼロに固定された期間停止させるという制御を行うものである。当該制御方法は中性点電位を遷移させることに特徴があり、以下では、「ＮＶＳ（Neutral Voltage Shift）制御」という。ＮＶＳ制御
は、１／３周期がゼロである特殊な波形となる指令値信号（以下では、「ＮＶＳ指令値信号」という。）を生成し、当該ＮＶＳ指令値信号に基づいて生成されたＰＷＭ信号でインバータ回路２を制御することで行われる。当該ＰＷＭ信号はＮＶＳ指令値信号がゼロである期間でローレベルを継続するので、この期間のスイッチング素子のオン・オフ動作は停止する。したがって、スイッチング素子のオン・オフ動作の回数が２／３に削減されるので、スイッチングロスを低減することができる。

【0012】

図１４は、ＮＶＳ指令値信号を生成して、当該ＮＶＳ指令値信号に基づいてＰＷＭ信号を生成するＮＶＳ制御用ＰＷＭ信号生成部１４”の内部構成を説明するためのブロック図である。なお、ＮＶＳ制御用ＰＷＭ信号生成部１４”は、図１２のＰＷＭ信号生成部に相当するものである。

【0013】

ＮＶＳ制御用ＰＷＭ信号生成部１４”は、線間電圧指令値信号生成部１４ａ”、ＮＶＳ指令値信号生成部１４ｂ”、およびパルス信号生成部１４ｃ”を備えている。

【0014】

線間電圧指令値信号生成部１４ａ”は、逆変換部（図１２のインバータ制御回路１０'
参照）より入力される指令値信号Ｘｕ，Ｘｖ，Ｘｗから線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕを生成するものである。系統電圧センサ９は系統Ｂの各相の相電圧を検出するものなので、逆変換部から入力される指令値信号Ｘｕ，Ｘｖ，Ｘｗは各相の相電圧を指令するための指令値信号である。線間電圧指令値信号生成部１４ａ”は、各相の相電圧を指令するための指令値信号Ｘｕ，Ｘｖ，Ｘｗから、線間電圧を指令するための線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕを生成して、ＮＶＳ指令値信号生成部１４ｂ”に出力する。線間電圧指令値信号生成部１４ａ”は、ＸｕとＸｖの差分信号をＸｕｖとし、ＸｖとＸｗの差分信号をＸｖｗとし、ＸｗとＸｕの差分信号をＸｗｕとして生成する。

【0015】

ＮＶＳ指令値信号生成部１４ｂ”は、Ｕ相の系統電圧の位相θと線間電圧指令値信号生成部１４ａ”から入力される線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕに基づいて、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'を生成して、パルス信号生成部１４ｃ”に出力する
ものである。ＮＶＳ指令値信号生成部１４ｂ”は、１／３周期毎に、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕ、値がゼロであるゼロ信号、および、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの極性を反転させた信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗを切り替えることで、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'を生成する。

【0016】

図１５は、ＮＶＳ指令値信号生成部１４ｂ”が生成するＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の波形を説明するための図である。

【0017】

同図（ａ）に示す波形Ｘｕｖ，Ｘｖｗ，Ｘｗｕは、それぞれ線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの波形であり、それぞれ系統電圧のＵ相、Ｖ相、Ｗ相の目標とする線間電圧信号の波形と一致する。同図（ｂ）は、ＮＶＳ指令値信号Ｘｕ'の波形を説明するた
めの図である。同図（ｂ）に示す波形Ｘｕｖは、線間電圧指令値信号Ｘｕｖの波形であり、同図（ａ）に示す波形Ｘｕｖと同じものである。同図（ｂ）に示す波形Ｘｕｗは、線間電圧指令値信号Ｘｗｕの極性を反転した信号Ｘｕｗの波形である。同図（ｂ）に示す波形Ｘｕ’は、ＮＶＳ指令値信号Ｘｕ'の波形である。

【0018】

同図（ｂ）に示すように、ＮＶＳ指令値信号Ｘｕ'の波形は、３π／６≦θ≦７π／６
の期間は線間電圧指令値信号Ｘｕｖの波形となり、７π／６≦θ≦１１π／６の期間はゼロとなり、１１π／６≦θ≦１５π／６の期間は信号Ｘｕｗの波形となる。同様に、ＮＶＳ指令値信号Ｘｖ'の波形は、同図（ｃ）に示すように、３π／６≦θ≦７π／６の期間
はゼロとなり、７π／６≦θ≦１１π／６の期間は線間電圧指令値信号Ｘｕｖの極性を反転した信号Ｘｖｕの波形となり、１１π／６≦θ≦１５π／６の期間は線間電圧指令値信号Ｘｖｗの波形となる。また、ＮＶＳ指令値信号Ｘｗ'の波形は、図示していないが、３
π／６≦θ≦７π／６の期間は線間電圧指令値信号Ｘｖｗの極性を反転した信号Ｘｗｖの波形となり、７π／６≦θ≦１１π／６の期間は線間電圧指令値信号Ｘｗｕの波形となり、１１π／６≦θ≦１５π／６の期間はゼロとなる。

【0019】

パルス信号生成部１４ｃ”は、その内部で生成されたキャリア信号（例えば三角波信号）と、ＮＶＳ指令値信号生成部１４ｂ”から入力されるＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'とから、それぞれ各相のＰＷＭ信号を生成して、インバータ回路２に出力するもの
である。

【0020】

図１６は、ＮＶＳ指令値信号Ｘｕ'とキャリア信号とからＰＷＭ信号を生成する方法を
説明するための図である。同図においては、ＮＶＳ指令値信号Ｘｕ'を波形Ｘ、キャリア
信号を波形Ｃ、ＰＷＭ信号を波形Ｐで示している。パルス信号生成部１４ｃ”は、ＮＶＳ指令値信号Ｘｕ'がキャリア信号より大きい期間にハイレベルとなり、ＮＶＳ指令値信号
Ｘｕ'がキャリア信号以下となる期間にローレベルとなるパルス信号をＰＷＭ信号として
生成する。したがって、同図において、波形Ｘが波形Ｃより大きい期間に波形Ｐがハイレベルとなっており、波形Ｘが波形Ｃ以下となる期間に波形Ｐがローレベルとなっている。なお、ＮＶＳ指令値信号Ｘｕ'の最小値がキャリア信号の最小値に一致するように、キャリア信号は、ＮＶＳ指令値信号Ｘｕ'の０レベル以上の範囲で変化するような下限値がゼ
ロとなる三角波信号として生成されている。なお、キャリア信号は三角波信号に限定されず、例えば下限値がゼロののこぎり波などであってもよい。

【0021】

同図の波形Ｐが示すように、パルス信号生成部１４ｃ”から出力されるＰＷＭ信号は、ＮＶＳ指令値信号Ｘｕ'（波形Ｘ）がゼロである期間でローレベルを継続するので、この
期間のスイッチング素子のオン・オフ動作は停止する。したがって、スイッチング素子のオン・オフ動作の回数が２／３に削減されるので、スイッチングロスを低減することができる。なお、図１５(ｄ)に示すように、ＮＶＳ指令値信号Ｘｕ'とＸｖ'との差分信号Ｘｕｖ'は、線間電圧指令値信号Ｘｕｖ（同図(ａ)参照）と一致する。したがって、インバー
タ回路２は、線間電圧指令値信号Ｘｕｖと同一波形の線間電圧信号を出力することができる。

【先行技術文献】

【特許文献】

【0022】

【特許文献1】特開２００４−１５３９５７号公報

【特許文献2】特開２０１０−０６８６３０号公報

【非特許文献】

【0023】

【非特許文献1】服部将之、諸富徳行、中岡睦雄の論文、「中性点電位シフト制御による三相インバータの高効率化」、平成２１年電気学会産業応用部門大会（ＪＩＡＳＣ０９）講演番号Ｒ１−７−７（２００９／８／３１）

【発明の概要】

【発明が解決しようとする課題】

【0024】

しかしながら、図１３に示すインバータ制御回路１０”において図１４に示すＮＶＳ制御用ＰＷＭ信号生成部１４"を適用した場合、系統Ｂが不平衡状態になると、インバータ
回路２が安定して運転を継続することができないという問題がある。

【0025】

図１７は、図１３に示すインバータ制御回路１０”において図１４に示すＮＶＳ制御用ＰＷＭ信号生成部１４"を適用した場合の、インバータ回路２の出力線間電圧信号の波形
を説明するための図である。同図においては、Ｗ相の相電圧のみが６０％低下した不平衡状態の場合を示している。

【0026】

同図（ａ）は、当該不平衡時の系統電圧の線間電圧（以下、「系統線間電圧」とする。）の波形を示している。Ｗ相の相電圧が低下しているので、Ｗ相に対するＶ相の線間電圧とＵ相に対するＷ相の線間電圧とが低下している。

【0027】

同図（ｂ）は、ＮＶＳ指令値信号生成部１４ｂ”が生成するＮＶＳ指令値信号Ｘｕ'，
Ｘｖ'，Ｘｗ'の波形を示している。Ｗ相の相電圧が低下しており、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗが系統指令値生成部１２’で系統Ｂの各相の電圧に基づいて相毎に生成されるので、指令値信号Ｘｕ，Ｘｖ，Ｘｗは不平衡状態となる。ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'は、不平衡状態の指令値信号Ｘｕ，Ｘｖ，Ｘｗの差分信号である線間電圧指令値
信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕから生成されるので、同図（ｂ）に示すように、歪んだ形状の波形となる。

【0028】

同図（ｃ）は、インバータ回路２から出力される線間電圧信号の波形を示している。同図（ｂ）に示すように、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'は歪んだ形状の波形とな
っており、インバータ回路２から出力される相電圧信号も同じ形状となる。したがって、インバータ回路２から出力される線間電圧信号の波形は、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の差分信号と同じ形状の波形となり、同図（ｃ）に示す形状の波形となる。

【0029】

同図（ａ）および（ｃ）に示すように、インバータ回路２から出力される線間電圧信号の波形が系統線間電圧の波形とは著しく異なる形状となり、出力線間電圧と系統線間電圧とで差が発生し、発生した電位差により電流が増大する。増大した電流によって過電流が検出された場合、インバータ回路２は停止させられるので、安定して運転を継続することができない。

【0030】

本発明は上記した事情のもとで考え出されたものであって、接続している三相電力系統が電圧不平衡状態になった場合でもインバータ回路が安定して運転を継続することができ、かつ、スイッチングロスを低減することができるようにＰＷＭ信号を生成するインバータ制御回路を提供することをその目的としている。

【課題を解決するための手段】

【0031】

上記課題を解決するため、本発明では、次の技術的手段を講じている。

【0032】

本発明の第１の側面によって提供されるインバータ制御回路は、直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路であって、電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、前記各相の補正後指令値信号に基づいて、前記インバータ回路をＰＷＭ制御するための各相の第１のＰＷＭ信号を生成する第１のＰＷＭ信号生成手段と、前記各相の補正後指令値信号の差分信号に基づいて生成される、１／３周期の期間でゼロになる各相のＮＶＳ指令値信号に基づいて、各相の第２のＰＷＭ信号を生成する第２のＰＷＭ信号生成手段と、前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段と、前記不平衡検出手段によって前記不平衡状態であることが検出されている場合は前記第１のＰＷＭ信号を前記インバータ回路に出力し、前記不平衡検出手段によって前記不平衡状態であることが検出されていない場合は前記第２のＰＷＭ信号を前記インバータ回路に出力する出力手段と、直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段とを備えており、前記指令値信号生成手段は、前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段とを備え、前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力することを特徴とする。

【0033】

本発明の好ましい実施の形態においては、前記指令値信号補正手段は、前記各相の指令値信号にそれぞれ対応する相の前記補正値信号を加算することで補正する。

【0035】

本発明の好ましい実施の形態においては、前記指令値算出手段は、前記各相の電圧実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗと前記各相の位相差φｕ，φｖ，φｗとから、下記式によって、前記各相の指令値Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）を算出する。なお、ωは前記三相電力系統の角周波数であり、ωｔはＵ相の系統電圧の現在の位相であり、Ｃｍは三相平衡時の指令値信号Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）の振幅であり、Ｖｉｎは前記インバータ回路に入力される直流電圧であり、Ｋｔは前記インバータ回路の出力電圧を変圧する変圧手段の変圧比である。

【数1】

【0036】

本発明の好ましい実施の形態においては、前記補正値信号生成手段は、電流検出手段によって検出される前記インバータ回路の各相の出力電流信号を回転座標系の各成分に変換する変換手段と、前記測定値に対する前記目標値からの偏差量に基づいて、フィードバック制御のための第１の補正値を算出する第１の補正値算出手段と、前記各成分のいずれかに対する前記第１の補正値からの偏差量に基づいて、フィードバック制御のための第２の補正値を算出する第２の補正値算出手段と、前記第２の補正値を静止座標系の各相の補正値に逆変換する逆変換手段とを備え、前記各相の補正値を前記各相の補正値信号として出力する。

【0037】

本発明の好ましい実施の形態においては、前記第２のＰＷＭ信号生成手段は、前記各相の補正後指令値信号の差分信号から、１周期の波形が、１／３周期の期間でゼロとなり、続く１／３周期の期間で位相が０から２π／３の区間の正弦波の波形となり、残りの１／３周期の期間で前記正弦波の位相がπ／３からπの区間の波形となる第１のＮＶＳ指令値信号と、この第１のＮＶＳ指令値信号に対して位相が２π／３だけ進んだ第２のＮＶＳ指令値信号と、前記第１のＮＶＳ指令値信号に対して位相が２π／３だけ遅れた第３のＮＶＳ指令値信号とを生成し、当該各ＮＶＳ指令値信号と下限値がゼロとなるキャリア信号とに基づいて前記第２のＰＷＭ信号を生成する。

【0038】

本発明の好ましい実施の形態においては、前記第２のＰＷＭ信号生成手段は、各相のＮＶＳ指令値信号を、１／３周期の期間をゼロとし、続く１／３周期の期間を当該相の補正後指令値信号から当該相より相順が一つ前の補正後指令値信号を差し引いて得られる差分信号とし、残りの１／３周期の期間を当該相の補正後指令値信号から当該相より相順が一つ後の補正後指令値信号を差し引いて得られる差分信号として生成する。

【0039】

本発明の好ましい実施の形態においては、前記第１のＰＷＭ信号生成手段は、前記補正後指令値信号と所定の周波数の第１の三角波信号との比較結果から前記第１のＰＷＭ信号を生成し、前記第２のＰＷＭ信号生成手段は、前記ＮＶＳ指令値信号と前記所定の周波数の第２の三角波信号との比較結果から前記第２のＰＷＭ信号を生成する。

【0040】

本発明の好ましい実施の形態においては、前記不平衡検出手段によって前記不平衡状態であることが検出された後、前記第１の三角波信号または第２の三角波信号が最小値になったタイミングで、前記インバータ回路に出力するＰＷＭ信号を前記第２のＰＷＭ信号から前記第１のＰＷＭ信号に切り替え、前記不平衡検出手段によって前記不平衡状態であることが検出されなくなった後、前記第１の三角波信号または第２の三角波信号が最小値になったタイミングで、前記インバータ回路に出力するＰＷＭ信号を前記第１のＰＷＭ信号から前記第２のＰＷＭ信号に切り替える。

【0041】

本発明の好ましい実施の形態においては、前記不平衡検出手段は、前記三相電力系統のいずれかの相の電圧信号の電圧実効値と他の相の電圧信号の電圧実効値との差が所定の値以上の場合、または、前記三相電力系統のいずれかの相の電圧信号の位相と三相平衡時の位相との位相差が所定の位相差以上の場合に、前記不平衡状態であることを検出する。

【0042】

本発明の好ましい実施の形態においては、前記不平衡検出手段は、前記各相の電圧信号から回転座標系のベクトル成分であるｑ軸成分とｄ軸成分とを抽出し、前記ｑ軸成分が所定の値以上の場合、または、前記ｄ軸成分が所定の値以上の場合に、前記不平衡状態であることを検出する。

【0043】

本発明の第２の側面によって提供される系統連系インバータシステムは、前記インバータ回路と、本発明の第１の側面によって提供されるインバータ制御回路とを備えている。

【0044】

本発明の第３の側面によって提供されるプログラムは、コンピュータを、直流電力を交流電力に変換して三相電力系統に出力するインバータ回路をＰＷＭ制御するためのインバータ制御回路として機能させるためのプログラムであって、前記コンピュータを、電圧検出手段によって検出される前記三相電力系統の各相の電圧信号のそれぞれから、前記インバータ回路より出力すべき各相の電圧を指令するための各相の指令値信号を生成する指令値信号生成手段と、所定の測定手段によって測定される前記インバータ回路の入出力に関する測定値を所定の目標値に制御するための各相の補正値信号を生成する補正値信号生成手段と、前記各相の指令値信号をそれぞれ対応する相の前記補正値信号に基づいて補正して、各相の補正後指令値信号を出力する指令値信号補正手段と、前記各相の補正後指令値信号に基づいて、前記インバータ回路をＰＷＭ制御するための各相の第１のＰＷＭ信号を生成する第１のＰＷＭ信号生成手段と、前記各相の補正後指令値信号の差分信号に基づいて生成される、１／３周期の期間でゼロになる各相のＮＶＳ指令値信号に基づいて、各相の第２のＰＷＭ信号を生成する第２のＰＷＭ信号生成手段と、前記三相電力系統の各相の電圧信号が不平衡状態であることを検出する不平衡検出手段と、前記不平衡検出手段によって前記不平衡状態であることが検出されている場合は前記第１のＰＷＭ信号を前記インバータ回路に出力し、前記不平衡検出手段によって前記不平衡状態であることが検出されていない場合は前記第２のＰＷＭ信号を前記インバータ回路に出力する出力手段と、直流電圧検出手段によって検出される、前記インバータ回路に入力される直流電圧を取得する直流電圧取得手段として機能させ、前記指令値信号生成手段は、前記各相の電圧信号の電圧実効値を算出する実効値算出手段と、前記各相の電圧信号の位相と三相平衡時の位相との位相差を検出する位相差検出手段と、前記各相の電圧実効値の前記直流電圧に対する比と、前記各相の位相差とから、各相の指令値を算出する指令値算出手段とを備え、前記指令値算出手段によって算出された各相の指令値を前記各相の指令値信号として出力することを特徴とする。

【0045】

本発明の第４の側面によって提供される記録媒体は、本発明の第３の側面によって提供されるプログラムを記録したコンピュータ読み取り可能な記録媒体である。

【発明の効果】

【0046】

本発明によれば、三相電力系統の各相の電圧信号が不平衡状態である場合は第１のＰＷＭ信号がインバータ回路に出力され、三相電力系統の各相の電圧信号が不平衡状態でない場合は第２のＰＷＭ信号がインバータ回路に出力される。各相の第１のＰＷＭ信号は不平衡状態の各相の電圧に応じた各相の補正後指令値信号に基づいて生成されているので、インバータ回路からの出力電圧も三相電力系統の各相の電圧と同様の不平衡状態となる。これにより、インバータ回路の出力電流の制御精度は悪化せず、出力電流のアンバランスが増大することを抑制することができるので、過電流が検出されることを抑制することができる。したがって、三相電力系統の各相の電圧信号が不平衡状態である場合でも、インバータ回路は安定して運転を継続することができる。

【0047】

一方、各相の第２のＰＷＭ信号は１／３周期の期間でゼロとなる各相のＮＶＳ指令値信号に基づいて生成されているので、インバータ回路のスイッチング素子のスイッチング回数を低減することができる。したがって、三相電力系統の各相の電圧信号が不平衡状態でない場合に、スイッチングロスを低減することができる。

【0048】

これにより、インバータ回路は、三相電力系統が平衡状態の時にはスイッチングロスを低減することができ、三相電力系統が不平衡状態になった場合でも安定して運転を継続することができる。

【0049】

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

【図面の簡単な説明】

【0050】

【図1】本発明に係るインバータ制御回路を備えた系統連系インバータシステムを説明するためのブロック図である。

【図2】本発明に係るインバータ制御回路の補正値生成部の内部構成を説明するためのブロック図である。

【図3】本発明に係るインバータ制御回路の系統指令値生成部の内部構成を説明するためのブロック図である。

【図4】位相差検出方法を説明するための図である。

【図5】三角波比較法を説明するための図である。

【図6】不平衡電圧差検出部の内部構成の１例を説明するための図である。

【図7】不平衡位相差検出部の内部構成の１例を説明するための図である。

【図8】ＮＶＳ制御用ＰＷＭ信号生成部の内部構成の１例を説明するための図である。

【図9】切替部におけるＰＷＭ信号の切り替えのタイミングを説明するためのタイミングチャートである。

【図10】接続された系統が電圧不平衡状態になった場合のシミュレーションにおける、インバータ回路の出力線間電圧信号の波形を説明するための図である。

【図11】不平衡状態検出部の他の実施例の内部構成を説明するためのブロック図である。

【図12】従来の系統連系インバータシステムを説明するためのブロック図である。

【図13】従来のインバータ制御回路を説明するためのブロック図である。

【図14】ＮＶＳ制御用ＰＷＭ信号生成部の内部構成を説明するためのブロック図である。

【図15】ＮＶＳ制御を説明するための図である。

【図16】ＮＶＳ指令値信号とキャリア信号とからＰＷＭ信号を生成する方法を説明するための図である。

【図17】インバータ回路の出力線間電圧信号の波形を説明するための図である。

【発明を実施するための形態】

【0051】

以下、本発明の実施の形態を、本発明に係るインバータ制御回路を系統連系インバータシステムに用いた場合を例として、図面を参照して具体的に説明する。

【0052】

図１は、本発明に係るインバータ制御回路を備えた系統連系インバータシステムを説明するためのブロック図である。

【0053】

同図に示すように、系統連系インバータシステムＡは、直流電源１、インバータ回路２、フィルタ回路３、変圧回路４、開閉器５、直流電圧センサ６、電流センサ７，８、系統電圧センサ９、およびインバータ制御回路１０を備えている。

【0054】

直流電源１は、インバータ回路２に接続している。インバータ回路２、フィルタ回路３、および変圧回路４は、この順で、Ｕ相、Ｖ相、Ｗ相の出力電圧の出力ラインに直列に接続されており、開閉器５を介して三相交流の電力系統Ｂ（系統Ｂ）に接続している。直流電圧センサ６は、直流電源１とインバータ回路２との間の接続線に設置されており、電流センサ７は、インバータ回路２とフィルタ回路３との間の接続線に設置されている。電流センサ８は、変圧回路４と開閉器５との間の接続線に設置されており、系統電圧センサ９は、開閉器５と系統Ｂとの間の接続線に設置されている。インバータ制御回路１０は、インバータ回路２に接続されている。系統連系インバータシステムＡは、開閉器５によって系統Ｂに連系して、直流電源１が出力する直流電力を交流電力に変換して系統Ｂに供給する。なお、系統連系インバータシステムＡの構成は、これに限られない。例えば、インバータ回路２の制御に必要ないセンサを設けていなくてもよいし、変圧回路４に代えて、直流電源１とインバータ回路２との間にＤＣ／ＤＣコンバータ回路を設ける、いわゆるトランスレス方式であってもよい。

【0055】

直流電源１は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源１は、生成された直流電力を、インバータ回路２に出力する。なお、直流電源１は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源１は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよいし、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。

【0056】

インバータ回路２は、直流電源１から入力される直流電圧を交流電圧に変換して、フィルタ回路３に出力するものである。インバータ回路２は、三相インバータであり、図示しない３組６個のスイッチング素子を備えたＰＷＭ制御型インバータ回路である。インバータ回路２は、インバータ制御回路１０から入力されるＰＷＭ信号に基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源１から入力される直流電圧を交流電圧に変換する。

【0057】

フィルタ回路３は、インバータ回路２から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路３は、リアクトルとコンデンサとからなるローパスフィルタを備えている。フィルタ回路３で高周波成分を除去された交流電圧は、変圧回路４に出力される。なお、フィルタ回路３の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路４は、フィルタ回路３から出力される交流電圧を系統Ｂの系統電圧とほぼ同一のレベルに昇圧または降圧する。

【0058】

開閉器５は、系統連系インバータシステムＡと系統Ｂとを接続したり、当該接続を切り離すものである。開閉器５は、系統連系インバータシステムＡが系統Ｂに電力を供給できる状態になったときに、系統連系インバータシステムＡと系統Ｂとを接続する。また、開閉器５は、系統Ｂで系統事故などの異常が発生した場合に、系統連系インバータシステムＡと系統Ｂとの接続を切り離す。実際には、系統Ｂで異常が発生した場合などに、図示しない遮断器によって系統連系インバータシステムＡが系統Ｂから解列される。このとき、系統連系インバータシステムＡが単独運転状態となることを回避するために、系統連系インバータシステムＡと遮断器との間に接続されている図示しない負荷を切り離すために、開閉器５が開放される。

【0059】

直流電圧センサ６は、直流電源１から出力される直流電圧を検出するものである。検出された直流電圧信号Ｖｉｎは、インバータ制御回路１０に入力される。電流センサ７は、インバータ回路２から出力される各相の交流電流を検出するものである。検出された交流電流信号Ｉ₁（Ｉ₁ｕ，Ｉ₁ｖ，Ｉ₁ｗ）は、インバータ制御回路１０に入力される。電流センサ８は、変圧回路４から出力される各相の交流電流（すなわち、系統連系インバータシステムＡの出力電流）を検出するものである。検出された交流電流信号Ｉ₂（Ｉ₂ｕ，Ｉ₂
ｖ，Ｉ₂ｗ）は、インバータ制御回路１０に入力される。系統電圧センサ９は、系統Ｂの
各相の系統電圧を検出するものである。検出された系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）は、インバータ制御回路１０に入力される。なお、系統連系インバータシステムＡが出力する出力電圧は、系統電圧とほぼ一致している。

【0060】

インバータ制御回路１０は、インバータ回路２を制御するものである。インバータ制御回路１０は、直流電圧センサ６から入力される直流電圧信号Ｖｉｎ、電流センサ７から入力される交流電流信号Ｉ₁、電流センサ８から入力される交流電流信号Ｉ₂、および、系統電圧センサ９から入力される系統電圧信号Ｖｓに基づいて、ＰＷＭ信号を生成してインバータ回路２に出力する。インバータ制御回路１０は、インバータ回路２が出力する出力電圧の波形を指令するための指令値信号を各センサから入力される検出信号に基づいて生成し、当該指令値信号に基づいて生成されるパルス信号をＰＷＭ信号として出力する。インバータ回路２は、入力されるＰＷＭ信号に基づいて各スイッチング素子のオンとオフとを切り替えることで、指令値信号に対応した波形の交流電圧を出力する。インバータ制御回路１０は、指令値信号の波形を変化させることでインバータ回路２の出力電圧の波形を変化させることで出力電流を制御している。これにより、インバータ制御回路１０は、各種フィードバック制御を行っている。

【0061】

本実施形態においては、インバータ制御回路１０は、直流電圧制御（入力直流電圧が予め設定された電圧目標値となるように行うフィードバック制御）、無効電力制御（出力無効電力が予め設定された目標値「０」となるように行うフィードバック制御）、および出力電流制御（インバータ回路２の出力電流をｄｑ変換して、ｄ軸成分が無効電力制御の補正値となるように行うフィードバック制御と、ｑ軸成分が直流電圧制御の補正値となるように行うフィードバック制御）を行っている。なお、インバータ制御回路１０が行う制御の手法は、これに限られない。例えば、出力電圧制御や有効電力制御を行うようにしてもよい。

【0062】

インバータ制御回路１０は、補正値生成部１１、系統指令値生成部１２、加算部１３、およびＰＷＭ信号生成部１４を備えている。

【0063】

補正値生成部１１は、後述する系統指令値生成部１２から出力される系統指令値信号を補正するための補正値信号を生成するものである。補正値生成部１１は、直流電圧センサ６から直流電圧信号Ｖｉｎを入力され、電流センサ７から交流電流信号Ｉ₁を入力され、
電流センサ８から交流電流信号Ｉ₂を入力され、系統電圧センサ９から系統電圧信号Ｖｓ
を入力され、系統指令値生成部１２から不平衡状態検出信号を入力されて、補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗを生成して加算部１３に出力する。補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗは、各センサによる検出値等とその目標値との偏差を「０」にするための補正値の信号である。

【0064】

図２は、補正値生成部１１の内部構成を説明するためのブロック図である。

【0065】

補正値生成部１１は、位相検出部１１１、ＰＩ制御部１１２、無効電力算出部１１３、ＰＩ制御部１１４、ｄｑ変換部１１５、ＰＩ制御部１１６、ＰＩ制御部１１７、逆ｄｑ変換部１１８、および不平衡電流補償部１１９を備えている。

【0066】

位相検出部１１１は、系統電圧センサ９より入力される系統電圧信号ＶｓからＵ相の系統電圧の位相θを検出するものであり、例えばＰＬＬ（Phase-Locked Loop）回路である
。検出された位相θは、ｄｑ変換部１１５および逆ｄｑ変換部１１８に出力される。

【0067】

ＰＩ制御部１１２は、直流電圧センサ６より入力される直流電圧信号Ｖｉｎと予め設定されている目標直流電圧Ｖｉｎ^*との偏差に基づいてＰＩ制御を行い、補正値を出力する
ものである。無効電力算出部１１３は、電流センサ８より入力される交流電流信号Ｉ₂と
系統電圧センサ９より入力される系統電圧信号Ｖｓとから出力無効電力Ｑを算出して出力するものである。ＰＩ制御部１１４は、無効電力算出部１１３が出力する出力無効電力Ｑと予め設定されている目標無効電力Ｑ^*との偏差に基づいてＰＩ制御を行い、補正値を出
力するものである。

【0068】

ｄｑ変換部１１５は、電流センサ７より入力される交流電流信号Ｉ₁をｄｑ変換するも
のである。ｄｑ変換部１１５は、電流センサ７より交流電流信号Ｉ₁を入力され、位相検
出部１１１より位相θを入力される。ｄｑ変換部１１５は、３相の交流電流信号Ｉ₁を２
相の信号に変換し、位相θとの位相差成分であるｄ軸成分Ｉｄと同相成分であるｑ軸成分Ｉｑとに変換して出力する。

【0069】

ＰＩ制御部１１６は、ＰＩ制御部１１２が出力する補正値とｄｑ変換部１１５が出力するｄ軸成分Ｉｄとの偏差に基づいてＰＩ制御を行い、補正値ΔＸｄを出力するものである。ＰＩ制御部１１７は、ＰＩ制御部１１４が出力する補正値とｄｑ変換部１１５が出力するｑ軸成分Ｉｑとの偏差に基づいてＰＩ制御を行い、補正値ΔＸｑを出力するものである。逆ｄｑ変換部１１８は、ＰＩ制御部１１６より入力される補正値ΔＸｄとＰＩ制御部１１７より入力される補正値ΔＸｑとを逆ｄｑ変換するものである。逆ｄｑ変換部１１８は、ＰＩ制御部１１６より補正値ΔＸｄを入力され、ＰＩ制御部１１７より補正値ΔＸｑを入力され、位相検出部１１１より位相θを入力される。逆ｄｑ変換部１１８は、ｄ軸成分の補正値ΔＸｄとｑ軸成分の補正値ΔＸｑとを逆ｄｑ変換により、２相の補正値に変換してから３相の補正値に変換して、補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗとして出力する。

【0070】

不平衡電流補償部１１９は、不平衡電流を補償するためのものである。不平衡電流補償部１１９は、電流センサ７より入力される交流電流信号Ｉ₁の逆相成分を「０」にするた
めの補正値を算出して出力する。不平衡電流補償部１１９から出力された補正値は、補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗに加算される。不平衡電流補償部１１９によって、交流電流信号Ｉ₁の逆相成分が「０」となるように制御されるので、不平衡電流は瞬時に抑制さ
れる。不平衡電流補償部１１９は、系統指令値生成部１２から不平衡状態検出信号を入力されており、不平衡状態検出信号が「ＯＮ」の場合（すなわち、不平衡状態が検出されている場合）に上記補償動作を行うが、不平衡状態検出信号が「ＯＦＦ」の場合（すなわち、不平衡状態が検出されていない場合）には上記補償動作を行わない。

【0071】

図１に戻って、系統指令値生成部１２は、直流電圧センサ６から直流電圧信号Ｖｉｎを入力され、系統電圧センサ９から系統電圧信号Ｖｓを入力されて、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗを生成して加算部１３に出力する。系統指令値信号Ｋｕ，Ｋｖ，Ｋｗはインバータ回路２が出力する出力電圧の波形を指令するための指令値信号の基準となるものであり、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗが補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗで補正されることにより指令値信号が生成される。

【0072】

図３は、系統指令値生成部１２の内部構成を説明するためのブロック図である。

【0073】

系統指令値生成部１２は、実効値算出部１２１ｕ，１２１ｖ，１２１ｗ、フィルタ部１２２ｕ，１２２ｖ，１２２ｗ、位相差検出部１２３ｕ，１２３ｖ，１２３ｗ、フィルタ部１２４ｕ，１２４ｖ，１２４ｗ、Ｕ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、Ｗ相系統指令値算出部１２５ｗ、および不平衡状態検出部１２９を備えている。

【0074】

実効値算出部１２１ｕ，１２１ｖ，１２１ｗは、系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）のそれぞれの実効値を算出するものである。実効値算出部１２１ｕはＵ相の系統電圧信号Ｖｓｕの実効値Ｖｅｕを算出してフィルタ部１２２ｕに出力し、実効値算出部１２１ｖはＶ相の系統電圧信号Ｖｓｖの実効値Ｖｅｖを算出してフィルタ部１２２ｖに出力し、実効値算出部１２１ｗはＷ相の系統電圧信号Ｖｓｗの実効値Ｖｅｗを算出してフィルタ部１２２ｗに出力する。

【0075】

実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗは、下記（１）、（２）、（３）式によって、系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗから算出される。

【数2】

なお、Ｖｓｕ（ωｔ）はＵ相の系統電圧の現在の瞬時値であり、Ｖｓｕ（ωｔ−π／２）はＵ相の系統電圧のπ／２前の瞬時値である。Ｖ相、Ｗ相についても同様である。なお、実効値は他の方法で算出するようにしても構わない。

【0076】

フィルタ部１２２ｕ，１２２ｖ，１２２ｗは、それぞれ実効値算出部１２１ｕ，１２１ｖ，１２１ｗが算出した実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗから、高周波成分を除去するローパスフィルタである。フィルタ部１２２ｕ，１２２ｖ，１２２ｗで高周波成分を除去された実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗは、それぞれＵ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗに出力される。なお、フィルタ部１２２ｕ，１２２ｖ，１２２ｗの構成はこれに限定されず、高周波成分を除去するための周知のフィルタであればよい。

【0077】

位相差検出部１２３ｕ，１２３ｖ，１２３ｗは、系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）の位相と平衡時の位相との位相差を検出するものである。インバータ制御回路１０の制御系は、系統電圧のＵ相の位相θに同期して処理される。位相θは、位相検出部１１１（図２参照）によって検出される。系統Ｂが電圧平衡状態であれば、系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの位相は、それぞれθ，（θ−２π／３），（θ＋２π／３）となる。位相差検出部１２３ｕ，１２３ｖ，１２３ｗは、実際に検出された系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの位相の、平衡状態におけるそれぞれの位相θ，（θ−２π／３），（θ＋２π／３）に対する位相差φｕ，φｖ，φｗを検出するものである。位相差検出部１２３ｕはＵ相の系統電圧信号Ｖｓｕの位相差φｕを検出してフィルタ部１２４ｕに出力し、位相差検出部１２３ｖはＶ相の系統電圧信号Ｖｓｖの位相差φｖを検出してフィルタ部１２４ｖに出力し、位相差検出部１２３ｗはＷ相の系統電圧信号Ｖｓｗの位相差φｗを検出してフィルタ部１２４ｗに出力する。

【0078】

図４は、位相差を検出する方法を説明するための図である。

【0079】

同図（ａ）は、電圧平衡状態における系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの波形を示している。太線の波形が系統電圧信号Ｖｓｕの波形であり、細線の波形が系統電圧信号Ｖｓｖの波形であり、破線の波形が系統電圧信号Ｖｓｗの波形である。なお、右側の矢印は、系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの関係を示すベクトル図である。系統電圧信号Ｖｓｕは系統電圧の位相θに基づく同期パルスと同期しており、同期パルスの立ち上がりと系統電圧信号Ｖｓｕの立ち上がりゼロクロス（電圧がマイナスからプラスに変わるゼロを通過するタイミング）とが一致している。系統電圧信号Ｖｓｖは系統電圧信号Ｖｓｕより位相が２π／３遅れており、系統電圧信号Ｖｓｖの立ち上がりゼロクロスは同期パルスの立ち上がりより２π／３遅れている。系統電圧信号Ｖｓｗは系統電圧信号Ｖｓｕより位相が２π／３進んでおり、系統電圧信号Ｖｓｗの立ち上がりゼロクロスは同期パルスの立ち上がりより２π／３進んでいる。

【0080】

同図（ｂ）は、電圧不平衡状態における系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの波形を示している。同図（ｂ）における電圧不平衡状態は例えばＶ相とＷ相とが地絡した場合の電圧不平衡状態を示しており、系統電圧信号Ｖｓｖ，Ｖｓｗの位相と振幅が変動している。系統電圧信号Ｖｓｖは平衡状態（同図（ａ）の波形Ｖｓｖ参照）より位相が２π／９遅れており、系統電圧信号Ｖｓｖの立ち上がりゼロクロスは同期パルスの立ち上がりより８π／９（＝２π／３＋２π／９）遅れている。系統電圧信号Ｖｓｗは平衡状態（同図（ａ）の波形Ｖｓｗ参照）より位相が２π／９進んでおり、系統電圧信号Ｖｓｗの立ち上がりゼロクロスは同期パルスの立ち上がりより８π／９（＝２π／３＋２π／９）進んでいる。つまり、位相差φｕ，φｖ，φｗは、同期パルスの立ち上がりを基準として、系統電圧信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗの立ち上がりゼロクロスとそれぞれの平衡時の立ち上がりゼロクロスとを比較することで算出することができる。

【0081】

例えば、位相差φｖは、同期パルスの立ち上がりから系統電圧信号Ｖｓｖの立ち上がりゼロクロスまで基準クロックをカウントするなどして位相差を計測し、同期パルスの立ち上がりから平衡時の立ち上がりゼロクロスまで基準クロックをカウントするなどしてあらかじめ計測されている位相差を差し引くことで算出される。同図（ｂ）の例の場合、位相差φｖは、系統電圧信号Ｖｓｖの立ち上がりゼロクロスと同期パルスの立ち上がりとの位相差−８π／９（系統電圧信号Ｖｓｖの立ち上がりゼロクロスの方が同期パルスの立ち上がりより遅れるのでマイナスとしている。）から、平衡時の立ち上がりゼロクロスと同期パルスの立ち上がりとの位相差−２π／３を差し引いて、φｖ＝−８π／９−（−２π／３）＝−２π／９と算出される。

【0082】

また、位相差φｗは、系統電圧信号Ｖｓｗの立ち上がりゼロクロスから同期パルスの立ち上がりまで基準クロックをカウントするなどして位相差を計測し、平衡時の立ち上がりゼロクロスから同期パルスの立ち上がりまで基準クロックをカウントするなどしてあらかじめ計測されている位相差を差し引くことで算出される。同図（ｂ）の例の場合、位相差φｗは、系統電圧信号Ｖｓｗの立ち上がりゼロクロスと同期パルスの立ち上がりとの位相差８π／９から、平衡時の立ち上がりゼロクロスと同期パルスの立ち上がりとの位相差２π／３を差し引いて、φｗ＝８π／９−２π／３＝２π／９と算出される。

【0083】

フィルタ部１２４ｕ，１２４ｖ，１２４ｗは、それぞれ位相差検出部１２３ｕ，１２３ｖ，１２３ｗが検出した位相差φｕ，φｖ，φｗから、高周波成分を除去するローパスフィルタである。フィルタ部１２４ｕ，１２４ｖ，１２４ｗで高周波成分を除去された位相差φｕ，φｖ，φｗは、それぞれＵ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗに出力される。なお、フィルタ部１２４ｕ，１２４ｖ，１２４ｗの構成はこれに限定されず、高周波成分を除去するための周知のフィルタであればよい。

【0084】

Ｕ相系統指令値算出部１２５ｕ、Ｖ相系統指令値算出部１２５ｖ、およびＷ相系統指令値算出部１２５ｗは、系統指令値を算出するものである。Ｕ相系統指令値算出部１２５ｕは、フィルタ部１２２ｕより入力される実効値Ｖｅｕ、フィルタ部１２４ｕより入力される位相差φｕ、および、直流電圧センサ６より入力される直流電圧信号Ｖｉｎから、Ｕ相の系統指令値Ｋｕを算出する。Ｖ相系統指令値算出部１２５ｖは、フィルタ部１２２ｖより入力される実効値Ｖｅｖ、フィルタ部１２４ｖより入力される位相差φｖ、および、直流電圧センサ６より入力される直流電圧信号Ｖｉｎから、Ｖ相の系統指令値Ｋｖを算出する。Ｗ相系統指令値算出部１２５ｗは、フィルタ部１２２ｗより入力される実効値Ｖｅｗ、フィルタ部１２４ｗより入力される位相差φｗ、および、直流電圧センサ６より入力される直流電圧信号Ｖｉｎから、Ｗ相の系統指令値Ｋｗを算出する。算出された系統指令値Ｋｕ，Ｋｖ，Ｋｗは、系統指令値信号として加算部１３に出力される。

【0085】

系統指令値Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）は、下記（４）、（５）、（６）式によって算出される。

【数3】

【0086】

なお、ωは系統Ｂの角周波数であり、ωｔはＵ相の系統電圧の現在の位相である。Ｃｍは系統Ｂが電圧平衡状態である場合の系統指令値信号Ｋｕ（ｔ），Ｋｖ（ｔ），Ｋｗ（ｔ）の振幅である。φｕ，φｖ，φｗは、それぞれ位相差検出部１２３ｕ，１２３ｖ，１２３ｗから入力される位相差φｕ，φｖ，φｗであり、Ｖｅｕ，Ｖｅｖ，Ｖｅｗは、それぞれ実効値算出部１２１ｕ，１２１ｖ，１２１ｗから入力される系統電圧信号の実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗである。Ｋｔは変圧回路４の変圧比であり、系統Ｂ側の１次巻き数をＮ₁としインバータ回路２側の２次巻き数をＮ₂とした場合、Ｋｔ＝Ｎ₁／Ｎ₂となる。Ｖｉｎは直流電圧センサ６から入力される直流電圧信号Ｖｉｎである。

【0087】

以下に、上記（４）、（５）、（６）式を算出する方法について、説明する。

【0088】

後述するように、不平衡時ＰＷＭ信号生成部１４２は、系統指令値信号Ｋｕ，Ｋｖ，Ｋｗから生成された指令値信号と所定のキャリア信号（例えば、三角波信号）とを比較してＰＷＭ信号を生成する。図５に示すように、指令値信号Ｘとキャリア信号Ｃとを比較するためには、指令値信号Ｘの振幅をキャリア信号Ｃの振幅Ｃｍに一致させるのが望ましい。したがって、系統Ｂが電圧平衡状態である場合の系統指令値信号Ｋｕ，Ｋｖ，Ｋｗの振幅をキャリア信号Ｃの振幅Ｃｍとする。

【0089】

本実施形態では、ＰＷＭ信号生成部１４での比較処理は、デジタル処理で行っている。したがって、キャリア信号Ｃの振幅のPeak-to-peak値であるＣｍ×２をデジタル処理上の分解能（例えばビット幅を12bitとした場合は、分解能は2¹² ＝ 4096[ビット数]となる）とすると、１ビット数当たりの系統連系インバータシステムＡの出力電圧変化幅ΔＶは、
ΔＶ＝Ｖｉｎ・Ｋｔ／（２・Ｃｍ）[Ｖ] ・・・・・・（７）
となる。ここで、系統指令値信号Ｋｕの出力ゲインをＧｕとすると、系統指令値信号Ｋｕによって生成される系統連系インバータシステムＡの出力電圧の実効値Ｖｉｎｖは、
Ｖｉｎｖ＝（ΔＶ・２・Ｃｍ・Ｇｕ／２）／√２
＝ΔＶ・Ｃｍ・Ｇｕ／√２ [Ｖrms] ・・・・・・（８）
となる。これから、系統連系インバータシステムＡと系統Ｂの電圧レベルを一致させるためには、Ｖｉｎｖ＝Ｖｅｕとなる出力ゲインＧｕを算出すればよい。

【0090】

上記（８）式および（７）式より、
Ｖｅｕ＝Ｖｉｎｖ＝ΔＶ・Ｃｍ・Ｇｕ／√２
＝｛Ｖｉｎ・Ｋｔ／（２・Ｃｍ）｝・Ｃｍ・Ｇｕ／√２
Ｇｕ＝Ｖｅｕ・２√２／（Ｖｉｎ・Ｋｔ）
＝（２√２／Ｋｔ）・（Ｖｅｕ／Ｖｉｎ）

【0091】

よって、出力ゲインＧｕ、振幅Ｃｍおよび位相差φｕを用いて、系統指令値信号Ｋｕは、
Ｋｕ＝Ｇｕ・Ｃｍ・ＳＩＮ（ωｔ＋φｕ）
で表される。同様に、系統指令値信号Ｋｖの出力ゲインＧｖおよび系統指令値信号Ｋｗの出力ゲインＧｗは、
Ｇｖ＝（２√２／Ｋｔ）・（Ｖｅｖ／Ｖｉｎ）
Ｇｗ＝（２√２／Ｋｔ）・（Ｖｅｗ／Ｖｉｎ）
となり、系統指令値信号Ｋｖおよび系統指令値信号Ｋｗは、
Ｋｖ＝Ｇｖ・Ｃｍ・ＳＩＮ（ωｔ−２π／３＋φｖ）
Ｋｗ＝Ｇｗ・Ｃｍ・ＳＩＮ（ωｔ＋２π／３＋φｗ）
で表される。

【0092】

図３に戻って、不平衡状態検出部１２９は、系統Ｂの不平衡状態を検出するものである。不平衡状態検出部１２９は、フィルタ部１２２ｕ，１２２ｖ，１２２ｗよりそれぞれ実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗを入力され、フィルタ部１２４ｕ，１２４ｖ，１２４ｗよりそれぞれ位相差φｕ，φｖ，φｗを入力されて、系統Ｂが不平衡状態であるか否かを判断し、不平衡状態検出信号を補正値生成部１１の不平衡電流補償部１１９およびＰＷＭ信号生成部１４の切替部１４３（後述する）に出力する。なお、本実施形態では、不平衡状態を検出した場合に不平衡状態検出信号を「ＯＮ」とし、不平衡状態を検出しない場合に不平衡状態検出信号を「ＯＦＦ」としている。不平衡状態検出部１２９は、不平衡電圧差検出部１２６、不平衡位相差検出部１２７、およびＯＲ演算部１２８を備えている。

【0093】

不平衡電圧差検出部１２６は、フィルタ部１２２ｕ，１２２ｖ，１２２ｗより入力される実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗから系統Ｂの不平衡状態を検出し、不平衡電圧差検出信号をＯＲ演算部１２８に出力するものである。不平衡電圧差検出部１２６は、各実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗの差のいずれかが所定の閾値である不平衡電圧差検出レベル以上の場合に、系統Ｂが不平衡状態であると判断し、不平衡電圧差検出信号を「ＯＮ」にする。一方、各実効値Ｖｅｕ，Ｖｅｖ，Ｖｅｗの差のいずれもが不平衡電圧差検出レベル未満の場合は、不平衡電圧差検出信号を「ＯＦＦ」にする。

【0094】

図６は、不平衡電圧差検出部１２６の内部構成の１例を説明するための図である。

【0095】

同図に示すように、不平衡電圧差検出部１２６は、減算部１２６ａ，１２６ｂ，１２６ｃ、絶対値変換部１２６ｄ，１２６ｅ，１２６ｆ、ヒステリシスコンパレータ１２６ｇ，１２６ｈ，１２６ｉ、ＯＲ演算部１２６ｊ、遅延フィルタ１２６ｋを備えている。

【0096】

まず、減算部１２６ａ，１２６ｂ，１２６ｃおよび絶対値変換部１２６ｄ，１２６ｅ，１２６ｆが、実効値Ｖｅｕと実効値Ｖｅｖとの差、実効値Ｖｅｖと実効値Ｖｅｗとの差、および、実効値Ｖｅｗと実効値Ｖｅｕとの差を算出する。次に、ヒステリシスコンパレータ１２６ｇ，１２６ｈ，１２６ｉが、算出された各差と不平衡電圧差検出レベルとをそれぞれ比較し、各差が不平衡電圧差検出レベル以上の場合、「ＯＮ」信号を出力する。なお、チャタリングを抑制するために、ヒステリシスが設けられている。ＯＲ演算部１２６ｊは、ヒステリシスコンパレータ１２６ｇ，１２６ｈ，１２６ｉの出力の論理和を演算して出力する。したがって、各差のいずれかが不平衡電圧差検出レベル以上の場合、不平衡電圧差検出信号が「ＯＮ」として出力される。なお、遅延フィルタ１２６ｋは、不平衡電圧差検出信号の立ち下がり時間を遅延させるものであり、チャタリングを抑制するために設けられている。すなわち、不平衡状態が検出されない状態が所定時間継続した場合に平衡状態であると判断することで、過渡時のチャタリングを抑制している。

【0097】

なお、不平衡電圧差検出部１２６の内部構成は、これに限られない。例えば、遅延フィルタ１２６ｋを設けていなくてもよいし、遅延フィルタ１２６ｋが不平衡電圧差検出信号の立ち上がり時間を遅延させるものであってもよい。また、ヒステリシスコンパレータ１２６ｇ，１２６ｈ，１２６ｉに代えて、ヒステリシスを設けないコンパレータを用いるようにしてもよい。

【0098】

図３に戻って、不平衡位相差検出部１２７は、フィルタ部１２４ｕ，１２４ｖ，１２４ｗより入力される位相差φｕ，φｖ，φｗから系統Ｂの不平衡状態を検出し、不平衡位相差検出信号をＯＲ演算部１２８に出力するものである。不平衡位相差検出部１２７は、各位相差φｕ，φｖ，φｗの絶対値のいずれかが所定の閾値である不平衡位相差検出レベル以上の場合に、系統Ｂが不平衡状態であると判断し、不平衡位相差検出信号を「ＯＮ」にする。一方、各位相差φｕ，φｖ，φｗの絶対値のいずれもが不平衡位相差検出レベル未満の場合は、不平衡位相差検出信号を「ＯＦＦ」にする。

【0099】

図７は、不平衡位相差検出部１２７の内部構成の１例を説明するための図である。

【0100】

同図に示すように、不平衡位相差検出部１２７は、絶対値変換部１２７ｄ，１２７ｅ，１２７ｆ、ヒステリシスコンパレータ１２７ｇ，１２７ｈ，１２７ｉ、ＯＲ演算部１２７ｊ、遅延フィルタ１２７ｋを備えている。

【0101】

まず、絶対値変換部１２７ｄ，１２７ｅ，１２７ｆが、位相差φｕ，φｖ，φｗの絶対値を算出する。次に、ヒステリシスコンパレータ１２７ｇ，１２７ｈ，１２７ｉが、算出された各位相差の絶対値と不平衡位相差検出レベルとをそれぞれ比較し、各位相差の絶対値が不平衡位相差検出レベル以上の場合、「ＯＮ」信号を出力する。なお、チャタリングを抑制するために、ヒステリシスが設けられている。ＯＲ演算部１２７ｊは、ヒステリシスコンパレータ１２７ｇ，１２７ｈ，１２７ｉの出力の論理和を演算して出力する。したがって、各位相差の絶対値のいずれかが不平衡位相差検出レベル以上の場合、不平衡位相差検出信号が「ＯＮ」として出力される。なお、遅延フィルタ１２７ｋは、不平衡位相差検出信号の立ち下がり時間を遅延させるものであり、チャタリングを抑制するために設けられている。すなわち、不平衡状態が検出されない状態が所定時間継続した場合に平衡状態であると判断することで、過渡時のチャタリングを抑制している。

【0102】

なお、不平衡位相差検出部１２７の内部構成は、これに限られない。例えば、遅延フィルタ１２７ｋを設けなくてもよいし、遅延フィルタ１２７ｋが不平衡位相差検出信号の立ち上がり時間を遅延させるものであってもよい。また、ヒステリシスコンパレータ１２７ｇ，１２７ｈ，１２７ｉに代えて、ヒステリシスを設けないコンパレータを用いるようにしてもよい。

【0103】

図３に戻って、ＯＲ演算部１２８は、不平衡電圧差検出部１２６から入力される不平衡電圧差検出信号と不平衡位相差検出部１２７から入力される不平衡位相差検出信号との論理和を演算し、不平衡状態検出信号として出力する。すなわち、ＯＲ演算部１２８は、不平衡電圧差検出信号と不平衡位相差検出信号の少なくともいずれかが「ＯＮ」の場合に不平衡状態検出信号を「ＯＮ」とし、両方が「ＯＦＦ」の場合に不平衡状態検出信号を「ＯＦＦ」とする。

【0104】

図１に戻って、加算部１３は、系統指令値生成部１２から入力される系統指令値信号Ｋｕ，Ｋｖ，Ｋｗに、補正値生成部１１から入力される補正値信号ΔＸｕ，ΔＸｖ，ΔＸｗを加算して、指令値信号Ｘｕ，Ｘｖ，ＸｗとしてＰＷＭ信号生成部１４に出力する。

【0105】

ＰＷＭ信号生成部１４は、加算部１３から入力される指令値信号Ｘｕ，Ｘｖ，Ｘｗに基づいてＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを生成し、インバータ回路２に出力するものである。

【0106】

ＰＷＭ信号生成部１４は、ＮＶＳ制御用ＰＷＭ信号生成部１４１、不平衡時ＰＷＭ信号生成部１４２、および切替部１４３を備えている。ＰＷＭ信号生成部１４は、系統Ｂが平衡状態のときにはＮＶＳ制御用ＰＷＭ信号生成部１４１で生成されたＰＷＭ信号を出力し、系統Ｂが不平衡状態のときには不平衡時ＰＷＭ信号生成部１４２で生成されたＰＷＭ信号を出力する。

【0107】

ＮＶＳ制御用ＰＷＭ信号生成部１４１は、加算部１３より入力される指令値信号Ｘｕ，Ｘｖ，ＸｗからＮＶＳ制御用のＰＷＭ信号を生成し、切替部１４３に出力する。

【0108】

図８は、ＮＶＳ制御用ＰＷＭ信号生成部１４１の内部構成の一例を説明するためのブロック図である。

【0109】

ＮＶＳ制御用ＰＷＭ信号生成部１４１は、線間電圧指令値信号生成部１４１ａ、ＮＶＳ指令値信号生成部１４１ｂ、およびパルス信号生成部１４１ｃを備えている。

【0110】

線間電圧指令値信号生成部１４１ａは、入力される指令値信号Ｘｕ，Ｘｖ，Ｘｗから線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕを生成するものである。系統電圧センサ９は系統Ｂの各相の相電圧を検出するものなので、系統電圧センサ９から入力される系統電圧信号Ｖｓに基づいて生成されている指令値信号Ｘｕ，Ｘｖ，Ｘｗは各相の相電圧を指令するための指令値信号である。線間電圧指令値信号生成部１４１ａは、各相の相電圧を指令するための指令値信号Ｘｕ，Ｘｖ，Ｘｗから、線間電圧を指令するための線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕを生成して、ＮＶＳ指令値信号生成部１４１ｂに出力する。線間電圧指令値信号生成部１４１ａは、ＸｕとＸｖの差分信号をＸｕｖとし、ＸｖとＸｗの差分信号をＸｖｗとし、ＸｗとＸｕの差分信号をＸｗｕとして生成する。

【0111】

ＮＶＳ指令値信号生成部１４１ｂは、位相検出部１１１より入力されるＵ相の系統電圧の位相θと線間電圧指令値信号生成部１４１ａより入力される線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕとに基づいて、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'を生成して、パ
ルス信号生成部１４１ｃに出力するものである。ＮＶＳ指令値信号生成部１４１ｂは、１／３周期毎に、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕ、値がゼロであるゼロ信号、および、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの極性を反転させた信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗを切り替えることで、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'を生成する（
図１５参照）。

【0112】

なお、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の生成方法は、これに限定されない。例
えば、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕとその極性を反転させた信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗとを用いる代わりに、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの全波整流信号を用いて生成するようにしてもよい。

【0113】

パルス信号生成部１４１ｃは、その内部で生成されたキャリア信号（例えば、三角波信号）と、ＮＶＳ指令値信号生成部１４１ｂより入力されるＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'とから、それぞれ各相のＰＷＭ信号を生成するものである。パルス信号生成部１
４１ｃは、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の０レベル以上の範囲で変化するキャ
リア信号を生成し、当該キャリア信号とＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'とを比較
することでＰＷＭ信号を生成する。パルス信号生成部１４１ｃは、ＮＶＳ指令値信号Ｘｕ'がキャリア信号より大きい期間にハイレベルとなり、ＮＶＳ指令値信号Ｘｕ'がキャリア信号以下となる期間にローレベルとなるパルス信号をＵ相のＰＷＭ信号として生成する（図１６参照）。同様に、ＮＶＳ指令値信号Ｘｖ'，Ｘｗ'をキャリア信号と比較することにより、それぞれＶ相、Ｗ相のＰＷＭ信号を生成する。生成されたＰＷＭ信号は切替部１４３に出力される。

【0114】

なお、ＰＷＭ信号は、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'とキャリア信号との比較
による方法以外の方法で生成するようにしてもよい。例えば、ＰＷＭホールド法を用いて線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕからパルス幅を算出し、算出された線間電圧に対するパルス幅から変換された相電圧に対するパルス幅に基づいてＰＷＭ信号を生成することもできる。

【0115】

不平衡時ＰＷＭ信号生成部１４２は、加算部１３から入力される指令値信号Ｘｕ，Ｘｖ，Ｘｗと所定の周波数（例えば、４ｋＨｚ）の三角波信号として生成されたキャリア信号とに基づいて、三角波比較法によりＰＷＭ信号を生成する。三角波比較法では、図５に示すように、指令値信号Ｘとキャリア信号Ｃとが比較され、例えば、指令値信号Ｘがキャリア信号Ｃより大きい場合にハイレベルとなり、指令値信号Ｘがキャリア信号Ｃより小さい場合にローレベルとなるパルス信号ＰがＰＷＭ信号として生成される。生成されたＰＷＭ信号は切替部１４３に出力される。

【0116】

切替部１４３は、ＮＶＳ制御用ＰＷＭ信号生成部１４１および不平衡時ＰＷＭ信号生成部１４２がそれぞれ生成したＰＷＭ信号を入力され、系統指令値生成部１２の不平衡状態検出部１２９から入力される不平衡状態検出信号に応じて、出力するＰＷＭ信号を切り替えるものである。切替部１４３は、不平衡状態検出信号が「ＯＮ」の場合、すなわち系統Ｂが不平衡状態であると判断されている場合、不平衡時ＰＷＭ信号生成部１４２から入力されたＰＷＭ信号（以下、「不平衡時ＰＷＭ信号」とする。）をＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗとしてインバータ回路２に出力する。一方、不平衡状態検出信号が「ＯＦＦ」の場合、すなわち系統Ｂが平衡状態であると判断されている場合、ＮＶＳ制御用ＰＷＭ信号生成部１４１から入力されたＰＷＭ信号（以下、「ＮＶＳ用ＰＷＭ信号」とする。）をＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗとしてインバータ回路２に出力する。

【0117】

図９は、切替部１４３におけるＰＷＭ信号の切り替えのタイミングを説明するためのタイミングチャートである。同図上側の波形はキャリア信号を示しており、中央の波形は不平衡状態検出信号を示しており、下側の波形はＰＷＭ信号の切り替えタイミングを示している。

【0118】

同図に示すように、切替部１４３は、不平衡状態検出信号のＯＮとＯＦＦの切り替えのタイミングでＰＷＭ信号を切り替えているのではなく、不平衡状態検出信号のＯＮとＯＦＦの切り替え後のキャリア信号の最小値になるタイミングでＰＷＭ信号を切り替えている。すなわち、同図の場合、不平衡状態検出信号がＯＦＦからＯＮに切り替わった後、キャリア信号が最小値になったタイミングで、出力するＰＷＭ信号をＮＶＳ用ＰＷＭ信号から不平衡時ＰＷＭ信号に切り替え、不平衡状態検出信号がＯＮからＯＦＦに切り替わった後、キャリア信号が最小値になったタイミングで、出力するＰＷＭ信号を不平衡時ＰＷＭ信号からＮＶＳ用ＰＷＭ信号に切り替えている。なお、ＮＶＳ制御用ＰＷＭ信号生成部１４１のパルス信号生成部１４１ｃで生成されるキャリア信号と不平衡時ＰＷＭ信号生成部１４２で生成されるキャリア信号とは、振幅が異なるものであるが、同じクロック信号に基づいて生成されているので、周波数と位相が共通している。したがって、キャリア信号が最小値になるタイミングは共通している。

【0119】

切替部１４３がＰＷＭ信号の切り替えを上記のタイミングとしているのは、過渡的に出力電流が跳ね上がったり、上下短絡が生じたりすることを抑制し、切り替えをスムーズに行うためである。なお、キャリア信号の最小値になるタイミングに代えて、キャリア信号が最大値になるタイミングでＰＷＭ信号を切り替えるようにしてもよい。

【0120】

インバータ回路２のＵ相、Ｖ相、Ｗ相のスイッチング素子は、それぞれＵ相、Ｖ相、Ｗ相のＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗに基づいてオン・オフ動作する。なお、ＮＶＳ制御用ＰＷＭ信号生成部１４１および不平衡時ＰＷＭ信号生成部１４２は、それぞれＵ相、Ｖ相、Ｗ相のＰＷＭ信号を反転したパルス信号も生成しており、切替部１４３は、当該パルス信号を逆相のＰＷＭ信号としてインバータ回路２に出力する。インバータ回路２のＵ相、Ｖ相、Ｗ相の各スイッチング素子に直列接続されているスイッチング素子は、それぞれ逆相のＰＷＭ信号に基づいて、Ｕ相、Ｖ相、Ｗ相の各スイッチング素子とは反対にオン・オフ動作する。

【0121】

なお、インバータ制御回路１０は、アナログ回路として実現してもよいし、デジタル回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータをインバータ制御回路１０として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。

【0122】

本実施形態において、不平衡状態検出部１２９は、系統Ｂが不平衡状態であるか否かを判断し、不平衡状態検出信号を補正値生成部１１の不平衡電流補償部１１９およびＰＷＭ信号生成部１４の切替部１４３に出力する。

【0123】

不平衡状態の場合、不平衡電流補償部１１９は不平衡電流を補償する動作を行い、ＰＷＭ信号生成部１４は不平衡時ＰＷＭ信号生成部１４２が生成したＰＷＭ信号をＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗとしてインバータ回路２に出力する。この場合、ＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗは不平衡状態の各相の電圧に応じた各相の指令値信号Ｘｕ，Ｘｖ，Ｘｗに基づいて生成されているので、インバータ回路２からの出力電圧も系統Ｂの各相の電圧と同様の不平衡状態となる。これにより、インバータ回路２の出力電流の制御精度は悪化せず、出力電流のアンバランスが増大することを抑制することができるので、過電流が検出されることを抑制することができる。したがって、インバータ回路２は安定して運転を継続することができる。

【0124】

一方、平衡状態の場合（不平衡状態を検出しない場合）、不平衡電流補償部１１９は不平衡電流を補償する動作を行わず、ＰＷＭ信号生成部１４はＮＶＳ制御用ＰＷＭ信号生成部１４１が生成したＰＷＭ信号をＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗとしてインバータ回路２に出力する。この場合、ＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗは周期の３分の１の期間がゼロとなるＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'に基づいて生成されているので、インバータ回路
２のスイッチング素子のスイッチング回数を低減することができる。したがって、スイッチングロスを低減することができる。

【0125】

これにより、インバータ回路２は、系統Ｂが平衡状態の時にはスイッチングロスを低減することができ、系統Ｂが不平衡状態になった場合でも安定して運転を継続することができる。

【0126】

図１０は、接続された系統が電圧不平衡状態になった場合のシミュレーションにおける、インバータ回路２の出力線間電圧信号の波形を説明するための図である。

【0127】

同図（ａ）は、系統Ｂが平衡状態である場合のものであり、上側の波形図が系統線間電圧の各波形を示しており、下側の波形図がインバータ回路２の出力線間電圧信号の波形を示している。系統Ｂが平衡状態なので、ＮＶＳ制御用ＰＷＭ信号生成部１４１が生成したＰＷＭ信号によってインバータ回路２が制御され、出力線間電圧信号も平衡状態となっている。

【0128】

同図（ｂ）は、系統Ｂが不平衡状態（図１７と同様、Ｗ相の相電圧のみが６０％低下した不平衡状態）である場合のものであり、上側の波形図が系統線間電圧の各波形を示しており、下側の波形図がインバータ回路２の出力線間電圧信号の波形を示している。系統Ｂが不平衡状態なので、不平衡時ＰＷＭ信号生成部１４２が生成したＰＷＭ信号によってインバータ回路２が制御され、出力線間電圧信号も系統線間電圧と同様の不平衡状態となっている。

【0129】

同図（ｂ）の上側および下側の波形図が示すように、系統Ｂが不平衡状態となった場合でも、インバータ回路２の出力線間電圧信号の波形が系統線間電圧の波形と一致するので、出力線間電圧と系統線間電圧とで差が発生しない。したがって、出力線間電圧と系統線間電圧との電位差によって生じる過電流が検出されないので、インバータ回路２は安定して運転を継続することができる。

【0130】

なお、上記実施形態では、系統Ｂが平衡状態の場合でも、系統指令値生成部１２が系統Ｂの各相の電圧に基づいて相毎に系統指令値信号Ｋｕ，Ｋｖ，Ｋｗを生成するが、これに限られない。系統Ｂが平衡状態の場合、系統指令値生成部１２が系統ＢのＵ相の電圧に基づいた平衡状態の系統指令値信号Ｋｕ，Ｋｖ，Ｋｗを生成して出力するようにしてもよい。また、ＮＶＳ制御用ＰＷＭ信号生成部１４１がＵ相のＮＶＳ指令値信号Ｘｕ'のみを生
成し、当該Ｘｕ'から位相をそれぞれ２π／３ずつずらすことでＸｖ'，Ｘｗ'を生成する
ようにしてもよい。また、Ｕ相のＰＷＭ信号のみを生成し、これをずらすことでＶ相およびＷ相のＰＷＭ信号を生成するようにしてもよい。

【0131】

上記実施形態では、不平衡状態検出部１２９は不平衡電圧差検出部１２６と不平衡位相差検出部１２７とを備え、少なくともいずれか一方で不平衡状態を検出した場合に、系統Ｂの不平衡状態を検出しているが、不平衡状態検出部１２９の構成はこれに限られない。以下に、別の構成の不平衡状態検出部の例を説明する。

【0132】

図１１は、不平衡状態検出部の他の実施例の内部構成を説明するためのブロック図である。

【0133】

不平衡状態検出部１２９'は、系統Ｂの不平衡状態を検出するものである。不平衡状態
検出部１２９'は、系統電圧センサ９から系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）
を入力されて、系統Ｂが不平衡状態であるか否かを判断し、不平衡状態検出信号を補正値生成部１１の不平衡電流補償部１１９およびＰＷＭ信号生成部１４の切替部１４３に出力する。なお、本実施例では、不平衡状態を検出した場合に不平衡状態検出信号を「ＯＮ」とし、不平衡状態を検出しない場合に不平衡状態検出信号を「ＯＦＦ」としている。不平衡状態検出部１２９’は、ｄｑ変換部１２９ａ’、フィルタ部１２９ｂ’，１２９ｃ’、ヒステリシスコンパレータ１２９ｄ’，１２９ｅ’、およびＯＲ演算部１２９ｆ’を備えている。

【0134】

ｄｑ変換部１２９ａ’は、入力された系統電圧信号Ｖｓ（Ｖｓｕ，Ｖｓｖ，Ｖｓｗ）を二相の信号に変換して逆相ｄｑ変換を行い、ｄ軸成分およびｑ軸成分を出力する。フィルタ部１２９ｂ’は、ｄｑ変換部１２９ａ’から入力されるｄ軸成分から基本波成分（５０Ｈｚまたは６０Ｈｚ）以外を除去して、系統電圧レベル差として出力する。フィルタ部１２９ｃ’は、ｄｑ変換部１２９ａ’から入力されるｑ軸成分から基本波成分（５０Ｈｚまたは６０Ｈｚ）以外を除去して、系統電圧位相差として出力する。

【0135】

ヒステリシスコンパレータ１２９ｄ’は、フィルタ部１２９ｂ’から入力される系統電圧レベル差とあらかじめ設定されている不平衡電圧差検出レベルとを比較し、系統電圧レベル差が不平衡電圧差検出レベル以上の場合、「ＯＮ」信号を出力する。ヒステリシスコンパレータ１２９ｅ’は、フィルタ部１２９ｃ’から入力される系統電圧位相差とあらかじめ設定されている不平衡位相差検出レベルとを比較し、系統電圧位相差が不平衡位相差検出レベル以上の場合、「ＯＮ」信号を出力する。なお、チャタリングを抑制するために、ヒステリシスコンパレータ１２９ｄ’および１２９ｅ’にはヒステリシスが設けられている。

【0136】

ＯＲ演算部１２９ｆ’は、ヒステリシスコンパレータ１２９ｄ’，１２９ｅ’の出力の論理和を演算し、不平衡状態検出信号として出力する。すなわち、ＯＲ演算部１２９ｆ’は、系統電圧レベル差が不平衡電圧差検出レベル以上であるか、系統電圧位相差が不平衡位相差検出レベル以上である場合、不平衡状態検出信号を「ＯＮ」とし、系統電圧レベル差が不平衡電圧差検出レベル未満であり、系統電圧位相差が不平衡位相差検出レベル未満である場合、不平衡状態検出信号を「ＯＦＦ」とする。

【0137】

なお、上記実施形態では、系統連系インバータシステムに本発明のインバータ制御回路を用いた場合について説明したが、これに限られない。従来のインバータ制御回路に上述した方法でＰＷＭ制御を行なわせるプログラムをコンピュータ読み取り可能に記録したＲＯＭなどの記録媒体からコンピュータに読み込んで、そのプログラムを実行させることにより、本発明のインバータ制御回路を実現してもよい。

【0138】

本発明に係るインバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステムは、上述した実施形態に限定されるものではない。本発明に係るインバータ制御回路、および、このインバータ制御回路を備えた系統連系インバータシステムの各部の具体的な構成は、種々に設計変更自在である。

【符号の説明】

【0139】

Ａ 系統連系インバータシステム １ 直流電源
２ インバータ回路
３ フィルタ回路
４ 変圧回路
５ 開閉器
６ 直流電圧センサ
７，８ 電流センサ
９ 系統電圧センサ
１０ インバータ制御回路
１１ 補正値生成部（補正値信号生成手段）
１１１位相検出部
１１２ ＰＩ制御部（第１の補正値算出手段）
１１３ 無効電力算出部
１１４ ＰＩ制御部（第１の補正値算出手段）
１１５ ｄｑ変換部（変換手段）
１１６ ＰＩ制御部（第２の補正値算出手段）
１１７ ＰＩ制御部（第２の補正値算出手段）
１１８ 逆ｄｑ変換部（逆変換手段）
１１９ 不平衡電流補償部
１２ 系統指令値生成部（指令値信号生成手段）
１２１ｕ，１２１ｖ，１２１ｗ 実効値算出部（実効値算出手段）
１２２ｕ，１２２ｖ，１２２ｗ フィルタ部
１２３ｕ，１２３ｖ，１２３ｗ 位相差検出部（位相差検出手段）
１２４ｕ，１２４ｖ，１２４ｗ フィルタ部
１２５ｕ Ｕ相系統指令値算出部（指令値算出手段）
１２５ｖ Ｖ相系統指令値算出部（指令値算出手段）
１２５ｗ Ｗ相系統指令値算出部（指令値算出手段）
１２６ 不平衡電圧差検出部
１２６ａ，１２６ｂ，１２６ｃ 減算部
１２６ｄ，１２６ｅ，１２６ｆ 絶対値変換部
１２６ｇ，１２６ｈ，１２６ｉ ヒステリシスコンパレータ
１２６ｊ ＯＲ演算部
１２６ｋ 遅延フィルタ
１２７ 不平衡位相差検出部
１２７ｄ，１２７ｅ，１２７ｆ 絶対値変換部
１２７ｇ，１２７ｈ，１２７ｉ ヒステリシスコンパレータ
１２７ｊ ＯＲ演算部
１２７ｋ 遅延フィルタ
１２８ ＯＲ演算部
１２９，１２９’ 不平衡状態検出部（不平衡検出手段）
１２９ａ’ ｄｑ変換部
１２９ｂ’，１２９ｃ’ フィルタ部
１２９ｄ’，１２９ｅ’ ヒステリシスコンパレータ
１２９ｆ’ ＯＲ演算部
１３ 加算部（指令値信号補正手段）
１４ ＰＷＭ信号生成部
１４１ ＮＶＳ制御用ＰＷＭ信号生成部（第２のＰＷＭ信号生成手段）
１４１ａ 線間電圧指令値信号生成部
１４１ｂ ＮＶＳ指令値信号生成部
１４１ｃ パルス信号生成部 １４２ 不平衡時ＰＷＭ信号生成部（第１のＰＷＭ信号生成手段）
１４３ 切替部（出力手段）
Ｂ 三相電力系統

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】