(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0009】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【0010】
===モータ駆動回路の全体構成===
図1は、本実施形態に係るモータ駆動回路を示す図である。
モータ駆動回路100は、例えば単相モータを電源電圧Vccに応じた回転速度となるように駆動する回路であり、駆動回路10、拘束保護回路20、制御回路30、禁止回路40を備えて構成される。
【0011】
拘束保護回路20、制御回路30、禁止回路40におけるコンパレータ401、ANDゲート402は夫々、例えば電源電圧Vccをレギュレートして得られた電源電圧(例えば5ボルト)が印加されることにより動作することとする。
【0012】
駆動回路10は、単相モータを回転させるため、単相モータの駆動コイル1に電源電圧Vccに応じた駆動電流を供給する回路である。駆動回路10は、例えばHブリッジ回路であり、このHブリッジ回路は、ソーストランジスタTr1、Tr2及びシンクトランジスタTr3、Tr4を備えて構成される。ソーストランジスタTr1、Tr2のコレクタには電源電圧Vccが印加される。シンクトランジスタTr3、Tr4のエミッタは接地される。駆動コイル1の一端はソーストランジスタTr1とシンクトランジスタTr3の接続点に接続される。駆動コイル1の他端はソーストランジスタTr2とシンクトランジスタTr4の接続点に接続される。
【0013】
制御回路30は、ソーストランジスタTr1、Tr2及びシンクトランジスタTr3、Tr4のオンオフを制御する制御信号D1乃至D4を出力する。駆動コイル1に駆動電流を供給する場合、制御回路30は、ソーストランジスタTr1及びシンクトランジスタTr4のペアとソーストランジスタTr2及びシンクトランジスタTr3のペアを相補的にオンオフさせる制御信号D1乃至D4を出力する。一方、駆動コイル1への駆動電流の供給を停止する場合、制御回路30は、ソーストランジスタTr1、Tr2及びシンクトランジスタTr3、Tr4をオフする制御信号D1乃至D4を出力する。
【0014】
拘束保護回路20には、例えばモータの回転により発生する逆起電圧を例えば0ボルトを基準にコンパレータ(不図示)により2値化した回転信号FGが入力される。尚、回転信号FGは、モータの回転数に応じた周期を持った信号である。拘束保護回路20は、所定時間T1以内に回転信号FGが入力されない場合、駆動コイル1への駆動電流の供給を停止する制御信号Dc0を出力する。尚、拘束保護回路20の詳細については後述する。
【0015】
禁止回路40は、電源電圧Vccに対応した電圧が基準電圧Vrよりも低い場合、拘束保護回路20が制御回路30へ駆動電流の供給を停止する制御信号Dc0を出力するのを禁止する。尚、禁止回路40の詳細については後述する。
【0016】
===拘束保護回路===
図2は、本実施形態に係る拘束保護回路を示す回路図である。
拘束保護回路20は、回転信号FG及びクロックCLKが入力され、制御信号Dc0を出力する。拘束保護回路20は、所定時間T1以内に回転信号FGが入力されない場合、駆動コイル1への駆動電流の供給を停止する制御信号Dc0を出力する。
拘束保護回路20は、リセット回路21、カウンタ回路22、NANDゲート208を備えて構成される。
【0017】
拘束保護回路20は、例えばクロックCLKの立上りエッジに同期して動作する。
リセット回路21には、回転信号FG及びクロックCLKが入力される。リセット回路21は、回転信号FGの論理レベルがローレベルからハイレベルへ立上る回転信号FGの立上りエッジを検出した際に論理レベルが例えばローレベルのリセット信号を出力する。
リセット回路21は、D型フリップフロップ(以下、DFFという)201、202及びNANDゲート206を備えて構成される。
【0018】
DFF201とDFF202はカスケードに接続される。尚、リセット回路21には、回転信号FGにおける論理レベルのローレベルからハイレベルへの立上りを検出するためにDFF201、202が設けられる。DFF201の出力端子は、NANDゲート206の一方の入力端子と接続される。DFF202の反転出力端子は、NANDゲート206の他方の入力端子と接続される。
【0019】
DFF201においてクロックCLKの立上りエッジ(以下、第1のクロックエッジという)でローレベルが保持され、直後のクロックCLKの立上りエッジ(以下、第2のクロックエッジという)でハイレベルが保持されることにより、回転信号FGの立上りエッジが検出される。DFF202は、DFF201が第1のクロックエッジで保持したローレベルの信号を第2のクロックエッジで保持するので、DFF202の反転出力はハイレベルを保持する。よって、NANDゲート206の両方の入力端子に論理レベルがハイレベルの信号が入力されるので、NANDゲート206の出力端子から論理レベルがローレベルの信号が出力される。従って、リセット回路21に回転信号FGの立上りエッジが入力された場合、リセット回路21から論理レベルが例えばローレベルのリセット信号が出力される。
【0020】
カウンタ回路22は、例えば3ビットのダウンカウンタであり、リセット回路21から出力されるリセット信号が入力された場合にリセットされる。
カウンタ回路22は、T型フリップフロップ(以下、TFFという)203乃至205を備えて構成される。
【0021】
TFF203乃至205は夫々、例えば立上りエッジ動作のフリップフロップであり、カスケードに接続される。TFF203乃至205のリセット端子は、NANDゲート206の出力端子と接続される。
【0022】
回転信号FGがリセット回路21に入力された場合、リセット回路21はリセット信号を出力するのでカウンタ回路22はリセットされる。回転信号FGがリセット回路21に入力されない場合、カウンタ回路22は3ビットのダウンカウントを繰り返す。
【0023】
NANDゲート208の一方の入力端子は、2段目のTFF204の出力端子と接続され、NANDゲート208の他方の入力端子は、3段目のTFF205の出力端子と接続される。
【0024】
NANDゲート208の両方の入力端子に論理レベルがハイレベルの信号が入力された場合のみ、NANDゲート208の出力端子から論理レベルがローレベルの制御信号Dc0が出力される。一方、NANDゲート208の両方の入力端子に論理レベルがハイレベルの信号が入力された場合以外は、NANDゲート208の出力端子から論理レベルがハイレベルの制御信号Dc0が出力される。
【0025】
図3は、本実施形態に係るモータ駆動回路の信号を示す波形図である。
図4は、本実施形態に係るモータ駆動回路の信号を示す波形図である。
図5は、本実施形態に係る拘束保護回路の信号を示す波形図である。
【0026】
拘束保護回路20の動作について
図3、
図4、
図5を参照して説明する。尚、前述のように、回転信号FGは、例えばモータの回転により発生する逆起電圧Vm0を例えば0ボルトを基準にコンパレータにより2値化した信号である。
【0027】
カウンタ回路22がカウントを開始してから所定時間T1の間、NANDゲート208は論理レベルがローレベルの制御信号Dc0を出力する。その後、NANDゲート208は論理レベルがハイレベルの制御信号Dc0を所定時間T2の間出力することとなる。
【0028】
カウンタ回路22がカウントを開始してから所定時間T1の間、拘束保護回路20は論理レベルがローレベルの制御信号Dc0を出力する。そして、カウンタ回路22がカウントを開始してから所定時間T1の間に拘束保護回路20に回転信号FG(以下、第1回目の回転信号FGという)が入力された場合、第1回目の回転信号FGが入力された後所定時間T1まで拘束保護回路20は論理レベルがローレベルの制御信号Dc0を出力し続ける。従って、回転信号FGの周期が所定時間T1よりも短い場合、拘束保護回路20は論理レベルがローレベルの制御信号Dc0を出力する。つまり、回転信号FGが所定時間T1以内に入力される場合、拘束保護回路20は論理レベルがローレベルの制御信号Dc0を出力し続けることになる。
【0029】
一方、カウンタ回路22がカウントを開始してから所定時間T1の間に、拘束保護回路20に回転信号FGが入力されない場合、拘束保護回路20は、所定時間T1経過後に論理レベルがハイレベルの制御信号Dc0を出力する。
【0030】
===禁止回路===
禁止回路40は、電源電圧Vccに対応した電圧が基準電圧Vrよりも低い場合、拘束保護回路20が制御回路30へ駆動電流の供給を停止する制御信号Dc0を出力するのを禁止する。禁止回路40は、電源電圧Vccに対応した電圧と基準電圧Vrを比較した比較結果に基づいて制御信号Dc2を出力する。
【0031】
禁止回路40は、抵抗R1、R2からなる直列抵抗体、基準電源3、コンパレータ401、ANDゲート402を備えて構成される。
【0032】
抵抗R2の一端は電源2に接続され、抵抗R1の一端は接地され、抵抗R1、R2の接続点はコンパレータ401の非反転入力端子に接続される。コンパレータ401の反転入力端子は基準電源3を介して接地される。コンパレータ401の出力端子はANDゲート402の一方の入力端子と接続される。ANDゲート402の他方の入力端子は、拘束保護回路20の出力端子と接続される。ANDゲート402から出力される制御信号Dc2は制御回路30に供給される。
【0033】
抵抗R1のインピーダンスがコンパレータ401の非反転入力端子の入力インピーダンスよりも小さくなるように、抵抗R1の抵抗値は設定される。抵抗R2に印加される電圧が抵抗R1に印加される電圧の例えば3倍となるように、抵抗R2の抵抗値は抵抗R1の抵抗値の例えば3倍に設定される。基準電圧Vrは、単相モータが駆動を開始する電源電圧Vccを抵抗R1、R2で分圧して抵抗R1に印加される電圧と同様な電圧値を持つように設定される。コンパレータ401は、非反転入力端子に印加される抵抗R1に印加された電圧と反転入力端子に入力される基準電圧Vrを比較し、当該比較結果を示す制御信号Dc1を出力する。コンパレータ401は、抵抗R1に印加された電圧が基準電圧Vrよりも高い場合、論理レベルがハイレベルの制御信号Dc1を出力する。一方、コンパレータ401は、抵抗R1に印加された電圧が基準電圧Vrよりも低い場合、論理レベルがローレベルの制御信号Dc1を出力する。制御信号Dc0、Dc1はANDゲート402に入力され、制御信号Dc2がANDゲート402から出力される。
【0034】
ここで、
図3及び
図4を参照して禁止回路40の動作について説明する。
例えば、抵抗R1に印加された電圧が基準電圧Vrよりも低い場合、制御信号Dc1の論理レベルはローレベルとなる。ANDゲート402には、制御信号Dc1、Dc0が入力されるので、ANDゲート402から出力される制御信号Dc2の論理レベルはローレベルとなる。
【0035】
一方、例えば、抵抗R1に印加された電圧が基準電圧Vrよりも高い場合、制御信号Dc1の論理レベルはハイレベルとなる。ANDゲート402には、制御信号Dc1、Dc0が入力されるので、ANDゲート402から出力される制御信号Dc2の論理レベルは制御信号Dc0の論理レベルと同様となる。
【0036】
===モータ駆動回路の動作===
図3、
図4、
図6を参照してモータ駆動回路100の動作について説明する。
図6は、本実施形態に用いられる電源の起動時を示す波形図である。
制御回路30は、論理レベルが例えばローレベルの制御信号Dc2が入力された場合、ソーストランジスタTr1及びシンクトランジスタTr4のペアとソーストランジスタTr2及びシンクトランジスタTr3のペアを相補的にオンオフさせる制御信号D1乃至D4を出力するものとする。又、制御回路30は、論理レベルが例えばハイレベルの制御信号Dc2が入力された場合、ソーストランジスタTr1、Tr2及びシンクトランジスタTr3、Tr4をオフする制御信号D1乃至D4を出力するものとする。
【0037】
電圧値V0は、0ボルトとする。電圧値V1は、拘束保護回路20、制御回路30、禁止回路40におけるコンパレータ401、ANDゲート402が夫々、例えば電源電圧Vccをレギュレートして得られた電源電圧(例えば5ボルト)により動作を開始する電源電圧Vccの電圧値とする。電圧値V2は、単相モータの回転が開始する電圧値であり、禁止回路40のコンパレータ401の基準電圧Vrに相当する電源電圧Vccの電圧値とする。電圧値V3は、モータが定常動作する電源電圧Vccの電圧値とする。
【0038】
<時刻Ta0から時刻Ta1>
モータ駆動回路100に電源電圧Vccが印加された時(時刻Ta0)から説明する。
電源電圧Vccが電圧値V1に達していないので、拘束保護回路20、制御回路30、禁止回路40におけるコンパレータ401、ANDゲート402は、動作を開始していない。
【0039】
<時刻Ta1から時刻Ta2>
時刻Ta1に電源電圧Vccが電圧値V1達して、拘束保護回路20、制御回路30、禁止回路40におけるコンパレータ401、ANDゲート402は夫々、例えば電源電圧Vccをレギュレートして得られた電源電圧(例えば5ボルト)が印加され動作を開始する。拘束保護回路20のカウンタ回路22はカウントを開始する。電源電圧Vccが電圧値V2より低く単相モータは回転していないので、回転信号FGは拘束保護回路20へ入力されない。電源電圧Vccが基準電圧Vrに相当する電圧値V2よりも低いので制御信号Dc1の論理レベルがローレベルとなり、禁止回路40は論理レベルがローレベルの制御信号Dc2を出力する。制御回路30は、ソーストランジスタTr1及びシンクトランジスタTr4のペアとソーストランジスタTr2及びシンクトランジスタTr3のペアを相補的にオンオフさせる制御信号D1乃至D4を出力する。駆動電圧Vccに応じた駆動電流が駆動コイル1へ供給される。
【0040】
<時刻Ta2以降>
電源電圧Vccが電圧値V2以上となり単相モータは回転して、回転信号FGが拘束保護回路20へ入力される。電源電圧Vccが基準電圧Vrに相当する電圧値V2よりも高いので制御信号Dc1の論理レベルがハイレベルとなり、禁止回路40から出力される制御信号Dc2の論理レベルは拘束保護回路20から出力される制御信号Dc0の論理レベルと同様となる。
【0041】
例えば、回転信号FGの周期が所定時間T1よりも短い場合、拘束保護回路20は論理レベルがローレベルの制御信号Dc0を出力し続ける。そして、論理レベルがローレベルの制御信号Dc2が制御回路30に入力され続ける。よって、制御回路30は、ソーストランジスタTr1及びシンクトランジスタTr4のペアとソーストランジスタTr2及びシンクトランジスタTr3のペアを相補的にオンオフさせる制御信号D1乃至D4を出力する。駆動電圧Vccに応じた駆動電流が駆動コイル1に供給される。
【0042】
一方、例えば回転信号FGの周期が所定時間T1よりも長い場合、拘束保護回路20は所定時間T1経過後に論理レベルがハイレベルの制御信号Dc0を出力する。そして、論理レベルがハイレベルの制御信号Dc2が制御回路30に入力される。制御回路30は、論理レベルがハイレベルの制御信号Dc2が入力された場合、ソーストランジスタTr1、Tr2及びシンクトランジスタTr3、Tr4をオフする制御信号D1乃至D4を出力する。駆動コイル1への駆動電流の供給は停止される。
【0043】
前述したように、禁止回路40は、駆動回路10に印加される電源電圧Vccが所定電圧よりも低い場合、拘束保護回路20が制御回路30へ駆動電流の供給を停止する制御信号Dc0を出力するのを禁止する。よって、電源の投入後において電源電圧Vccが所定電圧に達するまでに所定時間T1以上かかる場合に、モータが実際には拘束されていないにも関わらずモータが拘束されているとして駆動コイル1への駆動電流の供給を停止する、拘束保護回路20の誤動作を防止できる。従って、駆動回路10に印加される電源電圧Vccが所定電圧より低い場合、拘束保護回路20の動作に関わらず、駆動コイル1に駆動電流を供給することができる。
【0044】
又、禁止回路40は、コンパレータ401とANDゲート402を含む。コンパレータ401が、電源電圧Vccと基準電圧Vrを比較し、比較結果を出力する。そして、ANDゲート402には、コンパレータ401から出力される制御信号Dc1と拘束保護回路20から出力される制御信号Dc0が入力され、ANDゲート402は制御信号Dc2を出力する。よって、コンパレータ401とANDゲート402を用いた単純な構造で電源電圧Vccと基準電圧Vrを比較し、制御信号Dc2を出力することにより低コストのモータ駆動回路100を提供することができる。
【0045】
又、禁止回路40は、抵抗R1、R2を含む。コンパレータ401は、抵抗R1、R2により分圧されて抵抗R1に印加された電源電圧Vccと基準電圧Vrを比較する。よって、コンパレータ401の定格電圧にあった電圧をコンパレータ401に印加することができる。従って、汎用的なコンパレータ401を利用することができるので、低コストのモータ駆動回路100を提供することができる。
【0046】
尚、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。
【0047】
本実施形態においては、コンパレータ401の非反転入力端子は抵抗R1、R2の接続点に接続され、コンパレータ401の反転入力端子は電源3を介して接地されて、禁止回路40は、電源電圧Vccに対応した電圧と基準電圧Vrを比較しているが、これに限定されるものではない。例えば、禁止回路40は、電源電圧Vccと、単相モータが駆動を開始する電源電圧Vccである基準電圧Vraを比較する構成としてもよい。この場合、禁止回路40は、電源電圧Vccが基準電圧Vraよりも低い場合、拘束保護回路20が駆動電流の供給を停止する制御信号Dc0を制御回路30へ出力するのを禁止する。禁止回路40には、基準電圧Vraを出力する基準電源(不図示)が設けられるものとする。コンパレータ401の非反転入力端子は電源2を介して接地され、コンパレータ401の反転入力端子は上記基準電源を介して接地されるものとする。又、本実施形態においては、禁止回路40は、制御信号Dc1が、コンパレータ401の出力端子から出力されてANDゲート402の一方の入力端子に入力されるように構成されているが、これに限定されるものではない。例えば、モータ駆動回路100がICで構成されている場合、禁止回路40は、ANDゲート402の一方の入力端子に入力される制御信号Dc1がモータ駆動回路100の外部に設けられた例えばマイクロコンピュータ(不図示)から入力されるような構成としてもよい。この場合、モータ駆動回路100には、モータ駆動回路100の外部に設けられたマイクロコンピュータによって出力される制御信号Dc1をANDゲート402の一方の入力端子に入力するための端子(不図示)が設けられているものとする。又、本実施形態においては、禁止回路40は、電源電圧Vccに対応した電圧と基準電圧Vrを比較して拘束保護回路20が駆動電流の供給を停止する制御信号Dc0を制御回路30へ出力するのを禁止していたが、これに限定されるものではない。例えば、禁止回路40は、電源電圧Vccの立ち上りから所定時間Txの間、電源電圧Vccの値に関わらず、拘束保護回路20が駆動電流の供給を停止する制御信号Dc0を制御回路30へ出力するのを禁止する構成としてもよい。例えば、禁止回路40は、電源電圧Vccが例えば
図6における電圧V1に達してから所定時間Txの間、電源電圧Vccの値に関わらず、駆動電流の供給を停止する制御信号Dc0を制御回路30へ出力するのを禁止する構成としてもよい。尚、電圧V1は拘束保護回路20の動作が開始される電圧である。この場合、例えばマイクロコンピュータ(不図示)が禁止回路40に設けられるものとする。マイクロコンピュータは、電源電圧Vccが例えば
図6における電圧V1に達してから所定時間Txの間、例えばローレベルの制御信号Dc1を出力するものとする。ANDゲート402の一方の入力端子は、例えばマイクロコンピュータから制御信号Dc1が入力されるようにマイクロコンピュータと接続されるものとする。