特許 5771370 ＭＴＪナノピラー構造およびその形成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5771370

(24)【登録日】2015年7月3日

(45)【発行日】2015年8月26日

(54)【発明の名称】ＭＴＪナノピラー構造およびその形成方法

(51)【国際特許分類】

   H01L 21/8246 20060101AFI20150806BHJP

   H01L 27/105 20060101ALI20150806BHJP

   H01L 43/08 20060101ALI20150806BHJP

   H01L 43/12 20060101ALI20150806BHJP

【ＦＩ】

   H01L27/10 447

   H01L43/08 Z

   H01L43/12

【請求項の数】27

【全頁数】40

(21)【出願番号】特願2010-163392(P2010-163392)

(22)【出願日】2010年7月20日

(65)【公開番号】特開2011-23729(P2011-23729A)

(43)【公開日】2011年2月3日

【審査請求日】2013年6月10日

(31)【優先権主張番号】12/460,412

(32)【優先日】2009年7月17日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】506245062

【氏名又は名称】マグアイシー テクノロジーズ インコーポレイテッド

【氏名又は名称原語表記】ＭａｇＩＣ Ｔｅｃｈｎｏｌｏｇｉｅｓ， Ｉｎｃ．

(74)【復代理人】

【識別番号】110001357

【氏名又は名称】特許業務法人つばさ国際特許事務所

(74)【代理人】

【識別番号】100109656

【弁理士】

【氏名又は名称】三反崎 泰司

(74)【代理人】

【識別番号】100098785

【弁理士】

【氏名又は名称】藤島 洋一郎

(72)【発明者】

【氏名】洪 成宗

(72)【発明者】

【氏名】童 茹瑛

(72)【発明者】

【氏名】▲劉▼ ▲広▼立

(72)【発明者】

【氏名】ロバート ビーチ

(72)【発明者】

【氏名】ビトルド クラ

(72)【発明者】

【氏名】閔 泰

【審査官】 正山 旭

(56)【参考文献】

【文献】 特開２００８−３００８４０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／０１８０９９１（ＵＳ，Ａ１）

【文献】 特開２００８−２２７４９９（ＪＰ，Ａ）

【文献】 特開２００４−００６５８９（ＪＰ，Ａ）

【文献】 特開２００４−１７２５９９（ＪＰ，Ａ）

【文献】 特開２００７−２２０８５４（ＪＰ，Ａ）

【文献】 特開２００８−０１０５９０（ＪＰ，Ａ）

【文献】 特開２００８−１９８９００（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２４６

Ｈ０１Ｌ ２７／１０５

Ｈ０１Ｌ ４３／０８

Ｈ０１Ｌ ４３／１２

(57)【特許請求の範囲】

【請求項1】

ＳＴＴ（スピントランスファートルク）―ＲＡＭ（ランダムアクセスメモリ）素子における下部電極上に形成された、ＭＴＪ（磁気トンネル接合）素子のナノピラー構造であって、
ＡＰ２層／結合層／ＡＰ１層なる構造を有するシンセティック反強磁性ピンド層と、
前記ＡＰ１層に接するＭｇＯトンネルバリア層と、
金属（Ｍ）酸化物、金属窒化物または金属酸化窒化物からなる絶縁体マトリクス中にＲ（Ｍ）粒子（Ｒは鉄（Ｆｅ）、ニッケル（Ｎｉ）もしくはコバルト（Ｃｏ）、またはそれらの組み合わせであり、Ｍは金属）を形成してなる少なくとも１つのナノ電流チャネル（ＮＣＣ）層、を含む複合フリー層とを備え、
前記Ｒ（Ｍ）粒子の最小粒径が１．０ｎｍであり、
前記ＮＣＣ層の厚さが０．６ｎｍないし１．０ｎｍである
ＭＴＪナノピラー構造。

【請求項2】

前記複合フリー層が、ＦＬ１層／ＮＣＣ層／ＦＬ２層なる構造を有し、
前記ＦＬ１層が、前記ＭｇＯトンネルバリア層に接するとともに、前記ＦＬ２層よりも大きな厚さを有する下部磁性層であり、
前記ＦＬ２層が、キャップ層に接する上部磁性層である
請求項１に記載のＭＴＪナノピラー構造。

【請求項3】

前記複合フリー層が、ＦＬ１層／ＮＣＣ層／ＦＬ２層／ＮＣＣ２層／ＦＬ３層なる構造を有し、
前記ＦＬ１層が、前記ＭｇＯトンネルバリア層に接する下部磁性層であり、
前記ＦＬ２層が、中間磁性層であり、
前記ＦＬ３層が、キャップ層に接する上部磁性層である
請求項１に記載のＭＴＪナノピラー構造。

【請求項4】

前記絶縁体マトリクスが酸化シリコンであり、
前記Ｒが鉄（Ｆｅ）であり、
前記Ｍがシリコン（Ｓｉ）である
請求項１ないし請求項３のいずれか１項に記載のＭＴＪナノピラー構造。

【請求項5】

前記絶縁体マトリクスが酸化アルミニウムであり、
前記Ｒが鉄（Ｆｅ）、コバルト（Ｃｏ）またはＣｏＦｅであり、
前記Ｍがアルミニウム（Ａｌ）である、
請求項１ないし請求項３のいずれか１項に記載のＭＴＪナノピラー構造。

【請求項6】

前記ＡＰ１層、前記ＦＬ１層および前記ＦＬ２層は、いずれも、
［Ｃｏ_XＦｅ_(100-X)］₈₀Ｂ₂₀により表される組成（ｘ＝２０ないし３０）、ＣｏＦｅ、または、ＣｏＦｅＢとＣｏＦｅとの組み合わせにより構成されている
請求項２に記載のＭＴＪナノピラー構造。

【請求項7】

前記ＡＰ１層、前記ＦＬ１層、前記ＦＬ２層および前記ＦＬ３層は、いずれも、
［Ｃｏ_XＦｅ_(100-X)］₈₀Ｂ₂₀により表される組成（ｘ＝２０ないし３０）、ＣｏＦｅ、または、ＣｏＦｅＢとＣｏＦｅとの組み合わせにより構成されている
請求項３に記載のＭＴＪナノピラー構造。

【請求項8】

ＳＴＴ−ＲＡＭ素子における下部電極上に形成された、ＭＴＪ素子のナノピラー構造であって、
前記下部電極上に形成されたシード層と、
前記シード層上に形成された反強磁性層と、
ＡＰ２層が前記反強磁性層に接するように前記反強磁性層上に形成されたＡＰ２層／結合層／ＡＰ１層なる構造を有するシンセティック反強磁性ピンド層と、
前記ＡＰ１層の上に形成されたＭｇＯトンネルバリア層と、
下部磁性層（ＦＬ１層）／ナノ電流チャネル層（ＮＣＣ層）／上部磁性層（ＦＬ２層）なる積層構造を含む複合フリー層と、
前記複合フリー層上に形成されたキャップ層と
を備え、
前記ＦＬ１層は、前記ＭｇＯトンネルバリア層に接するとともに、前記ＦＬ２層よりも大きな厚さを有し、
前記ＮＣＣ層は、金属（Ｍ）酸化物、金属窒化物または金属酸化窒化物からなる絶縁体マトリクス中にＲ（Ｍ）粒子（Ｒは鉄（Ｆｅ）、ニッケル（Ｎｉ）もしくはコバルト（Ｃｏ）、またはそれらの組み合わせであり、Ｍは金属）を形成してなる層であり、
前記Ｒ（Ｍ）粒子の最小粒径が１．０ｎｍであり、
前記ＮＣＣ層の厚さが０．６ｎｍないし１．０ｎｍである
ＭＴＪナノピラー構造。

【請求項9】

前記絶縁体マトリクスが酸化シリコンであり、
前記Ｒが鉄（Ｆｅ）であり、
前記Ｍがシリコン（Ｓｉ）である
請求項８に記載のＭＴＪナノピラー構造。

【請求項10】

前記絶縁体マトリクスが酸化アルミニウムであり、
前記Ｒが鉄（Ｆｅ）、コバルト（Ｃｏ）またはＣｏＦｅであり、
前記Ｍがアルミニウム（Ａｌ）である
請求項８に記載のＭＴＪナノピラー構造。

【請求項11】

前記上部磁性層の上に形成された第２のナノ電流チャネル層（ＮＣＣ２層）と、
前記ＮＣＣ２層上に形成された第３の磁性層（ＦＬ３層）と、
をさらに備え、
これにより、前記複合フリー層が、ＦＬ１層／ＮＣＣ層／ＦＬ２層／ＮＣＣ２層／ＦＬ３層なる積層構造を有する
請求項８に記載のＭＴＪナノピラー構造。

【請求項12】

前記ＡＰ１層、前記ＦＬ１層および前記ＦＬ２層は、いずれも、
［Ｃｏ_XＦｅ_(100-X)］₈₀Ｂ₂₀により表される組成（ｘ＝２０ないし３０）、ＣｏＦｅ、または、ＣｏＦｅＢとＣｏＦｅとの組み合わせにより構成されている
請求項８に記載のＭＴＪナノピラー構造。

【請求項13】

前記複合フリー層における前記ＦＬ１層が１．３ｎｍないし２．０ｎｍの厚さを有し、 前記ＦＬ２層が０．４ｎｍないし１．２ｎｍの厚さを有する
請求項８に記載のＭＴＪナノピラー構造。

【請求項14】

前記キャップ層がナノ電流チャネル（ＮＣＣ３）層／Ｒｕ（ルテニウム）層なる構造を有し、
前記キャップ層の前記ＮＣＣ３層が０．５ｎｍないし０．６ｎｍの厚さを有し、
前記複合フリー層の前記ＮＣＣ層の厚さが０．６ｎｍないし０．７ｎｍの厚さを有する、
請求項８に記載のＭＴＪナノピラー構造。

【請求項15】

さらに、
前記キャップ層の上に形成されたハードマスク層を有する
請求項８に記載のＭＴＪナノピラー構造。

【請求項16】

前記キャップ層が、ルテニウム（Ｒｕ）もしくはタンタル（Ｔａ）、またはそれらの組み合わせから構成されている
請求項８に記載のＭＴＪナノピラー構造。

【請求項17】

下部電極を有する基板上にＳＴＴ−ＲＡＭ素子のＭＴＪナノピラー構造を形成する方法であって、
前記下部電極上に、シード層と、反強磁性層と、ＡＰ２層／結合層／ＡＰ１層なる構造を有するシンセティック反強磁性ピンド層と、酸素界面活性層を含むＭｇＯトンネルバリア層と、複合フリー層と、キャップ層とをこの順に有するＭＴＪ積層構造を形成する工程と、
前記ＭＴＪ積層構造をアニールする工程と、
前記ＭＴＪ積層構造をパターニングする工程と
を含み、
前記複合フリー層を形成する工程が、
前記ＭｇＯトンネルバリア層上に第１の厚さを有する下部磁性層（ＦＬ１層）を形成する工程と、
前記ＦＬ１層上に、金属（Ｍ）酸化物、金属窒化物または金属酸化窒化物からなる絶縁体マトリクス中に最小粒径が１．０ｎｍであるＲ（Ｍ）粒子（Ｒは鉄（Ｆｅ）、ニッケル（Ｎｉ）もしくはコバルト（Ｃｏ）、またはそれらの組み合わせであり、Ｍは金属）を含むと共に０．６ｎｍないし１．０ｎｍの厚さを有するナノ電流チャネル層（ＮＣＣ層）を形成する工程と、
前記ＮＣＣ層上に前記第１の厚さ未満である第２の厚さを有する上部磁性層（ＦＬ２層）を形成する工程と
を含むＭＴＪナノピラー構造の形成方法。

【請求項18】

前記反強磁性層に接するＡＰ２層と、ルテニウム（Ｒｕ）からなる結合層と、ＣｏＦｅＢもしくはＣｏＦｅまたはそれらの組み合わせからなるＡＰ１層とを順に積層することにより、前記シンセティック反強磁性ピンド層を形成する
請求項１７に記載のＭＴＪナノピラー構造の形成方法。

【請求項19】

前記ＭｇＯトンネルバリア層を形成するプロセスが、
前記シンセティック反強磁性ピンド層の前記ＡＰ１層上に、第１のＭｇ層をスパッタ成膜する工程と、
自然酸化（ＮＯＸ）処理を用いて前記第１のＭｇ層を酸化させる工程と、
酸化させた前記第１のＭｇ層の上に第２のＭｇ層をスパッタ成膜する工程と、
前記第２のＭｇ層の上に前記酸素界面活性層を形成する工程と、
前記酸素界面活性層の上に第３のＭｇ層をスパッタ成膜する工程と
を含む請求項１７に記載のＭＴＪナノピラー構造の形成方法。

【請求項20】

前記自然酸化処理を、０．０５ないし１ｔｏｒｒ（＝（０．０５〜１）×１．３３３２２×１０²Ｐａ）の圧力の酸素雰囲気下で、０．１ないし１．０標準リットル／分（ｓｌｍ）の酸素流量を用いて、３０秒ないし５００秒にわたって行う
請求項１９に記載のＭＴＪナノピラー構造の形成方法。

【請求項21】

前記ＡＰ１層、前記ＦＬ１層および前記ＦＬ２層を、いずれも、
［Ｃｏ_XＦｅ_(100-X)］₈₀Ｂ₂₀により表される組成（ｘ＝２０ないし３０）、ＣｏＦｅ、または、ＣｏＦｅＢとＣｏＦｅとの組み合わせにより形成する
請求項１７に記載のＭＴＪナノピラー構造の形成方法。

【請求項22】

前記第１の厚さを、高分解能透過型電子顕微鏡（ＨＲ−ＴＥＭ）を用いた測定により定められる１．８ｎｍないし２．４ｎｍとし、前記第２の厚さを、高分解能透過型電子顕微鏡を用いた測定により定められる０．５ｎｍないし１．６ｎｍとする
請求項１７に記載のＭＴＪナノピラー構造の形成方法。

【請求項23】

前記絶縁体マトリクスをＳｉＯ₂により形成し、
前記Ｒを鉄（Ｆｅ）により形成する
請求項１７に記載のナノピラーの形成方法。

【請求項24】

前記ＦＬ２層上に第２のナノ電流チャネル層（ＮＣＣ２層）を形成する工程と、
前記ＮＣＣ２層上に第３の磁性層（ＦＬ３層）を形成する工程と
をさらに含み、
これにより、前記複合フリー層として、ＦＬ１層／ＮＣＣ層／ＦＬ２層／ＮＣＣ２層／ＦＬ３層なる二重ＮＣＣ構造を形成し、
前記ＮＣＣ２層の厚さを、前記Ｒ（Ｍ）粒子の前記最小粒径以下にする
請求項１７に記載のＭＴＪナノピラー構造の形成方法。

【請求項25】

前記キャップ層を、ナノ電流チャネル層（ＮＣＣ３層）／Ｒｕ層なる構造とし、
前記キャップ層の前記ＮＣＣ３層の厚さを０．５ｎｍないし０．６ｎｍとし、
前記複合フリー層の前記ＮＣＣ層の厚さを０．６ｎｍないし０．７ｎｍとする
請求項１７に記載のＭＴＪナノピラー構造の形成方法。

【請求項26】

前記アニール工程を、５０００Ｏｅないし１００００Ｏｅ（＝×１０^３／４π［Ａ／ｍ］）の印加磁場下において摂氏３３０度ないし摂氏３６０度の温度で行う
請求項１７に記載のＭＴＪナノピラー構造の形成方法。

【請求項27】

前記ＭＴＪ積層構造を形成する工程が、前記キャップ層の上にハードマスク層を形成する工程をさらに含む
請求項１７に記載のＭＴＪナノピラー構造の形成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、磁気トンネル接合（ＭＴＪ：Magnetic Tunneling Junction）素子におけるＭＴＪナノピラー構造およびその形成方法に係わり、特に、低い磁化反転電流および高い抵抗変化率（ｄＲ／Ｒ）を有する高性能のＳＴＴ（スピントランスファートルク）―ＲＡＭ（ランダムアクセスメモリ）素子に適用されるＭＴＪナノピラー構造およびその形成方法に関する。

【背景技術】

【0002】

シリコンＣＭＯＳと磁気トンネル接合技術とを組み合わせた磁気抵抗効果型ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）は、ＳＲＡＭ、ＤＲＡＭおよびフラッシュメモリ等の現行の半導体メモリに対して大いに競争力を有する主要な新興技術として注目されている。同様に、C. Slonczewskiによる非特許文献１に記載のスピン注入（以下、スピントランスファートルクまたはＳＴＴとも称する。）磁化反転は、ＳＴＴ−ＲＡＭ等のギガビット規模のスピントロニック素子に応用できる可能性があることから、近年多大な関心を呼んでいる。このＳＴＴ−ＲＡＭデバイスは、後述するように、導線に電流を流して発生させた外部磁界によってフリー層の磁化方向を変化させることにより情報の書き込みを行うフィールドＭＲＡＭとは異なる原理で動作するものである。

【0003】

図１は、代表的なＳＴＴ−ＲＡＭデバイスのメモリセルの断面構造を表すものである。図１に示すＳＴＴ−ＲＡＭ１は、Ｐ型の半導体基板２に形成されたトランジスタのゲート５、ソース３およびドレイン４と、ゲート５上に設けられたワード線（ＷＬ）７と、ソース線９とを備えている。また、ＳＴＴ−ＲＡＭ１は、ソース線９およびワード線７の上方に設けられた下部電極（ＢＥ）１０と、この下部電極１０とビット線（ＢＬ）１２との間に設けられた磁気トンネル接合（ＭＴＪ）セル１１と、ソース３とソース線９とを接続するための銅スタッド６と、下部電極１０とドレイン４とを接続するためのバイアスタッド１３および銅スタッド８とを備えている。トランジスタのソース３およびドレイン４は、ＭＴＪセル１１に直流電流が流れるように、ＭＴＪセル１１に接続されている。

【0004】

フィールドＭＲＡＭおよびＳＴＴ−ＲＡＭは、いずれもトンネル磁気抵抗（ＴＭＲ：Tunneling Magnetoresistance）効果に基づくＭＴＪ素子を有している。このＭＴＪ素子の積層構造は、２つの強磁性層が薄い非磁性誘電体層により分離された構造を有している。ＭＴＪ素子は、通常、第１の導電線等の下部電極と、第２の導電線である上部電極との間の、上部電極と下部電極とが交差する部分に形成されている。

【0005】

ＭＴＪ素子の積層構造は、例えば、ボトム型のスピンバルブ構造を有する。この場合、シード層と、反強磁性（ＡＦＭ：Anti-Ferromagnetic）ピンニング層と、強磁性ピンド層と、非磁性誘電体からなる薄いトンネルバリア層と、強磁性フリー層と、キャップ層とが、下部電極の上に順次形成されている。反強磁性層は、ピンド層の磁気モーメントを一定方向に保持する。ピンド層は、例えば、ｘ方向に磁化された隣接する反強磁性層との交換結合によってｘ方向に固定された磁気モーメントを有する。フリー層は、ピンド層の磁気モーメントに対して平行または反平行な磁気モーメントを有する。トンネルバリア層は、導電電子の量子力学的トンネル効果によってこのトンネルバリア層を電流が流れるほどに薄い厚さを有している。ここで、フィールドＭＲＡＭの場合、フリー層の磁気モーメントは、外部磁場に応じて変化するようになっている。一方、ＳＴＴ−ＲＡＭの場合、フリー層の磁気モーメントは、注入されたスピン電子によって変化するようになっている。

【0006】

フリー層とピンド層との磁気モーメントの相対角度によって、トンネル電流すなわちトンネル接合抵抗が決定される。センス電流が、上部電極から下部電極へとＭＴＪ素子の積層面と直交する方向に通過するとき、フリー層およびピンド層の磁化方向が平行状態（「１」記憶状態）の場合には低抵抗値が検出され、それらの磁化方向が反平行状態（「０」記憶状態）にある場合には高抵抗値が検出される。

【0007】

膜面垂直通電（ＣＰＰ：Current Perpendicular to Plane）構造のフィールドＭＲＡＭの場合、ＭＲＡＭセルに記憶されている情報は、そのセルの内部を上から下に流れるセンス電流を介してフリー層の磁気的状態（抵抗レベル）を検出することにより読み出される。書き込み動作に際しては、ＭＴＪ素子を上下方向に挟んで交差する二つの導電線としてのビット線およびワード線に電流を流すことにより外部磁場を発生させ、フリー層の磁気的状態をしかるべき状態に変化させることにより、情報がＭＲＡＭセルに書き込まれる。一方の線（ビット線）は、ビットの磁化容易軸に対して平行な磁場をもたらし、他方の線（デジット線）は、その磁場に垂直な方向（困難軸方向）の成分をもたらす。それらの線の交差した部分には、ＭＴＪ素子の反転閾値をちょうど超えるように設計されたピーク磁場が生じる。

【0008】

ＭＴＪ素子が高い性能をもつかどうかは、「ｄＲ／Ｒ」として規定されるＭＲ比（抵抗変化率）の値が高いか否かで決まる。ここで、「Ｒ」はＭＴＪ素子の最小の電気抵抗値であり、「ｄＲ」は、フリー層の磁気状態を変化させたときに観測される電気抵抗の変化値である。ＴＭＲ比および抵抗値の均一性が高い（すなわち、ピンド層の磁化とフリー層の磁化とが平行であるときの抵抗値のばらつき（共分散Ｒp_cov）が小さい）ことや、スイッチング磁場が低い（保磁力Ｈｃが小さい）こと、磁歪（λｓ）が低いことは、従来のフィールドＭＲＡＭにおいて望ましいことであった。

【0009】

一方、スピンＲＡＭ（ＳＴＴ−ＲＡＭ）では、高い磁歪（λｓ）と高い保磁力Ｈｃとを有することが、より優れた熱安定性のための高い異方性をもたらす。このことは、以下の（ａ）〜（ｃ）によって成し遂げられる。
（ａ）フリー層の磁化およびそのスイッチング動作（すなわち、磁化反転動作）が十分に（適切に）制御されていること。
（ｂ）大きな交換磁界と高い熱安定性とを有するピンド層の磁化が十分に（適切に）制御されていること。
（ｃ）トンネルバリア層が完全無欠（integrity）であること。

【0010】

接合抵抗Ｒと形成面積Ａとの積で表される固有の面積抵抗（ＲＡ）値や、高い破壊電圧Ｖｂなどによって特徴づけられる良好なバリア特性を得るためには、反強磁性ピンニング層やピンド層における平滑かつ緻密な結晶成長によって促進される、ピンホールの無い均質なトンネルバリア層が必要である。ともに１μｍ以下の磁化容易軸方向寸法および磁化困難軸方向寸法によって定まる接合面積（すなわち、１μｍ² 以下の接合面積）を有する磁気トンネル接合においては、そのＲＡ値は比較的小さく（例えば１００００Ωμｍ² 未満）すべきである。

【0011】

ＭＲＡＭデバイスでは、電流線に書込電流を流すことで外部磁場（誘導磁場）を発生させ、その誘導磁場によってフリー層の磁気モーメントの方向をスイッチング（反転）させている。しかしながら、ＭＲＡＭセルのサイズを縮小するにつれ、その誘導磁場の発生による問題、すなわち、隣接するセルへの誤った書き込みが生じ易くなってきている。したがって、超高密度のＭＲＡＭデバイスを製造するにあたっての重要な点は、半選択（選択対象ＭＲＡＭセルに隣接するＭＲＡＭセルへの誤書込）の問題を除去するために、大きな磁化反転マージン（読み出しマージン）を確保することである。

【0012】

このような背景から、スピン注入トルク（スピントランスファートルク）デバイスと呼ばれる新しいタイプのデバイスが開発されている。このスピン注入トルク（ＳＴＴ）−ＲＡＭは、それまでのＭＲＡＭと比較して、次のような利点を有する。すなわち、半選択の問題による隣接するセルへの誤った書込動作を回避することができる。スピントランスファー効果は、強磁性層／非磁性スペーサ層／強磁性層という多層構造がもつスピン依存性の電子伝導特性に起因するものである。スピン偏極電流（電子のスピン方向が一方向に偏った電流）が磁気多層構造の内部を、その積層方向に流れる際、強磁性層へ入射する電子のスピン角運動量（spin angular moment）が、その強磁性層と非磁性スペーサ層との界面近傍において、その強磁性層の磁気モーメントと相互に作用する。この相互作用を通じて、電子の角運動量が強磁性層に移動することとなる。その結果、スピン偏極電流の電流密度が十分に高く、多層構造の寸法が小さければ、そのスピン偏極電流によって強磁性層の磁化方向を反転させることができる。ＳＴＴ−ＲＡＭと従来のフィールドＭＲＡＭとの違いは、書込機構が異なるだけであり、読出機構は同じである。

【0013】

ＳＴＴ−ＲＡＭを９０ｎｍテクノロジーノードにおいて実現可能とするには、極小のＭＴＪ素子（本明細書では、ナノピラーまたはナノマグネットとも称する。）が、ＡｌＯｘからなるトンネルバリア層とＮｉＦｅからなるフリー層とを有する従来のものよりも遙かに高いＴＭＲ比を発揮する必要がある。さらに、例えば１００ｎｍのゲート幅につき１００μＡを供給可能な一般的なＣＭＯＳトランジスタによって駆動するには、臨界反転電流密度Ｊｃを１０⁶ Ａ／ｃｍ² 未満とする必要がある。なお、臨界反転電流密度Ｊｃとは、強磁性層（フリー層）の磁化方向を反転させ得る最小限のスピン偏極電流の密度である。また、９０ｎｍテクノロジーノードとは、線幅の最小値および隣接する線同士の間隔の最小値が９０ｎｍ以下となるようにパターニングを行う技術ノードである。

【0014】

スピントランスファー効果を利用したスイッチングを行うための臨界電流Ｉｃ［＝（Ｉｃ⁺＋Ｉｃ^-Ｉ）／２］は、１８０ｎｍテクノロジーノードにおけるＭＴＪ素子（接合面積が０．２μｍ×０．４μｍのもの）では、数ｍＡである。臨界反転電流密度Ｊｃ（＝Ｉｃ／Ａ）は、１０⁷ Ａ／ｃｍ²のオーダーである。このような、スピントランスファー効果を引き起こすような高い臨界反転電流密度は、ＡｌＯxやＭｇＯなどからなる薄いトンネルバリア層を絶縁破壊する可能性がある。したがって、ＳＴＴ−ＲＡＭなどのギガビット規模の高密度デバイスにおいては、ＭＴＪデバイスの電気的破壊（絶縁破壊）を回避し、かつ、下方に配置されるＣＭＯＳトランジスタ（特定のメモリセルを選択する際のスイッチング電流を供給するもの）と適合させるために、臨界電流Ｉｃ（および臨界反転電流密度Ｊｃ）を１桁以上低減させることが望ましい。

【0015】

あるＭＴＪセルに情報が書き込まれた場合、回路は、ＭＴＪセルが高抵抗状態または低抵抗状態のいずれであるのかを検出（読出）できなければならない。ＴＭＲ比の均一性およびＭＴＪ素子の絶対抵抗値は、フィールドＭＲＡＭやＳＴＴ−ＲＡＭにおいて極めて重要である。読出動作においては、ＭＴＪ素子の抵抗の絶対値が、固定された抵抗状態のリファレンスセルと比較されるからである。言うまでもなく、読出プロセスは、アレイ中のＭＴＪセルの抵抗値のばらつきに起因する、いくつかの統計上の問題をもたらす。メモリブロック内の選択セルの抵抗値が大きなばらつきを示す場合（すなわち、共分散Ｒp_cov，Ｒap_covが大きい場合）、これを参照セルの抵抗値と比較すると信号のエラーが生じる可能性がある。良好な読み取り動作のマージンを確保するためには、ＴＭＲ／Ｒp_cov（またはＴＭＲ／Ｒap_cov）を、最小でも１２とする必要があり、好ましくは１５よりも大きく、最も好ましくは２０よりも大きくするとよい。なお、Ｒpは、ＭＴＪ素子において、ピンド層の固定磁化方向と平行な方向の磁化を有するフリー層の抵抗値であり、Ｒapは、ピンド層の固定磁化方向と反平行な方向の磁化を有するフリー層の抵抗値である）。

【0016】

固有の臨界反転電流密度Ｊｃは、ＩＢＭ社のSlonczewskiによって以下の式（１）で表されることが示されている。

【0017】

Ｊｃ＝２ｅαＭ_sｔ_F（Ｈ_a＋Ｈ_k＋２πＭ_s）／ｈη …（１）
ここで、ｅは電子電荷、αはギルバートダンピング定数、Ｍ_sはフリー層の飽和磁化、ｔ_Fはフリー層の膜厚、Ｈ_aは外部磁界、Ｈ_kは異方性磁界、２πＭ_sはフリー層の減磁界、ｈはプランク定数、ηはスピン偏極率である。

【0018】

非特許文献１および非特許文献２は、C. SlonczewskiによるＳＴＴ−ＲＡＭに関連した二つの刊行物である。ＭＴＪ素子のＦ／Ｉ／Ｆ構造体（Ｆは強磁性層、Ｉは絶縁体）において、スピン緩和距離が強磁性層の厚みよりも大幅に大きい場合、スピンの連続性が正確に維持され、すなわち、左右両方からの界面トルクの和がスピン電流の正味の大きさと等しくなる。一方の側の強磁性層では磁化が固定されているので、他方の側の磁化は、
Ｔ＝−（ｈＰ_LＪ₀ ／２ｅ）ｓｉｎθ
という式で表される面内トルク（in-plane）Ｔを受けることとなる。ここで、ｈはプランク定数、Ｐ_L はトンネル偏極因子、Ｊ₀ は電流密度、ｅは電子電荷、θはトンネルバリア（絶縁体）層を挟む強磁性層の磁化の相対角である。

【0019】

通常、フリー層の減磁場２πＭ_s（数千［Ｏｅ］＝数千×１０³／４π［Ａ／ｍ］）は、一軸異方性磁場Ｈｋおよび外部磁場Ｈ_a（約１００［Ｏｅ］＝１０⁵／４π［Ａ／ｍ］）よりも大幅に大きいことから、外部磁場Ｈ_aや異方性磁界Ｈ_kが臨界反転電流密度Ｊｃへ及ぼす影響は小さなものである。よって、式（１）は、以下の式（２）のように表現できる。

【0020】

Ｊｃ∝αＭ_sＶ／ｈη …（２）
ここで、Ｖは磁気ボリューム（Ｍ_s×ｔ_FＡ）であり、熱の安定性を示す項（Ｋ_uＶ／ｋ_bＴ）に関連する。なお、Ｋ_uは、磁気異方性エネルギーであり、ｋ_bはボルツマン定数、Ｔは絶対温度である。

【0021】

その他、ＳＴＴ−ＲＡＭ（スピンＲＡＭ）構造体に関する他の刊行物は、以下のものが挙げられる。

【0022】

M.Hosomiらによる非特許文献３には、ＣｏＦｅＢからなるピンド層およびフリー層と、ＲＦスパッタ法により形成されたのち３５０℃，１０ｋＯｅ（＝１０⁷／４π［Ａ／ｍ］）の条件下でアニールされたＭｇＯからなるトンネルバリア層とを有するＭＴＪセルを備えた４ＫビットのＳＴＴ−ＲＡＭについて記載がなされている。ＭＴＪセルは、１００ｎｍ×１５０ｎｍの楕円形の平面形状を有している。トンネルバリア層は、面方位が（００１）のＭｇＯからなり、１ｎｍ（１０オングストローム）未満の厚さと、約２０Ωμｍ² の面積抵抗ＲＡとを有している。ＭＴＪセルの固有の抵抗変化率ｄＲ／Ｒは１６０％であるが、読み取り動作中（０．１Ｖのバイアス電圧を印加した状態）では、抵抗変化率ｄＲ／Ｒは約９０％から１００％である。１０ｎｓのパルス幅を用いた場合でのスピン注入磁化反転に要する臨界反転電流密度Ｊｃは、およそ２．５×１０⁶Ａ／ｃｍ² である。４Ｋビット回路における高抵抗状態から低抵抗状態への遷移時および低抵抗状態から高抵抗状態への遷移時に対する書き込み電圧分布は、良好な書き込みマージンを示している。低抵抗状態の抵抗値（Ｒp）および高抵抗状態の抵抗値（Ｒap）における抵抗分布は、約４％のばらつき（すなわち、シグマまたは共分散Ｒp_cov，Ｒap_covが４）を有している。したがって、読み出し動作の場合では、ＴＭＲ（０．１Ｖのバイアス）／Ｒp_covは、２０を超える。

【0023】

T. Kawaharaらによる非特許文献４は、ＣｏＦｅ（Ｂ）／高周波（ＲＦ）スパッタＭｇＯ／ＣｏＦｅ−ＮｉＦｅという組成を有するＭＴＪ素子を備えたプロトタイプＲＡＭについて記載している。この非特許文献４によれば、厚さ１．０ｎｍのＭｇＯトンネルバリアを用いた場合の面積抵抗ＲＡは、約２０Ωμｍ²である。アニール温度を３５０℃にした場合のトンネル磁気抵抗比ＴＭＲは１００％におよぶ。１００ｎｍ×５０ｎｍの楕円形のＭＴＪ素子に対する１００ｎｓパルスを用いたスイッチング（反転）電圧は約０．７Ｖであり、臨界反転電流密度Ｊｃは２〜３×１０⁶Ａ／ｃｍ²である。反転動作は、熱アシストを通じて行っている（書き込みパルス：１００ｎｓ）。

【0024】

S. Ohらによる非特許文献５は、従来のリソグラフィ技術とドライエッチング技術とを用いて、５０ｎｍ以下の大きさのＭＴＪセルを作製し、これによりＧｂ密度を得ることを開示している。ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢというＭＴＪ構造についての磁性材料を最適に調整することにより、１０ｎｓパルスを用いた場合に、１．６３×１０⁶Ａ／ｃｍ²という低い臨界反転電流密度（反転電流密度）Ｊｃが得られている。

【0025】

S. Hondaらによる非特許文献６および非特許文献７は、Ｆｅ−ＳｉＯ₂膜およびＣｏ−ＳｉＯ₂膜における磁気特性およびＴＭＲ特性の厚さ依存性についての検証を行っている。Ｆｅ顆粒（または粒子）はＦｅ−ＯシェルまたはＦｅ（Ｓｉ）−Ｏシェルによって覆われており、スパッタＦｅ（４０原子％）−Ｓｉ０₂膜に対する遊離Ｆｅ（ＦｅＳｉ）顆粒の直径は、１．０ｎｍ〜２．５ｎｍの範囲に分布している。Ｃｏ−ＳｉＯ₂グラニュラー膜の場合、Ｃｏ顆粒を覆う非磁性シェルの形成が極めて抑制されることから、遊離Ｃｏ顆粒の直径は、その厚さと同程度（すなわち、柱状成長）となる。

【0026】

特許文献１には、ＴＭＲ素子において、酸素雰囲気下のＭｇターゲットを用いたＤＣマグネトロンスパッタリングを介して、強磁性層の上に第１のＭｇＯトンネルバリア層を形成したのち、この第１のＭｇＯ層の上に、ＭｇＯ層を無酸素雰囲気下でスパッタ成膜することにより、第２のＭｇＯ層を形成することが記載されている。

【0027】

ＭｇＯトンネルバリア層を形成するための自然酸化（ＮＯＸ：Natural Oxidation）法に関する本出願人による特許出願として、例えば、特許文献２ないし特許文献４が挙げられる。特許文献２は、ラジカル酸化（ＲＯＸ：Radical Oxidation）法を用いて第１のＭｇ層を酸化させ、第２のＭｇ層を成膜したのち、ＮＯＸ法を用いて第２のＭｇ層を酸化させる方法を開示している（積層構造の最上部層として、第３のＭｇ層を形成することもできる）。特許文献３は、ＮＯＸ法を用いて第１のＭｇ層を酸化させたのち、このＭｇＯ層の上に第２のＭｇ層を形成する方法を開示している。特許文献４は、ＳＴＴ−ＭＲＡＭにおいて、０．５ｎｍ〜２ｎｍの厚さを有するＭｇＯトンネルバリア層を開示している。

【0028】

特許文献５は、ピンド層をピン止めするＡＦＭ２層（例えば、ＭｎＰｔ）よりも低いブロッキング温度を有するＡＦＭ１層（例えば、ＩｒＭｎ）によってピン止めされた軟磁性フリー層を含むＭＴＪ素子を開示している。このＭＴＪ素子では、書き込み動作中、ＡＦＭ１層のブロッキング温度よりも高くＡＦＭ２層のブロッキング温度よりは低い温度の誘導熱を生じさせることにより、ＡＦＭ１層のピン止めに依存せずにより反転を発生し易くすることを可能としている。

【先行技術文献】

【特許文献】

【0029】

【特許文献1】米国特許第７，４８８，６０９号明細書

【特許文献2】米国特許第７，４７９，３９４号明細書

【特許文献3】米国特許出願公開第２００９／０１０８３８３号明細書

【特許文献4】米国特許第７，４８０，１７３号明細書

【特許文献5】米国特許第７，４１１，８１７号明細書

【非特許文献】

【0030】

【非特許文献1】C. Slonczewski著、「Current driven excitation of magnetic multilayers」、J. Magn. Magn. Mater.、１９９６年、Ｖ１５９、Ｌ１−Ｌ７

【非特許文献2】C. Slonczewski著、「Current, torques, and polarization factors in magnetic tunnel junctions」、Physical Review B、２００５年、７１、０２４４１１

【非特許文献3】M. Hosomi著、「A novel non-volatile memory with spin torque transfer magnetization switching: Spin-RAM」、IEDM、２００５年、paper 19-1

【非特許文献4】T. Kawahara等著、「2Mb Spin-transfer torque RAM with bit-by-bit bi-directional current write and parallelizing-direction current read」、IEEE International Solid State Circuits Conference、２００７年

【非特許文献5】S. Oh等著、「Excellent scalability and switching characteristics in spin-transfer torque MRAM」、IEDM、２００６年

【非特許文献6】S. Honda等著、「Tunneling giant magnetoresistance in heterogeneous Fe-SiO2 granular films」、Phys. Rev. B、１９９７年、Ｖ５６、ｐ１４５６６

【非特許文献7】S. Honda等著、「Tunneling magnetoresistance in ultrathin Co-SiO2 granular films」、JAP、２００３年、Ｖ９３、ｐ７９３６

【非特許文献8】S. Ikeda等著、「Magnetic tunnel junctions for spintronic memories and beyond」、IEEE Trans. Electronic Dev.、２００７年、５４、９９１

【非特許文献9】M. Oogane等著、「Magnetic damping in ferromagnetic thin film」、Jap JAP、２００６年、４５、３８８９

【非特許文献10】Y. Tserkovnyak等著、「Enhanced Gilbert damping in thin ferromagnentic films」、Phys. Rev. Lett.、２００２年、Ｖ８８、ｐ１１６６０１

【発明の概要】

【発明が解決しようとする課題】

【0031】

スピン注入磁化反転を用いた書き込みは、低電力で高密度の不揮発性ＲＡＭを得るための有望な候補技術であることが上記の文献により明白に示されている。ところで、従来のＳＴＴ−ＲＡＭのＭＴＪ構造は、通常、ＣｏＦｅＢピンド層と、高周波（ＲＦ）スパッタ成膜されたＭｇＯ層と、ＣｏＦｅＢまたはＣｏＦｅ／ＮｉＦｅフリー層とを用いている。しかしながら、６４ＭｂのＳＴＴ−ＲＡＭ製品等の高度な製品において最適な性能を得る上では、ＲＦスパッタ成膜したＭｇＯ膜によって得られるものに比べて、より低い臨界反転電流密度（反転電流密度）Ｊｃと、より低い面積抵抗ＲＡをもつことが望ましい。さらに、低い臨界反転電流密度と同時に、読み出し電圧ＶＲ、書き込み電圧ＶＷ、保存の際の保磁力Ｈｃおよび熱安定性（Ｅｂ）等の各パラメータについても、許容し得る値が必要とされる。

【0032】

本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、６４ＭｂのＳＴＴ−ＭＲＡＭを含む高度な磁気メモリ素子に対する設計要求（エラーレートが１０^-9以下の場合において、書き込み電圧が４００ｍＶ未満であり、読み出し電圧が１００ｍＶよりも高く、保存の際の保磁力Ｈｃが１００Ｏｅ（＝１０⁵／４π［Ａ／ｍ］）よりも高く、熱安定性係数Ｅｂが６０よりも高いこと）を満たすことが可能なＭＴＪナノピラー構造およびその形成方法を提供することにある。

【0033】

本発明の第２の目的は、上記第１の目的の設計条件に加え、（ｄＲ／Ｒ）／Ｒp_covが１５を上回ると共に臨界反転電流密度Ｊｃ₀が２×１０⁶Ａ／ｃｍ²未満であるという条件を満たすことが可能なＭＴＪナノピラー構造およびその形成方法を提供することにある。

【課題を解決するための手段】

【0034】

本発明の上記目的は、概して、ＭＴＪナノピラー構造におけるフリー層が、ＦＬ１層／ＮＣＣ層／ＦＬ２層なる構造を含むと共に、中間のＮＣＣ層内部のナノ導電チャネルによってＦＬ１層とＦＬ２層とが磁気的かつ電気的に結合されるようにすることによって達成可能であり、その結果、低い磁化反転電流と高い抵抗変化率（ｄＲ／Ｒ）とを有するスピントランスファートルク（ＳＴＴ−ＲＡＭ）デバイスが実現される。

【0035】

より具体的には、上記目的は、まず、下部電極（ＢＥ：Bottom Electrode）を有する基板を準備し、この下部電極の上に、以下のスピントランスファートルク（ＳＴＴ）−ＲＡＭ構造を形成することにより達成される。下部電極は、例えば複合体であり、好ましくは上部Ｔａ層を有する。上部Ｔａ層は、この上部Ｔａ層の上に形成されるＭＴＪ素子の各層において、滑らかでかつ平坦な表面が形成されることを促すべく、スパッタエッチングされることが好ましく、これにより、平坦な非晶質表面が得られる。

【0036】

次に、下部電極の上に、ＭＴＪ素子の積層構造を成膜する。このＭＴＪ素子の積層構造は、例えば、シード層、反強磁性（ＡＦＭ）層、ピンド層、トンネルバリア層、フリー層およびキャップ層／ハードマスク層を下部電極の上に順次形成してなるスピンバルブ構造である。この場合、シード層は、好ましくはＮｉＣｒにより形成し、反強磁性層は、例えば、ＭｎＰｔまたはＩｒＭｎにより構成する。ピンド層は、好ましくはＡＰ２／Ｒｕ／ＡＰ１構造を有する。このＡＰ２層は反強磁性層に接し、ＡＰ１層はトンネルバリア層に接するようにする。ＡＰ１層は、例えば、ＣｏＦｅもしくはＣｏＦｅＢ、またはそれらの組み合わせにより形成する。

【0037】

トンネルバリア層は、面積抵抗（ＲＡ）値を最小限に抑えるために、自然酸化法を用いて形成したＭｇＯとするのが好ましい。その一例として、ＡＰ１層の上に第１のＭｇ層をスパッタ成膜したのち、第１のＭｇ層を自然酸化処理することにより、ＭｇＯ層を形成し、次に、このＭｇＯ層の上に、第２のＭｇ層と、酸素界面活性層と、第３のＭｇ層とを順次形成する、という手法がある。

【0038】

本発明における重要な点の一つは、フリー層が以下の構成を有する複合体であることである。この複合フリー層は、トンネルバリア層に接する下部磁性層（ＦＬ１層）と、上部磁性層（ＦＬ２層）と、ＦＬ１層とＦＬ２との間に形成されたナノ電流チャネル層（ＮＣＣ層）とを有する。ナノ電流チャネル層は、例えば、ＲＭＯ（ＲＭ酸化物）、ＲＭＮ（ＲＭ窒化物）またはＲＭＯＮ（ＲＭ酸化窒化物）からなる絶縁体マトリクス中に、磁性および導電性を有するＲＭ粒子を含む。Ｒは、鉄（Ｆｅ），コバルト（Ｃｏ），ニッケル（Ｎｉ），またはそれらの合金である。Ｍは金属であって、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、または、酸化物、窒化物もしくは酸化窒化物を形成可能な他の元素である。ナノ電流チャネル層の厚さは、ＲＭ粒子の最小粒径（粒径分布における最小の粒径の値）とｎｍ単位でほぼ同じ値であることが好ましい。例えば、ナノ電流チャネル層がＦｅＳｉＯからなるナノ電流チャネル層である場合の厚さは、好ましくは約１．０ｎｍである。この例では、Ｒは鉄（Ｆｅ）、Ｍはシリコン（Ｓｉ）、Ｆｅ（Ｓｉ）粒子の最小粒径は、１．０ｎｍである。

【0039】

下部磁性層（ＦＬ１層）および上部磁性層（ＦＬ２層）は、例えば、Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀という組成とするのが好ましい。これにより、スピン偏極を増加させるとともに、他の組成（例えばＣｏ₄₀Ｆｅ₄₀Ｂ₂₀またはＣｏ₆₀Ｆｅ₂₀Ｂ₂₀）のフリー層と比べて、臨界反転電流密度（Ｊｃ₀）を小さくすることができる。ＦＬ１層はＦＬ２よりも厚いことが好ましい。

【0040】

上部磁性層（ＦＬ２層）の上には、例えばＲｕ／Ｔａ構造を有するキャップ層を形成する。キャップ層は、例えば、ナノ電流チャネル層（ＮＣＣ層）／Ｒｕという、ＮＣＣ層（例えばＦｅＳｉＯ）を含む構造にしてもよい。この場合、キャップ層のナノ電流チャネル層は、複合フリー層の上部磁性（ＦＬ２）層の緩和定数を減少させるように機能する。さらに、例えば、このキャップ層の上にハードマスク層を設けてもよい。

【0041】

本発明では、フリー層が、ＦＬ１／ＮＣＣ／ＦＬ２／ＮＣＣ２／ＦＬ３という二重ＮＣＣ構造を有するようにしてもよい。この場合、下部磁性層（ＦＬ１層）、上部磁性層（ＦＬ２層）および第３の磁性層（ＦＬ３層）は、いずれも、ＣｏＦｅＢ、ＣｏＦｅ、またはそれらの組み合わせにより構成するのが好ましい。また、中間ＮＣＣ層（ＮＣＣ層）および第２の中間ＮＣＣ層（ＮＣＣ２層）は、いずれも、例えば、酸化物、窒化物、または酸化窒化物から構成された絶縁体マトリクス中に形成されたＲ（Ｍ）粒子を有し、Ｒ（Ｍ）粒子の最小粒径以下の厚さを有する。この二重ＮＣＣ構造のフリー層では、単一ＮＣＣ構造のフリー層と比較して、飽和磁束密度Ｂｓおよび残留保磁力Hc_remが高くなる一方、臨界反転電流密度Ｊ_COが若干増加している。

【0042】

上述したＭＴＪナノピラー構造の各層は、例えば、いずれもスパッタ法またはイオンビーム成膜（ＩＢＤ：Ion Beam Deposition）法を用いて形成可能である。この積層構造の各層を成膜したのち、例えば、熱処理行うことにより、ピンド層の磁化方向（容易軸方向）を固定する。ＭＴＪナノピラー構造は、例えば、フォトリソグラフィ工程を用いてフォトレジストマスク層をパターニングすることによりＭＴＪナノピラーの平面形状に対応する形状を画定したのち、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法を用いて、フォトレジストマスク層に形成されたＭＴＪナノピラー形状を積層構造に転写することにより、形成する。これにより、ギガビットＳＴＴ−ＲＡＭデバイスに必要とされる高密度のＭＴＪアレイを実現し得る、ほぼ垂直なサイドウォールを有するＭＴＪナノピラー（ナノマグネット）構造が形成される。

【発明の効果】

【0043】

本発明のＭＴＪナノピラー構造およびその形成方法によれば、酸素界面活性層を含むＭｇＯトンネルバリア層と、金属（Ｍ）酸化物、金属窒化物または金属酸化窒化物からなる絶縁体マトリクス中に最小粒径のＲ（Ｍ）粒子（Ｒは鉄（Ｆｅ）、ニッケル（Ｎｉ）もしくはコバルト（Ｃｏ）、またはそれらの組み合わせであり、Ｍは金属）を形成してなる少なくとも１つのナノ電流チャネル（ＮＣＣ）層を有する複合フリー層とを備えるようにしたので、臨界反転電流密度を最小限に抑えつつ、熱安定性、書き込み電圧、読み出し電圧および保磁力Ｈｃのそれぞれに関して、６４Ｍｂ級のＳＴＴ−ＲＡＭに対する設計要求を満たすことが可能となる。

【図面の簡単な説明】

【0044】

【図1】代表的なＳＴＴ−ＲＡＭデバイスのメモリセルの概略構造を示す断面図である。

【図2】本発明の一実施の形態における、ＳＴＴ−ＲＡＭのＭＴＪナノピラー構造を示す断面図である。

【図3】本発明の一実施の形態のＭＴＪナノピラー構造におけるＭｇＯトンネルバリア層の形成工程を示す流れ図である。

【図4】図２に示したＭＴＪナノピラー構造における、ＮＣＣ層を有する複合フリー層の構造を示す拡大断面図である。

【図5】本発明の他の実施の形態に係るＭＴＪナノピラー構造における、二重ＮＣＣ構造の複合フリー層を示す拡大断面図である。

【図6】本発明の一実施の形態に係るＭＴＪナノピラー構造における複合キャップ層の構造を示す拡大断面図である。

【図7】本発明の一実施の形態に係るＭＴＪナノピラー構造における複合ハードマスク層の構造を示す拡大断面図である。

【図8】本発明の第２の実施の形態における、ＳＴＴ−ＲＡＭのＭＴＪナノピラー構造を示す断面図である。

【図9】ＣｏＦｅ／ＦｅＳｉＯ／ＣｏＦｅＢなる構造を有するフリー層構造におけるＮＣＣ層の厚さの増加と、抵抗変化率ｄＲ／Ｒおよび面積抵抗ＲＡの増加との関係を示すプロット図である。

【図10】ＣｏＦｅ／ＦｅＳｉＯ／ＣｏＦｅＢなる構造を有するフリー層構造におけるＮＣＣ層の厚さの増加と共分散Ｒp_covの増加との関係を示すプロット図である。

【図11】ＣｏＦｅ／ＦｅＳｉＯ／ＣｏＦｅＢなる構造を有するフリー層構造におけるＮＣＣ層の厚さの増加と、ナノマグネットにおける反転電圧Ｖｃの減少との関係を示すプロット図である。

【発明を実施するための形態】

【0045】

以下、本発明の実施の形態について図面を参照して詳細に説明する。
本実施の形態は、低い臨界反転電流密度Ｊｃ₀および高い熱安定性が得られ、これにより６４ＭｂのＳＴＴ−ＲＡＭを含む高度なデバイスに必要とされる高い性能が確保可能なＭＴＪ素子（ＭＴＪナノピラー構造）を提供するものである。また、本実施の形態は、超高密度ＳＴＴ−ＲＡＭデバイスに用いられるＭＴＪ素子の形成方法を含むものである。以下、ボトム型スピンバルブ構造を例として本発明の実施の形態を説明するが、本発明はこれには限定されず、例えば、トップ型スピンバルブ構造やデュアル型スピンバルブ構造を採用してもよい。

【0046】

本明細書において、「上面視」とは、ＳＴＴ−ＲＡＭデバイスの基板面に対する上方の位置からの視点として定義される。また、以下の各実施の形態で説明するフリー層構造の各磁性層およびＮＣＣ層の厚さは、本出願人による測定尺度に基づいており、高分解能透過型電子顕微鏡（ＨＲ−ＴＥＭ：High Resolution-Transmission Electron Microscopy）を用いた測定によって定められる場合よりも薄くなっている。したがって、１．３倍の変換係数を適用することが好ましく、例えば、本発明の実施の形態の１．３５ｎｍ厚の強磁性層は、産業界で用いられているＨＲ−ＴＥＭによる測定に基づく場合では、約１．８ｎｍの厚さとなる。本実施の形態おける他の層の厚さの値は、ＨＲ−ＴＥＭによる測定に基づいている。

【0047】

本出願人は、未公開の関連出願（米国特許出願第１２／２８４，０６６号）において、Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀／ＣｏＦｅを含むＡＰ１層と、ＭｇＯトンネルバリア層と、Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀／ＮＣＣ／Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀を含むフリー層とを有し、ＮＣＣ層がＦｅＳｉＯから構成された、ＭＴＪ素子を、その一実施形態として開示している。この構造では、スピン電流がナノ導電チャネルのみを通過することから、多量のジュール熱が発生する。これにより、フリー層の書き込みが熱的にアシストされるようになっている。

【0048】

上記関連出願の場合、１００ｎｍ×１５０ｎｍの楕円形状を有するナノマグネットの臨界反転電流密度Ｊｃ₀は、２．５×１０⁶Ａ／ｃｍ²であり、従来の手法により測定された熱安定性は、約３０である。しかしながら、既存の技術は、６４Ｍｂ級のＳＴＴ−ＲＡＭ、２５６Ｍｂ級のＳＴＴ−ＲＡＭ、あるいはさらに高密度のデバイス等の、高度なデバイスに要求されるすべての要件を満たしていなかった。そこで、本出願人は、ＳＴＴスイッチングに基づくＭＴＪ素子のさらなる改善の必要性を認識するに至った。詳細には、高い面密度を有する最先端の磁気デバイスへのＭＴＪ素子の導入を可能とするために、以下に列挙するすべての特性（ａ）〜（ｄ）を実現することが望まれる。

【0049】

（ａ）書き込み電圧が４００ｍＶ未満（エラーレートが１０^-9以下の場合において）であること。
（ｂ）読み出し電圧が１００ｍＶよりも高い（エラーレートが１０^-9以下の場合において）こと。
（ｃ）データ保存のための保磁力Ｈｃが１００Ｏｅ（＝１０⁵／４π［Ａ／ｍ］）よりも高いこと。
（ｄ）熱安定性係数Ｅｂが６０よりも高いこと。
さらに、ＴＭＲ比／Ｒp_covが少なくとも１５、好ましくは２０以上であり、臨界反転電流密度Ｊｃ₀が約２×１０⁶Ａ／ｃｍ²未満であることが望ましい。

【0050】

［第１の実施の形態］
図２は、本発明の一実施の形態におけるＭＴＪナノピラー構造の断面構造を表すものであり、例えば図１に示したＳＴＴ−ＲＡＭのＭＴＪセル１１に相当するものである。
このＭＴＪ素子は、下部電極３２と、ＳＴＴ−ＲＡＭアレイ（図示せず）のビット線４３との間に、複数の層（シード層３３ないしハードマスク層４２）を有する。下部電極３２は、例えば、下部シード層、中間導電層および上部キャップ層（いずれも図示せず）を有する複合体として構成される。具体的には、下部電極３２は、例えば、ＴａＮ／ＮｉＣｒ／Ｒｕ／Ｔａなる構造を有する。最下部のＴａＮ層（図示せず）は、酸化シリコン等からなる基板としての絶縁層３１の上に形成され、最上部のＴａ層は、シード層３３に接している。絶縁層３１は、例えば、その内部に金属からなるバイアスタッド（ビアスタッド）３０を有し、これによりビット線４３と、基板（絶縁層３１）の下方の下部構造のトランジスタのドレイン（図示せず）とを電気的に接続可能にしている。なお、例えば、ＴａＮ層の厚さは３ｎｍ、ＮｉＣｒ層の厚さは３ｎｍ、Ｒｕ層の厚さは１０ｎｍ、Ｔａ層の厚さは１２ｎｍである。下部電極３２の各層の厚さを増減させて調整することにより、最適な性能が得られるようにすることができる。

【0051】

他の例として、下部電極３２は、スパッタエッチング処理またはイオンミリング処理により非晶質面が形成されたＴａ層（図示せず）を少なくとも有するように構成してもよい。また、例えば、本出願人による米国特許第７，２０８，８０７号明細書に記載の方法を用いて、下部電極３２のＴａ層の表面に酸素界面活性層（ＯＳＬ：Oxygen Surfactant Layer）を形成するようにしてもよい。この酸素界面活性層は、Ｔａ層をスパッタエッチング処理したのち、このＴａ層を一定期間、酸素雰囲気下に暴露させることにより形成可能である。

【0052】

下部電極３２が、非晶質タンタル（非晶質Ｔａ）から構成された上面を有することは、この上に順次形成される他のＭＴＪ層の均一かつ高密度な結晶成長を促進させる上で特に有利である。

【0053】

トンネルバリア層３９およびフリー層４０は、ＭＴＪ積層構造において最も重要な役割を果たす層である。トンネルバリア層３９は、ウェハ上に極めて均一に形成される必要がある。トンネルバリア層の厚さに僅かなばらつきがあると、抵抗値および面積抵抗値ＲＡに大きなばらつきが生じてしまうからである。

【0054】

本実施の形態では、例えば、下部電極層をパターニングすることにより下部電極３２のアレイを形成したのち、この下部電極３２の上に酸素界面活性層（図示せず）を形成する。次に、絶縁層（図示せず）を成膜したのち、周知の方法を用いた平坦化処理を行うことにより、絶縁層の表面が下部電極３２（下部電極と酸素界面活性層との積層構造）の表面と同一平面となるようにする。

【0055】

次に、上記のようにパターニングした下部電極３２の上に、シード層３３と、反強磁性（ＡＦＭ：Anti-Ferromagnetic）層３４と、シンセティック反強磁性（ＳｙＡＦ：Synthetic Anti-Ferromagnetic）ピンド層３５と、ＭｇＯトンネルバリア層３９と、フリー層４０と、キャップ層４１と、ハードマスク層４２とを順次形成することにより、ＭＴＪナノピラー積層構造を作製する。シード層３３は、好ましくはＮｉＣｒから構成される。ただし、ＮｉＦｅ、ＮｉＦｅＣｒ、または他の適したシード層の材料を用いてもよい。下部電極３２が酸素界面活性処理されたα−Ｔａ（非晶質Ｔａ）表面を備えるようにすると共に、この表面上にＮｉＣｒを有するシード層３３を成長させるようにした場合には、ＮｉＣｒに滑らかで緻密な（１１１）方向の結晶配向が生じ、これにより、それ以降順次形成される他のＭＴＪ層において滑らかで高密度の結晶成長が促進される。

【0056】

反強磁性層３４は、好ましくはＭｎＰｔから構成され、１２ｎｍから２０ｎｍの範囲の厚さを有する。ただし、約５ｎｍから１０ｎｍの厚さのＩｒＭｎにより構成するようにしてもよい。また、反強磁性層３４を、ＮｉＭｎ，ＯｓＭｎ，ＲｕＭｎ，ＲｈＭｎ，ＰｄＭｎ，ＲｕＲｈＭｎ，またはＭｎＰｔＰｄ等の他の材料から構成するようにしてもよい。

【0057】

シンセティック反強磁性層３５は、ＡＰ２層／結合層／ＡＰ１層構造を有し、これによりＭＴＪ素子の熱安定性を向上させるとともに、フリー層４０に加わる層間結合磁界（オフセット）Ｈｉｎを低減させている。ＡＰ２層３６はＣｏＦｅから構成され、結合層３７はルテニウム（Ｒｕ）から構成されることが好ましい。ＡＰ１層３８は、ＣｏＦｅもしくはＣｏＦｅＢ、またはそれらの組み合わせ（ＣｏＦｅＢ／ＣｏＦｅ等）から構成されることが好ましい。本実施の形態の場合、ＡＰ１層３８はＣｏＦｅＢ／ＣｏＦｅから構成され、非晶質ＣｏＦｅＢを有するフリー層４０との組み合わせで用いられる。他の例として、ＡＰ１層３８はＣｏＦｅＢから構成され、結晶性ＣｏＦｅＢを有するフリー層４０との組み合わせで用いられるようにしてもよい。この結晶性ＣｏＦｅＢフリー層は、例えば、ＣｏＦｅＢ／ＮＣＣ／ＣｏＦｅＢなる構造を有するように形成される。ここでのＮＣＣ（ナノ電流チャネル）層は、実質的に非晶質特性を有している。

【0058】

本実施の形態の重要な特徴のひとつは、ＭｇＯトンネルバリア層３９の形成方法にある。図３は、ＭｇＯトンネルバリア層３９を形成する際の各工程を示すフローチャートである。本出願人は、酸素界面活性層をＭｇＯトンネルバリア層３９に挿入することが、絶縁破壊電圧（Ｖｂｄ：Breakdown Voltage）における有害なソフトブレークダウン（ＳＢＤ：Soft Breakdown）成分が減少するという点で、従来のＭｇＯ層に対して有利であることを発見した。なお、絶縁破壊電圧分布（プロットは図示せず）は、２つのピークをもつ分布を有している場合が多く、この場合、高い方のピーク（モード）は、高い絶縁破壊電圧または標準的な絶縁破壊電圧を示すデバイスによるものであり、低い方のピーク（モード）は、低い絶縁破壊電圧または穏やかな絶縁破壊電圧（ソフトブレークダウン）を示すデバイスによるものである。ソフトブレークダウンは、ＭｇＯトンネルバリア層３９における欠陥等の不完全性に関連している。

【0059】

本実施の形態では、ＭｇＯトンネルバリア層３９を形成する際、はじめに、ＤＣマグネトロンスパッタ法を用いて、ＡＰ１層３８の上に、０．５ｎｍから０．８ｎｍの厚さ（好ましくは０．６ｎｍ厚）を有する第１のＭｇ層を成膜し（ステップＳ１００）、次に、自然酸化（ＮＯＸ：Natural Oxidation）法によるその場（in-situ）酸化処理を行う（ステップＳ１０１）。ステップＳ１００およびステップＳ１０１は、例えば、スパッタ成膜装置の酸素チャンバ内で行う。なお、この第１のＭｇ層の厚さは、本出願人による関連出願（米国特許出願番号第１２／２８４，０６６）に記載の第１のＭｇ層（約０．８ｎｍ厚）よりも薄くなるようにしている。そのため、本実施の形態では、自然酸化処理の酸素量を相対的に少なくするようにしている。例えば、０．８ｎｍ厚のＭｇ層の酸化を完了させるのに必要な酸素量が１リットルであると仮定した場合、０．６ｎｍ厚のＭｇ層の場合では、例えば１リットルの約７５％の酸素量が必要となる。

【0060】

次に、酸化させた第１のＭｇ層の上に、０．３ｎｍから０．５ｎｍの範囲の厚さ（好ましくは０．３ｎｍ厚）を有する第２のＭｇ層をスパッタ成膜する（ステップＳ１０２）。次に、この第２のＭｇ層を、例えばスパッタ成膜装置の酸素チャンバにおける極低圧酸素環境に曝すことにより、酸素界面活性層を形成する（ステップＳ１０３）。あるいは、第２のＭｇ層を、例えばスパッタ成膜装置内のロードロック室に残留する酸素に曝すことにより、およそ単分子層分の厚さを有する薄い酸素界面活性層を形成するようにしてもよい。最後に、酸素界面活性層の上に、０．２ｎｍから０．４ｎｍの範囲の厚さ（好ましくは０．３ｎｍ厚）を有する第３のＭｇ層をスパッタ成膜する（ステップＳ１０４）。

【0061】

本出願人による方法は、Ｍｇ金属ターゲットを用いてＤＣスパッタ処理を行うものであり、粒状性のない均一なＭｇ膜を得ることができる。６４Ｍｂ型のＳＴＴ−ＲＡＭのＭＴＪ素子に求められる面積抵抗値（ＲＡ値）は、約８Ωμｍ²未満であり、Ｍｇ層の厚さおよび自然酸化の処理条件を調整することによって得ることができる。

【0062】

この自然酸化処理は、例えば、スパッタ装置の酸素チャンバ内において、０．０５〜１ｔｏｒｒ（＝（０．０５〜１）×１．３３３２２×１０²Ｐａ）の圧力の酸素雰囲気下で、０．１から１．０標準リットル／分（ｓｌｍ：standard liters per minute）の酸素流量により、約３０秒から５００秒にわたって行われる。この自然酸化処理の結果生じたＭｇＯ層の内部の酸素は、第２のＭｇ層へと拡散し、第１のＭｇ層および第２のＭｇ層のほぼすべてが酸化される結果、均一なＭｇＯ層からなるトンネルバリア層３９が形成されるものと考えられる。さらに、第３のＭｇ層は、酸素界面活性層との接触およびフリー層４０内の酸素をゲッターとした酸化作用によって酸化される。なお、抵抗変化率ｄＲ／Ｒを最大限に高めるためには、フリー層４０から酸素を除去することが重要である。本出願人が得た結果によると、第２のＭｇ層と第３のＭｇ層との間に上記酸素界面活性層を挿入することにより、より均一なＭｇＯトンネルバリア層３９が形成され、これによりソフトブレークダウンが低下することが示された。

【0063】

当業者の間で知られているように、ＭＴＪ素子が、面方位が（００１）の結晶構造を有する結晶性ＭｇＯトンネルバリアと、（００１）方向の結晶構造を有するＣｏＦｅＢフリー層とを有する場合には、コヒーレントトンネリングに由来した非常に高い抵抗変化率ｄＲ／Ｒが得られる。このコヒーレントトンネリングにおいては、強磁性電極の電子対称性が、（００１）構造の結晶性ＭｇＯトンネルバリアを通過する際に保存される。

【0064】

最も一般的なＣｏＦｅＢフリー層の組成は、［Ｃｏ_XＦｅ_(100-X)］₈₀Ｂ₂₀により表される。ここで、ボロン（Ｂ）の含有量は２０原子％であり、ｘはコバルト（Ｃｏ）の含有量（原子％）を表している。成膜直後（as-deposited）のＣｏＦｅＢ膜は、非晶質相の構造を有し、摂氏３００度を超える熱処理によって再結晶化しない限り、非晶質を維持し続ける。なお、ＣｏＦｅＢフリー層は、これと類似するＣｏＦｅフリー層よりも幾分高い固有の緩和定数（intrinsic damping constant）を有しているものの、摂氏３００度を超える熱処理の結果得られた（００１）構造の結晶性ＣｏＦｅＢフリー層は高い分極を有しており、これにより、ＣｏＦｅフリー層と比較して飛躍的に高い抵抗変化率ｄＲ／Ｒが得られる。ここで、固有の緩和定数とは、いわゆるギルバートのダンピング定数α（上記（１）式参照）に相当するものであり、スピン磁化が平衡状態になるときのレートに関連し、磁性膜のスピンダイナミクスを特徴付けるものである。すなわち、このギルバートのダンピング定数αが増大すると、臨界反転電流密度Ｊｃも増大する。

【0065】

なお、本実施の形態のフリー層４０はＣｏＦｅＢに限定されず、ＣｏＦｅ、ＣｏＦｅＢ、またはそれらの組み合わせから構成されるようにしてもよい。

【0066】

S.Ikedaらによる非特許文献８は、Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀／ＭｇＯ／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀というＡＰ１層／トンネルバリア／フリー層構造を含むＭＴＪ素子のＴＭＲ比は、Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀／ＭｇＯ／Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀という構造のＭＴＪ素子のＴＭＲ比と同様の大きさであることを証明し、これは、ＭｇＯトンネルバリア層を有する複数のＭＴＪ素子の中で最も高いＴＭＲ比を有するものであることを報告している。M.Ooganeらによる非特許文献９によれば、鉄リッチなＣｏ₂₀Ｆｅ₆₀Ｂ₂₀の緩和定数は、Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀の緩和定数よりも小さくなることが予測される。

【0067】

本出願人は、上記関連出願（米国特許出願番号第１２／２８４，０６６）において、ＳＴＴ−ＲＡＭのＭＴＪ素子のフリー層における［Ｃｏ_XＦｅ_(100-X)］₈₀Ｂ₂₀のｘの値を７５から５０に低下させるとともに、Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀合金がＣｏ₆₀Ｆｅ₂₀Ｂ₂₀合金よりも高い分極および低い緩和定数を有していることに着目し、Ｃｏ₆₀Ｆｅ₂₀Ｂ₂₀合金ではなくＣｏ₄₀Ｆｅ₄₀Ｂ₂₀合金を用いることによって、低い反転電流密度（臨界反転電流密度）Ｊｃが得られることを開示した。上記の式（２）から表されるように、高い分極および低い緩和定数を有するフリー層を用いることにより、低い反転電流密度（臨界反転電流密度）Ｊｃを得ることができる。さらに本出願人は、ＣｏＦｅＢ合金中のｘの値を２０原子％〜３０原子％の範囲に減少させることにより、従来より得られていた反転電流密度（臨界電流密度）Ｊｃよりも、さらに低い反転電流密度（臨界電流密度）Ｊｃが得られることを見出した。例えば、上記ｘの値が２５であるときのＣｏ₂₀Ｆｅ₆₀Ｂ₂₀／ＮＣＣ／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀なる構造を有するフリー層４０では、Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀／ＮＣＣ／Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀構造のフリー層と比較して、低い反転電流密度（臨界反転電流密度）Ｊｃを有している。

【0068】

図４に示すように、本実施の形態のフリー層４０は、下部磁性層（ＦＬ１層）５０と、上部磁性層（ＦＬ２層）５２と、中間ナノ電流チャネル（ＮＣＣ）層５１とを含む複合体であることが好ましい。中間ＮＣＣ層５１の厚さｔは０．６ｎｍ〜１．０ｎｍであり、後述するＲＭＯ（ＲＭ酸化物）、ＲＭＮ（ＲＭ窒化物）、またはＲＭＯＮ（ＲＭ酸化窒化物）から構成されたナノ電流チャネル層におけるＲＭ粒子の最小粒径１．０ｎｍとほぼ同じ値となっている。

【0069】

下部磁性層５０および上部磁性層５２は、いずれも低い磁気緩和定数を有するＣｏＦｅＢにより構成されることが好ましい。ただし、ＣｏＦｅ、または、ＣｏＦｅＢとＣｏＦｅとの組み合わせ（ＣｏＦｅＢ／ＣｏＦｅ）により構成されてもよい。上部磁性層５２の厚さは、約０．４ｎｍ〜１．２ｎｍ（ＨＲ−ＴＥＭによる測定に基づく場合では０．５ｎｍ〜１．６ｎｍ厚）であり、より好ましくは、約０．６ｎｍ〜１．２ｎｍである。一方、下部磁性層５０の厚さは、約１．３ｎｍから２．０ｎｍ（ＨＲ−ＴＥＭによる測定に基づく場合では１．８ｎｍから２．４ｎｍ厚）であり、より好ましくは、約１．３ｎｍから１．７ｎｍである。したがって、上部磁性層５２の厚さは、下部磁性層５０の厚さよりも小さくなっている。

【0070】

下部磁性層５０は、約１．３ｎｍまたはそれ以上の厚さにより生じると考えられる連続膜を形成するのに十分に大きな厚さを有することが好ましい。ただし、下部磁性層５０の厚さを大きくしすぎると、Ｊｃ₀（臨界反転電流密度）が増加することになる。一方、上部磁性層５２の厚さは、約１．２ｎｍ未満に維持され、これにより強磁性結合がない状態での常磁性挙動が得られるようにしている。なお、中間ＮＣＣ層５１を介しての下部磁性層５０と上部磁性層５２との間の結合は、上部磁性層５２に対し強磁性の性質をもたらす。そのため、下部磁性層５０が反転すると、この結合が上部磁性層５２に作用し、その磁気モーメントの向きを反対方向に配向させる。後述の実施例で説明するように、上部磁性層５２の厚さを大きくすると、飽和磁束密度Ｂｓおよび読み出し電圧ＶＲが増加するため好ましいが、反面、Ｊｃ₀（臨界反転電流密度）が増加する。

【0071】

本実施の形態において、ＡＰ１層３８、下部磁性層５０、および上部磁性層５２がいずれもＣｏＦｅＢから構成されている場合、そのＣｏＦｅＢの組成（例えば、Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀）は、それらの各層について同じであることが好ましい。なお、本出願人は、従来の成膜方法において用いられている圧力およびパワーよりも低い圧力および低いパワーを採用することによりＣｏＦｅＢ層の成膜法を改善する方法を見出した。例えば、パワーを約５０ワットから約１５ワット程度へと減少させるとともに、アルゴンガスの流量を約１００ｓｃｃｍ（標準立方センチメートル毎分）から約４０ｓｃｃｍへと減少させるというスパッタ成膜法の変更により、ＡＰ１層３８、下部磁性層５０、および上部磁性層５２がより均一に形成され、ＭＴＪ素子の磁気特性を改善することができる。

【0072】

本実施の形態の他の重要な特徴は、図4に示したように、以下の構造を有する中間ＮＣＣ層５１にある。この中間ＮＣＣ層５１は、ＲＭＯ（ＲＭ酸化物），ＲＭＮ（ＲＭ窒化物），またはＲＭＯＮ（ＲＭ酸化窒化物）から構成される。Ｒは、鉄（Ｆｅ），コバルト（Ｃｏ），ニッケル（Ｎｉ），またはそれらの合金（例えばＣｏＦｅ等）であり、Ｍは、シリコン（Ｓｉ）またはアルミニウム（Ａｌ）等の金属である。ＲＭ粒子は、金属（Ｍ）酸化物、金属窒化物、または金属酸化窒化物からなる絶縁体マトリクス（ここでは、酸化シリコンマトリクス層５１ｂ）中の導電性チャネル（ここでは、ナノ導電チャネル（nano-conducting channel）５１ａ）として形成されている。なお、以下では、適宜、「ＲＭ粒子」を「Ｒ（Ｓｉ）粒子」とも表記するものとする。

【0073】

例えば、Ｍがシリコン（Ｓｉ）の場合、ＲＳｉＯ，ＲＳｉＮ，およびＲＳｉＯＮは複合体であり、この複合体の内部において、導電性のＲ（Ｓｉ）粒子（Ｆｅ（Ｓｉ）等）は、隣接する下部磁性層５０および上部磁性層５２と磁気的かつ電気的に結合しているとともに、非晶質酸化シリコン、非晶質窒化シリコン、または非晶質酸化窒化シリコンからなる絶縁体マトリクスの中に形成されている。Ｆｅ（Ｓｉ）等のＲ（Ｓｉ）粒子は、例えば、下部磁性層５０から上部磁性層５２へと延在した柱状に形成される。下部磁性層５０と上部磁性層５２とは強磁性結合していることから、同一方向の磁気モーメントを有している。下部磁性層５０および上部磁性層５２の磁化方向は、ＡＰ１層（基準層）３８の磁化方向に対して平行または反平行な方向である。

【0074】

また、Ｒがコバルト（Ｃｏ）または鉄（Ｆｅ）であり、Ｍがアルミニウム（Ａｌ）である場合、ＣｏＡｌＯまたはＦｅＡｌＯからなる中間ＮＣＣ層５１が得られる。場合によっては、適したＲＭＯスパッタ成膜用のターゲットが製造できないという理由により、ＲとＭとの組み合わせが限定されることが考えられる。例えば、現状の技術では、好適なＣｏ−ＳｉＯ₂ターゲットを作製可能ではない。ただし、例えば、ＲターゲットとＭＯターゲットとを同時スパッタすることにより、ＲＭＯ層を形成することができる。

【0075】

本実施の形態において、フリー層４０をＣｏＦｅＢ／ＦｅＳｉＯ／ＣｏＦｅＢにより構成し、キャップ層４１をルテニウム（Ｒｕ）により構成した場合には、フリー層４０のＦｅＳｉＯ部におけるスピン電流は、酸化シリコンマトリクス層５１ｂの内部のナノ導電チャネル５１ａのみを通過する。このため、ナノ電流チャネル層をもたないＣｏＦｅＢから構成された一般的なフリー層の場合の約９倍の高い電流密度が生じ、これにより反転磁区核生成（reverse domain nucleation）が促される。その結果、磁区壁は、フリー層４０の全体が反転するまでＳＴＴ−ＲＡＭの連続的なスピン注入電流によって押され続ける。また、局所的な電流密度に起因した加熱作用も、フリー層４０の２つのＣｏＦｅＢ層における磁化反転に寄与する。

【0076】

このように、反転磁化粒子がナノ電流チャネル層に存在し、かつ、この粒子が下部磁性層５０および上部磁性層５２と結合していることから、これらの下部磁性層５０および上部磁性層５２の磁化反転は、ＭＴＪ素子にナノ電流チャネル層が設けられていない場合と比較して格段に容易となる。

【0077】

本実施の形態で説明している単一スピンバルブ構造のＭＴＪ素子は、事実上、デュアルスピンバルブ（ＤＳＦ：Dual Spin Valve）構造のように挙動する一方、スピン偏極電流がフリー層４０とキャップ層４１との界面から反射し、フリー層４０内に蓄積することから、抵抗変化率ｄＲ／Ｒの減少が発生しない。また、横方向のスピン蓄積（transverse spin accumulation）が高まることにより、スピントルクが増加し、反転電流を効果的に減少させることができる。

【0078】

本実施の形態において、中間ＮＣＣ層５１がＦｅＳｉＯ（ＦｅＳｉＯ₂とも表記される）である場合、単一のＦｅ−ＳｉＯ₂（Ｆｅ含有量：２５原子％）ターゲットによるＲＦマグネトロンスパッタ法を用いて、０．６ｎｍ〜１．５ｎｍ、好ましくは０．６ｎｍ〜１．０ｎｍ、より好ましくは０．８ｎｍ〜１．０ｎｍの厚さの中間ＮＣＣ層５１を成膜する。上記の非特許文献６によると、ＳｉＯ₂マトリクス中におけるＦｅ（Ｓｉ）粒子の体積分率（ｘ）は０．１１５と計算される。遊離Ｆｅ（Ｓｉ）粒子の直径は、１．０ｎｍ〜２．０ｎｍの範囲にあることが認められた。

【0079】

本出願人は、下部磁性層５０と上部磁性層５２との間のナノ導電チャネル５１ａの均一性を確保するために、粒子直径分布の下限値（１．０ｎｍ）を、プロセスレコード（ＰＯＲ：Process of Record）の中間ＮＣＣ層５１の厚さとして設定した。

【0080】

中間ＮＣＣ層５１の厚さが約１．０ｎｍよりも大きくなると、いくつかのＦｅ（Ｓｉ）粒子がナノ電流チャネルとしての機能を発揮せず、中間ＮＣＣ層５１が高抵抗となることにより、複合フリー層４０を含むＭＴＪ素子の面積抵抗ＲＡおよび共分散Ｒp_covが増加することになる。なお、本実施の形態の中間ＮＣＣ層５１は、本出願人による測定尺度に基づいた場合では、ＦｅＳｉＯ０．８（またはＮＣＣ０．８）として表され、０．８ｎｍの厚さをもつが、ＨＲ−ＴＥＭ装置を用いて計測した実厚さは、１．０ｎｍである（約１．３倍厚さが大きい）。一方、中間ＮＣＣ層５１の厚さが小さくなり過ぎると、下部磁性層５０と上部磁性層５２との間の結合が大きくなりすぎてしまい、性能が劣化することになる。

【0081】

ＨＲ−ＴＥＭを用いて中間ＮＣＣ層５１を観察した場合、この中間ＮＣＣ層５１は、ＭｇＯトンネルバリア層３９と同様に、平坦かつ滑らかな連続膜として成長していることがわかる。なお、ＲＭＯ,ＲＭＮ，またはＲＭＯＮから構成される他の層については、ＲＭ粒子サイズ分布における最小粒径に応じて、１．０ｎｍとは異なる最適な厚さを有してもよい。

【0082】

図５は、本発明の他の実施の形態に係る、二重のＮＣＣ構造を有するフリー層（以下、二重ＮＣＣフリー層４０Ｄと称する）を示す拡大断面図である。この二重ＮＣＣフリー層４０Ｄは、図４に示したＮＣＣフリー層構造（中間ＮＣＣ層５１を有するフリー層４０）に加え、上部磁性層５２の上に順次形成された、第２の中間ＮＣＣ層（ＮＣＣ２層）５３と第３の磁性層（ＦＬ３層）５４とをさらに含む構成を有している。第２の中間ＮＣＣ層５３は、中間ＮＣＣ層５１と同様に、ＲＭＯ（ＲＭ酸化物），ＲＭＮ（ＲＭ窒化物），またはＲＭＯＮ（ＲＭ酸化窒化物）から構成される。Ｒは、鉄（Ｆｅ），コバルト（Ｃｏ），ニッケル（Ｎｉ），またはそれらの合金（例えばＣｏＦｅ等）であり、Ｍは、シリコン（Ｓｉ）またはアルミニウム（Ａｌ）等の金属である。ＲＭ粒子は、金属（Ｍ）酸化物、金属窒化物、または金属酸化窒化物からなる絶縁体マトリクス（例えば酸化シリコンマトリクス層５３ｂ）中の導電性チャネル（例えばナノ導電チャネル５３ａ）として形成されている。中間ＮＣＣ層５１および第２の中間ＮＣＣ層５３は、いずれも、例えば０．６ｎｍ〜０．７ｎｍの厚さを有し、好ましくは０．６ｎｍの厚さを有する。

【0083】

この二重ＮＣＣ構造は、通常約０．８ｎｍ厚である中間ＮＣＣ層５１を１つ設けた場合よりも、ＮＣＣ層の合計厚み（中間ＮＣＣ層５１の厚さと第２の中間ＮＣＣ層５３との厚さの合計）が大きい。第２の中間ＮＣＣ層５３は、例えば、上述した中間ＮＣＣ層５１と同様に、金属（Ｍ）酸化物、金属窒化物、または金属酸化窒化物の絶縁体マトリクス中に形成されたＲ（Ｍ）粒子を有する。したがって、フリー層４０の磁化反転を熱アシストするための熱は、柱状のナノ導電チャネル５１ａのみによる場合と比較して、柱状のナノ導電チャネル５１ａおよびナノ導電チャネル５３ａによってさらに多く発生する。

【0084】

この二重ＮＣＣフリー層構造では、例えば、下部磁性層５０の厚さは１．３ｎｍから２．０ｎｍ、上部磁性層５２の厚さは０．４ｎｍから０．５ｎｍ、第３の磁性層５４の厚さは、０．４ｎｍから１．２ｎｍである。下部磁性層５０、上部磁性層５２および第３の磁性層５４は、いずれも、［Ｃｏ_XＦｅ_(1-X)］₈₀Ｂ₂₀（ｘ＝１０〜３０、好ましくは２０〜３０）により表される組成を有することが好ましい。また、これらの下部磁性層５０、上部磁性層５２および第３の磁性層５４のうちの１つ以上の磁性層が、例えばＣｏＦｅ、またはＣｏＦｅとＣｏＦｅＢとの組み合わせから構成されるようにしてもよい。

【0085】

キャップ層４１は、フリー層４０の上に形成され、例えば、ルテニウム（Ｒｕ）から構成されている。キャップ層４１の厚さは、１．０ｎｍから３．０ｎｍであり、好ましくは３．０ｎｍ厚である。あるいは、キャップ層４１を、タンタル（Ｔａ）等の１種類以上の他の金属から構成してもよく、この場合、単層もしくは合金層、または、後述するように、２つ以上の金属層の積層体もしくはルテニウムとの組み合わせの積層体から構成してもよい。薄いＲｕ層をキャップ層４１として用いた場合には、抵抗変化率ｄＲ／Ｒが増加する上、Ｊｃ₀（臨界反転電流密度）も著しく減少する。このＪｃ₀の著しい低下は、Ｒｕ層が多数電子に対し強力なスピン散乱効果を発揮することにより、単一の中間ＮＣＣ層５１を有する構造では、上部磁性層５２とキャップ層４１との界面におけるスピン蓄積が増大し、二重ＮＣＣフリー層構造では、第３の磁性層５４とキャップ層４１との間の界面におけるスピン蓄積が増大することに、主に起因していると考えられる。スピン蓄積が高まることにより、フリー層４０の内部のスピン偏極電流が増加する。これにより、上部磁性層５４の磁化に作用するスピントルクをさらに生じさせることができる。

【0086】

図６は、キャップ層４１を複合キャップ層として構成した場合の部分拡大断面構造を表すものである。なお、図６に示す構成は、フリー層４０が単一ＮＣＣフリー層構造である場合のものである。この場合のキャップ層４１は、ＲＭＯ，ＲＭＮまたはＲＭＯＮから構成された下部ＮＣＣ層４１ａと、ルテニウム（Ｒｕ）から構成された上部Ｒｕ層４１ｂとを有する複合体である。下部ＮＣＣ層４１ａは、フリー層４０の上部磁性層５２と接しており、約０．５ｎｍ〜０．６ｎｍの厚さを有している。Y.Tserkovnyakらによる非特許文献１０に記載されているように、ルテニウムから構成されたキャップ層４１は、隣接するＣｏＦｅＢからなるフリー層４０の緩和定数を大幅に増加させることが可能である。また、上記の式（３）により表される関係を考慮すると、フリー層４０／キャップ層４１の構造を変更することにより、フリー層４０の上部磁性層５２（特にＣｏＦｅＢからなる場合）における緩和定数を減少させ、これにより固有の臨界反転電流密度Ｊｃを好ましい値に低下させる点で有利である。本出願人は、中間ＮＣＣ層５１の厚さを０．６ｎｍ〜０．７ｎｍに減少させるとともに、ＲＭＯ，ＲＭＮ，またはＲＭＯＮ（例えば、ＦｅＳｉＯ）からなる約０．５ｎｍ〜０．６ｎｍの厚さの下部ＮＣＣ層４１ａを、キャップ層４１における下部層として挿入することにより、ＣｏＦｅＢからなる上部磁性層５２における緩和係数のパラメータが効果的に低下することを発見した。

【0087】

図７に示すように、ハードマスク層４２は、例えば、キャップ層４１に接しＭｎＰｔからなる下部層４２ａと、この下部層４２ａの上に形成されたタンタル（Ｔａ）からなる上部層４２ｂとを有する複合体として構成可能である。このＭｎＰｔ／Ｔａ構造は、ＭＴＪナノピラー構造のパターニングに用いられる反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）処理に適合するように、特に設計されたものである。なお、イオンビームエッチング（ＩＢＥ：Ion Beam Etching）処理を用いる場合には、適宜他の構成のハードマスク層４２を用いてもよい。

【0088】

本実施の形態においては、Ｔａからなる上部層４２ｂの厚さは３０ｎｍ〜５０ｎｍであり、好ましくは３０ｎｍ厚である。ＭｎＰｔからなる下部層４２ａの厚さは２０ｎｍ〜３０ｎｍであり、好ましくは２５ｎｍである。ＭｎＰｔからなる下部層４２ａを用いる理由は、このハードマスク層４２をパターニング処理する際に厚い（パターニング分解能の低下の要因となる）フォトレジスト層を必要とする、６０ｎｍ厚のＴａハードマスク層を用いる必要性を避けるためである。なお、ハードマスク層４２がＭｎＰｔのみからなるようにしてもよい。

【0089】

以上の構成を有する下部電極３２およびＭＴＪ素子の各層（シード層３３ないしハードマスク層４２）は、酸化シリコンや酸化アルミニウム等からなる絶縁層としての基板３１の上に順次形成される。この基板３１に設けられた金属のバイアスタッド３０は、その下方の下部構造体に設けられたトランジスタのドレイン（図示せず）に接続されている。トランジスタは、ＭＴＪ素子の各層をパターニングすることによってＭＴＪナノピラー構造の形成が完了し、このＭＴＪナノピラー構造の上にビット線を形成したのちにおいて、ビットセル（ＭＴＪ素子）の抵抗状態を設定する記録動作または再生動作に際して用いられる。

【0090】

なお、従来のＭＲＡＭとは異なり、ＳＴＴ−ＲＡＭにおけるＭＴＪ素子の磁化反転動作は、ビットセルの内部に電流を通過させることにより行われるのであって、ワード線およびビット線に流れる電流によって生じた誘導磁場によるものではないことに注意する必要がある。また、本実施の形態では、下部電極３２のｘｙ面方向の面積は、その上部に設けられたＭＴＪ素子の各層（シード層３３ないしハードマスク層４２）のｘｙ面方向の面積よりも大きくしている。

【0091】

上述した各層（シード層３３ないしハードマスク層４２）を有するＭＴＪ積層構造は、下部電極３２を形成したときと同一のスパッタ成膜装置を用いて成膜する。そのようなスパッタ装置としては、例えば、各々が５つのターゲットを有する３つの物理蒸着（ＰＶＤ：Physical Vapor Deposition）チャンバと、酸素チャンバと、スパッタエッチングチャンバとを有するアネルバ社製のＣ−７１００等がある。複数のＰＶＤチャンバのうちの少なくとも一つは、同時スパッタリングが可能であることが好ましい。

【0092】

スパッタ成膜は、例えば、超真空下でアルゴンスパッタガスを用いて、金属または合金からなるターゲットを基板上に成膜することにより行う。下部電極３２と、これを覆う上方のＭＴＪ素子の各層（シード層３３ないしハードマスク層４２）とを、スパッタ装置の単一ポンプダウン後に形成することにより、スループットを向上させることができる。ＭｇＯバリア層３９を形成する際に用いられる自然酸化処理や酸素界面活性層の形成は、例えば、スパッタ成膜装置の酸素チャンバ内で行う。

【0093】

パターニングした下部電極３２の上にＭＴＪ素子の各層（シード層３３ないしハードマスク層４２）を成膜したのち、このＭＴＪ素子の各層を、例えば、ｘ軸（容易軸）方向に沿った５０００〜１００００［Ｏｅ］（＝５×１０⁶／４π〜１０⁷／４π［Ａ／ｍ］）の印加磁場の下で、真空オーブンを用いて高温（例えば摂氏３３０度〜摂氏３６０度）で、約１時間から５時間にわたってアニールする。

【0094】

次に、上述した反応性イオンエッチングを含む処理工程を用いて、ほぼ垂直なサイドウォールを有するＭＴＪ素子のアレイを作製する。はじめに、ハードマスク層４２の表面を覆うようにフォトレジスト層（図示せず）を形成したのち、周知のフォトリソグラフィ法を用いてこのフォトレジスト層をパターニングする。これにより、上面視で所望のＭＴＪ素子（ナノピラー）の楕円形、円形または他の形状に対応した複数のアイランドパターンをフォトレジスト層に形成する。パターニング処理されたフォトレジスト層は、反応性イオンエッチング装置を用いた第１の反応性イオンエッチング（ＲＩＥ）処理によってハードマスク層４２のＴａからなる上部層４２ｂの露出部分を除去する際のエッチマスクとして機能する。

【0095】

次に、例えば、フォトレジスト層を除去したのち、第２の反応性イオンエッチング処理を行うことにより、ハードマスク層４２のＴａからなる上部層４２ｂによって保護されていない、ＭｎＰｔからなる下部層４２ａと、キャップ層４１と、その下方のＭＴＪ各層（シード層３３ないしフリー層４０）とを選択的にエッチングする。その結果、はじめにフォトレジスト層に形成されたアイランドパターンが、ＭＴＪ各層（シード層３３ないしハードマスク層４２）に転写され、ＭＴＪナノピラー構造のアレイが形成される。この場合、反応性イオンエッチング処理を用いて、ＭＴＪナノピラー構造にほぼ垂直なサイドウォールを形成しているため、従来技術のようにイオンビームエッチングを用いた場合よりも高密度のＭＴＪナノピラーアレイを形成することが可能である。

【0096】

なお、ハードマスク層４２がＭｎＰｔのみからなるハードマスク層である場合には、反応性イオンエッチング処理を１回行うことによりフォトレジストパターンをハードマスク層４２に転写したのち、このハードマスク層４２に形成されたパターンを、第２の反応性イオンエッチング処理により、その下方の各層（シード層３３ないしキャップ層４１）に転写すればよい。

【0097】

［第２の実施の形態］
図８は、本発明の第２の実施の形態のＳＴＴ−ＲＡＭにおけるＭＴＪナノピラー構造の断面構造を表すものである。本実施の形態では、上記第１の実施の形態のように下部電極層をパターニングして下部電極３２のアレイを形成してからＭＴＪ各層（シード層３３ないしハードマスク層４２）を成膜するのではなく、上面視でＭＴＪナノピラー構造とほぼ同じ形状の下部電極３２が形成されるまで上記第２の反応性イオンエッチング処理を継続して行うようにしている。したがって、本実施の形態では、上記第１の実施の形態（図２）の場合と比べて、ＳＴＴ−ＲＡＭアレイにおけるＭＴＪナノピラー配設密度をさらに高めることができる。なお、バイアスタッド３２は、下部電極３２の下面に接していることが好ましい。

【0098】

上述した第１および第２の実施の形態では、ずれも、ＭＴＪナノピラーのアレイを形成したのち、下部電極３２および基板３１の上(第１の実施の形態）または基板３１の上（第２の実施の形態）に、隣接するＭＴＪナノピラー間の隙間を埋める程度に第２の絶縁層（図示せず）を成膜する。そして、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法を用いて、第２の絶縁層の上部を除去し、ハードマスク層４２を露出させる。これにより、第２の絶縁層の表面がハードマスク層４２の表面と同一平面に位置するようになる。

【0099】

次に、この第２の絶縁層の上およびハードマスク層４２の表面を覆うように、銅（Ｃｕ）もしくはアルミニウム（Ａｌ）またはこれらの合金等からなる導電性材料を成膜する。そして、周知のフォトレジストパターニング法およびエッチング法を用いて導電層をパターニングし、ハードマスク層４２に接するビット線４３を形成する。

【実施例】

【0100】

次に、本発明の実施の形態に関するいくつかの実施例について説明する。
この実施例では、作製したＭＴＪ素子の磁気特性を評価するため、４Ｋｂのアラクネ（Arachne）ＡＤＭ（Array Development Macro）チップを試料として採用した。詳細には、上面視で５５ｎｍ×２１０ｎｍの楕円状のナノマグネット（ＭＴＪ素子）を作製し、これを試験した。

【0101】

はじめに、比較例として、本発明者らによる以前の設計および方法（本願関連出願の米国特許出願第１２／２８４，０６６号明細書を参照）に基づく４Ｋｂのナノマグネットを作製した。この比較例に係るＭＴＪ素子の実験結果を表１に示す。

【0102】

この比較例のＭＴＪ素子（以下、比較例サンプルという。）におけるＡＰ１／トンネルバリア／フリー層／キャップ層の構造は、次の通りである。なお、以下の表記において、組成式または元素記号に続く数字は、膜厚をｎｍ単位で示したものである。

【0103】

Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀／（００１）ＭｇＯ／Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀１．４／ＮＣＣ／Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀０．６／Ｒｕ３．０

【0104】

ここで、ＮＣＣは１．０ｎｍの厚さのＦｅＳｉＯからなるナノ電流チャネル層であり、Ｒｕキャップ層は３ｎｍの厚さである。面方位が（００１）のＭｇＯからなるトンネルバリア層は、まず０．８ｎｍの厚さのＭｇ層を成膜し、このＭｇ層に対してその場酸化処理（in-situ oxidation）を行ったのち、得られたＭｇＯ層の上に、０．４ｎｍ厚のＭｇ層をスパッタ成膜することにより形成した。ここでの、その場酸化処理は、圧力１ｔｏｒｒ（＝１．３３３２２×１０²Ｐａ）、酸素流量１．０標準リットル／分（ｓｌｍ）、処理時間１００秒間という条件による自然酸化法である。また、１００００［Ｏｅ］（＝１０⁷／４π［Ａ／ｍ］）の印加磁場の下で、摂氏３３０度で１時間にわたってアニールを行った。このウェハのアニールを行った後の（００１）ＭｇＯ層の厚さは、約１．０ｎｍであった。以下の式（４）に基づく臨界反転電流密度Ｊ_CO^P-AP，Ｊ_CO^AP-Pの値は、３０ｍｓ，３ｍｓ，および３００μｓにおける反転電流密度Ｊ_C^+,-を、τ₀＝１ｎｓのパルス（熱擾乱の試行周波数に対応）に外挿することにより得られたものである。

【0105】

Ｊｃ（τ）＝Ｊ_CO［１−Ｋ_BＴ／Ｋ_uＶ・lｎ（τ／τ₀）］ …（４）
なお、この式（４）において、Ｋ_uは磁気異方性エネルギー、Ｖはフリー層の体積、Ｋ_Bはボルツマン定数であり、lｎは自然対数を示す。

【0106】

表１は、下部電極／ＮｉＣｒ４．５／ＭｎＰｔ１５／Ｃｏ₇₅Ｆｅ₂₅２．３／Ｒｕ０．７５／Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀２．１／Ｍｇ０．８（ＮＯＸ）Ｍｇ０．４／Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀１．４／ＦｅＳｉＯ₂１．０／Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀０．６／Ｒｕ３．０という構造を有するＭＴＪ素子の磁気特性を表すものである。

【0107】

【表1】

【0108】

表１に示したパラメータは、４Ｋビットアレイの中央値である。本出願人は、比較例に係るＭＴＪ素子（面積抵抗ＲＡ＝７．８）について、書き込み電圧ＶＷ（＝６５０ｍＶ）を観測した。これは、エラーレートが１０^-9以下の場合の書き込み電圧設計値（４００ｍＶ未満）をはるかに上回る値となっている。また、ソフトブレークダウン（ＳＢＤ）の３％〜４％という値は、高面密度製品に適用するには高過ぎる値である。上述したように、ソフトブレークダウンＳＢＤが高いということは、ＭｇＯ層に不完全性があることを意味している。一方、単一のＣｏ₄₀Ｆｅ₄₀Ｂ₂₀からなるフリー層における緩和定数が０．００２であるのに対し、ＦＬ１／ＮＣＣ／ＦＬ２（＝Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀１．４／ＦｅＳｉＯ₂１．０／Ｃｏ₄₀Ｆｅ₄₀Ｂ₂₀０．６）という構造を有するフリー層の緩和定数は０．００１となっている。

【0109】

次に、本発明の実施の形態に基づき作製したＭＴＪ素子（以下、実施例サンプルという。）を試験することにより、上記した比較例サンプルのＭＴＪ素子に対する性能の向上を評価した。

【0110】

この実験では、次のようにしてＭｇＯ層を形成した。まず０．６ｎｍの厚さの第１のＭｇ層を成膜し、自然酸化処理（II）を行ったのち、０．３ｎｍの厚さの第２のＭｇ層を成膜する。そして、この上に酸素界面活性層を形成し、この酸素界面活性層の上に第３のＭｇ層を成膜することにより、ＭｇＯ層を形成した。ここでの酸化処理（II）は、圧力０．１ｔｏｒｒ（＝１．３３３２２×１０Ｐａ）、酸素流量３０ｓｃｃｍ（標準立方センチメートル毎分）、処理時間１００秒間という条件での自然酸化法によるものである。また、より低い臨界反転電流密度Ｊ_COが得られるように、ＡＰ１層、ＦＬ２層およびＦＬ２層の組成をいずれもＣｏ₂₀Ｆｅ₆₀Ｂ₂₀に変更した。それ以外の他のＭＴＪ素子の層と厚さとは、上述した比較例（表１）と同様である。そして、１００００Ｏｅ（＝１０⁷／４π［Ａ／ｍ］）の印加磁場の下、摂氏３３０度で１時間にわたってアニールを行った。

【0111】

表２は、下部電極／ＮｉＣｒ４．５／ＭｎＰｔ１５／Ｃｏ₇₅Ｆｅ₂₅２．３／Ｒｕ０．７５／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀２．１／Ｍｇ０．６−ＮＯＸ（II）−Ｍｇ０．３／ＯＳＬ／Ｍｇ０．３／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀１．３５／ＦｅＳｉＯ₂１．０／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀０．５５／Ｒｕ３．０という構造を有するＭＴＪ素子の磁気特性を表すものである。

【0112】

【表2】

【0113】

まず、飽和磁束密度Ｂｓ＝０．６を得るため、Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀１．３５／ＦｅＳｉＯ₂１．０／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀０．５５という構成を有するフリー層について試験を行った。表２に示す面積抵抗ＲＡの目標値は、７〜８Ωμｍ²である。同じ面積抵抗ＲＡについてみると、ソフトブレークダウンＳＢＤ％は、本発明の実施の形態で説明したＭｇＯトンネルバリア層３９の新規な形成方法を用いたことにより、表１に示した実験結果と比較して一桁減少している。また、臨界反転電流密度Ｊ_COは、表２に示すものでは、１．２×１０⁶Ａ／ｃｍ²と大幅に減少している。ただし、保磁力Ｈｃは１７．５［Ｏｅ］（＝１７．５×１０³／４π［Ａ／ｍ］）と予想外に低くなっている。保磁力Ｈｃは、デバイスに十分な熱安定性をもたらす上では、高いことが望ましい。さらに、書き込み電圧ＶＷが３５１ｍＶであることは、６４Ｍｂのデバイスの設計仕様に適合する一方、８７ｍＶの読み出し電圧ＶＲは、設計上の要求よりも低い値である。

【0114】

次に、保磁力Ｈｃと読み出し電圧ＶＲとを改善するため、ＦＬ１層およびＦＬ２層の厚さがＭＴＪ素子の磁気特性に与える影響について検討した。表３に示す結果は、フリー層の全体的な厚さをほぼ一定に維持しつつ、ＦＬ１層の厚みを漸減させる一方、ＦＬ２層の厚みを漸増させたときの磁気特性への影響を示している。ＮＣＣ層の厚さは一定の１．０ｎｍに保った。他のＭＴＪ素子の各層については、いずれも表２に示したものと同様に維持した。

【0115】

表３は、下部電極／ＮｉＣｒ４．５／ＭｎＰｔ１５／Ｃｏ₇₅Ｆｅ₂₅２．３／Ｒｕ０．７５／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀２．１／Ｍｇ０．６−ＮＯＸ（II）Ｍｇ０．３／ＯＳＬ／Ｍｇ０．３／ＦＬ１／ＦｅＳｉＯ₂１．０／ＦＬ２／Ｒｕ３．０という構造を有するＭＴＪ素子の磁気特性を表す。

【0116】

【表3】

【0117】

表３に示すように、Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀１．３／ＦｅＳｉＯ₂１．０／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀１．０の構造を有するフリー層を備えたＭＴＪ素子の面積抵抗ＲＡは８．９であり、表２に示したＭＴＪ素子（ＦＬ１層：１．３５ｎｍ厚、ＦＬ２層：０．５５ｎｍ厚）と比較して飛躍的に増加している。本出願人は、以前、１．２５ｎｍ以下の厚さのＣｏ₄₀Ｆｅ₄₀Ｂ₂₀からなるＦＬ１層を有するフリー層を備えたＭＴＪ素子は常磁性であることを発見したが、このことから、ＦＬ１層はグラニュラー膜であることがわかる。明らかに、１．３ｎｍという膜厚のＦＬ１層（表３の最上行）は、連続膜を形成し高い面積抵抗を発揮するには依然として十分な厚さではない。

【0118】

本出願人は、上記した各種実験の結果から以下の結論（１）〜（４）を得た。
（１）Ｂ−Ｈヒステリシスのプロット曲線から導かれる保磁力Ｈｃ（すなわち、Ｈｃ_at field）は、スピントランスファー効果に起因する。
（２）スピントルク磁化反転における保磁力Ｈｃ、臨界反転電流密度Ｊ_CO、および書き込み電圧ＶＷは、ＦＬ１層（この場合では、ＣｏＦｅＢ）により支配的に制御される。
（３）保磁力Ｈｃ、臨界反転電流密度Ｊ_CO、および書き込み電圧ＶＷの大きさは、ＦＬ１層の厚さに比例する。
（４）データ保持の上では、Ｂ−Ｈヒステリシスのプロット曲線から導かれる保磁力Ｈｃ（Ｈｃ_at field）よりもむしろ残留保磁力Ｈｃ_remを用いるべきである。
なお、残留保磁力Ｈｃ_remは、以下のように測定される。平行（反平行）状態にする場合、（ａ）はじめに、高い強度のＨ（水平）磁場を印加することにより、フリー層の磁化の反平行（平行）状態への移行を開始する。（ｂ）次に、反平行（平行）の磁化が残留した状態となるように、水平磁場を取り除く。（ｃ）そして、反対方向に磁場を印加し、磁化がどのような磁場によって平行（反平行）状態に反転したかを観測する。その反転磁場が残留保磁力Ｈｃ_remに対応する。

【0119】

表４は、下部電極／ＮｉＣｒ４．５／ＭｎＰｔ１５／Ｃｏ₇₅Ｆｅ₂₅２．３／Ｒｕ０．７５／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀２．１／Ｍｇ０．６−ＮＯＸ（II）Ｍｇ０．３／ＯＳＬ／Ｍｇ０．３／ＦＬ１／ＦｅＳｉＯ₂１．０／ＦＬ２／Ｒｕ３．０という構造を有するＭＴＪ素子の磁気特性を表すものである。

【0120】

【表4】

【0121】

表４は、上記表２および表３に示したアルカネウェハから得られた残留保磁力Ｈｃ_remを示す。この表４に示した実験においても、ＮＣＣ層の厚さは一定の１．０ｎｍに保った。表４の第１行に示すＭＴＪ素子の残留保磁力Ｈｃ_remは７０［Ｏｅ］（＝７×１０⁴／４π［Ａ／ｍ］）であり、依然として１００［Ｏｅ］（＝１０⁵／４π［Ａ／ｍ］）という設計値に満たない。第２行目に示すＣｏ₂₀Ｆｅ₆₀Ｂ₂₀１．３５／ＦｅＳｉＯ₂１．０／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀０．５５という構造のフリー層を有するＭＴＪ素子の場合、残留保磁力Ｈｃ_remは設計値１００［Ｏｅ］（＝１０⁵／４π［Ａ／ｍ］）よりも高く、書き込み電圧ＶＷは４００ｍＶ未満である一方、読み出し電圧ＶＲは依然として設計値に満たない８７ｍＶである。第３行目のサンプルのように、厚いＦＬ１層を用いて飽和磁束密度Ｂｓを０．６５に増加させると、読み出し電圧ＶＲは大幅に増加した。ただし、臨界反転電流密度Ｊ_COも若干増加した。表４の下２行は、いずれも同じフリー層の組成を示しているが、若干異なる自然酸化法の処理条件を用いてＭｇＯ層を形成したものであり、異なる面積抵抗値ＲＡを得ている。

【0122】

次に、残留保磁力Ｈｃ_rem、書き込み電圧ＶＷ、および臨界反転電流密度Ｊ_COの各パラメータがＦＬ１層の厚さによって支配的に調整され、また飽和磁束密度ＢｓがＦＬ１層の厚さとＦＬ２層の厚さとの相互補完関係に依存することから、ＦＬ１層の厚さを１．４５ｎｍに固定し、ＦＬ２層の厚さを０．５５ｎｍから１．０ｎｍまで変化させたときの効果を調べるための実験を行った。

【0123】

表５は、下部電極／ＮｉＣｒ４．５／ＭｎＰｔ１５／Ｃｏ₇₅Ｆｅ₂₅２．３／Ｒｕ０．７５／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀２．１／Ｍｇ０．６−ＮＯＸ（II）Ｍｇ０．３／ＯＳＬ／Ｍｇ０．３／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀１．４５／ＦｅＳｉＯ₂１．０／ＦＬ２／Ｒｕ３．０という構造を有するＭＴＪ素子の磁気特性を表すものである。

【0124】

【表5】

【0125】

表５に示す実験結果から、以下の（１）〜（３）が明らかとなった。
（１）ＦＬ１層の厚さを固定した場合、ＦＬ２層の厚さを増すことにより、飽和磁束密度Ｂｓと残留保磁力Ｈｃ_remとを増加させることができる。
（２）ＦＬ１層の厚さを固定した場合、飽和磁束密度Ｂｓが変化しても面積抵抗ＲＡおよび書き込み電圧ＶＷはその影響を比較的受けない。
（３）読み出し電圧ＶＲおよび臨界反転電流密度Ｊ_COは、ＦＬ２層の厚さが増すに伴い増加する。

【0126】

ＳＴＴ−ＲＡＭビットセルが不揮発性メモリ用途で継続性（viability）を有するためには、その熱安定性が極めて重要となる。近年、パルス幅の対数値対反転電流の関係式を直線の式にフィットさせることにより、個々のビットから、ＳＴＴ−ＲＡＭの熱安定性Ｅｂを定めることが慣習的に行われている。ナノ電流チャネル（ＮＣＣ）層を有するフリー層では、スピン電流がナノ導電チャネルのみを通過するため、多量のジュール熱が発生する。その結果、このジュール熱がＳＴＴ−ＲＡＭの熱安定性を示す関数（Ｅｂ＝Ｋｕ・Ｖ／ｋ_B・Ｔ）を著しく低下させてしまう可能性がある。温度Ｔが高いと、磁気異方性エネルギーＫｕが低下するからである。表２に示したＭＴＪ素子の熱安定性Ｅｂは３０であり、予想外に低くなっている。

【0127】

実用途のための熱安定性（Ｅｂ）を評価するための最も単純な方法は、シャーロック（Sharrock）法を用いることである。この方法によれば、（電流が流れていない）スタンバイ状態における熱安定性が直接得られ、その結果、データの最大保持時間が得られる。保存の際の熱安定性Ｅｂは、常温における残留磁化に対応している。本出願人は、ＨＤＫ（磁化場減衰）試験を用いて、各種のＣｏＦｅＢ／ＦｅＳｉＯ₂／ＣｏＦｅＢというフリー層構造を有する複数のＭＴＪ素子の熱安定性Ｅｂ（保存時）を測定した。その結果、ＨＤＫ試験による熱安定性Ｅｂは、ＳＴＴの熱安定性Ｅｂの値と比較して約２倍から３倍高いことを発見した。したがって、各実施例において作製したＭＴＪ素子について、より適切なＨＤＫ試験を用いて測定した熱安定性Ｅｂは、６０から９０の範囲にあり、６４ＭｂのＳＴＴ−ＲＡＭの設計値を満たす値となっている。

【0128】

次に、書き込み動作時の熱アシスト効果を調べるために、ＣｏＦｅＢ１．４／ＦｅＳｉＯ／ＣｏＦｅＢ０．６という構造のフリー層を有する一連のナノマグネット（ＭＴＪ素子）について、そのＦｅＳｉＯ層の厚さを０．６ｎｍ〜０．９ｎｍの範囲（本出願人による測定尺度に基づく）で変化させて試験を行った。なお、本出願人による測定尺度で０．８ｎｍ厚を有するＮＣＣ（ＦｅＳｉＯ）層は、ＨＲ−ＴＥＭ装置を用いて測定した場合の１．０ｎｍ厚に等しい。理論上、ナノマグネットにおけるＮＣＣ層の厚さが大きくなるにつれて、より多くのジュール熱がＦｅＳｉＯ層に生じ、これによりフリー層の磁化反転がアシストされることになる。

【0129】

実験の一例として、次の組成を有するＭＴＪ素子の積層構造を、アラクネウェハ上に形成した。

【0130】

ＢＥ／ＮｉＣｒ４．５／ＭｎＰｔ１５／ＣｏＦｅ２．０／Ｒｕ０．７５／ＣｏＦｅＢ１．５／ＣｏＦｅ０．６／ＭｇＯ／ＣｏＦｅＢ１．４／ＦｅＳｉＯ（０．６，０．７，０．８，０．９）／ＣｏＦｅＢ０．６／Ｒｕ３．０／ＭｎＰｔ／Ｔａ

【0131】

この積層構造を成膜したのち、そのウェハに対し、１００００［Ｏｅ］（＝１０⁷／４π［Ａ／ｍ］）の印加磁場の下、摂氏２６５度で２時間にわたってアニールを行った。
他の実験では、上記積層構造を有するＭＴＪ素子を、ＳｉＯ₂／Ｓｉウェハ上に形成（ショートループにより形成）したのち、１００００［Ｏｅ］（＝１０⁷／４π［Ａ／ｍ］）の印加磁場の下、摂氏３３０度で１時間にわたってアニールした。その結果、アラクネウェハ上に形成されたＭＴＪ素子の面積抵抗ＲＡは約１４Ωμｍ²であり、Ｓｉウェハ上に形成された場合の面積抵抗ＲＡは、約５Ωμｍ²であることを本出願人は見出した。

【0132】

図９は、約５５ｎｍ×２１０ｎｍの大きさのナノマグネットを有するアラクネウェハを測定した結果得られた磁気性能パラメータをプロットした図である。このプロット図は、ＮＣＣ層の厚さが０．６ｎｍから０．９ｎｍにわたって増加するに伴い、面積抵抗ＲＡが増加すると共に抵抗変化率ｄＲ／Ｒが減少することを示している。

【0133】

図１０は、図９に示した磁気性能パラメータに加え、共分散Ｒp_cov（線６１）をプロットした図であり、ＮＣＣ層の厚さが増加するに伴い、共分散Ｒp_covが増加することを示している。この結果は、０．６ｎｍ厚のＮＣＣ層（ＦｅＳｉＯ）では、０．９ｎｍ厚のＮＣＣ層（ＦｅＳｉＯ）と比較して、より多くのナノ導電チャネルが機能していることを意味していると解釈できる。

【0134】

図１１は、上記の実験において得られた、ＮＣＣ層の厚さと反転電圧Ｖｃとの関係を示すプロット図である。図中、Ｖｃは反転電圧を示し、Ｖｂ（Ｖｂｄ）はＭｇＯトンネルバリア層の絶縁破壊電圧を示している。また、Ｖｃ⁺（線６３）は、平行（Ｐ：Parallel）状態から反平行（ＡＰ：Anti-parallel）状態へ反転したときの反転電圧を示し、Ｖｃ^-（線６２）は反平行状態から平行状態へ反転したときの反転電圧を示している。パルス幅は１００ｎｓであり、フリー層のＦＬ１層およびＦＬ２層はいずれもＣｏ₄₀Ｆｅ₄₀Ｂ₂₀の組成を有する。このＭＴＪ素子は、アラクネウェハ上に形成されたものであり、面積抵抗ＲＡは約１４Ωμｍ²である。図１１に示すように、ＮＣＣ層の厚さが０．６ｎｍ（ＮＣＣ０．６）から０．９ｎｍ（ＮＣＣ０．９）にかけて増加するに伴い、反転電圧Ｖｃが減少している。図中のｙ軸は、反転電圧をｍＶ単位で示している。

【0135】

上述したように、本発明の実施の形態および実施例に記載した厚さの値は、本出願人による測定尺度に基づいたものであり、したがって、例えば、本出願人による測定尺度では０．８ｎｍであるＮＣＣ層の厚さは、ＨＲ−ＴＥＭ層を用いて測定した場合、１．０ｎｍの実厚さとなる。以上の実験結果から、ＭＴＪ素子のＮＣＣ層が薄くなるにつれて、抵抗変化率ｄＲ／Ｒはより増加し（より好ましくなる）、共分散Ｒp_covはより減少することを本出願人は見出した。一方、ＮＣＣ層の厚さが増加するに伴って、反転電圧Ｖｃ（臨界反転電流密度Ｊｃ）は減少する。このことから、ＣｏＦｅＢのみからなるＭＴＪ素子と比較した場合の、ＣｏＦｅＢ／ＮＣＣ／ＣｏＦｅＢ構成のＭＴＪ素子における反転電圧Ｖｃ（臨界反転電流密度Ｊｃ）の減少は、「熱アシスト」モードを用いた書き込みに起因するものであると結論付けることができる。

【0136】

表６は、上記第１の実施の形態に係る単一ＮＣＣ層構造のＭＴＪ素子と、上記他の実施の形態に係る二重ＮＣＣ構造のＭＴＪ素子とを比較すべく、それぞれについての最適構成における磁気特性を示したものである。表６において、単一ＮＣＣ層構造のＭＴＪ素子（第１行目）と、二重ＮＣＣ構造のＭＴＪ素子（第２行目）とは、いずれも５５ｎｍ×２１０ｎｍの楕円状のナノマグネットを含んでいる。

【0137】

この表６からわかるように、二重ＮＣＣ構造のＭＴＪ素子では、単一ＮＣＣ層構造のＭＴＪ素子と比べて臨界反転電流密度Ｊ_COは高いものの、飽和磁束密度Ｂｓおよび残留保磁力Ｈｃ_remもまた高くなっている。したがって、例えば、高密度ＳＴＴ−ＲＡＭ等における、ナノマグネットの寸法が５５ｎｍ×１５０ｎｍ程度の、より小さいＭＴＪ素子に対しては、二重ＮＣＣ構造を有するＭＴＪ素子の方がより実現性が高いと本出願人は考える。さらに、高度な設計においてナノマグネット（ＭＴＪ素子）の寸法がさらに小さくなると、臨界反転電流密度Ｊ_COも同様に減少することとなる。

【0138】

表６は、下部電極／ＮｉＣｒ４．５／ＭｎＰｔ１５／Ｃｏ₇₅Ｆｅ₂₅２．３／Ｒｕ０．７５／Ｃｏ₂₀Ｆｅ₆₀Ｂ₂₀２．１／Ｍｇ０．６−ＮＯＸ（II）Ｍｇ０．３／ＯＳＬ／Ｍｇ０．３／ＮＣＣフリー層／Ｒｕ３．０／Ｔａ／ハードマスク層という構造を有するＭＴＪ素子の磁気特性を表すものである。

【0139】

【表6】

【0140】

以上のように、保磁力Ｈｃ、書き込み電圧ＶＷ、読み出し電圧ＶＲ、および熱安定性Ｅｂ（保存時）のそれぞれについて求められる性能の目標値を同時に達成することにより、ＳＴＴ−ＲＡＭデバイス用の従来のＭＴＪ素子と比較して、全般的な性能の改善が可能であることを実証した。また、（ｄＲ／Ｒ）／Ｒp_covは約２０である。また、本出願人による単一ＮＣＣフリー層構造の臨界反転電流密度Ｊ_COは約１．２×１０⁶Ａ／ｃｍ²であり、これは、今日まで報告されている臨界反転電流密度Ｊ_COの値としては最も低いものであると考えられる。これらの性能の向上は、主として、上述した酸素界面活性層（ＯＳＬ）を含む改良されたＭｇＯトンネルバリア層と、従来用いられてきたものよりもコバルト（Ｃｏ）含有量が低く鉄（Ｆｅ）含有量が高いＣｏＦｅＢの組成とを用いることにより実現されたものである。また、重要な点として、上述した低い圧力および低いパワーによるスパッタ成膜法によってＣｏＦｅＢ層を成膜するようにした点があげられる。

【0141】

本発明の実施の形態の他の利点として、ソフトブレークダウンＳＢＤの割合（パーセント）が低いことが挙げられる。このことは、本発明の実施の形態で説明したＭｇＯ層の作製方法を用いたことにより、より均一なＭｇＯトンネルバリア層が形成されることを意味する。上記のような改善は、現在のところ、６４Ｍｂ級のＳＴＴ−ＲＡＭ技術の実現を目的としたものであるが、本発明の各実施の形態および実施例で説明したＭＴＪ素子の各種改善点は、２５６Ｍｂ級のＳＴＴ−ＲＡＭデバイスやそれ以上の高い面密度のデバイスにおいて今後予測される、６５ｎｍテクノロジーノードや４５ｎｍテクノロジーノードに基づくデバイスの開発を促進させる上でも有益であると思われる。

【0142】

本発明について、その好適な実施の形態および実施例を参照して具体的に説明したが、当業者であれば、本発明の精神および範囲から逸脱することなく、形式的な変更および詳細な変更をなし得ることを理解することができよう。

【符号の説明】

【0143】

３０…金属スタッド、３１…絶縁層（基板）、３２…下部電極、３３…シード層、３４…反強磁性層、３５…シンセティック反強磁性層、３６…ＡＰ２層、３７…結合層、３８…ＡＰ１層、３９…トンネルバリア層、４０，４０Ｄ…フリー層、４１…キャップ層、４１ａ…下部ＮＣＣ層、４１ｂ…上部Ｒｕ層、４２…ハードマスク層、４２ａ…下部層、４２ｂ…上部層、４３…ビット線、５０…下部磁性層（ＦＬ１層）、５１…中間ＮＣＣ層（ＮＣＣ層）、５１ａ…ナノ導電チャネル、５１ｂ…酸化シリコンマトリクス層、５２…上部磁性層（ＦＬ２層）、５３…第２の中間ＮＣＣ層（ＮＣＣ２層）、５３ａ…ナノ導電チャネル、５３ｂ…酸化シリコンマトリクス層、５４…第３の磁性層（ＦＬ３層）。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】