特許 5771897 液晶表示装置及びその駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5771897

(24)【登録日】2015年7月10日

(45)【発行日】2015年9月2日

(54)【発明の名称】液晶表示装置及びその駆動方法

(51)【国際特許分類】

   G09G 3/36 20060101AFI20150813BHJP

   G09G 3/20 20060101ALI20150813BHJP

   G02F 1/133 20060101ALI20150813BHJP

【ＦＩ】

   G09G3/36

   G09G3/20 612D

   G09G3/20 624C

   G09G3/20 680G

   G02F1/133 550

【請求項の数】3

【全頁数】27

(21)【出願番号】特願2010-22879(P2010-22879)

(22)【出願日】2010年2月4日

(62)【分割の表示】特願2008-264664(P2008-264664)の分割

【原出願日】2008年10月10日

(65)【公開番号】特開2010-146025(P2010-146025A)

(43)【公開日】2010年7月1日

【審査請求日】2010年2月15日

(31)【優先権主張番号】特願2007-284603(P2007-284603)

(32)【優先日】2007年10月31日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】510208918

【氏名又は名称】株式会社 オルタステクノロジー

(72)【発明者】

【氏名】石井 裕満

【審査官】 武田 悟

(56)【参考文献】

【文献】 特開平５−１０７５５７（ＪＰ，Ａ）

【文献】 特開２００３−２２８３４５（ＪＰ，Ａ）

【文献】 特開２００６−７８５８８（ＪＰ，Ａ）

【文献】 特開２００９−６９６２６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０９Ｇ ３／００ − ３／３８

Ｇ０２Ｆ １／１３３

(57)【特許請求の範囲】

【請求項1】

薄膜トランジスタのドレインに画素電極が接続され、前記画素電極と対向電極との間に液晶層が形成されるとともに、前記画素電極と補助容量線との間に補助容量が形成された液晶表示装置の駆動方法であって、
前記液晶表示装置は、前記薄膜トランジスタのソースに接続され、前記補助容量線と交差する領域を有する信号線と、前記補助容量線と前記信号線とが交差している領域において、前記補助容量線と前記信号線との間に絶縁膜を介して上下方向に互いに重なり、前記補助容量線と前記信号線とが交差している交差領域の全体を覆うように設けられ、前記補助容量線と前記信号線とが交差していない領域において、前記補助容量線と互いに重ならないように設けられている寄生容量遮蔽配線と、を有し、
一定期間毎に電圧レベルが第１の電圧レベルＶＬと第２の電圧レベルＶＨとの間で交互に切り換わる第１の信号を、前記対向電極に供給し、
連続する２つの前記一定期間を１つの周期とし、前記周期を複数含む一つのフレーム期間に、前記薄膜トランジスタをオン状態にするオン電圧と、前記薄膜トランジスタをオフ状態にするオフ電圧とを、前記薄膜トランジスタのゲートに、それぞれ１回供給し、
連続する複数の前記フレーム期間の各々において、前記オン電圧と前記オフ電圧の供給を行い、
前記オン電圧を継続印加する期間を前記一定期間とし、
第１のフレーム期間において、前記薄膜トランジスタのゲートに対して前記オン電圧の印加が開始されるタイミングから１つの前記周期に対応する時間までの間は前記第１の信号に等しい信号を前記補助容量線に供給し、
その後の前記周期の１／２に対応する時間までの間は電圧レベルＶｃがＶＬ＜Ｖｃ＜ＶＨの範囲に設定された第２の信号を前記補助容量線に供給し、
さらにその後、前記第１のフレーム期間の直後の第２のフレーム期間において、前記薄膜トランジスタに前記オン電圧の印加が開始されるタイミングまでの間に亘って前記補助容量線をフローティング状態にし、
前記寄生容量遮蔽配線に固定電位の電圧及び前記第１の信号の何れか一方を印加する、
液晶表示装置の駆動方法。

【請求項2】

前記第２の信号は、電圧レベルＶｃが（ＶＬ＋ＶＨ）／２に設定されている、請求項１に記載の液晶表示装置の駆動方法。

【請求項3】

薄膜トランジスタのドレインに画素電極が接続され、前記画素電極と対向電極との間に液晶層が形成されるとともに、前記画素電極と補助容量線との間に補助容量が形成された液晶表示装置あって、
一定期間毎に電圧レベルが第１の電圧レベルＶＬと第２の電圧レベルＶＨとの間で交互に切り換わる第１の信号を、前記対向電極に供給する第１の駆動回路と、
連続する２つの前記一定期間を１つの周期とし、前記周期を複数含む一つのフレーム期間に、前記薄膜トランジスタをオン状態にするオン電圧と、前記薄膜トランジスタをオフ状態にするオフ電圧とを、前記薄膜トランジスタのゲートに、それぞれ１回供給し、前記オン電圧を前記一定期間に継続印加し、連続する複数の前記フレーム期間の各々において前記オン電圧と前記オフ電圧の供給を行う第２の駆動回路と、
第１のフレーム期間において、前記薄膜トランジスタのゲートに対して前記第２の駆動回路により前記オン電圧の印加が開始されるタイミングから１つの前記周期に対応する時間までの間は前記第１の信号に等しい信号を前記補助容量線に供給し、
その後の前記周期の１／２に対応する時間までの間は電圧レベルＶｃがＶＬ＜Ｖｃ＜ＶＨの範囲に設定された第２の信号を前記補助容量線に供給し、
さらにその後、前記第１のフレーム期間の直後の第２のフレーム期間において、前記薄膜トランジスタに前記オン電圧の印加が開始されるタイミングまでの間に亘って前記補助容量線をフローティング状態にする第３の駆動回路と、
前記薄膜トランジスタのソースに接続され、前記補助容量線と交差する領域を有する信号線と、
前記補助容量線と前記信号線とが交差している領域において、前記補助容量線と前記信号線との間に絶縁膜を介して上下方向に互いに重なり、前記補助容量線と前記信号線とが交差している交差領域の全体を覆うように設けられ、前記補助容量線と前記信号線とが交差していない領域において、前記補助容量線と互いに重ならないように設けられている寄生容量遮蔽配線と、
を備える、液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は液晶表示装置とその駆動方法に係り、特に、画素の補助容量電極を対向電極とは独立に駆動して画素電圧を向上し得る液晶表示装置及びその駆動方法に関する。

【背景技術】

【0002】

従来の液晶表示装置は、液晶からなる各画素に設けられた薄膜トランジスタ（ＴＦＴ）などのスイッチング素子で液晶へ電圧が印加される。図２１は、従来の液晶表示装置の１画素分１００を模式的に示す図であり、図２２は一行分の画素構造を模式的に示す図である。
画素電極（Ｐｉｘ）１０１は、トランジスタ１０２を介してソース電位に充電される。対向電極（ＣＯＭ）１０３には対向電極を駆動する電圧（Ｖｃｏｍ）が印加され、対向電極１０３と画素電極１０１との電位差が液晶駆動電圧（Ｖｌｃｄ）となる。基板１０４側には補助容量電極（Ｃｓ）１０５が設けられている。補助容量電極１０５は、トランジスタ１０２のゲート電位変動やオフ時のリーク電流に起因して画素電極１０１に生じる電位変動を緩和している。この補助容量電極１０５の配線は通常、ゲート配線と平行に敷設されている。この配線は対向電極１０３と接続される。これにより、補助容量電極１０５の電位は対向電極１０３と共通電位となっている。液晶は、焼き付きや電気分解を防ぐため交流駆動される。

【0003】

図２３は、上記液晶表示装置における駆動波形の一例を示すタイムチャートであり、（Ａ）が対向電極に印加される電圧波形を、（Ｂ）が信号線電圧波形を、（Ｃ）が走査線電圧波形を、（Ｄ）が液晶駆動電圧波形を示している。図示するように、対向電極に印加される電圧波形（Ｖｃｏｍ）及びトランジスタのソース電極に印加される電圧波形（Ｖｓ）は矩形波であり、走査線電圧はトランジスタのゲート電極に印加される電圧（Ｖｇ）である。図２３（Ｃ）に示すように、ゲートにハイレベルの電圧が印加されたときトランジスタは導通し、ゲートに印加される電圧がローレベルになったときトランジスタは非導通（オフ）となる。トランジスタがオフとなる保持期間の間、液晶駆動電圧（Ｖｌｃｄ）は、対向電極に印加される電圧（Ｖｃｏｍ）の波形に合わせて全体が上下するので、液晶駆動電圧はゲートに印加される電圧の周期毎に正及び負の電圧となることで交流駆動される。

【0004】

液晶表示装置の駆動には、交流駆動のために±４〜５Ｖ程度の電圧が必要とされている。図２３に示すように、信号線電圧（Ｖｓ）と対向電極電圧（Ｖｃｏｍ）の矩形波の組み合わせによって、交流駆動用電圧を生成する。これらの信号波形はドライバＬＳＩから供給されている。近年、ＬＳＩの低電圧化が進み、ＶｃｏｍとＶｓとの間の電圧は最大で約４．８Ｖとなっている。この電圧制約は絶対的なものではないが、ドライバＬＳＩからこれ以上の電圧を出力するためには、ＬＳＩの耐圧設計を変更する必要があり、ＬＳＩの面積やコストが大幅に増加する。液晶表示装置の駆動には前述のように約±４〜５Ｖの電圧が必要なのでぎりぎりのバランスといえる。しかし、近年開発されている新モードの液晶表示装置（垂直配向モード、横電界モードのｎ型液晶等）ではその性能を充分に発揮するために５Ｖを超える電圧を必要とするものもあり、現状のＬＳＩでは能力が不足気味になるケースが出てきていた。

【0005】

ところで、特許文献１に開示されている液晶表示装置では、補助容量電極と対向電極とを接続しないで、別に補助容量線駆動回路を設けている。この場合、補助容量は、補助容量電極と画素電極とこれらの電極間に挿入されている絶縁層とから形成される。特許文献１では、補助容量線駆動回路から補助容量電極へ対向電極とは異なる電圧を加える液晶表示装置が開示されている。図２４、図２５及び図２６は、それぞれ特許文献１に開示されている液晶表示装置のブロック図、ゲート信号及び補助容量線駆動信号の波形、画素に印加される波形を示す図である。

【0006】

図２４において点線で示す表示領域１１１は、所定の画像を複数の画素で表示する表示部である。表示部は走査線Ｇ₁、Ｇ₂、Ｇ₃・・・Ｇ_nによって走査され、信号線Ｓ₁、Ｓ₂、Ｓ₃・・・Ｓ_mによって表示信号が与えられる。

【0007】

走査線Ｇ₁、Ｇ₂、Ｇ₃・・・Ｇ_nと信号線Ｓ₁、Ｓ₂、Ｓ₃・・・Ｓ_mとの交差部に薄膜トランジスタ（ＴＦＴ）１１４が配置される。各薄膜トランジスタ１１４のドレインに接続された画素電極部に液晶セル１１５が配置される。トランジスタのゲートは走査線Ｇに接続され、ソースは信号線Ｓに接続される。

【0008】

走査線駆動回路１１６は各走査線Ｇ₁、Ｇ₂、Ｇ₃・・・Ｇ_nを順次に走査して１水平期間毎に１行分の画素列を選択する。信号線駆動回路１１７は各信号線Ｓ₁、Ｓ₂、Ｓ₃・・・Ｓ_mを通して表示信号を出力し、１水平期間内で走査線駆動回路１１６により選択された１行分の液晶セルに対してトランジスタ１１４を介して画素電圧を与える。また各液晶セル１１５を挟んで対向電極１１８とその配線ラインとが第２の透明基板に設けられている。これらの２つの基板は、液晶セル１１５を挟んでいる。

【0009】

対向電極駆動回路１１９は、対向電極１１８を介して全ての液晶セルに共通の対向電極電圧Ｖｃｏｍを印加する。各画素に設けられた補助容量１１２の一端が各トランジスタ１１４のドレインに接続され、他端は走査線毎に異なる補助容量線１１３に接続される。走査線Ｇ₁に対応した補助容量線１１３は補助容量線駆動回路１１０の第１出力端に接続され、走査線Ｇ₂に対応した補助容量線１１３は補助容量線駆動回路１１０の第２出力端に接続される。走査線Ｇ₃〜Ｇ_nに対応した補助容量線１１３も同様に接続される。走査線Ｇ₁〜Ｇ_nに対応して異なるタイミングで補助容量駆動電圧Ｖｓｔ１〜Ｖｓｔｎが補助容量線駆動回路１１０の第１出力端〜第ｎ出力端からそれぞれ出力される。

【0010】

図２５は、特許文献１の液晶表示装置の動作を示すタイミング図である。図２５（Ａ）は各走査線Ｇ₁、Ｇ₂・・・から出力されるゲート信号Ｇ_sig,1、Ｇ_sig,2・・・を示し、図２５（Ｂ）は補助容量線駆動回路１１０から出力される補助容量線駆動電圧Ｖｓｔ１、Ｖｓｔ２・・・の変化を示す。ゲート信号Ｇ_sig,1、Ｇ_sig,2・・・は図２４の走査線駆動回路１１６から出力され走査線を選択するパルスであり、１フレームの繰り返し周期を有している。ゲート信号Ｇ_sigの電圧は１行分の各画素の選択時には電圧Ｖｇｈになり、非選択時には電圧Ｖｇｌに保持される。補助容量線駆動電圧Ｖｓｔ１、Ｖｓｔ２・・・はΔＶｓｔの振幅を持った２値の電圧信号である。図示するように、補助容量１１２を介して各液晶セル１１５の一端に印加される。また走査線Ｇ₁に対する補助容量線駆動電圧Ｖｓｔ１は、ゲート信号Ｇ_sig,1が立ち下がった後、少し遅れて振幅がΔＶｓｔだけ変化する。補助容量線駆動電圧Ｖｓｔ２・・・についても同様に振幅が変化する。

【0011】

図２６は特許文献１の液晶表示装置の各画素に印加される電圧の波形図である。同図に示すゲート信号Ｇ_sigは走査線駆動回路１１６から選択された走査線Ｇｉ（ｉ＝１〜ｎ）に対して出力される。１行分の各画素の選択時には電圧がＶｇｈとなり、非選択時には電圧がＶｇｌになる。直流の対向電極電圧Ｖｃｏｍは対向電極駆動回路１１９から出力される。Ｖｃｏｍは一定である。トランジスタ１１４のドレインから出力される出力電圧Ｖdは、１フレーム周期で出力レベルが対向電極電圧Ｖｃｏｍを中心に正及び負側に変化する。当該ゲートの選択時、その走査線上にある液晶セル１１５の画素電極は、信号線Ｓを介して供給される信号電圧Ｖｓｉｇに充電されるが、トランジスタ１１４の寄生容量であるドレイン−ゲート間の容量Ｃｄｇの影響で、ゲート信号Ｇ_sigがＶｇｈからＶｇｌに変化したとき、出力電圧ＶdがＶｓｉｇより更にＶｐｔだけ低くなった電圧に変化する。その後、図に示すように、補助容量線駆動回路１１０の補助容量駆動電圧ＶstがΔＶst電圧だけ立ち下がると、Ｋ・ΔＶｓｔだけ出力電圧Ｖｄが更に低下する。ここで、Ｋは、容量結合に含まれる容量の値に依存する定数である。こうして、対向電極電圧Ｖｃｏｍと画素電極の電圧Ｖｄの差の電圧Ｖｄｌが液晶セル１１５の駆動電圧として印加される。

【0012】

さらに詳しくは、上記の定数Ｋは次の（１）式で与えられる。
Ｋ＝Ｃｓｔ／（Ｃｌｃ＋Ｃｓｔ＋Ｃｄｇ） （１）
ここで、Ｃｓｔは補助容量１１２の容量、Ｃｌｃは液晶セル１１５の容量、Ｃｄｇはトランジスタ１１４のドレイン−ゲート間の寄生容量である。

【0013】

次のフレームで同一走査線の各液晶セル１１５に表示信号を書き込むときは、当該走査線Ｇ_iの再度の選択時に、当該画素（ｉ，ｊ）の液晶セル１１５に対して信号線Ｓ_jを介して供給される信号電圧Ｖｓｉｇにより充電を行う。Ｖｓｉｇは、Ｖｃｏｍのレベルを中心として、実質的に対称な波形を有している。図２６に示すように、トランジスタ１１４においてドレイン−ゲート間の寄生容量Ｃｄｇの影響で、ゲート信号Ｇ_sig,iの電圧がＶｇｈからＶｇｌに変化したとき、出力電圧ＶｄがＶｐｔだけ低下する。その後、補助容量線駆動回路１１０の補助容量駆動電圧ＶｓｔがΔＶｓｔだけ立ち上がると現在の電圧からＫ・ΔＶｓｔだけ出力電圧Ｖｄが上昇する。ここで、Ｋは上記定数である。この後は上昇した電圧が保持され、出力電圧Ｖｄと対向電極電圧Ｖｃｏｍとの差が駆動電圧Ｖｄｌとして液晶セル１１５に印加される。このように、液晶パネルが１フレ−ム周期で交流駆動される。

【0014】

図２５に示すように対向電極電圧Ｖｃｏｍに対して出力電圧Ｖｄが低くなる場合は、補助容量線駆動回路１１０からの信号により出力電圧Ｖｄは（Ｖｓｉｇ＋Ｖｐｔ）より更にＫ・ΔＶstだけ対向電極電圧Ｖｃｏｍに対して低い方向にシフトする。また、対向電極圧Ｖｃｏｍに対し出力電圧Ｖｄが高くなる場合は、補助容量線駆動回路１１０からの信号により出力電圧Ｖｄは（Ｖｓｉｇ−Ｖｐｔ）より更にＫ・ΔＶｓｔだけ対向電極電圧Ｖｃｏｍに対して高い方向にシフトする。

【0015】

従って、特許文献１によれば、液晶セル１１５を黒表示するため、駆動電圧ＶｄｌをＶｄｌ０より高い値Ｖｄｌ１に設定した場合、所定の駆動電圧Ｖｄｌ１に対する信号電圧Ｖｓｉｇの値を小さくできる。このように、液晶セル１１５に与える出力電圧ＶｄがＫ・ΔＶｓｔだけ対向電極電圧Ｖｃｏｍから離れる方向にシフトするため、信号線の振幅Ｖｓｐｐ’は、従来の液晶セルにおける信号線の振幅Ｖｓｐｐより小さくすることができる。

【0016】

特許文献１に記載の補助容量電極の駆動方法では、対向電極には直流電圧が印加され、補助容量電極の電位を対向電極とは独立にフレーム周期に同期させて駆動することで、液晶駆動電圧（Ｖｌｃｄ）の向上が図られている。しかしながら、補助容量線駆動回路１１０からの出力信号Ｖst１は△Ｖstの振幅を持った２値の電圧信号であり、ゲート信号Ｇ_sig,1が立ち下がった後、少し遅れて振幅をΔＶstだけ変化させている。従って、走査線Ｇ₁に対する補助容量線駆動電圧Ｖst１を、走査線Ｇ₁がオンとなる周期からずれた波形とする必要がある。このため、補助容量線駆動回路の信号は、信号線、走査線及び対向電極に印加される何れの波形とも異なるために、その回路構成が複雑であった。

【先行技術文献】

【特許文献】

【0017】

【特許文献1】特開２００１−２５５８５１号公報

【発明の概要】

【発明が解決しようとする課題】

【0018】

図２３に示した従来の液晶表示装置では、液晶駆動電圧（Ｖｌｃｄ）が信号線電圧（Ｖｓ）と対向電極電圧（Ｖｃｏｍ）の矩形波の組み合わせで印加される。このため、液晶駆動電圧を上昇させる必要がある場合には、出力電圧の大きい駆動用ＬＳＩが必要となってくる。出力電圧の大きい駆動用ＬＳＩを使用しないで信号線電圧を大きくするためには、特許文献１のように補助容量電極を駆動して液晶駆動電圧を向上させることが考えられるが、特許文献１の場合には対向電極を直流電圧で駆動しているので、対向電極電圧を矩形波で駆動する場合には直ちには適用できない。このため、図２３に示した従来の液晶表示装置では、対向電極電圧を矩形波で駆動すると共に、補助容量を駆動して液晶駆動電圧を向上させるための具体的な回路構成や駆動方法が得られていないという課題がある。

【0019】

上記課題に鑑み、本発明は、画素内部に昇圧用電極を設け、チャージポンプと類似の動作をさせる駆動をより容易な構成で行い、液晶表示用のドライバＬＳＩの出力電圧を越える画素電圧を得ることができる液晶表示装置を提供することを一目的とする。本発明の他の目的は、この液晶表示装置の駆動方法を提供することにある。

【課題を解決するための手段】

【0021】

上記目的を達成するため、請求項１に記載の本発明の液晶表示装置の駆動方法は、薄膜トランジスタのドレインに画素電極が接続され、前記画素電極と対向電極との間に液晶層が形成されるとともに、前記画素電極と補助容量線との間に補助容量が形成された液晶表示装置の駆動方法であって、前記液晶表示装置は、前記薄膜トランジスタのソースに接続され、前記補助容量線と交差する領域を有する信号線と、前記補助容量線と前記信号線とが交差している領域において、前記補助容量線と前記信号線との間に絶縁膜を介して上下方向に互いに重なるように設けられ、前記補助容量線と前記信号線とが交差していない領域において、前記補助容量線と互いに重ならないように設けられている寄生容量遮蔽配線と、を有し、一定期間毎に電圧レベルが第１の電圧レベルＶＬと第２の電圧レベルＶＨとの間で交互に切り換わる第１の信号を、前記対向電極に供給し、連続する２つの前記一定期間を１つの周期とし、前記周期を複数含む一つのフレーム期間に、前記薄膜トランジスタをオン状態にするオン電圧と、前記薄膜トランジスタをオフ状態にするオフ電圧とを、前記薄膜トランジスタのゲートに、それぞれ１回供給し、連続する複数の前記フレーム期間の各々において、前記オン電圧と前記オフ電圧の供給を行い、前記オン電圧を継続印加する期間を前記一定期間とし、第１のフレーム期間において、前記薄膜トランジスタのゲートに対して前記オン電圧の印加が開始されるタイミングから１つの前記周期に対応する時間までの間は前記第１の信号に等しい信号を前記補助容量線に供給し、その後の前記周期の１／２に対応する時間までの間は電圧レベルＶｃがＶＬ＜Ｖｃ＜ＶＨの範囲に設定された第２の信号を前記補助容量線に供給し、さらにその後、前記第１のフレーム期間の直後の第２のフレーム期間において、前記薄膜トランジスタに前記オン電圧の印加が開始されるタイミングまでの間に亘って前記補助容量線をフローティング状態にし、前記寄生容量遮蔽配線に固定電位の電圧及び前記第１の信号の何れか一方を印加することを特徴とする。

【0022】

また、請求項３に記載の本発明の液晶表示装置の駆動方法は、請求項３に記載の液晶表示装置の駆動方法であって、前記第２の信号は、電圧レベルＶｃが（ＶＬ＋ＶＨ）／２に設定されていることを特徴とする。

【0024】

また、請求項３に記載の本発明の液晶表示装置は、薄膜トランジスタのドレインに画素電極が接続され、前記画素電極と対向電極との間に液晶層が形成されるとともに、前記画素電極と補助容量線との間に補助容量が形成された液晶表示装置あって、一定期間毎に電圧レベルが第１の電圧レベルＶＬと第２の電圧レベルＶＨとの間で交互に切り換わる第１の信号を、前記対向電極に供給する第１の駆動回路と、連続する２つの前記一定期間を１つの周期とし、前記周期を複数含む一つのフレーム期間に、前記薄膜トランジスタをオン状態にするオン電圧と、前記薄膜トランジスタをオフ状態にするオフ電圧とを、前記薄膜トランジスタのゲートに、それぞれ１回供給し、前記オン電圧を前記一定期間に継続印加し、連続する複数の前記フレーム期間の各々において前記オン電圧と前記オフ電圧の供給を行う第２の駆動回路と、第１のフレーム期間において、前記薄膜トランジスタのゲートに対して前記第２の駆動回路により前記オン電圧の印加が開始されるタイミングから１つの前記周期に対応する時間までの間は前記第１の信号に等しい信号を前記補助容量線に供給し、その後の前記周期の１／２に対応する時間までの間は電圧レベルＶｃがＶＬ＜Ｖｃ＜ＶＨの範囲に設定された第２の信号を前記補助容量線に供給し、さらにその後、前記第１のフレーム期間の直後の第２のフレーム期間において、前記薄膜トランジスタに前記オン電圧の印加が開始されるタイミングまでの間に亘って前記補助容量線をフローティング状態にする第３の駆動回路と、前記薄膜トランジスタのソースに接続され、前記補助容量線と交差する領域を有する信号線と、前記補助容量線と前記信号線とが交差している領域において、前記補助容量線と前記信号線との間に絶縁膜を介して上下方向に互いに重なるように設けられ、前記補助容量線と前記信号線とが交差していない領域において、前記補助容量線と互いに重ならないように設けられている寄生容量遮蔽配線と、を備えることを特徴とする。

【発明の効果】

【0031】

本発明の液晶表示装置及びその駆動方法によれば、補助容量駆動回路により画素の補助容量を対向電極とは独立に駆動させることができ、簡単な構成で画素の電位を昇圧させることができ、ドライバ用ＬＳＩの出力電圧を上げずに画素のコントラストの向上を図ることができる。補助容量駆動回路は、液晶表示装置内の走査信号や対向電極配線の信号を用いることができるため低コストで画素のコントラストを向上させることができる。

【図面の簡単な説明】

【0032】

【図1】本発明の液晶表示装置の構成を示すブロック図である。

【図2】本発明の第１実施形態としてのカラー液晶表示装置における第１の基板の一部の透過平面図を示す図である。

【図3】（Ａ）は図２のＸ−Ｘ線に沿う断面図であり、（Ｂ）は図２のＹ−Ｙ線に沿う部分における第２の基板を含む断面図を示している。

【図4】１行３列の画素構造の等価回路を示すブロック図である。

【図5】本発明に係る液晶表示装置１の駆動方法の一例を示す波形で、それぞれ、（Ａ）が対向電極用駆動信号を、（Ｂ）が補助容量線用駆動信号を、（Ｃ）が信号線用駆動信号を、（Ｄ）が走査線用駆動信号を、（Ｅ）が画素電極の電圧と共に画素に印加される電圧（画素電極と対向電極との電圧差）を示している。

【図6】画素補助容量と補助容量とを別々に設ける場合のブロック図を示す。

【図7】（Ａ）は画素構造の平面図、（Ｂ）は断面図を示している。

【図8】本発明の液晶表示装置の第２の実施形態を示すブロック図である。

【図9】１画素の等価回路を模式的に示す図である。

【図10】本発明の液晶表示装置の駆動方法を示す波形であり、それぞれ、（Ａ）が対向電極用駆動信号を、（Ｂ）が第２の共通電極用駆動信号（Ｖｃｏｍ２）を、（Ｃ）が信号線用駆動信号を、（Ｄ）が走査線Ｇ₁の駆動信号を、（Ｅ）が走査線Ｇ₂の駆動信号を、（Ｆ）が走査線Ｇ₃の駆動信号を、（Ｇ）が補助容量線に印加される補助容量線駆動信号を、（Ｈ）が当該画素の画素電極における電圧と、画素電極と対向電極との間に生じる液晶セルの電圧差と、を示している。

【図11】画素補助容量と補助容量とを別々に設ける場合のブロック図を示す。

【図12】図１１の具体的な画素構造を示す図であり、（Ａ）は画素構造の平面図、（Ｂ）は断面図である。

【図13】図２に示した画素の信号線と補助容量線との交差部を示す断面模式図である。

【図14】液晶表示装置において、寄生容量Ｃｓｔを含む等価回路を示す図である。

【図15】画素の変形例の構成を示す部分透視平面図である。

【図16】図１５のＸ−Ｘ線に沿った断面図を示している。

【図17】画素における寄生容量遮蔽配線の追加によって寄生容量遮蔽配線と信号線の交差部に生じる容量を示す断面模式図である。

【図18】画素の構成を示す部分透視平面図である。

【図19】図１８のＸ−Ｘ線に沿った断面図を示している。

【図20】画素における寄生容量遮蔽配線と信号線との交差部に生じる容量を示す断面模式図である。

【図21】従来の液晶表示装置の１画素分の構造を模式的に示す図である。

【図22】一行分の画素構造を模式的に示す図である。

【図23】画素に印加される波形を示す図である。

【図24】特許文献１で開示される液晶表示装置のブロック図である。

【図25】特許文献１の液晶表示装置の動作を示すタイミング図であり、（Ａ）は各走査線から出力されるゲート信号を示し、（Ｂ）は補助容量線駆動回路から出力される補助容量線駆動電圧の変化を示す。

【図26】特許文献１の液晶表示装置の各画に印加される電圧の波形図である。

【発明を実施するための形態】

【0033】

以下、図面を参照してこの発明の実施の形態を詳細に説明する。各図において同一又は対応する部材には同一符号を用いる。
図１は本発明の液晶表示装置１の構成を示すブロック図であり、図２〜４は本発明の液晶表示装置１における表示部１０の一例を示している。
図１に示すように、本発明の液晶表示装置１は、点線で囲んだ表示部１０と、表示部１０の周辺に、走査線駆動回路２０と信号線駆動回路２２と対向電極駆動回路２４と補助容量線駆動回路２６と、が配置されて構成されている。

【0034】

液晶表示装置１は、図示しない第１の透明基板上に複数の行からなる走査線及び複数の列からなる信号線が配設され、走査線と信号線との交差部にスイッチング素子１２が配設され、スイッチング素子１２の出力端に接続された画素電極１３と対向電極１４との間には液晶セルからなる画素１５が配設され、スイッチング素子１２の出力端に補助容量１６の一端が接続されている。ここで、行は１≦ｉ≦ｍの任意の自然数からなり、列は１≦ｊ≦ｎの任意の自然数からなる。なお、ｉ行ｊ列のスイッチング素子１２は、スイッチング素子１２_ijと表記する。

【0035】

図示の場合、表示部１０は、ｍ行×ｎ列のマトリクス状に配列された複数の画素１５を有している。この場合、各行の画素１５に配置されるスイッチング素子１２の各ゲート電極（制御電極とも呼ぶ）は互いに接続されて、ゲート電極配線を形成している。従って、１，２，３〜ｍ行の各ゲート電極配線は、それぞれ走査線駆動回路２０の走査線Ｇ₁，Ｇ₂，Ｇ₃〜Ｇ_mに接続し、走査される。

【0036】

各列の画素１５に配置されるスイッチング素子１２において、ソース電極（第１主電極とも呼ぶ）は互いに接続されて、ソース電極配線を形成している。従って、１，２，３〜ｎ列のソース電極配線は、それぞれ信号線駆動回路２２の信号線Ｓ₁，Ｓ₂，Ｓ₃〜Ｓ_nに接続されており、表示用信号が印加される。

【0037】

対向電極１４と各スイッチング素子１２のドレイン電極（第２主電極とも呼ぶ）に接続された画素電極１３との間に液晶セル１５が配置される。スイッチング素子１２は、例えばトランジスタである。トランジスタ１２は、図示しない第１の透明基板上にアモルファスシリコンや低温ポリシリコンを用いて作製された薄膜トランジスタを用いることができる。上記したように、トランジスタ１２のゲートは走査線に接続され、ソースは信号線Ｓに接続されている。各液晶セル１５を挿んで対向電極１４と対向電極１４の配線が図示しない第２の透明基板に設けられている。

【0038】

走査線駆動回路２０は、各行の走査線に対しスイッチング素子１２がオンとなるオン期間及びオフとなる保持期間を有する走査線用駆動信号を出力する。走査線駆動回路２０は、各走査線Ｇ₁，Ｇ₂，Ｇ₃〜Ｇ_mを順次に走査することで１水平期間毎に１行分の画素列を選択する。

【0039】

信号線駆動回路２２は、各列の信号線に対してスイッチング素子１２のオン期間とほぼ同期する所定のタイミングの信号線用駆動信号を出力する。つまり、各信号線Ｓ₁，Ｓ₂，Ｓ₃〜Ｓ_nを通して表示信号を出力する。１水平期間内で走査線駆動回路２０により選択された１行分の液晶セルに対して、信号線駆動回路２２はトランジスタ１２を介して画素電圧を出力する。

【0040】

対向電極駆動回路２４は対向電極用駆動信号を出力し、図示しない第２の透明基板に形成された対向電極１４を介して全ての液晶セル１５に共通の対向電極電圧（Ｖｃｏｍ）を印加する。

【0041】

トランジスタ１２のドレインが接続される画素電極１３に補助容量１６の一端が接続され、この補助容量１６の他端は、補助容量線駆動回路２６に接続されている。図１に示すように、つまり、各行の画素１５に配設される補助容量１６の他端は共通に配線され、補助容量線駆動回路２６に接続される補助容量線を形成している。従って、１，２，３〜ｍ行の補助容量線は、それぞれ補助容量線駆動回路２６の第１出力端子〜第ｍ出力端子に接続される。第１出力端子〜第ｍ出力端子からは、それぞれＶｃｓ１〜Ｖｃｓｍが出力される。
なお、上記の場合には液晶表示装置１を白黒表示として説明しているカラー表示に対応した画素でもよい。

【0042】

図２は、本発明の第１の実施形態としてのカラー液晶表示装置1における第１の基板４１の一部を示す透過平面図であり、図３（Ａ）は図２のＸ−Ｘ線に沿う断面図、図３（Ｂ）は図２のＹ−Ｙ線に沿う部分における第２の基板４２を含む断面図を示している。

【0043】

図２に示すように、第１の基板４１上には複数の走査線４４、複数の信号線４５がそれぞれ行方向、列方向に延びて設けられている。両線４４，４５の各交差部近傍には、両線４４，４５に接続された薄膜トランジスタ４６とこの薄膜トランジスタ４６によって駆動される画素電極４７とが配置されている。また、画素電極４７を挾んで走査線４４とは反対側に補助容量線４８が画素電極４７と重ね合わされて行方向に沿って設けられている。

【0044】

図３（Ｂ）に示すように、このカラー液晶表示装置1では、第１の基板４１とこの第１の基板４１の上方に位置する対向基板となる第２の基板４２とがほぼ方形枠状のシール材（図示せず）を介して貼り合わされ、シール材と両基板４１，４２との間に画成された空間に液晶４３が封入されている。

【0045】

次に、薄膜トランジスタ４６等の具体的な構造について図３（Ａ）を参照して説明する。第１の基板４１の上面、すなわち第２の基板４２との対向面の一方の所定の箇所にはゲート電極５１を含む走査線４４が設けられ、他方の所定箇所には補助容量線４８が設けられ、その上面全体にはゲート絶縁膜５２が設けられている。

【0046】

ゲート絶縁膜５２の上面の所定箇所には真性アモルファスシリコンからなる半導体薄膜５３が設けられている。半導体薄膜５３の上面において、半導体薄膜５３とゲート電極５１との交差部よりも所定量内側には、チャネル保護膜５４が設けられている。チャネル保護膜５４の上面両側およびその両側における半導体薄膜５３の上面にはｎ型アモルファスシリコンからなるコンタクト層５５，５６が設けられている。

【0047】

一方のコンタクト層５５の上面にはドレイン電極５７が設けられている。他方のコンタクト層５６の上面およびゲート絶縁膜５２の上面の所定の箇所にはソース電極５８を含む信号線４５が設けられている。

【0048】

ゲート電極５１、ゲート絶縁膜５２、半導体薄膜５３、チャネル保護膜５４、コンタクト層５５、５６、ドレイン電極５７およびソース電極５８により、薄膜トランジスタ４６が構成されている。

【0049】

薄膜トランジスタ４６等を含むゲート絶縁膜５２の上面全体には絶縁材料からなるオーバーコート膜５９が設けられている。このオーバーコート膜５９は平坦化膜であってもよい。オーバーコート膜５９のドレイン電極５７の所定箇所に対応する部分にはコンタクトホール６０が設けられている。オーバーコート膜５９の上面の所定箇所には、画素電極４７が設けられている。画素電極４７はＩＴＯからなる透明電極で形成されている。画素電極４７はコンタクトホール６０を介してドレイン電極５７に接続されている。

【0050】

次に、第２の基板４２について図３（Ｂ）を参照して説明する。第２の基板４２の下面（第１の基板４１との対向面）の各所定箇所にはブラックマトリクス６１およびＲ、Ｇ、Ｂのカラーフィルタ要素６２Ｒ、６２Ｇ、６２Ｂが設けられている。このうちカラーフィルタ要素６２Ｒ、６２Ｇ、６２Ｂは、対応する画素電極４７に対向して設けられている。

【0051】

ブラックマトリクス６１及びカラーフィルタ要素６２Ｒ、６２Ｇ、６２Ｂの下面には、ＩＴＯからなる透明電極で対向電極６３が形成されている。画素電極４７とこれに対向配置した対向電極６３との間に封入される液晶４３によって画素容量部が形成されている。この場合、画素電極４７の面積は同じであるので、画素容量部の画素容量は同じである。

【0052】

ここで、図２に示すように、補助容量線４８のうち画素電極４７と重ね合わされた部分は各画素に設けられる補助容量電極４８ａとなっている。そして、この重ね合わされた部分によって図１に示す補助容量１６が形成されている。つまり、補助容量１６は、図２及び図３に示したカラー液晶表示装置1では、第１の基板４１上に設けた配線の一部である補助容量電極４８ａと、この配線上に設けた絶縁膜５２，５９と、この絶縁膜５２，５９上に設けた透明電極からなる画素電極４７と、により形成されている。

【0053】

一方、各カラーフィルタ要素６２Ｒ、６２Ｇ、６２Ｂに対応する各画素電極４７は、オーバーコート膜５９上に設けられているため、同一の平面上に配置されている。従って、Ｒ、Ｇ、Ｂの各画素におけるギャップの寸法はｄである（図３（Ｂ）参照）。

【0054】

図１の画素１５に接続されるスイッチング素子１２である薄膜トランジスタは勿論のこと、走査線駆動回路２０、信号線駆動回路２２、補助容量線駆動回路２６の少なくとも１回路又は全ての回路は、図２〜図３の液晶表示装置１上に形成することができる。例えば、薄膜トランジスタ１２及び上記の各駆動回路は、低温ポリシリコンを用いて第１の透明基板４１に形成され、ＴＦＴアレイ基板が構成される。ここで、第１の基板４１と第２の基板４２との間隙に液晶４３が充填される。
なお、補助容量１６は、図２及び図３に示したカラー液晶表示装置1では、第１の基板４１上に設けた補助容量電極４８ａと絶縁膜５２，５９と画素電極４７とにより形成されているが、カラー液晶表示装置１の画素構造に応じて他の構造を用いてもよい。

【0055】

図４は、１行３列の画素構造の等価回路を示すブロック図であり、Ｃｌｃは画素容量を、Ｃｃｓは補助容量１６を示している。スイッチング用素子１２の添え字は行及び列を示し、１行目の補助容量線をＣＳ１で示している。

【0056】

いま、信号線及び対向電極に対して矩形波信号が印加されることで、走査線が選択され、走査線（Ｇ₁）に接続される画素１５のスイッチング素子１２がオン状態となって画素電極１３に表示信号に基づく電圧が印加される。即ちオン状態において、図１に示す補助容量線駆動回路２６は、補助容量１６の他端、つまり、補助容量電極１７に対して対向電極用駆動信号の第１周期には第１の電圧を印加する。続いて、対向電極用駆動信号の第１周期の後のｐ＋１／２周期（ここで、ｐは０又は自然数）には第２の電圧を印加し、ｐ＋１／２周期の後の保持期間中を開状態とする信号を出力する。この対向電極用駆動信号は、各行の走査線用駆動信号に合わせて所定のタイミングで出力される。
これにより、画素電極１３と対向電極１４との電位差の絶対値を増加させることができる。

【0057】

図５は本発明に係る液晶表示装置１の駆動方法の一例を示す波形で、それぞれ、（Ａ）が対向電極用駆動信号を、（Ｂ）が補助容量線用駆動信号を、（Ｃ）が信号線用駆動信号を、（Ｄ）が走査線用駆動信号を、（Ｅ）が画素電極１３の電圧と共に画素１５に印加される電圧（画素電極１３と対向電極１４との電圧差）を示している。
図５（Ａ）に示すように、対向電極用駆動信号は、走査線用駆動信号のパルス幅に対応して、ハイレベル（ＶｃｏｍＨ）及びローレベル（ＶｃｏｍＬ）の振幅を繰り返す矩形波であり、走査線用駆動信号がオンとなるｔ０〜ｔ１及びｔ５〜ｔ６ではそれぞれ、ハイレベル（ＶｃｏｍＨ）及びローレベル（ＶｃｏｍＬ）の振幅を有するような波形である。図５（Ｃ）に示した波形は、液晶に最大電圧を与える場合の信号線用駆動信号の一例である。図５（Ｄ）に示すように、走査線用駆動信号は矩形波であり、ｔ０〜ｔ１及びｔ５〜ｔ６の期間が充電期間となる所謂ハイレベルの振幅と、ｔ１〜ｔ５及びｔ６〜ｔ１０の期間が保持期間となるローレベルの振幅とを有している。ｔ１〜ｔ５の時間周期においては、図に示す数周期ではなく、数百以上のパルスで占められていることに注意すべきである。同様に、対向電極用駆動信号Ｖｃｏｍのレベルは、ｔ５〜ｔ６の時間周期においては、ｔ１〜ｔ２の時間周期とは反転した信号になることに注意すべきである。これは、各フレームで繰り返される。

【0058】

ここで、対向電極用駆動信号、補助容量線用駆動信号及び信号線用駆動信号において、ｔ０〜ｔ２を第１の周期、ｔ２〜ｔ４を第２の周期と呼ぶ。また、走査線用駆動信号の１周期は、スイッチング素子１２を導通状態とするオン期間（充電期間とも呼ぶ）とスイッチング素子１２を非導通状態のオフとする保持期間とからなる。

【0059】

補助容量線用駆動信号について説明する。
図５（Ｂ）に示すように、補助容量線用駆動信号Ｖｃｓは、走査線用駆動信号が充電期間（ｔ０〜ｔ１の期間）のとき第１の電圧、つまり、対向電極１４に印加される電圧ＶｃｏｍＨと同じ電圧Ｖｃｓ１（Ｖｃｓ１＝ＶｃｏｍＨ）であり、ｔ１〜ｔ２のとき対向電極１４に印加される電圧と同じＶｃｏｍＬであり、次のｔ２〜ｔ３のとき対向電極１４に印加される電圧ＶｃｏｍＨとは異なる第２の電圧（Ｖｃｓ２）である。ｔ３〜ｔ５のとき、補助容量１６は補助容量線駆動回路２６によりフローティング状態となる。つまり、各走査線が選択され、走査線（Ｇ₁）に接続される画素１５のスイッチング素子１２がオン状態となり画素電極１３に表示信号に基づく電圧が印加されたとき、補助容量線駆動回路２６は、各補助容量線に対して対向電極用駆動信号の第１周期には第１の電圧を印加する。次に、対向電極用駆動信号のオン期間（ｔ０からｔ２）の次の半周期（ｔ２〜ｔ３）には、補助容量線駆動回路２６は各補助容量線に対してこの半周期に同期した別の第２の電圧を印加し、この半周期の後の保持期間（ｔ３〜ｔ６）では開状態とする信号を出力する。補助容量線駆動回路２６は、各行の走査線用駆動信号毎に各行の補助容量線に対して上記の電圧信号を印加する。

【0060】

これにより、画素１５で生じた電圧差は次の書き込みまで保持される。このように、補助容量線４８と対向電極１４へそれぞれ印加されるＶｃｏｍとＶｃｓは、何れも走査信号のパルス間の間、５０％デュティーの矩形波である。選択／充電動作は、走査線信号Ｖｇ（ｔ０〜ｔ１）がハイレベルのときに行われる。ＶｃｏｍとＶｃｓのレベルが、ｔ２〜ｔ３の期間の充電の後、ローレベルに戻ると、Ｖｃｓは、ハイレベルからローレベルに変化し、液晶４３には大きな電圧差が生じる。この後（ｔ３以降）、補助容量線４８の電圧Ｖｃｓは、画素１５の液晶４３に生じた大きな電圧差を維持するためにフローティング状態にされる。画素１５を交流（ＡＣ）モードで駆動するために、これらの信号のハイレベルとローレベルの役割は、次のフレームで反転される。従って、次のフレーム（図５のｔ５〜ｔ１０参照）では、Ｖｃｓのレベルは、ｔ５〜ｔ１０の期間においてＶｃｏｍＬから高い電圧となる。
なお、第２の電圧を印加する期間は半周期に限らず、ｐ＋１／２周期（ここで、ｐは０又は自然数）としてもよい。以下の説明においては、第２の電圧を印加する期間は半周期として説明する。

【0061】

図５（Ｂ）に示すように、補助容量線用駆動信号は、ｔ５〜ｔ６のとき、つまり、走査線用駆動信号が充電期間のとき、対向電極１４に印加される電圧と同じ電圧ＶｃｏｍＬであり、ｔ６〜ｔ７のとき対向電極１４に印加される電圧と同じ第１の電圧Ｖｃｓ１（Ｖｃｓ１＝ＶｃｏｍＨ）であり、次のｔ７〜ｔ８のとき対向電極１４に印加される電圧（ＶｃｏｍＬ）とは異なる第２の電圧（Ｖｃｓ２）である。ｔ８〜ｔ１０のとき補助容量１６の他端、つまり、補助容量電極１７を含む補助容量線４８は補助容量線駆動回路２６によりフローティング状態とされる。

【0062】

本発明の駆動方法の動作原理をさらに詳しく説明する。
対向電極１４と画素電極１３との間の容量（Ｃｌｃ）と、画素電極１３と捕助容量電極１７との聞の容量（Ｃｃｓ）は、液晶の誘電率変化を考慮しなければ一定である。さらに、画素電極１３と補助容量電極１７との間の容量（Ｃｃｓ）も一定である。画素１５の充電が終了したときの画素電極１３の電位をＶｐｉｘｌ、充電中の対向電極１４の電位をＶｃｏｍＷ、充電中の補助容量電極１７の電位をＶｃｓｌとすると、画素電極１３（Ｐｉｘ）には、
Ｑ＝Ｃｌｃ×（Ｖｐｉｘ１−ＶｃｏｍＷ）＋Ｃｃｓ×（Ｖｐｉｘｌ−Ｖｃｓｌ）
で示す電荷が充電されている。画素１５の充電（例えば、図５のｔ１参照）が終了すれば画素１５のトランジスタ１２がオフになるため、画素１５はフローティング状態となり、このＱは次の充電まで一定のまま保持される。従来例では、この状態からＶｐｉｘを含めた全体の電位が、対向電極１４の電位に合わせて図１５のように振動する。

【0063】

ここで、補助容量電極１７の電圧のみＶｃｓｌからＶｃｓ２に変化させると、ＱとＣｌｃ、Ｃｃｓが一定であるため、充電直後とは電位開係が変化する。変化後の画素電位をＶｐｉｘ２とすると、
Ｑ＝Ｃｌｃ×（Ｖｐｉｘｌ−ＶｃｏｍＷ）＋Ｃｃｓ×（Ｖｐｉｘｌ−Ｖｃｓｌ）
＝Ｃｌｃ×（Ｖｐｉｘ２−ＶｃｏｍＷ）＋Ｃｃｓ×（Ｖｐｉｘ２−Ｖｃｓ２）
の関係が成り立ち、このため画素電極の電位Ｖｐｉｘは
Ｖｐｉｘ２−Ｖｐｉｘｌ＝Ｃｃｓ／（Ｃｌｃ＋Ｃｃｓ）×（Ｖｃｓ２−Ｖｃｓｌ）だけ変化する。液晶に印加される電圧はＶｐｉｘ−Ｖｃｏｍなので、Ｖｐｉｘ２−Ｖｐｉｘｌ＞０、すなわちＶｃｓ２−Ｖｃｓｌ＞０（図５のｔ７〜ｔ８参照）であるようにＶｃｓ２を設定すれば画素１５の電圧が昇圧されることになる。Ｖｃｓ２＜Ｖｃｓｌ（図５のｔ２〜ｔ３参照）であれば降圧となる。これはＬＳＩ内部で昇圧に用いられているチャージポンプと類似の現象であるが、Ｖｃｏｍという電位が関与する点が異なる。

【0064】

補助容量電極１７には、画素１５の充電時にＶｃｓｌ（Ｖｃｏｍ相当）を与え、その１周期後（即ち、対向電極の電位が充電時と同電位になったとき）のｔ２〜ｔ３（又はｔ７〜ｔ８）のときにＶｃｓ２を与える。これ以外のタイミングでは、補助容量電極１７の駆動電源は、補助容量電極１７を開状態、つまり高インピーダンスにして補助容量線をフローティング状態とする。このような駆動を行うことで、Ｖｃｓ２の印加による画素電圧（Ｖｐｉｘ）の昇圧状態を保持期間中維持することが可能になる。すなわち、ドライバＬＳＩの電圧制限内のＶｃｓ１、Ｖｃｓ２を使用しながら画素１５の電位を昇圧して、４．８Ｖを超えることが可能になる。
ここでポイントとなるのが、補助容量電極１７の電圧をＶｃｓｌからＶｃｓ２に変化させるとき、Ｖｃｏｍが画素１５の充電時と同じ電位であることである。Ｖｃｓｌ、Ｖｃｓ２が共にドライバＬＳＩから供給可能な電圧（Ｖｓとの差が４．８Ｖ以内）であることはこのタイミングで実現できる。対向電極駆動用信号の第１周期の後のｐ＋１／２周期（ｐは０又は自然数）とは、この条件が満たされる周期を示している。

【0065】

第１の実施形態では、補助容量電極１７の電位を変化させて、これによって画素電位を押し上げるチャージポンプ類似の回路動作としたので、ＬＳＩの出力電圧以上の電圧で液晶を駆動することが可能になる。これにより補助容量線４８を対向電極配線から独立させたので、このような昇圧動作に必要な信号を自由に印加できる。

【0066】

第１の実施形態では、一例として、補助容量電極１７をドライバＬＳＩからの配線で駆動するようにしたが、表示エリアに隣接してアモルファスのシリコン又はポリシリコンからなる薄膜トランジスタを用いた駆動回路を作り込み、これで駆動しても良い。この場合、薄膜トランジスタ１２や液晶の表示部１０周辺の配線数が減少するためＬＳＩを大きくしなくても良いという効果を得られる。

【0067】

第１の実施形態では、補助容量１６の昇圧を補助容量電極１７へ印加する電圧変化で行っている。従来の画素補助容量の構成は同一にしたままで、補助容量１６として別電極を追加することでも同様の効果を得ることができる。図６、図７（Ａ）、（Ｂ）は、本発明の別の実施形態を示している。
図６は、補助容量１６と画素補助容量１８とを別々に設けた場合のブロック図を示し、図７（Ａ）、（Ｂ）は具体的な画素構造を示す図である。
図６に示すように、補助容量は第１及び第２の補助容量１６，１８からなっている。この構成の場合には、第１の補助容量１６を単に補助容量と呼び、第２の補助容量を画素補助容量１８と呼ぶ。補助容量１６を形成する他端の補助容量電極１７がＣＳ端子に接続され、画素補助容量１８の他端の電極がＣＯＭ電極（対向電極１４にも接続される）に接続されているので、補助容量１６と画素補助容量１８との電極には独立に電圧が印加される。つまり、補助容量１６及び画素補助容量１８の一端が画素電極１３に共通に接続され、補助容量１６と画素補助容量１８との他端はそれぞれ個別に配設されている。補助容量１６の他端が補助容量線駆動回路２６に接続されると共に、画素補助容量１８の他端が対向電極１４に接続されている。つまり、画素補助容量１８は画素１５と並列に接続される。

【0068】

図７において、（Ａ）は画素構造の平面図であり、（Ｂ）はその断面図を示している。この場合、各行の画素１５に配設される補助容量１６の他端には補助容量電極１７が形成され、各補助容量電極１７が補助容量線４８によって相互に接続されている。この補助容量１６の電極配線は、画素補助容量１８の電極配線と平行に配設することができる。従って、パターンレイアウトの上で自由度が増える利点がある。例えば、補助容量１６及び画素補助容量１８を形成するための対向する電極のパターンをそれぞれ任意に設計する。これにより、画素に蓄積させる電荷の保持するための蓄積容量を十分にし、同時に、液晶セル１５に印加される電圧（Ｖｐｐ、ピーク間電圧）を昇圧するような補助容量１６を形成することができる。

【0069】

図８は、本発明の液晶表示装置３０における第２の実施形態を示すブロック図である。補助容量線駆動回路２６は、各走査線（Ｇ₁〜Ｇ_m）で駆動される補助容量１６毎に接続される第１及び第２の補助容量駆動用トランジスタ３１，３２を含んで構成されている。
走査線駆動回路２０の各走査線に接続されるｎ個の画素電極１３は、補助容量１６の一端が接続され、補助容量１６の他端が共通電極として形成されている。この共通電極は、走査線駆動回路２０の本数分だけ設けられている。この補助容量１６の共通電極からなる配線を補助容量線（Ｃｓ１〜Ｃｓｍ）４８と呼ぶ。つまり、補助容量線４８のそれぞれは、１本ずつ分離された状態となり、その両端に設けた第１及び第２の補助容量駆動用トランジスタ３１，３２で駆動される。

【0070】

第１の補助容量駆動用トランジスタ３１は、図示するように走査線の本数であるｍ個が走査線駆動回路２０に沿って一列に配置されるので、ＣＴｒ₁₁〜ＣＴｒ_1mと呼ぶ。同様に、第２の補助容量駆動用トランジスタ３２は、走査線の本数であるｍ個がスイッチング素子１２のｎ列に沿って配置されるので、ＣＴｒ₂₁〜ＣＴｒ_2mと呼ぶ。

【0071】

画素電極１３は、トランジスタ１２のドレインに接続されている。一行の対応する画素電極１３と共に液晶セル１５を形成する対向電極１４は、全て互いに接続され、第１の補助容量駆動用トランジスタ３１の第２主電極に接続されている。１行目の画素電極１３と共に補助容量１６を形成する補助容量電極１７は互いに接続され、第１の補助容量駆動用トランジスタ３１の第１主電極に接続されてる。第１の補助容量駆動用トランジスタ３１の各制御電極は、対応する各走査線に接続される。２行目及び３行目の画素も同様に構成されている。そして、画素補助容量１８のための対向電極１４は、全て第１の共通電極となる対向電極配線（ＣＯＭ１と呼ぶ）に接続されている。図示するように、第２の補助容量駆動用トランジスタ３２の第２主電極は全て第２の共通電極配線（ＣＯＭ２と呼ぶ）に接続されている。２行目及び３行目の画素も同様に構成されている。このようにして、画素補助容量１８を形成する他端の電極である対向電極１４の電圧は常時ＣＯＭ１の電圧レベルに制御される。補助容量線４８に印加される電圧は、第１の補助容量駆動用トランジスタ３１と第２の補助容量駆動用トランジスタ３２のスイッチング状態によってＣＯＭ２の電圧レベルに制御される。

【0072】

ｉ行目の第１の補助容量駆動用トランジスタ３１において、第１主電極はｉ行目の補助容量１６に接続される補助容量線４８と接続され、第２主電極は第１の共通電極となる対向電極配線（ＣＯＭ１）と接続され、制御電極がｉ行目の走査線Ｇ_iと接続されている。

【0073】

ｉ＋２行目の第２の補助容量駆動用トランジスタ３２において、第１主電極はｉ行目の第１の補助容量駆動用トランジスタ３１の第１主電極及び補助容量１６に接続される補助容量線４８に接続され、第２主電極は全て第２の共通電極配線（ＣＯＭ２）と接続され、制御電極はｉ＋２行目の走査線Ｇ_i+2と接続されている。従って、１行目のｎ個の画素１５（１５₁₁〜１５_1n）の制御には、第１の補助容量駆動用トランジスタＣＴｒ₁₁と第２の補助容量駆動用トランジスタＣＴｒ₂₃とが使用される。同様に、ｉ行の各画素１５の制御には、トランジスタＣＴｒ_1iとトランジスタＣＴｒ_r(i+2)が使用される。

【0074】

なお、ｍ−１行目のｎ個の画素１５の制御には、第１の補助容量駆動用トランジスタＣＴｒ_1(m-1)と第２の補助容量駆動用トランジスタＣＴｒ₂₁とが使用される。ｍ行目のｎ個の画素制御には、第１の補助容量駆動用トランジスタＣＴｒ_1mと第２の補助容量駆動用トランジスタＣＴｒ₂₂とが使用される。

【0075】

補助容量線駆動回路２６は、走査線毎に第１及び第２の補助容量駆動用トランジスタ３１，３２が接続され、第１の補助容量駆動用トランジスタ３１の第２主電極には対向電極配線（ＣＯＭ１）が接続され、第２の補助容量駆動用トランジスタ３２の第２主電極が第２の共通電極配線（ＣＯＭ２）と接続されている。走査線が１行目のＧ₁の場合には、第１の補助容量駆動用トランジスタ３１の制御電極が１行目の走査線Ｇ₁に接続され、第２の補助容量駆動用トランジスタ３２の制御電極は３行目の走査線Ｇ₃に接続されている。

【0076】

共通電極配線（ＣＯＭ２）には、対向電極配線（ＣＯＭ１）の逆相電圧を印加することができる。この場合には、もちろんＣＯＭ反転信号生成回路をＣＯＭドライバに設けてもよいが、図示しない薄膜トランジスタからなるインバータ回路を、対向電極駆動回路２４に接続し、インバータ回路の出力を共通電極配線（ＣＯＭ２）に接続することで容易に実現することができる。図９は１画素１５の等価回路を模式的に示すものである。

【0077】

図８において、走査線Ｇ₁，Ｇ₂，Ｇ₃〜Ｇ_mが順次選択されていく。走査線Ｇ₁が選択されたとき、走査線Ｇ₁に接続されたスイッチング素子１２が導通（オン）状態になって各画素１５の液晶及び補助容量１６がそれぞれ接続された信号線Ｓ₁，Ｓ₂，Ｓ₃〜Ｓ_mの電位に充電される。このときの選択／充電期間で、走査線Ｇ₁に対応する補助容量線４８は、第１の補助容量駆動用トランジスタＣＴｒ₁₁によって対向電極１４の電圧（ＣＯＭ１）が印加される。このとき、補助容量１６に接続された第２の補助容量駆動用トランジスタＣＴｒ₂₃は、走査線Ｇ₃が非選択なので遮断（オフ）状態である。従って、Ｖｃｏｍ２は、補助容量１６を形成する補助容量電極１７の電圧に影響しない。補助容量電極１７は第１の補助容量駆動用トランジスタＣＴｒ₁₁によってのみ駆動されている。

【0078】

走査線Ｇ₁の選択／充電期間が終了して非選択状態になり、走査線Ｇ₂が選択されているときは、第１及び第２の補助容量駆動用トランジスタＣＴｒ₁₁及びＣＴｒ₂₃は、ゲートがローレベルであるので共にオフ状態になっている。従って、補助容量電極１７及び画素電極１３はフローティング状態となり、走査線Ｇ₁の選択時に充電された電荷が保持されており、対向電極１４と同じ電位（ＣＯＭ１）を維持する。これにより、Ｖｃｏｍ１が変化しても、当該液晶１５と補助容量１６との間の電圧差は同じ状態を保つ。

【0079】

走査線Ｇ₂の選択／充電期間が終了して非選択状態になり、走査線Ｇ₃が選択されると、第２の補助容量駆動用トランジスタＣＴｒ₂₃がオン状態になる。これは、第２の補助容量駆動用トランジスタＣＴｒ₂₃のゲートへ接続される走査線Ｇ₃がハイレベルであることによる。
これにより、ＣＯＭ２ラインの電圧であるＶｃｏｍ２が、１行中の補助容量線４８（Ｃｓ１）へ第２の補助容量駆動用トランジスタＣＴｒ₂₃を介して印加される。補助容量電極１７には第２の補助容量駆動用トランジスタＣＴｒ₂₃経由で補助容量線駆動回路からの電圧（ＣＯＭ２）が印加される。このとき、ＣＯＭ２の電位は、ＣＯＭ１とは異なる電位であり、補助容量電極１７の電位はＣＯＭ１からＣＯＭ２に変化する。従って、このとき１行中の液晶セル１５の対向電極１４には電圧Ｖｃｏｍ１が供給され、一方、補助容量線４８（Ｃｓ１）には電圧Ｖｃｏｍ２が供給される。この電位変化が、補助容量線４８経由で画素電極１３とＣＯＭ１の電位差を広げる。すなわち、チャージポンプと類似の効果で液晶印加電圧を昇圧する。

【0080】

上記したように、走査線Ｇ₃の選択が終了した後は、次に走査線Ｇ₁が選択されるまでの期間は保持期間となり、第１及び第２の補助容量駆動用トランジスタＣＴｒ₁₁及びＣＴｒ₂₃は共にオフ状態が継続する。すなわち、補助容量１６には、ＣＯＭ２の書き込みで充電された電荷が保持され、この効果で走査線Ｇ₁上の画素電圧の昇圧状態が維持される。画素１５の昇圧は、ＣＯＭ１と電位差を生じた状態で維持される。これは、補助容量線４８（Ｃｓ１，Ｃｓ２〜Ｃｓｍ）がフローティング状態だからである。

【0081】

図１０は、本発明の液晶表示装置３０の駆動方法を示す波形であり、それぞれ、（Ａ）が対向電極用駆動信号を、（Ｂ）が第２の共通電極用駆動信号（Ｖｃｏｍ２）を、（Ｃ）が信号線用駆動信号を、（Ｄ）が走査線Ｇ₁の駆動信号を、（Ｅ）が走査線Ｇ₂の駆動信号を、（Ｆ）が走査線Ｇ₃の駆動信号を、（Ｇ）が補助容量線４８に印加される補助容量線駆動信号を、（Ｈ）が当該画素１５の画素電極１３における電圧と、画素電極１３と対向電極１４との間に生じる液晶セル１５の電圧差と、を示している。
図１０（Ａ）に示すように、対向電極用駆動信号（Ｖｃｏｍ１）は矩形波であり、第２の共通電極用駆動信号（Ｖｃｏｍ２）は対向電極用駆動信号（Ｖｃｏｍ１）の逆相信号である（図１０（Ｂ）参照）。図１０（Ｃ）に示すように、信号線用駆動信号は、対向電極用駆動信号とは逆相の矩形波である。図１０（Ｄ）〜（Ｆ）に示すように、走査線用駆動信号は矩形波であり、選択／充電期間がハイレベルの振幅を有している。走査線用駆動信号Ｇ₁において、ｔ０〜ｔ１及びｔ５〜ｔ６が充電のオンとなるハイレベルの振幅を有し、上記のオン期間以外は、全てオフ、つまりローレベルの振幅を有するような波形である。同様に、走査線用駆動信号Ｇ₂は、ｔ１〜ｔ２及びｔ６〜ｔ７が充電のオンとなるハイレベルの振幅を有しており、上記のオン期間以外は、全てオフ、つまりローレベルの振幅を有するような波形である。走査線用駆動信号Ｇ₃は、ｔ２〜ｔ３及びｔ７〜ｔ８が充電のオンとなるハイレベルの振幅を有しており、上記のオン期間以外は、全てオフ、つまりローレベルの振幅を有するような波形である。上記走査線用駆動信号のローレベルとなる期間を「保持時間」と呼ぶ。

【0082】

図１０（Ｇ）は補助容量電極１７に印加される波形を示しており、走査線用駆動信号Ｇ₁がオン（ハイレベル）したとき（ｔ０〜ｔ１）、第１の補助容量駆動用トランジスタ３１が導通し、この期間Ｖｃｏｍ１が補助容量電極１７に印加される。走査線用駆動信号Ｇ₃がオンしたとき（ｔ２〜ｔ３）、第２の補助容量駆動用トランジスタ３２が導通し、この期間Ｖｃｏｍ２が、画素電極１３に対向して配置されている補助容量電極１７に印加される。上記期間以外のｔ３〜ｔ５は、第１及び第２の補助容量駆動用トランジスタ３１，３２は導通しないので、補助容量電極１７はフローティング状態とされる。このような駆動信号とすることで、補助容量電極１７の電位（Ｖｃｓ）は、第１の補助容量駆動用トランジスタ３１に印加される走査線用駆動信号Ｇ₁及び第２の補助容量駆動用トランジスタ３２に印加される走査線用駆動信号Ｇ₃の周期毎に信号中心が上下する波形となる。上記で説明したと同様な理由によって、この変化で画素電位の昇圧が可能になる。

【0083】

図１０（Ｈ）は画素電極１３と共に液晶画素１５の電圧差の波形を示している。図示するように、ｔ２〜ｔ３の期間で補助容量線４８の電圧の影響で画素電極１３の波形が変化し、ｔ３〜ｔ５の期間で画素１５に印加される電圧が向上する。これにより、補助容量線駆動回路２６を用いることで画素電極１３と対向電極１４との電位差の絶対値を増加させる昇圧効果が得られる。

【0084】

第２実施形態の補助容量線駆動回路２６では、既存の走査線駆動からの信号を、第１及び第２の補助容量駆動用トランジスタ３１，３２の制御信号として用いている。同様に、第１の補助容量駆動用トランジスタ３１の主電極に印加される電圧（Ｖｃｏｍ１）は、対向電極駆動回路２４から供給することができる。さらに、第２の補助容量駆動用トランジスタ３２の主電極に印加するＶｃｏｍ２には、対向電極駆動回路２４からの反転信号を供給することができる。従って、第２実施形態の補助容量線駆動回路２６では、補助容量駆動のための信号形成が容易になる。また、補助容量駆動のための新規な内外の配線が不要となり、液晶表示装置３０の補助容量駆動用端子を、新たに液晶表示装置３０の駆動用ＬＳＩや液晶表示装置３０の回路に設ける必要がないという有利な効果も生じる。

【0085】

Ｖｃｏｍ１とＶｃｏｍ２の波形やそれらの値は、多くの態様と変形例が可能である。第２の実施形態では、補助容量駆動の信号をＶｃｏｍ反転信号としたが、この信号はＶｃｏｍの振幅中心に相当する直流電圧（ＶｃｏｍＤＣ）であっても良い。この場合、信号（Ｖｃｏｍ２）の供給が更に容易になる効果がある。もちろん、Ｖｃｏｍ反転のタイミングや振幅中心を維持したままで振幅を小さくしても良い。振幅が０になった状態がミニマムで、これがＶｃｏｍＤＣである。
さらに、図１０に示すＶｃｏｍ２の振幅は、図１０（Ｂ）に示す値よりも小さな値に変更することができる。Ｖｃｏｍ２に対しては、液晶セル１５に印加される電圧を昇圧させる限り、Ｖｃｏｍ２の電圧や周期は多くの変形が可能である。

【0086】

第２の実施形態においても，第１の実施形態と同様、画素用補助容量（Ｃｐ）１８を昇圧用の補助容量（Ｃｓ）１６と異なるものとして設けても良い。図６及び図７に示すように、液晶を形成する画素補助容量１８と並列に別の補助容量を設けてもよい。このような例を図１１に示す。図１１は画素補助容量１８と補助容量１６とを別々に設けた場合のブロック図を示し、図１２は具体的な画素構造を示す図である。
図１１に示すように、画素補助容量１８と補助容量１６との一端は画素電極１３に共通に接続され、画素補助容量１８と他端と補助容量１６との他端となる補助容量電極１７は、それぞれ個別に配設されている。図示の場合には、画素補助容量１８の他端は対向電極１４に接続されると共に、補助容量１６の他端は補助容量線駆動回路２６に接続されている。

【0087】

図１２において、（Ａ）は画素構造の平面図、（Ｂ）はその断面図を示している。この場合、各行の画素１５に配設される補助容量１６の他端は補助容量線４８を形成している。この補助容量線４８は、画素補助容量線と平行に配設することができる。従って、パターンレイアウトのうえで自由度が増える利点がある。
図１１及び図１２に示すように、各画素に関する補助容量１６と画素補助容量１８の構造は、図６及び図７に示す構造と同様のものである。
上記例では、独立に駆動される補助容量線４８は、画素容量の対向する電極に接続される容量線とは平行に配設されている。従って、パターンレイアウトのうえで自由度が増える利点がある。容量を形成するための対向する電極及び容量線のパターンは任意に設計することができるので、パターン設計の自由度が達成される。これが利点である。例えば、補助容量１６及び画素補助容量１８を形成するための対向する電極のパターンを、それぞれ任意に設計する。これにより、画素１５に蓄積させる電荷の保持するための蓄積容量を十分にし、同時に、液晶セル１５に印加される電圧（Ｖｐｐ、ピーク間電圧）を昇圧するように画素電極１３と補助容量電極１７とで生じる容量結合を得るようにすることができる。
ここで、補助容量線駆動回路２６は、表示部１０に隣接して設けることができる。補助容量線駆動回路２６は、図２及び図３で説明したように、画素１５に接続されるスイッチング素子１２と同様に、アモルファスシリコン又はポリシリコンを用いて第１の透明基板４１に形成し、ＴＦＴアレイ基板を構成することができる。

【0088】

上記の液晶表示装置１，３０の実施形態において、各補助容量線４８は、信号線４５と交差している。
図１３は図２に示した画素の信号線４５と補助容量線４８との交差部を示す断面模式図である。図１３は図２のＡ−Ａ線に沿う断面図であり、各補助容量線４８は信号線４５と交差しているので、各交差部で寄生容量Ｃｓｔを形成する。

【0089】

図１４は、液晶表示装置３０において寄生容量Ｃｓｔを含む等価回路を示す図である。図１４に示すように、補助容量線４８と信号線４５との交差部に寄生容量Ｃｓｔが形成されているので、フローティング状態の補助容量線４８は、寄生容量Ｃ（各交差部に発生する寄生容量）×信号線の本数ｎの合成容量を有している。このため、補助容量線４８は、合成容量Ｃｎを介して信号線４５の平均電位の影響を受けて電位変動してしまう。補助容量線４８の電位変動は、補助容量線４８と接続されている画素列の昇圧変化をもたらすため、信号線電位、即ち画像データによって、補助容量線４８単位で画素電圧が影響を受ける。

【0090】

次に、液晶表示装置１，３０において、信号線４５と補助容量線４８との交差部に生じる寄生容量を遮蔽することができる画素の変形例について説明する。
図１５は、画素の変形例の構成を示す部分透視平面図であり、図１６は、図１５のＸ−Ｘ線に沿った断面図を示している。
図１５に示すように、画素７０は、信号線４５と補助容量線４８との間に生じる寄生容量Ｃｓｔを遮蔽するための寄生容量遮蔽配線７２を備えている。図１５に示すように、寄生容量遮蔽配線７２は、直線部７２ａと凸部７２ｂとを有している。
寄生容量遮蔽配線７２は、補助容量線４８とスイッチング素子４６との間の領域において補助容量線４８及び補助容量電極４８ａ側に、かつ平行に配設されており、補助容量線４８に平行な直線部７ａと、補助容量線４８と信号線４５との交差部とを覆う凸部７２ｂと、を有している。この凸部７２ｂは、信号直線部７２ａから紙面上方に垂直に折れ曲がるように延出している。このため、寄生容量遮蔽配線７２は、各列の信号線４５と各行の補助容量線４８との交差部を通過するように配設されている。なお、凸部７２ｂは信号線４５と補助容量線４８との交差部に設けられているので、単に交差部とも呼ぶ。

【0091】

図１６に示すように、画素７０においては、図２及び図３に示した液晶表示装置１の第１の基板４１上に形成されているゲート絶縁膜５２を、第１のゲート絶縁膜７４と第２のゲート絶縁膜７５の順に積層した２層構造とし、第１のゲート絶縁膜７４上に寄生容量遮蔽配線７２となるパターンが形成されている。補助容量線４８を第１の基板４１上に形成するのは、液晶表示装置１と同じである。

【0092】

画素７０においては、図２及び図３に示す液晶表示装置１のゲート絶縁膜５２上に形成されていた補助容量線４８及び信号線４５が、第２のゲート絶縁膜７５上に形成されている。寄生容量遮蔽配線７２は、図１に示す各補助容量線Ｃｓ１，Ｃｓ２〜Ｃｓｍに対応してｍ本形成されている。

【0093】

図１７は、画素７０における寄生容量遮蔽配線７２の追加によって寄生容量遮蔽配線７２と信号線の交差部に生じる容量を示す断面模式図である。図示するように、補助容量線４８と寄生容量遮蔽配線７２とは、第１のゲート絶縁膜７４を挟んで対向しているので、補助容量線４８と寄生容量遮蔽配線７２との間に第１の交差部容量７６が生じる。さらに、寄生容量遮蔽配線７２と信号線４５とは第２のゲート絶縁膜７５を挟んで対向しているので、寄生容量遮蔽配線７２と信号線４５との間に第２の交差部容量７７が生じる。従って、補助容量線４８と信号線４５との間には、共に寄生容量遮蔽配線７２との間に第１及び第２の交差部容量７６，７７が形成されるが、補助容量線４８と信号線４５との間には直接結合する寄生容量が形成されなくなる。

【0094】

寄生容量遮蔽配線７２は、図１に示す各補助容量線Ｃｓ１，Ｃｓ２〜Ｃｓｍに対応してｍ本形成されているが、ｍ本全てに共通電位を与える。ｍ本の寄生容量遮蔽配線７２に共通に印加される共通電位は、例えばＧＮＤ等の固定電位とすることができる。寄生容量遮蔽配線７２の材料は、印加される共通電位となる電圧信号の遅延を防ぐために低抵抗の金属を用いることが好ましい。

【0095】

以上説明したように、画素７０では、補助容量線４８と信号線４５との間に生じる不利な寄生容量は、除去される。そして、上記で説明したように、フローティング状態にある補助容量線４８（Ｃｓ１，Ｃｓ２〜Ｃｓｍ）を利用した昇圧効果は、寄生容量遮蔽配線７２を設けることによって信号線４５の電位変動の影響を受けることがなくなるため、画素７０の昇圧状態を安定して維持することが可能となる。

【0096】

画素７０の寄生容量遮蔽配線７２の電位をＧＮＤ等の固定電位としたが、対向電極１４に印加される電圧（ＣＯＭ１）とすることもできる。この場合、寄生容量遮蔽配線７２と画素電極４７とが重なっている領域には容量が形成される。この容量は、所謂従来の画素用補助容量と同様に画素７０の電位の安定化に効果がある。

【0097】

画素７０は以下の製造方法により作製することができる。
第１の基板４１上に金属層を堆積し、パターンニングすることでゲート電極５１と補助容量線４８のパターンを形成する。金属層は、遮光性のクロム、クロム合金、アルミニウム、アルミニウム合金、モリブデン等を用いることができる。
次に、ゲート電極５１及び補助容量線４８のパターンが形成された第１の基板４１の表面全体を覆うように所定の厚さの第１のゲート絶縁膜７４を堆積する。第１のゲート絶縁膜７４は、ゲート絶縁膜５２と同様に窒化シリコンや酸化シリコン等の絶縁材料から構成されている。
次に、第１のゲート絶縁膜７４上に金属層を堆積し、パターンニングすることで寄生容量遮蔽配線７２を形成する。寄生容量遮蔽配線７２の材料は、ゲート電極５１及び補助容量線４８となる金属層と同様の材料を用いることができる。
寄生容量遮蔽配線７２のパターンが形成された第１のゲート絶縁膜７４の表面全体に所定の厚さの第２のゲート絶縁膜７５を堆積する。第２のゲート絶縁膜７５は、ゲート絶縁膜５２と同様に窒化シリコンや酸化シリコン等の絶縁材料を用いることができ、第１の絶縁膜７４と同じ材料でもよい。これ以降の工程は、図２の液晶表示装置１において説明した製造工程と同様に行なえばよい。

【0098】

次に、液晶表示装置１，３０に用いることができるさらに別の画素８０について説明する。
図１８は、画素８０の構成を示す部分透視平面図であり、図１９は、図１８のＸ−Ｘ線に沿った断面図を示している。
図示するように、画素８０では、寄生容量遮蔽配線８２は、第１の基板４１上に補助容量線４８と平行になるように配設されている直線部８２ａと、第２のゲート絶縁膜７５上の補助容量線４８と信号線４５との交差部となる領域に配置される凸部８２ｂと、から構成されている。第１のゲート絶縁膜７４には、寄生容量遮蔽配線８２を露出させるコンタクトホール８４が配設されている。寄生容量遮蔽配線の凸部８２ｂは、第２のゲート絶縁膜７５上に配設されると共に、コンタクトホール８４を介して寄生容量遮蔽配線の直線部８２ａと接続されている。

【0099】

図２０は、画素８０における寄生容量遮蔽配線８２と信号線４５との交差部に生じる容量を示す断面模式図である。
図示するように、補助容量線４８と寄生容量遮蔽配線の凸部８２ｂは第１のゲート絶縁膜７４を挟んで対向しているので、補助容量線４８と寄生容量遮蔽配線の凸部８２ｂとの間に第１の交差部容量７６が生じる。さらに、寄生容量遮蔽配線の凸部８２ｂと信号線４５とは第２のゲート絶縁膜７５を挟んで対向しているので、寄生容量遮蔽配線の凸部７２ｂと信号線４５との間に第２の交差部容量７７が生じる。従って、補助容量線４８と信号線４５との間には、共に寄生容量遮蔽配線８２との間に第１及び第２の交差部容量７６，７７が形成されるが、補助容量線４８と信号線４５との間には直接結合する寄生容量Ｃｓｔが形成されなくなる。寄生容量遮蔽配線の凸部８２ｂは、コンタクトホール８４を介して寄生容量遮蔽配線の直線部８２ａと接続されているので、補助容量線４８と信号線４５との間には画素７０と同様に寄生容量遮蔽配線８２で遮蔽されることになる。

【0100】

図１８では、コンタクトホール８４を信号線４５と寄生容量遮蔽配線８２との重なり部に形成するように図示したが、これは必要条件ではなく、寄生容量遮蔽配線８２上であれば任意の位置に形成することができる。

【0101】

上記実施形態において、画素８０の寄生容量遮蔽配線８２には、画素７０における寄生容量遮蔽配線７２と同様に、ＧＮＤ等の固定電位又は対向電極１４に印加される電圧（ＣＯＭ１）が印加される。このため、寄生容量遮蔽配線８２を設けることによって信号線Ｓ₁，Ｓ₂，Ｓ₃〜Ｓ_nの電位変動の影響を受けることがなくなるため画素８０の昇圧状態を安定して維持することが可能となる。

【0102】

上記実施形態において、寄生容量遮蔽配線８２に対向電極１４と同電位が印加された場合には、従来の画素用の補助容量が追加された効果を有し、画素８０の電位の安定性が向上する。

【0103】

図１８に示す実施形態の画素８０は、次のようにして製造することができる。
先ず、第１の基板４１上に補助容量線４８と寄生容量遮蔽配線の直線部８２ａとを同一の低抵抗の導電膜を用いてパターンを形成する。次に、第１のゲート絶縁膜７４を所定の厚さに堆積し、寄生容量遮蔽配線の直線部８２ａ上にコンタクトホール８４を設ける。
続いて、寄生容量遮蔽配線の凸部８２ｂとなる電極層を所定の厚さに堆積し、寄生容量遮蔽配線の直線部８２ａと接続するパターンを形成する。寄生容量遮蔽配線の凸部８２ｂの材料は静電遮蔽できればよい。このため、寄生容量遮蔽配線の凸部８２ｂは、図１５に示す画素７０の寄生容量遮蔽配線７２のように電圧信号の遅延を防ぐための低抵抗の金属を用いる必要はなく、ＩＴＯ等の透明導電膜を使用することができる。これにより、画素８０は、上記画素７０よりも開口効率が向上する。
次に、第１のゲート絶縁膜７４の全面に第２のゲート絶縁膜７５を所定の厚さに堆積する。この工程以降は、図２の液晶表示装置において説明した製造工程と同様に行えばよい。

【0104】

なお、上記した図５，１０及び２３では、トランジスタ１２のゲートとドレインの間に生じる寄生容量に関しては明確には記載していないことに留意しなければならない。しかしながら、図２６のＶｐｔで示されるように、この寄生容量で生じる小さな電圧降下は、実際には、駆動波形を適正に決定する上で考慮すべきことは言うまでもないことである。

【0105】

本発明は、上記実施形態に限定されることなく、特許請求の範囲に記載した液晶表示装置及びその駆動方法の発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることは明らかである。

【符号の説明】

【0106】

１，３０：液晶表示装置
１０：表示部
１２，４６：スイッチング素子（薄膜トランジスタ）
１３，４７：画素電極
１４，６３：対向電極
１５，７０，８０：画素
１６：補助容量
１７：補助容量電極
１８：画素補助容量
２０：走査線駆動回路
２２：信号線駆動回路
２４：対向電極駆動回路
２６：補助容量線駆動回路
３１：第１の補助容量駆動用トランジスタ
３２：第２の補助容量駆動用トランジスタ
４１：第１の基板
４２：第２の基板
４３：液晶
４４：走査線
４５：信号線
４８：補助容量線
５１：ゲート電極
５２：ゲート絶縁膜
５３：半導体薄膜
５４：保護膜
５５，５６：コンタクト層
５７：ドレイン電極
５８：ソース電極
５９：オーバーコート膜（平坦化膜）
６０，８４：コンタクトホール
６１：ブラックマトリクス
６２：カラーフィルタ要素
７２，８２：寄生容量遮蔽配線
７２ａ，８２ａ：直線部
７２ｂ，８２ｂ：凸部
７４：第１のゲート絶縁膜
７５：第２のゲート絶縁膜
７６：第１の交差部容量
７７：第２の交差部容量

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】