特許第5773445号(P5773445)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ サムソン エレクトロ−メカニックス カンパニーリミテッド.の特許一覧

特許5773445積層セラミック電子部品及びその製造方法
<>
  • 特許5773445-積層セラミック電子部品及びその製造方法 図000007
  • 特許5773445-積層セラミック電子部品及びその製造方法 図000008
  • 特許5773445-積層セラミック電子部品及びその製造方法 図000009
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5773445
(24)【登録日】2015年7月10日
(45)【発行日】2015年9月2日
(54)【発明の名称】積層セラミック電子部品及びその製造方法
(51)【国際特許分類】
   H01G 4/12 20060101AFI20150813BHJP
   H01G 4/30 20060101ALI20150813BHJP
【FI】
   H01G4/12 349
   H01G4/12 364
   H01G4/30 301F
   H01G4/30 311Z
【請求項の数】11
【全頁数】17
(21)【出願番号】特願2012-244499(P2012-244499)
(22)【出願日】2012年11月6日
(65)【公開番号】特開2013-157593(P2013-157593A)
(43)【公開日】2013年8月15日
【審査請求日】2013年9月4日
(31)【優先権主張番号】10-2012-0009539
(32)【優先日】2012年1月31日
(33)【優先権主張国】KR
【前置審査】
(73)【特許権者】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド.
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】キム、ヒョ ジュン
(72)【発明者】
【氏名】ヨーン、スク ヒュン
(72)【発明者】
【氏名】キム、チャン フーン
(72)【発明者】
【氏名】リー、ビョン ファ
(72)【発明者】
【氏名】クウォン、サン フーン
【審査官】 柴垣 俊男
(56)【参考文献】
【文献】 特開2007−266034(JP,A)
【文献】 特開2007−266223(JP,A)
【文献】 特開2009−286648(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01G 4/12
H01G 4/30
(57)【特許請求の範囲】
【請求項1】
セラミック本体と、
前記セラミック本体の外部面に形成された外部電極と、
前記セラミック本体内にセラミック層を挟んで積層配置された内部電極と
を含み、
前記セラミック本体は、最上内部電極から最下内部電極までのアクティブ領域と前記アクティブ領域の上部又は下部に形成された、前記最上内部電極又は前記最下内部電極に接するカバー領域とを含み、
前記カバー領域内のセラミックグレインの平均直径Dは、前記アクティブ領域内のセラミックグレインの平均直径Dより小さく、1.1≦D/D≦4.4であり、
前記カバー領域の前記内部電極の積層方向の厚さをTとするとき、9μm≦T≦25μmであり、T/D≧55である、積層セラミック電子部品。
【請求項2】
前記カバー領域内のセラミックグレインの平均直径Dは、前記積層方向の平均直径である、請求項1に記載の積層セラミック電子部品。
【請求項3】
複数の内部電極が積層された内部電極積層部を含むセラミック本体と、
前記セラミック本体の外部に形成された外部電極と
を含み、
前記セラミック本体において前記内部電極積層部よりも前記セラミック本体の外部側における、前記内部電極積層部の最上内部電極又は最下内部電極に接する外部領域の、前記内部電極の積層方向の厚さTは9〜25μmであり、前記外部領域のセラミックグレインの平均直径Dは前記内部電極積層部の内部領域のセラミックグレインの平均直径Dより小さく、1.1≦D/D≦4.4であり、T/D≧55である、積層セラミック電子部品。
【請求項4】
前記内部電極積層部は、隣り合う内部電極が互いに反対方向に引き出される、請求項3に記載の積層セラミック電子部品。
【請求項5】
前記外部領域は、前記内部電極積層部の前記積層方向における前記セラミック本体の外部側に配置される、請求項3または4に記載の積層セラミック電子部品。
【請求項6】
前記外部領域のセラミックグレインの平均直径Dは、前記積層方向の平均直径である、請求項3から5の何れか1項に記載の積層セラミック電子部品。
【請求項7】
前記セラミック本体は、誘電材料を含む、請求項1から6の何れか1項に記載の積層セラミック電子部品。
【請求項8】
前記誘電材料は、チタン酸バリウム又はチタン酸ストロンチウムを含む、請求項7に記載の積層セラミック電子部品。
【請求項9】
前記内部電極の積層数は、250以上である、請求項1から8の何れか1項に記載の積層セラミック電子部品。
【請求項10】
前記内部電極は、ニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含む、請求項1から9の何れか1項に記載の積層セラミック電子部品。
【請求項11】
前記外部電極は、ニッケル、ニッケル合金及びパラジウムからなる群から選択された一つ以上を含む、請求項1から10の何れか1項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【0002】
近年、電子製品、IT及びA/V等の製品の小型化及び高機能化の要求に従い、電子部品の小型化及び高機能化も要求されており、これにより、積層セラミック電子部品への需要が増大している。積層セラミック電子部品は、小型でありながらも高容量が保障され実装が容易であるという長所によってコンピュータ、携帯電話等の部品として広く用いられている。
【0003】
積層セラミック電子部品にはキャパシタ、インダクター、バリスター等があり、一般に最も広く用いられる受動型素子である積層型セラミックキャパシタにおいても小型化、高容量化及び高信頼性の製品が要求されている。
【0004】
積層セラミックキャパシタの小型化及び高容量化のためにはセラミックシート及び内部電極の薄膜化及び高積層化が必要であり、薄膜化及び高積層化するほど積層セラミックキャパシタの内部電極の体積率は増加しカバー層の厚さは減少する。
【0005】
カバー層の厚さが減少するにつれ外部から水分等が浸透して積層セラミックキャパシタの耐湿特性が低下する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、耐湿特性に優れた積層セラミック電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一実施形態による積層セラミック電子部品は、セラミック本体と、上記セラミック本体の外部面に形成された外部電極と、上記セラミック本体内にセラミック層を挟んで積層配置された内部電極と、を含み、上記セラミック本体は最上内部電極から最下内部電極までのアクティブ領域と上記アクティブ領域の上下に接するカバー領域とを含み、上記カバー領域内のセラミックグレインの平均直径Dは上記アクティブ領域内のセラミックグレインの平均直径Dより小さく、上記カバー領域の厚さをTとするとき、9μm≦T≦25μmであり、T/D≧55であることができる。
【0008】
上記カバー領域内のセラミックグレインの平均直径Dは、厚さ方向の平均直径であることができる。
【0009】
1.1≦D/D≦4.4であることができる。
【0010】
上記セラミック本体は誘電材料を含み、上記誘電材料はチタン酸バリウム又はチタン酸ストロンチウムを含むことができる。
【0011】
上記内部電極の積層数は、250以上であることができる。
【0012】
上記内部電極は、ニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。
【0013】
上記外部電極は、ニッケル、ニッケル合金及びパラジウムからなる群から選択された一つ以上を含むことができる。
【0014】
本実施形態の他の側面による積層セラミック電子部品は、複数の内部電極が積層された内部電極積層部を含むセラミック本体と、上記セラミック本体の外部に形成された外部電極と、を含み、上記セラミック本体において上記内部電極積層部の外部である上部及び下部カバー領域のそれぞれの厚さTは9〜25μmであり、上記内部電極積層部の外部領域のセラミックグレインの平均直径Dは上記内部電極積層部の内部領域のセラミックグレインの平均直径Dより小さく、T/D≧55であることができる。
【0015】
上記内部電極積層部は、隣り合う内部電極が互いに反対方向に引き出されることができる。
【0016】
上記外部領域は、上記内部電極積層部の内部電極の積層方向に配置されることができる。
【0017】
上記外部領域のセラミックグレインの平均直径Dは、厚さ方向の平均直径であることができる。
【0018】
1.1≦D/D≦4.4であることができる。
【0019】
上記セラミック本体は誘電材料を含み、上記誘電材料はチタン酸バリウム又はチタン酸ストロンチウムを含むことができる。
【0020】
上記内部電極の積層数は、250以上であることができる。
【0021】
上記内部電極は、ニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。
【0022】
上記外部電極は、ニッケル、ニッケル合金及びパラジウムからなる群から選択された一つ以上を含むことができる。
【0023】
本発明の他の実施形態による積層セラミック電子部品の製造方法は、第1のセラミック粉末及び上記第1のセラミック粉末の平均粒度の1.1〜4.4倍の平均粒度を有する第2のセラミック粉末を製造する段階と、上記第1及び第2のセラミック粉末を用いてそれぞれ第1及び第2のセラミックグリーンシートを製造する段階と、上記第2のセラミックグリーンシート上に内部電極を形成する段階と、上記第1のセラミックグリーンシートを積層して厚さが11〜28μmの上部カバー及び下部カバーを形成する段階と、内部電極が形成された第2のセラミックグリーンシートを所望の層数だけ積層して第2のセラミックグリーン積層体を形成する段階と、上記下部カバー、上記第2のセラミックグリーン積層体及び上記上部カバーを積層する段階と、を含むことができる。
【0024】
上記第1及び第2のセラミック粉末を製造する段階において、上記第1及び第2のセラミック粉末は、チタン酸バリウム粉末を含むことができる。
【0025】
上記内部電極を形成する段階において、上記内部電極は、導電性ペーストを印刷して形成されることができる。
【0026】
上記導電性ペーストは導電性金属を含み、上記導電性金属はニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。
【発明の効果】
【0027】
本発明によると、耐湿特性に優れた積層セラミック電子部品及びその製造方法が得られる。
【図面の簡単な説明】
【0028】
図1】本発明の一実施形態による積層セラミック電子部品の斜視図である。
図2図1のX−X'線に沿う断面図である。
図3図2のY部分の拡大図である。
【発明を実施するための形態】
【0029】
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
【0030】
本発明の実施形態は多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。
【0031】
また、本発明の実施形態は、当業界における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【0032】
図面における要素の形状及びサイズ等はより明確な説明のために誇張されることがあり、図面上の同一符号で表示される要素は同一の要素である。
【0033】
図1は本発明の一実施形態による積層セラミック電子部品の斜視図であり、図2図1のX−X'線に沿う断面図であり、図3図2のY部分の拡大図である。
【0034】
図1を参照すると、本発明の一実施形態による積層セラミック電子部品は、セラミック本体10と、セラミック本体の外部に形成された外部電極21、22と、セラミック本体の内部に積層配置された内部電極31、32と、を含むことができる。
【0035】
セラミック本体10は直方体であり、L方向を「長さ方向」、W方向を「幅方向」、T方向を「厚さ方向」と定義することができる。内部電極31,32の積層方向は、厚さ方向である。セラミック本体10は、長さ方向の両断面S1、S4と、幅方向の両側面S2、S5と、厚さ方向の上下面S3、S6と、を有することができる。
【0036】
セラミック本体10は、セラミックからなり、上記セラミックは、高誘電率を有する誘電材料であり、具体的には、チタン酸バリウム、チタン酸ストロンチウムを含むことができる。
【0037】
外部電極21、22は、セラミック本体の外部S1、S4に対向して形成されることができる。外部電極は隣り合う他面S2、S3、S5、S6の一部に伸びて形成されることができ、セラミック本体に対する外部電極の固着力が向上することができる。
【0038】
外部電極上には、実装の容易性のためにメッキ層が形成されることができる。外部電極21、22は、導電性金属で形成され、これに制限されず、銅、銅合金、ニッケル、ニッケル合金、銀、パラジウム等からなることができ、メッキ液の浸透等を防止するためにガラスを含むことができる。
【0039】
外部電極21、22は、セラミック本体の長さ方向の両側面S1、S4に形成されることができる。この際、上記外部電極21、22は、上記セラミック本体10の一面に露出されるように形成された内部電極31、32と電気的に接続されるように形成されることができる。
【0040】
内部電極31、32は、セラミック本体10の内部にセラミック層11を挟んで積層されて形成されることができる。内部電極31、32は、ニッケル等の導電性金属を含み、低温焼成を行うことができる。導電性金属は、金、銀、銅、ニッケル、白金、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。
【0041】
また、内部電極にチタン酸バリウム等の焼結温度の高いセラミック共材を添加して焼結開始温度を高めることもできる。これは、内部電極の焼結温度がセラミックより低くて内部電極がセラミックより先に焼結され内部電極のカバレッジが減少して容量を具現することが困難な場合を抑制するためである。
【0042】
内部電極の積層数は、250以上であることができる。これは、電子部品の高容量化の傾向に伴い内部電極の積層数が増加しており内部電極の積層数が250未満の場合は高容量を具現することが困難なことがあるためである。なお、高容量化のために内部電極の厚さも薄くなる。
【0043】
図2を参照すると、セラミック本体10は、厚さ方向にアクティブ領域A及びカバー領域Cに区分されることができる。カバー領域Cは、アクティブ領域Aの上下に接して形成されることができる。すなわち、カバー領域Cは、内部電極の積層方向においてアクティブ領域Aよりもセラミック本体10の外部側に、アクティブ領域Aと接して形成されることができる。
【0044】
アクティブ領域Aは、内部電極が積層された領域であって、最上内部電極31aから最下内部電極32aまでの領域を意味することができる。アクティブ領域は、静電容量の具現に寄与することができる。最上内部電極31aは、積層配置された複数の内部電極からなる内部電極群の、内部電極の積層方向における一方の端部に配された内部電極であり、最下内部電極32aは、上記内部電極群の、上記積層方向における他方の端部に配された内部電極である。
【0045】
カバー領域Cは、最上内部電極31aからセラミック本体の上面S3までの領域を意味することができる。カバー領域は、容量の具現に寄与しない。
【0046】
カバー領域Cはアクティブ領域Aの上下に形成されることができ、これをそれぞれ上部カバー領域及び下部カバー領域という。上部及び下部領域は対称であることができる。高容量化の傾向に伴い、カバー領域の厚さTは減少する傾向にある。
【0047】
本実施形態において、カバー領域の厚さTは、焼成後9〜25μmであることができる。
【0048】
高容量化の傾向に伴いカバー領域の厚さTが次第に減少することがある。本発明は、カバー領域の厚さTが25μm以下の場合、カバー領域C及びアクティブ領域Aのグレインのサイズを調節して耐湿特性の低下を防止し信頼性を確保するためのものである。
【0049】
しかしながら、カバー領域の厚さTが9μmより小さい場合はカバー領域の厚さTが薄すぎるため、カバー領域C及びアクティブ領域Aのグレインのサイズに関係なく耐湿特性が低下する可能性がある。
【0050】
本実施形態において、カバー領域C内のセラミックグレインの平均直径Dは、アクティブ領域A内のセラミックグレインの平均直径Dより小さいことができる。
【0051】
カバー領域のグレインの直径Dをアクティブ領域のグレインの直径Dより小さくした理由は次の通りである。
【0052】
セラミック粉末は、表面積が大きいほど、より低い温度で焼結が起こる。これは、セラミック粉末の表面積が大きいほど表面エネルギーが高くて全体的に見たときエネルギー的に不安定な状態にあり、表面エネルギーを低くすることにより、より安定的な状態で移動し、このような点が焼結の駆動力(driving force)として作用するためである。
【0053】
アクティブ領域Aのセラミック粉末とカバー領域Cのセラミック粉末のサイズが同一の場合、アクティブ領域Aの内部電極31、32、アクティブ領域Aのセラミック層11及びマージン部12、カバー領域Cの順に焼結が起こることができる。上記焼結進行順序は絶対的なものではなく概念的に区分したものに過ぎず、実際には焼結が同時に起こることもできる。
【0054】
内部電極がまず最初に焼結される理由は、内部電極に用いられた導電性金属の焼結温度がセラミック粉末に比べて低いためである。
【0055】
次に、アクティブ領域のセラミック層11及びマージン部が焼結される。これは、内部電極の焼結過程で内部電極の収縮によって内部電極の間のセラミック層に圧縮応力が作用し、これが焼結の駆動力として作用するためである。
【0056】
最後に、カバー領域Cが焼結される。
【0057】
上記のように位置によって焼結温度が異なるため、セラミック本体の内部には応力が不均一に分布し、これにより、デラミネーション及びクラック等の欠陥が直接に誘発される可能性がある。
【0058】
また、以後の工程を経ながら外部的衝撃(熱衝撃)等によって欠陥を発生させる潜在的な危険因子として作用する可能性がある。超高容量製品の場合、内部電極の体積率に対するカバー領域の厚さの比が減少するため、上記問題はさらに深化する可能性がある。
【0059】
カバー領域Cのセラミック粉末の粒子のサイズを小さくしてカバー領域の焼結温度を低くすることによりアクティブ領域の焼結温度の差異を減少させることができ、これにより、セラミック本体内の不均一な応力分布を緩和させることができる。
【0060】
結局、カバー領域のグレインのサイズをアクティブ領域のグレインのサイズより小さくすることによりデラミネーション及びクラックの発生を抑制することができ、以後に熱衝撃を受けても欠陥を発生させる潜在的な危険因子を緩和させることにより耐湿特性を向上させることができる。
【0061】
具体的には、カバー領域のグレインの直径Dに対するアクティブ領域のグレインの直径Dの比(D/D)は1.1〜4.4であることができる。
【0062】
/Dが1.1より小さいと、アクティブ領域及びカバー領域に用いられたセラミック粉末の粒子のサイズが類似するため、アクティブ領域とカバー領域間の応力分布の不均一性が存在し続けてデラミネーション及びクラックが発生する可能性があり、耐湿特性向上の効果が低い。
【0063】
/Dが4.4より大きいと、アクティブ領域に用いられたセラミック粉末の粒子のサイズがカバー領域に用いられたセラミック粉末の粒子のサイズより大きすぎるため、却ってカバー領域とアクティブ領域間の応力の不均衡が深化する可能性がある。これは、アクティブ領域よりカバー領域が速く焼結されるためである。
【0064】
セラミックグレインの平均直径D、Dは、走査電子顕微鏡(SEM)で抽出されたカバー領域C又はアクティブ領域Aの断面写真を分析して測定することができる。例えば、ASTM(American Society for Testing and Materials)E112で規定するグレインの平均サイズ標準測定方法を支援するグレインサイズ測定ソフトウエアを用いてセラミックグレインの平均直径D、Dを測定することができる。
【0065】
カバー領域及びアクティブ領域の中でグレインを30個以上含む領域をサンプリングし、上記方法を用いてグレインの平均直径を測定することができる。具体的には、セラミック本体10の幅方向(W方向)を3等分したときの中央部における長さ及び厚さ方向断面(L−T断面)を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから上記サンプリングを行うことができる。
【0066】
カバー領域のグレインの厚さ方向の平均直径Dに対するカバー領域の厚さTの比は55以上であることができる(T/D≧55)。即ち、カバー領域において厚さ方向に配列されたグレインの数は55個以上であることができる。
【0067】
カバー領域のグレインの厚さ方向の平均直径Dは、カバー領域においてグレインの厚さ方向の直径を測定して合わせた値をグレインの数で割った値で定義することができる。具体的には、セラミック本体10の幅方向(W方向)を3等分したときの中央部における長さ及び厚さ方向断面(L−T断面)を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージにおいて、長さ方向を3等分したときの中央部を等間隔に10等分した各地点で測定することができる。
【0068】
カバー領域の厚さTは平均値であることができる。具体的には、セラミック本体10の幅方向(W方向)を3等分したときの中央部における長さ及び厚さ方向断面(L−T断面)を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージにおいて、長さ方向を3等分したときの中央部を等間隔に10等分した各地点で測定したカバー領域の厚さの平均値をカバー領域の厚さTとすることができる。
【0069】
上記カバー領域の厚さTをグレインの厚さ方向の直径Dで割った値(T/D)をカバー領域の厚さ方向のグレインの数と定義することができる。
【0070】
カバー領域に厚さ方向のグレインの数が多いほど、優れた耐湿特性を有することができる。外部からセラミック本体の内部への水分浸透は、グレインの内部よりは粒界(grain boundary)を介してなされる。これは、グレインの数が多いほど、浸透経路が長くなるためである。
【0071】
本実施形態の他の側面による積層セラミック電子部品は、複数の内部電極が積層された内部電極積層部Aを含むセラミック本体10と、上記セラミック本体10の外部に形成された外部電極21、22と、を含み、上記セラミック本体10において上記内部電極積層部Aの外部領域Cの厚さTは9〜25μmであり、上記内部電極積層部Aの外部領域Cのセラミックグレインの平均直径Dは上記内部電極積層部Aの内部領域のセラミックグレインの平均直径Dより小さく、T/D≧55であることができる。
【0072】
セラミック本体10は、内部電極積層部Aとセラミック本体10の厚さ方向の上下に形成された外部領域Cとに区分されることができる。内部電極積層部Aは、セラミック本体10の中で内部電極31、32が積層された領域を意味することができる。内部電極積層部A内の隣り合う内部電極31、32は互いに反対方向に引き出され、互いに反対極性の電気が印加されることができる。
【0073】
内部電極積層部Aの上下に外部領域Cが形成されることができる。即ち、外部領域Cは、内部電極積層部Aの内部電極の積層方向におけるセラミック本体10の外部側に配置されることができる。
【0074】
上記外部領域のセラミックグレインの平均直径Dは、積層方向の平均直径であることができる。
【0075】
1.1≦D/D≦4.4であることができる。
【0076】
上記セラミック本体は、誘電材料を含むことができる。
【0077】
上記誘電材料は、チタン酸バリウム又はチタン酸ストロンチウムを含むことができる。
【0078】
上記内部電極の積層数は、250以上であることができる。
【0079】
上記内部電極は、ニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。
【0080】
上記外部電極は、ニッケル、ニッケル合金及びパラジウムからなる群から選択された一つ以上を含むことができる。
【0081】
その他のセラミック本体、内部電極、外部電極等に関する事項は前述したのと同様である。
【0082】
本発明の他の実施形態による積層セラミック電子部品の製造方法は、第1のセラミック粉末及び上記第1のセラミック粉末の平均粒度の1.1〜4.4倍の平均粒度を有する第2のセラミック粉末を製造する段階と、上記第1及び第2のセラミック粉末を用いてそれぞれ第1及び第2のセラミックグリーンシートを製造する段階と、上記第2のセラミックグリーンシート上に内部電極を形成する段階と、上記第1のセラミックグリーンシートを積層して厚さが11〜28μmの上部カバー及び下部カバーを形成する段階と、内部電極が形成された第2のセラミックグリーンシートを所望の層数だけ積層して第2のセラミックグリーン積層体を形成する段階と、上記下部カバー、上記第2のセラミックグリーン積層体及び上記上部カバーを積層する段階と、を含むことができる。
【0083】
第1のセラミック粉末粒子は、第2のセラミック粉末粒子よりサイズが小さいことができる。具体的には、第2のセラミック粉末粒子の平均粒径は、第1のセラミック粉末粒子の平均粒径の1.1〜4.4倍であることが好ましい。
【0084】
焼結後のカバー領域のグレインの直径に対するアクティブ領域のグレインの直径の比も1.1〜4.4の範囲に調節することができる。焼結を経た第1及び第2のセラミックグレインの直径はそれぞれ焼結前の第1及び第2のセラミック粉末粒子より大きくなることもあるが、第1及び第2のセラミック粉末粒子が一緒に焼結されるため、その比は大きく変わらない。
【0085】
第1のセラミック粉末はカバー領域用セラミックシートを製造するのに用いられ、第2のセラミック粉末はアクティブ領域用セラミックシートを製造するのに用いられることができる。
【0086】
第1のセラミック粉末に有機溶媒、バインダー等を混合した後、これをボールミリングしてセラミックスラリーを製造し、ドクターブレード等の方法を用いて第1のセラミックグリーンシートを製造することができる。
【0087】
上記と同様の方法を用いて第2のセラミック粉末で第2のセラミックグリーンシートを製造することができる。
【0088】
第1及び第2のセラミック粉末は、チタン酸バリウム粉末を含むことができる。チタン酸バリウムは、高い誘電率を有し、電荷を蓄積するように誘導して高容量のキャパシタを具現することができる。
【0089】
第2のセラミックグリーンシート上には導電性ペーストを印刷して内部電極を形成することができる。これに対し、第1のセラミックグリーンシート上には内部電極を形成しなくても良い。
【0090】
導電性ペーストは導電性金属を含み、具体的には、導電性金属はニッケル、パラジウム及びこれらの合金からなる群から選択された一つ以上を含むことができる。
【0091】
金、銀、白金、パラジウム等は、高コストであるが、安定的であるため、大気中で焼結が可能である。これに対し、ニッケル、銅等は、低コストであるが、焼結時に酸化される可能性があるため、還元雰囲気における焼結を必要とすることもある。
【0092】
導電性金属は、内部電極に導電性を与えることができるものであれば良く、上記の例に限定されるものではない。
【0093】
第1のセラミックグリーンシートを積層して上部カバー及び下部カバーを形成することができる。焼結収縮を考慮すると、上部カバー及び下部カバーの厚さは11〜28μmであることが好ましい。これにより、焼結後にカバー領域の厚さは9〜25μmとなることができる。
【0094】
内部電極が形成された第2のセラミックグリーンシートを積層して第2のセラミックグリーン積層体を形成することができる。内部電極の積層数を250以上とすることにより高容量を具現することができる。第2のセラミックグリーン積層体は、以後にアクティブ領域を形成することができる。
【0095】
下部カバー、第2のセラミックグリーン積層体及び上部カバーを積層して最終のグリーン積層体を形成することができる。
【0096】
上記グリーン積層体を切断、か焼、焼結する工程を経て焼結チップを製造し、上記焼結チップの外部に導電性ペーストでディッピング方式により外部電極を形成し、これをベーキングすることにより、積層セラミック電子部品を製造することができる。
【0097】
以下、実施例及び比較例を参照して本発明について詳細に説明する。
【0098】
実施例による積層セラミックキャパシタは、次のように製造した。
【0099】
まず、アクティブ領域のグレインのサイズを多様にするために、チタン酸バリウム粉末としては平均粒度0.05〜3μmの範囲内で適切なものを選択して用いた。
【0100】
上記チタン酸バリウム粉末に、有機溶媒としてエタノール、バインダーとしてポリビニルブチラールを混合した後、これをボールミリングしてセラミックスラリーを製造し、これを用いてアクティブ領域用セラミックグリーンシートを製造した。
【0101】
また、カバー領域のグレインのサイズを多様にするために、チタン酸バリウム粉末として平均粒度0.05〜3μmの範囲内で適切なものを選択してカバー領域用セラミックグリーンシートを製造した。
【0102】
次に、アクティブ領域用セラミックシートには、ニッケル金属を含む導電性ペーストを用いて内部電極を印刷した。
【0103】
次いで、上部カバー領域用セラミックシートを3〜8枚、アクティブ領域用セラミックシートを250枚、下部カバー領域用セラミックシートを3〜8枚順次積層して形成されたグリーン積層体を85℃で1000kgf/cmの圧力で等圧圧縮成形(isostatic pressing)した。
【0104】
圧着されたセラミック積層体を個別チップの形態に切断し、切断されたチップを大気雰囲気で230℃、60時間維持して脱バインダーを行った。以後、950〜1200℃で内部電極が酸化されないようにNi/NiO平衡酸素分圧より低い10−11〜10−10atmの酸素分圧下で焼成した。
【0105】
焼成チップの外部面を研磨した後、焼成チップを外部電極用導電性ペーストにディッピングしベーキングして外部電極を形成した。外部電極用導電性ペーストは、銅粉末にガラス及びバインダー等を添加して製造した。外部電極の表面には、電気メッキによって錫メッキ層を形成した。
【0106】
比較例の積層セラミック電子部品は、実施例の場合と同一の方法により製造し、但し、カバー領域の厚さT、カバー領域及びアクティブ領域に用いられたチタン酸バリウム粉末の平均粒度を異ならせた。
【0107】
上記の方法で製造されたセラミックキャパシタに対して耐湿負荷試験を行い、耐湿負荷試験の前後に絶縁抵抗(IR)を測定して信頼性を評価した。
【0108】
耐湿負荷試験では、温度40±2℃、湿度90〜95%RHの状態で定格電圧1.5Vrを500(+12/−0)hr印加し、充/放電電流は50mA以下とした。
【0109】
絶縁抵抗(IR、Insulation Resistance)は、耐湿負荷試験の前後に150℃(+0/−10)℃で1時間熱処理し24(±2)時間常温で放置した後に測定した。
【0110】
製品の規格を考慮して、耐湿負荷試験前の絶縁抵抗が50MΩ以上、耐湿負荷試験後の絶縁抵抗が3.5MΩ以上のものを良好と判定した。
【0111】
耐湿負荷試験を済ませた試料をモールディングした後、これをポリッシングした断面に対してSEM写真を撮影し、これを基にカバー領域の厚さT、カバー領域及びアクティブ領域のセラミックグレインの直径D、Dを測定した。
【0112】
表1〜5には、カバー領域の厚さTがそれぞれ6μm、9μm、15μm、25μm、35μmの場合を示した。
【0113】
【表1】
【0114】
【表2】
【0115】
【表3】
【0116】
【表4】
【0117】
【表5】
【0118】
表1は、カバー領域の厚さTが6μmの積層セラミックキャパシタに対する信頼性評価結果を示すものである。
【0119】
表1を参照すると、比較例1〜3はいずれもT/D、D/Dの値に関係なく絶縁抵抗値が規格値に達しておらず、不良であることを示している。これは、カバー領域の厚さが薄すぎるためである。
【0120】
表2は、カバー領域の厚さTが9μmの積層セラミックキャパシタに対する信頼性評価結果を示すものである。
【0121】
表2を参照すると、実施例1〜3は、Tが9μm、T/Dが100、D/Dが1.1、2.0、4.4の場合であり、信頼性が良好な結果を示している。結論として、D/Dが1.1〜4.4の場合に耐湿特性が良好である。
【0122】
実施例4〜6の場合も、実施例1〜3と類似する結果を示している。
【0123】
比較例4は、Tが9μm、T/Dが100、D/Dが1.0の場合であり、信頼性不良を示している。これは、カバー領域のグレインのサイズDとアクティブ領域のグレインのサイズDが類似することから、カバー領域とアクティブ領域との焼結温度の差異による不均一な応力分布を緩和する効果が低いためである。
【0124】
比較例6は、Tが9μm、T/Dが164、D/Dが1.0の場合であり、比較例4の場合と同様である。
【0125】
比較例5は、Tが9μm、T/Dが100、D/Dが4.6の場合であり、信頼性不良を示している。これは、カバー領域のグレインのサイズがアクティブ領域のグレインのサイズより小さすぎることから、却ってカバー領域がより速く焼結され、これにより、内部応力分布が不均一になるためである。
【0126】
比較例7は、Tが9μm、T/Dが164、D/Dが4.6の場合であり、比較例5の場合と同様である。
【0127】
比較例8〜12は、Tが9μm、T/Dが50、D/Dが0.9〜4.6の場合であり、いずれも信頼性不良を示している。これは、D/D値に関係なくT/Dが50と小さいためである。即ち、T/Dはカバー領域に存在する厚さ方向のグレインの平均個数を意味し、グレインの数が55個より少なくなって水分浸透の経路が短くなるためである。
【0128】
表3及び4は、それぞれカバー領域の厚さTが15μm及び25μmの積層セラミックキャパシタに対する信頼性評価結果を示すものである。表3及び4によると、表2の場合と類似する結果を示すことを確認することができる。
【0129】
表5は、カバー領域の厚さTが35μmの積層セラミックキャパシタに対する信頼性評価結果を示すものである。
【0130】
表5を参照すると、比較例31〜40は、T/D、D/Dの値に関係なくいずれも耐湿特性結果が良好であることを示している。これは、カバー領域の厚さTが十分に厚いためである。
【0131】
上記の実験結果から下記のような結論が得られる。
【0132】
第一、カバー領域の厚さが25μmより厚いと、耐湿特性に優れる。
【0133】
第二、カバー領域の厚さが25μm以下となると、カバー領域とアクティブ領域との焼結温度の差異による応力分布の不均一性によって耐湿特性が低下する問題が発生する可能性がある。
【0134】
しかしながら、カバー領域のグレインのサイズをアクティブ領域のグレインのサイズより小さくし(1.1≦D/D≦4.4)、カバー領域の厚さ方向のグレインの数を調節(T/D≧55)することにより、耐湿特性を向上させることができる。
【0135】
第三、カバー領域の厚さが9μmより薄くなると、D/D、T/Dの値を調節しても耐湿特性を向上させることができない。
【0136】
本発明で用いた用語は特定の実施例を説明するためのもので、本発明を限定しようとするものではない。単数の表現は、文脈上明白でない限り、複数の意味を含む。
【0137】
「含む」又は「有する」等の用語は、明細書に記載された特徴、数字、段階、動作、構成要素又はこれらを組み合わせたものが存在するということを意味するものであり、これを排除しようとするものではない。
【0138】
本発明は、上述した実施形態及び添付の図面によって限定されることなく、添付の特許請求の範囲によって限定される。
【0139】
したがって、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で当技術分野における通常の知識を有する者によって多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属する。
【符号の説明】
【0140】
10 セラミック本体
11 セラミック層
21、22 外部電極
31、32 内部電極
31a 最上内部電極
32a 最下内部電極
カバー領域の厚さ
カバー領域のグレインの平均直径
アクティブ領域のグレインの平均直径
図1
図2
図3