特許 5773452 プリント配線基板及びプリント配線基板の給電配線方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5773452

(24)【登録日】2015年7月10日

(45)【発行日】2015年9月2日

(54)【発明の名称】プリント配線基板及びプリント配線基板の給電配線方法

(51)【国際特許分類】

   H05K 1/02 20060101AFI20150813BHJP

   H05K 3/46 20060101ALI20150813BHJP

【ＦＩ】

   H05K1/02 N

   H05K3/46 Z

【請求項の数】7

【全頁数】9

(21)【出願番号】特願2012-534984(P2012-534984)

(86)(22)【出願日】2011年8月30日

(86)【国際出願番号】JP2011070096

(87)【国際公開番号】WO2012039269

(87)【国際公開日】20120329

【審査請求日】2013年2月25日

【審判番号】不服2014-11235(P2014-11235/J1)

【審判請求日】2014年6月13日

(31)【優先権主張番号】特願2010-210462(P2010-210462)

(32)【優先日】2010年9月21日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

(74)【代理人】

【識別番号】100077838

【弁理士】

【氏名又は名称】池田 憲保

(74)【代理人】

【識別番号】100082924

【弁理士】

【氏名又は名称】福田 修一

(74)【代理人】

【識別番号】100129023

【弁理士】

【氏名又は名称】佐々木 敬

(72)【発明者】

【氏名】柏倉 和弘

【合議体】

【審判長】 小柳 健悟

【審判官】 冨岡 和人

【審判官】 森川 元嗣

(56)【参考文献】

【文献】 特開２００１−８５８０５（ＪＰ，Ａ）

【文献】 特開平１０−２７０８６２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H05K 1/02

(57)【特許請求の範囲】

【請求項1】

電源と、
複数個のＬＳＩと、
前記電源から前記ＬＳＩに給電を行うための平面状の電源配線を有し、
前記電源配線に複数の間隙を形成することにより、前記電源から前記ＬＳＩに向かう電流経路を形成する複数の部分配線パターンを設け、
前記間隙は、前記複数の部分配線パターンの各々の電流密度が部分配線パターンの幅方向の断面で互いに一様になるように形成されており、
前記間隙は、前記複数のＬＳＩの中の隣接する一対のＬＳＩの間に形成され、
前記部分配線パターンは前記ＬＳＩ毎にそれぞれ設けられていることを特徴とするプリント配線基板。

【請求項2】

前記電源は一つのみ存在し、
前記複数の部分配線パターンは、前記電源を中心としたスター型の配線パターンを形成していることを特徴とする請求項１に記載のプリント配線基板。

【請求項3】

１つの電源と、
前記電源と対向するよう設けられた１つのＬＳＩと、
前記電源から前記ＬＳＩに給電を行うための平面状の電源配線を有し、
前記電源と前記ＬＳＩとの間に間隙を線状に複数本形成することにより、前記電源から前記ＬＳＩに向かう電流経路を形成する複数の部分配線パターンを設け、
前記間隙は、前記複数の部分配線パターンの各々の電流密度が部分配線パターンの幅方向の断面で互いに一様になるように形成されていることを特徴とするプリント配線基板。

【請求項4】

前記複数の部分配線パターンは、短冊状の配線パターンを形成していることを特徴とする請求項３に記載のプリント配線基板。

【請求項5】

前記ＬＳＩは複数の電源端子を有し、
前記間隙は、前記複数の電源端子を分離するように形成されていることを特徴とする請求項３又は４に記載のプリント配線基板。

【請求項6】

前記電源は、オンボード電源、ＤＣーＤＣコンバータ又はレギュレータであることを特徴とする請求項１から５のいずれか１項に記載のプリント配線基板。

【請求項7】

電源と、複数個のＬＳＩと、前記電源から前記ＬＳＩに給電を行うための平面状の電源配線を有するプリント配線基板の給電配線方法であって、
前記電源配線に複数の間隙を形成し、
前記電源から前記ＬＳＩに向かう電流経路を形成する複数の部分配線パターンを設け、前記間隙は、前記複数の部分配線パターンの各々の電流密度が部分配線パターンの幅方向の断面で互いに一様になるように形成されており、
前記間隙は、前記複数のＬＳＩの中の隣接する一対のＬＳＩの間に形成され、
前記部分配線パターンは前記ＬＳＩ毎にそれぞれ設けられていることを特徴とするプリント配線基板の給電配線方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プリント配線基板及びプリント配線基板の給電配線方法に関する。

【背景技術】

【0002】

ＬＳＩの高機能化（高速・高密度化）により電源の低電圧化が加速し、プリント基板上の給電配線での電圧降下を抑制することが困難になっている。
例えば、近年では電源電圧１Ｖ、消費電力４０〜５０Ｗという超ＬＳＩも市場に投入されている。この場合、電源電流は４０〜５０Ａ相当になる。１Ｖの印加範囲を±５％とすると許容できる電圧降下は５０ｍＶ以下であるが、これを実現する設計手法を確立するのが困難なのが現状である。
給電配線に関する関連技術としては、例えば、特開平１０−２７０８６２号公報、特開２００５−１８３７９０号公報がある。両技術ともＬＳＩ周囲にスリットを挿入することで高周波成分を分断しＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電磁波妨害）の抑制を狙った技術である。しかし、オンボード電源からＬＳＩへの給電配線が示されておらず、直流電圧降下の抑制には効果がないという問題がある。

【発明の開示】

【発明が解決しようとする課題】

【0003】

本発明の目的は、上述した従来技術の課題を解決するための技術を提供することにあり、給電時の直流電圧降下を低減することが可能なプリント配線基板及びプリント配線基板の給電配線方法を提供することにある。

【課題を解決するための手段】

【0004】

本発明に係るプリント配線基板は、
電源と、
少なくとも一つのＬＳＩと、
前記電源から前記ＬＳＩに給電を行うための平面状の電源配線を有し、
前記電源配線に間隙を形成することにより、前記電源から前記ＬＳＩに向かう電流経路を形成する複数の部分配線パターンを設けたことを特徴とする。
また、本発明に係るプリント配線基板の給電配線方法は、
電源と、少なくとも一つのＬＳＩと、前記電源から前記ＬＳＩに給電を行うための平面状の電源配線を有するプリント配線基板の給電配線方法であって、
前記電源配線に間隙を形成し、
前記電源から前記ＬＳＩに向かう電流経路を形成する複数の部分配線パターンを設けることを特徴とする。

【発明の効果】

【0005】

本発明によれば、プリント配線基板の電源からＬＳＩへの給電時の直流電圧降下を低減することができる。

【図面の簡単な説明】

【0006】

図１は、関連技術に係るプリント配線基板の構成を示す図である。
図２は、本発明の第１の実施の形態に係るプリント配線基板の構成を示す図である。
図３は、間隙を広くしスター型を強調したプリント配線基板の構成を示す図である。
図４は、本発明の第１の実施の形態の動作・原理を説明するための図である。
図５は、導体材料に銅を用いた場合の配線幅に対する配線抵抗（導体抵抗）の関係を示すグラフである。
図６は、給電点と負荷点に所望の電位差を与えたときの電圧分布を示した図である。
図７は、図６の等価回路である。
図８は、配線長に対する配線抵抗の関係を示すグラフである。
図９は、本発明の第２の実施の形態の理解を容易にするための関連技術に係るプリント配線基板の構成を示す図である。
図１０は、本発明の第２の実施の形態に係るプリント配線基板の構成を示す図である。
図１１は、図１０に示すプリント配線基板の変形例を示すものである。
図１２は、図１１のＬＳＩ部を拡大した図である。

【発明を実施するための形態】

【0007】

（関連技術の構成）
最初に、本発明の特徴がより明確になるように、関連技術について図１を参照して説明する。
図１は、電源から複数のＬＳＩへ給電する一般的な設計手法を示すものである。
図１に示すように、プリント配線基板１０は、電源１１と、複数のＬＳＩ１２と、電源１１からＬＳＩ１２に給電を行うための電源配線１３を有する。
近年のＬＳＩ等の半導体デバイスは高速化のため低電圧化・高密度化が進んでいる。近年、５Ｖや３．３Ｖの電源電圧から１．０Ｖあるいは０．９Ｖへと低下している。それとは逆に、ＬＳＩの処理能力は進みＬＳＩの大規模化に至り、電源電流は増加の一途をたどっている。更に、ＬＳＩへ給電する電源電圧範囲は電源電圧に対するパーセンテージで示され、一般には±５％程度であるが、低電圧になってもこの値は変わらない。
すなわち、給電ラインで許容できる電圧降下は、電源電圧５Ｖで２５０ｍＶ以内、電源電圧１Ｖで５０ｍＶと許容範囲の絶対値は激減し、設計難易度は増加している。
このような状況下、図１に示すプリント配線基板１０の構成では、電源配線１３に電源１１からＬＳＩ１２への給電配線が示されていないので、電源１１からＬＳＩ１２に向かう電流経路を制御できない。この結果、給電時の直流電圧降下を低減することは困難である。
本発明は、上記関連技術の問題点を解決するものである。
つまり、本発明は、電子回路基板における電源（オンボード電源、ＤＣーＤＣコンバータ、レギュレータ等）からＬＳＩへ給電する電源配線（平面状配線）に対し、ＬＳＩ毎あるいはＬＳＩの電源端子毎あるいは端子ブロック毎に間隙を挿入することにより平面状配線を分断し、平面状配線特有の抵抗特性を改善することでＬＳＩに効率よく給電することを特徴とする。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図２を参照して、本発明の第１の実施の形態に係るプリント配線基板の構成について説明する。
図２に示すように、プリント配線基板２０は、電源２１と、複数のＬＳＩ２２と、電源２１からＬＳＩ２２に給電を行うための電源配線２３を有する。ここで、本発明の第１の実施の形態では、電源配線２３に複数の間隙２４が形成されている。この点が、図１に示す関連技術に係るプリント配線基板１０と大きく異なる点である。
本発明の第１の実施の形態では、電源配線２３に間隙２４を形成することにより、電源２１からＬＳＩ２２に向かう電流経路を形成する複数の部分配線パターン２５を設ける。
具体的には、１つの電源２１から複数のＬＳＩ２２へ給電する場合、各ＬＳＩ２２の間に間隙２４を形成し、電源２１からみるとスター（星）型の配線構造になっている。
ここで、図３に、間隙２４を広くしスター型を強調したプリント配線基板２０の構成を示す。
図３に示されているように、電源２１は一つのみ存在し、部分配線パターン２５は、電源２１を中心としたスター型の配線パターンを形成している。このように、電源２１を中心にスター型配線にすることで、給電時の直流電圧降下を効果的に低減することができる。
ここで、電源２１は、例えば、オンボード電源、ＤＣーＤＣコンバータ、レギュレータなどである。
次に、図４から図８を参照して、本発明の第１の実施の形態の動作・原理について説明する。
一般に、電源配線を設計する際には、図１のように「電源プレーンを広くする」ことが必要といわれている。これは、図４で示されるとおり導体抵抗Ｒは、導体幅Ｗ、導体厚Ｔ、導体長Ｌ、抵抗率ρとすると、
Ｒ＝ρ×Ｌ／（Ｗ×Ｔ） … （１）
で示されるとおり、配線幅が広いほど導体抵抗Ｒは小さくなることに由来する。ここで、一例として、図５に、導体材料に銅を用いた場合の配線幅に対する配線抵抗（導体抵抗）の関係を示す。
しかしながら、（１）式が成り立つのは、導体断面を電流が一様に流れる場合であって、図１のような電子回路（プリント配線基板１０）の給電ではこの関係が成り立たない。
その理由を、図６及び図７を参照して説明する。
図６は、給電点６０と負荷点６１に所望の電位差を与え、そのときの電圧分布を示したものである。ここで、６２は擬似ＬＳＩであり、６３は配線（導体）を示している。
図７は、図６の等価回路である。
給電点６０と負荷点６１の間を流れる電流は、まず、最短ルート（すなわち２点間を結んだ直線上）を流れる。この最短ルート上にだけ電流が流れると周囲との電圧降下が発生するためそれを補償するように最短ルートのやや外側の経路に電流が流れだす。
同様に、更にその外側との電位差を補償するため電流が流れ、全体としては最短距離ほど電流密度７０（図７の矢印参照）が高く、周囲に広がるほど電流密度７０が薄くなる。
この現象は、電源投入後の瞬時に起こるのであり、実際に観測することはできないが、図７の等価回路により電流分布は計算が可能である。ここで、図７において７１は抵抗を示す。
この現象を基に、配線幅をパラメータにして、配線長に対する導体抵抗（配線抵抗）をプロットしたものが図８である。
図８によると、ある配線長が短いと配線幅を広げても導体抵抗を小さくすることができないことがわかる。例えば、配線長１００ｍｍの場合を考えてみる。配線幅が５０ｍｍのとき配線抵抗は２．５ｍΩ、配線幅が１００ｍｍのとき配線抵抗は２．１ｍΩが読み取れるはずである。
式（１）に従うのであれば、配線幅が２倍になれば配線抵抗が１／２倍になるはずであるがそれには従わない。前述したとおり、式（１）は電流密度が断面に対して一様に分布している場合の関係式のためである。
本発明の第１の実施の形態によれば、ＬＳＩ２２毎に給電領域を分離し、電流密度を一様にすることができるため、直流電圧降下を抑制することができる。特に、電源２１を中心にスター型配線にする（図３参照）ことで、給電時の直流電圧降下を効果的に低減することができる。
（第２の実施の形態）
次に、図９〜図１２を参照して、本発明の第２の実施の形態に係るプリント配線基板の構成について説明する。ただし、図９は、本発明の第２の実施の形態の理解を容易にするための関連技術に係るプリント配線基板の構成を示す図である。
図９に示すように、プリント配線基板９０は、電源９１と、ＬＳＩ９２と、電源９１からＬＳＩ９２に給電を行うための電源配線９３を有する。このように、１つの電源９１から１つのＬＳＩ９２に電流を供給する。
このような構成の下、ＬＳＩ９２の消費電力が増大しているため、前述と同様に電圧降下の問題が発生している。具体的には、図９に示すプリント配線基板９０の構成では、電源配線９３に電源９１からＬＳＩ９２への給電配線が示されていないので、電源９１からＬＳＩ９２に向かう電流経路を制御できない。この結果、給電時の直流電圧降下を低減することは困難である。つまり、図８に示したとおり、配線幅を広げすぎると電流密度の一様性が失われ、電圧降下が増大する。
本発明の第２の実施の形態は、このような関連技術の問題点を解決するものである。
図１０〜図１２を参照して、本発明の第２の実施の形態に係るプリント配線基板の構成について説明する。
図１０に示すように、プリント配線基板１００は、電源１１０と、ＬＳＩ１２０と、電源１１０からＬＳＩ１２０に給電を行うための電源配線１３０を有する。ここで、本発明の第２の実施の形態では、電源配線１３０に複数の間隙１４０が形成されている。このように、電源１１０とＬＳＩ１２０とは対向するように一対のみ設けられており、一対の電源１１０とＬＳＩ１２０との間に、間隙１４０が線状に複数本形成され、短冊状の部分配線パターン１５０が形成されている。この点が、図９に示す関連技術に係るプリント配線基板９０と大きく異なる点である。
本発明の第２の実施の形態では、電源配線１３０に線状の間隙１４０を複数本形成することにより、電源１１０からＬＳＩ１２０に向かう電流経路を形成する短冊状の部分配線パターン１５０を設ける。
このように、１つの電源１１０から１つのＬＳＩ１２０へ給電する場合に、給電配線を適正化するため、電源１１０とＬＳＩ１２０との間に短冊状の部分配線パターン１５０が形成する。複数の短冊状の給電配線とすることにより、短冊状の１つ１つの部分配線パターン１５０の電流密度が一様になり、結果として電圧降下の抑制につながる。
ここで、電源１２０は、例えば、オンボード電源、ＤＣーＤＣコンバータ、レギュレータなどである。
図１１は、図１０に示すプリント配線基板１００の変形例（改良例）を示すものである。
図１１に示すプリント配線基板１００では、間隙１６０によって、ＬＳＩ１２０の電源端子１７０（図１２参照）をも分離する点が、図１１に示すプリント配線基板１００と異なる。
ここで、図１２は図１１のＬＳＩ１２０の部分を拡大し、ＬＳＩ１２０の電源端子１７０の分離例を示したものである。ここで、１８０はＬＳＩ１２０の端子である。
図１２において、電源端子１７０は全て同一電源であることを想定している。ＬＳＩ１２０の内部では全ての電源は共通に接続されているので、プリント配線基板１００上で共通に接続する必要はない。
このような構成の下、短冊状に分離した電源配線１３０（短冊状の部分配線パターン１５０）に効率よく電流を分配することができる。
以上、本発明の実施の形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明技術的思想に基づく各種の変形が可能である。
本願は、２０１０年９月２１日出願の日本国特許出願２０１０−２１０４６２を基礎とするものであり、同特許出願の開示内容は全て本願に組み込まれる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】