(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0014】
続いて、本発明を実施するための第1の形態について図を参照しつつ以下に説明する。このパルス処理装置100は、
図1で示すように、パルス検出部1、高速AD変換部2、閾値データ設定部3、ピーク値データ検出部4、信号処理部5を備える。
パルス検出部1は、ランダムなタイミングで発生する物理事象に応じてアナログパルスであるリニアパルス信号aを出力する。このリニアパルス信号aは、
図2で示すように、所定値以上の波高値を有する。
【0015】
高速AD変換部2は、リニアパルス信号aを所定サンプリング速度でサンプリングしてデジタルパルスデータbに変換し、変換したデジタルパルスデータbを順次出力する。高速AD変換部2は、そのサンプリング速度を100Mspsとし、十分なピーク検出の精度が得られるようにしている。なお、
図2でリニアパルス信号aのサンプリングを開始した時点からデジタルパスルデータbが閾値データを下回るときまでのT1の期間に他のパルスが入力された、つまりリニアパルスが重複して入力された場合は1の(1つの意味であり、以下同じ)パルスとして検出される。
【0016】
閾値データ設定部3は、予め設定されたパルスのピーク値の下限を表す閾値データcを出力する。この閾値データはデジタル信号である。
ピーク値データ検出部4は、ピーク値を検出する。このピーク値データ検出部4は、高速AD変換部2が順次出力するデジタルパルスデータbと、閾値データ設定部3が出力する閾値データcと、を比較し、閾値データcを連続して上回るデジタルパルスデータのうちの最大のデジタルパルスデータをピーク値データとして一時記憶する。このピーク値データの検出は以下のようにして行う。先ず、最初に閾値データcを上回ったデジタルパルスデータをピーク値データとして一時記憶する。その後、デジタルパルスデータbが入力される毎に、入力されたデジタルパルスデータbと一時記憶されているピーク値データとを比較し、入力されたデジタルパルスデータbが一時記憶されているピーク値データより大きいときに、このデジタルパルスデータbをピーク値データとして更新記憶する。このピーク値データの更新処理をデジタルパルスデータが閾値データcを上回っている間繰り返す。ピーク値データ検出部4は、その後にデジタルパルスデータbが閾値データcを下回るときに、ピーク検出信号dと、その時に一時記憶されている最大のピーク値データeと、を出力する。
【0017】
信号処理部5は、ピーク検出信号dを検出した後に、ピーク値データeをパルスの波高値として入力する。そして、このパルスの波高値を用いて各種の処理を行う。
続いて、次に入力されるリニアパルス信号aについてピーク値2を取得する。以下同様にピーク値を順次取得する。パルス処理装置100はこのようなものである。
本形態では、
図3で示すように、高速AD変換部2は処理を停止することなく順次AD変換処理を続け、また、ピーク値データ検出部4も高速AD変換部2からデジタルパルスデータbの出力が開始されてからデジタルパルスデータbに基づいて順次ピーク値検出処理を進める。このため、
図3に示すT2の期間のように、高速AD変換部2とピーク値データ検出部4との処理の一部が重なる並列処理を実現している。なお、T2の期間に他のパルスが入力された、つまりリニアパルスが重複して入力された場合は1のパルスとして検出される。
【0018】
また、
図3で示すように、ピーク値データ検出部4は処理を停止することなく順次処理を続け、また、信号処理部5もピーク値データ検出部4からピーク値データeの出力が開始されてから以後ピーク値が出力される毎に順次処理を進める。このT3の期間のように、ピーク値データ検出部4と信号処理部5の処理が一部重なる並列処理を実現している。
続いて、パルス処理装置100によるパルス処理について説明する。まず、通常パルスの検出時について説明する。
図4で示すように通常のパルスが入力されたものとする。このパルスは、閾値を超えた範囲にピークが1個あるようなパルスである。このように閾値を超えた連続した範囲を1つのパルスとして認識する。値1〜値n+1,値n+a,値n+bはデジタルパルスデータの値である。
【0019】
Aではピークが生じているが、閾値より小さいピーク値であるため検出は行われない。Bでは閾値を超えたことを検出してパルスイネーブルを有効な状態にする(アサートする)。Cでは値1がラッチデータ(ピーク値データでありCのときは0)より大きいことを検出してラッチイネーブルをアサートし、値1をラッチする。値1は、ピーク値データの候補となる。このような動作は値nまで同様に行われ、値2、・・・、値n−2、値n−1、値nまでラッチされる。
【0020】
Dでは値n+1がラッチデータnより小さいためラッチイネーブルを無効な状態にする(ネゲートする)。以下値n+aまで続き、値nが保持される。Eでは値n+bが閾値を下回ったことを検出してパルスイネーブルをネゲートする。Fでは閾値を下回ったことを検出してデータイネーブルをアサートし、値nをピーク値データとして出力する。このようにして最大の値nのデジタルパルスデータをピーク値データとする。
【0021】
続いて、パルス処理装置100による他のパルス処理について説明する。ここでは、複数ピークを有するパルスの検出時について説明する。
図5で示すように閾値を超えた範囲に複数のピークがあるパルスが入力されたものとする。このようなパルスの最も高いピークを検出する。値1〜値n+4はデジタルパルスデータの値である。
Aでは値m+1がラッチデータmより小さいためラッチイネーブルをネゲートする。値m+2は値m+1より大きいため再度ラッチイネーブルをアサートする。値m+1はラッチされない。Bでは連続したパルスの中の最大値nがピーク値として保存される。Cでは値n+3はラッチデータnより小さいためラッチされない。このようにして複数ピークのうちで最大の値nのデジタルパルスデータをピーク値データとする。
【0022】
続いて、パルス処理装置100による他のパルス処理について説明する。ここでは、極小パルスや連続パルスの検出時について説明する。
図6で示すように閾値を僅かに超えるような極小パルスを含む複数のパルスが連続する連続パルスが入力されたものとする。この場合、閾値を超えたものはパルス幅に関わらずパルスとしてピーク検出を行う。また、メモリ書き込み中に次のピークを検出しても無視する。この場合、メモリ書き込み処理はパルス幅に対して十分短いため異常に短い間隔の場合のみ無視される。メモリ書き込み時間は100ns程度である。このように閾値を超えた連続した範囲で最も高いピークのみを検出する。値1〜値n+1はデジタルパルスデータの値である。
【0023】
Aではメモリ書き込み中はメモリレディをネゲートする。メモリ書き込み完了でメモリレディをアサートする。Bではピーク値を検出したが、前のメモリの書き込みが終わっていないため無視する。Cでは一旦閾値を下回ると新たなパルスとして認識する。このようにして複数ピークのうちで最大の値nのデジタルパルスデータをピーク値データとする。
このように高速AD変換部2は他に影響されることなく順次入力されるリニアパルス信号aをAD変換することができる。また、ピーク値データ検出部4は他に影響されることなく順次入力されるデジタルパルスデータbに基づいてピーク検出することができる。また、信号処理部5は他に影響されることなく順次入力されるピーク値データeに基づいて信号処理することができる。このようにパルス処理装置100は、並列処理により高速のパルス処理を行い、処理待ちによるデッドタイムを削減し、測定精度を向上させている。
【0024】
また、閾値データ設定部3、ピーク値データ検出部4、信号処理部5はFPGA(Field-Programmable Gate Array)などにより一体の半導体回路として形成している。
これによりパルス毎の処理にCPUが介在しなくなってパルスの高速処理を実現する。さらに100Mspsという高速AD変換部2の出力に追従できるようになり、高速化を実現することができる。
【0025】
また、高速AD変換部2は、AD変換を高速化しており、ランダムに入力されるパルスに対して、パルスの分離さえできれば数え落としは発生しない。これにより、欠測のおそれを低減し、正確な計測を実現できる。
また、高速AD変換部2を使用するため、従来技術のようなピークホールド回路を不要とし、デジタルサンプリング方式によるピーク検出を行うことができ、処理の高速化に寄与する。
【0026】
続いて、本発明を実施するための第2の形態について図を参照しつつ以下に説明する。このパルス処理装置200は、
図7で示すように、パルス検出部1、高速AD変換部2、閾値データ設定部3、ピーク値データ検出部4、信号処理部5、パルス波形解析部6を備える。
先の第1の形態と比較すると、ピーク値データ検出部4にパルス波形解析部6が接続されている点が相違する。なお、パルス検出部1、高速AD変換部2、閾値データ設定部3、ピーク値データ検出部4、信号処理部5については先と同じ構成であり、同じ番号を付すとともに重複する説明を省略する。以下、パルス波形解析部6について重点的に説明する。
【0027】
パルス波形解析部6は、ピーク値データ検出部4からのデジタルパルスデータbを用いてパルスを解析し、予め定められた性状を満たすパルスについてのピーク値データを出力させるとともにそれ以外のピーク値データを廃棄させるようにピーク値データ検出部4を制御する。
パルス波形解析部6は、詳しくは、
図8で示すように、基準設定部6a、パルス幅検出部6b、波高値検出部6c、比較判定部6d、出力制御部6eを備える。これら部は後述する各種の処理を行う。
【0028】
パルス解析の原理について説明する。本発明で対象とするパルスは、
図9(a)で示すような略正弦波様の形状を有し、下限のパルス幅W
Lが所定長さを有しており、また、1/2波高値のパルス幅W
Mが所定長さを有している。そして、波高の高いパルスと波高の低いパルスとでは相似形を有しており、1/2波高値のパルス幅W
Mと下限のパルス幅W
Lとの比率はパルスの高低にかかわらず一定の関係にある。
図9(b)で示すように1/2波高値のパルス幅W
Mが狭い場合は尖塔状のノイズとみなすことができる。また、
図9(c)で示すようにピークが多数ある場合もノイズとみなすことができる。これら特徴に基づいて波形解析を行う。
【0029】
第1の解析について説明する。
正常な波形の第1条件として下限のパルス幅W
Lが所定長より長いことが挙げられる。高速AD変換により物理事象を検出した通常の1のパルスは、多数のデジタルパルスデータからなる。デジタルパルスデータは所定サンプリング周期で得られるためサンプル数で表しても良い。本形態では下限のパルス幅W
Lが基準パルス幅16サンプル以上であるときに正常な波形であると判断し、基準パルス幅未満のサンプルを微小ノイズと判断する。なお、この基準パルス幅のサンプル数は、扱う物理事象や高速AD変換部2のサンプリング周期により変化する値であり、事情に応じて適宜数値を設定できる。
【0030】
図8のパルス波形解析部6の各部は以下のように機能する。
基準設定部6aは、デジタルパルスデータの予め定められた基準個数を基準パルス幅として設定する。
パルス幅検出部6bは、デジタルパルスデータが入力され、1のパルスについて所定の下限値を超えるデジタルパルスデータの個数を下限のパルス幅として検出する。
【0031】
比較判定部6dは、パルス幅検出部6bから出力される個数が、基準設定部6aから出力される基準個数を上回るという条件を満たす場合にこのパルスを正常と判断し、条件を満たさない場合にこのパルスを異常と判断する。比較判定部6dは判定結果を出力制御部6eへ送信する。
出力制御部6eは、正常時にはこのパルスのピーク値データを出力させ、また、異常時にはこのパルスのピーク値データを廃棄させるようにピーク値データ検出部4を制御する。
【0032】
このような波形解析を行うことで、微小なノイズをキャンセルすることができる。
続いて、第2の解析について説明する。
正常な波形の第2条件としてパルスが相似形であり、1/2波高値のパルス幅W
Mと下限のパルス幅W
Lとの比率がほぼ所定値になることが挙げられる。
図9(b)で示すようにある下限のパルス幅W
Lに対して1/2波高値のパルス幅W
Mが異常に小さい場合は、ノイズと判断する。本形態では1/2波高値のパルス幅W
Mが、下限のパルス幅W
Lの1/4〜3/4の範囲内にあるときは正常な波形であると判断し、また範囲外のときは異常な波形であると判断する。なお、この比率は、扱う物理事象により変化する値であり、事情に応じて適宜数値を設定できる。
【0033】
図8のパルス波形解析部6の各部は以下のように機能する。
基準設定部6aは、予め定められた比率の上限値および下限値を設定する。例えば、1のパルスの1/2波高値パルス幅W
Mを基準パルス幅W
Lで除した比率の上限値(1/4)および下限値(3/4)を設定する。
波高値検出部6cは、デジタルパルスデータが入力され、1のパルスについてパルスの最大波高値を検出し、この最大波高値に基づいて1/2波高値を算出する。最大波高値に1/2を乗じた値を1/2波高値とする。
【0034】
パルス幅検出部6bは、デジタルパルスデータが入力され、波高値検出部6cから出力される1/2波高値W
Mに最も近い値を有する2個のデジタルパルスデータおよびこのデジタルパルスデータに挟まれるデジタルパルスデータを加算した個数を1/2波高値のパルス幅W
Mとして検出し、1のパルスについて所定の下限値を超えるデジタルパルスデータの個数を下限のパルス幅W
Lとして検出する。
【0035】
比較判定部6dは、パルス幅検出部6bから出力される1/2波高値のパルス幅W
Mを表す個数と下限のパルス幅W
Lを表す個数との比率が、基準設定部6aから出力される下限値を上回り、かつ上限値を下回るという条件を満たす場合にこのパルスを正常と判断し、条件を満たさない場合にこのパルスを異常と判断する。前記比率は、例えば、パルス幅検出部6bから出力される1/2波高値のパルス幅W
Mを表す個数を下限のパルス幅W
Lを表す個数で除した値である。
【0036】
出力制御部6eは、正常時にはこのパルスのピーク値データを出力させ、また、異常時にはこのパルスのピーク値データを廃棄させるようにピーク値データ検出部4を制御する。
このような波形解析を行うことで、尖塔状の幅が狭いノイズや台形状の幅が広いノイズをキャンセルすることができる。
【0037】
続いて、第3の解析について説明する。
正常な波形の第3条件としてパルスが相似形であり、パルスが大きくなると波高値Hと下限のパルス幅W
Lとは同様に大きくなることが挙げられる。本形態では波高値Hを下限のパルス幅W
Lで除したときの比率が一定値(例えば0.75〜1.25)であると設定した。なお、この比率は、扱う物理事象により変化する値であり、事情に応じて適宜数値を設定できる。
【0038】
図8のパルス波形解析部6の各部は以下のように機能する。
基準設定部6aは、予め定められた比率である上限値および下限値を設定する。例えば、1のパルスの波高値Hを下限のパルス幅W
Lで除した比率の上限値および下限値を設定する。
パルス幅検出部6bは、デジタルパルスデータが入力され、1のパルスについて所定の下限値を超えるデジタルパルスデータの個数を下限のパルス幅として検出する。
【0039】
波高値検出部6cは、デジタルパルスデータが入力され、1のパルスについてパルスの最大波高値を検出する。
比較判定部6dは、波高値検出部6cから出力される波高値と、パルス幅検出部6bから出力される下限のパルス幅を表す個数と、の比率が、基準設定部6aから出力される下限値を上回り、かつ上限値を下回るという条件を満たす場合にこのパルスを正常と判断し、条件を満たさない場合にこのパルスを異常と判断する。前記比率は、波高値検出部6cから出力される波高値をパルス幅検出部6bから出力される下限のパルス幅を表す個数で除した値である。
【0040】
出力制御部6eは、正常時にはこのパルスのピーク値データを出力させ、また、異常時にはこのパルスのピーク値データを廃棄させるようにピーク値データ検出部4を制御する。
このような波形解析を行うことで、尖塔状の幅が狭いノイズや台形状の幅が広いノイズをキャンセルすることができる。
【0041】
続いて、第4の解析について説明する。
正常な波形の第4条件として、波高値を中心に前後複数サンプル(例えば8サンプル)の変化率が所定値の範囲内にあることが挙げられる。波高値周辺の変化が異常に大きい場合は、
図9(b)の尖塔状ノイズや、
図9(c)のように多数のピークによるノイズであるおそれがある。本形態では変化率が一定範囲内(例えば0.75〜1.25)であると設定した。なお、この比率は、扱う物理事象により変化する値であり、事情に応じて適宜数値を設定できる。
【0042】
図8のパルス波形解析部6の各部は以下のように機能する。
基準設定部6aは、予め定められた変化率の上限値および下限値を設定する。詳しくは隣接するデジタルパルスデータの変化率の上限値および下限値を設定する。
波高値検出部6cは、デジタルパルスデータが入力され、1のパルスについてパルスの最大波高値を検出し、この最大波高値デジタルパルスデータに挟まれる前後複数個のデジタルパルスデータについての隣接するデジタルパルスデータの変化率を検出する。
【0043】
比較判定部6dは、波高値検出部6cから出力される変化率が、基準設定部6aから出力される下限値を上回り、かつ上限値を下回るという条件を満たす場合にこのパルスを正常と判断し、条件を満たさない場合にこのパルスを異常と判断する。
出力制御部6eは、正常時にはこのパルスのピーク値データを出力させ、また、異常時にはこのパルスのピーク値データを廃棄させるようにピーク値データ検出部4を制御する。
【0044】
このような波形解析を行うことで、尖塔状のノイズや複数ピークノイズをキャンセルすることができる。
以上、本形態のパルス処理装置200について説明した。
図27に示した従来技術のピークホールド回路を用いるピーク検出処理では、パルスの波高値が得られるのみで、パルスの形状を認識することはできなかった。ノイズ等による不正なパルスが入力されても、正規のパルスと同様に波高分析を行ってしまっていた。
【0045】
一方、本発明の第2の形態では、ピーク値データ検出部4にパルス波形解析部6を追加し、異常パルスを除去する。高速AD変換部2によりデジタルパルスデータとした後でピーク値の検出を行うようにしたため、デジタルパルスデータにパルスの波形を示す情報が保持される。このため、パルス幅やある電圧値での傾きのようなパルスの波形的な様々な特長を捉えることが可能となる。あらかじめ定めた判定条件と比較することで、正規のパルスであることを認識し、不正な波形を持つパルスについてはノイズ等による不正なパルスとして除去する。
【0046】
続いて、本発明を実施するための第3の形態について図を参照しつつ以下に説明する。このパルス処理装置300は、
図10で示すように、パルス検出部1、高速AD変換部2、閾値データ設定部3、ピーク値データ検出部4、信号処理部5、波高値補正部7を備える。
アナログパルスをAD変換し、デジタル処理によりピーク検出を行う場合に、パルスに重畳された高周波ノイズや、サンプリングのタイミングのずれにより、実際の波高値に対して誤差が発生する。そこで、ピーク値検出部4によって得られた最大波高値を表すピーク値データに対して、ピーク値データ前後のデジタルパルスデータを基にデジタル補正を行う波高値補正部7を追加した。
【0047】
先の第1の形態と比較すると、ピーク値データ検出部4に波高値補正部7が接続されている。なお、パルス検出部1、高速AD変換部2、閾値データ設定部3、ピーク値データ検出部4、信号処理部5については先と同じ構成であり、同じ番号を付すとともに重複する説明を省略する。以下、波高値補正部7について重点的に説明する。
波高値補正部7は、ピーク値データ検出部4からの最大のピーク値データおよび前後のデジタルパルスデータを用いて波高値を補正したピーク値データを生成し、補正されたピーク値データをピーク値データ検出部4へ出力する。
【0048】
補正原理について説明する。まず、高周波ノイズを除去する第1の補正について説明する。
図11(a)で示すように、波形aのような円滑な理想的波形であることが好ましい。しかしながら、通常は波形bのように、理想的な波形aにノイズが重畳された波形である。そこで、
図11(b)で示すように、ピーク値Pのデータから前後8データずつ(つまり前後合わせて16のデータ)の平均値を補正後の波高値とすることで、より精度の高い波高値を得る。特に高周波ノイズ低減の観点で優れている。
【0049】
続いて、サンプリングタイミングによ
るピーク値
と真の波高値とのずれを補正する第2の補正について説明する。
図12(a)は正確な波高値が得られるサンプリングである。サンプリング・タイミングTaでパルスの最大の波高のサンプリングを行っており、真の波高値≒検出された波高値であり、正確な波高値が得られる。ところが、
図12(b)で示すように、サンプリング・タイミングでパルスの最大の波高からずれた位置でサンプリングを行うと、波高値がずれてしまい、真の波高値≠検出された波高値である。したがって真の
波高値とのずれDを正す補正を行う必要がある。
【0050】
まず、真の
波高値を中心に左右対称
形の場合、つまり立ち上がり時間と立ち下がり時間が同じ場合の補正を説明する。
図13(a)で示すように、真の
波高値を中心に左右対称
形の場合であるかどうかはデジタルパルスデータがピーク値を境に対
称的であるか否かにより判定する。例えば、ピーク値を中心としてnサンプル前のデジタルパル
スデータと、nサンプル後のデジタルパルスデータと、で差分を取って0に近ければ左右対称
形と判断する。
【0051】
続いて、補正を行う。ピーク値前後の値P
n−1と値P
n+1との差分Aを算出する。
図13(a)でも示すように一方の波高値が大きく、他方の波高値が小さくなっており、この差分が大きいほど、ピーク値と真の波高値との差が大きいと判断する。このような場合は以下のようにして真の波高値を算出する。
次式数1のように、ピーク値P
nにピーク値前後の値P
n−1と値P
n+1との差分Aに1/xを乗じた値を足して真の波高値P
0を算出する。
【0052】
[数1]
真の波高値P
0=P
n+A/x
なお、xの値は調整要素であり、物理事象や高速AD変換装置のサンプリング周波数などにより影響される値であり、適宜設定することができる。
続いて、立ち上がりが速く、かつ立ち下がりが遅い場合について説明する。
【0053】
図13(b)で示すように、立ち上がりが速く、かつ立ち下がりが遅い場合であるかどうかは、例えば、ピーク値を中心としてnサンプル前のデジタルパルスデータによる変化率が大きく、かつnサンプル後のデジタルパルスデータによる変化率が小さい場合に、立ち上がりが速く、かつ立ち下がりが遅いと判断する。
この場合、真の
波高値を中心に左右
非対称形である。そこで、次式数2のように、ピーク値P
nと前の値P
n−1との差分
Cと、ピーク値P
nと後の値P
n+1との差分Bの
z倍の値とを算出し、これら
CとB・
zとの差分値に1/yを乗じた値をピーク値P
nに足して真の波高値とする。
【0054】
[数2]
真の波高値P
0=P
n+|(
C−B・
z)|/y
なお
、y,zの値は調整要素であり、物理現象や高速AD変換装置のサンプリング周波数などにより影響される値であり、適宜設定することができる。
なお、立ち上がりが遅く、立ち下がりが早い場合も同趣旨にて補正でき
る。
【0055】
そして、第1の補正および第2の補正を組み合わせた補正とすることができる。まず、高周波ノイズの除去を行って理想的な波形とする第1の補正を行い、続いて、真の
波高値を中心に左右対称
形の場合の補正、または、真の
波高値を中心に左右非対称
形の場合の補正である第2の補正を行うことで、より精度の高い補正を行うことができる。このようなピーク値データがピーク値データ検出部4に出力される。ピーク値データ検出部4は、補正されたピーク値データを一時記憶し、適当なタイミングで出力する。本形態では、ピーク値データは、常に波高値補正部7により補正されるため、ピーク値データ検出部4はピーク値データを時間遅延させて出力することになる。
【0056】
本発明の第3の形態では正確な波高値を得るため、ピーク値データ検出部4に、波高値補正部7を追加した。検出されたピーク値の前後の値の平均値をとることで、高周波ノイズによる誤差を低減した。また、検出されたピーク値の前後の値から波高真値を算出することで、サンプリングタイミングのずれによる誤差を低減した。更に、平均値と波高真値の算出との組み合わせで両方の要因による誤差を同時に低減した。これにより高い精度で波高分析を行うことができる。
【0057】
続いて、本発明を実施するための第4の形態について図を参照しつつ以下に説明する。このパルス処理装置400は、
図14で示すように、パルス検出部1、高速AD変換部2、閾値データ設定部3、ピーク値データ検出部4、信号処理部5、パルス波形解析部6、波形整形部8を備える。
パルス検出部1から出力されるリニアパルス信号aは、ピーク付近が急峻であり、正確なピーク値検出が困難な場合がある。また、パルス波形解析部6によるパルス波形解析を行う際に、正常なパルスと異常なパルスの特長に顕著な差がない場合、パルス波形解析によるパルスの分別が困難である。また、ピーク値データ検出部4においても、波形によっては精度の高いピーク値を得ることが困難である。そこで、高速AD変換部2の前段に波形整形部8を追加した。これにより高速AD変換に対応するようにリニアパルス信号aに波形整形を行い、高速AD変換部2による正常なパルスの認識をより容易にし、また、波形解析部6による解析を精度高いものとした。
【0058】
先の第2の形態と比較すると、パルス検出部1と高速AD変換部2との間に波形整形部8が挿入されており、パルス検出部1から出力されるリニアパルス信号aを用いてパルス波形の補正を行う点が相違する。なお、パルス検出部1、高速AD変換部2、閾値データ設定部3、ピーク値データ検出部4、信号処理部5、パルス波形解析部6については先と同じ構成であり、同じ番号を付すとともに重複する説明を省略する。以下、波形整形部8について重点的に説明する。
【0059】
整形原理について説明する。まず、整形がない場合について説明する。整形がない場合のリニアパルス信号は、
図16(a)で示すように、ピーク付近が急峻なため、正確なピーク値検出やノイズとの区別が難しい。そこで、波形の傾きを緩和することでピーク値の検出やノイズとの分別を容易にする。パルス波形の特長を際立たせることで、波形解析を容易にする。
【0060】
波形整形部8は、リニアパルス信号aの勾配を滑らかに整形し、整形されたリニアパルス信号a’を出力する。高速AD変換部2が、この整形されたリニアパルス信号a’をAD変換してデジタルパルスデータbを生成する。
この波形整形部8は、詳しくは、
図15で示すように、立上勾配制限部8aと、立下勾配制限部8bと、を備える。
【0061】
立上勾配制限部8aは、リニアパルス信号aの立ち上がり勾配を滑らかに整形する。立上勾配制限部8aは、フィルタであり、CRの時定数により波形の勾配を制限する。このため、
図16(a)で示すように、立上りに急峻なリニアパルス信号を、立上勾配制限部8aは、
図16(b)で示すように、立上りのみ滑らかな波形に整形する。
立下勾配制限部8bは、リニアパルス信号aの立ち下がり勾配を滑らかに整形する。立下勾配制限部8bは、フィルタであり、CRの時定数により波形の勾配を制限する。このため、
図16(a)で示すように、立下りに急峻なリニアパルス信号を、立下勾配制限部8bは、
図16(b)で示すように、立ち下がりのみ滑らかな波形に整形する。
【0062】
これにより波形整形部8の出力は立上り、立下りとも滑らかな、波高値に応じて相似形を持つパルスを出力する。
本発明の第4の形態ではパルス検出部1から出力されるリニアパルス信号aに対して、遷移の傾きを制御する波形整形部8を追加した。波形整形部8は、パルス波形の特長を際立たせるように整形した上でAD変換を行う。これにより、ピーク値検出の精度を上げることができる。また、波形整形により正常な波形の特長が強調されるため、パルス波形解析による正規のパルスと不正なパルスの分別を容易にした。
【0063】
続いて、本発明を実施するための第5の形態について図を参照しつつ以下に説明する。このパルス処理装置500は、
図17で示すように、パルス検出部1、高速AD変換部2、閾値データ設定部3、ピーク値データ検出部4、信号処理部5、波形整形部8、パルス波形積分解析部9を備える。
先の第4の形態と比較すると、ピーク値データ検出部4にパルス波形積分解析部9が接続されており、ピーク値データ検出部4からのデジタルパルスデータbを用いてパルス波形を積分の上で解析を行う点が相違する。なお、パルス検出部1、高速AD変換部2、閾値データ設定部3、ピーク値データ検出部4、信号処理部5、波形整形部8については先と同じ構成であり、同じ番号を付すとともに重複する説明を省略する。以下、パルス波形積分解析部9について重点的に説明する。
【0064】
パルス波形積分解析部9は、ピーク値データ検出部4からのデジタルパルスデータを用いてパルスの積分値を算出し、積分値を用いて予め定められた性状を満たすか判定し、性状を満たすパルスについてのピーク値データを出力させるとともにそれ以外のピーク値データを廃棄させるようにピーク値データ検出部4を制御する。
パルス波形積分解析部9は、
図18で示すように、さらに基準設定部9a、波高値検出部9b、積分部9c、パルス幅検出部9d、比較判定部9e、出力制御部9fを備える。これら部は後述する各種の処理を行う。
【0065】
パルス波形積分解析原理について説明する。パルス波形が相似形であればパルスの面積は波高値の二乗に比例する。
図19(a)で示すような予め標準的なパルスについての面積で波高値の二乗を除した基準の比率を登録しておき、
図19(b)で示すようなあるパルスが入力されたときにそのパルスについての面積や波高値を算出し、そのパルスについて、波高値の二乗を面積で除した比率を算出して基準の比率とほぼ同じであれば、比例関係にあって正常なパルスと判定する。また、
図19(c)で示すようなあるパルスが入力されたときに、波高値に対して異常に面積が小さく比率が基準の比率と異なる場合は、ノイズと判断して除去する。
【0066】
第1のパルス波形積分解析は、パルス波形積分解析原理に基づいて上記のパルスが正常か異常かを判定する。
図18で示すように、基準設定部9aは、予め定められた比率の上限値と下限値とを設定する。この比率は、基準となる1のパルスについて、波高値の二乗を面積で除した値である。
【0067】
波高値検出部9bは、デジタルパルスデータが入力され、1のパルスについてのデジタルパルスデータの最大値を波高値として検出する。
積分部9cは、デジタルパルスデータが入力され、1のパルスについてデジタルパルスデータを加算して積分値を算出する。
比較判定部9eは、波高値検出部9bから出力される波高値を二乗した値と、積分部9cから出力される積分値と、の比率が、基準設定部9aから出力される下限値を上回り、かつ上限値を下回る条件を満たす場合に、このパルスを正常と判断し、条件を満たさない場合にこのパルスを異常と判断する。
【0068】
前記比率は、例えば、波高値検出部9bから出力される波高値を二乗した値を、積分部9cから出力される積分値で除した値である。
出力制御部9fは、正常時にはこのパルスのピーク値データを出力させ、また、異常時にはこのパルスのピーク値データを廃棄させるようにピーク値データ検出部4を制御する。
【0069】
このような波形解析を行うことで、尖塔状の幅が狭いノイズや台形状の幅が広いノイズをキャンセルすることができる。
続いて第2のパルス波形積分解析について説明する。この解析では、上記の第1のパルス波形積分解析に加え、パルスの面積が波高値の二乗に比例しない場合であって、特に面積が大きい場合についても詳細に検討する。パルスの面積が波高値の二乗に比例しない場合であって面積が大きい場合については、さらに以下のように判定する。
【0070】
図20(a)で示すように、入力されたパルスの波高値Hがほぼ2倍であるが、パルス幅W
Lはほぼ同じである場合は、2つのパルスが完全に同時に入力されて重畳されたパルスと判断する。
また、
図20(b)で示すように、入力されたパルスの波高値Hは元のパルスと同じであり、パルス幅W
Lはほぼ2倍である場合は、2つのパルスが一部だけ重畳されたパルスと判断する。
【0071】
また、
図20(c)で示すように、入力されたパルスの波高値Hが約1.4倍であり、パルス幅W
Lも約1.4倍である場合は、2つのパルスが少しずれて重畳された場合であり、1のパルスと区別がつかないため、破棄するか、または、1のパルスとして取り扱う。
なお、最後のケースは殆ど起こらないレアなケースであるため、このような処理をしても精度に影響は生じない。
【0072】
続いて各部の処理について説明する。
基準設定部9aは、予め定められた比率の上限値および下限値と、1のパルスについての基準の波高値および基準のパルス幅と、を設定する。この比率は、基準となる1のパルスについて、波高値の二乗を面積で除した値である。
波高値検出部9bは、デジタルパルスデータが入力され、1のパルスについてのデジタルパルスデータの最大値を波高値として検出する。
【0073】
積分部9cは、デジタルパルスデータが入力され、1のパルスについてデジタルパルスデータを加算して積分値を算出する。
パルス幅検出部9dは、デジタルパルスデータが入力され、1のパルスについて所定の下限値を超えるデジタルパルスデータの個数をパルス幅として検出する。
比較判定部9eは、パルス幅検出部9dから出力される波高値を二乗した値と、積分部9cから出力される積分値と、の比率が、基準設定部9aから出力される下限値を上回り、かつ上限値を下回るという条件を満たす場合に、このパルスを正常と判断する。また、比較判定部9eは、下限値以下の場合にこのパルスを異常と判断する。また、比較判定部9eは、上限値を上回る場合であって波高値が基準波高値の約2倍程度でパルス幅が基準パルス幅の約1倍である場合に2の(2つのを意味し、以下同じ)パルスが重畳されたと判断する。また、比較判定部9eは、上限値を上回る場合であって波高値が基準波高値の約1倍程度でパルス幅が基準パルス幅の約2倍である場合に2のパルスが重畳されたと判断する。
【0074】
前記比率は、例えば、波高値検出部9bから出力される波高値を二乗した値を、積分部9cから出力される積分値で除した値である。
出力制御部9fは、正常時にはこのパルスのピーク値データを出力させ、重畳時に2のピーク値データを出力させ、また、異常時にはこのパルスのピーク値データを廃棄させるようにピーク値データ検出部4を制御する。
【0075】
このような第5の形態では、ピーク値データ検出部4で問題となった高周波ノイズやサンプリングタイミングのずれによる影響を低減し、より高精度な波高分析を行うことができる。とくに波形整形部8がパルスの波形を相似形になるように整形し、パルス波形積分解析部9の積分部9cがパルスの面積を得ることで、より高精度の波高解析を行うことができる。また、重複パルスの検出も可能としている。
【0076】
なお、上記第1の態様〜第5の態様においては、ピーク値データ検出部4でデジタルパルスデータが閾値データを下回ったときにピーク検出信号dとピーク値データeとを信号処理部5に出力する場合について説明した。しかしながら、本発明は、上記に限定されるものではなく、ピーク値データ検出部4からピーク値データeを連続的に出力する場合に代えて、デジタルパルスデータが閾値データを下回ったときに少なくともピーク値データeを短時間出力して、デジタルパルスデータが閾値データを下回る毎に単発的にピーク値データを出力するようにしても良い。この場合には、信号処理部5でピーク値データeが入力されたか否かを判定し、ピーク値データeが入力されたときに、処理を開始すればよく、ピーク検出信号を省略することができる。さらには、ピーク値データ検出部4で連続的にピーク値データeを出力し、信号処理部5で入力されるピーク値データeの変化を検出してピーク値が変化したときに処理を開始するようにしてもよい。この場合にもピーク検出信号を省略することができる。
【実施例1】
【0077】
続いて本発明の第1の形態を放射線検出に適用した実施例1について説明する。本発明のパルス処理装置を放射線分析装置に適用した例である。
放射線分析装置100’は、
図21で示すように、放射線検出器10、高速ADC20、CPU内蔵FPGA30、制御装置40を備える。CPU内蔵FPGA30は、さらに、閾値制御回路31、ピーク値検出回路32、波高分析回路33、波高分布メモリ34、演算処理部としてのCPU35、通信制御回路36を備えている。
【0078】
放射線検出器10は、先に説明したパルス検出部1と同じ機能を有するものであり、特に放射線の検出機能に特化している。放射線は周期期的な信号ではなく、放射線検出器10では、
図22(a)で示すように、ランダムなタイミングで様々な波高値を持つパルスが入力される。
高速ADC20は、先に説明した高速AD変換部2と同じ機能を有するものであり、特に放射線検出に対応できるように、100Msps,14bitという高速・高分解能のデバイスを使用している。
【0079】
CPU内蔵FPGA30は、高速な処理を可能とするデバイスであり、閾値制御回路31、ピーク値検出回路32、波高分析回路33は、FPGAによるロジック回路により実現されている。CPU内蔵FPGA30では、CPU35による波高分析回路33の制御、CPU35による閾値制御回路31に対する閾値の設定、CPU35から通信制御回路36を介して外部の制御装置40との通信を行えるようにした。
【0080】
閾値制御回路31は、先に説明した閾値データ設定部3と同じ機能を有するものであり、上記のような閾値が予め設定されている。設定は、例えば、制御装置40に入力し、制御装置40が通信制御回路36を介してCPU35へ書き込み、CPU35がこの閾値制御回路31に設定する。
ピーク値検出回路32は、先に説明したピーク値データ検出部4と同じ機能を有するものであり、上記のようなピーク値の検出処理を行っている。
【0081】
波高分析回路33は、先に説明した信号処理部5と同じ機能を有するものであり、詳しくはSCA(シングルチャンネルアナライザ)またはMCA(マルチチャンネルアナライザ)である。波高分析回路33は、波高値毎のパルス数をカウントする。
波高分布メモリ34は、波高分析回路33から出力される波高値毎のパルス数を書き込む。波高分析回路33から波高分布メモリ34へ直接書き込むため、パルス毎にCPU35が処理を介在する事態をなくし、処理待ち時間が著しく短縮される。
【0082】
CPU35は、波高分布メモリ34から波高値毎のパルス数を読み出し、波高分布データを生成する。CPU35は、通信制御回路36へ波高分布データを送信する。
通信制御回路36は波高分布データを通信データに変換して出力する。
制御装置40は、例えば通常のパーソナルコンピュータであり、通信データを波高分布データに戻して画面に表示する。
図22(b)で示すように各波高値毎のパルスの数が蓄積された分布データが表示される。通信制御回路36および制御装置40で、本発明の出力部を構成する。放射線分析装置100’は、このようなものである。
【0083】
このような放射線分析装置100’では、先に説明したように各回路が並列動作可能である。そして、CPUは入力パルス単位で処理を行う必要が無く、波高分布メモリへの書き込みまでFPGAのロジック回路で行うため、高速動作が可能である。
【実施例2】
【0084】
続いて本発明の第2の形態を放射線検出に適用した実施例2について説明する。
放射線分析装置200’は、
図23で示すように、放射線検出器10、高速ADC20、CPU内蔵FPGA50、制御装置40を備える。CPU内蔵FPGA50はさらに、閾値制御回路31、ピーク値検出回路32、波高分析回路33、波高分布メモリ34、演算処理部としてのCPU35、通信制御回路36、パルス波形解析回路51を備えている。
【0085】
本実施例2では、先に説明した実施例1と比較すると、特にCPU内蔵FPGA50が相違しており、さらにはパルス波形解析回路51が追加された点のみが相違する。
このパルス波形解析回路51も、先に説明したパルス波形解析部6と同じ機能を有するものであり、FPGAのロジック回路で行うため、高速動作が可能である。このような本実施例2では先の第2の形態と同様にノイズを除去して検出精度を高めた放射線分析装置200’とすることができる。
【実施例3】
【0086】
続いて本発明の第3の形態を放射線検出に適用した実施例3について説明する。
放射線分析装置300’は、
図24で示すように、放射線検出器10、高速ADC20、CPU内蔵FPGA60、制御装置40を備える。CPU内蔵FPGA60はさらに、閾値制御回路31、ピーク値検出回路32、波高分析回路33、波高分布メモリ34、演算処理部としてのCPU35、通信制御回路36、波高値補正回路61を備えている。
【0087】
本実施例3では、先に説明した実施例1と比較すると、特にCPU内蔵FPGA60が相違しており、さらには波高値補正回路61が追加された点のみが相違する。
この波高値補正回路61も、先に説明した波高値補正部7と同じ機能を有するものであり、FPGAのロジック回路で行うため、高速動作が可能である。このような本実施例3では先の第3の形態と同様にノイズを除去して検出精度を高めた放射線分析装置300’とすることができる。
【実施例4】
【0088】
続いて本発明の第4の形態を放射線検出に適用した実施例4について説明する。
放射線分析装置400’は、
図25で示すように、放射線検出器10、高速ADC20、CPU内蔵FPGA50、制御装置40、波形整形回路70を備える。CPU内蔵FPGA50はさらに、閾値制御回路31、ピーク値検出回路32、波高分析回路33、波高分布メモリ34、演算処理部としてのCPU35、通信制御回路36、パルス波形解析回路51を備えている。
【0089】
本実施例4では、先に説明した実施例2と比較すると、特に波形整形回路70が追加された点が相違する。
この波形整形回路70も、先に説明した波形整形部8と同じ機能を有するものである。このような本実施例4では先の第4の形態と同様にノイズを除去して検出精度を高めた放射線分析装置400’とすることができる。
【実施例5】
【0090】
続いて本発明の第5の形態を放射線検出に適用した実施例5について説明する。
放射線分析装置500’は、
図26で示すように、放射線検出器10、高速ADC20、CPU内蔵FPGA80、制御装置40、波形整形回路70を備える。CPU内蔵FPGA80はさらに、閾値制御回路31、ピーク値検出回路32、波高分析回路33、波高分布メモリ34、演算処理部としてのCPU35、通信制御回路36、パルス波形積分回路81を備えている。
【0091】
本実施例5では、先に説明した実施例4と比較すると、特にパルス波形積分回路81が追加された点が相違する。
このパルス波形積分回路81も、先に説明したパルス波形積分部9と同じ機能を有するものである。このような本実施例5では先の第5の形態と同様にノイズを除去して検出精度を高めた放射線分析装置とすることができる。