特許第5778047号(P5778047)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ルネサスエレクトロニクス株式会社の特許一覧

<>
  • 特許5778047-半導体集積回路およびその動作方法 図000002
  • 特許5778047-半導体集積回路およびその動作方法 図000003
  • 特許5778047-半導体集積回路およびその動作方法 図000004
  • 特許5778047-半導体集積回路およびその動作方法 図000005
  • 特許5778047-半導体集積回路およびその動作方法 図000006
  • 特許5778047-半導体集積回路およびその動作方法 図000007
  • 特許5778047-半導体集積回路およびその動作方法 図000008
  • 特許5778047-半導体集積回路およびその動作方法 図000009
  • 特許5778047-半導体集積回路およびその動作方法 図000010
  • 特許5778047-半導体集積回路およびその動作方法 図000011
  • 特許5778047-半導体集積回路およびその動作方法 図000012
  • 特許5778047-半導体集積回路およびその動作方法 図000013
  • 特許5778047-半導体集積回路およびその動作方法 図000014
  • 特許5778047-半導体集積回路およびその動作方法 図000015
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5778047
(24)【登録日】2015年7月17日
(45)【発行日】2015年9月16日
(54)【発明の名称】半導体集積回路およびその動作方法
(51)【国際特許分類】
   H04B 1/16 20060101AFI20150827BHJP
   H03L 7/08 20060101ALI20150827BHJP
【FI】
   H04B1/16 R
   H03L7/08 G
【請求項の数】20
【全頁数】64
(21)【出願番号】特願2012-8005(P2012-8005)
(22)【出願日】2012年1月18日
(65)【公開番号】特開2013-150105(P2013-150105A)
(43)【公開日】2013年8月1日
【審査請求日】2014年8月28日
(73)【特許権者】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】100089071
【弁理士】
【氏名又は名称】玉村 静世
(72)【発明者】
【氏名】五十嵐 豊
(72)【発明者】
【氏名】勝部 勇作
【審査官】 小池 堂夫
(56)【参考文献】
【文献】 特開2001−211098(JP,A)
【文献】 特開2006−121160(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H04B 1/16
H03L 7/08
(57)【特許請求の範囲】
【請求項1】
第1アナログ受信ユニットと第1デジタル受信ユニットを含んだ第1無線アクセスシステム受信ユニットと、電圧制御発振器と、フェーズロックドループと、デジタルインターフェースとを具備してなる半導体集積回路であって、
前記第1アナログ受信ユニットは、RF受信信号をダウンコンバートすることによって第1アナログ受信信号を生成する第1受信ミキサと、前記第1アナログ受信信号を第1デジタル受信信号に変換する第1アナログ−デジタル変換器とを有し、
前記第1デジタル受信ユニットは、前記第1デジタル受信信号が入力端子に供給される第1デジタルフィルタを有し、
前記第1デジタル受信ユニットの前記第1デジタルフィルタの出力端子から生成される第1デジタルフィルタ受信出力信号は、前記デジタルインターフェースを介して、前記半導体集積回路の外部に出力可能とされ、
前記電圧制御発振器は前記第1受信ミキサに供給される第1受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を所望の周波数にロックするものであり、
前記第1無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとは、第1システムによる第1RF受信信号の受信動作から第2システムによる第2RF受信信号の受信動作への切り替えが可能とされ、
前記切り替えでは、前記第1システムによる前記第1RF受信信号の前記受信動作に関して、前記第1アナログ受信ユニットの終了移行動作に続き、前記第1デジタル受信ユニットの終了移行動作が実行され、
前記切り替えでは、前記第2システムによる前記第2RF受信信号の前記受信動作のために、前記第1アナログ受信ユニットの開始移行動作と前記第1デジタル受信ユニットの開始移行動作とが実行され、
前記切り替えの前記第1デジタル受信ユニットの前記終了移行動作の期間において、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第2システムの所望の周波数に一致するようにロック動作を開始する
ことを特徴とする半導体集積回路。
【請求項2】
請求項1において、
前記半導体集積回路は、第2アナログ受信ユニットと第2デジタル受信ユニットを含んだ第2無線アクセスシステム受信ユニットを更に具備し、
前記第2アナログ受信ユニットは、RF受信信号をダウンコンバートすることによって第2アナログ受信信号を生成する第2受信ミキサと、前記第2アナログ受信信号を第2デジタル受信信号に変換する第2アナログ−デジタル変換器とを有し、
前記第2デジタル受信ユニットは、前記第2デジタル受信信号が入力端子に供給される第2デジタルフィルタを有し、
前記第2デジタル受信ユニットの前記第2デジタルフィルタの出力端子から生成される第2デジタルフィルタ受信出力信号は、前記デジタルインターフェースを介して、前記半導体集積回路の前記外部に出力可能とされ、
前記電圧制御発振器は前記第1受信ミキサに供給される前記第1受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第1システムの所望の周波数にロックし、
前記電圧制御発振器は前記第2受信ミキサに供給される第2受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第2システムの所望の周波数にロックし、
前記第1無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとは、前記第1システムによる前記第1RF受信信号の前記受信動作を実行可能とされ、
前記第2無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとは、前記第2システムによる前記第2RF受信信号の前記受信動作を実行可能とされ、
前記第1無線アクセスシステム受信ユニットと前記第2無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとは、前記第1システムによる前記第1RF受信信号の前記受信動作から前記第2システムによる前記第2RF受信信号の前記受信動作への切り替えが可能とされ、
前記切り替えでは、前記第1システムによる前記第1RF受信信号の前記受信動作に関して、前記第1アナログ受信ユニットの前記終了移行動作に続き、前記第1デジタル受信ユニットの前記終了移行動作が実行され、
前記切り替えでは、前記第2システムによる前記第2RF受信信号の前記受信動作のために、前記第2アナログ受信ユニットの開始移行動作と前記第2デジタル受信ユニットの開始移行動作とが実行され、
前記切り替えの前記第1デジタル受信ユニットの前記終了移行動作の期間において、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第2システムの前記所望の周波数に一致するようにロック動作を開始する
ことを特徴とする半導体集積回路。
【請求項3】
請求項2において、
前記第1デジタルフィルタと前記第2デジタルフィルタとは、それぞれ多段のFIRフィルタによって構成される
ことを特徴とする半導体集積回路。
【請求項4】
請求項3において、
前記半導体集積回路は、第1デジタル送信ユニットと第1アナログ送信ユニットとを含んだ第1無線アクセスシステム送信ユニットと、第2デジタル送信ユニットと第2アナログ送信ユニットとを含んだ第2無線アクセスシステム送信ユニットとを更に具備し、
前記第1無線アクセスシステム送信ユニットの前記第1デジタル送信ユニットは、前記デジタルインターフェースを介して前記半導体集積回路の前記外部から供給される前記第1システムによる第1デジタル送信信号を第1アナログ送信信号に変換可能とされ、
前記第2無線アクセスシステム送信ユニットの前記第2デジタル送信ユニットは、前記デジタルインターフェースを介して前記半導体集積回路の前記外部から供給される前記第2システムによる第2デジタル送信信号を第2アナログ送信信号に変換可能とされ、
前記第1無線アクセスシステム送信ユニットの前記第1アナログ送信ユニットは、前記第1アナログ送信信号をアップコンバートすることによって前記第1システムによる第1RF送信信号を生成可能とされ、
前記第2無線アクセスシステム送信ユニットの前記第2アナログ送信ユニットは、前記第2アナログ送信信号をアップコンバートすることによって前記第2システムによる第2RF送信信号を生成可能とされる
ことを特徴とする半導体集積回路。
【請求項5】
請求項3において、
前記第1アナログ−デジタル変換器および前記第2アナログ−デジタル変換器のサンプリングレートは、前記デジタルインターフェースのデジタルインターフェース出力端子のサンプリングレートより高く設定され、
前記第1デジタルフィルタおよび前記第2デジタルフィルタは、前記第1アナログ−デジタル変換器および前記第2アナログ−デジタル変換器の前記サンプリングレートを前記デジタルインターフェースの前記デジタルインターフェース出力端子の前記サンプリングレートに変換するための非同期型サンプリングレートコンバータとしても機能する
ことを特徴とする半導体集積回路。
【請求項6】
請求項3において、
前記半導体集積回路は、前記第1システムによる前記第1RF受信信号の前記受信動作と前記第2システムによる前記第2RF受信信号の前記受信動作との間の切り替えを実行する制御ユニットを更に具備し、
前記制御ユニットは、前記第1アナログ受信ユニットおよび前記第2アナログ受信ユニットの信号遅延時間と前記第1デジタル受信ユニットおよび前記第2デジタル受信ユニットの信号遅延時間とを記憶可能とされる
ことを特徴とする半導体集積回路。
【請求項7】
請求項3において、
前記第1アナログ受信ユニットは、第1低雑音増幅器と第1可変アナログフィルタと第1可変アナログ増幅器とを更に含み、
前記第1低雑音増幅器は、前記第1システムによる前記第1RF受信信号を前記第1受信ミキサに供給して、前記第1可変アナログフィルタと前記第1可変アナログ増幅器とは前記第1受信ミキサの出力と前記第1アナログ−デジタル変換器の入力との間に直列接続され、
前記第2アナログ受信ユニットは、第2低雑音増幅器と第2可変アナログフィルタと第2可変アナログ増幅器とを更に含み、
前記第2低雑音増幅器は、前記第2システムによる前記第2RF受信信号を前記第2受信ミキサに供給して、前記第2可変アナログフィルタと前記第2可変アナログ増幅器とは前記第2受信ミキサの出力と前記第2アナログ−デジタル変換器の入力との間に直列接続される
ことを特徴とする半導体集積回路。
【請求項8】
請求項7において、
前記切り替えの前記第1デジタル受信ユニットの前記終了移行動作の前記期間において、前記フェーズロックドループが前記ロック動作を開始することと平行して、前記第2無線アクセスシステム受信ユニットの前記第2アナログ受信ユニットはDCオフセット電圧のキャンセル動作と前記第2可変アナログフィルタのフィルタ特性の校正動作とを実行する
ことを特徴とする半導体集積回路。
【請求項9】
請求項8において、
前記第1無線アクセスシステム受信ユニットの前記第1低雑音増幅器の入力端子と前記第2無線アクセスシステム受信ユニットの前記第2低雑音増幅器の入力端子とは、前記第1システムによる前記第1RF受信信号と前記第2システムによる前記第2RF受信信号とを受信するアンテナに接続されるフロントエンドモジュールと接続可能とされる
ことを特徴とする半導体集積回路。
【請求項10】
請求項4において、
前記第1無線アクセスシステム送信ユニットの前記第1アナログ送信ユニットから生成される前記第1システムによる前記第1RF送信信号は、第1RF電力増幅器とフロントエンドモジュールとを介してアンテナに供給可能とされ、
前記第2無線アクセスシステム送信ユニットの前記第2アナログ送信ユニットから生成される前記第2システムによる前記第2RF送信信号は、第2RF電力増幅器と前記フロントエンドモジュールとを介して前記アンテナに供給可能とされる
ことを特徴とする半導体集積回路。
【請求項11】
第1アナログ受信ユニットと第1デジタル受信ユニットを含んだ第1無線アクセスシステム受信ユニットと、電圧制御発振器と、フェーズロックドループと、デジタルインターフェースとを具備してなる半導体集積回路の動作方法であって、
前記第1アナログ受信ユニットは、RF受信信号をダウンコンバートすることによって第1アナログ受信信号を生成する第1受信ミキサと、前記第1アナログ受信信号を第1デジタル受信信号に変換する第1アナログ−デジタル変換器とを有し、
前記第1デジタル受信ユニットは、前記第1デジタル受信信号が入力端子に供給される第1デジタルフィルタを有し、
前記半導体集積回路の前記動作方法は、
前記第1デジタル受信ユニットの前記第1デジタルフィルタの出力端子から生成される第1デジタルフィルタ受信出力信号を、前記デジタルインターフェースを介して、前記半導体集積回路の外部に出力するステップと、
前記電圧制御発振器を使用して前記第1受信ミキサに供給される第1受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループを使用して前記電圧制御発振器から生成される前記発振出力信号の周波数を所望の周波数にロックするステップと、
前記第1無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとを使用して、第1システムによる第1RF受信信号の受信動作から第2システムによる第2RF受信信号の受信動作への切り替えを行うステップと
を有し、
前記切り替えでは、前記第1システムによる前記第1RF受信信号の前記受信動作に関して、前記第1アナログ受信ユニットの終了移行動作に続き、前記第1デジタル受信ユニットの終了移行動作が実行され、
前記切り替えでは、前記第2システムによる前記第2RF受信信号の前記受信動作のために、前記第1アナログ受信ユニットの開始移行動作と前記第1デジタル受信ユニットの開始移行動作とが実行され、
前記切り替えの前記第1デジタル受信ユニットの前記終了移行動作の期間において、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第2システムの所望の周波数に一致するようにロック動作を開始する
ことを特徴とする半導体集積回路の動作方法。
【請求項12】
請求項11において、
前記半導体集積回路は、第2アナログ受信ユニットと第2デジタル受信ユニットを含んだ第2無線アクセスシステム受信ユニットを更に具備し、
前記第2アナログ受信ユニットは、RF受信信号をダウンコンバートすることによって第2アナログ受信信号を生成する第2受信ミキサと、前記第2アナログ受信信号を第2デジタル受信信号に変換する第2アナログ−デジタル変換器とを有し、
前記第2デジタル受信ユニットは、前記第2デジタル受信信号が入力端子に供給される第2デジタルフィルタを有し、
前記半導体集積回路の前記動作方法は、
前記第2デジタル受信ユニットの前記第2デジタルフィルタの出力端子から生成される第2デジタルフィルタ受信出力信号を、前記デジタルインターフェースを介して、前記半導体集積回路の前記外部に出力するステップと、
前記電圧制御発振器を使用して前記第1受信ミキサに供給される前記第1受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループを使用して前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第1システムの所望の周波数にロックするステップと、
前記電圧制御発振器を使用して前記第2受信ミキサに供給される第2受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループを使用して前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第2システムの所望の周波数にロックするステップと、
前記第1無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとを使用して、前記第1システムによる前記第1RF受信信号の前記受信動作を実行するステップと、
前記第2無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとを使用して、前記第2システムによる前記第2RF受信信号の前記受信動作を実行するステップと、
前記第1無線アクセスシステム受信ユニットと前記第2無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとを使用して、前記第1システムによる前記第1RF受信信号の前記受信動作から前記第2システムによる前記第2RF受信信号の前記受信動作への切り替えを行うステップと
を更に有し、
前記切り替えでは、前記第1システムによる前記第1RF受信信号の前記受信動作に関して、前記第1アナログ受信ユニットの前記終了移行動作に続き、前記第1デジタル受信ユニットの前記終了移行動作が実行され、
前記切り替えでは、前記第2システムによる前記第2RF受信信号の前記受信動作のために、前記第2アナログ受信ユニットの開始移行動作と前記第2デジタル受信ユニットの開始移行動作とが実行され、
前記切り替えの前記第1デジタル受信ユニットの前記終了移行動作の期間において、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第2システムの前記所望の周波数に一致するようにロック動作を開始する
ことを特徴とする半導体集積回路の動作方法。
【請求項13】
請求項12において、
前記第1デジタルフィルタと前記第2デジタルフィルタとは、それぞれ多段のFIRフィルタによって構成される
ことを特徴とする半導体集積回路の動作方法。
【請求項14】
請求項13において、
前記半導体集積回路は、第1デジタル送信ユニットと第1アナログ送信ユニットとを含んだ第1無線アクセスシステム送信ユニットと、第2デジタル送信ユニットと第2アナログ送信ユニットとを含んだ第2無線アクセスシステム送信ユニットとを更に具備し、
前記半導体集積回路の前記動作方法は、
前記第1無線アクセスシステム送信ユニットの前記第1デジタル送信ユニットを使用して、前記デジタルインターフェースを介して前記半導体集積回路の前記外部から供給される前記第1システムによる第1デジタル送信信号を第1アナログ送信信号に変換するステップと、
前記第2無線アクセスシステム送信ユニットの前記第2デジタル送信ユニットを使用して、前記デジタルインターフェースを介して前記半導体集積回路の前記外部から供給される前記第2システムによる第2デジタル送信信号を第2アナログ送信信号に変換するステップと、
前記第1無線アクセスシステム送信ユニットの前記第1アナログ送信ユニットを使用して、前記第1アナログ送信信号をアップコンバートすることによって前記第1システムによる第1RF送信信号を生成するステップと、
前記第2無線アクセスシステム送信ユニットの前記第2アナログ送信ユニットを使用して、前記第2アナログ送信信号をアップコンバートすることによって前記第2システムによる第2RF送信信号を生成するステップと
を更に有する
ことを特徴とする半導体集積回路の動作方法。
【請求項15】
請求項13において、
前記第1アナログ−デジタル変換器および前記第2アナログ−デジタル変換器のサンプリングレートは、前記デジタルインターフェースのデジタルインターフェース出力端子のサンプリングレートより高く設定され、
前記第1デジタルフィルタおよび前記第2デジタルフィルタは、前記第1アナログ−デジタル変換器および前記第2アナログ−デジタル変換器の前記サンプリングレートを前記デジタルインターフェースの前記デジタルインターフェース出力端子の前記サンプリングレートに変換するための非同期型サンプリングレートコンバータとしても機能する
ことを特徴とする半導体集積回路の動作方法。
【請求項16】
請求項13において、
前記半導体集積回路は、前記第1システムによる前記第1RF受信信号の前記受信動作と前記第2システムによる前記第2RF受信信号の前記受信動作との間の切り替えを実行する制御ユニットを更に具備し、
前記半導体集積回路の前記動作方法は、前記制御ユニットを使用して、前記第1アナログ受信ユニットおよび前記第2アナログ受信ユニットの信号遅延時間と前記第1デジタル受信ユニットおよび前記第2デジタル受信ユニットの信号遅延時間とを記憶するステップを更に有する
ことを特徴とする半導体集積回路の動作方法。
【請求項17】
請求項13において、
前記第1アナログ受信ユニットは、第1低雑音増幅器と第1可変アナログフィルタと第1可変アナログ増幅器とを更に含み、
前記第1低雑音増幅器は、前記第1システムによる前記第1RF受信信号を前記第1受信ミキサに供給して、前記第1可変アナログフィルタと前記第1可変アナログ増幅器とは前記第1受信ミキサの出力と前記第1アナログ−デジタル変換器の入力との間に直列接続され、
前記第2アナログ受信ユニットは、第2低雑音増幅器と第2可変アナログフィルタと第2可変アナログ増幅器とを更に含み、
前記第2低雑音増幅器は、前記第2システムによる前記第2RF受信信号を前記第2受信ミキサに供給して、前記第2可変アナログフィルタと前記第2可変アナログ増幅器とは前記第2受信ミキサの出力と前記第2アナログ−デジタル変換器の入力との間に直列接続される
ことを特徴とする半導体集積回路の動作方法。
【請求項18】
請求項17において、
前記切り替えの前記第1デジタル受信ユニットの前記終了移行動作の前記期間において、前記フェーズロックドループが前記ロック動作を開始することと平行して、前記第2無線アクセスシステム受信ユニットの前記第2アナログ受信ユニットはDCオフセット電圧のキャンセル動作と前記第2可変アナログフィルタのフィルタ特性の校正動作とを実行する
ことを特徴とする半導体集積回路の動作方法。
【請求項19】
請求項18において、
前記第1無線アクセスシステム受信ユニットの前記第1低雑音増幅器の入力端子と前記第2無線アクセスシステム受信ユニットの前記第2低雑音増幅器の入力端子とは、前記第1システムによる前記第1RF受信信号と前記第2システムによる前記第2RF受信信号とを受信するアンテナに接続されるフロントエンドモジュールと接続可能とされる
ことを特徴とする半導体集積回路の動作方法。
【請求項20】
請求項14において、
前記第1無線アクセスシステム送信ユニットの前記第1アナログ送信ユニットから生成される前記第1システムによる前記第1RF送信信号を、第1RF電力増幅器とフロントエンドモジュールとを介してアンテナに供給するステップと、
前記第2無線アクセスシステム送信ユニットの前記第2アナログ送信ユニットから生成される前記第2システムによる前記第2RF送信信号を、第2RF電力増幅器と前記フロントエンドモジュールとを介して前記アンテナに供給するステップと
を更に有する
ことを特徴とする半導体集積回路の動作方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路およびその動作方法に関し、特に複数の無線システムの間の受信動作の切り替え時間を短縮するのに有効な技術に関するものである。
【背景技術】
【0002】
携帯電話端末等に搭載される受信機として構成された無線周波数(RF)信号処理回路はアンテナから受信した高周波信号を、高い品質(低雑音、所望信号帯域以外の妨害帯域の信号の抑圧等)でより低い周波数帯域のベースバンド信号に変換する。一方、近年の半導体デバイス・プロセス技術、半導体回路技術の向上により、携帯電話端末等の分野では複数の無線アクセスシステムに対応した無線周波数信号処理回路が、1個の半導体チップに集積化される。複数の無線アクセスシステムは、例えば、GSM方式、EDGE方式、W−CDMA方式、HSDPA方式、LTE方式である。尚、GSMはGlobal System for Mobile Communicationsの略、EDGEはEnhanced Data for GSM Evolution:Enhanced Data for GPRSの略、GPRSはGeneral Packet Radio Serviceの略である。W−CDMAはWideband Division Multiple Accessの略、HSDPAはHigh Speed Downlink Packet Accessの略、LTEはLong Term Evolutionの略である。
【0003】
上述の無線周波数信号処理回路を集積化した半導体チップは受信ベースバンド信号のアナログ信号をデジタル信号に変換して、デジタルインターフェースを介して、受信デジタルベースバンド信号をベースバンドLSI(Large Scale Integrated Circuits)へ転送する。
【0004】
下記非特許文献1には、W−CDMA方式(HSDPA方式)とGSM方式(EDGE方式)のデュアルモードに対応可能で、W−CDMA方式の800MHz、1.5GHz、1.7GHz、2GHzの4つのバンドと、GSM/EDGE方式の850MHz、900MHz、1.8GHz、1.9GHzの4つのバンドの合計8つのマルチバンドに対応するシングルチップCMOSトランシーバーが記載されている。このトランシーバーは、A/D変換器とD/A変換器とデジタルフィルタと312MHz低電圧差動シグナリングインターフェース(LVDS)を含んでいる。トランスミッターチェインには、W−CDMA方式(HSDPA方式)とGSM方式(EDGE方式)の両者にリニア・ダイレクト・クォドラチャー・モジュレーション・アーキテクチャーが共通に使用される。ダイレクト・コンバージョン・レシーバー・チェインに、アナログ・ベース・バンド・ブロック(ABB)、すなわち、ローパスフィルタ(LPF)および可変利得増幅器(VGA)と、デルタシグマA/D変換器とFIRフィルタとがW−CDMA方式(HSDPA方式)とGSM方式(EDGE方式)の両者に使用され、チップ面積が低減される。アナログ・ベース・バンド・ブロック(ABB)の特性はレジスタベース制御シーケンスによってリコンフィギュラブルであり、レジーバーチェインはアナログステージとデジタルステージとの両者の高速DCオフセット・キャンセラーと、時定数等のパラメータがデジタル・ベース・バンド(DBB)の制御により自由にプログラマブルな自律制御AGCコントローラとを含んでいる。
【0005】
1個の半導体チップには携帯電話端末等に搭載される送信機として構成された無線周波数(RF)信号処理回路も集積化されている。従って、ベースバンドLSIから生成される送信デジタルベースバンド信号が、デジタルインターフェースを介して、1個の半導体チップに集積化され送信機として構成された無線周波数(RF)信号処理回路に転送される。送信デジタルベースバンド信号は、D/A変換器によって送信アナログベースバンド信号に変換される。このように、1個の半導体チップに集積化され受信機および送信機、すなわち送受信機として構成された無線周波数(RF)信号処理回路とベースバンドLSIとの間では、デジタルインターフェースを介して、受信デジタルベースバンド信号と送信デジタルベースバンド信号が転送される。また更に、無線周波数(RF)信号処理回路の内部動作を制御するためのデジタル制御信号が、ベースバンドLSIからデジタルインターフェースを介して無線周波数(RF)信号処理回路に供給される。
【0006】
一方、ベースバンドLSIは、インターリーブされた信号を元に戻す処理(デインターリーバ)と、誤り訂正処理等の所定のデジタル信号処理を実行するものである。
【0007】
下記特許文献1には、複数のセルから構成された移動通信システムで、ユーザー装置(UE:User Equipment)が1つのセルから他のセルに移動する際に、セルを切り替えて通信を継続するハンドオーバーが記載されている。ユーザー装置(UE)が隣接セルに移動して、元々通信を行っていたセルであるサービングセルからの信号よりも隣接セルからの信号が強くなった場合には、隣接セルにハンドオーバーが行われる。従って、ハンドオーバーに先立って、隣接セルの信号電力が測定される。サービングセルからの信号よりも隣接セルからの信号が強くなったとの測定結果は、ユーザー装置(UE)から基地局に報告される。基地局はこのイベントを受信するとハンドオーバーすることを決定して、ハンドオーバー手順を実行する。更に下記特許文献1には、W−CDMA方式やHSDPA方式の後継であるLTE方式におけるハンドオーバーも、記載されている。
【0008】
以上説明したように移動通信システムでは、現在通信中の1つの無線アクセスシステムの通信状況が悪くなった場合には、他の無線アクセスシステムへ遅滞なく切り替えるために他の無線アクセスシステムの電波強度等の測定が実行される。この測定は、現在通信中の1つの無線アクセスシステムでの通信を数mSオーダーの短時間(ユーザーに感知されない程度の短時間)の期間に送受信を中断して、無線周波数(RF)信号処理回路を内蔵する半導体チップを他の無線アクセスシステムの受信モードに切り替えて行うものである。この測定の際には、無線周波数(RF)信号処理回路を内蔵する半導体チップの送信モードを、他の無線アクセスシステムに設定する必要はない。
【0009】
下記特許文献2には、無線LANの1つの方式であるIEEE802.11nでの無線通信を行っている際に、無線LANの他の方式であるIEEE802.11eの状態を確認することが記載されている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】国際公開番号 WO2009/057520A1 明細書
【特許文献2】特開2008−113149号 公報
【特許文献3】特開2010−245673号 公報
【非特許文献】
【0011】
【非特許文献1】H.Yoshida et al, “A Single−Chip 8−Band CMOS Transceiver for W−CDMA(HSPA)/GSM(GPRS)/EDGE with Digital Intereface”, ESSCIRC(European Solid−State Circuits Conference) 2008, PP.142−145.
【非特許文献2】Daniel Kaczman et al, “A Single−Chip Tri−Band (2100,1900,850/800MHz) WCDMA/HSDPA Cellular Transceiver”, IEEE JOURNAL OF SOLID−STATE CIRCUITS, VOL.41, NO.5, PP.1122−1132.May 2005.
【非特許文献3】Tirdad Sowlati et al, “Quad−Band GSM/GPRS/EDGE Polar Loop Transmitter”, IEEE JOURNAL OF SOLID−STATE CIRCUITS, VOL.39, NO.12, PP.2179−2189.December 2004.
【非特許文献4】Toshihiko Shimizu et al, “A Small GSM Power Amplifier Module Using Si−LDMOS Driver MMIC”, 2004 IEEE International Solid−State Ciruits Conference Digest of Techinical Papers. PP.196−197, February 17, 2004.
【発明の概要】
【発明が解決しようとする課題】
【0012】
本発明者等は本発明に先立って、上述したようにデジタルインターフェースを介してベースバンドLSIとの間でデジタル制御信号と受信デジタルベースバンド信号とが転送される無線周波数(RF)信号処理回路を検討した。
【0013】
図11は、本発明に先立って本発明者等によって検討された受信装置の構成を示す図である。
【0014】
図11において、10はアンテナ、20はスイッチを内蔵したフロントエンドモジュール(FEM)、1000は無線周波数(RF)信号処理半導体集積回路(RFIC)、30はデジタルインターフェース(DIF)、31はデジタルインターフェース入力端子(DIFin)、32はデジタルインターフェース出力端子(DIFout)である。
【0015】
更に200は無線アクセスシステムA受信ユニット(RXA)、210は無線アクセスシステムB受信ユニット(RXB)、40は制御ユニット、41Rは無線アクセスシステムA受信ユニットへのオンオフ制御信号(RXA_ON)、42Rは無線アクセスシステムB受信ユニットへのオンオフ制御信号(RXB_ON)である。また、46はフロントエンドモジュール(FEM)20の切り替え制御信号(FEM_C)、100は電圧制御発振器(VCO)、110はPLL周波数シンセサイザ(PLL)である。
【0016】
また更に、A10、B10は低雑音増幅器(LNA)、A20、A21、B20、B21はミキサ(MIX)、A30、A31、A50、A51、B30、B31、B50、B51は可変アナログ低域通過フィルタ(A−LPF)、A40、A41、B40、B41はアナログ可変増幅器(A−PGA)である。更に、A60、A61、B60、B61はアナログ−デジタル変換器(ADC)、A70、A71、B70、B71は可変デジタル低域通過フィルタ(D−LPF)、A80、A81、B80、B81はデジタル可変増幅器(D−PGA)、A90、B90は移相器である。
【0017】
無線アクセスシステムA受信ユニット(RXA)200では、低雑音増幅器(LNA)A10とミキサ(MIX)A20、A21と移相器A90とは、クォドラチャ・ダイレクト・ダウンコンバージョンの信号処理を実行する。すなわち、このダウンコンバージョンの信号処理によってアンテナ10によって受信された無線アクセスシステムAのRF受信信号は、同相(In-Phase)の成分を有する受信アナログベースバンド信号Iと直交(Quadrature)の成分を有する受信アナログベースバンド信号Qとに変換される。可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51はチャネル選択フィルタとして機能するので、受信アナログベースバンド信号I、Q中に含まれた所望信号帯域以外の妨害信号成分がこのチャネル選択フィルタによって抑圧される。その後、受信アナログベースバンド信号I、Qはアナログ−デジタル変換器(ADC)A60、A61によって受信デジタルベースバンド信号I、Qに変換されて、受信デジタルベースバンド信号I、Qは可変デジタル低域通過フィルタ(D−LPF)A70、A71の入力端子に供給される。また更に、可変デジタル低域通過フィルタ(D−LPF)A70、A71の出力端子から生成される受信デジタルベースバンド信号I、Qは、デジタル乗算器によって構成されたデジタル可変増幅器(D−PGA)A80、A81の入力端子に供給される。デジタル可変増幅器(D−PGA)A80、A81の出力端子から生成される受信デジタルベースバンド信号I、Qは、デジタルインターフェース(DIF)30を介してベースバンドLSIに供給される。
【0018】
無線アクセスシステムB受信ユニット(RXB)210では、低雑音増幅器(LNA)B10とミキサ(MIX)B20、B21と移相器B90とは、クォドラチャ・ダイレクト・ダウンコンバージョンの信号処理を実行する。すなわち、このダウンコンバージョンの信号処理によってアンテナ10によって受信された無線アクセスシステムBのRF受信信号は、同相(In-Phase)の成分を有する受信アナログベースバンド信号Iと直交(Quadrature)の成分を有する受信アナログベースバンド信号Qとに変換される。可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51はチャネル選択フィルタとして機能するので、受信アナログベースバンド信号I、Q中に含まれた所望信号帯域以外の妨害信号成分がこのチャネル選択フィルタによって抑圧される。その後、受信アナログベースバンド信号I、Qはアナログ−デジタル変換器(ADC)B60、B61によって受信デジタルベースバンド信号I、Qに変換されて、受信デジタルベースバンド信号I、Qは可変デジタル低域通過フィルタ(D−LPF)B70、B71の入力端子に供給される。また更に、可変デジタル低域通過フィルタ(D−LPF)B70、B71の出力端子から生成される受信デジタルベースバンド信号I、Qは、デジタル乗算器によって構成されたデジタル可変増幅器(D−PGA)B80、B81の入力端子に供給される。デジタル可変増幅器(D−PGA)B80、B81の出力端子から生成される受信デジタルベースバンド信号I、Qは、デジタルインターフェース(DIF)30を介してベースバンドLSIに供給される。
【0019】
RF信号処理半導体集積回路(RFIC)1000には2つの受信ユニットが内蔵されている。すなわち、無線アクセスシステムA受信ユニット(RXA)200は無線アクセスシステムAを受信するための受信ブロックのユニットで、無線アクセスシステムB受信ユニット(RXB)210は無線アクセスシステムBを受信するための受信ブロックのユニットである。
【0020】
RF信号処理半導体集積回路(RFIC)1000の内部動作は、デジタルインターフェース(DIF)30を介して、図示しないベースバンドLSIから制御される。デジタルインターフェース入力端子(DIFin)31やデジタルインターフェース出力端子(DIFout)32はデジタル信号であり、デジタル可変増幅器(D−PGA)A80、A81、B80、B81からの出力信号はデジタルのパラレル信号である。従って、デジタルインターフェース(DIF)30がシリアルインターフェースであれば、デジタル可変増幅器(D−PGA)A80、A81、B80、B81からのデジタル・パラレル信号をシリアル信号に変換する機能をデジタルインターフェース(DIF)30が含んでいる。すなわち、デジタルインターフェース(DIF)30がシリアルインターフェースであれば、RF信号処理半導体集積回路(RFIC)1000の外部端子数は、同等のビット数のデジタルデータ出力処理をパラレルインターフェースで実行する場合と比較して低減することが可能である。従って、デジタルインターフェース(DIF)30をシリアルインターフェースで構成することによって、RF信号処理半導体集積回路(RFIC)1000を内蔵するパッケージのサイズを低減することが可能となる。
【0021】
デジタルインターフェース入力端子(DIFin)31には、ベースバンドLSI(図示せず)からのRF信号処理半導体集積回路(RFIC)1000とフロントエンドモジュール(FEM)20とのデジタル制御信号やRF信号処理半導体集積回路(RFIC)1000への送信デジタルベースバンド信号等が伝送される。
【0022】
デジタルインターフェース出力端子(DIFout)32は、RF信号処理半導体集積回路(RFIC)1000からの受信デジタルベースバンド信号やRF信号処理半導体集積回路(RFIC)1000やフロントエンドモジュール(FEM)20の動作状態等を図示しないベースバンドLSIへ伝送する。
【0023】
無線アクセスシステムA、Bとしては、例えば、携帯通信端末の場合には、無線アクセスシステムAにはLTE方式、無線アクセスシステムBにはGSM方式等のように、相互に相違する無線アクセスシステムが使用される。無線アクセスシステムA、Bに使用される通信方式は、デジタルインターフェース(DIF)30を介して、RF信号処理半導体集積回路(RFIC)1000に供給される動作モード指定信号によって設定可能とされている。
【0024】
以下に、図11に示した本発明に先立って本発明者等によって検討された受信装置としてのRF信号処理半導体集積回路(RFIC)1000の動作を説明する。
【0025】
アンテナ10によって受信された無線周波数(RF)受信信号は、フロントエンドモジュール(FEM)20に供給される。
【0026】
フロントエンドモジュール(FEM)20は、アンテナスイッチとフィルタとを内蔵する。フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチは、例えば無線アクセスシステムA受信ユニット(RXA)200の側へ接続状態に制御される一方、無線アクセスシステムB受信ユニット(RXB)210の側へは非接続状態に制御されている。またフロントエンドモジュール(FEM)20の内蔵のフィルタによりアンテナ10から受信した無線周波数(RF)受信信号のうちで無線アクセスシステムAの所望信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(FEM)20の出力信号であるRF受信信号は、低雑音増幅器(LNA)A10に供給される。
【0027】
低雑音増幅器(LNA)A10は、可能な限り雑音を付加することなく、RF受信信号を所望の利得で増幅する。低雑音増幅器(LNA)A10の出力からのRF受信増幅信号は、ミキサ(MIX)A20、A21に供給される。
【0028】
PLL周波数シンセサイザ(PLL)110は、制御ユニット40から供給される動作設定情報に基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(VCO)100は、所望の周波数の発振出力信号を生成する。
【0029】
移相器A90は電圧制御発振器(VCO)100から供給される発振出力信号に応答して90度位相の相違する2つのローカル信号を生成して、この2つのローカル信号をミキサ(MIX)A20、A21に供給する。例えば、無線アクセスシステムA受信ユニット(RXA)200がダイレクトコンバージョン受信機である場合には、ミキサ(MIX)A20、A21へ供給されるローカル信号の周波数は、アンテナ10から供給される所望のチャネルのRF受信信号の中心周波数と等しいものである。また、電圧制御発振器(VCO)100の発振信号と移相器A90から生成される90度位相の相違する2つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(VCO)100の発振出力信号の周波数をローカル信号の2倍の周波数に設定する。この場合には、移相器A90はローカル信号の90度位相シフトの機能だけではなく電圧制御発振器(VCO)100の発振出力信号の周波数を分周比2によって分周する機能も含むものである。
【0030】
ミキサ(MIX)A20、A21の出力信号は、可変アナログ低域通過フィルタ(A−LPF)A30、A31へ供給される。可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51は所望のチャネルの信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【0031】
可変アナログ低域通過フィルタ(A−LPF)A30、A31の出力信号は、アナログ可変増幅器(A−PGA)A40、A41へ供給される。アナログ可変増幅器(A−PGA)A40、A41は、制御ユニット40から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(A−PGA)A40、A41の出力信号は、可変アナログ低域通過フィルタ(A−LPF)A50、A51へ供給される。更に、可変アナログ低域通過フィルタ(A−LPF)A50、A51の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ADC)A60、A61へ供給され、アナログ−デジタル変換器(ADC)A60、A61の出力端子から受信デジタルベースバンド信号が生成される。
【0032】
可変デジタル低域通過フィルタ(D−LPF)A70、A71はアナログ−デジタル変換器(ADC)A60、A61の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号の帯域は可能な限り損失を少なくして出力する一方、所望チャネルの信号以外の不要な信号を抑圧する。可変デジタル低域通過フィルタ(D−LPF)A70、A71の出力端子の受信デジタルベースバンド信号は、デジタル可変増幅器(D−PGA)A80、A81へ供給される。
【0033】
デジタル乗算器によって構成されたデジタル可変増幅器(D−PGA)A80、A81は制御ユニット40から供給された設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(D−PGA)A80、A81の出力端子の受信デジタルベースバンド信号は、デジタルインターフェース(DIF)30によって、デジタルインターフェース出力端子(DIFout)32から図示しないベースバンドLSIへ伝送される。
【0034】
この状態で、デジタルインターフェース(DIF)30がデジタルインターフェース入力端子(DIFin)31に無線アクセスシステムAの受信停止信号と無線アクセスシステムBの受信開始信号を受信したと想定する。この両信号に関して、一般的には無線アクセスシステムBの受信開始信号よりも、無線アクセスシステムAの受信停止信号の方が、先にRF信号処理半導体集積回路(RFIC)1000に到着する。しかし、その反対でも良く、更にそれ以外にも、無線アクセスシステムBの受信開始信号を排他的に処理することによって無線アクセスシステムAの受信停止信号を受理したと判断することも可能である。
【0035】
無線アクセスシステムAの受信停止処理のためには、最初に、制御ユニット40からの切り替え制御信号46によってフロントエンドモジュール(FEM)20の内蔵のスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。その結果、アンテナ10によって受信される無線アクセスシステムAのRF受信信号のフロントエンドモジュール(FEM)20の内蔵のスイッチを介しての無線アクセスシステムA受信ユニット(RXA)200への供給が、終了する。
【0036】
従って、無線アクセスシステムA受信ユニット(RXA)200の内部に存在する無線アクセスシステムAの全ての受信信号に関して、デジタルインターフェース(DIF)30がデジタルインターフェース出力端子(DIFout)32から受信デジタルベースバンド信号の出力処理を完了する。すると、制御ユニット40からのオンオフ制御信号(RXA_ON)41Rによって、無線アクセスシステムA受信ユニット(RXA)200をオフ状態に制御する。このようにして無線アクセスシステムA受信ユニット(RXA)200がオフ状態に制御された後に、制御ユニット40からのオンオフ制御信号(RXB_ON)42Rによって無線アクセスシステムB受信ユニット(RXB)210をオン状態に制御する。それと略同時にPLL周波数シンセサイザ(PLL)110は、制御ユニット40から出力されるオンオフ制御信号(RXB_ON)42Rに基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムBの所望の周波数に一致させるようにロック動作を開始する。このようにPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行している期間に、無線アクセスシステムB受信ユニット(RXB)210はその内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51のフィルタ特性の校正動作とを実行する。このようにして、無線アクセスシステムB受信ユニット(RXB)210のDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作の実行完了によって、無線アクセスシステムBの受信開始処理のための全ての準備動作を終了する。その後、制御ユニット40からの切り替え制御信号46によってフロントエンドモジュール(FEM)20の内蔵のスイッチにより、無線アクセスシステムB受信ユニット(RXB)210側への接続がオン状態にされる。
【0037】
アンテナ10によって受信された無線周波数(RF)受信信号は、フロントエンドモジュール(FEM)20に供給される。
【0038】
フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチは、無線アクセスシステムA受信ユニット(RXA)200の側へ非接続状態に制御される一方、無線アクセスシステムB受信ユニット(RXB)210の側へ接続状態に制御されている。またフロントエンドモジュール(FEM)20の内蔵のフィルタによりアンテナ10から受信した無線周波数(RF)受信信号の内で無線アクセスシステムBの所望信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(FEM)20の出力信号であるRF受信信号は、低雑音増幅器(LNA)B10に供給される。
【0039】
低雑音増幅器(LNA)B10は、可能な限り雑音を付加することなく、RF受信信号を所望の利得で増幅する。低雑音増幅器(LNA)B10の出力からのRF受信増幅信号は、ミキサ(MIX)B20、B21に供給される。
【0040】
PLL周波数シンセサイザ(PLL)110は、制御ユニット40から供給される動作設定情報に基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(VCO)100は、所望の周波数の発振出力信号を生成する。
【0041】
移相器B90は電圧制御発振器(VCO)100から供給される発振出力信号に応答して90度位相の相違する2つのローカル信号を生成して、この2つのローカル信号をミキサ(MIX)B20、B21に供給する。例えば、無線アクセスシステムB受信ユニット(RXB)210がダイレクトコンバージョン受信機である場合には、ミキサ(MIX)B20、B21へ供給されるローカル信号の周波数は、アンテナ10から供給される所望のチャネルのRF受信信号の中心周波数と等しいものである。また、電圧制御発振器(VCO)100の発振信号と移相器B90から生成される90度位相の相違する2つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(VCO)100の発振出力信号の周波数をローカル信号の2倍の周波数に設定する。この場合には、移相器B90はローカル信号の90度位相シフトの機能だけではなく電圧制御発振器(VCO)100の発振出力信号の周波数を分周比2によって分周する機能も含むものである。
【0042】
ミキサ(MIX)B20、B21の出力信号は、可変アナログ低域通過フィルタ(A−LPF)B30、B31へ供給される。可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51は所望のチャネルの信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【0043】
可変アナログ低域通過フィルタ(A−LPF)B30、B31の出力信号は、アナログ可変増幅器(A−PGA)B40、B41へ供給される。アナログ可変増幅器(A−PGA)B40、B41は、制御ユニット40から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(A−PGA)B40、B41の出力信号は、可変アナログ低域通過フィルタ(A−LPF)B50、B51へ供給される。更に、可変アナログ低域通過フィルタ(A−LPF)B50、B51の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ADC)B60、B61へ供給され、アナログ−デジタル変換器(ADC)B60、B61の出力端子から受信デジタルベースバンド信号が生成される。
【0044】
可変デジタル低域通過フィルタ(D−LPF)B70、B71はアナログ−デジタル変換器(ADC)B60、B61の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号の帯域は可能な限り損失を少なくして出力する一方、所望チャネルの信号以外の不要な信号を抑圧する。可変デジタル低域通過フィルタ(D−LPF)B70、B71の出力端子の受信デジタルベースバンド信号は、デジタル可変増幅器(D−PGA)B80、B81へ供給される。
【0045】
デジタル乗算器によって構成されたデジタル可変増幅器(D−PGA)B80、B81は制御ユニット40から供給された設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(D−PGA)B80、B81の出力端子の受信デジタルベースバンド信号は、デジタルインターフェース(DIF)30によって、デジタルインターフェース出力端子(DIFout)32から図示しないベースバンドLSIへ伝送される。
【0046】
図12は、図11に示した本発明に先立って本発明者等によって検討された受信装置であるRF信号処理半導体集積回路(RFIC)1000の動作を説明する図である。
【0047】
すなわち図12は、図11に示した受信装置において、無線アクセスシステムAを無線アクセスシステムA受信ユニット(RXA)200により受信している受信動作モードから無線アクセスシステムBを無線アクセスシステムB受信ユニット(RXB)210により受信する受信動作モードへ切り替わるまでの動作を示すものである。
【0048】
図12のステップS1200では、無線アクセスシステムAを無線アクセスシステムA受信ユニット(RXA)200で受信中である。
【0049】
図12のステップS1201では、デジタルインターフェース(DIF)30は、図示しないベースバンドLSIからのコマンドがデジタルインターフェース入力端子(DIFin)31に供給されるのを待っている。
【0050】
図12のステップS1202で、無線アクセスシステムA受信ユニット(RXA)200がデジタルインターフェース(DIF)30を介して図示しないベースバンドLSIからの無線アクセスシステムAの受信停止コマンドを受信する。
【0051】
すると、図12のステップS1203で、無線アクセスシステムA受信ユニット(RXA)200は、その内部に存在する無線アクセスシステムAの全ての受信信号に関してデジタルインターフェース(DIF)30のデジタルインターフェース出力端子(DIFout)32からベースバンドLSIへの受信デジタルベースバンド信号の出力処理(送出)を終了する。
【0052】
この受信デジタルベースバンド信号の送出が終了すると、図12のステップS1204で、無線アクセスシステムA受信ユニット(RXA)200はオフ状態に制御される。
【0053】
図12のステップS1205で、無線アクセスシステムB受信ユニット(RXB)210が、デジタルインターフェース(DIF)30を介して、無線アクセスシステムBの受信開始コマンドを受信すると想定する。この場合には、図12のステップS1206で無線アクセスシステムA受信ユニット(RXA)200のオフ状態への制御が完了した後に、図12のステップS1207で無線アクセスシステムB受信ユニット(RXB)210はオン状態に制御される。尚、図12のステップS1206での無線アクセスシステムA受信ユニット(RXA)200のオフ状態への制御完了タイミングは、図12のステップS1204での無線アクセスシステムA受信ユニット(RXA)200のオフ状態への制御完了タイミングと一致する。
【0054】
図12のステップS1207にて無線アクセスシステムB受信ユニット(RXB)210はオン状態に制御されると、PLL周波数シンセサイザ(PLL)110は、制御ユニット40からのオンオフ制御信号(RXB_ON)42Rに基づき、ロック動作を開始する。すなわち、PLL周波数シンセサイザ(PLL)110は、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムBの所望の周波数に一致させるようにロック動作を開始する。このようにPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行している期間に、無線アクセスシステムB受信ユニット(RXB)210はその内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51のフィルタ特性の校正動作とを実行する。
【0055】
図12のステップS1208でデジタルインターフェース(DIF)30がRF信号処理半導体集積回路(RFIC)1000の電源オフのコマンドを受信すると、図12のステップS1209で無線アクセスシステムA受信ユニット(RXA)200と無線アクセスシステムB受信ユニット(RXB)210とはオフ状態に制御される。
【0056】
上述したように図11に示した本発明に先立って本発明者等によって検討された受信装置では、図12に示した切り替え動作によって無線アクセスシステムの切り替え時に現在アクセス中の無線アクセスシステムに関する受信ユニット内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を終了してから、次にアクセスする無線アクセスシステムへの受信準備に移行する。
【0057】
しかし、図12に示す切り替え動作を実行する図11に示した受信装置は下記のような問題を有することが、本発明に先立って本発明者等による検討によって明らかとされた。
【0058】
すなわち、図11に示した受信装置のRF信号処理半導体集積回路(RFIC)1000は、受信アナログベースバンド信号をアナログ−デジタル変換器(ADC)A60、A61、B60、B61によって受信デジタルベースバンド信号に変換する。この受信デジタルベースバンド信号が可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71に供給されることによって、そのデジタル信号中の不所望な信号成分が抑圧される。しかし、可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71を構成するデジタルフィルタの信号遅延時間は、下記の理由によって可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51、B30、B31、B50、B51の信号遅延時間より大きいものである。
【0059】
すなわち、図11に示したRF信号処理半導体集積回路(RFIC)1000のデジタルインターフェース(DIF)30で、アナログ−デジタル変換器(ADC)A60、A61…のサンプリングレートとデジタルインターフェース出力端子(DIFout)32のサンプリングレートとは、デジタルインターフェースの規格によって所定の値に所定値に規定されている。すなわち、アナログ−デジタル変換器(ADC)A60、A61…のサンプリングレートは、デジタルインターフェース出力端子(DIFout)32のサンプリングレートよりも高いものとなっている。
【0060】
このように、可変デジタル低域通過フィルタ(D−LPF)A70、A71…は、所望チャネルの信号以外の不要な信号を抑圧するだけではなくアナログ−デジタル変換器(ADC)A60、A61…の高いサンプリングレートをデジタルインターフェース出力端子(DIFout)32の低いサンプリングレートを変換するための非同期型サンプリングレートコンバータ(ASRC)として機能する。更に可変デジタル低域通過フィルタ(D−LPF)A70、A71…は、FIRフィルタのデジタルフィルタによって構成されている。尚、ASRCはAsynchronous Sampling Rate Converterの略、FIRはFinite Impulse Responseの略である。
【0061】
図13は、図11に示した本発明に先立って本発明者等によって検討された受信装置であるRF信号処理半導体集積回路(RFIC)1000の可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71を構成する1段のFIRデジタルフィルタ1300の構成を示す図である。
【0062】
図13に示すように可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71を構成する1段のFIRデジタルフィルタ1300は、4段の遅延回路1311、1312、1313、1314と、5個のデジタル乗算器1320、1321、1322、1323、1324と、加算器1340とを含んでいる。
【0063】
デジタル入力信号Data_Inは1段目の遅延回路1311の入力端子と1段目のデジタル乗算器1320の入力端子とに供給されて、1段目の遅延回路1311の出力端子は2段目の遅延回路1312の入力端子と2段目のデジタル乗算器1321の入力端子とに供給される。2段目の遅延回路1312の出力端子は3段目の遅延回路1313の入力端子と3段目のデジタル乗算器1322の入力端子とに供給されて、3段目の遅延回路1313の出力端子は4段目の遅延回路1314の入力端子と4段目のデジタル乗算器1323の入力端子に供給される。4段目の遅延回路1314の出力端子からはデジタル出力信号Data_Outが生成され、4段目の遅延回路1314の出力端子は5段目のデジタル乗算器1324の入力端子に供給される。
【0064】
1段目のデジタル乗算器1320の他の入力端子に第1フィルタ係数A0が供給され、2段目のデジタル乗算器1321の他の入力端子に第2フィルタ係数A1が供給され、3段目のデジタル乗算器1322の他の入力端子に第3フィルタ係数A2が供給される。4段目のデジタル乗算器1323の他の入力端子に第4フィルタ係数A3が供給され、5段目のデジタル乗算器1324の他の入力端子に第5フィルタ係数A4が供給される。5個のデジタル乗算器1320、1321、1322、1323、1324の5個の出力信号
1330、1331、1332、1333、1334は、それぞれ加算器1340の5個の入力端子に供給される。従って、加算器1340の出力端子から、出力データ1350が生成される。
【0065】
図14は、図13に示した可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71を構成する1段のFIRデジタルフィルタ1300の動作を説明する図である。
【0066】
図14に示したように、デジタル入力信号Data_Inおよび1段目のデジタル乗算器1320の出力信号1330と比較すると、2段目のデジタル乗算器1321の出力信号1331は1個の単位遅延時間分、遅延している。2段目のデジタル乗算器1321の出力信号1331と比較すると、3段目のデジタル乗算器1322の出力信号1332は1個の単位遅延時間分、遅延している。3段目のデジタル乗算器1322の出力信号1332と比較すると、4段目のデジタル乗算器1323の出力信号1333は1個の単位遅延時間分、遅延している。更に4段目のデジタル乗算器1323の出力信号1333と比較すると、5段目のデジタル乗算器1324の出力信号1334は1個の単位遅延時間分、遅延している。
【0067】
以上説明したように、図13に示した1段のFIRデジタルフィルタ1300は、4段の遅延回路1311、1312、1313、1314によって構成されている。また更に図11に示したRF信号処理半導体集積回路(RFIC)1000の可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71は、100段のFIRデジタルフィルタによってそれぞれ構成されている。従って、可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71の各フィルタは、400段の遅延回路を含んでいる。
【0068】
このように可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71の各フィルタが極めて大きな段数の遅延回路を含むため、可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71の信号遅延時間が可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51、B30、B31、B50、B51の信号遅延時間より大きいものである。
【0069】
従って、図11に示した本発明に先立って本発明者等によって検討された受信装置では、図12に示した切り替え動作に示すように無線アクセスシステムAから無線アクセスシステムBへと受信動作の切り替えを実行するためには、可変デジタル低域通過フィルタ(D−LPF)A70、A71の大きな段数の遅延回路の内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を終了する必要がある。
【0070】
その結果、可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71の各フィルタの400段の遅延回路の信号遅延時間は、例えばGSM方式やW−CDMA方式で、数10μS程度となる。特に、GSM方式ではW−CDMA方式と比較して受信ベースバンド信号の周波数帯域が低く可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71の遮断周波数が低いので、信号遅延時間も長く、複数の無線システムの間での受信動作の切り替え時間を短縮することは困難である。
【0071】
一方、複数の無線システムの間での受信動作の切り替えでは、次にアクセスする無線アクセスシステムの受信の以前に電圧制御発振器(VCO)はPLL周波数シンセサイザによって所望の受信周波数へのロック動作(引き込み動作)を完了する必要がある。このロック動作(引き込み動作)の完了には、相当な時間が必要であり、上記非特許文献2には、150μSのロック時間が必要なことが記載されている。
【0072】
以上説明したように、本発明の以前では、複数の無線システムの間の受信動作の切り替えには相当の時間が必要なものであった。その結果、移動通信システムの隣接セル間のハンドハーバーに先立った隣接セルの信号電力測定のための受信動作の切り替えにも相当の時間が必要であった。
【0073】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【0074】
従って、本発明の目的とするところは、複数の無線システムの間での受信動作の切り替え時間を短縮することにある。
【0075】
更に、本発明の他の目的とするところは、移動通信システムの隣接セル間のハンドハーバーに先立った隣接セルの信号電力測定のための受信動作の切り替え時間を短縮することにある。
【0076】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0077】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【0078】
すなわち、本発明の代表的な実施の形態による半導体集積回路(1000)は、第1アナログ受信ユニット(202)と第1デジタル受信ユニット(203)とを含んだ第1無線アクセスシステム受信ユニット(200)と、電圧制御発振器(100)と、フェーズロックドループ(110)と、デジタルインターフェース(30)とを具備する。
【0079】
前記第1アナログ受信ユニット(202)は、RF受信信号をダウンコンバートして第1アナログ受信信号を生成する第1受信ミキサ(A20、A21)と、前記第1アナログ受信信号を第1デジタル受信信号に変換する第1アナログ−デジタル変換器(A60、A61)とを有する。
【0080】
前記第1デジタル受信ユニット(203)は、前記第1デジタル受信信号が入力端子に供給される第1デジタルフィルタ(A70、A71)を有する。
【0081】
前記第1デジタル受信ユニット(203)の前記第1デジタルフィルタ(A70、A71)の出力端子から生成される第1デジタルフィルタ受信出力信号は、前記デジタルインターフェース(30)を介して、前記半導体集積回路(1000)の外部に出力可能とされる。
【0082】
前記電圧制御発振器(100)は前記第1受信ミキサ(A20、A21)に供給される第1受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(110)は前記電圧制御発振器(100)から生成される前記発振出力信号の周波数を所望の周波数にロックするものである(図1参照)。
【0083】
前記第1無線アクセスシステム受信ユニット(200)と前記電圧制御発振器(100)と前記フェーズロックドループ(110)とは、第1システム(A0)による第1RF受信信号の受信動作から第2システム(A1)による第2RF受信信号の受信動作への切り替えが可能とされる。
【0084】
前記切り替えでは、前記第1システム(A0)による前記第1RF受信信号の前記受信動作に関して、前記第1アナログ受信ユニット(202)の終了移行動作(402)に続き、前記第1デジタル受信ユニット(203)の終了移行動作(403)が実行される。
【0085】
前記切り替えでは、前記第2システム(A1)による前記第2RF受信信号の前記受信動作のために、前記第1アナログ受信ユニット(202)の開始移行動作(406)と前記第1デジタル受信ユニット(203)の開始移行動作(408)とが実行される。
【0086】
前記切り替えの前記第1デジタル受信ユニット(203)の前記終了移行動作(403)の期間において、前記フェーズロックドループ(110)は前記電圧制御発振器(100)から生成される前記発振出力信号の周波数を前記第2システム(A1)の所望の周波数に一致するようにロック動作を開始することを特徴とするものである(図4参照)。
【発明の効果】
【0087】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0088】
すなわち、本発明によれば、複数の無線システムの間の受信動作の切り替え時間を短縮することができる。
【図面の簡単な説明】
【0089】
図1】本発明の実施の形態1による受信装置の構成を示す図である。
図2図1に示した本発明の実施の形態1による受信装置であるRF信号処理半導体集積回路(RFIC)1000の受信動作の切り替え動作を示す図である。
図3図1に示した本発明の実施の形態1による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
図4図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路による無線アクセスシステムA0の受信モードから無線アクセスシステムA1の受信モードへの切り替え動作の時間経過と図11に示した本発明に先立って本発明者等によって検討されたRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
図5】本発明の実施の形態1による受信装置と送信装置とを具備する携帯電話の構成を示す図である。
図6】本発明の実施の形態2による受信装置の構成を示す図である。
図7図6に示した本発明の実施の形態2による受信装置であるRF信号処理半導体集積回路(RFIC)1000の受信動作の切り替え動作を示す図である。
図8図6に示した本発明の実施の形態2による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
図9図6に示した本発明の実施の形態2による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
図10】本発明の実施の形態2による受信装置と送信装置とを具備する携帯電話の構成を示す図である。
図11】本発明に先立って本発明者等によって検討された受信装置の構成を示す図である。
図12図11に示した本発明に先立って本発明者等によって検討された受信装置であるRF信号処理半導体集積回路(RFIC)1000の動作を説明する図である。
図13図1に示した本発明の実施の形態1による受信装置および図11に示した本発明に先立って本発明者等によって検討された受信装置であるRF信号処理半導体集積回路(RFIC)1000の可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71を構成する1段のFIRデジタルフィルタ1300の構成を示す図である。
図14図13に示した可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71を構成する1段のFIRデジタルフィルタ1300の動作を説明する図である。
【発明を実施するための形態】
【0090】
1.実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【0091】
〔1〕本発明の代表的な実施の形態による半導体集積回路(1000)は、第1アナログ受信ユニット(202)と第1デジタル受信ユニット(203)を含んだ第1無線アクセスシステム受信ユニット(200)と、電圧制御発振器(100)と、フェーズロックドループ(110)と、デジタルインターフェース(30)とを具備する。
【0092】
前記第1アナログ受信ユニット(202)は、RF受信信号をダウンコンバートすることによって第1アナログ受信信号を生成する第1受信ミキサ(A20、A21)と、前記第1アナログ受信信号を第1デジタル受信信号に変換する第1アナログ−デジタル変換器(A60、A61)とを有する。
【0093】
前記第1デジタル受信ユニット(203)は、前記第1デジタル受信信号が入力端子に供給される第1デジタルフィルタ(A70、A71)を有する。
【0094】
前記第1デジタル受信ユニット(203)の前記第1デジタルフィルタ(A70、A71)の出力端子から生成される第1デジタルフィルタ受信出力信号は、前記デジタルインターフェース(30)を介して、前記半導体集積回路(1000)の外部に出力可能とされる。
【0095】
前記電圧制御発振器(100)は前記第1受信ミキサ(A20、A21)に供給される第1受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(110)は前記電圧制御発振器(100)から生成される前記発振出力信号の周波数を所望の周波数にロックするものである(図1参照)。
【0096】
前記第1無線アクセスシステム受信ユニット(200)と前記電圧制御発振器(100)と前記フェーズロックドループ(110)とは、第1システム(A0)による第1RF受信信号の受信動作から第2システム(A1)による第2RF受信信号の受信動作への切り替えが可能とされる。
【0097】
前記切り替えでは、前記第1システム(A0)による前記第1RF受信信号の前記受信動作に関して、前記第1アナログ受信ユニット(202)の終了移行動作(402)に続き、前記第1デジタル受信ユニット(203)の終了移行動作(403)が実行される。
【0098】
前記切り替えでは、前記第2システム(A1)による前記第2RF受信信号の前記受信動作のために、前記第1アナログ受信ユニット(202)の開始移行動作(406)と前記第1デジタル受信ユニット(203)の開始移行動作(408)とが実行される。
【0099】
前記切り替えの前記第1デジタル受信ユニット(203)の前記終了移行動作(403)の期間において、前記フェーズロックドループ(110)は前記電圧制御発振器(100)から生成される前記発振出力信号の周波数を前記第2システム(A1)の所望の周波数に一致するようにロック動作を開始することを特徴とするものである(図4参照)。
【0100】
前記実施の形態によれば、複数の無線システムの間での受信動作の切り替え時間を短縮することができる。
【0101】
好適な実施の形態による半導体集積回路(1000)は、第2アナログ受信ユニット(212)と第2デジタル受信ユニット(213)を含んだ第2無線アクセスシステム受信ユニット(210)を更に具備する。
【0102】
前記第2アナログ受信ユニット(212)は、RF受信信号をダウンコンバートすることによって第2アナログ受信信号を生成する第2受信ミキサ(B20、B21)と、前記第2アナログ受信信号を第2デジタル受信信号に変換する第2アナログ−デジタル変換器(B60、B61)とを有する。
【0103】
前記第2デジタル受信ユニット(213)は、前記第2デジタル受信信号が入力端子に供給される第2デジタルフィルタ(B70、B71)を有する。
【0104】
前記第2デジタル受信ユニット(213)の前記第2デジタルフィルタ(B70、B71)の出力端子から生成される第2デジタルフィルタ受信出力信号は、前記デジタルインターフェース(30)を介して、前記半導体集積回路(1000)の前記外部に出力可能とされる。
【0105】
前記電圧制御発振器(100)は前記第1受信ミキサ(A20、A21)に供給される前記第1受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(110)は前記電圧制御発振器(100)から生成される前記発振出力信号の周波数を前記第1システム(A)の所望の周波数にロックする。
【0106】
前記電圧制御発振器(100)は前記第2受信ミキサ(B20、B21)に供給される第2受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(110)は前記電圧制御発振器(100)から生成される前記発振出力信号の周波数を前記第2システム(B)の所望の周波数にロックする。
【0107】
前記第1無線アクセスシステム受信ユニット(200)と前記電圧制御発振器(100)と前記フェーズロックドループ(110)とは、前記第1システム(A)による前記第1RF受信信号の前記受信動作を実行可能とされる。
【0108】
前記第2無線アクセスシステム受信ユニット(210)と前記電圧制御発振器(100)と前記フェーズロックドループ(110)とは、前記第2システム(B)による前記第2RF受信信号の前記受信動作を実行可能とされる。
【0109】
前記第1無線アクセスシステム受信ユニット(200)と前記第2無線アクセスシステム受信ユニット(210)と前記電圧制御発振器(100)と前記フェーズロックドループ(110)とは、前記第1システム(A)による前記第1RF受信信号の前記受信動作から前記第2システム(B)による前記第2RF受信信号の前記受信動作への切り替えが可能とされる。
【0110】
前記切り替えでは、前記第1システム(A)による前記第1RF受信信号の前記受信動作に関して、前記第1アナログ受信ユニット(202)の前記終了移行動作(302)に続き、前記第1デジタル受信ユニット(203)の前記終了移行動作(303)が実行される。
【0111】
前記切り替えでは、前記第2システム(B)による前記第2RF受信信号の前記受信動作のために、前記第2アナログ受信ユニット(212)の開始移行動作(306)と前記第2デジタル受信ユニット(213)の開始移行動作(308)とが実行される。
【0112】
前記切り替えの前記第1デジタル受信ユニット(203)の前記終了移行動作(303)の期間において、前記フェーズロックドループ(110)は前記電圧制御発振器(100)から生成される前記発振出力信号の周波数を前記第2システム(B)の前記所望の周波数に一致するようにロック動作を開始することを特徴とするものである(図3参照)。
【0113】
他の好適な実施の形態では、前記第1デジタルフィルタ(A70、A71)と前記第2デジタルフィルタ(B70、B71)とは、それぞれ多段のFIRフィルタによって構成されることを特徴とする(図13参照)。
【0114】
更に他の好適な実施の形態による半導体集積回路(1000)は、第1デジタル送信ユニット(223)と第1アナログ送信ユニット(222)とを含んだ第1無線アクセスシステム送信ユニット(220)と、第2デジタル送信ユニット(233)と第2アナログ送信ユニット(232)とを含んだ第2無線アクセスシステム送信ユニット(230)とを更に具備する。
【0115】
前記第1無線アクセスシステム送信ユニット(220)の前記第1デジタル送信ユニット(223)は、前記デジタルインターフェース(30)を介して前記半導体集積回路(1000)の前記外部から供給される前記第1システム(A)による第1デジタル送信信号を第1アナログ送信信号に変換可能とされる。
【0116】
前記第2無線アクセスシステム送信ユニット(230)の前記第2デジタル送信ユニット(233)は、前記デジタルインターフェース(30)を介して前記半導体集積回路(1000)の前記外部から供給される前記第2システム(B)による第2デジタル送信信号を第2アナログ送信信号に変換可能とされる。
【0117】
前記第1無線アクセスシステム送信ユニット(220)の前記第1アナログ送信ユニット(222)は、前記第1アナログ送信信号をアップコンバートすることによって前記第1システム(A)による第1RF送信信号を生成可能される。
【0118】
前記第2無線アクセスシステム送信ユニット(230)の前記第2アナログ送信ユニット(232)は、前記第2アナログ送信信号をアップコンバートすることによって前記第2システム(B)による第2RF送信信号を生成可能されたことを特徴とするものである(図5参照)。
【0119】
より好適な実施の形態では、前記第1アナログ−デジタル変換器(A60、A61)および前記第2アナログ−デジタル変換器(B60、B61)のサンプリングレートは、前記デジタルインターフェース(30)のデジタルインターフェース出力端子(32)のサンプリングレートより高く設定されている。
【0120】
前記第1デジタルフィルタ(A70、A71)および前記第2デジタルフィルタ(B70、B71)は、前記第1アナログ−デジタル変換器および前記第2アナログ−デジタル変換器の前記サンプリングレートを前記デジタルインターフェースの前記デジタルインターフェース出力端子の前記サンプリングレートに変換するための非同期型サンプリングレートコンバータとしても機能することを特徴とするものである(図1参照)。
【0121】
他のより好適な実施の形態による半導体集積回路(1000)は、前記第1システム(A)による前記第1RF受信信号の前記受信動作と前記第2システム(B)による前記第2RF受信信号の前記受信動作との間の切り替えを実行する制御ユニット(40)を更に具備する。
【0122】
前記制御ユニット(40)は、前記第1アナログ受信ユニット(202)および前記第2アナログ受信ユニット(212)の信号遅延時間(tDA)と前記第1デジタル受信ユニット(203)および前記第2デジタル受信ユニット(D−RXB)213の信号遅延時間(tDD)とを記憶可能とされたことを特徴とするものである(図1参照)。
【0123】
更に他のより好適な実施の形態では、前記第1アナログ受信ユニット(202)は、第1低雑音増幅器(A10)と第1可変アナログフィルタ(A30、A31、A50、A51)と第1可変アナログ増幅器(A40、A41)とを更に含む。
【0124】
前記第1低雑音増幅器(A10)は、前記第1システム(A)による前記第1RF受信信号を前記第1受信ミキサ(A20、A21)に供給して、前記第1可変アナログフィルタ(A30、A31、A50、A51)と前記第1可変アナログ増幅器(A40、A41)とは前記第1受信ミキサ(A20、A21)の出力と前記第1アナログ−デジタル変換器(A60、A61)の入力との間に直列接続される。
【0125】
前記第2アナログ受信ユニット(212)は、第2低雑音増幅器(B10)と第2可変アナログフィルタ(B30、B31、B50、B51)と第2可変アナログ増幅器(B40、B41)とを更に含む。
【0126】
前記第2低雑音増幅器(B10)は、前記第2システム(B)による前記第2RF受信信号を前記第2受信ミキサ(B20、B21)に供給して、前記第2可変アナログフィルタ(B30、B31、B50、B51)と前記第2可変アナログ増幅器(B40、B41)とは前記第2受信ミキサ(B20、B21)の出力と前記第2アナログ−デジタル変換器(B60、B61)の入力との間に直列接続されることを特徴とする(図1参照)。
【0127】
別のより好適な実施の形態では、前記切り替えの前記第1デジタル受信ユニットの前記終了移行動作(303)の前記期間において、前記フェーズロックドループが前記ロック動作を開始することと平行して、前記第2無線アクセスシステム受信ユニットの前記第2アナログ受信ユニットはDCオフセット電圧のキャンセル動作と前記第2可変アナログフィルタのフィルタ特性の校正動作とを実行することを特徴とする(図3参照)。
【0128】
具体的な実施の形態では、前記第1無線アクセスシステム受信ユニットの前記第1低雑音増幅器(A10)の入力端子と前記第2無線アクセスシステム受信ユニットの前記第2低雑音増幅器(B10)の入力端子とは、前記第1システムによる前記第1RF受信信号と前記第2システムによる前記第2RF受信信号とを受信するアンテナに接続されるフロントエンドモジュールと接続可能とされることを特徴とする(図1参照)。
【0129】
最も具体的な実施の形態では、前記第1無線アクセスシステム送信ユニット(220)の前記第1アナログ送信ユニット(222)から生成される前記第1システム(A)による前記第1RF送信信号は、第1RF電力増幅器(A1002)と前記フロントエンドモジュール(20)とを介して前記アンテナ(10)に供給可能とされる。
【0130】
前記第2無線アクセスシステム送信ユニット(230)の前記第2アナログ送信ユニット(232)から生成される前記第2システム(B)による前記第2RF送信信号は、第2RF電力増幅器(B1002)と前記フロントエンドモジュール(20)とを介して前記アンテナ(10)に供給可能とされることを特徴とする(図5参照)。
【0131】
〔2〕本発明の別の観点の代表的な実施の形態は、第1アナログ受信ユニット(202)と第1デジタル受信ユニット(203)を含んだ第1無線アクセスシステム受信ユニット(200)と、電圧制御発振器(100)と、フェーズロックドループ(110)と、デジタルインターフェース(30)とを具備する半導体集積回路(1000)の動作方法である。
【0132】
前記第1アナログ受信ユニット(202)は、RF受信信号をダウンコンバートすることによって第1アナログ受信信号を生成する第1受信ミキサ(A20、A21)と、前記第1アナログ受信信号を第1デジタル受信信号に変換する第1アナログ−デジタル変換器(A60、A61)とを有する。
【0133】
前記第1デジタル受信ユニット(203)は、前記第1デジタル受信信号が入力端子に供給される第1デジタルフィルタ(A70、A71)を有する。
【0134】
前記第1デジタル受信ユニット(203)の前記第1デジタルフィルタ(A70、A71)の出力端子から生成される第1デジタルフィルタ受信出力信号は、前記デジタルインターフェース(30)を介して、前記半導体集積回路(1000)の外部に出力可能とされる。
【0135】
前記電圧制御発振器(100)は前記第1受信ミキサ(A20、A21)に供給される第1受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(110)は前記電圧制御発振器(100)から生成される前記発振出力信号の周波数を所望の周波数にロックするものである(図1参照)。
【0136】
前記第1無線アクセスシステム受信ユニット(200)と前記電圧制御発振器(100)と前記フェーズロックドループ(110)とは、第1システム(A0)による第1RF受信信号の受信動作から第2システム(A1)による第2RF受信信号の受信動作への切り替えが可能とされる。
【0137】
前記切り替えでは、前記第1システム(A0)による前記第1RF受信信号の前記受信動作に関して、前記第1アナログ受信ユニット(202)の終了移行動作(402)に続き、前記第1デジタル受信ユニット(203)の終了移行動作(403)が実行される。
【0138】
前記切り替えでは、前記第2システム(A1)による前記第2RF受信信号の前記受信動作のために、前記第1アナログ受信ユニット(202)の開始移行動作(406)と前記第1デジタル受信ユニット(203)の開始移行動作(408)とが実行される。
【0139】
前記切り替えの前記第1デジタル受信ユニット(203)の前記終了移行動作(403)の期間において、前記フェーズロックドループ(110)は前記電圧制御発振器(100)から生成される前記発振出力信号の周波数を前記第2システム(A1)の所望の周波数に一致するようにロック動作を開始することを特徴とするものである(図4参照)。
【0140】
前記実施の形態によれば、複数の無線システムの間での受信動作の切り替え時間を短縮することができる。
【0141】
2.実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【0142】
[実施の形態1]
《受信装置の構成》
図1は、本発明の実施の形態1による受信装置の構成を示す図である。
【0143】
図1において、10はアンテナ、20はスイッチを内蔵したフロントエンドモジュール(FEM)、1000は無線周波数(RF)信号処理半導体集積回路(RFIC)、30はデジタルインターフェース(DIF)、31はデジタルインターフェース入力端子(DIFin)、32はデジタルインターフェース出力端子(DIFout)である。
【0144】
《RFIC》
更に200は無線アクセスシステムA受信ユニット(RXA)、210は無線アクセスシステムB受信ユニット(RXB)である。無線アクセスシステムA受信ユニット(RXA)200において、202はアナログ受信ユニット(A−RXA)で、203はデジタル受信ユニット(D−RXA)であり、無線アクセスシステムB受信ユニット(RXB)210において、212はアナログ受信ユニット(A−RXB)で、213はデジタル受信ユニット(D−RXB)である。
【0145】
また40は制御ユニット、41Rは無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202のオンオフ制御信号(A−RXA_ON)、42Rは無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212のオンオフ制御信号(A−RXB_ON)である。更に、44Rは無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203のオンオフ制御信号(D−RXA_ON)、45Rは無線アクセスシステムB受信ユニット(RXB)210のデジタル受信ユニット(D−RXB)213のオンオフ制御信号(−RXB_ON)である。
【0146】
また、46はフロントエンドモジュール(FEM)20の切り替え制御信号(FEM_C)、100は電圧制御発振器(VCO)、110はPLL周波数シンセサイザ(PLL)である。尚、PLLは、フェーズロックドループ(Phase Locked Loop)の略である。
【0147】
また更に、A10、B10は低雑音増幅器(LNA)、A20、A21、B20、B21はミキサ(MIX)、A30、A31、A50、A51、B30、B31、B50、B51は可変アナログ低域通過フィルタ(A−LPF)、A40、A41、B40、B41はアナログ可変増幅器(A−PGA)である。更に、A60、A61、B60、B61はアナログ−デジタル変換器(ADC)、A70、A71、B70、B71は可変デジタル低域通過フィルタ(D−LPF)、A80、A81、B80、B81はデジタル可変増幅器(D−PGA)、A90、B90は移相器である。
【0148】
無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202では、低雑音増幅器(LNA)A10とミキサ(MIX)A20、A21と移相器A90とは、クォドラチャ・ダイレクト・ダウンコンバージョンの信号処理を実行する。すなわち、このダウンコンバージョンの信号処理によってアンテナ10によって受信された無線アクセスシステムAのRF受信信号は、同相(In-Phase)の成分を有する受信アナログベースバンド信号Iと直交(Quadrature)の成分を有する受信アナログベースバンド信号Qとに変換される。可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51はチャネル選択フィルタとして機能するので、受信アナログベースバンド信号I、Qに含まれた所望信号帯域以外の妨害信号成分がこのチャネル選択フィルタによって抑圧される。その後、受信アナログベースバンド信号I、Qはアナログ−デジタル変換器(ADC)A60、A61によって受信デジタルベースバンド信号I、Qに変換されて、受信デジタルベースバンド信号I、Qはデジタル受信ユニット(D−RXA)203の可変デジタル低域通過フィルタ(D−LPF)A70、A71の入力端子に供給される。また更に、可変デジタル低域通過フィルタ(D−LPF)A70、A71の出力端子から生成される受信デジタルベースバンド信号I、Qは、デジタル乗算器によって構成されたデジタル可変増幅器(D−PGA)A80、A81の入力端子に供給される。デジタル可変増幅器(D−PGA)A80、A81の出力端子から生成される受信デジタルベースバンド信号I、Qは、デジタルインターフェース(DIF)30を介してベースバンドLSIに供給される。
【0149】
無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212では、低雑音増幅器(LNA)B10とミキサ(MIX)B20、B21と移相器B90とは、クォドラチャ・ダイレクト・ダウンコンバージョンの信号処理を実行する。すなわち、このダウンコンバージョンの信号処理によってアンテナ10によって受信された無線アクセスシステムBのRF受信信号は、同相(In-Phase)の成分を有する受信アナログベースバンド信号Iと直交(Quadrature)の成分を有する受信アナログベースバンド信号Qとに変換される。可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51はチャネル選択フィルタとして機能するので、受信アナログベースバンド信号I、Qに含まれた所望信号帯域以外の妨害信号成分がこのチャネル選択フィルタによって抑圧される。その後、受信アナログベースバンド信号I、Qはアナログ−デジタル変換器(ADC)B60、B61によって受信デジタルベースバンド信号I、Qに変換されて、受信デジタルベースバンド信号I、Qはデジタル受信ユニット(D−RXB)213の可変デジタル低域通過フィルタ(D−LPF)B70、B71の入力端子に供給される。また更に、可変デジタル低域通過フィルタ(D−LPF)B70、B71の出力端子から生成される受信デジタルベースバンド信号I、Qは、デジタル乗算器によって構成されたデジタル可変増幅器(D−PGA)B80、B81の入力端子に供給される。デジタル可変増幅器(D−PGA)B80、B81の出力端子から生成される受信デジタルベースバンド信号I、Qは、デジタルインターフェース(DIF)30を介してベースバンドLSIに供給される。
【0150】
RF信号処理半導体集積回路(RFIC)1000には2つの受信ユニットが内蔵されている。すなわち、無線アクセスシステムA受信ユニット(RXA)200は無線アクセスシステムAを受信するための受信ブロックのユニットで、無線アクセスシステムB受信ユニット(RXB)210は無線アクセスシステムBを受信するための受信ブロックのユニットである。
【0151】
RF信号処理半導体集積回路(RFIC)1000の内部動作は、デジタルインターフェース(DIF)30を介して、図示しないベースバンドLSIから制御される。デジタルインターフェース入力端子(DIFin)31やデジタルインターフェース出力端子(DIFout)32はデジタル信号であり、デジタル可変増幅器(D−PGA)A80、A81、B80、B81からの出力信号はデジタルのパラレル信号である。従って、デジタルインターフェース(DIF)30がシリアルインターフェースであれば、デジタル可変増幅器(D−PGA)A80、A81、B80、B81からのデジタル・パラレル信号をシリアル信号に変換する機能をデジタルインターフェース(DIF)30が含んでいる。すなわち、デジタルインターフェース(DIF)30がシリアルインターフェースであれば、RF信号処理半導体集積回路(RFIC)1000の外部端子数は、同等のビット数のデジタルデータ出力処理をパラレルインターフェースで実行する場合と比較して低減することが可能である。従って、デジタルインターフェース(DIF)30をシリアルインターフェースで構成することによって、RF信号処理半導体集積回路(RFIC)1000を内蔵するパッケージのサイズを低減することが可能となる。
【0152】
デジタルインターフェース入力端子(DIFin)31には、ベースバンドLSI(図示せず)からのRF信号処理半導体集積回路(RFIC)1000とフロントエンドモジュール(FEM)20とのデジタル制御信号やRF信号処理半導体集積回路(RFIC)1000への送信デジタルベースバンド信号等が伝送される。
【0153】
デジタルインターフェース出力端子(DIFout)32は、RF信号処理半導体集積回路(RFIC)1000からの受信デジタルベースバンド信号やRF信号処理半導体集積回路(RFIC)1000やフロントエンドモジュール(FEM)20の動作状態等を図示しないベースバンドLSIへ伝送する。
【0154】
無線アクセスシステムA、Bとしては、例えば、携帯通信端末の場合には、無線アクセスシステムAにはLTE方式、無線アクセスシステムBにはGSM方式等のように、相互に相違する無線アクセスシステムが使用される。無線アクセスシステムA、Bに使用される通信方式は、デジタルインターフェース(DIF)30を介して、RF信号処理半導体集積回路(RFIC)1000に供給される動作モード指定信号によって設定可能とされている。
【0155】
以下に、図1に示した本発明の実施の形態1による受信装置としてのRF信号処理半導体集積回路(RFIC)1000の動作を説明する。
【0156】
アンテナ10によって受信された無線周波数(RF)受信信号は、フロントエンドモジュール(FEM)20に供給される。
【0157】
フロントエンドモジュール(FEM)20は、アンテナスイッチとフィルタとを内蔵する。フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチは、例えば無線アクセスシステムA受信ユニット(RXA)200の側へ接続状態に制御される一方、無線アクセスシステムB受信ユニット(RXB)210の側へは非接続状態に制御されている。またフロントエンドモジュール(FEM)20の内蔵のフィルタによりアンテナ10から受信した無線周波数(RF)受信信号のうちで無線アクセスシステムAの所望信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(FEM)20の出力信号であるRF受信信号は、アナログ受信ユニット(A−RXA)202の低雑音増幅器(LNA)A10に供給される。
【0158】
低雑音増幅器(LNA)A10は、可能な限り雑音を付加することなく、RF受信信号を所望の利得で増幅する。低雑音増幅器(LNA)A10の出力からのRF受信増幅信号は、ミキサ(MIX)A20、A21に供給される。
【0159】
PLL周波数シンセサイザ(PLL)110は、制御ユニット40から供給される動作設定情報に基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(VCO)100は、所望の周波数の発振出力信号を生成する。
【0160】
移相器A90は電圧制御発振器(VCO)100から供給される発振出力信号に応答して90度位相の相違する2つのローカル信号を生成して、この2つのローカル信号をミキサ(MIX)A20、A21に供給する。例えば、無線アクセスシステムA受信ユニット(RXA)200がダイレクトコンバージョン受信機である場合には、ミキサ(MIX)A20、A21へ供給されるローカル信号の周波数は、アンテナ10から供給される所望のチャネルのRF受信信号の中心周波数と等しいものである。また、電圧制御発振器(VCO)100の発振信号と移相器A90から生成される90度位相の相違する2つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(VCO)100の発振出力信号の周波数をローカル信号の2倍の周波数に設定する。この場合には、移相器A90はローカル信号の90度位相シフトの機能だけではなく電圧制御発振器(VCO)100の発振出力信号の周波数を分周比2によって分周する機能も含むものである。
【0161】
ミキサ(MIX)A20、A21の出力信号は、可変アナログ低域通過フィルタ(A−LPF)A30、A31へ供給される。可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51は所望のチャネルの信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【0162】
可変アナログ低域通過フィルタ(A−LPF)A30、A31の出力信号は、アナログ可変増幅器(A−PGA)A40、A41へ供給される。アナログ可変増幅器(A−PGA)A40、A41は、制御ユニット40から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(A−PGA)A40、A41の出力信号は、可変アナログ低域通過フィルタ(A−LPF)A50、A51へ供給される。更に、可変アナログ低域通過フィルタ(A−LPF)A50、A51の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ADC)A60、A61へ供給され、アナログ−デジタル変換器(ADC)A60、A61の出力端子から受信デジタルベースバンド信号が生成される。
【0163】
デジタル受信ユニット(D−RXA)203の可変デジタル低域通過フィルタ(D−LPF)A70、A71はアナログ−デジタル変換器(ADC)A60、A61の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号の帯域は可能な限り損失を少なくして出力する一方、所望チャネルの信号以外の不要な信号を抑圧する。可変デジタル低域通過フィルタ(D−LPF)A70、A71の出力端子の受信デジタルベースバンド信号は、デジタル可変増幅器(D−PGA)A80、A81へ供給される。
【0164】
デジタル乗算器によって構成されたデジタル可変増幅器(D−PGA)A80、A81は制御ユニット40から供給された設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(D−PGA)A80、A81の出力端子の受信デジタルベースバンド信号は、デジタルインターフェース(DIF)30によって、デジタルインターフェース出力端子(DIFout)32から図示しないベースバンドLSIへ伝送される。
【0165】
また、図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路(RFIC)1000のデジタルインターフェース(DIF)30で、アナログ−デジタル変換器(ADC)A60、A61…のサンプリングレートとデジタルインターフェース出力端子(DIFout)32のサンプリングレートとは、デジタルインターフェースの規格によって所定の値に所定値に規定されている。すなわち、アナログ−デジタル変換器(ADC)A60、A61…のサンプリングレートは、デジタルインターフェース出力端子(DIFout)32のサンプリングレートよりも高いものとなっている。
【0166】
可変デジタル低域通過フィルタ(D−LPF)A70、A71…は、所望チャネルの信号以外の不要な信号を抑圧するだけではなくアナログ−デジタル変換器(ADC)A60、A61…の高いサンプリングレートをデジタルインターフェース出力端子(DIFout)32の低いサンプリングレートを変換するための非同期型サンプリングレートコンバータ(ASRC)として機能する。更に、可変デジタル低域通過フィルタ(D−LPF)A70、A71…は、FIRフィルタのデジタルフィルタによって構成されている。尚、FIRは、Finite Impulse Response(有限インパルス応答)の略である。
【0167】
《デジタルフィルタ》
図13は、図1に示した本発明の実施の形態1による受信装置であるRF信号処理半導体集積回路(RFIC)1000の可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71を構成する1段のFIRデジタルフィルタ1300の構成を示す図である。
【0168】
図13に示すように可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71を構成する1段のFIRデジタルフィルタ1300は、4段の遅延回路1311、1312、1313、1314と、5個のデジタル乗算器1320、1321、1322、1323、1324と、加算器1340とを含んでいる。
【0169】
デジタル入力信号Data_Inは1段目の遅延回路1311の入力端子と1段目のデジタル乗算器1320の入力端子とに供給されて、1段目の遅延回路1311の出力端子は2段目の遅延回路1312の入力端子と2段目のデジタル乗算器1321の入力端子とに供給される。2段目の遅延回路1312の出力端子は3段目の遅延回路1313の入力端子と3段目のデジタル乗算器1322の入力端子とに供給されて、3段目の遅延回路1313の出力端子は4段目の遅延回路1314の入力端子と4段目のデジタル乗算器1323の入力端子に供給される。4段目の遅延回路1314の出力端子からはデジタル出力信号Data_Outが生成され、4段目の遅延回路1314の出力端子は5段目のデジタル乗算器1324の入力端子に供給される。
【0170】
1段目のデジタル乗算器1320の他の入力端子に第1フィルタ係数A0が供給され、2段目のデジタル乗算器1321の他の入力端子に第2フィルタ係数A1が供給され、3段目のデジタル乗算器1322の他の入力端子に第3フィルタ係数A2が供給される。4段目のデジタル乗算器1323の他の入力端子に第4フィルタ係数A3が供給され、5段目のデジタル乗算器1324の他の入力端子に第5フィルタ係数A4が供給される。5個のデジタル乗算器1320、1321、1322、1323、1324の5個の出力信号
1330、1331、1332、1333、1334は、それぞれ加算器1340の5個の入力端子に供給される。従って、加算器1340の出力端子から、出力データ1350が生成される。
【0171】
図14は、図13に示した可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71を構成する1段のFIRデジタルフィルタ1300の動作を説明する図である。
【0172】
図14に示したように、デジタル入力信号Data_Inおよび1段目のデジタル乗算器1320の出力信号1330と比較すると、2段目のデジタル乗算器1321の出力信号1331は1個の単位遅延時間分、遅延している。2段目のデジタル乗算器1321の出力信号1331と比較すると、3段目のデジタル乗算器1322の出力信号1332は1個の単位遅延時間分、遅延している。3段目のデジタル乗算器1322の出力信号1332と比較すると、4段目のデジタル乗算器1323の出力信号1333は1個の単位遅延時間分、遅延している。更に4段目のデジタル乗算器1323の出力信号1333と比較すると、5段目のデジタル乗算器1324の出力信号1334は1個の単位遅延時間分、遅延している。
【0173】
以上説明したように、図13に示した1段のFIRデジタルフィルタ1300は、4段の遅延回路1311、1312、1313、1314によって構成されている。また更に図11に示したRF信号処理半導体集積回路(RFIC)1000の可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71は、100段のFIRデジタルフィルタによってそれぞれ構成されている。従って、可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71の各フィルタは、400段の遅延回路を含んでいる。
【0174】
このように可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71の各フィルタが極めて大きな段数の遅延回路を含むため、可変デジタル低域通過フィルタ(D−LPF)A70、A71、B70、B71の信号遅延時間が可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51、B30、B31、B50、B51の信号遅延時間より大きいものである。
【0175】
《受信動作の切り替え》
この状態で、デジタルインターフェース(DIF)30がデジタルインターフェース入力端子(DIFin)31に無線アクセスシステムAの受信停止信号と無線アクセスシステムBの受信開始信号を受信したと想定する。この両信号に関して、一般的には無線アクセスシステムBの受信開始信号よりも、無線アクセスシステムAの受信停止信号の方が、先にRF信号処理半導体集積回路(RFIC)1000に到着する。しかし、その反対でも良く、更にそれ以外にも、無線アクセスシステムBの受信開始信号を排他的に処理することによって無線アクセスシステムAの受信停止信号を受理したと判断することも可能である。
【0176】
無線アクセスシステムAの受信停止処理のためには、最初に、制御ユニット40からの切り替え制御信号46によってフロントエンドモジュール(FEM)20の内蔵のスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。その結果、アンテナ10によって受信される無線アクセスシステムAのRF受信信号のフロントエンドモジュール(FEM)20の内蔵のスイッチを介しての無線アクセスシステムA受信ユニット(RXA)200への供給が、終了する。
【0177】
制御ユニット40には、アナログ受信ユニット(A−RXA)202およびアナログ受信ユニット(A−RXB)212の信号遅延時間tDAとデジタル受信ユニット(D−RXA)203およびデジタル受信ユニット(D−RXB)213の信号遅延時間tDDとが記憶されている。
【0178】
無線アクセスシステムB受信ユニット(RXB)210を使用せずに無線アクセスシステムA受信ユニット(RXA)200だけで複数の無線アクセスシステムに対応する場合には、無線アクセスシステムA受信ユニット(RXA)200に含まれる可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51と可変デジタル低域通過フィルタ(D−LPF)A70、A71の各フィルタ特性を可変させるものである。従って、無線アクセスシステムA受信ユニット(RXA)200においてアナログ受信ユニット(A−RXA)202の信号遅延時間tDAとデジタル受信ユニット(D−RXA)203の信号遅延時間tDDとは、対応する無線アクセスシステム毎に異なる値に設定するために、複数の設定値を格納するための記憶テーブルが制御ユニット40に配置される。複数の設定値は、ベースバンドLSIから制御ユニット40に配置された記憶テーブルへ転送される。
【0179】
同様に、無線アクセスシステムA受信ユニット(RXA)200を使用せずに無線アクセスシステムB受信ユニット(RXB)210だけで複数の無線アクセスシステムに対応する場合には、無線アクセスシステムB受信ユニット(RXB)210に含まれる可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51と可変デジタル低域通過フィルタ(D−LPF)B70、B71の各フィルタ特性を可変させる。従って、無線アクセスシステムB受信ユニット(RXB)210においてアナログ受信ユニット(A−RXB)212の信号遅延時間tDAとデジタル受信ユニット(D−RXB)213の信号遅延時間tDDとは、対応する無線アクセスシステム毎に異なる値に設定するために、複数の設定値を格納するための記憶テーブルが制御ユニット40に配置される。複数の設定値は、ベースバンドLSIから制御ユニット40に配置された記憶テーブルへ転送される。
【0180】
アナログ受信ユニット(A−RXA)202の信号遅延時間tDAが経過した後に、制御ユニット40からのオンオフ制御信号(A−RXA_ON)41Rによってアナログ受信ユニット(A−RXA)202をオフ状態に制御する。そして、制御ユニット40からのオンオフ制御信号(A−RXB_ON)42Rによって、アナログ受信ユニット(A−RXB)212をオン状態に制御する。同時に、PLL周波数シンセサイザ(PLL)110は、制御ユニット40から入力された設定に基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムBの所望の周波数に一致させるようにロック動作を開始する。
【0181】
PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100がロック動作を実行している期間中に、デジタル受信ユニット(D−RXA)203は、可変デジタル低域通過フィルタ(D−LPF)A70、A71の大きな段数の遅延回路の内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を実行する。このようにして、デジタルインターフェース(DIF)30によって、デジタル受信ユニット(D−RXA)203の可変デジタル低域通過フィルタ(D−LPF)A70、A71の内部に存在する受信信号に関する全ての受信デジタルベースバンド信号のデジタルインターフェース出力端子(DIFout)32を介してのベースバンドLSIへの出力処理(送出)が完了する。すると、制御ユニット40からのオンオフ制御信号(D−RXA_ON)44Rによって、デジタル受信ユニット(D−RXA)203は、オフ状態に制御される。この制御は、例えばデジタル受信ユニット(D−RXA)203の動作状態をモニタして、デジタルインターフェース(DIF)30がデジタルインターフェース出力端子(DIFout)32を介して全ての受信デジタルベースバンド信号の出力処理(送出)を完了したと言うフラグ信号を出力させることで実現することが可能である。それ以外にも、デジタル受信ユニット(D−RXA)203の信号遅延時間tDDは常に一定であるので、アナログ受信ユニット(A−RXA)202をオフ状態に制御した後に一定値の信号遅延時間tDDの時間経過の後に、制御ユニット40からのオンオフ制御信号(D−RXA_ON)44Rによってデジタル受信ユニット(D−RXA)203をオフ状態に制御することも可能である。
【0182】
このようにして、制御ユニット40からのオンオフ制御信号(D−RXA_ON)44Rによってデジタル受信ユニット(D−RXA)203をオフ状態に制御した後に、制御ユニット40からのオンオフ制御信号(−RXB_ON)45Rによりデジタル受信ユニット(D−RXB)213をオン状態に制御する。
【0183】
更に図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路(RFIC)1000によれば、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行している期間中に、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212はDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作とを実行する。すなわち、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212は、その内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51のフィルタ特性の校正動作とを実行する。
【0184】
このようにして、無線アクセスシステムB受信ユニット(RXB)210の無線アクセスシステムBの受信開始処理のための全ての準備動作を終了した後に、制御ユニット40からの切り替え制御信号46によってフロントエンドモジュール(FEM)20の内蔵のスイッチにより無線アクセスシステムB受信ユニット(RXB)210側への接続がオン状態にされる。
【0185】
アンテナ10によって受信された無線周波数(RF)受信信号は、フロントエンドモジュール(FEM)20に供給される。
【0186】
フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチは、無線アクセスシステムA受信ユニット(RXA)200の側へ非接続状態に制御される一方、無線アクセスシステムB受信ユニット(RXB)210の側へ接続状態に制御されている。またフロントエンドモジュール(FEM)20の内蔵のフィルタによりアンテナ10から受信した無線周波数(RF)受信信号の内で無線アクセスシステムBの所望信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(FEM)20の出力信号であるRF受信信号は、アナログ受信ユニット(A−RXB)212の低雑音増幅器(LNA)B10に供給される。
【0187】
その結果、アナログ受信ユニット(A−RXB)212の低雑音増幅器(LNA)B10は、可能な限り雑音を付加することなく、RF受信信号を所望の利得で増幅する。低雑音増幅器(LNA)B10の出力からのRF受信増幅信号は、ミキサ(MIX)B20、B21に供給される。
【0188】
PLL周波数シンセサイザ(PLL)110は、制御ユニット40から供給される動作設定情報に基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(VCO)100は、所望の周波数の発振出力信号を生成する。
【0189】
移相器B90は電圧制御発振器(VCO)100から供給される発振出力信号に応答して90度位相の相違する2つのローカル信号を生成して、この2つのローカル信号をミキサ(MIX)B20、B21に供給する。例えば、無線アクセスシステムB受信ユニット(RXB)210がダイレクトコンバージョン受信機である場合には、ミキサ(MIX)B20、B21へ供給されるローカル信号の周波数は、アンテナ10から供給される所望のチャネルのRF受信信号の中心周波数と等しいものである。また、電圧制御発振器(VCO)100の発振信号と移相器B90から生成される90度位相の相違する2つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(VCO)100の発振出力信号の周波数をローカル信号の2倍の周波数に設定する。この場合には、移相器B90はローカル信号の90度位相シフトの機能だけではなく電圧制御発振器(VCO)100の発振出力信号の周波数を分周比2によって分周する機能も含むものである。
【0190】
ミキサ(MIX)B20、B21の出力信号は、可変アナログ低域通過フィルタ(A−LPF)B30、B31へ供給される。可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51は所望のチャネルの信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【0191】
可変アナログ低域通過フィルタ(A−LPF)B30、B31の出力信号は、アナログ可変増幅器(A−PGA)B40、B41へ供給される。アナログ可変増幅器(A−PGA)B40、B41は、制御ユニット40から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(A−PGA)B40、B41の出力信号は、可変アナログ低域通過フィルタ(A−LPF)B50、B51へ供給される。更に、可変アナログ低域通過フィルタ(A−LPF)B50、B51の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ADC)B60、B61へ供給され、アナログ−デジタル変換器(ADC)B60、B61の出力端子から受信デジタルベースバンド信号が生成される。
【0192】
デジタル受信ユニット(D−RXB)213の可変デジタル低域通過フィルタ(D−LPF)B70、B71はアナログ−デジタル変換器(ADC)B60、B61の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号の帯域は可能な限り損失を少なくして出力する一方、所望チャネルの信号以外の不要な信号を抑圧する。可変デジタル低域通過フィルタ(D−LPF)B70、B71の出力端子の受信デジタルベースバンド信号は、デジタル可変増幅器(D−PGA)B80、B81へ供給される。
【0193】
デジタル乗算器によって構成されたデジタル可変増幅器(D−PGA)B80、B81は制御ユニット40から供給された設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(D−PGA)B80、B81の出力端子の受信デジタルベースバンド信号は、デジタルインターフェース(DIF)30によって、デジタルインターフェース出力端子(DIFout)32から図示しないベースバンドLSIへ伝送される。
【0194】
《受信動作の切り替え動作》
図2は、図1に示した本発明の実施の形態1による受信装置であるRF信号処理半導体集積回路(RFIC)1000の受信動作の切り替え動作を示す図である。
【0195】
図2のステップS200では、RF信号処理半導体集積回路(RFIC)1000の無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202とデジタル受信ユニット(D−RXA)203とは無線アクセスシステムAを受信中である。
【0196】
図2のステップS201では、RF信号処理半導体集積回路(RFIC)1000のデジタルインターフェース(DIF)30は、図示しないベースバンドLSIからのコマンドがデジタルインターフェース入力端子(DIFin)31に供給されるのを待っている。
【0197】
図2のステップS202で、無線アクセスシステムA受信ユニット(RXA)200がデジタルインターフェース(DIF)30を介して図示しないベースバンドLSIからの無線アクセスシステムAの受信停止コマンドを受信する。
【0198】
すると、図2のステップS203で、制御ユニット40はオンオフ制御信号(A−RXA_ON)41Rによって無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202をオフ状態に制御する。
【0199】
図2のステップS204では、無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203は、その内部に存在する無線アクセスシステムAの全ての受信信号に関してデジタルインターフェース(DIF)30のデジタルインターフェース出力端子(DIFout)32からベースバンドLSIへの受信デジタルベースバンド信号の出力処理(送出)を終了する。
【0200】
図2のステップS204で無線アクセスシステムAの受信デジタルベースバンド信号の送出が終了すると、次のステップS205では制御ユニット40のオンオフ制御信号(D−RXA_ON)44Rにより無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203はオフ状態に制御される。
【0201】
図2のステップS206で、無線アクセスシステムB受信ユニット(RXB)210が、デジタルインターフェース(DIF)30を介して、無線アクセスシステムBの受信開始コマンドを受信すると想定する。
【0202】
このステップS206で無線アクセスシステムBの受信開始コマンドが受信された場合には、図2のステップS207で制御ユニット40はオンオフ制御信号(A−RXB_ON)42Rによって無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212はオン状態に制御される。
【0203】
このステップS207で無線アクセスシステムB受信ユニット(RXB)210はオン状態に制御されると、ステップS207ではPLL周波数シンセサイザ(PLL)110は、制御ユニット40からのオンオフ制御信号(RXB_ON)42Rに基づきロック動作を開始する。すなわち、PLL周波数シンセサイザ(PLL)110は、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムBの所望の周波数に一致させるようにロック動作を開始する。このようにPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行している期間に、無線アクセスシステムB受信ユニット(RXB)210はその内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51のフィルタ特性の校正動作とを実行する。
【0204】
図2のステップS208では、無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203のオフ状態への制御が完了した後に、図2のステップS209で無線アクセスシステムB受信ユニット(RXB)210のデジタル受信ユニット(D−RXB)213はオン状態に制御される。尚、図2のステップS208での無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203のオフ状態への制御完了タイミングは、図2のステップS205での無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203のオフ状態の制御完了タイミングと一致する。
【0205】
図2のステップ210にて、デジタルインターフェース(DIF)30がRF信号処理半導体集積回路(RFIC)1000の電源オフのコマンドを受信すると、図2のステップS211で無線アクセスシステムA受信ユニット(RXA)200と無線アクセスシステムB受信ユニット(RXB)210とはオフ状態に制御される。
【0206】
ところで図11に示した本発明に先立って本発明者等によって検討された受信装置では、図12に示した切り替え動作によって無線アクセスシステムの切り替え時に現在アクセス中の無線アクセスシステムに関する受信ユニット内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を終了してから、次にアクセスする無線アクセスシステムへの受信準備に移行するものであった。
【0207】
《受信動作の切り替え時間の短縮》
それに対して図2に示した受信動作の切り替え動作のステップS207において、PLL周波数シンセサイザ(PLL)110による制御によって電圧制御発振器(VCO)100の発振出力信号の周波数が無線アクセスシステムBの所望の周波数に一致するようにロック動作に必要な時間は、数100μSである。また、図2に示した受信動作の切り替え動作のステップS204において、無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203の内部に存在する無線アクセスシステムAの全ての受信信号に関してデジタルインターフェース(DIF)30からベースバンドLSIへの受信デジタルベースバンド信号の出力処理(送出)を終了するのに必要な時間は、数10μSである。
【0208】
従って、本発明の実施の形態1による図2に示した受信動作の切り替え動作によれば、ステップS204における数10μSの処理時間の受信デジタルベースバンド信号の出力処理とステップS207における数100μSの処理時間の電圧制御発振器(VCO)100の発振周波数のロック動作とを並列実行することが可能となる。その結果、本発明の実施の形態1による図2に示した受信動作の切り替え動作によれば、並列実行によってステップS204における数10μSの処理時間が切り替え時間に含まれなくなるので、複数の無線システムの間での受信動作の切り替え時間を短縮することが可能となる。
【0209】
《受信動作の切り替え動作の時間経過》
図3は、図1に示した本発明の実施の形態1による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【0210】
すなわち、図3では比較のために、上部に図1に示した本発明の実施の形態1による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示される一方、下部に図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0211】
図3の上部に、図1に示した本発明の実施の形態1による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0212】
図2のステップS202で受信された無線アクセスシステムAの受信停止コマンドに応答して、図3に示すように無線アクセスシステムAの受信部オフ移行動作300が開始される。また、無線アクセスシステムAの受信部オフ移行動作300の開始と同時に、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46がハイレベル“H”からローレベル“L”に変化する。従って、図3のアンテナスイッチ動作301において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。
【0213】
無線アクセスシステムAの受信部オフ移行動作300の開始の後、アナログ受信ユニット(A−RXA)202の信号遅延時間tDAの期間において、制御ユニット40からアナログ受信ユニット(A−RXA)202に供給されるオンオフ制御信号(A−RXA_ON)41Rはハイレベル“H”に維持される一方、信号遅延時間tDAの期間経過後にオンオフ制御信号(A−RXA_ON)41Rはローレベル“L”に変化する。その結果、信号遅延時間tDAの期間に対応する図3のアナログ受信ユニットAオフ移行動作302の期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51を含むアナログ受信ユニット(A−RXA)202のアナログ信号処理が完了される。尚、このアナログ信号処理に、アナログ−デジタル変換器(ADC)A60、A61のアナログ−デジタル変換の処理も含まれる。
【0214】
信号遅延時間tDAの期間のアナログ受信ユニット202のアナログ信号処理の完了の後に、デジタル受信ユニット203の信号遅延時間tDDの期間に制御ユニット40からデジタル受信ユニット203に供給されるオンオフ制御信号(D−RXA_ON)44Rはハイレベル“H”に維持される一方、信号遅延時間tDDの期間経過後にオンオフ制御信号(D−RXA_ON)44Rはローレベル“L”に変化する。従って、信号遅延時間tDDの期間に対応する図3のデジタル受信ユニットAオフ移行動作303の期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(D−LPF)A70、A71を含むデジタル受信ユニット(D−RXA)203のデジタル信号処理が完了されるものである。また信号遅延時間tDAの期間のアナログ受信ユニットAオフ移行動作302でのアナログ信号処理と信号遅延時間tDDの期間のデジタル受信ユニットAオフ移行動作303でのデジタル信号処理との実行によって、デジタルインターフェース(DIF)30はデータ送出動作304によって図示しないベースバンドLSIへの無線アクセスシステムAの最後の受信デジタルベースバンド信号の送出を完了する。
【0215】
一方、信号遅延時間tDAの期間のアナログ受信ユニット(A−RXA)202のアナログ信号処理の完了と略同時に、無線アクセスシステムBの受信部オン移行動作305が開始される。また無線アクセスシステムBの受信部オン移行動作305の開始と略同時に、制御ユニット40から無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212に供給されるオンオフ制御信号(A−RXB_ON)42Rはローレベル“L”からハイレベル“H”へ変化する。その結果、オンオフ制御信号(A−RXB_ON)42Rのハイレベル“H”に応答して、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212が活性化される。従って、図3に示したアナログ受信ユニットBオン移行動作306の期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51を含むアナログ受信ユニット(A−RXB)212のアナログ信号処理の準備が開始される。アナログ受信ユニットBオン移行動作306の期間の初期期間3061で、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212はDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作とを実行する。すなわち、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212は、内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51のフィルタ特性の校正動作とを実行する。
【0216】
図3に示したアナログ受信ユニットBオン移行動作306の期間と平行するVCOロック期間307では、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行する。すなわち、PLL周波数シンセサイザ(PLL)110は、制御ユニット40から出力されるオンオフ制御信号(A−RXB_ON)42Rに基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムBの所望の周波数に一致させるようにロック動作を開始する。
【0217】
一方、信号遅延時間tDDの期間に対応したデジタル受信ユニットAオフ移行動作303の期間の完了の後には、制御ユニット40から無線アクセスシステムB受信ユニット(RXB)210のデジタル受信ユニット(D−RXB)213に供給されるオンオフ制御信号(−RXB_ON)45Rは、ローレベル“L”からハイレベル“H”へ変化する。その結果、オンオフ制御信号(−RXB_ON)45Rのハイレベル“H”に応答して、無線アクセスシステムB受信ユニット(RXB)210のデジタル受信ユニット(D−RXB)213が活性化される。従って、図3に示したデジタル受信ユニットBオン移行動作308の期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(D−LPF)B70、B71を含んだデジタル受信ユニット(D−RXB)213のデジタル信号処理の準備が開始されるものである。
【0218】
図3に示したように、VCOロック期間307でのPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とによるロック動作が完了すると、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46が、ローレベル“L”からハイレベル“H”に変化する。従って、アンテナスイッチ動作309において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムB受信ユニット(RXB)210側への接続がオン状態にされる。
【0219】
その結果、アンテナスイッチ動作309が完了した後に、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212とデジタル受信ユニット(D−RXB)213とを使用する無線アクセスシステムBの無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【0220】
図3の下部に、図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0221】
無線アクセスシステムAの受信停止コマンドに応答して、無線アクセスシステムAの受信部オフ移行動作310が開始される。すなわち、無線アクセスシステムAの受信部オフ移行動作310によって、図11に示したRF信号処理半導体集積回路(RFIC)1000の無線アクセスシステムA受信ユニット(RXA)200の全体の受信動作の活性状態から非活性状態への移行が開始される。また、無線アクセスシステムAの受信部オフ移行動作310の開始と同時に、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46がハイレベル“H”からローレベル“L”に変化する。従って、図3のアンテナスイッチ動作311において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。
【0222】
無線アクセスシステムAの受信部オフ移行動作310の開始後の無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットでのアナログ信号遅延時間tDAとデジタル受信ユニットのデジタル信号遅延時間tDDの合計時間に関して、検討する。この合計時間tDA+tDDの期間において、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rはハイレベル“H”に維持される一方、合計時間tDA+tDDの期間経過後にオンオフ制御信号(RXA_ON)41Rはローレベル“L”に変化する。その結果、合計時間tDA+tDDの期間に対応する図3の無線アクセスシステムAの受信部オフ移行動作310の期間で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理とが完了される。更に、合計時間tDA+tDDの期間で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理の実行によって、デジタルインターフェース(DIF)30はデータ送出動作314によって図示しないベースバンドLSIへの無線アクセスシステムAの最後の受信デジタルベースバンド信号の送出を完了する。
【0223】
合計時間tDA+tDDの期間での無線アクセスシステムAの受信部オフ移行動作310の完了の後に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rはハイレベル“H”からローレベルに変化する。その後に、制御ユニット40から無線アクセスシステムB受信ユニット(RXB)210に供給されるオンオフ制御信号(RXB_ON)42Rは、ローレベル“L”からハイレベル“H”に変化する。その結果、オンオフ制御信号(RXB_ON)42Rのハイレベル“H”に応答して、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットとが活性化される。従って、図3に示した無線アクセスシステムBの受信部オン移行動作315の期間において、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットのアナログ信号処理の準備とデジタル受信ユニットのデジタル信号処理の準備とが開始される。無線アクセスシステムBの受信部オン移行動作315の期間の初期期間3161で、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットはDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットは、その内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51のフィルタ特性の校正動作とを実行する。
【0224】
図3に示した無線アクセスシステムBの受信部オン移行動作315の期間と略平行するVCOロック期間317では、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行する。すなわち、PLL周波数シンセサイザ(PLL)110は、制御ユニット40から出力されるオンオフ制御信号(RXB_ON)42Rに基づいて、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムBの所望の周波数に一致させるようにロック動作を開始する。
【0225】
図3に示したように、VCOロック期間317でのPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とによるロック動作が完了すると、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46が、ローレベル“L”からハイレベル“H”に変化する。従って、アンテナスイッチ動作319において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムB受信ユニット(RXB)210側への接続がオン状態にされる。
【0226】
その結果、アンテナスイッチ動作319が完了した後に、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムBの無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【0227】
図3の上部と下部との比較から明らかなように、図3の下部に示した図11に示した本発明に先立って本発明者等によって検討された受信動作の切り替え動作よりも、図3の上部に示した図1に示した本発明の実施の形態1による受信動作の切り替え動作は、DCオフセット電圧のキャンセル動作とフィルタ特性の校正動作3061とVCOロック期間307とを早期に開始することが可能となる。このタイミングの差分は、デジタル受信ユニット(D−RXA)203でのデジタル信号遅延時間tDDの分である。その結果、図1に示す無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212は、内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51のフィルタ特性の校正動作とを早期に終了することが可能となる。またPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とは、ロック動作を早期に完了することが可能となる。従って、アンテナスイッチ動作309が早期に完了して、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212とデジタル受信ユニット(D−RXB)213とを使用する無線アクセスシステムBの無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が早期に可能となるものである。
【0228】
また図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路(RFIC)1000は、上述したLTE方式の無線アクセスシステムAの受信動作とGSM方式等の無線アクセスシステムBの受信動作との切り替え動作以外の切り替え動作を実行することが可能なものである。更に図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路(RFIC)1000は、無線アクセスシステムA受信ユニット(RXA)200と無線アクセスシステムB受信ユニット(RXB)210の2系統の受信装置を具備するものにのみ限定されるものではない。すなわち、図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路(RFIC)1000は、上述した2系統の受信装置の一方のみを具備してLTE方式とGSM方式とW−CDMA方式等の複数の受信動作の間で受信動作の切り替え動作を実行することも可能である。
【0229】
他の例としては、図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路(RFIC)1000がLTE方式とW−CDMA方式との両方の無線アクセスシステムに対応しており、無線アクセスシステムA受信ユニット(RXA)200はLTE方式の受信とW−CDMA方式の受信とに共用される。また、無線アクセスシステムB受信ユニット(RXB)210は、GSM方式の受信に使用される。
【0230】
無線アクセスシステムA受信ユニット(RXA)200によるW−CDMA方式の受信動作に関連して、W−CDMA方式は5MHzのチャネル間隔で3.84MHzの帯域幅の1種類のモードを有している。一方、無線アクセスシステムA受信ユニット(RXA)200によるLTE方式の受信動作に関連して、LTE方式は1.4MHzのチャネル間隔で1.08MHzの帯域幅を有するモードから20MHzのチャネル間隔で18MHzの帯域幅を有するモードまでの6種類のモードを有する。
【0231】
従って、制御ユニット40は、無線アクセスシステムA受信ユニット(RXA)200の可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51の遮断周波数と可変デジタル低域通過フィルタ(D−LPF)A70、A71の遮断周波数とを可変設定する。その結果、上述した7種類のモードの受信動作を無線アクセスシステムA受信ユニット(RXA)200のみを使用することで可能とすることができる。
【0232】
この場合には、無線アクセスシステムA受信ユニット(RXA)200が無線アクセスシステムA0を受信する受信動作モードから無線アクセスシステムA受信ユニット(RXA)200が無線アクセスシステムA1を受信する受信動作モードへの切り替えとなる。尚、無線アクセスシステムA0と無線アクセスシステムA1とは、上述した7種類のモードから選択される1つのモードと他の1つのモードとである。
【0233】
最初に、図1に示した本発明の実施の形態1による受信装置のRF信号処理半導体集積回路(RFIC)1000では、無線アクセスシステムA受信ユニット(RXA)200が無線アクセスシステムA0を受信していると想定する。
【0234】
アンテナ10によって受信された無線周波数(RF)受信信号は、フロントエンドモジュール(FEM)20に供給される。
【0235】
フロントエンドモジュール(FEM)20は、アンテナスイッチとフィルタを内蔵する。フロントエンドモジュール(FEM)20内蔵のアンテナスイッチは無線アクセスシステムA受信ユニット(RXA)200の側へ接続状態に制御される一方、無線アクセスシステムB受信ユニット(RXA)210の側へは非接続状態に制御されている。また、フロントエンドモジュール(FEM)20内蔵のフィルタによりアンテナ10から受信した無線周波数(RF)受信信号のうちで無線アクセスシステムA0の所望の信号帯域を含む帯域は可能な限り少ない損失を通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(FEM)20の出力信号であるRF受信信号は、低雑音増幅器(LNA)A10へ供給される。
【0236】
低雑音増幅器(LNA)A10は、可能な限り雑音を付加することなく、RF受信信号を所望の利得で増幅する。低雑音増幅器(LNA)A10の出力からのRF受信増幅信号は、ミキサ(MIX)A20、A21に供給される。
【0237】
PLL周波数シンサセイザ(PLL)110は、制御ユニット40から供給される動作設定情報に基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号と比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(VCO)100は、所望の周波数の発振出力信号を生成する。
【0238】
移相器A90は電圧制御発振器(VCO)100から供給される発振出力信号に応答して90度移相の相違する2つのローカル信号を生成して、この2つのローカル信号をミキサ(MIX)A20、A21へ供給する。例えば、無線アクセスシステムA受信ユニット(RXA)200がダイレクトコンバージョン受信機である場合には、ミキサ(MIX)A20、A21へ供給されるローカル信号の周波数は、アンテナ10から供給される所望チャネルのRF受信信号の中心周波数に等しいものである。また、電圧制御発振器(VCO)100の発振信号と移相器A90から生成される90度移相の相違する2つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(VCO)100の発振出力信号の周波数を、ローカル信号の2倍の周波数に設定する。この場合には、移相器A90はローカル信号の90度位相シフトの機能だけではなく電圧制御発振器(VCO)100の発振出力信号の周波数を分周比2によって分周する機能を含むものである。
【0239】
ミキサ(MIX)A20、A21の出力信号は、可変アナログ低域通過フィルタ(A−LPF)A30、A31へ供給される。可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51は所望のチャネルの信号帯域を可能な限り少ない損失を通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【0240】
可変アナログ低域通過フィルタ(A−LPF)A30、A31の出力信号は、アナログ可変増幅器(A−PGA)A40、A41へ供給される。アナログ可変増幅器(A−PGA)A40、A41は、制御ユニット40から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(A−PGA)A40、A41の出力信号は、可変アナログ低域通過フィルタ(A−LPF)A50、A51へ供給される。更に、可変アナログ低域通過フィルタ(A−LPF)A50、A51の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ADC)A60、A61へ供給され、アナログ−デジタル変換器(ADC)A60、A61の出力端子から受信デジタルベースバンド信号が生成される。
【0241】
可変デジタル低域通過フィルタ(D−LPF)A70、A71はアナログ−デジタル変換器(ADC)A60、A61の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号帯域を可能な限り少ない損失を通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。可変デジタル低域通過フィルタ(D−LPF)A70、A71の出力信号は、デジタル可変増幅器(D−PGA)A80、A81へ供給される。
【0242】
デジタル乗算器により構成されたデジタル可変増幅器(D−PGA)A80、A81は、制御ユニット40から供給される設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(D−PGA)A80、A81の出力信号の受信デジタルベースバンド信号は、デジタルインターフェース(DIF)30によって、デジタルインターフェース出力端子(DIFout)32から図示しないベースバンドLSIへ伝送される。
【0243】
この状態で、デジタルインターフェース(DIF)30がデジタルインターフェース入力端子(DIFin)31に無線アクセスシステムA0の受信停止信号と無線アクセスシステムA1の受信開始信号を受信したと想定する。この両信号に関しては、一般的には無線アクセスシステムA1の受信開始信号よりも、無線アクセスシステムA0の受信停止信号の方が、先にRF信号処理半導体集積回路(RFIC)1000に到着する。しかし、その反対でも良く、更にそれ以外にも、無線アクセスシステムA1の受信開始信号を排他的に処理することによって無線アクセスシステムA0の受信停止信号を受理したと判断することも可能である。この両信号は、図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路(RFIC)1000と図示しないベースバンドLSIとの間の制御プロトコルの問題で、本発明は上述したどの方式の信号形態にも適用することが可能である。
【0244】
無線アクセスシステムA0の受信停止処理のため、まず、制御ユニット40からフロントエンドモジュール(FEM)20内蔵のスイッチで無線アクセスシステムA受信ユニット(RXA)200側への接続をオフにする。
【0245】
制御ユニット40にはアナログ受信ユニット(A−RXA)202およびアナログ受信ユニット(A−RXB)212の信号遅延時間tDAとデジタル受信ユニット(−RXA)203およびデジタル受信ユニット(D−RXB)213の信号遅延時間tDDが記憶されている。複数の無線アクセスシステムA0、A1に対応するため、無線アクセスシステムA受信ユニット(RXA)200の可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51や可変デジタル低域通過フィルタ(D−LPF)A70、A71を可変する。すなわち、無線アクセスシステムA受信ユニット(RXA)200だけで複数の無線アクセスシステムA0、A1に対応する場合、信号遅延時間tDAと信号遅延時間tDDは対応する無線アクセスシステムごとに異なる値となるため、複数の値をテーブルとして持つか、ベースバンドLSIから所望の値を転送する。同様に、複数の無線アクセスシステムB0、B1に対応するために、無線アクセスシステムB受信ユニット(RXB)210の可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51や可変デジタル低域通過フィルタ(D−LPF)B70、B71を可変する。すなわち、無線アクセスシステムB受信ユニット(RXB)210だけで複数の無線アクセスシステムB0、B1に対応する場合も、信号遅延時間tDAと信号遅延時間tDDは対応する無線アクセスシステムごとに異なる値となるため、複数の値をテーブルとして持つか、ベースバンドLSIから所望の値を転送する。
【0246】
制御ユニット40はアナログ受信ユニット(A−RXA)202の無線アクセスシステムA0の受信モードの信号遅延時間tDA(A0)を待ち、無線アクセスシステムA0の受信を終了するために制御ユニット40からのローレベル“L”のオンオフ制御信号(A−RXA_ON)41Rでアナログ受信ユニット(A−RXA)202をオフにする。そして無線アクセスシステムA1を受信するために、制御ユニット40からのハイレベル“H”のオンオフ制御信号(A−RXA_ON)41Rによりアナログ受信ユニット(A−RXA)202をオンにする。このとき、可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51は、無線アクセスシステムA1に対応する遮断周波数に設定する。同時に、PLL周波数シンセサイザ(PLL)110は、制御ユニット40から供給された設定に基づき、図示しない基準クロック信号と比較しながら電圧制御発振器(VCO)100の周波数を無線アクセスシステムA1の所望の周波数にロック動作を開始する。
【0247】
PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100が上述したロック動作を実行中に、デジタル受信ユニット(−RXA)203の内部はまだ信号処理中である。すなわち、デジタル受信ユニット(−RXA)203の内部に存在する無線アクセスシステムA0の全ての受信信号に関してデジタルインターフェース(DIF)30がデジタルインターフェース出力端子(DIFout)32を介して出力処理を完了すると、制御ユニット40からのローレベル“L”のオンオフ制御信号(D−RXA_ON)44Rでデジタル受信ユニット(−RXA)203をオフにする。これには、特に制御ユニット40がデジタル受信ユニット(−RXA)203をモニタして、全ての受信信号に関してデジタルインターフェース(DIF)30がデジタルインターフェース出力端子(DIFout)32を介して出力処理を完了したと言うフラグを出力させることでも実現できる。それ以外にも、デジタル受信ユニット(−RXA)203の信号遅延時間tDDは常に一定であるので、アナログ受信ユニット(A−RXA)202をオフにしてから信号遅延時間tDD待って制御ユニット40からローレベル“L”のオンオフ制御信号(D−RXA_ON)44Rを発行して、デジタル受信ユニット(−RXA)203をオフにする方法でも良い。
【0248】
その後、無線アクセスシステムA1を受信するために、制御ユニット40からハイレベル“H”のオンオフ制御信号(D−RXA_ON)44Rでデジタル受信ユニット(−RXA)203をオンにする。このとき、可変デジタル低域通過フィルタ(D−LPF)A70、A71は、無線アクセスシステムA1に対応する遮断周波数に設定する。PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100がロック動作を実行中に、アナログ受信ユニット(A−RXA)202の回路のオフセット電圧やフィルタの校正を行い、全ての無線アクセスシステムA1の受信開始のための準備を終えた後、制御ユニット40からフロントエンドモジュール(FEM)20内蔵のスイッチで無線アクセスシステムA受信ユニット(RXA)200側への接続をオンにする。
【0249】
以上の動作によって、無線アクセスシステムA0の受信が完了して、無線アクセスシステムA1の受信が可能となる。
【0250】
図4は、図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路による無線アクセスシステムA0の受信モードから無線アクセスシステムA1の受信モードへの切り替え動作の時間経過と図11に示した本発明に先立って本発明者等によって検討されたRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【0251】
すなわち、図4では比較のために、上部に図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示される一方、下部に図11に示した本発明に先立って本発明者等によって検討されたRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0252】
無線アクセスシステムA0の受信停止コマンドに応答して、図4に示すように無線アクセスシステムA0の受信部オフ移行動作400が開始される。また、無線アクセスシステムA0の受信部オフ移行動作400の開始と同時に、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46がハイレベル“H”からローレベル“L”に変化する。従って、図4のアンテナスイッチ動作401において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより、無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。
【0253】
無線アクセスシステムA0の受信部オフ移行動作400の開始の後、アナログ受信ユニット(A−RXA)202の信号遅延時間tDAの期間において、制御ユニット40からアナログ受信ユニット(A−RXA)202に供給されるオンオフ制御信号(A−RXA_ON)41Rはハイレベル“H”に維持される一方、信号遅延時間tDAの期間経過後にはオンオフ制御信号(A−RXA_ON)41Rはローレベル“L”に変化する。その結果、信号遅延時間tDAの期間に対応する図4のアナログ受信ユニットA0オフ移行動作402の期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51を含むアナログ受信ユニット(A−RXA)202による無線アクセスシステムA0の受信信号のアナログ信号処理が完了される。尚、このアナログ信号処理に、アナログ−デジタル変換器(ADC)A60、A61のアナログ−デジタル変換の処理も含まれる。
【0254】
信号遅延時間tDAの期間のアナログ受信ユニット202による無線アクセスシステムA0のアナログ信号処理の完了の後に、デジタル受信ユニット203の信号遅延時間tDDの期間に制御ユニット40からデジタル受信ユニット203に供給されるオンオフ制御信号(D−RXA_ON)44Rはハイレベル“H”に維持される。一方、信号遅延時間tDDの期間経過後にオンオフ制御信号(D−RXA_ON)44Rは、ローレベル“L”に変化する。従って、信号遅延時間tDDの期間に対応する図4のデジタル受信ユニットA0オフ移行動作403の期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(D−LPF)A70、A71を含むデジタル受信ユニット(D−RXA)203の無線アクセスシステムA0のデジタル信号処理が完了されるものである。また、信号遅延時間tDAの期間のアナログ受信ユニットA0オフ移行動作402でのアナログ信号処理と信号遅延時間tDDの期間のデジタル受信ユニットA0オフ移行動作403でのデジタル信号処理との実行によって、デジタルインターフェース(DIF)30はデータ送出動作404によって図示しないベースバンドLSIへの無線アクセスシステムA0の最後の受信デジタルベースバンド信号の送出を完了する。
【0255】
一方、信号遅延時間tDAの期間のアナログ受信ユニット(A−RXA)202による無線アクセスシステムA0のアナログ信号処理の完了と略同時に、オンオフ制御信号(A−RXA_ON)41Rはローレベル“L”からハイレベル“H”に変化して、無線アクセスシステムA1の受信部オン移行動作405が開始される。すなわち無線アクセスシステムA1の受信部オン移行動作405の開始と略同時に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202に供給されるオンオフ制御信号(A−RXA_ON)41Rは、ローレベル“L”からハイレベル“H”へ変化する。その結果、オンオフ制御信号(A−RXA_ON)41Rのハイレベル“H”に応答して、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202が再び活性化される。従って、図4に示したアナログ受信ユニットA1オン移行動作406の期間においては、大きな信号遅延時間の可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51を含むアナログ受信ユニット(A−RXA)202のアナログ信号処理の準備が開始される。アナログ受信ユニットA1オン移行動作406の期間の初期期間4061で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202はDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202は、内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51のフィルタ特性の校正動作とを実行する。
【0256】
図4に示したデジタル受信ユニットA0オフ移行動作403およびアナログ受信ユニットA1オン移行動作406の期間と平行するVCOロック期間407では、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行する。すなわちPLL周波数シンセサイザ(PLL)110は、制御ユニット40から出力されるオンオフ制御信号(A−RXA_ON)41Rに基づいて、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムA1の所望の周波数に一致させるようにロック動作を開始する。
【0257】
一方、信号遅延時間tDDの期間に対応したデジタル受信ユニットA0オフ移行動作403の期間の完了の後に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203に供給されるオンオフ制御信号(−RXA_ON)44Rは、ローレベル“L”から再びハイレベル“H”へ変化する。その結果、オンオフ制御信号(−RXA_ON)44Rのハイレベル“H”に応答して、再び無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203が活性化される。従って、図4に示したデジタル受信ユニットA1オン移行動作408の期間では、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(D−LPF)A70、A71を含んだデジタル受信ユニット(D−RXA)203のデジタル信号処理の準備が開始されるものである。
【0258】
図4に示したように、VCOロック期間407でのPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とによるロック動作が完了すると、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46が、ローレベル“L”からハイレベル“H”に変化する。従って、アンテナスイッチ動作409において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオン状態にされる。
【0259】
その結果、アンテナスイッチ動作409が完了した後に、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202とデジタル受信ユニット(D−RXA)203とを使用する無線アクセスシステムA1の無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【0260】
図4の下部に、図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0261】
無線アクセスシステムA0の受信停止コマンドに応答して、無線アクセスシステムA0の受信部オフ移行動作410が開始される。すなわち、無線アクセスシステムA0の受信部オフ移行動作410によって、図11に示したRF信号処理半導体集積回路(RFIC)1000の無線アクセスシステムA受信ユニット(RXA)200の全体の受信動作の活性状態から非活性状態への移行が開始される。また、無線アクセスシステムA0の受信部オフ移行動作410の開始と同時に、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46がハイレベル“H”からローレベル“L”に変化する。従って、図4のアンテナスイッチ動作411において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。
【0262】
無線アクセスシステムA0の受信部オフ移行動作410の開始の後に、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号遅延時間tDAとデジタル受信ユニットのデジタル信号遅延時間tDDとの合計時間に関して検討する。この合計時間tDA+tDDの期間において、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rはハイレベル“H”に維持される。その結果、合計時間tDA+tDDの期間に対応する図4の無線アクセスシステムA0の受信部オフ移行動作410の期間で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理による無線アクセスシステムA0の受信信号の処理とが完了される。更に合計時間tDA+tDDの期間で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理の実行によって、デジタルインターフェース(DIF)30はデータ送出動作414によって図示しないベースバンドLSIへの無線アクセスシステムA0の最後の受信デジタルベースバンド信号の送出を完了する。
【0263】
合計時間tDA+tDDの期間の無線アクセスシステムA0の受信部オフ移行動作410の完了の後に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rはハイレベル“H”からローレベルに変化する。その後に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rは、ローレベル“L”からハイレベル“H”に変化する。その結果、オンオフ制御信号(RXA_ON)41Rのハイレベル“H”に応答して、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットとが再び活性化される。従って、図4に示した無線アクセスシステムA1の受信部オン移行動作415の期間において、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理の準備とデジタル受信ユニットのデジタル信号処理の準備とによる無線アクセスシステムA1の受信信号の処理の準備が開始される。無線アクセスシステムA1の受信部オン移行動作415の期間の初期期間4161で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットはDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットは、その内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51のフィルタ特性の校正動作とを実行する。
【0264】
図4に示した無線アクセスシステムA1の受信部オン移行動作415の期間と略平行するVCOロック期間417では、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行する。すなわち、PLL周波数シンセサイザ(PLL)110は、制御ユニット40から出力されるオンオフ制御信号(RXA_ON)41Rに基づいて、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムA1の所望の周波数に一致させるようにロック動作を開始する。
【0265】
図4に示したように、VCOロック期間417でのPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とによるロック動作が完了すると、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46が、ローレベル“L”からハイレベル“H”に変化する。従って、アンテナスイッチ動作419において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続が再びオン状態にされる。
【0266】
その結果、アンテナスイッチ動作419が完了した後に、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムA1の無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【0267】
図4の上部と下部との比較から明らかなように、図4の下部に示した図11に示した本発明に先立って本発明者等によって検討された受信動作の切り替え動作よりも、図4の上部に示した図1に示した本発明の実施の形態1による受信動作の切り替え動作は、DCオフセット電圧のキャンセル動作とフィルタ特性の校正動作4061とVCOロック期間407とを早期に開始することが可能となる。このタイミングの差分は、デジタル受信ユニット(D−RXA)203でのデジタル信号遅延時間tDDの分である。その結果、図1に示す無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202は、内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51のフィルタ特性の校正動作とを早期に終了することが可能となる。またPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とは、ロック動作を早期に完了することが可能となる。従って、アンテナスイッチ動作409が早期に完了して、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202とデジタル受信ユニット(D−RXA)203とを使用する無線アクセスシステムA1の無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が早期に可能となるものである。
【0268】
《受信装置と送信装置とを具備する携帯電話の構成》
図5は、本発明の実施の形態1による受信装置と送信装置とを具備する携帯電話の構成を示す図である。
【0269】
図5に示す本発明の実施の形態1の本質的な特徴は、図1乃至図4で説明したように、無線通信システムの隣接セルのハンドオーバーに先立った隣接セルの信号電力測定のために、無線アクセスシステムAと無線アクセスシステムBの間での受信動作の切り替え時間を短縮することである。隣接セルの信号電力測定結果が良好であると判定された場合には、基地局によって無線アクセスシステムAと無線アクセスシステムBの間でのハンドオーバーが携帯電話端末に指示される。それによって、携帯電話端末は、ハンドオーバー切り替え後の無線アクセスシステムに従った方式によって受信動作と送信動作とを実行するものである。
【0270】
図5において、10はアンテナ、20はスイッチを内蔵したフロントエンドモジュール(FEM)、1000は無線周波数(RF)信号処理半導体集積回路(RFIC)、30はデジタルインターフェース(DIF)、31はデジタルインターフェース入力端子(DIFin)、32はデジタルインターフェース出力端子(DIFout)である。更に図5において、A1002、B1002はRF電力増幅器(RFHPA)であり、A1001、B1001はパワー検出のための方向性結合器である。
【0271】
更に200は無線アクセスシステムA受信ユニット(RXA)、210は無線アクセスシステムB受信ユニット(RXB)である。無線アクセスシステムA受信ユニット(RXA)200において、202はアナログ受信ユニット(A−RXA)で、203はデジタル受信ユニット(D−RXA)であり、無線アクセスシステムB受信ユニット(RXB)210において、212はアナログ受信ユニット(A−RXB)で、213はデジタル受信ユニット(D−RXB)である。また220は無線アクセスシステムA送信ユニット(TXA)、230は無線アクセスシステムB送信ユニット(TXB)である。無線アクセスシステムA送信ユニット(TXA)220において、222はアナログ送信ユニット(A−TXA)で、223はデジタル送信ユニット(D−TXA)であり、無線アクセスシステムB送信ユニット(TXB)230において、232はアナログ送信ユニット(A−TXB)で、233はデジタル送信ユニット(D−TXB)である。
【0272】
デジタル送信ユニット(D−TXA)223とデジタル送信ユニット(D−TXB)233との各ユニットに、デジタルインターフェース(DIF)30のデジタルインターフェース入力端子(DIFin)31を介して図示されていないベースバンドLSIから供給される同相成分の送信デジタルベースバンド信号Iと直交成分の送信デジタルベースバンド信号Qが供給される。デジタル送信ユニット(D−TXA)223とデジタル送信ユニット(D−TXB)233とは、FIRデジタルフィルタとデジタル−アナログ変換器(DAC)とを含んでいる。送信デジタルベースバンド信号はデジタル送信ユニット(D−TXA)223、(D−TXB)233のFIRデジタルフィルタによってデジタルフィルタ信号処理されてデジタル−アナログ変換器(DAC)の入力端子に供給される。従って、デジタル送信ユニット(D−TXA)223、(D−TXB)233のデジタル−アナログ変換器(DAC)の出力端子から生成される送信アナログベースバンド信号は、アナログ送信ユニット(A−TXA)222、(A−TXB)232の入力端子に供給される。アナログ送信ユニット(A−TXA)222、(A−TXB)232の各送信ユニットは、2個の送信ミキサと移相器と加算器によって構成される。送信アナログベースバンド信号I、Qと移相器から生成される90度位相差の2つの送信ローカル信号とは2個の送信ミキサに供給され、2個の送信ミキサの出力のRF送信信号I、Qは加算器の2個の入力端子に供給され、加算器の出力からベクトル合成RF送信信号が生成される。
【0273】
また40は制御ユニット、41Rは無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202のオンオフ制御信号(A−RXA_ON)、42Rは無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212のオンオフ制御信号(A−RXB_ON)である。更に、44Rは無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニット(D−RXA)203のオンオフ制御信号(D−RXA_ON)、45Rは無線アクセスシステムB受信ユニット(RXB)210のデジタル受信ユニット(D−RXB)213のオンオフ制御信号(−RXB_ON)である。
【0274】
更に、41Tは無線アクセスシステムA送信ユニット(TXA)220のオンオフ制御信号(TXA_ON)、42Tは無線アクセスシステムB送信ユニット(TXB)230のオンオフ制御信号(TXB_ON)、43Tは送信レベル検波回路(DET)500のオンオフ制御信号(DET_ON)である。
【0275】
図5に示した無線周波数(RF)信号処理半導体集積回路(RFIC)において、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202およびデジタル受信ユニット(D−RXA)203と、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212およびデジタル受信ユニット(D−RXB)213とは、図1で説明したように構成されている。
【0276】
また、46はフロントエンドモジュール(FEM)20の切り替え制御信号(FEM_C)、100は電圧制御発振器(VCO)、110はPLL周波数シンセサイザ(PLL)である。更にフロントエンドモジュール(FEM)20では、201と203とはフィルタ(FIL)であり、202はデュプレクサー(DPX)である。
【0277】
デュプレクサー(DPX)202は、RF電力増幅器(RFHPA)A1002から出力されるRF送信号と無線アクセスシステムA受信ユニット(RXA)200によって受信されるRF受信信号との間の信号干渉を可能な限り低減するためのフィルタリング処理を実行する。またフィルタ(FIL)201、203は、所望のRF受信信号またはRF送信信号を含む帯域以外の信号を抑圧するチャネル選択フィルタとして機能するものである。図5に示した例では、デュプレクサー(DPX)202とフィルタ(FIL)201、203とはフロントエンドモジュール(FEM)20に内蔵されているが、この両者はフロントエンドモジュール(FEM)20の外付けによって構成しても同等の性能を有する携帯電話を構成することが可能である。
【0278】
図5に示す例では、フロントエンドモジュール(FEM)20のデュプレクサー(DPX)202に接続される無線アクセスシステムA受信ユニット(RXA)200と無線アクセスシステムA送信ユニット(TXA)220は、周波数分割デュプレックス(FDD)方式を採用するW−CDMA方式やLTE方式等の無線アクセスシステムの送受信を実現するための送受信ユニットを構成する。尚、FDDは、Frequency Division Duplexの略である。また、フロントエンドモジュール(FEM)20のフィルタ(FIL)201、203に接続される無線アクセスシステムB受信ユニット(RXB)210と無線アクセスシステムB送信ユニット(TXB)230は、時分割デュプレックス(TDD)方式のGSM方式のような無線アクセスシステムの送受信を実現するための送受信ユニットを構成する。尚、TDDは、Time Division Duplexの略である。
【0279】
フロントエンドモジュール(FEM)20に内蔵された複数のスイッチは、制御ユニット40から生成される信号切り替え制御信号(FEM_C)46によって、切り替え制御される。図5に示した例では、無線アクセスシステムAの送受信時には、切り替え制御信号(FEM_C)46によりデュプレクサー(DPX)202とアンテナ10を接続する。また無線アクセスシステムBの受信時には切り替え制御信号(FEM_C)46によってフィルタ(FIL)201とアンテナ10とを接続する一方、無線アクセスシステムBの送信時には切り替え制御信号(FEM_C)46によってフィルタ(FIL)203とアンテナ10とを接続する。
【0280】
無線アクセスシステムAの送信時には送信レベル検波回路(DET)500は方向性結合器A1001を介して、RF電力増幅器(RFHPA)A1002の出力電力レベルを検波する。無線アクセスシステムAの送信ユニットには、例えば、前記非特許文献3の図2に示されたようなダイレクトアップ方式のダイレクトコンバージョンを採用されることができる。送信レベル検波回路(DET)500は検波されたRF電力増幅器(RFHPA)A1002の出力電力レベルをデジタル送信ユニット(D−TXA)223へ帰還することによって、無線アクセスシステムA送信ユニット(TXA)220の総利得とRF電力増幅器(RFHPA)A1002の利得が所望の値となるように利得制御するものである。
【0281】
また無線アクセスシステムBの送信時には送信レベル検波回路(DET)500は方向性結合器B1001を介して、RF電力増幅器(RFHPA)B1002の出力電力レベルを検波する。無線アクセスシステムBの送信ユニットには例えば、前記非特許文献3の図3や前記特許文献3に示されたようなポーラ変調トランスミッタを採用されることができる。この場合には、送信レベル検波回路(DET)500は検波されたRF電力増幅器(RFHPA)B1002の出力電力をデジタル送信ユニット(D−TXB)233へ帰還することによって、無線アクセスシステムB送信ユニット(TXB)230の総利得とRF電力増幅器(RFHPA)B1002の利得が所望の値となるよう利得制御する。それとともに、送信レベル検波回路(DET)500は、送信号が8相位相偏移変調(PSK:Phase Shift Keying)の場合には、包絡線も所望の特性となるように位相制御を実行する。一方、送信号がGMSK(Gaussian Minimum Shift Keying)信号の場合には、例えば前記非特許文献4に記載されたようにカレントセンス方式による自動利得制御機能がRF電力増幅器(RFHPA)B1002に内蔵されることが可能である。その場合には、送信レベル検波回路(DET)500による電力制御はオフに制御される。
【0282】
RF信号処理半導体集積回路(RFIC)1000は、デジタルインターフェース(DIF)30を介して図示しないベースバンドLSIから、制御されることが可能である。すなわち、デジタルインターフェース入力端子(DIFin)31とデジタルインターフェース出力端子(DIFout)32とは、デジタル信号である。従って、デジタルインターフェース入力端子(DIFin)31には図示しないベースバンドLSIからRF信号処理半導体集積回路(RFIC)1000とフロントエンドモジュール(FEM)20とを制御するための制御信号とRF信号処理半導体集積回路(RFIC)1000で処理される送信号のデータ等が伝送される。デジタルインターフェース出力端子(DIFout)32は、RF信号処理半導体集積回路(RFIC)1000によって処理された受信信号やRF信号処理半導体集積回路(RFIC)1000およびフロントエンドモジュール(FEM)20の状態内部等の情報を図示しないベースバンドLSIへ伝送する。すなわち、デジタルインターフェース(DIF)30がシリアルインターフェースであれば、RF信号処理半導体集積回路(RFIC)1000の外部端子数は、同等のビット数のデジタルデータ出力処理をパラレルインターフェースで実行する場合と比較して低減することが可能である。従って、デジタルインターフェース(DIF)30をシリアルインターフェースで構成することによって、RF信号処理半導体集積回路(RFIC)1000を内蔵するパッケージのサイズを低減することが可能となる。
【0283】
図5に示す本発明の実施の形態1によるRF信号処理半導体集積回路(RFIC)1000の無線アクセスシステムA受信ユニット(RXA)200と無線アクセスシステムB受信ユニット(RXB)210の切り替えは、図1乃至図4で説明したように、無線通信システムの隣接セルのハンドオーバーに先立った隣接セルの信号電力測定のために高速な切り替えが可能である。更に図5に示す本発明の実施の形態1によるRF信号処理半導体集積回路(RFIC)1000の無線アクセスシステムA送信ユニット(TXA)220と無線アクセスシステムB送信ユニット(TXB)230とは独立しているので、基地局からのハンドオーバーの指示に従って両者の一方と他方とは非活性状態と活性状態とに制御される。
【0284】
[実施の形態2]
図6は、本発明の実施の形態2による受信装置の構成を示す図である。
【0285】
図6に示す本発明の実施の形態2による受信装置と図1に示した本発明の実施の形態1による受信装置の相違は、下記の通りである。
【0286】
すなわち、図1に示した本発明の実施の形態1による受信装置においては、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニット(A−RXA)202とデジタル受信ユニット(D−RXA)203とはそれぞれオンオフ制御信号(A−RXA_ON)41Rとオンオフ制御信号(D−RXA_ON)44Rとにより制御されている。更に無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニット(A−RXB)212とデジタル受信ユニット(D−RXB)213とはそれぞれオンオフ制御信号(A−RXB_ON)42Rとオンオフ制御信号(D−RXB_ON)45Rとにより制御されている。
【0287】
それに対して図6に示す本発明の実施の形態2による受信装置においては、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットは共通のオンオフ制御信号(RXA_ON)41Rによって制御され、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットは共通のオンオフ制御信号(RXB_ON)42Rによって制御される。
【0288】
更に、図6に示す本発明の実施の形態2による受信装置においては、PLL周波数シンセサイザ(PLL)110は、制御ニユット40から生成されるPLL制御信号(PLL_C)43Rによって制御される。
【0289】
それ以外の構成に関しては、図6に示す本発明の実施の形態2による受信装置は、図1に示した本発明の実施の形態1による受信装置と同一の構成となっている。
【0290】
《受信動作の切り替え動作》
図7は、図6に示した本発明の実施の形態2による受信装置であるRF信号処理半導体集積回路(RFIC)1000の受信動作の切り替え動作を示す図である。
【0291】
図7のステップS700では、RF信号処理半導体集積回路(RFIC)1000の無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットとは無線アクセスシステムAを受信中である。
【0292】
図7のステップS701では、RF信号処理半導体集積回路(RFIC)1000のデジタルインターフェース(DIF)30は、図示しないベースバンドLSIからのコマンドがデジタルインターフェース入力端子(DIFin)31に供給されるのを待っている。
【0293】
図7のステップS702で、無線アクセスシステムA受信ユニット(RXA)200がデジタルインターフェース(DIF)30を介して図示しないベースバンドLSIからの無線アクセスシステムAの受信停止コマンドを受信する。
【0294】
すると、図7のステップS704では、無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットは、その内部に存在する無線アクセスシステムAの全ての受信信号に関して、デジタルインターフェース(DIF)30のデジタルインターフェース出力端子(DIFout)32からベースバンドLSIへの受信デジタルベースバンド信号の出力処理(送出)を終了する。
【0295】
図7のステップS704で無線アクセスシステムAの受信デジタルベースバンド信号の送出が終了すると、次のステップS705では制御ユニット40の共通のオンオフ制御信号(RXA_ON)41Rによって無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットとはオフ状態に制御される。
【0296】
図7のステップS706で、無線アクセスシステムB受信ユニット(RXB)210が、デジタルインターフェース(DIF)30を介して、無線アクセスシステムBの受信開始コマンドを受信すると想定する。
【0297】
このステップS706で無線アクセスシステムBの受信開始コマンドが受信された場合には、次のステップS707ではPLL周波数シンセサイザ(PLL)110は制御ユニット40からのPLL制御信号(PLL_C)43Rに基づいてロック動作を開始する。すなわち、PLL周波数シンセサイザ(PLL)110は、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号とを比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムBの所望の周波数に一致させるようにロック動作を開始する。このようにPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行している期間と平行して、ステップS708では無線アクセスシステムA受信ユニット(RXA)200は極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(D−LPF)A70、A71を含んだ無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットのデジタル信号処理を実行する。
【0298】
図7のステップS708で無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットのオフ状態への制御が完了した後に、図7のステップS709においては無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットとはオン状態に制御される。尚、図7のステップS708での無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットのオフ状態への制御完了タイミングは、図7のステップS705での無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットのオフ状態の制御完了タイミングと一致する。
【0299】
図7のステップ710にて、デジタルインターフェース(DIF)30がRF信号処理半導体集積回路(RFIC)1000の電源オフのコマンドを受信すると、図7のステップS711で無線アクセスシステムA受信ユニット(RXA)200と無線アクセスシステムB受信ユニット(RXB)210とはオフ状態に制御される。
【0300】
ところで図11に示した本発明に先立って本発明者等によって検討された受信装置では、図12に示した切り替え動作によって無線アクセスシステムの切り替え時に現在アクセス中の無線アクセスシステムに関する受信ユニット内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を終了してから、次にアクセスする無線アクセスシステムへの受信準備に移行するものであった。
【0301】
《受信動作の切り替え時間の短縮》
それに対して図7に示した受信動作の切り替え動作のステップS707において、PLL周波数シンセサイザ(PLL)110による制御によって電圧制御発振器(VCO)100の発振出力信号の周波数が無線アクセスシステムBの所望の周波数に一致するようにロック動作に必要な時間は、数100μSである。また、図7に示した受信動作の切り替え動作のステップS704において、無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットの内部に存在する無線アクセスシステムAの全ての受信信号に関してデジタルインターフェース(DIF)30からベースバンドLSIへの受信デジタルベースバンド信号の出力処理(送出)を終了するのに必要な時間は、数10μSである。
【0302】
従って、本発明の実施の形態2による図7に示した受信動作の切り替え動作によれば、ステップS704における数10μSの処理時間の受信デジタルベースバンド信号の出力処理とステップS707における数100μSの処理時間の電圧制御発振器(VCO)100の発振周波数のロック動作とを並列実行することが可能となる。その結果、本発明の実施の形態2による図7に示した受信動作の切り替え動作によれば、並列実行によってステップS704における数10μSの処理時間が切り替え時間に含まれなくなるので、複数の無線システムの間での受信動作の切り替え時間を短縮することが可能となる。
【0303】
《受信動作の切り替え動作の時間経過》
図8は、図6に示した本発明の実施の形態2による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【0304】
すなわち、図8では比較のために、上部に図6に示した本発明の実施の形態2による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示される一方、下部に図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0305】
図8の上部に、図6に示した本発明の実施の形態2による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0306】
図7のステップS702で受信された無線アクセスシステムAの受信停止コマンドに応答して、図8に示すように無線アクセスシステムAの受信部オフ移行動作800が開始される。また、無線アクセスシステムAの受信部オフ移行動作800の開始と同時に、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46がハイレベル“H”からローレベル“L”に変化する。従って、図8のアンテナスイッチ動作801において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。
【0307】
無線アクセスシステムAの受信部オフ移行動作800の開始の後、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットの信号遅延時間tDAの期間に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給される共通のオンオフ制御信号(RXA_ON)41Rは、ハイレベル“H”に維持される。その結果、信号遅延時間tDAの期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51を含む無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットでのアナログ信号処理が完了される。尚、このアナログ信号処理に、アナログ−デジタル変換器(ADC)A60、A61のアナログ−デジタル変換の処理も含まれる。
【0308】
信号遅延時間tDAの期間のアナログ信号処理の完了の後に無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットの信号遅延時間tDDの期間に制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給される共通のオンオフ制御信号(RXA_ON)41Rは、ハイレベル“H”に維持される。従って、信号遅延時間tDDの期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(D−LPF)A70、A71を含む無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットのデジタル信号処理が完了されるものである。また信号遅延時間tDAの期間でのアナログ信号処理と信号遅延時間tDDの期間でのデジタル信号処理との実行によって、デジタルインターフェース(DIF)30はデータ送出動作804によって図示しないベースバンドLSIへの無線アクセスシステムAの最後の受信デジタルベースバンド信号の送出を完了する。
【0309】
一方、信号遅延時間tDAの期間での無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理の完了と略同時に、制御ニユット40からPLL周波数シンセサイザ(PLL)110に供給されるPLL制御信号(PLL_C)43Rは、ローレベル“L”からハイレベル“H”へ変化する。その結果、VCOロック期間807が開始されて、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行する。すなわち、PLL周波数シンセサイザ(PLL)110は、制御ユニット40から出力されるPLL制御信号(PLL_C)43Rに基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムBの所望の周波数に一致させるようにロック動作を開始する。
【0310】
信号遅延時間tDDの期間におけるデジタル信号処理の実行が完了すると、無線アクセスシステムBの受信部オン移行動作805が開始される。従って、大きな信号遅延時間の可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51を含んだ無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットのアナログ信号処理の準備が開始される。無線アクセスシステムBの受信部オン移行動作805の期間の初期期間8061では、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットはDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作とを実行する。すなわち、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットは、内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51のフィルタ特性の校正動作とを実行する。
【0311】
図8に示した無線アクセスシステムBの受信部オン移行動作805の期間と平行するVCOロック期間807では、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行している。
【0312】
一方、信号遅延時間tDDの期間の終了に対応した無線アクセスシステムAの受信部オフ移行動作800の期間の完了の後に、制御ユニット40から無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットとに供給される共通のオンオフ制御信号(RXB_ON)42Rはローレベル“L”からハイレベル“H”へ変化する。その結果、共通のオンオフ制御信号(RXB_ON)42Rのハイレベル“H”に応答して、無線アクセスシステムB受信ユニット(RXB)210のデジタル受信ユニットも活性化される。従って、無線アクセスシステムBの受信部オン移行動作805の期間の初期期間では、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(D−LPF)B70、B71を含む無線アクセスシステムB受信ユニット(RXB)210のデジタル受信ユニットのデジタル信号処理の準備が開始されるものである。
【0313】
図8に示したように、VCOロック期間807でのPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とによるロック動作が完了すると、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46が、ローレベル“L”からハイレベル“H”に変化する。従って、アンテナスイッチ動作809において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムB受信ユニット(RXB)210側への接続がオン状態にされる。
【0314】
その結果、アンテナスイッチ動作809が完了した後に、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムBの無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【0315】
図8の下部に、図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0316】
無線アクセスシステムAの受信停止コマンドに応答して、無線アクセスシステムAの受信部オフ移行動作810が開始される。すなわち、無線アクセスシステムAの受信部オフ移行動作810によって、図11に示したRF信号処理半導体集積回路(RFIC)1000の無線アクセスシステムA受信ユニット(RXA)200の全体の受信動作の活性状態から非活性状態への移行が開始される。また、無線アクセスシステムAの受信部オフ移行動作810の開始と同時に、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46がハイレベル“H”からローレベル“L”に変化する。従って、図8のアンテナスイッチ動作811において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。
【0317】
無線アクセスシステムAの受信部オフ移行動作810の開始の後の無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットでのアナログ信号遅延時間tDAとデジタル受信ユニットのデジタル信号遅延時間tDDの合計時間に関して、検討する。この合計時間tDA+tDDの期間において、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rはハイレベル“H”に維持される一方、合計時間tDA+tDDの期間経過後にオンオフ制御信号(RXA_ON)41Rはローレベル“L”に変化する。その結果、合計時間tDA+tDDの期間に対応する図8の無線アクセスシステムAの受信部オフ移行動作810の期間で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理とが完了される。更に、合計時間tDA+tDDの期間で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理の実行によって、デジタルインターフェース(DIF)30はデータ送出動作814によって図示しないベースバンドLSIへの無線アクセスシステムAの最後の受信デジタルベースバンド信号の送出を完了する。
【0318】
合計時間tDA+tDDの期間での無線アクセスシステムAの受信部オフ移行動作810の完了の後に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rはハイレベル“H”からローレベルに変化する。その後に、制御ユニット40から無線アクセスシステムB受信ユニット(RXB)210に供給されるオンオフ制御信号(RXB_ON)42Rは、ローレベル“L”からハイレベル“H”に変化する。その結果、オンオフ制御信号(RXB_ON)42Rのハイレベル“H”に応答して、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットとが活性化される。従って、図8に示した無線アクセスシステムBの受信部オン移行動作815の期間において、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットのアナログ信号処理の準備とデジタル受信ユニットのデジタル信号処理の準備とが開始される。無線アクセスシステムBの受信部オン移行動作815の期間の初期期間8161で、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットはDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットは、その内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)B30、B31、B50、B51のフィルタ特性の校正動作とを実行する。
【0319】
図8に示した無線アクセスシステムBの受信部オン移行動作815の期間と略平行するVCOロック期間817では、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行する。すなわち、PLL周波数シンセサイザ(PLL)110は、制御ユニット40から出力されるオンオフ制御信号(RXB_ON)42Rに基づいて、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムBの所望の周波数に一致させるようにロック動作を開始する。
【0320】
図8に示したように、VCOロック期間817でのPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とによるロック動作が完了すると、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46が、ローレベル“L”からハイレベル“H”に変化する。従って、アンテナスイッチ動作819において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムB受信ユニット(RXB)210側への接続がオン状態にされる。
【0321】
その結果、アンテナスイッチ動作819が完了した後に、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムBの無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【0322】
図8の上部と下部との比較から明らかなように、図8の下部に示した図11に示した本発明に先立って本発明者等によって検討された受信動作の切り替え動作よりも、図8の上部に示した図6に示した本発明の実施の形態2による受信動作の切り替え動作は、VCOロック期間807を早期に開始することが可能となる。このタイミングの差分は、無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットのデジタル信号遅延時間tDDの分である。従って、図6に示した無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットのために、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100は、ロック動作を早期に完了することが可能となる。従って、アンテナスイッチ動作809が早期に完了して、無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットを使用する無線アクセスシステムBの無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が早期に可能となるものである。
【0323】
図9は、図6に示した本発明の実施の形態2による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【0324】
すなわち、図9では比較のために、上部に図6に示した本発明の実施の形態2による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示される一方、下部に図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0325】
図9の上部に、図6に示した本発明の実施の形態2による受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0326】
無線アクセスシステムA0の受信停止コマンドに応答して、図9に示すように無線アクセスシステムA0の受信部オフ移行動作900が開始される。また無線アクセスシステムA0の受信部オフ移行動作900の開始と同時に、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46がハイレベル“H”からローレベル“L”に変化する。従って、図9のアンテナスイッチ動作901において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。
【0327】
無線アクセスシステムA0の受信部オフ移行動作900の開始の後に、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットの信号遅延時間tDAの期間に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給される共通のオンオフ制御信号(RXA_ON)41Rは、ハイレベル“H”に維持される。その結果、信号遅延時間tDAの期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51を含む無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットでのアナログ信号処理が完了される。尚、このアナログ信号処理に、アナログ−デジタル変換器(ADC)A60、A61のアナログ−デジタル変換の処理も含まれる。
【0328】
信号遅延時間tDAの期間のアナログ信号処理の完了の後に無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットの信号遅延時間tDDの期間に制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給される共通のオンオフ制御信号(RXA_ON)41Rは、ハイレベル“H”に維持される。従って、信号遅延時間tDDの期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(D−LPF)A70、A71を含む無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットのデジタル信号処理が完了されるものである。また信号遅延時間tDAの期間でのアナログ信号処理と信号遅延時間tDDの期間でのデジタル信号処理との実行によって、デジタルインターフェース(DIF)30はデータ送出動作904によって図示しないベースバンドLSIへの無線アクセスシステムA0の最後の受信デジタルベースバンド信号の送出を完了する。
【0329】
一方、信号遅延時間tDAの期間の無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理の完了と略同時に、制御ニユット40からPLL周波数シンセサイザ(PLL)110に供給されるPLL制御信号(PLL_C)43Rは、ローレベル“L”からハイレベル“H”へ変化する。その結果、VCOロック期間907が開始されて、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行する。すなわち、PLL周波数シンセサイザ(PLL)110は、制御ユニット40から出力されるPLL制御信号(PLL_C)43Rに基づき、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号とを比較することによって電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムA1の所望の周波数に一致させるようにロック動作を開始する。
【0330】
信号遅延時間tDDの期間でのデジタル信号処理の実行が完了すると、無線アクセスシステムA1の受信部オン移行動作905が開始される。従って、大きな信号遅延時間の可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51を含む無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理の準備が、開始される。無線アクセスシステムA1の受信部オン移行動作905の期間の初期期間9061では、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットはDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作とを実行する。すなわち、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットは、内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51のフィルタ特性の校正動作とを実行する。
【0331】
図9に示した無線アクセスシステムA1の受信部オン移行動作905の期間と平行するVCOロック期間907では、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行している。
【0332】
一方、信号遅延時間tDDの期間の終了に対応した無線アクセスシステムA0の受信部オフ移行動作900の期間の完了後に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットとに供給される共通のオンオフ制御信号(RXA_ON)41Rはローレベル“L”からハイレベル“H”へ変化する。その結果、共通のオンオフ制御信号(RXA_ON)41Rのハイレベル“H”に応答して、無線アクセスシステム受信ユニット(RXA)200のデジタル受信ユニットも活性化される。従って、無線アクセスシステムA1の受信部オン移行動作905の期間の初期期間では、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(D−LPF)A70、A71を含む無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットのデジタル信号処理の準備が開始されるものである。
【0333】
図9に示したように、VCOロック期間907でのPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とによるロック動作が完了すると、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46が、ローレベル“L”からハイレベル“H”に変化する。従って、アンテナスイッチ動作909において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオン状態にされる。
【0334】
その結果、アンテナスイッチ動作909が完了した後に、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットを使用する無線アクセスシステムA1の無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【0335】
図9の下部に、図11に示した本発明に先立って本発明者等によって検討された受信装置のRF信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【0336】
無線アクセスシステムA0の受信停止コマンドに応答して、無線アクセスシステムA0の受信部オフ移行動作910が開始される。すなわち、無線アクセスシステムA0の受信部オフ移行動作910によって、図11に示したRF信号処理半導体集積回路(RFIC)1000の無線アクセスシステムA受信ユニット(RXA)200の全体の受信動作の活性状態から非活性状態への移行が開始される。また、無線アクセスシステムA0の受信部オフ移行動作910の開始と同時に、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46がハイレベル“H”からローレベル“L”に変化する。従って、図9のアンテナスイッチ動作911において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオフ状態にされる。
【0337】
無線アクセスシステムA0の受信部オフ移行動作910の開始の後、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットでのアナログ信号遅延時間tDAとデジタル受信ユニットのデジタル信号遅延時間tDDとの合計時間に関して検討する。この合計時間tDA+tDDの期間において、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rはハイレベル“H”に維持される一方、合計時間tDA+tDDの期間経過後にオンオフ制御信号(RXA_ON)41Rはローレベル“L”に変化する。その結果、合計時間tDA+tDDの期間に対応する図9の無線アクセスシステムA0の受信部オフ移行動作910の期間で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理とが完了される。更に、合計時間tDA+tDDの期間で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理との実行によって、デジタルインターフェース(DIF)30はデータ送出動作914によって図示しないベースバンドLSIへの無線アクセスシステムA0の最後の受信デジタルベースバンド信号の送出を完了する。
【0338】
合計時間tDA+tDDの期間の無線アクセスシステムA0の受信部オフ移行動作910の完了の後に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rはハイレベル“H”からローレベル“L”に変化する。その後に、制御ユニット40から無線アクセスシステムA受信ユニット(RXA)200に供給されるオンオフ制御信号(RXA_ON)41Rは、再び、ローレベル“L”からハイレベル“H”に変化する。その結果、オンオフ制御信号(RXA_ON)41Rのハイレベル“H”に応答して、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットが活性化される。従って、図9に示した無線アクセスシステムA1の受信部オン移行動作915の期間において、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットのアナログ信号処理の準備とデジタル受信ユニットのデジタル信号処理の準備とが開始される。無線アクセスシステムA1の受信部オン移行動作915の期間の初期期間9161で、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットはDCオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットは、その内部回路のDCオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(A−LPF)A30、A31、A50、A51のフィルタ特性の校正動作とを実行する。
【0339】
図9に示した無線アクセスシステムA1の受信部オン移行動作915の期間と略平行するVCOロック期間917では、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とがロック動作を実行する。すなわち、PLL周波数シンセサイザ(PLL)110は、制御ユニット40から出力されるオンオフ制御信号(RXA_ON)41Rに基づいて、電圧制御発振器(VCO)100の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(VCO)100の発振出力信号の周波数を無線アクセスシステムA1の所望の周波数に一致させるようにロック動作を開始する。
【0340】
図9に示したように、VCOロック期間917でのPLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とによるロック動作が完了すると、制御ユニット40からフロントエンドモジュール(FEM)20に供給される切り替え制御信号46が、ローレベル“L”からハイレベル“H”に変化する。従って、アンテナスイッチ動作919において、フロントエンドモジュール(FEM)20の内蔵のアンテナスイッチにより無線アクセスシステムA受信ユニット(RXA)200側への接続がオン状態にされる。
【0341】
その結果、アンテナスイッチ動作919が完了した後に、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットを使用する無線アクセスシステムA1の無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【0342】
図9の上部と下部との比較から明らかなように、図9の下部に示した図11に示した本発明に先立って本発明者等によって検討された受信動作の切り替え動作よりも、図9の上部に示した図6に示した本発明の実施の形態2による受信動作の切り替え動作は、VCOロック期間907を早期に開始することが可能となる。このタイミングの差分は、無線アクセスシステムA受信ユニット(RXA)200のデジタル受信ユニットのデジタル信号遅延時間tDDの分である。従って、図6に示した無線アクセスシステムA受信ユニット(RXA)200では、PLL周波数シンセサイザ(PLL)110と電圧制御発振器(VCO)100とは、ロック動作を早期に完了することが可能となる。従って、アンテナスイッチ動作909が早期に完了して、無線アクセスシステム受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムA1の無線周波数(RF)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が早期に可能となるものである。
【0343】
《受信装置と送信装置とを具備する携帯電話の構成》
図10は、本発明の実施の形態2による受信装置と送信装置とを具備する携帯電話の構成を示す図である。
【0344】
図10に示す本発明の実施の形態2の本質的な特徴は、図6乃至図9で説明したように無線通信システムの隣接セルのハンドオーバーに先立った隣接セルの信号電力測定のために、複数の無線アクセスシステムの間での受信動作の切り替え時間を短縮することである。隣接セルの信号電力測定結果が良好であると判定された場合には、基地局によって複数の無線アクセスシステムの間でのハンドオーバーが携帯電話端末に指示される。それによって、携帯電話端末は、ハンドオーバー切り替え後の無線アクセスシステムに従った方式によって受信動作と送信動作とを実行するものである。
【0345】
図10に示す本発明の実施の形態2による受信装置と送信装置とを具備する携帯電話が、図5に示した本発明の実施の形態1による受信装置と送信装置とを具備する携帯電話と相違するのは、下記の点である。
【0346】
すなわち、図10に示す本発明の実施の形態2による携帯電話では、図6に示した本発明の実施の形態2による受信装置でも説明したように、無線アクセスシステムA受信ユニット(RXA)200のアナログ受信ユニットとデジタル受信ユニットとは共通のオンオフ制御信号(RXA_ON)41Rによって制御される。更に無線アクセスシステムB受信ユニット(RXB)210のアナログ受信ユニットとデジタル受信ユニットとは、共通のオンオフ制御信号(RXB_ON)42Rによって制御される。また更に、PLL周波数シンセサイザ(PLL)110は、制御ニユット40から生成されるPLL制御信号(PLL_C)43Rによって制御される。
【0347】
それ以外の構成に関しては、図10に示す本発明の実施の形態2による携帯電話は、図5に示した本発明の実施の形態1による携帯電話と同一の構成となっている。
【0348】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0349】
例えば、図1に示した本発明の実施の形態1によるRF信号処理半導体集積回路1000の無線アクセスシステムA受信ユニット(RXA)200により受信される無線アクセスシステムAと無線アクセスシステムB受信ユニット(RXB)210により受信される無線アクセスシステムBは、それぞれLTE方式とGSM方式にのみ限定されるものではない。例えば、無線アクセスシステムA受信ユニット(RXA)200により受信される無線アクセスシステムAはW−CDMA方式として、無線アクセスシステムB受信ユニット(RXB)210により受信される無線アクセスシステムBはEDGE方式とすることも可能である。
【0350】
更に、本発明は携帯電話以外にも例えば無線LAN等の無線通信において、複数の無線アクセスシステムの間のハンドオーバーに先立った複数の無線アクセスシステムの間の受信動作の切り替えにも適用することが可能である。
【符号の説明】
【0351】
1000…RF信号処理半導体集積回路(RFIC)
10…アンテナ
20…フロントエンドモジュール(FEM)
30…デジタルインターフェース(DIF)
31…デジタルインターフェース入力端子(DIFin)
31…デジタルインターフェース出力端子(DIFout)
40…制御ユニット
41R、42R、44R、45R…オンオフ制御信号
46…切り替え制御信号(FEM_C)
200…無線アクセスシステムA受信ユニット(RXA)
202…アナログ受信ユニット(A−RXA)
203…デジタル受信ユニット(D−RXA)
210…無線アクセスシステムB受信ユニット(RXB)
212…アナログ受信ユニット(A−RXB)
213…デジタル受信ユニット(D−RXB)
A10、B10…低雑音増幅器(LNA)
A20、A21、B20、B21…ミキサ(MIX)
A30、A31、B30、B31…可変アナログ低域通過フィルタ(A−LPF)
A40、A41、B40、B41…アナログ可変増幅器(A−PGA)
A50、A51、B50、B51…可変アナログ低域通過フィルタ(A−LPF)
A60、A61、B60、B61…アナログ−デジタル変換器(ADC)
A70、A71、B70、B71…可変デジタル低域通過フィルタ(D−LPF)
A80、A81、B80、B81…デジタル可変増幅器(D−PGA)
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14