特許 5778318 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5778318

(24)【登録日】2015年7月17日

(45)【発行日】2015年9月16日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/338 20060101AFI20150827BHJP

   H01L 29/778 20060101ALI20150827BHJP

   H01L 29/812 20060101ALI20150827BHJP

   H01L 21/336 20060101ALI20150827BHJP

   H01L 29/78 20060101ALI20150827BHJP

【ＦＩ】

   H01L29/80 H

   H01L29/78 301B

【請求項の数】5

【全頁数】13

(21)【出願番号】特願2014-118936(P2014-118936)

(22)【出願日】2014年6月9日

(62)【分割の表示】特願2009-76273(P2009-76273)の分割

【原出願日】2009年3月26日

(65)【公開番号】特開2014-209638(P2014-209638A)

(43)【公開日】2014年11月6日

【審査請求日】2014年6月10日

(73)【特許権者】

【識別番号】000154325

【氏名又は名称】住友電工デバイス・イノベーション株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】横山 満徳

【審査官】 棚田 一也

(56)【参考文献】

【文献】 特開２００６−２５３５００（ＪＰ，Ａ）

【文献】 特開２００８−１７１８４３（ＪＰ，Ａ）

【文献】 特開２００８−２７７６５５（ＪＰ，Ａ）

【文献】 特開２００８−２８８４７４（ＪＰ，Ａ）

【文献】 特開２００９−１７６９２９（ＪＰ，Ａ）

【文献】 特開２０１０−１８２８７２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／８１２

(57)【特許請求の範囲】

【請求項1】

ＦｅドーピングされたＧａＮからなる半導体層と、
前記半導体層の上面に接して設けられたＡｌＮ又はＡｌ_ｘＧａ_１−ｘＮ（０．４＜ｘ＜１）からなる第１バッファ層と、
前記第１バッファ層上に設けられたＡｌＮ又はＡｌ_ｘＧａ_１−ｘＮ（０．４＜ｘ＜１）からなる第２バッファ層と、
前記第１バッファ層と前記第２バッファ層との間に設けられ、前記第１バッファ層及び前記第２バッファ層より小さいＡｌ組成比を有するＡｌＧａＮまたはＧａＮからなる中間層と、
前記第２バッファ層上に設けられた、ＧａＮ系半導体からなる動作層と、を具備することを特徴とする半導体装置。

【請求項2】

前記第２バッファ層及び前記中間層は複数設けられていることを特徴とする請求項１記載の半導体装置。

【請求項3】

前記第１バッファ層の膜厚は、５０ｎｍ以上であり、かつ３００ｎｍ以下であることを特徴とする請求項１または２記載の半導体装置。

【請求項4】

前記半導体装置は、ＨＥＭＴ又はＦＥＴであることを特徴とする請求項１から３いずれか一項記載の半導体装置。

【請求項5】

前記中間層は、ＧａＮであることを特徴とする請求項１または２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体装置に関し、特にＦｅドーピングされたＧａＮからなる半導体層を有する半導体装置に関する。

【背景技術】

【0002】

ＧａＮからなる半導体層（ＧａＮ系半導体層）を用いた半導体装置では、ＧａＮにＦｅドーピングを行うことで、ＧａＮ系半導体層を高抵抗化する技術がある。上記の技術によると、ＦｅドーピングによりＧａＮ系半導体層を高抵抗化できるため、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）においては、リーク防止、ピンチオフ特性の改善など、デバイスの特性向上の効果が期待できる（非特許文献１及び２参照）。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献1】Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２４８ （２００３） ５１３

【非特許文献2】Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ９０， ０９３５０９ （２００７）

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、非特許文献１及び２に記載されているように、ＧａＮ系半導体層の成長時に、ドープされたＦｅがＧａＮ系半導体層の表面に析出することがある。このとき、ＧａＮ系半導体層上に形成される動作層に、析出したＦｅが取り込まれる場合がある（スロー・ターン・オフ現象）。また、動作層の成長過程において、チャンバー内にＦｅ含有ガスが残留したことにより、Ｆｅが成長していることも考えられる（メモリー効果）。

【0005】

動作層に高濃度のＦｅがドーピングされると、動作層のキャリアがＦｅにトラップされるため、２次元電子ガス濃度の低下や不純物散乱効果により、移動度が低下することがある。すなわち、デバイス特性向上のためにドープしたＦｅにより、却ってデバイス特性の劣化が生じる可能性がある。デバイス特性の劣化を抑制するためには、半導体層へのＦｅのドープ量を制限すればよい。しかし、この場合、前述のようなデバイス特性向上の効果が十分に得られない恐れがある。

【0006】

本発明は、上記課題に鑑み、Ｆｅのドーピングによるデバイス特性の劣化を抑制することが可能な半導体装置の提供を目的とする。

【課題を解決するための手段】

【0007】

本発明は、ＦｅドーピングされたＧａＮからなる半導体層と、前記半導体層の上面に接して設けられたＡｌＮ又はＡｌ_ｘＧａ_１−ｘＮ（０．４＜ｘ＜１）からなる第１バッファ層と、前記第１バッファ層上に設けられた、ＧａＮ系半導体からなる動作層と、を具備することを特徴とする半導体装置である。本発明によれば、第１バッファ層を設けたことにより、動作層へのＦｅ取り込みが抑制されるため、Ｆｅドーピングによるデバイス特性の劣化を抑制することができる。

【0008】

上記構成において、前記第１バッファ層上に設けられたＡｌＮ又はＡｌ_ｘＧａ_１−ｘＮ（０．４＜ｘ＜１）からなる第２バッファ層と、前記第１バッファ層と前記第２バッファ層との間に設けられ、かつ前記第１バッファ層及び前記第２バッファ層より小さいＡｌ組成比を有するＡｌ_ｘ１Ｉｎ_ｙ１Ｇａ_{１−ｘ１−ｙ１}Ｎ（ｘ１＋ｙ１≦１）からなる中間層と、を具備し、前記動作層は、前記第２バッファ層上に設けられている構成とすることができる。この構成によれば、複数のバッファ層を設けるため、バッファ層上に設けられた別の半導体層へのＦｅの取り込みをより抑制することができる。

【0009】

上記構成において、前記第２バッファ層及び前記中間層は複数設けられている構成とすることができる。この構成によれば、複数のバッファ層を設けるため、別の半導体層へのＦｅの取り込みをより抑制することができる。

【0010】

上記構成において、前記第１バッファ層の膜厚は、５０ｎｍ以上であり、かつ３００ｎｍ以下である構成とすることができる。この構成によれば、第１バッファ層へのクラックの発生を抑制することができる。

【0011】

上記構成において、前記半導体装置は、ＨＥＭＴ又はＦＥＴである構成とすることができる。この構成によれば、動作層へのＦｅの取り込みによる、ＨＥＭＴ又はＦＥＴのデバイス特性の劣化を抑制することが可能となる。

【発明の効果】

【0012】

本発明によれば、Ｆｅのドーピングによるデバイス特性の劣化を抑制することが可能な半導体装置を提供することができる。

【図面の簡単な説明】

【0013】

【図1】図１（ａ）はサンプルＡを示す断面図であり、図１（ｂ）はサンプルＢを示す断面図である。

【図2】図２（ａ）はサンプルＡについて行ったＳＩＭＳ分析の結果を示す図であり、図２（ｂ）はサンプルＢについて行ったＳＩＭＳ分析の結果を示す図であり、図２（ｃ）はサンプルＡ及びＢの各々について行ったＳＩＭＳ分析の結果を重ねて示す図である。

【図3】図３（ａ）はサンプルＤを示す断面図であり、図３（ｂ）はサンプルＡ、Ｂ、Ｃ及びＤの各々について行ったＳＩＭＳ分析の結果を重ねて示す図である。

【図4】図４は、サンプルＡ、Ｂ及びＥの各々について行ったＳＩＭＳ分析の結果を重ねて示す図である。

【図5】図５は、実施例１に係る半導体装置を例示する断面図である。

【図6】図６は、実施例２に係る半導体装置を例示する断面図である。

【図7】図７は、実施例３に係る半導体装置を例示する断面図である。

【発明を実施するための形態】

【0014】

最初に、本発明の発明者が行った実験について説明する。

【0015】

図面を参照し、実験に用いたサンプルについて説明する。図１（ａ）はサンプルＡを、図１（ｂ）はサンプルＢを各々示す断面図である。まず、サンプルＡについて説明する。

【0016】

図１（ａ）に示すように、ＳｉＣ（炭化シリコン）からなる基板２上に、ＡｌＮ（窒化アルミニウム）からなるバッファ層４が設けられている。バッファ層４上には、ＦｅドーピングされたＧａＮ（窒化ガリウム）からなる半導体層６が設けられている。サンプルＡにおいては、半導体層６の上面に接して、ＦｅドーピングされていないＧａＮ（アンドープＧａＮ）からなる半導体層８（別の半導体層）が設けられている。半導体層６の厚さＴ１は６３０ｎｍ、半導体層８の厚さＴ２は７８０ｎｍである。

【0017】

次に、サンプルＢについて説明する。図１（ｂ）に示すように、サンプルＢにおいては、半導体層６の上面に接して、ＡｌＮからなる第１バッファ層１０が設けられている。第１バッファ層１０の上には、半導体層８（別の半導体層）が設けられている。半導体層８は第１バッファ層１０の上面に接しており、かつ半導体層６には接していない。すなわち、第１バッファ層１０は半導体層６と半導体層８との間に設けられている。半導体層８の厚さＴ２は６３０ｎｍであり、第１バッファ層の厚さＴ３は１５０ｎｍである。なお、図１（ａ）と同様の構成については説明を省略した。

【0018】

サンプルＡ及びＢの製造方法について説明する。エピタキシャル成長方法は、ＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：有機金属気相薄膜成長法）を用いた。まず、ＧａＮ及びＡｌの成長原料について説明する。半導体層６及び半導体層８のＧａＮ成長原料には、ＴＭＧａ（トリメチルガリウム）及びＮＨ_３（アンモニア）を用いた。バッファ層４及び第１バッファ層１０を形成するＡｌＮのＡｌ原料は、ＴＭＡｌ（トリメチルアルミニウム）を用いた。半導体層６にドープするＦｅの原料としては、フェロセン（Ｃｐ_２Ｆｅ：シクロペンタジエニル鉄）を用いた。半導体層６形成時のＦｅ濃度は１．２×１０^１８〜１．５×１０^１８ｃｍ^−３である。次に、ＧａＮ及びＡｌＮの成長条件について説明する。キャリアガスとしてＨ_２を用い、成長圧力は１００ｔｏｒｒ、成長温度は１０５０℃、ＮＨ_３の分圧は４０ｔｏｒｒとした。

【0019】

実験の内容について説明する。実験は、各サンプルについてＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ：二次イオン質量分析）を行い、深さ方向のＦｅ濃度を測定したものである。

【0020】

次に、図面を参照し、各サンプルにおける実験の結果について説明する。まず、サンプルＡの実験結果について説明する。図２（ａ）はサンプルＡについて行ったＳＩＭＳ分析の結果を示す図である。横軸はサンプル表面からの深さ、縦軸はＦｅの濃度を各々示す。また、図中の縦の実線より右側の領域はＦｅドーピングされた半導体層６を示し、実線より左側はＦｅドーピングされていない半導体層８を示す。

【0021】

図２（ａ）に示すように、半導体層６内においてはＦｅ濃度が約１×１０^１８ｃｍ^−３を示し、半導体層６と半導体層８との界面（図中の実線）においても同様の値を示した。また、深さが浅くなる（半導体層６から離れる）に従い、Ｆｅ濃度は漸減した。

【0022】

以上の結果は、半導体層６を形成するＧａＮにドープされたＦｅが半導体層６の表面に析出し、半導体層８の成長時に取り込まれたためと考えられる。

【0023】

次に、サンプルＢの実験結果について説明する。図２（ｂ）はサンプルＢについて行ったＳＩＭＳ分析の結果を示す図である。左側の縦軸及び実線のグラフはＦｅ濃度を示す。また、右の縦軸及び破線のグラフはＡｌのカウント数を各々表す。図中の実線（１）より右側の領域はＦｅドープされた半導体層６、実線（２）より左側の領域はＦｅドープされていない半導体層８、実線（１）及び（２）の間の領域は第１バッファ層１０を各々表す。

【0024】

図２（ｂ）に示すように、半導体層６と第１バッファ層１０との界面（実線（１））においてＡｌカウント及びＦｅ濃度が急激に高くなった。また、深さが浅くなるに従いＦｅ濃度は漸減し、第１バッファ層１０と半導体層８との界面（実線（２））においてＡｌカウント及びＦｅ濃度が急激に減少した。

【0025】

次に、サンプルＡ及びＢのＦｅ濃度の測定結果を比較する。図２（ｃ）はサンプルＡ及びＢの各々について行ったＳＩＭＳ分析の結果を重ねて示す図である。

【0026】

図２（ｃ）に示すように、サンプルＢにおいてはサンプルＡに比較して、半導体層８におけるＦｅ濃度が低下した。例えば、深さ０．５μｍ付近において、サンプルＡではＦｅ濃度が約４×１０^１８ｃｍ^−３であったのに対し、サンプルＢではＦｅ濃度が約２×１０^１８ｃｍ^−３であった。また、図２（ａ）、図２（ｂ）及び図２（ｃ）から明らかなように、深さが浅くなるに従い、Ｆｅ濃度は減少する。

【0027】

サンプルＢにおけるＦｅ濃度の減少は、半導体層６の表面に析出したＦｅは第１バッファ層１０と半導体層６との界面に取り込まれ、深さが浅くなるに従い漸減するため、サンプルＡと比較して半導体層８へのＦｅの取り込みが抑制されたことによるものと考えられる。

【0028】

次に、第１バッファ層１０の厚さを変更したサンプル（これをサンプルＣとする）、及び複数のバッファ層を設けたサンプル（これをサンプルＤとする）を用いた実験について説明する。

【0029】

まず、サンプルＣについて説明する（図１（ｂ）参照）。サンプルＣは、半導体層８の厚さＴ２を４８０ｎｍ、第１バッファ層１０の厚さＴ３を３００ｎｍとしたサンプルである。つまり、Ｔ２及びＴ３を変更した以外は、サンプルＣはサンプルＢと同様の構成である。

【0030】

次に、サンプルＤについて説明する。図３（ａ）は、サンプルＤを示す断面図である。

【0031】

図３（ａ）に示すように、第１バッファ層１０上にはアンドープＧａＮからなる中間層９が設けられ、中間層９上にはＡｌＮからなる第２バッファ層１２が設けられている。換言すれば、第２バッファ層１２は、第１バッファ層１０と上下に重なるように第１バッファ層１０上に設けられ、中間層９は第１バッファ層１０と第２バッファ層１２との間に設けられている。また、中間層９は第１バッファ層１０の上面に接しており、第２バッファ層１２は中間層９の上面に接している。

【0032】

第２バッファ層１２上にアンドープＧａＮからなる中間層１１（別の中間層）が設けられ、中間層１１上にはさらに第２バッファ層１４が設けられている。換言すれば、複数の第２バッファ層１２及び１４は、互いに上下に重なるように第１バッファ層１０上に設けられ、中間層１１は第２バッファ層１２及び１４の間に設けられている。第２バッファ層１４上には、アンドープＧａＮからなる半導体層１３（別の半導体層）が設けられている。また、中間層１１は第２バッファ層１２の上面に接しており、第２バッファ層１４は中間層１１の上面に接している。半導体層１３は第２バッファ層１４の上面に接している。すなわち、第１バッファ層１０並びに複数の第２バッファ層１２及び１４は、半導体層６と半導体層１３との間に設けられている。

【0033】

サンプルＤにおいて、第１バッファ層１０並びに第２バッファ層１２及び１４の各々の厚さＴ４は５０ｎｍ、中間層９及び１１の各々の厚さＴ５は１００ｎｍ、半導体層１３の厚さＴ６は４３０ｎｍである。

【0034】

次に、図面を参照し、実験の結果について説明する。図３（ｂ）はサンプルＡ、Ｂ、Ｃ及びＤの各々におけるＳＩＭＳ分析の結果を重ねて示した図である。図中の破線はサンプルＡ、細い実線はサンプルＢ、点線はサンプルＣ、太い実線はサンプルＤについての実験結果を各々表す。サンプルＡ及びＢの実験結果は、図２（ｃ）に示したものと同じである。

【0035】

図３（ｂ）に示すように、サンプルＣにおいてはサンプルＢと同様に、半導体層６と第１バッファ層１０との界面（深さ０．７μｍ付近）においてＦｅ濃度が急激に高くなり、深さが浅くなるに従い漸減した。また、第１バッファ層１０と半導体層８との界面においてＦｅ濃度が減少した。半導体層８（０．４μｍより浅い領域）においては、サンプルＣとサンプルＢとでは同程度のＦｅ濃度が観測された。

【0036】

サンプルＤにおいても、半導体層６と第１バッファ層１０との界面においてＦｅ濃度が急激に高くなり、深さが浅くなるに従い漸減したことはサンプルＢ及びＣと同様である。さらにサンプルＤでは、中間層９と第２バッファ層１２との界面、中間層１１と第２バッファ層１４との界面においてＦｅ濃度が増加を示すが、全体の傾向として深さが浅くなるに従いＦｅ濃度は大きく減少した。特に、第２バッファ層１４と半導体層１３との界面において、Ｆｅ濃度は急激に減少した。例えば、深さ０．３μｍ付近においては、Ｆｅ濃度がサンプルＡで約１×１０^１７ｃｍ^−３、サンプルＢ及びＣで約５×１０^１６ｃｍ^−３であった。これに対し、サンプルＤでは約１×１０^１６ｃｍ^−３であった。

【0037】

すなわち、サンプルＣのように、第１バッファ層１０の厚さを厚くしてもＦｅ取り込み抑制の効果は大きく変わらなかった。これに対し、サンプルＤのように、複数のＡｌＮ層（第１バッファ層１０、並びに第２バッファ層１２及び１４）を設け、ＡｌＮ層とＧａＮ層（半導体層６及び１３、並びに中間層９及び１１）との界面を複数形成することにより、Ｆｅ取り込み抑制の効果はより大きくなった。

【0038】

図２（ｂ）、図２（ｃ）及び図３（ｂ）から明らかなように、ＧａＮ層とＡｌＮ層との界面においてＦｅ濃度は増加した。また、図３（ｂ）に示したサンプルＤの実験結果のように、ＡｌＮ層とＧａＮ層との界面を複数形成することにより、半導体層８へのＦｅ取り込み抑制の効果がより大きくなった。これは、ＧａＮ層の表面に析出したＦｅがＡｌＮ層との界面に閉じ込められたため、半導体層８へのＦｅの取り込みが抑制されたものと考えられる。

【0039】

次に、バッファ層の材質を変更したサンプルを用いた実験について説明する。これをサンプルＥとする。

【0040】

サンプルＥの第１バッファ層１０は、Ａｌ_０．５Ｇａ_０．５Ｎからなる。第１バッファ層１０の材質が異なること以外、サンプルＥはサンプルＢと同様の構成である（図２（ｂ）参照）。次に、サンプルＥを用いた実験結果について説明する。図４は、サンプルＡ、Ｂ及びＥの実験結果を重ねて示した図である。図中の実線はサンプルＡ、破線はサンプルＢ、点線はサンプルＥについての実験結果を各々表す。

【0041】

図４に示すように、サンプルＥにおいては、サンプルＢと同様に、半導体層６と第１バッファ層１０との界面（深さ０．７μｍ付近）においてＦｅ濃度が急激に高くなり、深さが浅くなるに従い漸減した。Ｆｅ濃度の漸減の割合は、サンプルＢと比較して小さかった。すなわち、第１バッファ層１０をＡｌ_０．５Ｇａ_０．５Ｎで形成した場合、ＡｌＮで形成した場合に比較して小さいが、半導体層８へのＦｅの取り込みが抑制された。

【0042】

次に、図面を用いて、本発明の実施例について説明する。

【実施例1】

【0043】

実施例１は、ＨＥＭＴにおいて第１バッファ層を設けた例である。まず、図面を参照して、実施例１に係る半導体装置の構成例について説明する。図５は、実施例１に係る半導体装置を例示する断面図である。

【0044】

図５に示すように、例えばＳｉＣからなる基板２２上に、例えばＡｌＮからなるバッファ層２４が設けられ、バッファ層２４の上にはＦｅドーピングされたＧａＮからなる半導体層２６が設けられている。半導体層２６上には、半導体層２６の上面に接して、例えばＡｌＮからなる第１バッファ層３０が設けられている。半導体層２６の厚さＴ７は例えば２００ｎｍ、第１バッファ層３０の厚さＴ８は例えば１００ｎｍである。また、半導体層２６のＦｅ濃度は例えば１×１０^１８ｃｍ^−３である。第１バッファ層３０上には、例えばアンドープＧａＮからなる動作層２８（別の半導体層）が設けられ、動作層２８上には、キャリア濃度が例えば５×１０^１８ｃｍ^−３で、例えばｎ−Ａｌ_ｘＧａ_１−ｘＮ（例えばｘ＝０．２５）からなる供給層４０が設けられている。供給層４０上には、ソース電極４２、ゲート電極４４、及びドレイン電極４６が設けられている。ソース電極４２及びドレイン電極４６は、例えば供給層４０に近いほうから順にＴｉ／Ａｌ／Ｔｉ／Ａｕ等の金属からなる。ゲート電極４４は、例えば供給層４０に近いほうから順にＮｉ／Ａｕ等の金属からなる。また、動作層２８は半導体層２６に接していない。すなわち、第１バッファ層３０は、半導体層２６と動作層２８との間に設けられている。

【0045】

実施例１に係る半導体装置においても、既述したサンプルＡ及びサンプルＢの製造方法（ＧａＮ及びＡｌＮの成長原料及び条件）を適用することができる。また、他の原料や条件を用いてもよい。

【0046】

次に、エピタキシャル成長を行う順序について説明する。第１に、基板２２上にＡｌＮ層、すなわちバッファ層２４を成長させる。第２に、バッファ層２４上にＦｅドーピングＧａＮ層、すなわち半導体層２６を例えば２００ｎｍ成長させる。第３に、半導体層２６上にＡｌＮ層、すなわち第１バッファ層３０を例えば１００ｎｍ成長させる。第４に、第１バッファ層３０上に、アンドープＧａＮ層、すなわち動作層２８を成長させる。第５に、動作層２８上にｎ−Ａｌ_ｘＧａ_１−ｘＮ層、すなわち供給層４０を成長させる。

【0047】

実施例１によれば、半導体層２６の上面に接して第１バッファ層３０が設けられ、第１バッファ層３０上に動作層２８が設けられている。このため、半導体層２６の表面に析出したＦｅが、動作層２８の成長時に動作層２８に取り込まれることを抑制することができる。この結果、Ｆｅが動作層２８のキャリアをトラップすることが抑制され、半導体装置のデバイス特性の劣化が抑制することができる。また、Ｆｅの析出の問題を考慮してＦｅのドープ量を制限しなくてよいため、高抵抗な半導体層２６が得られ、半導体装置のデバイス特性の向上を図ることが可能となる。

【0048】

第１バッファ層３０の厚さＴ８は１００ｎｍとしたが、変更可能である。第１バッファ層３０の厚さが厚くなると、半導体層２６との格子不整合により第１バッファ層３０にクラックが生じる恐れがある。このため、第１バッファ層３０の厚さＴ８は３００ｎｍ以下が好ましい。図３（ｂ）のサンプルＣに示すように、第１バッファ層３０の厚さＴ８が３００ｎｍの場合も、Ｆｅ取り込み抑制の効果は得ることができる。第１バッファ層３０をバリア層としての役割を得られる厚さ以上に厚膜化した場合、第１バッファ層３０の成長に応じて原料を消費することになり、その分プロセス経費が高くなる。そこで、第１バッファ層３０を所望の膜厚とすることで、プロセス経費を抑制することができる。このようなプロセス経費抑制やプロセスの効率化のためには、Ｔ８は２００ｎｍ以下が好ましく、さらには１５０ｎｍ以下が好ましい。一方で、第１バッファ層３０の厚さＴ８が薄すぎるとＡｌＮのバリア効果が小さくなる。従って、バリア効果を安定して得るためには、第１バッファ層３０の厚さＴ８は４ｎｍ以上が好ましく、さらに５０ｎｍ以上がより好ましい。図３（ｂ）のサンプルＤに示すように、バッファ層の厚さが５０ｎｍ以上の場合、Ｆｅ取り込み抑制の効果が得られている。

【0049】

図４のサンプルＥの実験結果に示すように、Ａｌ_ｘＧａ_１−ｘＮを用いた場合、ＡｌＮを用いた場合よりも小さいがＦｅ取り込み抑制の効果は得られる。このため、第１バッファ層３０をＡｌ_ｘＧａ_１−ｘＮにより形成してもよい。このとき、Ａｌの濃度が低いと十分な効果が得られない恐れがあるため、ｘ＝０．４以上とすることが好ましい。より好ましくはｘ＝０．５以上とすることで、Ｆｅ取り込み抑制の効果を大きくすることができる。図４のサンプルＥに示すように、Ａｌ_ｘＧａ_１−ｘＮにおいて、ｘ＝０．５としたときに、Ｆｅ取り込み抑制の効果があることが確認できた。また、半導体層２６の高抵抗化によるデバイス特性向上を図るためには、半導体層２６にドーピングするＦｅの濃度は１×１０^１７ｃｍ^−３以上が好ましい。また、より確実に高抵抗化するためには、Ｆｅ濃度は１×１０^１８ｃｍ^−３以上がより好ましい。

【0050】

動作層２８はアンドープＧａＮからなるとしたが、これに限定されずＧａＮ系半導体により形成してもよい。ＧａＮ系半導体とは、Ｇａ及びＮを含む半導体であり、例えばＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、及びＩｎＡｌＧａＮ等がある。ＡｌＧａＮやＩｎＡｌＧａＮを用いる場合、動作層２８に含有されるＡｌの組成比は第１バッファ層３０に含有されるＡｌの組成比よりも小さいことが好ましい。基板２２の材質として、ＳｉＣ以外に例えばサファイア、ＧａＮ、Ｓｉ等を用いることができ、またＧａＮテンプレート基板を基板２２として用いてもよい。

【実施例2】

【0051】

実施例２は、ＨＥＭＴにおいて複数のバッファ層を設けた例である。図面を参照して、実施例２に係る半導体装置の構成例について説明する。図６は、実施例２に係る半導体装置を例示する断面図である。なお、図５に例示した半導体装置と同様の構成については説明を省略する。

【0052】

図６に示すように、第１バッファ層３０上に例えばアンドープＧａＮからなる中間層２９が設けられ、中間層２９上には例えばＡｌＮからなる第２バッファ層３２が設けられている。換言すれば、第２バッファ層３２は第１バッファ層３０と上下に重なるように設けられ、中間層２９は第１バッファ層３０と第２バッファ層３２との間に設けられている。中間層２９は第１バッファ層３０の上面に接しており、第２バッファ層３２は中間層２９の上面に接している。

【0053】

第２バッファ層３２上には例えばアンドープＧａＮからなる中間層３１が設けられ、中間層３１上にはさらに第２バッファ層３４が設けられている。換言すれば、複数の第２バッファ層３２及び３４が、互いに上下に重なるように第１バッファ層３０上に設けられ、第２バッファ層３２及び３４の間には中間層３１が設けられている。第２バッファ層３４上には、アンドープＧａＮからなる動作層３３（別の半導体層）が設けられている。また、中間層３１は第２バッファ層３２の上面に接しており、第２バッファ層３４は中間層３１の上面に接している。動作層３３は第２バッファ層３４の上面に接している。すなわち、第１バッファ層３０並びに第２バッファ層３２及び３４は、半導体層２６と動作層３３との間に設けられている。このように、実施例２に係る半導体装置では、第２バッファ層及び中間層が複数設けられている。

【0054】

第１バッファ層３０並びに第２バッファ層３２及び３４の各々の厚さＴ９は例えば５０ｎｍである。中間層２９及び３１の各々厚さＴ１０は例えば１００ｎｍである。

【0055】

実施例２によれば、複数のバッファ層（第１バッファ層３０、並びに第２バッファ層３２及び３４）を設け、バッファ層とＧａＮ層（半導体層２６、中間層２９及び３１、並びに動作層３３）との界面を複数形成することにより、Ｆｅ取り込み抑制の効果をより大きくすることが可能となる。従って、半導体装置のデバイス特性の劣化をより確実に抑制することが可能となる。

【0056】

図６ではバッファ層が３層である例を示したが、バッファ層が２層であってもＦｅ取り込み抑制の効果は得られる。また、バッファ層を４層以上とし、複数の第２バッファ層の間の各々に中間層を設けることで、Ｆｅ取り込み抑制の効果をより高めることも可能である。中間層２９や中間層３１にＡｌＧａＮを用いる場合、第１バッファ層３０、第２バッファ層３２及び３４のＡｌ組成比は、中間層２９及び３１のＡｌ組成比よりも大きいことが好ましい。Ｆｅ取り込み抑制は、バッファ層と中間層とのＡｌ組成比の差によるものと考えられるからである。

【0057】

第１バッファ層３０と同様に、第２バッファ層３２及び３４にクラックが発生することを抑制するためには、第２バッファ層３２及び３４の厚さＴ９は３００ｎｍ以下であることが好ましい。プロセスの効率化等のためには２００ｎｍ以下が好ましく、さらには１５０ｎｍ以下が好ましい。また、成長を安定して行うために、第２バッファ層３２及び３４の厚さＴ９は４ｎｍ以上が好ましく、プロセスの効率化のためには５０ｎｍ以上がより好ましい。実施例１及び実施例２は、ＦｅドープＧａＮ層上に、ＡｌＮ又はＡｌＧａＮのバリア層を連続成長する例である。なお、本発明は、それ以外にも例えば、基板上にＦｅドープＧａＮ層まで形成したテンプレート基板を形成し、テンプレート基板上にＡｌＮなどを再成長する場合においても同様の効果を発揮することができる。

【実施例3】

【0058】

実施例３は、ＦｅドーピングＧａＮからなる半導体層が半導体基板であるＨＥＭＴの例である。図面を参照して、実施例２に係る半導体装置の構成例について説明する。図７は、実施例３に係る半導体装置を例示する断面図である。なお、図５に例示した半導体装置と同様の構成については説明を省略する。

【0059】

図７に示すように、ＦｅドーピングＧａＮからなる半導体基板３６の上面に接するように第１バッファ層３０が設けられ、第１バッファ層３０上には動作層２８が設けられている。第１バッファ層３０の厚さＴ８は例えば１００ｎｍである。

【0060】

実施例３によれば、半導体基板３６上に第１バッファ層３０が設けられているため、第１バッファ層３０の表面に析出するＦｅが、動作層２８の成長時に動作層２８に取り込まれることを抑制することができる。従って、ＦｅドーピングＧａＮを半導体基板として用いた場合でも、半導体装置のデバイス特性の劣化を抑制することが可能となる。

【0061】

実施例１、２及び３は、半導体装置がＨＥＭＴである例であったが、本発明の実施例はこれに限定されない。すなわち、半導体装置が例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）やＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）等のＦＥＴである場合でも、本発明は適用可能である。つまり、本発明を適用することで、動作層へのＦｅの取り込みによるＨＥＭＴ又はＦＥＴのデバイス特性の劣化を抑制することができる。

【0062】

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0063】

基板 ２、２２
バッファ層 ４、２４
半導体層 ６、８、１３、２６
動作層 ２８、３３
中間層 ９、１１、２９、３１
第１バッファ層 １０、３０
第２バッファ層 １２、１４、３２、３４
半導体基板 ３６
供給層 ４０

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】