知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5778477
(24)【登録日】2015年7月17日
(45)【発行日】2015年9月16日
(54)【発明の名称】車載器用リセット回路
(51)【国際特許分類】
H04L 29/08 20060101AFI20150827BHJP
G06F 1/24 20060101ALI20150827BHJP
【ＦＩ】
H04L13/00 307A
G06F1/24 351
【請求項の数】1
【全頁数】12
(21)【出願番号】特願2011-108624(P2011-108624)
(22)【出願日】2011年5月13日
(65)【公開番号】特開2012-239148(P2012-239148A)
(43)【公開日】2012年12月6日
【審査請求日】2014年4月17日
(73)【特許権者】
【識別番号】000006895
【氏名又は名称】矢崎総業株式会社
(74)【代理人】
【識別番号】110002000
【氏名又は名称】特許業務法人栄光特許事務所
(74)【代理人】
【識別番号】100105474
【弁理士】
【氏名又は名称】本多 弘徳
(74)【代理人】
【識別番号】100108589
【弁理士】
【氏名又は名称】市川 利光
(72)【発明者】
【氏名】萩原 茂
【審査官】
森谷 哲朗
(56)【参考文献】
【文献】
特開２００７−３２３２２７（ＪＰ，Ａ）
【文献】
特開２００２−１１６９２１（ＪＰ，Ａ）
【文献】
特開２０１０−２２４７５９（ＪＰ，Ａ）
【文献】
特開平０７−１２９２７８（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０４Ｌ ２９／０８
Ｇ０６Ｆ １／２４
(57)【特許請求の範囲】
【請求項1】
第１制御部と、
前記第１制御部との間で信号の入出力が可能な第２制御部と、
前記第２制御部に対するリセット処理の実行を命令するリセット信号を前記第１制御部に出力する電源回路と、
を備え、
前記第１制御部は、
前記電源回路からの前記リセット信号がない場合、前記第２制御部から入力する、通信異常の有無を示す制御信号に基づいて、前記リセット信号を前記第２制御部に出力し、
前記電源回路からの前記リセット信号がある場合、前記リセット信号を前記第２制御部に出力するとともに、前記第２制御部が当該リセット信号に基づくリセット処理を実行している期間、前記制御信号に基づく前記リセット信号の出力制御を停止する、
ことを特徴とする車載器用リセット回路。
前記第１制御部との間で信号の入出力が可能な第２制御部と、
前記第２制御部に対するリセット処理の実行を命令するリセット信号を前記第１制御部に出力する電源回路と、
を備え、
前記第１制御部は、
前記電源回路からの前記リセット信号がない場合、前記第２制御部から入力する、通信異常の有無を示す制御信号に基づいて、前記リセット信号を前記第２制御部に出力し、
前記電源回路からの前記リセット信号がある場合、前記リセット信号を前記第２制御部に出力するとともに、前記第２制御部が当該リセット信号に基づくリセット処理を実行している期間、前記制御信号に基づく前記リセット信号の出力制御を停止する、
ことを特徴とする車載器用リセット回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、上位に位置するメイン制御部が下位に位置するサブ制御部を制御する制御回路に関し、特に、メイン制御部がサブ制御部のリセット制御を実行するリセット回路に関する。
【背景技術】
【0002】
従来より、２つのＣＰＵ（Control Processing Unit）を備える電子回路において、一方のＣＰＵをメインＣＰＵとして割り当て、他方のＣＰＵをサブＣＰＵとして割り当てたものがある。このような電子回路のなかには、メインＣＰＵがサブＣＰＵに対してリセット処理、すなわち、機器の動作状態を初期状態に戻すためのリセット処理、を命令するものがある。
【0003】
上述のようなリセット制御を実行する電子回路において、メインＣＰＵによるリセット制御に基づかない不慮のリセット処理が、外部からのノイズがサブＣＰＵに作用した場合などに、サブＣＰＵに発生することがある。このようにサブＣＰＵが不慮のリセット処理を実行している期間中には、サブＣＰＵとの間で通信を行えず、通信異常を検出したメインＣＰＵがサブＣＰＵにリセット処理を命令してしまう。この結果、サブＣＰＵがリセット処理を完了することができず、またメインＣＰＵはサブＣＰＵとの間での通信異常が検出され続けることになり、電子回路の動作が不安定となってしまう。
【0004】
上述の事態を回避するために、サブＣＰＵがリセット処理を完了するために要する時間よりも、サブＣＰＵとの間での通信異常を検出する時間間隔を長く設定するデータ通信方法が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００４−２５４１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献１に開示されているデータ通信方法であっても、電子回路の動作が不安定となってしまうことを防ぐために十分であるとは言えない。例えば、不慮のリセット処理が連続してサブＣＰＵに発生した場合、サブＣＰＵが不慮のリセット処理を実行している期間中にリセット処理が命令される虞がある。また、サブＣＰＵへの電力供給の遮断によって通信異常が発生した場合、メインＣＰＵにてその遮断を特定できない以上、サブＣＰＵが不慮のリセット処理を実行している期間中にリセット処理が命令される虞が依然として残る。
【0007】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、不慮のリセット処理がサブＣＰＵに発生した場合であっても、電子回路の動作が不安定となってしまうことを防ぐことができる車載器用リセット回路を提供することにある。
【課題を解決するための手段】
【0008】
前述した目的を達成するために、本発明に係る車載器用リセット回路は、下記（１）を特徴としている。（１） 第１制御部と、
前記第１制御部との間で信号の入出力が可能な第２制御部と、
前記第２制御部に対するリセット処理の実行を命令するリセット信号を前記第１制御部に出力する電源回路と、
を備え、
前記第１制御部は、
前記電源回路からの前記リセット信号がない場合、前記第２制御部から入力する、通信異常の有無を示す制御信号に基づいて、前記リセット信号を前記第２制御部に出力し、
前記電源回路からの前記リセット信号がある場合、前記リセット信号を前記第２制御部に出力するとともに、前記第２制御部が当該リセット信号に基づくリセット処理を実行している期間、前記制御信号に基づく前記リセット信号の出力制御を停止する、
こと。
【0009】
上記（１）の構成の車載器用リセット回路によれば、不慮のリセット処理が第２制御部（サブＣＰＵ）に発生した場合であっても、電子回路の動作が不安定となってしまうことを防ぐことができる。
【発明の効果】
【0010】
本発明の車載器用リセット回路によれば、不慮のリセット処理がサブＣＰＵに発生した場合であっても、電子回路の動作が不安定となってしまうことを防ぐことができる。
【0011】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して説明することにより、本発明の詳細を更に明確に示す。
【図面の簡単な説明】
【0012】
【図4】図４は、リセット制御に用いる信号のタイムチャートであり、図４（ａ）は電源ＩＣＡが出力するＲＥＳＥＴ１のタイムチャート、図４（ｂ）は電源ＩＣＢが出力するＲＥＳＥＴ２のタイムチャート、図４（ｃ）はＲＳ−ＦＦに入力するＳのタイムチャート、図４（ｄ）はＲＳ−ＦＦに入力するＲのタイムチャート、図４（ｅ）はＲＳ−ＦＦから出力するＱのタイムチャートである。
【発明を実施するための形態】
【0013】
以下、本発明の実施形態の車載器用リセット回路を適用した電子回路について詳細に説明する。図１は、本発明の実施形態の車載器用リセット回路を適用した電子回路のブロック図である。
【0014】
図１に示す電子回路は、電源ＩＣ（Integrated Circuit）Ａ１１と、電源ＩＣＢ１２、ＣＰＵＡ２１、ＣＰＵＢ２２、論理積回路３１、ＲＳ型フリップフロップ（以下、ＲＳ−ＦＦと称する）３２、及び入出力ポート（以下、Ｉ／Ｏポートと称する）４１、を含んで構成される。
【0015】
電源ＩＣＡ１１は、図示外のバッテリから供給される入力電力からＣＰＵＡ２１を駆動させるために必要とされる電力を生成し、その生成した電力を出力電圧Ｖｃｃ１としてＣＰＵＡ２１に印加する。また、電源ＩＣＡ１１は、ＣＰＵＡ２１の動作状態を初期状態に戻すためのリセット処理を命令するリセット信号（以下、ＲＥＳＥＴ１と称する。ＲＥＳＥＴ１は、「Ｈ」から「Ｌ」への立下りのときにリセット処理の実行を命令する信号となる。）を、ＣＰＵＡ２１に出力することができる。ＣＰＵＡ２１は、ＲＥＳＥＴ１「Ｈ」を入力している期間は正常動作を実行している期間であり、ＲＥＳＥＴ１「Ｌ」を入力している期間はリセット処理を実行をしている期間である。
【0016】
電源ＩＣＢ１２は、図示外のバッテリから供給される入力電力からＣＰＵＢ２２を駆動させるために必要とされる電力を生成し、その生成した電力を出力電圧Ｖｃｃ２としてＣＰＵＢ２２に印加する。また、電源ＩＣＢ１２は、ＣＰＵＢ２２の動作状態を初期状態に戻すためのリセット処理を命令するリセット信号（以下、ＲＥＳＥＴ２と称する。ＲＥＳＥＴ２は、「Ｈ」から「Ｌ」への立下りのときにリセット処理の実行を命令する信号となる。）を、ＣＰＵＡ２１及び論理積回路３１に出力することができる。
【0017】
ＣＰＵＡ２１は、ＣＰＵＢ２２よりも上位に位置するメインＣＰＵである。電源ＩＣＡ１１、電源ＩＣＢ１２、論理積回路３１、ＲＳ−ＦＦ３２、及びＩ／Ｏポート４１との間で信号を入出力する入出力ポートを備えている。電源ＩＣＡ１１からの出力電圧Ｖｃｃ１の印加を受けて駆動するＣＰＵＡ２１は、少なくとも次の処理を実行する。すなわち、ＣＰＵＡ２１は、電源ＩＣＡ１１からＲＥＳＥＴ１「Ｈ」を入力した後ＲＥＳＥＴ１「Ｌ］を入力すると、ＲＥＳＥＴ１の「Ｈ」から「Ｌ」への立下りの時点でＣＰＵＡ２１の動作状態を初期状態に戻すためのリセット処理を実行開始する。また、ＣＰＵＡ２１は、電源ＩＣＡ１１からＲＥＳＥＴ１「Ｈ」を入力している期間は、ＣＰＵＡ２１によるリセット処理の実行を行わない。ＣＰＵＡ２１は、ＲＥＳＥＴ２に基づく信号をポートＰ０１を介して論理積回路３１に出力する。ＣＰＵＡ２１は、ＲＳ−ＦＦ３２の出力を反転させる信号をポートＰ０２を介してＲＳ−ＦＦ３２の入力端子であるＲ端子に出力する。ＣＰＵＡ２１は、ＲＥＳＥＴ２をポートＰ０３を介して電源ＩＣＢ１２から入力する。ＣＰＵＡ２１は、ＣＰＵＡ２１が生成したＩＮＴ信号をポートＰ１を介してＩ／Ｏポート４１に出力する。ＣＰＵＡ２１は、ＣＰＵＢ２２との間での通信に利用する各種信号をポートＳｏｕｔを介してＩ／Ｏポート４１に出力する。ＣＰＵＡ２１は、ＣＰＵＢ２２との間での通信に利用する各種信号をポートＳｉｎを介してＩ／Ｏポート４１から入力する。ＣＰＵＡ２１は、ＣＰＵＢ２２が生成したＩＮＴ信号をポートＩＮＴ１を介してＩ／Ｏポート４１から入力する。ＣＰＵＡ２１による上述した処理の流れについては後述する。
【0018】
ＣＰＵＢ２２は、ＣＰＵＡ２１よりも下位に位置するサブＣＰＵである。電源ＩＣＢ１２、ＲＳ−ＦＦ３２、及びＩ／Ｏポート４１との間で信号を入出力する入出力ポートを備えている。電源ＩＣＢ２２からの出力電圧Ｖｃｃ２の印加を受けて駆動するＣＰＵＢ２２は、少なくとも次の処理を実行する。すなわち、ＣＰＵＢ２２は、ＲＳ−ＦＦ３２からＲＥＳＥＴ２「Ｈ」を入力した後ＲＥＳＥＴ２「Ｌ］を入力すると、ＲＥＳＥＴ２の「Ｈ」から「Ｌ」への立下りの時点でＣＰＵＢ２２の動作状態を初期状態に戻すためのリセット処理を実行開始する。また、ＣＰＵＢ２２は、ＲＳ−ＦＦ３２からＲＥＳＥＴ２「Ｈ」を入力している期間は、ＣＰＵＢ２２によるリセット処理の実行を行わない。ＣＰＵＢ２２は、ＣＰＵＡ２１が生成したＩＮＴ信号をポートＩＮＴ２を介してＩ／Ｏポート４１から入力する。ＣＰＵＢ２２は、ＣＰＵＡ２１との間での通信に利用する各種信号をポートＳｉｎを介してＩ／Ｏポート４１から入力する。ＣＰＵＢ２２は、ＣＰＵＡ２１との間での通信に利用する各種信号をポートＳｏｕｔを介してＩ／Ｏポート４１に出力する。ＣＰＵＢ２２は、ＣＰＵＢ２２が生成したＩＮＴ信号をポートＰ２を介してＩ／Ｏポート４１に出力する。ＣＰＵＢ２２による上述した処理の流れについては後述する。
【0019】
論理積回路３１は、電源ＩＣＡ１１からのＲＥＳＥＴ１、電源ＩＣＢ１２からのＲＥＳＥＴ２、及びＣＰＵＡ２１からのポートＰ０１を介した信号を入力し、それらの信号の論理積をＲＳ−ＦＦ３２の入力端子であるＳ端子に出力する。
【0020】
ＲＳ−ＦＦ３２は、Ｒ端子及びＳ端子に入力される「Ｈ」または「Ｌ」に基づき演算し、その結果である「Ｈ」または「Ｌ」をＲＥＳＥＴ２としてＣＰＵＢ２２に出力する。
【0021】
Ｉ／Ｏポート４１は、一方のＣＰＵＡ２１及びＣＰＵＢ２２から入力する信号を他方のＣＰＵＡ２１及びＣＰＵＢ２２に出力するインタフェースである。
【0022】
次に、本発明の実施形態の車載器用リセット回路を適用した電子回路によるリセット制御について、ＣＰＵＡ２１及びＣＰＵＢ２２の処理を中心にして説明する。
【0023】
［バッテリからの電力供給開始時のリセット制御］まず、バッテリからの給電を開始して、ＣＰＵＡ２１及びＣＰＵＢ２２の駆動を開始する際の電子回路によるリセット制御について図２、図３及び図４（ａ）〜図４（ｅ）を参照して説明する。図２は、本発明の実施形態の車載器用リセット回路を適用した電子回路における、バッテリからの電力供給開始時のリセット制御を説明するシーケンス図である。図３は、バッテリからの電力供給開始時のリセット制御におけるＣＰＵＡの処理の流れを示すフローチャートである。図４は、リセット制御に用いる信号のタイムチャートであり、図４（ａ）は電源ＩＣＡが出力するＲＥＳＥＴ１のタイムチャート、図４（ｂ）は電源ＩＣＢが出力するＲＥＳＥＴ２のタイムチャート、図４（ｃ）はＲＳ−ＦＦに入力するＲのタイムチャート、図４（ｄ）はＲＳ−ＦＦに入力するＳのタイムチャート、図４（ｅ）はＲＳ−ＦＦから出力するＱのタイムチャートである。尚、ＣＰＵＡ２１及びＣＰＵＢ２２の駆動開始前には、ＲＳ−ＦＦ３２はＲ、Ｓ、Ｑいずれも「Ｌ」を情報として記憶している。尚、以後、ＲＳ−ＦＦ３２のＲ、Ｓ、Ｑそれぞれの「Ｈ」または「Ｌ」を表す際、（Ｒ，Ｓ，Ｑ）＝（Ｘ，Ｘ，Ｘ）として表記する（Ｘには、ＨまたはＬを記載）。例えば、ＣＰＵＡ２１及びＣＰＵＢ２２の駆動開始前には、ＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｌ，Ｌ，Ｌ）である。
【0024】
ＣＰＵＡ２１は、電源ＩＣＡ１１から出力電圧Ｖｃｃ１の印加が開始された後、電源ＩＣＡ１１からＲＥＳＥＴ１「Ｈ」を入力し（ステップＳ３０１）、信号「Ｈ」をポートＰ０１を介して論理積回路３１に出力し（ステップＳ３０２）、信号「Ｈ」をポートＰ０２を介してＲＳ−ＦＦ３２の入力端子であるＲ端子に出力する（ステップＳ３０３）。このとき、論理積回路３１は、電源ＩＣＡ１１からＲＥＳＥＴ１「Ｈ」を入力している。この後、ＣＰＵＡ２１は、電源ＩＣＡ１１からＲＥＳＥＴ１「Ｌ」を入力すると（ステップＳ３０４）、ＲＥＳＥＴ１の「Ｈ」から「Ｌ」への立下りのタイミングでリセット処理を実行開始する（ステップＳ３０５）。また、このとき、論理積回路３１は、電源ＩＣＡ１１からＲＥＳＥＴ１「Ｌ」を入力している。ところで、バッテリからの給電が開始された電源ＩＣＢ１２は、ＲＥＳＥＴ２をＣＰＵＡ２１に出力している。しかし、ＲＥＳＥＴ１が「Ｌ」である期間リセット処理を実行しているＣＰＵＡ２１は、電源ＩＣＢ１２からのＲＥＳＥＴ２の入力を受け付けない。
【0025】
他方、ＣＰＵＢ２２は、電源ＩＣＢ１２から出力電圧Ｖｃｃ２の印加が開始された後、ＲＳ−ＦＦ３２からのＲＥＳＥＴ２の入力を待ち受けている。このとき、電源ＩＣＢ１２は、ＲＥＳＥＴ２「Ｈ」を論理積回路３１に出力した後、ＲＥＳＥＴ２「Ｌ」を論理積回路３１に出力する。
【0026】
論理積回路３１は、電源ＩＣＡ１１からＲＥＳＥＴ１「Ｈ」を入力し、ＣＰＵＡ２１からポートＰ０１を介して信号「Ｈ」を入力し、且つ電源ＩＣＢ１２からＲＥＳＥＴ２「Ｈ」を入力している期間は、ＲＳ−ＦＦ３２のＳ端子にＲＥＳＥＴ２「Ｈ」を出力する。この段階でのＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｈ，Ｈ，Ｈ）である。この後、論理積回路３１は、電源ＩＣＡ１１からのＲＥＳＥＴ１「Ｌ」または電源ＩＣＢ１２からのＲＥＳＥＴ２「Ｌ」を入力すると、ＲＳ−ＦＦ３２のＳ端子にＲＥＳＥＴ２「Ｌ」を出力する。ＲＥＳＥＴ２「Ｌ」を入力したＲＳ−ＦＦ３２は、ＲＥＳＥＴ２「Ｈ」を「Ｌ」に反転させ、ＲＥＳＥＴ２「Ｌ」をＣＰＵＢ２２に出力する。ＣＰＵＢ２２は、ＲＳ−ＦＦ３２からＲＥＳＥＴ２「Ｌ」を入力すると、ＲＥＳＥＴ２の「Ｈ」から「Ｌ」への立下りのタイミングでリセット処理を実行開始する。この段階でのＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｈ，Ｌ，Ｌ）である。
【0027】
続いて、ＣＰＵＡ２１は、電源ＩＣＡ１１からＲＥＳＥＴ１「Ｈ」を入力すると（ステップＳ３０６）、リセット処理の実行を停止する（ステップＳ３０７）。ところで、電源ＩＣＢ１２は、電源ＩＣＡ１１がＣＰＵＡ２１にＲＥＳＥＴ１「Ｈ」を出力した時点と略同じ時点に、ＲＥＳＥＴ２「Ｈ」をポートＰ０３を介してＣＰＵＡ２１に出力している。リセット処理が完了したＣＰＵＡ２１は、電源ＩＣＢ１２からポートＰ０３を介してＲＥＳＥＴ２「Ｈ」を入力すると（ステプＳ３０８）、信号「Ｈ」をポートＰ０１を介して論理積回路３１に出力する（ステップＳ３１０）。同時に、ＣＰＵＡ２１は、電源ＩＣＢ１２からＲＥＳＥＴ２「Ｈ」を入力すると（ステップＳ３０７）、信号「Ｌ」をポートＰ０２を介してＲＳ−ＦＦ３２の入力端子であるＲ端子に出力する（ステップＳ３１０）。いずれの入力も「Ｈ」となった論理積回路３１は、ＲＳ−ＦＦ３２のＳ端子にＲＥＳＥＴ２「Ｈ」を出力する。Ｓ端子にＲＥＳＥＴ２「Ｈ」を入力したＲＳ−ＦＦ３２は、ＲＥＳＥＴ２「Ｌ」を「Ｈ」に反転させ、ＲＥＳＥＴ２「Ｈ」をＣＰＵＢ２２に出力する。この段階でのＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｌ，Ｈ，Ｈ）である。
【0028】
ＣＰＵＢ２２は、ＲＳ−ＦＦ３２からＲＥＳＥＴ２「Ｈ」を入力し、リセット処理の実行を停止する。こうして、ＣＰＵＡ２１及びＣＰＵＢ２２の駆動を開始する際の電子回路によるリセット制御を終了する。
【0029】
［通信異常検出時のリセット制御］次に、ＣＰＵＡ２１及びＣＰＵＢ２２の駆動開始後、ＣＰＵＡ２１がＣＰＵＢ２２との間での通信異常を検出した際の電子回路によるリセット制御について図５、図６及び図７（ａ）〜図７（ｅ）を参照して説明する。図５は、本発明の実施形態の車載器用リセット回路を適用した電子回路における、通信異常検出時のリセット制御を説明するシーケンス図である。図６は、通信異常検出時のリセット制御におけるＣＰＵＡの処理の流れを示すフローチャートである。図７は、リセット制御に用いる信号のタイムチャートであり、図７（ａ）はＣＰＵＡが入力するＩＮＴ１のタイムチャート、図７（ｂ）はＣＰＵＡが出力するＰ０１（ＲＥＳＥＴ２）のタイムチャート、図７（ｃ）はＲＳ−ＦＦに入力するＲのタイムチャート、図７（ｄ）はＲＳ−ＦＦに入力するＳのタイムチャート、図７（ｅ）はＲＳ−ＦＦから出力するＱのタイムチャートである。尚、ＣＰＵＡ２１及びＣＰＵＢ２２の駆動開始後には、［バッテリからの電力供給開始時のリセット制御］で説明したとおり、ＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｌ，Ｈ，Ｈ）である。
【0030】
ＣＰＵＡ２１及びＣＰＵＢ２２は、［バッテリからの電力供給開始時のリセット制御］で説明したリセット制御を実行し、互いのデバイスを認証処理を実行した後、各ＣＰＵが正常に駆動している期間においてＩＮＴ信号を相手方のＣＰＵに一定周期で送信している。ＣＰＵＢ２２は、ＣＰＵＢ２２が正常に駆動している期間、ＩＮＴ信号をポートＰ２を介してＩ／Ｏポート４１に一定周期Ｔ２で出力する。また、ＣＰＵＡ２１は、ポートＩＮＴ１を介してＩ／Ｏポート４１から入力するＩＮＴ信号を、一定周期Ｔ２よりも長い期間Ｔ１待ち受ける。
【0031】
このような取り決めのもと、ＣＰＵＢ２２に、電源ＩＣＢ１２からＣＰＵＢ２２への電力供給の遮断による通信異常を除く、何らかの通信異常が発生した場合、ＣＰＵＢ２２は、ＩＮＴ信号の定期的な出力を停止する。尚、電力供給の遮断による通信異常が発生した場合については、後述する［電力供給の遮断による通信異常検出時のリセット制御］にて説明する。このとき、ＣＰＵＡ２１は、期間Ｔ１中にＩＮＴ信号を入力していないことを検出すると、通信異常が生じたと判断し、次に説明するリセット制御に則って、ＣＰＵＢ２２に対してリセット処理を命令する。
【0032】
すなわち、ＣＰＵＡ２１は、期間Ｔ１中にＩＮＴ信号を入力していないことを検出すると（ステップＳ６０１）、信号「Ｌ」をポートＰ０１を介して論理積回路３１に出力する（ステップＳ６０２）。このため、論理積回路３１は、ＲＳ−ＦＦ３２のＳ端子にＲＥＳＥＴ２「Ｌ」を出力する。この段階でのＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｌ，Ｌ，Ｈ）である。また、ＣＰＵＡ２１は、ＲＳ−ＦＦ３２の出力を「Ｈ」から「Ｌ」に反転させる信号「Ｈ」をポートＰ０２を介してＲＳ−ＦＦ３２の入力端子であるＲ端子に出力する（ステップＳ６０３）。すると、ＲＳ−ＦＦ３２は、ＲＥＳＥＴ２「Ｌ」をＣＰＵＢ２２に出力する。ＣＰＵＢ２２は、ＲＳ−ＦＦ３２からＲＥＳＥＴ２「Ｌ」を入力し、ＲＥＳＥＴ２の「Ｈ」から「Ｌ」への立下りのタイミングでリセット処理を実行開始する。この段階でのＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｈ，Ｌ，Ｌ）である。
【0033】
続いて、ＣＰＵＡ２１は、ＣＰＵＢ２２がリセット処理を完了するために要する時間よりも長い時間Ｔ２を待って、信号「Ｈ」をポートＰ０１を介して論理積回路３１に出力する（ステップＳ６０４）。同時に、ＣＰＵＡ２１は、信号「Ｌ」をポートＰ０２を介してＲＳ−ＦＦ３２の入力端子であるＲ端子に出力する（ステップＳ６０５）。いずれの入力も「Ｈ」となった論理積回路３１は、ＲＳ−ＦＦ３２のＳ端子にＲＥＳＥＴ２「Ｈ」を出力する。Ｓ端子にＲＥＳＥＴ２「Ｈ」を入力したＲＳ−ＦＦ３２は、ＲＥＳＥＴ２「Ｌ」を「Ｈ」に反転させ、ＲＥＳＥＴ２「Ｈ」をＣＰＵＢ２２に出力する。この段階でのＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｌ，Ｈ，Ｈ）である。
【0034】
ＣＰＵＢ２２は、ＲＳ−ＦＦ３２からＲＥＳＥＴ２「Ｈ」を入力し、リセット処理の実行を停止する。こうして、通信異常検出時の電子回路によるリセット制御を終了する。
【0035】
［電力供給の遮断による通信異常検出時のリセット制御］次に、ＣＰＵＡ２１及びＣＰＵＢ２２の駆動開始後、ＣＰＵＢ２２への電力供給の遮断による通信異常を検出した際の電子回路によるリセット制御について図８、図９及び図１０（ａ）〜図１０（ｅ）を参照して説明する。図８は、本発明の実施形態の車載器用リセット回路を適用した電子回路における、電力供給の遮断による通信異常検出時のリセット制御を説明するシーケンス図である。図９は、電力供給の遮断による通信異常検出時のリセット制御におけるＣＰＵＡの処理の流れを示すフローチャートである。図１０は、リセット制御に用いる信号のタイムチャートであり、図１０（ａ）は電源ＩＣＡが出力するＲＥＳＥＴ１のタイムチャート、図１０（ｂ）は電源ＩＣＢが出力するＲＥＳＥＴ２のタイムチャート、図１０（ｃ）はＲＳ−ＦＦに入力するＳのタイムチャート、図１０（ｄ）はＲＳ−ＦＦに入力するＲのタイムチャート、図１０（ｅ）はＲＳ−ＦＦから出力するＱのタイムチャートである。尚、ＣＰＵＡ２１及びＣＰＵＢ２２の駆動開始後には、［バッテリからの電力供給開始時のリセット制御］で説明したとおり、ＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｌ，Ｈ，Ｈ）である。
【0036】
電源ＩＣＢ１２からの電力供給を遮断されたＣＰＵＢ２２は、電源ＩＣＢ１２から出力電圧Ｖｃｃ２の印加が開始されると、ＲＳ−ＦＦ３２からのＲＥＳＥＴ２の入力を待ち受けている。このとき、ＣＰＵＢ２２への電力供給の遮断を検出した電源ＩＣＢ１２は、ＲＥＳＥＴ２「Ｌ」を論理積回路３１に出力する。このため、論理積回路３１は、ＲＳ−ＦＦ３２のＳ端子にＲＥＳＥＴ２「Ｌ」を出力する。この段階でのＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｌ，Ｌ，Ｈ）である。
【0037】
また、このとき、ＣＰＵＡ２１は、ＲＥＳＥＴ２「Ｌ」をポートＰ０３を介して電源ＩＣＢ１２から入力している。ＣＰＵＡ２１は、電源ＩＣＢ１２からＲＥＳＥＴ２「Ｌ」を入力すると（ステップＳ９０１）、［通信異常検出時のリセット制御］にて説明したリセット制御を停止する。より具体的には、信号「Ｌ」をポートＰ０１を介して論理積回路３１に出力することを禁止する（ステップＳ９０２）。このため、ＣＰＵＢ２２が電力供給の遮断によるリセット処理を実行している期間中に、通信異常を検出したＣＰＵＡ２１がＣＰＵＢ２２にリセット処理を命令することを防ぐことができる。
【0038】
また、ＣＰＵＡ２１は、ＲＳ−ＦＦ３２の出力を「Ｈ」から「Ｌ」に反転させる信号「Ｈ」をポートＰ０２を介してＲＳ−ＦＦ３２の入力端子であるＲ端子に出力する（ステップＳ９０３）。すると、ＲＳ−ＦＦ３２は、ＲＥＳＥＴ２「Ｌ」をＣＰＵＢ２２に出力する。ＣＰＵＢ２２は、ＲＳ−ＦＦ３２からＲＥＳＥＴ２「Ｌ」を入力し、ＲＥＳＥＴ２の「Ｈ」から「Ｌ」への立下りのタイミングでリセット処理を実行開始する。この段階でのＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｈ，Ｌ，Ｌ）である。
【0039】
この後、ＣＰＵＡ２１は、電源ＩＣＢ１２からＲＥＳＥＴ２「Ｈ」を入力すると（ステップＳ９０４）、信号「Ｈ」をポートＰ０１を介して論理積回路３１に出力する（ステップＳ９０５）。同時に、ＣＰＵＡ２１は、信号「Ｌ」をポートＰ０２を介してＲＳ−ＦＦ３２の入力端子であるＲ端子に出力する（ステップＳ９０６）。いずれの入力も「Ｈ」となった論理積回路３１は、ＲＳ−ＦＦ３２のＳ端子にＲＥＳＥＴ２「Ｈ」を出力する。Ｓ端子にＲＥＳＥＴ２「Ｈ」を入力したＲＳ−ＦＦ３２は、ＲＥＳＥＴ２「Ｌ」を「Ｈ」に反転させ、ＲＥＳＥＴ２「Ｈ」をＣＰＵＢ２２に出力する。この段階でのＲＳ−ＦＦ３２は、（Ｒ，Ｓ，Ｑ）＝（Ｌ，Ｈ，Ｈ）である。
【0040】
ＣＰＵＢ２２は、ＲＳ−ＦＦ３２からＲＥＳＥＴ２「Ｈ」を入力し、リセット処理の実行を停止する。こうして、ＣＰＵＡ２１及びＣＰＵＢ２２の駆動を開始する際の電子回路によるリセット制御を終了する。この後、ＣＰＵＡ２１は、［通信異常検出時のリセット制御］にて説明した、ＣＰＵＢ２２との間での通信異常を検出する処理に移行する。
【0041】
以上、本発明の実施形態の車載器用リセット回路を適用した電子回路によれば、ＣＰＵＢ２２に電力供給の遮断が発生した場合、ＣＰＵＡ２１がＣＰＵＢ２２への電力供給の遮断が発生したことを認識することができる。そして、ＣＰＵＢ２２に電力供給が再開されＣＰＵＢ２２によるリセット処理が完了するまで、ＣＰＵＡ２１がＣＰＵＢ２２にリセット処理を命令することはない。このため、ＣＰＵＢ２２が電力供給の遮断によるリセット処理を実行している期間中に、通信異常を検出したＣＰＵＡ２１がＣＰＵＢ２２にリセット処理を命令することを防ぐことができる。この結果、ＣＰＵＢ２２への電力供給の遮断に伴う不慮のリセット処理がＣＰＵＢ２２に発生した場合であっても、電子回路の動作が不安定となってしまうことを防ぐことができる。
【0042】
尚、上述した本発明の実施形態の車載器用リセット回路を適用した電子回路では、論理積回路３１及びＲＳ−ＦＦ３２をＣＰＵＡ２１とは異なる回路として設けた構成について説明した。しかし、論理積回路３１及びＲＳ−ＦＦ３２を一素子としてＣＰＵＡ２１に設けてもよい。
【符号の説明】
【0043】
１１ 電源ＩＣＡ１２ 電源ＩＣＢ
２１ ＣＰＵＡ
２２ ＣＰＵＢ
３１ 論理積回路３１
３２ ＲＳ−ＦＦ
４１ 入出力ポート