特許 5778690 チップサーミスタ及びサーミスタ集合基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5778690

(24)【登録日】2015年7月17日

(45)【発行日】2015年9月16日

(54)【発明の名称】チップサーミスタ及びサーミスタ集合基板

(51)【国際特許分類】

   H01C 7/04 20060101AFI20150827BHJP

【ＦＩ】

   H01C7/04

【請求項の数】8

【全頁数】16

(21)【出願番号】特願2012-545656(P2012-545656)

(86)(22)【出願日】2011年10月18日

(86)【国際出願番号】JP2011073962

(87)【国際公開番号】WO2012070336

(87)【国際公開日】20120531

【審査請求日】2013年4月11日

【審判番号】不服2014-18726(P2014-18726/J1)

【審判請求日】2014年9月19日

(31)【優先権主張番号】特願2010-260187(P2010-260187)

(32)【優先日】2010年11月22日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100124062

【弁理士】

【氏名又は名称】三上 敬史

(74)【代理人】

【識別番号】100145012

【弁理士】

【氏名又は名称】石坂 泰紀

(72)【発明者】

【氏名】斎藤 洋

(72)【発明者】

【氏名】山田 孝樹

(72)【発明者】

【氏名】村上 幸弘

【合議体】

【審判長】 水野 恵雄

【審判官】 井上 信一

【審判官】 酒井 朋広

(56)【参考文献】

【文献】 特開２００１−１６７９０７（ＪＰ，Ａ）

【文献】 特開昭６３−２１６３０１（ＪＰ，Ａ）

【文献】 特開昭５５−１５６３０１（ＪＰ，Ａ）

【文献】 実開昭６１−７２８３４（ＪＰ，Ｕ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H01C 7/02-7/04

(57)【特許請求の範囲】

【請求項1】

チップサーミスタであって、
第一方向で互いに対向する第一及び第二主面を有し、半導体セラミックであるサーミスタ素体と、
前記サーミスタ素体の前記第一主面に、前記第一方向に直交する第二方向に互いに離間して配置された第一及び第二電極と、
前記サーミスタ素体の前記第二主面に、前記第一方向から見て前記第一及び第二電極と重なるように配置された第三電極と、を備え、
前記サーミスタ素体における前記第一電極と前記第三電極とで挟まれる第一領域の抵抗成分及び前記サーミスタ素体における前記第二電極と前記第三電極とで挟まれる第二領域の抵抗成分よりも前記サーミスタ素体における前記第一電極と前記第二電極との間で且つ前記第一主面近傍の第三領域の抵抗成分が大きく、
前記第一主面における前記第一電極と前記第二電極との間の領域には、凹凸が形成されており、前記第二方向での前記第一電極と前記第二電極との沿面距離が、前記第二方向での前記第一電極と前記第二電極との空間距離よりも大きく設定されている。

【請求項2】

請求項１に記載のチップサーミスタであって、
前記第一主面における前記第一電極と前記第二電極との間の領域には、前記第二方向に交差する方向に延びる溝が形成されている。

【請求項3】

請求項２に記載のチップサーミスタであって、
前記第一主面における前記第一電極と前記第二電極との間の領域に、複数の前記溝が形成されている。

【請求項4】

請求項１〜３のいずれか一項に記載のチップサーミスタであって、
前記第一方向から見て、前記第一主面は前記第二主面の外輪郭よりも内側に位置し、前記第一及び第二電極は前記第三電極の外輪郭よりも内側に位置している。

【請求項5】

サーミスタ集合基板であって、
第一方向で互いに対向する第一及び第二主面を有し、半導体セラミックであるサーミスタ基板と、
前記第一方向に直交する第二方向に互いに離間した第一及び第二電極からなり、前記サーミスタ基板の前記第一主面に配置された複数の電極対と、
前記サーミスタ基板の前記第二主面に、前記第一方向から見て前記複数の電極対と重なるように配置された電極と、を備え、
前記サーミスタ基板における前記第一電極と前記電極とで挟まれる第一領域の抵抗成分及び前記サーミスタ基板における前記第二電極と前記電極とで挟まれる第二領域の抵抗成分よりも前記サーミスタ基板における前記第一電極と前記第二電極との間で且つ前記第一主面近傍の第三領域の抵抗成分が大きく、
前記第一主面における前記第一電極と前記第二電極との間の領域には、凹凸が形成されており、前記第二方向での前記第一電極と前記第二電極との沿面距離が、前記第二方向での前記第一電極と前記第二電極との空間距離よりも大きく設定されている。

【請求項6】

請求項５に記載のサーミスタ集合基板であって、
前記サーミスタ基板には、前記複数の電極対をそれぞれ区画するように、前記第一主面側から溝が形成されている。

【請求項7】

請求項５又は６に記載のサーミスタ集合基板であって、
前記第一主面における前記第一電極と前記第二電極との間の領域には、前記第二方向に交差する方向に延びる溝が形成されている。

【請求項8】

請求項７に記載のサーミスタ集合基板であって、
前記第一主面における前記第一電極と前記第二電極との間の領域に、複数の前記溝が形成されている。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、チップサーミスタ及びサーミスタ集合基板に関する。

【背景技術】

【0002】

チップサーミスタとして、互いに対向する一対の主面を有するサーミスタ素体と、サーミスタ素体の一の主面に互いに離間して配置された一対の電極と、を備えているものが知られている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開昭６２−３３４０１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載されているチップサーミスタでは、サーミスタ素体全体が特性に寄与するのではなく、サーミスタ素体における一対の電極の間で且つ一対の電極が配置された主面近傍の一部の領域が主として特性に寄与する。特性に寄与する一部の領域の深さ（一対の電極が配置された主面からの距離）にばらつきが生じ易い。このばらつきが抵抗値に影響を及ぼし、特性が安定した高精度のチップサーミスタを得ることは困難であった。また、特許文献１に記載されているチップサーミスタでは、一対の電極間の寸法精度にもばらつきが生じ易い。このばらつきも抵抗値に影響を及ぼす懼れがある。

【0005】

本発明の目的は、抵抗値のばらつきの小さい高精度のチップサーミスタを提供することである。本発明の別の目的は、抵抗値のばらつきの小さい高精度のチップサーミスタを得るためのサーミスタ集合基板を提供することである。

【課題を解決するための手段】

【0006】

本発明に係るチップサーミスタは、第一方向で互いに対向する第一及び第二主面を有するサーミスタ素体と、サーミスタ素体の第一主面に、第一方向に直交する第二方向に互いに離間して配置された第一及び第二電極と、サーミスタ素体の第二主面に、第一方向から見て第一及び第二電極と重なるように配置された第三電極と、を備えている。

【0007】

本発明に係るチップサーミスタでは、サーミスタ素体における、第一電極と第三電極とで挟まれる領域（以下、「第一領域」と称する）及び第二電極と第三電極とで挟まれる領域（以下、「第二領域」と称する）が、電気的に、第一電極と第二電極との間で第三電極を通して直列に接続される。このため、チップサーミスタの抵抗成分は、直列接続された第一領域と第二領域との合成抵抗成分と、サーミスタ素体における第一電極と第二電極との間で且つ第一主面近傍の領域（以下、「第三領域」と称する）の抵抗成分と、が並列接続されている合成抵抗成分で示される。第三領域の抵抗成分は、第三領域がサーミスタ素体の極薄い領域であることから、第一領域の抵抗成分及び第二領域の抵抗成分に比して極めて大きい。このため、チップサーミスタに流れる電流は、第一領域と第二領域とを流れ易く、第三領域を流れ難い。したがって、チップサーミスタの特性は、第一領域と第二領域とが支配的になり、これらの領域が主として特性に寄与する。

【0008】

第一領域の抵抗成分の値は、第一電極と第三電極との間隔に比例し、第一電極と第三電極との重なり面積に反比例する。第一電極と第三電極との間隔は、サーミスタ素体の厚みで管理されるため、ばらつきが生じ難い。第一電極と第三電極との重なり面積は、比較的大きな値となるため、たとえばらつきが生じたとしても、その影響は小さい。したがって、第一領域の抵抗成分の値にはばつきが生じ難い。同様に、第二領域の抵抗成分の値にもばらつきは生じ難い。これらの結果、本発明のチップサーミスタは、抵抗値のばらつきが小さく高精度とされる。

【0009】

第二方向での第一電極と第二電極との沿面距離は、第二方向での第一電極と第二電極との空間距離よりも大きく設定されていてもよい。この場合、第三領域の抵抗成分の値がより一層大きくなる。このため、チップサーミスタの特性は、第一領域と第二領域とがより支配的となり、抵抗値のばらつきを極めて小さくできる。

【0010】

第一主面における第一電極と第二電極との間の領域には、凹凸が形成されていてもよい。この場合、第二方向での第一電極と第二電極との沿面距離が、第二方向での第一電極と第二電極との空間距離よりも大きく設定された構成を確実に得ることができる。

【0011】

第一主面における第一電極と第二電極との間の領域には、第二方向に交差する方向に延びる溝が形成されていてもよい。この場合、第二方向での第一電極と第二電極との沿面距離が、第二方向での第一電極と第二電極との空間距離よりも大きく設定された構成を適切且つ簡易に得ることができる。たとえば、形成される溝の深さや数により、第三領域の抵抗成分の値を所望の値に容易に管理することが可能となる。

【0012】

第一方向から見て、第一主面は第二主面の外輪郭よりも内側に位置し、第一及び第二電極は第三電極の外輪郭よりも内側に位置していてもよい。第一及び第二電極に位置ずれが生じた場合でも、第一電極と第三電極との重なり面積及び第二電極と第三電極との重なり面積が変化することはない。したがって、上記位置ずれにより特性がばらつくことはない。

【0013】

本発明に係るサーミスタ集合基板は、第一方向で互いに対向する第一及び第二主面を有するサーミスタ基板と、第一方向に直交する第二方向に互いに離間した第一及び第二電極からなり、サーミスタ基板の第一主面に配置された複数の電極対と、サーミスタ基板の第二主面に、第一方向から見て複数の電極対と重なるように配置された電極と、を備えている。

【0014】

本発明に係るサーミスタ集合基板では、各電極対に対応する部分がそれぞれチップサーミスタとして機能する。したがって、上述したように、抵抗値のばらつきの小さい高精度のチップサーミスタを得るためのサーミスタ集合基板を得ることができる。

【0015】

サーミスタ基板には、複数の電極対をそれぞれ区画するように、第一主面側から溝が形成されていてもよい。

【0016】

第二方向での第一電極と第二電極との沿面距離は、第二方向での第一電極と第二電極との空間距離よりも大きく設定されていてもよい。この場合、サーミスタ基板における第一電極と第二電極との間で且つ第一主面近傍の領域の抵抗成分の値がより一層大きくなる。したがって、抵抗値のばらつきの極めて小さい高精度のチップサーミスタを得るためのサーミスタ集合基板を得ることができる。

【0017】

第一主面における第一電極と第二電極との間の領域には、凹凸が形成されていてもよい。この場合、第二方向での第一電極と第二電極との沿面距離が、第二方向での第一電極と第二電極との空間距離よりも大きく設定された構成を確実に得ることができる。

【0018】

第一主面における第一電極と第二電極との間の領域には、第二方向に交差する方向に延びる溝が形成されていてもよい。この場合、第二方向での第一電極と第二電極との沿面距離が、第二方向での第一電極と第二電極との空間距離よりも大きく設定された構成を適切且つ簡易に得ることができる。

【発明の効果】

【0019】

本発明によれば、抵抗値のばらつきの小さい高精度のチップサーミスタを提供することができる。また、本発明によれば、抵抗値のばらつきの小さい高精度のチップサーミスタを得るためのサーミスタ集合基板を提供することができる。

【図面の簡単な説明】

【0020】

【図1】図１は、本実施形態に係るチップサーミスタを示す斜視図である。

【図2】図２は、本実施形態に係るチップサーミスタを示す斜視図である。

【図3】図３は、本実施形態に係るチップサーミスタを示す平面図である。

【図4】図４は、図３に示されるIV−IV線に沿った断面構成を説明する図である。

【図5】図５は、図３に示されるV−V線に沿った断面構成を説明する図である。

【図6】図６は、第一〜第三電極の位置関係を説明するための図である。

【図7】図７は、本実施形態に係るチップサーミスタの製造過程を説明するための図である。

【図8】図８は、本実施形態に係るチップサーミスタの製造過程を説明するための図である。

【図9】図９は、本実施形態に係るチップサーミスタの製造過程を説明するための図である。

【図10】図１０は、本実施形態に係るチップサーミスタの製造過程を説明するための図である。

【図11】図１１は、本実施形態の変形例に係るチップサーミスタを示す斜視図である。

【図12】図１２は、図１１に示されるXII−XII線に沿った断面構成を説明する図である。

【図13】図１３は、本実施形態の変形例に係るチップサーミスタを示す斜視図である。

【図14】図１４は、図１３に示されるXIV−XIV線に沿った断面構成を説明する図である。

【図15】図１５は、本実施形態の変形例に係るチップサーミスタを示す斜視図である。

【図16】図１６は、図１５に示されるXVI−XVI線に沿った断面構成を説明する図である。

【図17】図１７は、図１５に示されるXVII−XVII線に沿った断面構成を説明する図である。

【図18】図１８は、本実施形態の変形例に係るチップサーミスタの製造過程を説明するための図である。

【発明を実施するための形態】

【0021】

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

【0022】

まず、図１〜図５を参照して、本実施形態に係るチップサーミスタ１の構成を説明する。図１及び図２は、本実施形態に係るチップサーミスタを示す斜視図である。図３は、本実施形態に係るチップサーミスタを示す平面図である。図４は、図３に示されるIV−IV線に沿った断面構成を説明する図である。図５は、図３に示されるV−V線に沿った断面構成を説明する図である。

【0023】

チップサーミスタ１は、図１〜図５に示されるように、サーミスタ素体３と、第一電極５と、第二電極７と、第三電極９と、を備えている。チップサーミスタ１は、ＮＴＣ（Negative Temperature Coefficient）サーミスタである。チップサーミスタ１は、略直方体形状を呈している。チップサーミスタ１は、たとえば、長さが０．６ｍｍ程度に設定され、幅が０．４ｍｍ程度に設定され、高さが０．２ｍｍ程度に設定される。

【0024】

サーミスタ素体３は、第一及び第二主面３ａ，３ｂと、４つの側面３ｃ〜３ｆと、有している。第一及び第二主面３ａ，３ｂは、第一方向（図中Ｚ方向）で互いに対向している。４つの側面３ｃ〜３ｆは、第一主面３ａと第二主面３ｂとを連結するように第一方向に沿うように延びている。サーミスタ素体３は、たとえば、Ｍｎを主成分とし、更に、副成分としてＮｉ、Ｃｏ、Ｃａ、Ｚｒ、Ａｌ、Ｃｕ、及びＦｅの少なくとも１種以上を含有するスピネル型金属酸化物により形成されている。サーミスタ素体３は、このスピネル型金属酸化物からなる半導体セラミックである。

【0025】

サーミスタ素体３では、第一主面３ａの面積が第二主面３ｂの面積よりも小さい。第一主面３ａは、第一方向から見て、第二主面３ｂの外輪郭よりも内側に位置している。したがって、サーミスタ素体３の側面３ｃ〜３ｆには、第一主面３ａ側の領域と第二主面３ｂ側の領域との間に段差が形成されている。サーミスタ素体３の厚みは、たとえば、０．２ｍｍ程度に設定される。

【0026】

第一電極５と第二電極７とは、サーミスタ素体３の第一主面３ａに配置されている。第一電極５と第二電極７とは、第一方向に直交する第二方向（たとえば、図中Ｘ方向）に互いに離間して位置している。第一及び第二電極５，７は、矩形形状（本実施形態では、長方形状）を呈している。第一電極５と第二電極７とは、各電極５，７の長辺方向が互いに平行となるように併置されている。第一及び第二電極５，７は、たとえば、０．４ｍｍ×０．２ｍｍ程度のサイズに設定される。第二方向での第一電極５と第二電極７との空間距離は、たとえば、０．２ｍｍ程度に設定される。

【0027】

第三電極９は、サーミスタ素体３の第二主面３ｂに配置されている。第三電極９は、第一方向から見て第一及び第二電極５，７と重なるように位置している。第三電極９は、矩形形状（本実施形態では、長方形状）を呈している。本実施形態では、第三電極９は、第二主面３ｂ全体を覆うように形成されている。第一及び第二電極５，７は、たとえば、０．６ｍｍ×０．４ｍｍ程度のサイズに設定される。

【0028】

第一及び第二電極５，７は、図６に示されるように、第一方向から見て第三電極９の外輪郭よりも内側に位置している。したがって、第一電極５全体が第一方向で第三電極９と対向し、第二電極７全体が第一方向で第三電極９と対向する。図６は、第一方向から見たときの、第一〜第三電極の位置関係を説明するための図である。

【0029】

第一〜第三電極５，７，９は、チップ型電子部品の電極として通常用いられる導電性材料（たとえば、Ａｇなど）からなる。第一〜第三電極５，７，９は、上記導電性材料を含む導電性ペーストの焼結体として構成される。第一〜第三電極５，７，９は、最外層としてのめっき層を含んでいてもよい。導電性材料は、上述したＡｇ以外に、Ａｕ、Ｐｔ、Ｐｄ、又はＣｕなどを含んでいてもよい。

【0030】

サーミスタ素体３の第一主面３ａにおける第一電極５と第二電極７との間の領域には、第二方向に交差（たとえば、直交）する方向（図中Ｙ方向）に延びる複数（本実施形態では、４つ）の溝１１が形成されている。複数の溝１１は、溝１１が延びる方向と直交する方向に並ぶように形成されている。このため、第一主面３ａにおける第一電極５と第二電極７との間の領域には、第二方向に見て、凹凸が形成される。凹凸が形成されていることにより、第二方向での第一電極５と第二電極７との沿面距離は、第二方向での第一電極５と第二電極７との空間距離よりも大きく設定される。溝１１が延びる方向は、各電極５，７の長辺方向と平行である。本実施形態では、溝１１の幅は５０μｍ程度、深さは３０μｍ程度に設定される。

【0031】

チップサーミスタ１では、第１主面３ａが、他の部品（例えば、回路基板や電子部品等）に対向する実装面となる。すなわち、チップサーミスタ１は、第一及び第二電極５，７が他の部品のランド電極に接続されることにより、他の部品に実装される。

【0032】

続いて、図７〜図１０を参照して、上述した構成を有するチップサーミスタ１の製造過程の一例について説明する。図７〜図１０は、本実施形態に係るチップサーミスタの製造過程を説明するための図である。

【0033】

まず、図７に示されるように、サーミスタ基板２１を用意する。サーミスタ基板２１は、第一方向（図中Ｚ方向）で互いに対向する第一主面２１ａと第二主面２１ｂとを有している。サーミスタ基板２１は、たとえぱ、以下の過程により形成される。公知の方法により、サーミスタ素体３の主成分であるＭｎの金属酸化物と、副成分（Ｎｉ、Ｃｏ、Ｃａ、Ｚｒ、Ａｌ、Ｃｕ、及びＦｅの少なくとも１種以上）の金属酸化物とを所定の割合で混合してサーミスタ材料を調整する。そして、このサーミスタ材料に有機バインダなどを添加してスラリーを得る。作成したスラリーからグリーンシートを成形し、成形したグリーンシートを焼成する。これにより、サーミスタ基板２１を得ることができる。

【0034】

次に、図８に示されるように、サーミスタ基板２１の第一及び第二主面２１ａ，２１ｂにそれぞれ電極２３，２４を形成する。電極２３，２４は、たとえぱ、以下の過程により形成される。サーミスタ基板２１の各主面２１ａ，２１ｂ上に導電性ペーストをスクリーン印刷法などの公知の方法により付与する。そして、導電性ペーストが付与されたサーミスタ基板２１に所望の加熱処理を実施して、導電性ペーストをサーミスタ基板２１に焼き付ける。これにより、第一及び第二主面２１ａ，２１ｂに電極２３，２４がそれぞれ形成されたサーミスタ基板２１が得られる。電極２３，２４は、たとえは、スパッタリング法などにより形成してもよい。

【0035】

次に、図９に示されるように、サーミスタ基板２１に第一主面２１ａ側から溝１１，２５を形成する。溝１１，２５は、たとえば、ダイシングブレードによりサーミスタ基板２１をハーフカットすることにより形成することができる。本実施形態では、溝１１，２５は、同じダイシングブレードを用いて形成する。図９中、（ａ）はサーミスタ基板を示す斜視図であり、（ｂ）は（ａ）に示されるｂ−ｂ線に沿った断面構成を説明するための図である。

【0036】

溝２５は、第一方向に直交し且つ互いに直交する２方向（図中Ｘ方向及びＹ方向）に延びており、格子状に形成されている。溝２５の深さは、溝１１の深さよりも大きい。溝１１は、Ｙ方向に延びる溝２５の間に、Ｙ方向に延びるように形成される。本実施形態では、溝２５の幅は５０μｍ程度、深さは１００μｍ程度に設定される。

【0037】

サーミスタ基板２１に溝１１，２５が形成されることにより、すなわち、電極２３が溝１１，２５の形成に伴って切断されることにより、第一電極５と第二電極７とが画成される。第一及び第二電極５，７の輪郭は、溝１１，２５により規定される。これにより、サーミスタ基板２１の第一主面２１ａに、それぞれが第一電極５と第二電極７とからなる複数の電極対が配置される。複数の電極対（第一及び第二電極５，７）は、溝２５により区画されている。サーミスタ基板２１の第二主面２１ｂに形成された電極２４は、第一方向から見て複数の電極対（第一及び第二電極５，７）と重なるように配置される。溝１１，２５が形成されたサーミスタ基板２１は、複数の電極対（第一及び第二電極５，７）と電極２４とが形成されたサーミスタ集合基板となる。

【0038】

次に、図１０に示されるように、溝２５が形成された位置で、サーミスタ基板２１を第一主面２１ａ側から切断する。これにより、チップサーミスタ１が得られる。図１０中、（ａ）は切断されたサーミスタ基板を示す斜視図であり、（ｂ）は（ａ）に示されるｂ−ｂ線に沿った断面構成を説明するための図である。

【0039】

サーミスタ基板２１の切断は、溝１１，２５の形成と同様に、ダイシングブレードにより行うことができる。このとき、サーミスタ基板２１を切断するために用いるダイシングブレードは、その幅が溝１１，２５を形成するために用いるダイシングブレードの幅よりも小さくものを用いる。サーミスタ基板２１を切断するために用いるダイシングブレードの幅が、溝１１，２５を形成するために用いるダイシングブレードの幅より小さいことにより、サーミスタ基板２１の切断を容易に行うことができる。

【0040】

サーミスタ基板２１が切断されることにより、すなわち電極２４が切断されることにより、第三電極９が画成される。第三電極９の輪郭は、サーミスタ基板２１の切断により規定される。

【0041】

以上のように、本実施形態では、サーミスタ素体３における、第一電極５と第三電極９とで挟まれる領域４ａ及び第二電極７と第三電極９とで挟まれる領域４ｂが、電気的に、第一電極５と第二電極７との間で第三電極９を通して直列に接続される（図４及び図５参照）。このため、チップサーミスタ１の抵抗成分は、直列接続された領域４ａと領域４ｂとの合成抵抗成分と、サーミスタ素体３における第一電極５と第二電極７との間で且つ第一主面３ａ近傍の領域４ｃの抵抗成分と、が並列接続されている合成抵抗成分で示される。領域４ｃの抵抗成分は、領域４ｃがサーミスタ素体３の極薄い領域であることから、領域４ａの抵抗成分及び領域４ｂの抵抗成分に比して極めて大きい。このため、チップサーミスタ１に流れる電流は、領域４ａと領域４ｂとを流れ易く、領域４ｃを流れ難い。したがって、チップサーミスタ１の特性は、領域４ａと領域４ｂとが支配的になり、これらの領域４ａ，４ｂが主として特性に寄与する。

【0042】

一般に、対向する複数の電極を備えるチップサーミスタの抵抗値「Ｒ」は、
Ｒ＝（ａ＊ρ＊ｔ）／Ｓ
の関係式で求められる。ここで、「ａ」は係数であり、「ρ」はサーミスタ材料の比抵抗値であり、「ｔ」は電極間の距離であり、「Ｓ」は電極の重なり面積である。

【0043】

したがって、領域４ａの抵抗成分の値は、第一電極５と第三電極９との間隔に比例し、第一電極５と第三電極９との重なり面積に反比例する。第一電極５と第三電極９との間隔は、サーミスタ素体３の厚みで管理されるため、ばらつきが生じ難い。第一電極５と第三電極９との重なり面積は、比較的大きな値となるため、たとえばらつきが生じたとしても、その影響は小さい。したがって、領域４ａの抵抗成分の値にはばつきが生じ難い。同様に、領域４ｂの抵抗成分の値にもばらつきは生じ難い。これらの結果、チップサーミスタ１は、抵抗値のばらつきが小さく高精度とされる。

【0044】

本実施形態では、第一主面３ａにおける第一電極５と第二電極７との間の領域には、複数の溝１１が形成されている。これにより、第一主面３ａにおける第一電極５と第二電極７との間の領域には、凹凸が形成されるので、第二方向での第一電極５と第二電極７との沿面距離が、第二方向での第一電極５と第二電極７との空間距離よりも大きく設定される。このため、領域４ｃの抵抗成分の値がより一層大きくなり、チップサーミスタ１の特性は、領域４ａと領域４ｂとがより支配的となる。したがって、チップサーミスタ１の抵抗値のばらつきを極めて小さくできる。

【0045】

本実施形態では、上述したように、溝１１により上記凹凸が形成される構成が採用されている。これにより、第二方向での第一電極５と第二電極７との沿面距離が、第二方向での第一電極５と第二電極７との空間距離よりも大きく設定された構成を適切且つ簡易に得ることができる。たとえば、形成される溝１１の深さや数により、領域４ｃの抵抗成分の値を所望の値に容易に管理することが可能となる。

【0046】

本実施形態では、第一方向から見て、第一主面３ａは第二主面３ｂの外輪郭よりも内側に位置し、第一及び第二電極５，７は第三電極９の外輪郭よりも内側に位置している。これにより、第一及び第二電極５，７に位置ずれが生じた場合でも、第一電極５と第三電極９との重なり面積及び第二電極７と第三電極９との重なり面積が変化することはない。したがって、上記位置ずれによりチップサーミスタ１の特性がばらつくことはない。

【0047】

本実施形態では、第三電極９は、放熱部材として機能する。サーミスタ素体３が発熱した場合、生じた熱は第三電極９を介して放熱される。このため、チップサーミスタ１の定格電力を高く設定することが可能となり、チップサーミスタ１（サーミスタ素体３）の自己発熱を抑制することができる。チップサーミスタ１の自己発熱が抑制されると、チップサーミスタ１により温度測定精度が向上する。

【0048】

続いて、図１１〜図１２を参照して、本実施形態に係るチップサーミスタ１の一変形例を説明する。図１１は、本実施形態の一変形例に係るチップサーミスタを示す斜視図である。図１２は、図１１に示されるXII−XII線に沿った断面構成を説明する図である。本変形例は、溝１１の数が上述した実施形態と相違する。

【0049】

本変形例では、溝１１が、第一及び第二電極５，７の互いに対向する長辺に沿ってそれぞれ形成されている。本変形例では、溝１１の数は２つとされている。本変形例においても、溝１１により第二方向での第一電極５と第二電極７との沿面距離が、第二方向での第一電極５と第二電極７との空間距離よりも大きく設定される。したがって、チップサーミスタ１の抵抗値のばらつきを極めて小さくできる。

【0050】

続いて、図１３〜図１４を参照して、本実施形態に係るチップサーミスタ１の一変形例を説明する。図１３は、本実施形態の一変形例に係るチップサーミスタを示す斜視図である。図１４は、図１３に示されるXIV−XIV線に沿った断面構成を説明する図である。本変形例は、第一主面３ａにおける第一電極５と第二電極７との間の領域の表面が荒らされている。

【0051】

本変形例では、第一主面３ａにおける第一電極５と第二電極７との間の領域の表面が、ブラスト処理やレーザ照射処理などにより荒らされている。これにより、第一主面３ａにおける第一電極５と第二電極７との間の領域には、不規則な凹凸３１が形成されている。本変形例においても、第二方向での第一電極５と第二電極７との沿面距離が、第二方向での第一電極５と第二電極７との空間距離よりも大きく設定される。したがって、チップサーミスタ１の抵抗値のばらつきが極めて小さい。

【0052】

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

【0053】

サーミスタ素体３の組成は、上述した組成に限られない。サーミスタ素体３は、たとえば、ＢａＴｉＯ_３を主成分とし、副成分として希土類及びＰｂ、Ｓｒなどの金属酸化物を含む組成であってもよい。

【0054】

第三電極９は、電気絶縁性を有する材料（たとえば、ＳｉＯ_２を含有するガラス又はポリイミド樹脂などの絶縁性樹脂）により覆われていてもよい。この場合、第三電極９が他の部品に接触して、短絡等が生じるのを防ぐことができる。電気絶縁性を有する材料として、ＳｉＯ_２を含有するガラス又は絶縁性樹脂を用いた場合、放熱部材として機能を阻害することはない。

【0055】

第一及び第二電極５，７は、電極２３を溝１１，２５の形成に伴って切断することにより形成されているが、これに限られない。第一及び第二電極５，７は、サーミスタ基板２１の第１主面２１ａに、予めパターニングされて形成されていてもよい。

【0056】

第一主面３ａにおける第一電極５と第二電極７との間の領域には、必ずしも凹凸が形成されている必要はない。凹凸が形成されることにより、第二方向での第一電極５と第二電極７との沿面距離が、第二方向での第一電極５と第二電極７との空間距離よりも大きく設定される。したがって、チップサーミスタ１の抵抗値のばらつきを極めて小さくできる点で、上記領域には凹凸が形成されていることが好ましい。溝１１の数や深さは、上述した値に限られない。

【0057】

溝１１，２５が形成されたサーミスタ基板２１を、溝２５が形成された位置で、第一主面２１ａ側から切断しているが、これに限られない。たとえば、溝１１，２５が形成されたサーミスタ基板２１を、溝２５が形成された位置で、第二主面２１ｂ側から切断してもよい。サーミスタ基板２１に溝１１を形成した後に、サーミスタ基板２１を第一主面２１ａ側又は第二主面２１ｂ側から切断してもよい。

【0058】

本実施形態では、第一方向から見て、第一主面３ａは第二主面３ｂの外輪郭よりも内側に位置し、第一及び第二電極５，７は第三電極９の外輪郭よりも内側に位置しているが、これに限られない。たとえば、図１５〜図１７に示されるように、第一方向から見て、第一主面３ａの外輪郭と第二主面３ｂの外輪郭とが一致していてもよい。第一及び第二電極５，７の外輪郭の一部が、第三電極９の外輪郭と一致していてもよい。

【0059】

続いて、図１８を参照して、図１５〜図１７に示されたチップサーミスタ１の製造過程の一例について説明する。本製造過程は、サーミスタ基板２１に溝１１を形成するまでは、上述した実施形態の製造過程と同じであり、それまでの工程の説明を省略する。図１８中、（ａ）は切断されたサーミスタ基板を示す斜視図であり、（ｂ）は（ａ）に示されるｂ−ｂ線に沿った断面構成を説明するための図である。

【0060】

溝１１が形成されたサーミスタ基板２１を、図１８に示されるように、切断する。これにより、図１５〜図１７に示されたチップサーミスタ１が得られる。サーミスタ基板２１の切断は、上述したように、ダイシングブレードにより行うことができる。このとき、上述した実施形態の製造過程と同じく、第三電極９が画成される。

【0061】

上述した実施形態及び変形例では、チップサーミスタ１として、ＮＴＣサーミスタを例にとって説明したが、本発明は、これに限定されない。本発明は、ＰＴＣ（Positive Temperature Coefficient）サーミスタなど他のチップサーミスタに適用してもよい。

【産業上の利用可能性】

【0062】

本発明は、チップサーミスタに利用できる。

【符号の説明】

【0063】

１…チップサーミスタ、３…サーミスタ素体、３ａ…第一主面、３ｂ…第二主面、５…第一電極、７…第二電極、９…第三電極、１１…溝、２１…サーミスタ基板、２１ａ…第一主面、２１ｂ…第二主面、２３，２４…電極、２５…溝。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】