特許 5778731 連続線形熱処理装置の配列

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5778731

(24)【登録日】2015年7月17日

(45)【発行日】2015年9月16日

(54)【発明の名称】連続線形熱処理装置の配列

(51)【国際特許分類】

   H05K 3/34 20060101AFI20150827BHJP

【ＦＩ】

   H05K3/34 507K

   H05K3/34 507J

【請求項の数】5

【外国語出願】

【全頁数】18

(21)【出願番号】特願2013-190994(P2013-190994)

(22)【出願日】2013年9月13日

(65)【公開番号】特開2014-60401(P2014-60401A)

(43)【公開日】2014年4月3日

【審査請求日】2013年11月11日

(31)【優先権主張番号】13/573,486

(32)【優先日】2012年9月17日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】504388695

【氏名又は名称】ピーエスケー・インコーポレーテッド

(73)【特許権者】

【識別番号】513232842

【氏名又は名称】セミギア インコーポレイテッド

【氏名又は名称原語表記】ＳＥＭＩｇｅａｒ，Ｉｎｃ．

(74)【代理人】

【識別番号】110000671

【氏名又は名称】八田国際特許業務法人

(72)【発明者】

【氏名】チャン，ジエン

【審査官】 遠藤 秀明

(56)【参考文献】

【文献】 特表２００３−５１７３７６（ＪＰ，Ａ）

【文献】 特開２００７−０００９１５（ＪＰ，Ａ）

【文献】 特開２０１０−１６１２０７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０５Ｋ ３／３４

Ｂ２３Ｋ １／００８

(57)【特許請求の範囲】

【請求項1】

線形チッププロセッサ内において、一連の線形で隣接している独立チャンバを介して、離隔されて予めはんだ付けされた半導体部品の予め組み立てられたチップ／基板のアセンブリをフラックス−フリー連続熱処理配列によって連続的に処理する、チップ部材の製造のための電子半導体部品のシステムにおいて、
前記予め組み立てられたチップ／基板は、前記プロセッサの最初のロード／ロックステーションからチャンバ内のデバイス支持トレイにロードされ、前記予め組み立てられたチップ／基板は、大気圧の状態に置かれ、前記チャンバは窒素ガスによってパージされ、
前記予め組み立てられたチップ／基板は、上部ヒータープレートと垂直方向に移動することができる下部ヒータープレートとの間の位置に移動される前記デバイス支持トレイによって、第１処理チャンバまたはステーションに進入され、前記予め組み立てられたチップ／基板のアセンブリは、はんだ溶融温度より低い温度で加熱され、前記第１処理チャンバは大気圧より低く維持され、ギ酸蒸気ベントが導入され、前記ステーションの下部処理チャンバが下降され、
前記予め組み立てられたチップ／基板のアセンブリは、前記上部と下部ヒータープレートの間に開放されて待機している第２チャンバまたはステーションに進入され、前記第２チャンバは、その下部処理チャンバ部の垂直方向の動きによって密閉され、前記予め組み立てられたチップ／基板のアセンブリは、前記はんだ溶融温度より高い温度に加熱され、前記第２チャンバは、真空に維持され、ギ酸蒸気ベントが前記チャンバ内に導入され、
前記予め組み立てられたチップ／基板のアセンブリの処理チャンバは、その下部処理チャンバ部の垂直降下によって開放され、それぞれの上部と下部ヒータープレートの間に開放されて待機している第３チャンバまたはステーションに前記デバイストレイが進入され、前記チャンバが密閉され、前記予め組み立てされたチップ／基板のアセンブリが前記はんだの融点より高い温度に加熱され、真空に維持され、ギ酸蒸気ベントが前記チャンバ内に導入され、
前記予め組み立てられたチップ／基板のアセンブリは、前記第３ステーションがその下部処理チャンバ部の下降によって開放されると、前記第３ステーションから、第４ステーションの下部または下部処理チャンバ部の下降によって開放されて待機している前記第４ステーションに進入され、前記予め組み立てられたチップ／基板のアセンブリは、前記上部と下部プレートとの間に配置され、前記チャンバの下部処理部は、前記チャンバを密閉するために前記下部処理チャンバ部を上昇させることにより持ち上げられ、前記チップの前記はんだと前記基板を電気的に接続するために、前記離隔されたチップと基板との間の前記はんだを処理するように前記チップ／基板のアセンブリは高い温度で加熱され、ギ酸蒸気ベントが前記チャンバ内に導入され、
加熱されて結合された前記チップ／基板のアセンブリは、第５ステーションの下部処理チャンバ部が下降すると、前記第５ステーションに進入され、前記下部処理チャンバ部が前記チャンバを密閉するために昇降され、前記チップ／基板のアセンブリは、真空のもとで前記予め結合されたチップ／基板のアセンブリを溶融接続するために、ピークはんだ溶融温度で加熱され、前記チャンバは窒素にベントされ、
接続された前記チップ／基板のアセンブリは、前記第５ステーションが開放されると、前記第５ステーションから第６ステーションに搬送されて室温で冷却され、
前記チップ／基板のアセンブリは、最下流のロード／ロックステーションに搬送され、接続された前記チップ／基板のアセンブリは、前記最下流のロード／ロックステーションにおいて前記チャンバからアンロードされ、前記第１、第２、第３、第４ステーションは、それぞれ単独で約１５０℃〜２７０℃の温度で約１０〜３００秒間約７６０トールの圧力で加熱されることを特徴とする連続熱処理装置。

【請求項2】

前記第１〜第４ステーションの初期設定温度は、それぞれ前記アセンブリで使用される前記特定のはんだの溶融温度より低く維持されることを特徴とする請求項１に記載の連続熱処理装置。

【請求項3】

前記第１〜第５ステーションの初期設定温度は、それぞれ前記アセンブリで使用される前記特定のはんだの融点温度より高く維持されることを特徴とする請求項１に記載の連続熱処理装置。

【請求項4】

前記第１と第２ステーションの初期設定温度は、それぞれ前記アセンブリで使用される前記特定のはんだの融点温度より低く維持され、第３〜第５ステーションの初期設定温度は、前記アセンブリで使用される前記特定のはんだの融点温度より高く維持されることを特徴とする請求項１に記載の連続熱処理装置。

【請求項5】

前記第５ステーションの初期設定温度は、前記熱処理装置のすべてステーションの中でピークの温度に維持され、前記アセンブリで使用される前記特定のはんだの融点温度より高いことを特徴とする請求項１に記載の連続熱処理装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子チップ、半導体基板の製造方法に関し、より詳しくは半導体基板の製造に使用される装置（ｍａｃｈｉｎｅ）の段階的プロセス（ｓｔｅｐ ｗｉｓｅ ｐｒｏｃｅｓｓ）に関する。また、本出願は、２０１０年１２月３１日に出願された米国特許出願番号１２／９３０２０３（Ｓｅｍｉｇｅａｒ−２０）の一部継続出願であって、かつ、２００９年１２月１４日に出願された米国特許出願番号１２／６５３４５４号の一部継続出願である、２０１２年９月２５日に発行された米国特許８２７４１６１号である米国特許出願番号１２／９３０４６２号に同時継続の一部継続出願である。また、本出願は、Ｓｅｍｉｇｅａｒ−２０の利益を主張する。また、米国特許出願番号１２／６５３４５４号は、現在米国特許６８２７７８９号である２００２年７月１日に出願された米国特許出願番号１０／１８６８２３号の分割出願である、現在米国特許７００８８７９号である２００４年４月２７日に出願された米国特許出願番号１０／８３２７８２号の一部継続出願である、現在米国特許７６３２７５０号である２００６年７月７日に出願された米国特許出願番号１１／４８２８３８号の分割出願である。本出願は、これらの各々を参考として、組み込まれる。

【背景技術】

【0002】

めっき方法（ｐｌａｔｉｎｇ ｍｅｔｈｏｄ）、印刷方法（ｐｒｉｎｔｉｎｇ ｍｅｔｈｏｄ）、はんだボール溶融方法（ｓｏｌｄｅｒ ｂａｌｌ ｍｅｌｔｉｎｇ ｍｅｔｈｏｄ）などにより、半導体デバイスが形成されるとき、半導体基板には、はんだバンプが形成される。はんだは溶融されて、ワイヤや導体などの接続材料（ｃｏｎｎｅｃｔｅｄ ｍａｔｅｒｉａｌ）に溶着される。はんだを用いる従来技術のほとんどの製造方法において、フラックスが使用される。このフラックスは、端子とワイヤの表面に蒸着される。一般的にフラックスは、表面が活性化されるとき蒸着された表面を覆って酸化物（ｏｘｉｄｅｓ）を除去したり、表面の新たな酸化（ｎｅｗ ｏｘｉｄａｔｉｏｎ）を防止したりする。典型的にはんだは、蒸着された基板表面上において溶けて、過程において基板表面の全体に広がって、フラックスの一部を溶解する。前記フラックスの除去は、先行技術において一般的に発生する問題の一つである。ダイ（ｄｉｅ）と基板との間のフラックスは、完全に除去することが不可能である。したがって、生産されたデバイスの信頼性が低下する。

【0003】

先行技術の装置は、一般的にフラックスディスペンサ（ｆｌｕｘ ｄｉｓｐｅｎｓｅｒｓ）、リフロー炉（ｒｅｆｌｏｗ ｆｕｒｎａｃｅｓ）、フラックスワッシャ（ｆｌｕｘ ｗａｓｈｅｒｓ）などからなる。特定のはんだ材料は多くの場合、他のフラックス及び他のフラックス洗浄ケミストリ（ｃｈｅｍｉｓｔｒｙ）の使用を必要とする。これらの材料とケミカルなどの特性のために、先行技術の装置は、特定の材料と特定のケミストリ向けに構成しなければならない。先行技術に使用されてきたフラックスは処理装置によく付着されるので、装置の洗浄に手間がかかった。フラックスの使用は製造工程中に多くのケミカルの消費とメンテナンス（ｍａｉｎｔｅｎａｎｃｅ）が要求される。

【0004】

ある場合には、はんだを加熱し、ギ酸を注入し、ボイドを最小限に抑えるために、真空システムが利用され、真空システムはまた、はんだバンプまたははんだボールを形成する。はんだリフロー（ｒｅｆｌｏｗ）のための真空システムを利用する場合、熱伝達媒体（ｈｅａｔ ｔｒａｎｓｆｅｒ ｍｅｄｉａ）の不足などのいくつかの欠点がある。はんだの熱伝達係数（ｈｅａｔ ｔｒａｎｓｆｅｒ ｃｏｅｆｆｉｃｉｅｎｔ）が低く、表面の酸化物を減少させるために使用されるギ酸の濃度が低く、はんだバンプとはんだボールを形成するために対流（ｃｏｎｖｅｃｔｉｏｎ）による熱伝達を利用することができない。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、従来技術のこれらの欠点を改善することを目的とする。

【0006】

本発明はさらに、フラックス塗布と除去のために必要とする工程を最小化することを目的とする。

【0007】

本発明はさらに、省スペース、工程の最小化、一連の制御において一連の基板及びダイをロード、処理、アンロードするための製造装置の線形配列、効率の良いチップ処理のための線形配列を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明は、半導体材料上にはんだバンプとはんだ接合部（ｓｏｌｄｅｒ ｊｏｉｎｔｓ）を製造する方法に関する。

【0009】

一観点から見たプロセス（ｐｒｏｃｅｓｓ）は、少なくとも６つのインライン処理ステーションまたは位置を有する生産テーブル（ｐｒｏｄｕｃｔｉｏｎ ｔａｂｌｅ）、“未処理部品”のロードステーション、及び“処理部品”のアンロードステーションを構成する線形配列される連続的な基板部品の処理ステーションを有する処理システムを含み、ステーションはそれぞれ米国登録特許６８２７７８９、７００８８７９、７３５８，１７５に示されるメカニズムを含む。

【0010】

ここに開示される線形プロダクション（ｌｉｎｅａｒ ｐｒｏｄｕｃｔｉｏｎ）において、半導体基板のような処理されるべき予め組み立てられた材料部品（ａｐｒｅ−ａｓｓｅｍｂｌｅｄ ｍａｔｅｒｉａｌ ｃｏｍｐｏｎｅｎｔ）がそれぞれここにマージされ、前記米国登録特許６８２７７８９と７００８８７９の様々な観点及び実施形態に示されているような温度、圧力、雰囲気（ａｔｍｏｓｐｈｅｒｅ）を、個別に調節することができるように隣接して配置された一連のステーションの位置に提供するために部品が搬送されるように配列される。

【0011】

半導体チップまたはダイと基板のアセンブリのようなデバイスがロードされる最初のステーションは、本発明の一観点を定義する目的でロード／ロックステーション（Ｌｏａｄ／Ｌｏｃｋ ｓｔａｔｉｏｎ）に指定される。ロード／ロックステーションにおいて、垂直に隣接し予め組み立てられているがはんだは付けられていないダイと基板の組み合わせは、支持プレートにロードされ、継続的に現在の周辺大気圧で、ハウジングまたはチャンバ内の酸素の量を減らすために窒素によってパージされ密閉され、環境制御されたチャンバまたはハウジング（ａｎ ｅｎｃｌｏｓｅｄ ｃｌｉｍａｔｅ ｃｏｎｔｒｏｌｌｅｄ ｃｈａｍｂｅｒ）内に配置される。ロード／ロックチャンバにおいて、はんだパッドを有する基板と互いに整列されて隣接するように配置されたはんだバンプとは、一例として、熱エネルギーや超音波エネルギーなどにより予め付着されている。ウェハ／ダイがロードされたプレート（ｗａｆｅｒ／ｄｉｅ ｌｏａｄｅｄ ｐｌａｔｅ）は、ステーション＃１で指定される次の位置に搬送される。

【0012】

ステーション＃１において、約１５０〜２７０℃の温度で予熱されたチャンバ内に真空が提供され、閉じ込められた空気、水分、酸素、そして化学反応による副産物を除去するために約１０ミリトール（ｍｔｏｒｒ）〜３００トール（ｔｏｒｒ）程度の真空下で、約１０〜３００秒間、予め組み立てられた基板とチップまたはダイのアセンブリ（ｐｒｅ−ａｓｓｅｍｂｌｅｄ ｓｕｂｓｔｒａｔｅ ａｎｄ ｃｉｐ ｏｒ ｄｉｅ ａｓｓｅｍｂｌｙ）の部品に使用される特定のはんだの融点より低い温度に維持される。その後、ステーション＃１は部品の連接（ｊｕｎｃｔｕｒｅ）またはインターフェースにギ酸蒸気（ｆｏｒｍｉｃ ａｃｉｄ ｖａｐｏｒ）を提供するために、ギ酸蒸気と窒素のベント（ｆｏｒｍｉｃ ａｃｉｄ ｖａｐｏｒ ａｎｄ ｎｉｔｒｏｇｅｎ ｖｅｎｔ）を実行する。

【0013】

基板とチップまたはダイのアセンブリを含む支持プレートは、筐体ハウジング（ｅｎｃｌｏｓｕｒｅ ｈｏｕｓｉｎｇ）から下降し、その後、ステーション＃２で指定される次の位置または次のステーションに搬送される。ステーション＃２で、約１５０〜２７０℃の温度で予熱されたチャンバ内に真空が提供され、閉じ込められた空気、水分、酸素、そして化学反応の副産物を除去するために約１０ミリトール〜３００トール程度の真空下で、約１０〜３００秒間、予め組み立てられた基板とチップまたはダイのアセンブリの部品に使用される特定のはんだの融点よりも高い温度に維持される。その後、ステーション＃２は、部品の連接またはインターフェースにギ酸蒸気を提供するために、ギ酸蒸気と窒素のベントを実行する。

【0014】

これらのステーションにおける処理温度は、特定のプロセスの基板／半導体（ａ ｐａｒｔｉｃｕｌａｒ ｒｕｎ ｏｆ ｓｕｂｓｔｒａｔｅ／ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）に使用／要求される特定のはんだの特性に基づいて調節及び制御される。

【0015】

プレート上のチップまたはダイと基板のアセンブリは、支持プレートに設けられるメカニズムの適切に制御された線形の前進（ｐｒｏｐｅｒ ｃｏｎｔｒｏｌｌｅｄ ｌｉｎｅａｒ ａｄｖａｎｃｅｍｅｎｔ ｏｆ ｔｈｅ ｍｅｃｈａｎｉｓｍ）によって、ステーション＃２から次のステーション＃３のハウジングまたはチャンバ内に段階的に搬送される。ステーション＃３において、約１５０〜２７０℃の温度で予熱されたチャンバ内に真空が提供される。閉じ込められた空気、水分、酸素、そして化学反応の副産物を除去するために、約１０ミリトール〜３００トール程度の真空下で、約１０〜３００秒間、予め組み立てられた基板とチップまたはダイのアセンブリの部品に使用される特定のはんだの融点よりも高い温度に維持される。その後、ステーション＃３は、部品の連接またはインターフェースにギ酸蒸気を提供するためにギ酸蒸気と窒素のベントを実行する。

【0016】

プレート上のチップまたはダイと基板のアセンブリは、支持プレートに設けられるメカニズムの適切に制御された線形の前進（ｐｒｏｐｅｒ ｃｏｎｔｒｏｌｌｅｄ ｌｉｎｅａｒ ａｄｖａｎｃｅｍｅｎｔ ｏｆ ｔｈｅ ｍｅｃｈａｎｉｓｍ）によって、ステーション＃３から次のステーション＃４に段階的に搬送される。

【0017】

ステーション＃４の雰囲気は、ステーション＃１、＃２、＃３から始まったプロセスを継続する。ステーション＃４で、閉じ込められた空気、水分、酸素、そして化学反応の副産物を除去するために１０ミリトール〜３００トール程度の真空下で約１０〜３００秒間、約１５０〜２７０℃の温度で予熱されたチャンバ内に真空が提供され、ステーション＃４のチャンバにあるアセンブリは、予め組み立てられた基板とチップまたはダイのアセンブリを含む。その後、ステーション＃４は、部品の連接またはインターフェースにギ酸蒸気を提供するためにギ酸蒸気と窒素のベントを実行する。

【0018】

その後、基板とダイのアセンブリが置かれた支持プレートの移動を制御することによって、ステーション＃４のプレート上のチップまたはダイと基板のアセンブリはチャンバから下降し、隣接するはんだ溶融ステーション＃５まで適切な移動メカニズムによって段階的に線形に前進される。

【0019】

ステーション＃５の温度は、約１５０℃〜２７０℃の間の特定のピークの設定温度（ａ ｐａｒｔｉｃｕｌａｒ ｐｅａｋ ｓｅｔ ｔｅｍｐｅｒａｔｕｒｅ）に維持され、最終的に電気的に接続される基板とダイのアセンブリのために、チップまたはダイと基板のアセンブリは、約１０秒〜３００秒間特定のはんだ化合物（ｐａｒｔｉｃｕｌａｒ ｓｏｌｄｅｒ ｃｏｍｐｏｕｎｄ）の特性による要求に応じて、調節された方法で適切なはんだ溶融手段によって、適切なはんだ溶融温度よりも高い温度に加熱される。ステーション＃５のチャンバは、応力を調整するために、そして結合インターフェース（ｔｈｅ ｊｏｉｎｔ ｉｎｔｅｒｆａｃｅ）にギ酸蒸気を提供するために、真空に維持され、窒素にベントされる。

【0020】

そして、支持プレート上で結合されたチップまたはダイと基板のアセンブリは、基板とダイのアセンブリが置かれた支持プレートの移動を制御することによって、ステーション＃５から段階的に隣接する冷却ステーション＃６に搬送される。

【0021】

ステーション＃６の雰囲気はステーション＃５のプロセスを変更する。ステーション＃６からアセンブリを除去しかつステーション＃６に連続する次の製造工程のために、次の製造工程におけるロード／ロックステーションに移動する前に、現在の電気的／機械的に結合されたチップまたはダイと基板を一緒に接合するはんだを冷却する目的で、ステーション＃６の雰囲気は、適切な冷却配列（ａ ｐｒｏｐｅｒ ｃｈｉｌｌｉｎｇ ａｒｒａｎｇｅｍｅｎｔ）によって、約１０秒〜３００秒間、約２０℃〜３０℃の温度、室温または室温より低い温度に冷却される。

【0022】

この半導体処理の一連の熱処理部（ｓｅｒｉａｌ ｔｈｅｒｍａｌ ｐｒｏｃｅｓｓｉｎｇｐｏｒｔｉｏｎ）の最終段階は、基板アセンブリが順次に最終または基板アセンブリのアンロード／ロックステーション（ｔｈｅ ｆｉｎａｌ ｏｒ ｓｕｂｓｔｒａｔｅ ａｓｓｅｍｂｌｙ Ｕｎ−Ｌｏａｄ／Ｌｏｃｋ ｓｔａｔｉｏｎ）に搬送されたときに実行され、ここで結合されて処理されたチップまたはダイと基板のアセンブリまたは基板は、最後のチャンバの支持プレートからアンロードされる。

【0023】

前のチップまたはダイと基板のアセンブリが次のステーションに搬送された後、新しい未処理基板アセンブリは処理装置からステーション＃１〜＃５を通じて順次搬送（ａｄｖａｎｃｅ）するため、上流側のロード／ロックステーション（ｕｐｓｔｒｅａｍ Ｌｏａｄ／Ｌｏｃｋ ｓｔａｔｉｏｎ）から支持プレート上に置かれる。それぞれの基板アセンブリが次のインラインステーションまで段階的に下流に搬送されるため、このプロセスにおいて多くの基板アセンブリを同時に進めることができる。

【0024】

それぞれの特定のステーションの処理パラメータは、高鉛（ｈｉｇｈ ｌｅａｄ）、共晶（ｅｕｔｅｃｔｉｃ）、そして鉛フリーはんだ（ｌｅａｄ ｆｒｅｅ ｓｏｌｄｅｒ）を含むすべての特定のはんだを処理できるように設定される。

【0025】

システムの処理の詳細は次のとおりである。

【0026】

ロード／ロックステーション：基板上にあらかじめ付着された（はんだ付けなし）チップまたはダイは、内部の水分と酸素を除去するために室温で窒素ガスによってパージされるロードステーションまたはチャンバの支持プレートにロードされ、そこからステーション＃１で指定される第１工程ステーションに搬送される。

【0027】

ステーション＃１において、最初のチャンバをはんだの融点よりも低い温度まで予熱し、ステーション＃１に真空を提供し、その後、アセンブリインターフェースにある酸化物を除去するためにギ酸がチャンバをパージし、ギ酸蒸気を結合インターフェース（ｊｏｉｎｔ ｉｎｔｅｒｆａｃｅ）に充填するためにギ酸蒸気の混合物でチャンバを補充し、アセンブリをステーション＃２に搬送する。

【0028】

次のステーション＃２において、はんだの融点よりも高い温度に加熱し、チャンバ内に真空を提供し、酸化物の減少のためにギ酸蒸気によってチャンバをパージし、アセンブリを次のステーション＃３に搬送する。

【0029】

次のステーション＃３において、好ましくは、はんだの融点よりも高い温度に加熱し、チャンバ内に真空を提供し、酸化物の減少のためにギ酸蒸気によってチャンバをパージし、アセンブリを次のステーション＃４に搬送する。

【0030】

ステーション＃４において、１５０℃〜２７０℃の温度で、好ましくは、はんだの融点よりも高い温度に加熱し、チャンバ内に真空を提供し、酸化物の減少のためにギ酸蒸気によってチャンバをパージし、アセンブリを次のステーション＃５に搬送する。

【0031】

次のステーション＃５において、１５０℃〜２７０℃の間のピーク高温で、はんだの融点よりも高い温度に加熱し、ボイド（ｖｏｉｄ）を除去するためにチャンバに真空を提供し、アセンブリを次のステーション＃６に搬送する。

【0032】

ステーション＃６において、チャンバに真空を提供し、現在結合されたアセンブリを約２０℃〜３０℃に冷却して応力を調整し、ギ酸蒸気を結合インターフェースに提供するためにギ酸蒸気と窒素をベントし、アセンブリを最終の（アン）ロードロックステーションに搬送する。

【0033】

冷却されて完全に結合された基板アセンブリは、次のまたはアンロードロックステーションに搬送される間に室温の温度が提供され、線形に下流に移送され、冷却され、結合されたアセンブリは、現在結合された基板アセンブリ（ｎｏｗ ｊｏｉｎｅｄ ｓｕｂｓｔｒａｔｅ ａｓｓｅｍｂｌｙ）としてアンロードされる。

【0034】

高鉛（ｈｉｇｈ ｌｅａｄ）、共晶（ｅｕｔｅｃｔｉｃ）、そして鉛フリーはんだ（ｌｅａｄ ｆｒｅｅ ｓｏｌｄｅｒ）のリフローイング（ｒｅｆｌｏｗｉｎｇ）は、ギ酸の処理によって完了され、基板の配列は、大気圧の特定のステーションのチャンバ内にギ酸を注入することによって処理される。真空を提供してはんだリフローをおこなうとき、はんだ内部のボイド除去または最小化は、表面酸化物が減少し、はんだが溶けた後に行われる。

【0035】

しかし、本発明の鉛（ｌｅａｄ）、スズ（ｔｉｎ）、銅（ｃｏｐｐｅｒ）、銀（ｓｉｌｖｅｒ）及びインジウム（ｉｎｄｕｉｍ）のような表面酸化物を効果的に除去するために、ギ酸のような単一のケミカルが必要である。ギ酸は、銀とスズまたは銀と銅、そしてインジウムの化合物だけでなく、鉛とスズの化合物（ｌｅａｄ ａｎｄ ｔｉｎ ｃｏｍｐｏｕｎｄｓ）、共晶はんだ（ｅｕｔｅｃｔｉｃ ｓｏｌｄｅｒ）、そして鉛フリーはんだ（ｌｅａｄ ｆｒｅｅ ｓｏｌｄｅｒ）のような高鉛はんだの表面酸化物を除去するために使用される。

【0036】

例えば、スズ／銀（ＳｎＡｇ、ｔｉｎ／ｓｉｌｖｅｒ）などの鉛フリーはんだは２１７℃の溶融温度（ｍＴ）を有し、ギ酸反応温度は１８０℃〜２００℃である。これは本発明の方法に使用される。

【発明の効果】

【0037】

本発明で用いるように、複数の個別のチャンバが段階的に一列に配置される装置（ａ ｓｔｅｐｐｅｄ、ｉｎｄｅｐｅｎｄｅｎｔ、ｍｕｌｔｉ−ｃｈａｍｂｅｒ ｌｉｎｅ ａｒｌｙａｌｉｇｎｅｄ ｍａｃｈｉｎｅ）を使用することにより、表面上の水分の除去が容易に行なわれる。また、表面酸化物の除去またははんだバンプあるいははんだボールの内部ボイドの最小化も達成できる。

【0038】

大気圧以上の圧力でギ酸を供給することにより、大量のギ酸分子が酸化物の除去工程に利用される。アセンブリにおいてはんだを溶着する前に、真空を提供し、ギ酸蒸気の充填とベント（ａ ｆｏｒｍｉｃ ａｃｉｄ ｖａｐｏｒ ｃｈａｒｇｅ ａｎｄ ｖｅｎｔ）を提供することは非常に重要である。

【0039】

また、大気圧以上の圧力でギ酸を供給することにより、ケミカルの移送のためのメカニカルシステムを簡単に制御できる。利用される圧力によって、加熱システムは、基板または半導体のアセンブリに対して、均一で制御された加熱が可能である。大気圧下において、加熱システムからはんだへの熱伝達がより効率的である。これは、現代の半導体製造において基板のサイズがより大きくなり、システムの要求基準がより高くなったためである。

【0040】

大気圧以上で加熱と冷却の伝導がより効率的であるため、はんだバンプとボールジョイントの形成は改善された方法によって実行することができる。大気圧での初期加熱と冷却、そして高いまたは低い温度で連続した加熱と真空を供給することによって、ボイド内の圧力が表面にボイドを移動させる。このため、このようなボイドは容易に除去することができる。

【図面の簡単な説明】

【0041】

【図1】本発明の線形基板アセンブリの処理装置を示す斜視図である。

【図2】本発明のプロセスの第１段階を実行する際の、はんだ配列を有するチップまたはダイと基板の側面図である。

【図3】本発明のプロセスの第２段階を実行する際の、図２に示したものと同様のチップまたはダイと基板の側面図である。

【図4】図１の処理装置の側面図である。

【図5】本発明のヒータープレート及び関連するチャンバ構造のシャトル要素を示す線形熱処理システムを横方向に切断したチャンバの斜視図である。

【図6】本発明の線形配列された一連の下部ヒータープレートとシャトルの斜視図である。

【発明を実施するための形態】

【0042】

処理配列（ｐｒｏｃｅｓｓｏｒ ａｒｒａｎｇｅｍｅｎｔ）１０は、図１に示すように、一連の少なくとも６つの個別に密閉されたステーションチャンバと、最初のロード／ロックチャンバと、最終のアンロード／ロックチャンバと、を介して、予め組み立てられたチップまたはダイと基板のアセンブリＷを、連続的に処理する方法を提供する電子チップを備える。

【0043】

図１に示すように、線形のプロダクションステーション配列（ｌｉｎｅａｒ ｐｒｏｄｕｃｔｉｏｎ ｓｔａｔｉｏｎ ａｒｒａｎｇｅｍｅｎｔ）１０は、半導体基板アセンブリのような処理されるべき材料を、最初のロード／ロックステーションから番号が付けられ（例えば、＃１〜＃６）線形配列されて離隔される処理ステーションに、段階的に提供するよう配置する。一例として、前記米国登録特許６，８２７，７８９、７，００８，８７９に示されるメカニズムにおいて処理配列１０の様々な側面と実施形態からわかるように、それぞれのステーションは単独で温度、圧力、雰囲気（ａｔｍｏｓｐｈｅｒｅ）を制御することができる。処理チャンバまたはステーションを追加して提供することは、本発明の特定の観点に含まれる。

【0044】

本発明の特定の観点を定義するために、図２及び図３の半導体チップまたはダイと基板のアセンブリＷのようなデバイス（ｄｅｖｉｃｅ）は、図１の最初のステーションＬ１にロードされる。ロード／ロックステーションＬ１は、図２と図３に示すように、予め付着されたチップまたはダイ１４と基板１２のアセンブリの組み合わせが、搬送可能な支持プレート１６に適切にロードされ、処理配列１０に存在する周囲、または大気圧で密閉され環境制御されたチャンバまたはハウジング内において連続的に囲まれる。基板１２は、その上に予め配列されたはんだパッド１８を有し、チップまたはダイ１４は、表面に予め配列されたはんだバンプ２０を有し、これらは支持プレートが処理配列１０のロード／ロックステーションに移動する前に、例えば熱エネルギーや超音波エネルギーなどにより予め付着されている。

【0045】

チップまたはダイ１４と基板１２は、一般的にこのアセンブリプロセスにおいて、互いに約１０〜５００ミクロン（ｍｉｃｒｏｎｓ）の距離Ｄだけ離隔される。

【0046】

アセンブリＷは、ロード／ロック位置からステーション＃１の第１処理チャンバに搬送される。第１処理チャンバから適切な加熱手段Ｈによって、約１５０℃〜２７０℃の設定温度に予熱されたチャンバ内に真空が提供される。本発明の好ましい一実施形態によれば、加熱されたチャンバは、閉じ込められた空気、水分、酸素、そして化学反応による副産物を除去するために、約１０ミリトール〜３００トールの真空の下で、約１０〜３００秒間、予め組み立てられた基板とチップまたはダイのアセンブリＷの部品（ｃｏｍｐｏｎｅｎｔｓ）に使用される特定のはんだの融点よりも低い温度に維持される。それから、ステーション＃１は、部品（ｃｏｍｐｏｎｅｎｔ）の連接（ｊｕｎｃｔｕｒｅ）またはインターフェース（ｉｎｔｅｒｆａｃｅ）にギ酸蒸気を有するように適切な手段によってギ酸蒸気ＦＡの充填と、適切な手段によって窒素ベントＶを実行する。図２と図３に示すように、アセンブリＷは、適切な加熱手段Ｈによって約１５０℃〜２７０℃の設定温度（はんだの特性に応じて決まる）に加熱され、図３に示すギ酸ＦＡの充填と、図２に示すように外部への窒素ベントＶを実行する。

【0047】

基板とチップまたはダイのアセンブリＷを支持する支持プレート１６は、ステーション＃２で指定された次の位置またはその次のステーションに順次移動される。

【0048】

ステーション＃２で、約１５０℃〜２７０℃の温度に加熱されたチャンバＭに真空が提供される。本発明の一観点によると、閉じ込められた空気、水分、酸素、そして化学反応による生成物を除去するために、約１０〜３００秒間、約１０ミリトール〜３００トールの真空の下で、温度は予め組み立てられた基板とチップまたはダイのアセンブリＷに使用される特定のはんだの融点よりも高く維持される。それから、ステーション＃２は、部品（ｃｏｍｐｏｎｅｎｔ）の連接（ｊｕｎｃｔｕｒｅ）またはインターフェース（ｉｎｔｅｒｆａｃｅ）にギ酸蒸気を有するようにギ酸蒸気ＦＡの導入と、窒素ベントＶを実行する。

【0049】

これらのステーションの処理温度と雰囲気は、基板／半導体アセンブリの特定の工程のために使用または要求される特定のはんだ特性に基づいて調節及び制御される。

【0050】

図３に示すように、チャンバ内の雰囲気は、酸化物を除去するために、ギ酸ＦＡの蒸気と一緒にベントされる。また、チャンバ内の支持プレート１６上のチップまたはダイと基板のアセンブリＷは、図２のように、対流及び／または伝導によって調節される方式で約１５０℃〜２７０℃の温度に加熱される。ステーション＃２、＃３、＃４、＃５（そして本発明の他の観点ではまた他のチャンバ）の処理温度は、基板／半導体アセンブリの特定の工程に使用されるはんだの特性に基づいて調節及び制御される。

【0051】

プレート１６上のチップまたはダイと基板のアセンブリＷは、支持プレート１６を制御して移動することにより、ステーション＃２から段階的に次のステーション＃３に搬送される。

【0052】

ステーション＃３で、約１５０℃〜２７０℃の温度で予熱されたチャンバ内に真空が提供される。本発明の一観点によると、予め組み立てられた基板とチップまたはダイのアセンブリＷに使用される特定のはんだの融点よりも高く維持される。そして、閉じ込められた空気、水分、酸素、そして化学反応による生成物を除去するために、約１０〜３００秒間、約１０ミリトール〜３００トールの真空が提供される。それから、ステーション＃３は、その内部の部品（ｃｏｍｐｏｎｅｎｔ）の連接（ｊｕｎｃｔｕｒｅ）またはインターフェース（ｉｎｔｅｒｆａｃｅ）にギ酸蒸気を有するように、ギ酸蒸気ＦＡの導入と、窒素ベントＶを実行する。

【0053】

プレート１６上のチップまたはダイと基板のアセンブリＷは、支持プレート１６を制御して移動することにより、ステーション＃３から段階的に次のステーション＃４に搬送される。

【0054】

支持プレート１６が設けられるメカニズムの線形移動によって支持プレート１６上のチップまたはダイと基板のアセンブリＷは、ステーション＃３から次の段階であるステーション＃４に線形搬送される。

【0055】

ステーション＃４のチャンバで、予め組み立てられた基板とチップまたはダイのアセンブリＷは、本発明の一観点によると、使用された特定のはんだの溶融温度よりも高い設定温度に収容され、前記温度は約１５０℃〜２７０℃である。閉じ込められた空気、水分、酸素、そして化学反応による生成物を除去するために約１０〜３００秒間、約１０ミリトール〜３００トールの真空が提供される。

【0056】

それから、ステーション＃４は、その内部の部品（ｃｏｍｐｏｎｅｎｔ）の連接（ｊｕｎｃｔｕｒｅ）またはインターフェース（ｉｎｔｅｒｆａｃｅ）にギ酸蒸気を有するように、適切なギ酸ＦＡ蒸気の導入と、適切な窒素ベントＶを実行する。

【0057】

その後、支持プレート１６の段階的な線形搬送によって、プレート１６上のチップまたはダイと基板のアセンブリＷは、ステーション＃４から次の加熱ステーション＃５に搬送される。

【0058】

ステーション＃５の温度は、アセンブリＷの部品（ｃｏｍｐｏｎｅｎｔｓ）１８、２０の間に電気的に強い導電性メカニカル結合（ｍｅｃｈａｎｉｃａｌ ｊｏｉｎｔ）を生成するために、特定のはんだの溶融温度よりも高いピーク（ｐｅａｋ）の温度、一例として２１７℃よりも高い温度（ＳｎＡｇはんだの場合）に設定される。前記温度は電気的に接続された基板とダイのアセンブリを生成するための最後の加熱と溶融をともにするために、特定のはんだ化合物（ｃｏｍｐｏｕｎｄ）の特性に依存して、約１０〜３００秒の延長された時間の間、適切な加熱手段Ｈにより制御された方式で維持される。ステーション＃５のチャンバには、応力を調整するために、そしてギ酸蒸気を結合インターフェースから除去するために、真空が提供され、窒素がベントされる。

【0059】

続いて、アセンブリＷはステーション＃６に搬送される。

【0060】

ステーション＃６の雰囲気は、ステーション＃５の工程を変更する。ステーション＃６の雰囲気は、適切な冷却配列Ｃによって、約１０〜３００秒間、約２０℃〜３０℃の温度または室温以下の温度に冷却され、ステーション＃６から搬送（アンロード）及び次の製造プロセスのために、最終ロード／ロックステーションに搬送する前に、チップまたはダイと基板のアセンブリＷを接続するはんだを冷却する。

【0061】

結合されて処理されたチップまたはダイと基板のアセンブリＷが、最終チャンバからアンロードされる最終ロード／ロックステーションＬ２まで順次搬送されたとき、この半導体処理の一連の熱処理の最後のステップが実行される。それぞれ特定のステーションの処理パラメータは、高鉛（ｈｉｇｈ ｌｅａｄ）、共晶（ｅｕｔｅｃｔｉｃ、）そして鉛フリーはんだ（ｌｅａｄ ｆｒｅｅ ｓｏｌｄｅｒ）を含むすべての特定のはんだを処理することができるように設定される。

【0062】

上述した部品を処理するためのシステムは、図５に詳細に示されている。図５は、線形シリーズ（ｔｈｅ ｌｉｎｅａｒ ｓｅｒｉｅｓ）の密封可能なチッププロセスチャンバ（ｓｅａｌａｂｌｅ ｃｈｉｐ−ｐｒｏｃｅｓｓｉｎｇ ｃｈａｍｂｅｒ）１００が部分的に示されている。トレイは、複数のチップ１０４（チップまたはダイ１４に相当）が載置される支持トレイ１０２（支持プレート１６に相当する）を備える。（チップ）デバイスの支持トレイ１０２は、一般的に線形であり、下部ヒータープレート（ｂｏｔｔｏｍ ｈｅａｔｅｒ ｐｌａｔｅ）１１４の上部に支持されている。

【0063】

チャンバ１００は、下部ハウジングまたは下部カバー（ｌｏｗｅｒ ｈｏｕｓｉｎｇ ｏｒｂｏｔｔｏｍ ｃｏｖｅｒ）１１０とインナーカップ１１２で構成される。インナーカップ１１２は下方または下部ヒーター（ｌｏｗｅｒ ｏｒ ｂｏｔｔｏｍ ｈｅａｔｅｒ）１１４を囲む。下部ヒーター１１４は、図５の矢印Ｕで示すように、チャンバ１００の典型的な温度制御を越えて温度を精密に調節する必要がある場合、下部ヒーター１１４の垂直方向の移動距離を調節することによって、チップの処理温度を調節することができる。下部ハウジングまたは下部カバー１１０、インナーカップ１１２または下部ヒーター１１４は、下部処理チャンバ部１１６の下部フレームにより周辺部が支持される。下部処理チャンバ部１１６は、トレイが次のステーションまたはチャンバに順に移送されるとき、下部部品（ｌｏｗｅｒ ｃｏｍｐｏｎｅｎｔｓ）を下降させることができ、新しいトレイ１０２が中に移送されるときチップデバイスのトレイ（ｃｈｉｐ ｄｅｖｉｃｅ ｔｒａｙ）１０２に対して昇降させることができる。

【0064】

チャンバ１００は、チップデバイスのトレイ１０２の上部に配置された上部ヒータープレート（ｔｏｐ ｈｅａｔｅｒ ｐｌａｔｅ）を含み、図５に図示された固定された上部カバー１２０内に完全に囲まれる。温度センサーとヒーター線管１２２、１２４は、上部と下部カバー１２０、１１０を通じてそれぞれ延長される。

【0065】

チップデバイスのトレイ１０２とチップ１０４は、下部、上部またはその両方から加熱される。それぞれのヒータープレート１１４、１１８は、要求される加熱範囲まで調節され、下部ヒータープレート１１４は下部処理チャンバ部１１６に沿って垂直方向に調節できるので次のステーションのチャンバプロセス（ｐｒｏｃｅｓｓ）のためにチップデバイスのトレイ（ｃｈｉｐ ｄｅｖｉｃｅ ｔｒａｙ）１０２とチップ１０４を進入させることができる。上述したように、チャンバ１００は必要なプロセス（ｐｒｏｃｅｓｓ）に基づいて様々な温度に設定することができる。

【0066】

処理サイクルは、図６に示されている連続的なチャンバ（ｓｕｃｃｅｓｓｉｖｅ ｃｈａｍｂｅｒ）でデバイストレイ１０２を下流（ｄｏｗｎ ｓｔｒｅａｍ）に移送することを含む。隣接する一つのチャンバ１００から他のチャンバへの移動は、下部ヒーター１１４の垂直方向の位置と適切なチャンバの機能サイクリング（ｃｈａｍｂｅｒ ｆｕｎｃｔｉｏｎ ｃｙｃｌｉｎｇ）に影響を与える。弓状の支持リブ（ａｒｃｕａｔｅｌｙ ｓｈａｐｅｄ ｓｕｐｐｏｒｔ ｒｉｂｓ）１３６は、図６に示すように、フレームリム（ｆｒａｍｅ ｒｉｍ）１４０の一組の平行辺（ａ ｐａｉｒ ｏｆ ｐａｒａｌｌｅｌ ｓｉｄｅｓ）１３８から内側に曲がって延長される。弓状の支持リブ１４２は、図６に示すように平行辺１３８から一組の平行な端部材（ｐａｒａｌｌｅｌ ｅｎｄ ｍｅｍｂｅｒｓ）に向かって外側に曲がって延長される。支持リブ１３６、１４２は下部ヒーター１１４上の支持トレイ１０２を支持する。

【0067】

支持できるようにデバイストレイに配列された複数のセラミックチップを搬送するための特有の装置は、下部ヒーターの線形配列と上部ヒータープレートの配列の下を横切る。チップデバイスのトレイは、プロセスの不均一（ｉｒｒｅｇｕｌａｒｉｔｉｅｓ）と停止時間（ｄｏｗｎ ｔｉｍｅ）を最小にするとともに、高速移動シーケンス（ｒａｐｉｄ ｍｏｖｅｍｅｎｔ ｓｅｑｕｅｎｃｅ）を提供する。デバイストレイとその上のチップは線形装置の移動プロセス（ｔｈｅ ｓｈｕｔｔｌｉｎｇ ｐｒｏｃｅｓｓｅｓ）の間に独特な方法で断続的に（ｉｎｔｅｒｍｉｔｔｅｎｔｌｙ）支持される。

【符号の説明】

【0068】

１４ チップまたはダイ、
１６ 支持プレート、
１８ はんだパッド、
２０ はんだバンプ、
１００ チッププロセスチャンバ、
１０２ 支持トレイ、
１０４ チップ、
１２０ 上部カバー、
１２２、１２４ 温度センサーとヒーター線管。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】