特許 5780281 リミッタアンプ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5780281

(24)【登録日】2015年7月24日

(45)【発行日】2015年9月16日

(54)【発明の名称】リミッタアンプ回路

(51)【国際特許分類】

   H03F 3/08 20060101AFI20150827BHJP

   H03F 3/34 20060101ALI20150827BHJP

   H03F 3/45 20060101ALI20150827BHJP

【ＦＩ】

   H03F3/08

   H03F3/34 A

   H03F3/45 Z

【請求項の数】6

【全頁数】11

(21)【出願番号】特願2013-212849(P2013-212849)

(22)【出願日】2013年10月10日

(65)【公開番号】特開2015-76789(P2015-76789A)

(43)【公開日】2015年4月20日

【審査請求日】2013年11月6日

(73)【特許権者】

【識別番号】591230295

【氏名又は名称】ＮＴＴエレクトロニクス株式会社

(73)【特許権者】

【識別番号】301022471

【氏名又は名称】国立研究開発法人情報通信研究機構

(74)【代理人】

【識別番号】100082175

【弁理士】

【氏名又は名称】高田 守

(74)【代理人】

【識別番号】100106150

【弁理士】

【氏名又は名称】高橋 英樹

(74)【代理人】

【識別番号】100148057

【弁理士】

【氏名又は名称】久野 淑己

(72)【発明者】

【氏名】飯塚 初史

(72)【発明者】

【氏名】河野 誠

(72)【発明者】

【氏名】和田 尚也

【審査官】 柳下 勝幸

(56)【参考文献】

【文献】 特開２００９−０３８５５６（ＪＰ，Ａ）

【文献】 特開平０８−１６２８６０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ ３／０８

Ｈ０３Ｆ ３／３４

Ｈ０３Ｆ ３／４５

(57)【特許請求の範囲】

【請求項1】

正相入力信号と逆相入力信号とからなる差動入力信号を増幅する第１の差動増幅回路と、
前記第１の差動増幅回路の差動出力信号を増幅する第２の差動増幅回路と、
前記正相入力信号の直流成分と前記逆相入力信号の直流成分との電圧差に応じて前記第１の差動増幅回路の差動出力信号のＤＣオフセット電圧を調整する第１のオフセット調整回路と、
前記第２の差動増幅回路の差動出力信号の一方の信号の直流成分と基準電圧に応じて前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧を調整する第２のオフセット調整回路と、
前記第２の差動増幅回路の差動出力信号のどちらか一方に応じてリセットパルスを生成するリセットパルス生成回路と、
第１及び第２の初期値設定回路とを備え、
前記基準電圧が所定の値に調整され、前記第２のオフセット調整回路は、前記差動入力信号が入力された場合は前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加せず、前記差動入力信号が入力されていない場合は前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加し、
前記第１のオフセット調整回路は、
前記正相入力信号の直流成分を検出する第１のピーク検出回路と、
前記逆相入力信号の直流成分を検出する第２のピーク検出回路と、
前記第１のピーク検出回路の出力と前記第２のピーク検出回路の出力との電圧差を増幅する第３の差動増幅回路とを有し、
前記リセットパルスが生成された時に、前記第１の初期値設定回路は第１の初期化電圧で前記第１のピーク検出回路のピーク検出電圧を初期化し、前記第２の初期値設定回路は、第２の初期化電圧で前記第２のピーク検出回路のピーク検出電圧を初期化することを特徴とするリミッタアンプ回路。

【請求項2】

前記第１の初期化電圧は前記第２の初期化電圧より大きいことを特徴とする請求項１に記載のリミッタアンプ回路。

【請求項3】

前記リセットパルス生成回路は、
前記第２の差動増幅回路の差動出力信号のどちらか一方を入力する第１のローパスフィルタと、
前記第１のローパスフィルタの出力信号を入力する差動コンパレータと、
前記差動コンパレータの第１の出力信号を入力する第２のローパスフィルタと、
前記第２のローパスフィルタの出力信号と前記差動コンパレータの第２の出力信号を入力するＡＮＤ回路とを有することを特徴とする請求項１又は２に記載のリミッタアンプ回路。

【請求項4】

前記第１の初期値設定回路は、第１の初期電圧値発生部と、第１のスイッチとを有し、
前記第２の初期値設定回路は、第２の初期電圧値発生部と、第２のスイッチとを有し、
前記リセットパルスが生成された時には、前記第１のスイッチは前記第１の初期電圧値発生部の電圧値を選択して出力し、前記第２のスイッチは前記第２の初期電圧値発生部の電圧値を選択して出力し、
前記リセットパルスが生成されない時には、前記第１のスイッチは前記第１の初期電圧値発生部の電圧値を選択せず、出力を開放状態とし、前記第２のスイッチは前記第２の初期電圧値発生部の電圧値を選択せず、出力を開放状態とすることを特徴とする請求項１〜３の何れか１項に記載のリミッタアンプ回路。

【請求項5】

前記第１及び第２のピーク検出回路は、ダイオードと、前記ダイオードのカソードと接地の間に接続された容量とを有することを特徴とする請求項１〜４の何れか１項に記載のリミッタアンプ回路。

【請求項6】

前記第２の差動増幅回路の差動出力は飽和していることを特徴とする請求項１〜５の何れか１項に記載のリミッタアンプ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高速のバースト信号に対して優れた受信感度と応答特性を有するリミッタアンプ回路に関する。

【背景技術】

【0002】

高速データ伝送を可能とする光伝送システムとして、複数のデータ信号のパケットを時間多重する光伝送システムが知られている。このシステムにおいてバースト信号を受信するために光受信回路が用いられる。

【0003】

図１は従来の光受信回路を示す図である。フォトダイオード１００は微小な光信号を電流信号に変換する。トランスインピーダンスアンプ（TIA: Trans Impedance Amplifier）１０１は、この電流信号を電圧信号に変換増幅する。リミッタアンプ回路１０２は、トランスインピーダンスアンプ１０１の出力信号を一定振幅に増幅する。

【0004】

このような構成の光受信回路では、トランスインピーダンスアンプ１０１の差動出力の正相側ＩＰと逆相側ＩＮにそれぞれＤＣオフセットが生じる。入力信号のＤＣオフセットはトランスインピーダンスアンプ１０１の利得分だけ増幅される。ＤＣオフセットの大きさはトランスインピーダンスアンプ１０１の個体差により異なるが、ＤＣオフセットが大きい場合、リミッタアンプ回路のバースト応答性を劣化させ、良好な応答特性が得られないという問題がある。

【0005】

図２はＡＣ結合構成の従来の光受信回路を示す図である。トランスインピーダンスアンプ１０１とリミッタアンプ回路１０２の間に結合容量Ｃ１，Ｃ２が設けられている。これにより、図１の光受信回路のＤＣオフセットの影響を無くすことができる。図３は図２のリミッタアンプ回路の入力を示す図である。図３（ａ）（ｂ）のように結合容量Ｃ１，Ｃ２とリミッタアンプ回路１０２の入力インピーダンスで決まる時定数によりＤＣレベルが変化して、安定するまでに時間がかかるという問題がある。ここで図３（ｃ）（ｄ）は図３（ａ）（ｂ）の５００ｎｓ付近の時間幅を拡大したリミッタアンプ入力ＩＰ及びＩＮの時間応答波形を示す。オフセット調整回路を設けない従来のリミッタアンプ回路では、差動入力信号が入力されていない場合に正相出力信号と逆相出力信号のＤＣ出力レベルが等しくなり、無信号時にノイズが出力され、後段の受信装置の特性に影響が生じるという問題があった。

【0006】

これらの問題を改善するためのリミッタアンプ回路が提案された（例えば、特許文献１参照）。図４は改善された従来のリミッタアンプ回路を示す図である。差動増幅回路１１は、正相入力信号ＩＰと逆相入力信号ＩＮとからなる差動入力信号を増幅する。差動増幅回路１２，１３は、差動増幅回路１１の差動出力信号を増幅する。

【0007】

オフセット調整回路１４は、ピーク検出回路１５，１６と、差動増幅回路１７とを有する。ピーク検出回路１５は、正相入力信号ＩＰの直流成分を検出して保持する。ピーク検出回路１６は、逆相入力信号ＩＮの直流成分を検出して保持する。差動増幅回路１７は、ピーク検出回路１５，１６により検出した正相入力信号ＩＰの直流成分と逆相入力信号ＩＮの直流成分との電圧差を差動増幅回路１１に負帰還し、この電位差に応じて差動増幅回路１１の差動出力信号のＤＣオフセット電圧を調整する。

【0008】

オフセット調整回路１８は、ピーク検出回路１９と、差動増幅回路２０とを有する。ピーク検出回路１９は、飽和している差動増幅回路１３の差動出力信号の一方の信号の直流成分を検出して保持する。差動増幅回路２０は、ピーク検出回路１９により検出した差動増幅回路１２の差動出力信号の一方の信号の直流成分と基準電圧ＲＥＦとの電圧差を差動増幅回路１２に正帰還し、この電位差に応じて差動増幅回路１２の差動出力信号のＤＣオフセット電圧を調整する。

【0009】

基準電圧ＲＥＦは所定の値に調整されている。オフセット調整回路１８は、リミッタアンプ回路の入力に差動信号が入力された場合は差動増幅回路１３の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加せず、リミッタアンプ回路の入力に差動信号が入力されていない場合は差動増幅回路１３の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加する。このため、リミッタアンプ回路の入力に差動信号が入力されていない場合に正相出力信号と逆相出力信号のＤＣ出力レベルが等しくなるのを防ぐことができ、良好な応答特性を得ることができる。

【0010】

図５は図４のリミッタアンプ回路の入力信号応答特性のシミュレーション結果を示す図である。図５（ａ）はリミッタアンプ回路の入力信号を示す。入力信号は１０Ｇｂｐｓの１０（イチゼロ）の交番信号である。入力信号は無入力の状態から５ｎｓ後に３００ｍＶｐｐ（片側）を入力し、４５ｎｓ後に無入力状態とした後の７０ｎｓ後（パケット間隔２５ｎｓ）に２０ｍＶｐｐ（片側）を入力している。図５（ｂ）はその時のリミッタアンプの出力であるが、７０ｎｓ後のパケット信号は欠落してしまい出力されないという問題があった。図５（ｃ）（ｄ）は２０ｎｓ付近の時間幅を拡大したリミッタアンプの入力及び出力波形を、図５（ｅ）は７０ｎｓ付近の時間幅を拡大したリミッタアンプの入力波形を示す。

【0011】

この問題の原因、動作について以下に説明する。図６は光パケット信号の例を示す図である。送信側から受信側までの送信距離等によって光パケット信号１，２間で光強度の差が生じる。このため、無入力時間が短くなるほど、ピーク検出回路１５，１６のホールド容量は光パケット信号１の信号レベルを維持する。このため図４の構成では、図５に示したシミュレーション結果のようにプリアンブルビットが欠落して、応答性が劣化し、受信感度も低下するという問題があった。この動作について以下に説明する。

【0012】

図７はピーク検出回路の例を示す図である。ダイオード２１は入力端子ＩＮＰＫから入力された信号を整流して、ホールド容量２２に電荷をチャージする。ホールド容量２２はチャージされた電荷に相当する電圧を保持し、この電圧が出力端子ＯＵＴＰＫから出力される。ここで初期状態の場合（無信号時からパケット信号が入力される場合）、無信号時のホールド容量２２におけるホールド電圧はパケット信号に相当する電圧より低くなっているので、ダイオード２１には順方向の電圧が印加され、整流作用によりホールド容量２２に電荷がチャージされる。チャージに必要な応答時間はパケット信号が正常に受信できるようにダイオード２１とホールド容量２２の回路定数が適切に設計されている。

【0013】

一方、図６のように、あるパケット信号から次のパケット信号に遷移したときに光強度の差が大から小に遷移する場合、図７のピーク検出回路のダイオード２１のカソード側の電圧はホールド容量２２で保持された遷移前のパケット信号に相当する電圧となっており、ダイオード２１のアノード側の電圧は遷移後のパケット信号に相当する電圧となるので、ダイオード２１には逆方向の電圧が印加される。従って、ホールド容量２２の電圧は遷移後のパケット信号に相当する電圧まで、ディスチャージされる。ディスチャージの応答時間は容量値と差動増幅回路１７の入力抵抗及びダイオード２１の逆方向等価抵抗で決まり、チャージする場合に比べて大きな時間となる。このため、リミッタアンプ回路には適切なオフセット電圧が与えられないうちにパケット信号が入力されてしまい上記のようにプリアンブルビットが欠落して、応答性が劣化し、受信感度も低下する。

【先行技術文献】

【特許文献】

【0014】

【特許文献1】特開２００９−３８５５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0015】

図４のリミッタアンプ回路では、光パケット信号間で光強度の差が生じた場合、最初の光パケット信号入力終了後、適切なオフセット電圧が与えられないうちに次の光パケット信号が入力されてしまう。このため、プリアンブルビットが欠落して、応答性が劣化し、受信感度も低下するという問題がある。

【0016】

本発明は、上述のような課題を解決するためになされたもので、その目的は高速のバースト信号に対して優れた受信感度と応答特性を有するリミッタアンプ回路を得るものである。

【課題を解決するための手段】

【0017】

本発明に係るリミッタアンプ回路は、正相入力信号と逆相入力信号とからなる差動入力信号を増幅する第１の差動増幅回路と、前記第１の差動増幅回路の差動出力信号を増幅する第２の差動増幅回路と、前記正相入力信号の直流成分と前記逆相入力信号の直流成分との電圧差に応じて前記第１の差動増幅回路の差動出力信号のＤＣオフセット電圧を調整する第１のオフセット調整回路と、前記第２の差動増幅回路の差動出力信号の一方の信号の直流成分と基準電圧に応じて前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧を調整する第２のオフセット調整回路と、前記第２の差動増幅回路の差動出力信号のどちらか一方に応じてリセットパルスを生成するリセットパルス生成回路と、第１及び第２の初期値設定回路とを備え、前記基準電圧が所定の値に調整され、前記第２のオフセット調整回路は、前記差動入力信号が入力された場合は前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加せず、前記差動入力信号が入力されていない場合は前記第２の差動増幅回路の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加し、前記第１のオフセット調整回路は、前記正相入力信号の直流成分を検出する第１のピーク検出回路と、前記逆相入力信号の直流成分を検出する第２のピーク検出回路と、前記第１のピーク検出回路の出力と前記第２のピーク検出回路の出力との電圧差を増幅する第３の差動増幅回路とを有し、前記リセットパルスが生成された時に、前記第１の初期値設定回路は第１の初期化電圧で前記第１のピーク検出回路のピーク検出電圧を初期化し、前記第２の初期値設定回路は、第２の初期化電圧で前記第２のピーク検出回路のピーク検出電圧を初期化する。

【発明の効果】

【0018】

本発明により、高速のバースト信号に対して優れた受信感度と応答特性を有するリミッタアンプ回路を得ることができる。

【図面の簡単な説明】

【0019】

【図1】従来の光受信回路を示す図である。

【図2】ＡＣ結合構成の従来の光受信回路を示す図である。

【図3】図２のリミッタアンプ回路の入力を示す図である。

【図4】改善された従来のリミッタアンプ回路を示す図である。

【図5】図４のリミッタアンプ回路の入力信号応答特性のシミュレーション結果を示す図である。

【図6】光パケット信号の例を示す図である。

【図7】ピーク検出回路の例を示す図である。

【図8】本発明の実施の形態に係るリミッタアンプ回路を示す図である。

【図9】リセットパルス生成回路と初期値設定回路の動作を説明するための図である。

【図10】図８の回路を基本構成としたリミッタアンプ回路の入力信号応答特性のシミュレーション結果を示す図である。

【図11】図８の７０ｎｓ付近の拡大図である。

【発明を実施するための形態】

【0020】

図８は、本発明の実施の形態に係るリミッタアンプ回路を示す図である。フォトダイオード１００が光信号を電気信号に変換する。その電気信号をトランスインピーダンスアンプ１０１が増幅する。トランスインピーダンスアンプ１０１の差動出力信号をリミッタアンプ回路１０２が増幅する。

【0021】

リミッタアンプ回路１０２において、差動増幅回路１１が、正相入力信号ＩＰと逆相入力信号ＩＮとからなる差動入力信号を増幅する。差動増幅回路１２，１３が差動増幅回路１１の差動出力信号を増幅する。差動増幅回路１３の差動出力信号がリミッタアンプ回路１０２の正相出力信号ＯＰ及び逆相出力信号ＯＮとなる。

【0022】

オフセット調整回路１４は、正相入力信号ＩＰの直流成分と逆相入力信号ＩＮの直流成分との電圧差に応じて差動増幅回路１１の差動出力信号のＤＣオフセット電圧を調整する。具体的には、オフセット調整回路１４は、正相入力信号ＩＰの直流成分を検出して保持するピーク検出回路１５と、逆相入力信号ＩＮの直流成分を検出して保持するピーク検出回路１６と、ピーク検出回路１５の出力とピーク検出回路１６の出力との電圧差を増幅する差動増幅回路１７とを有する。

【0023】

ピーク検出回路１５，１６は、図７に示すようにダイオード２１と、ダイオード２１のカソードと接地の間に接続された容量２２とを有する。差動増幅回路１７は、ピーク検出回路１５，１６により検出した正相入力信号ＩＰの直流成分と逆相入力信号ＩＮの直流成分との電圧差を増幅して、差動増幅回路１１に与えるフィードフォワード系を構成し、この電圧差に応じて差動増幅回路１１の差動出力信号のＤＣオフセット電圧を調整する。

【0024】

オフセット調整回路１８は、ピーク検出回路１９と、差動増幅回路２０とを有する。ピーク検出回路１９は、飽和している差動増幅回路１３の差動出力信号の一方の信号の直流成分を検出して保持する。差動増幅回路２０は、ピーク検出回路１９の出力と基準電圧ＲＥＦとの電圧差を増幅する。このオフセット調整回路１８は、飽和している差動増幅回路１３の差動出力信号の一方の信号の直流成分と基準電圧ＲＥＦに応じて差動増幅回路１２の差動出力信号のＤＣオフセット電圧を調整する。基準電圧ＲＥＦは所定の値に調整されている。オフセット調整回路１８により正帰還ループを構成し、自動的に差動増幅回路１２のＤＣオフセット電圧を調整する。具体的には、オフセット調整回路１８は、リミッタアンプ回路１０２に差動入力信号が入力された場合は差動増幅回路１２の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加せず、差動入力信号が入力されていない場合は差動増幅回路１２の差動出力信号のＤＣオフセット電圧にＤＣオフセットを付加する。

【0025】

リセットパルス生成回路１０３は、差動増幅回路１３の差動出力信号の正相出力信号ＯＰを入力するローパスフィルタ２３と、ローパスフィルタ２３の出力信号を入力する差動コンパレータ２４と、差動コンパレータ２４の第１の出力信号を入力するローパスフィルタ２５と、ローパスフィルタ２５の出力信号と差動コンパレータ２４の第２の出力信号を入力するＡＮＤ回路２６とを有する。リセットパルス生成回路１０３は、差動増幅回路１３の差動出力信号の正相出力信号ＯＰに応じてリセットパルスを生成する。差動増幅回路１３の差動出力信号の逆相出力信号ＯＮを用いてリセット生成パルスを生成する場合は、差動コンパレータ２４の第１の出力信号をＡＮＤ回路２６へ、差動コンパレータ２４の第２の出力信号をローパスフィルタ２５へ入力することにより同様にリセットパルスを生成することができる。

【0026】

初期値設定回路１０４ａは抵抗Ｒａ１，Ｒａ２とスイッチＳＷａを有する。抵抗Ｒａ１，Ｒａ２は定電圧ＶＥＥとＧＮＤの間に直列に接続されている。初期値設定回路１０４ｂは抵抗Ｒｂ１，Ｒｂ２とスイッチＳＷｂを有する。抵抗Ｒｂ１，Ｒｂ２は定電圧ＶＥＥとＧＮＤの間に直列に接続されている。スイッチＳＷａ，ＳＷｂはＳＰＳＴ（Single pole Single Throw）である。

【0027】

抵抗Ｒａ１，Ｒａ２は初期化電圧ＶＡ１を生成する第１の初期電圧値発生部であり、抵抗Ｒｂ１，Ｒｂ２は初期化電圧ＶＡ２を生成する第２の初期電圧値発生部である。初期化電圧ＶＡ１はＶＡ１＝Ｒａ１・ＶＥＥ／（Ｒａ１＋Ｒａ２）で与えられ、初期化電圧ＶＡ２はＶＡ２＝Ｒｂ１・ＶＥＥ／（Ｒｂ１＋Ｒｂ２）で与えられる。

【0028】

リセットパルス生成回路１０３でリセットパルスが生成された時にはスイッチＳＷａ，ＳＷｂがオンとなり、スイッチＳＷａは初期化電圧ＶＡ１を選択して出力し、スイッチＳＷｂは初期化電圧ＶＡ２を選択して出力する。一方、リセットパルスが生成されない時には、スイッチＳＷａは初期化電圧ＶＡ１を選択せず、出力を開放状態とし、スイッチＳＷｂは初期化電圧ＶＡ２を選択せず、出力を開放状態とする。従って、初期値設定回路１０４ａ，１０４ｂの出力電圧（ＰＫｐ、ＰＫｎに与えられる電圧）はリセットパルスが生成された時だけＶＡ１，ＶＡ２となり、その他は開放状態である。

【0029】

これにより、リセットパルスが生成された時に、初期値設定回路１０４ａは初期化電圧ＶＡ１をピーク検出回路１５のホールド容量に与えてピーク検出電圧を初期化し、初期値設定回路１０４ｂは初期化電圧ＶＡ２をピーク検出回路１６のホールド容量に与えてピーク検出電圧を初期化する。その他の状態の時には、ピーク検出回路１５，１６のホールド容量電位は維持され、リミッタアンプ回路のオフセット調整機能がそのまま維持される。

【0030】

初期化電圧ＶＡ１，ＶＡ２を予め入力されるパケット信号強度の最小値より低い値に設定しておけば、図６の後段の光パケット信号２が入力されてもピーク検出回路１５，１６のダイオード２１は順方向状態となり、ダイオード２１の整流作用によりパケット信号に相当する電圧まで容量にチャージされるので、高速のバースト信号に対して優れた受信感度と応答特性を得ることができる。

【0031】

差動増幅回路１１はフィードフォワード回路であるため、初期化電圧ＶＡ１を初期化電圧ＶＡ２より大きくする。これにより、ＡＣ結合したパケット信号の先頭部は図３（ｃ）（ｄ）に示したＩＰ側のＤＣレベルを下げるように、ＩＮ側のＤＣレベルを上げるように働く。このため、ＶＡ１とＶＡ２を同電位に設定した場合よりもオフセット調整回路１４のオフセット電圧を早期に調整することができる。適切なＶＡ１を与えると図９（ｇ）のように次パケット信号の最小入力振幅に対して、差動増幅回路１２では適切なＤＣオフセット電圧が与えられるため、良好な応答特性が得られる。

【0032】

図９は、リセットパルス生成回路と初期値設定回路の動作を説明するための図である。ここでは初期値設定回路１０４ａを例にとって説明するが、初期値設定回路１０４ｂでも同様である。図９（ａ）は光パケット信号としてバースト信号が入力された時のリミッタアンプ回路の正相出力ＯＰの波形を示す。図９（ｂ）はローパスフィルタ２３通過後の出力波形を示す。ここで破線は次段のコンパレータの閾値レベルを示す。コンパレータの正相出力はローパスフィルタ２５を介して高周波成分が除去されて図９（ｃ）のような波形になり、逆相出力は図９（ｄ）のようになる。従って図９（ｃ）と図９（ｄ）の波形のＡＮＤ演算をすると、ＡＮＤ回路２６の出力には図９（ｅ）に示されるリセットパルスが得られる。

【0033】

図１０は、図８の回路を基本構成としたリミッタアンプ回路の入力信号応答特性のシミュレーション結果を示す図である。図１０（ａ）は図５（ａ）と同じ条件のリミッタアンプ回路の入力信号を示す。図１０（ｂ）はリミッタアンプ回路のＰＫｐ、ＰＫｎへ入力したリセットパルスの例である。このときのリミッタアンプの出力を図１０（ｃ）に示す。従来構成では、７０ｎｓ後のパケット信号が欠落となったが、オフセット調整回路１４を初期化するため、リミッタアンプ出力にパケット信号が出力される。図１１は、図８の７０ｎｓ付近の拡大図である。図１１（ａ）にリミッタアンプの入力を示し、図１１（ｂ）にリミッタアンプの出力を示す。パケット先頭部より良好な出力特性が得られる。

【0034】

以上説明したように、本実施の形態では、光入力パケット信号間に強度差があっても、リセットパルス生成回路１０３と初期値設定回路１０４ａ，１０４ｂによりピーク検出回路のホールド容量を初期化できる。このため、高速のバースト信号に対して優れた受信感度と応答特性を得ることができる。また、リミッタ（飽和）出力より、リセット生成しているため、光入力パワーに関係することなく、パケット信号が終了するときには常にリセット信号を生成することができる。さらにＡＧＣ（Auto Gain Control）機能がなく、オフセットを合わせて増幅（リミット）するため、バースト応答性（１０ｎｓ程度）に優れている。

【符号の説明】

【0035】

１１，１２，１３，１７，２０ 差動増幅回路、１４，１８ オフセット調整回路、１５，１６，１９ ピーク検出回路、２１ ダイオード、２２ 容量、２３，２５ ローパスフィルタ、２４ 差動コンパレータ、２６ ＡＮＤ回路、１０３ リセットパルス生成回路、１０４ａ，１０４ｂ 初期値設定回路、Ｒａ１，Ｒａ２ 抵抗（第１の初期電圧値発生部）、Ｒｂ１，Ｒｂ２ 抵抗（第２の初期電圧値発生部）、ＳＷａ，ＳＷｂ スイッチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】