特許 5780287 電子部品用パッケージ及び圧電デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5780287

(24)【登録日】2015年7月24日

(45)【発行日】2015年9月16日

(54)【発明の名称】電子部品用パッケージ及び圧電デバイス

(51)【国際特許分類】

   H01L 23/04 20060101AFI20150827BHJP

   H03H 9/02 20060101ALI20150827BHJP

【ＦＩ】

   H01L23/04 E

   H03H9/02 A

【請求項の数】9

【全頁数】22

(21)【出願番号】特願2013-262373(P2013-262373)

(22)【出願日】2013年12月19日

(65)【公開番号】特開2015-119081(P2015-119081A)

(43)【公開日】2015年6月25日

【審査請求日】2014年12月1日

(73)【特許権者】

【識別番号】000149734

【氏名又は名称】株式会社大真空

(74)【代理人】

【識別番号】100086737

【弁理士】

【氏名又は名称】岡田 和秀

(72)【発明者】

【氏名】中西 健太郎

(72)【発明者】

【氏名】松尾 龍二

(72)【発明者】

【氏名】古城 有果

【審査官】 原田 貴志

(56)【参考文献】

【文献】 国際公開第２０１１／１２５５１９（ＷＯ，Ａ１）

【文献】 特開２００６−００５０２７（ＪＰ，Ａ）

【文献】 特開２００９−１００３５３（ＪＰ，Ａ）

【文献】 特開２００２−２７０７０９（ＪＰ，Ａ）

【文献】 実開平０６−０２１２５１（ＪＰ，Ｕ）

【文献】 特開２００７−２９４６４９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／０４

Ｈ０３Ｈ ９／０２

(57)【特許請求の範囲】

【請求項1】

電子部品素子を保持するベースを少なくとも有する電子部品用パッケージであって、
ベース底面は、外部の回路基板に電気的に接続される端子電極を有し、
前記端子電極は、前記ベース底面の角部に対向する直線状の面取り部を有し、
前記面取り部は、基準線と為す面取り角度が、±１０°以内であり、
前記基準線が、前記ベース底面の前記角部と、前記端子電極の、前記ベース底面の中心点に近接する側の一辺の中央部とを結ぶ直線に対する垂線であって、前記面取り部を通る垂線である、
ことを特徴とする電子部品用パッケージ。

【請求項2】

前記端子電極上に、金属膜からなるバンプが積層一体形成され、前記バンプは、前記ベース底面の角部に対向する面取り部を有し、
前記バンプの面取り部は、バンプ用の基準線と為す面取り角度が、±１０°以内であり、
前記バンプ用の基準線が、前記ベース底面の前記角部と、前記端子電極の、前記ベース底面の中心点に近接する側の一辺の中央部とを結ぶ直線に対する垂線であって、前記バンプの面取り部を通る垂線である、
請求項１に記載の電子部品用パッケージ。

【請求項3】

前記バンプの前記面取り部が、直線状の面取り部であって、前記端子電極の前記面取り部の前記面取り角度と、前記バンプの前記面取り部の前記面取り角度とが、等しい、
請求項２に記載の電子部品用パッケージ。

【請求項4】

前記面取り角度が、±５°以内である、
請求項１ないし３のいずれかに記載の電子部品用パッケージ。

【請求項5】

前記ベース底面は、平面視矩形とされ、
前記ベース底面の一対の対向辺に沿って、前記端子電極が一対配置され、
各端子電極は、前記ベース底面の前記一対の各対向辺の両端の各角部にそれぞれ対向する前記面取り部をそれぞれ有する、
請求項１ないし４のいずれかに記載の電子部品用パッケージ。

【請求項6】

前記ベース底面の前記一対の対向辺にそれぞれ対応する前記ベースの両側面には、上下に延びるキャスタレーションがそれぞれ形成され、
前記各キャスタレーションには、前記各端子電極にそれぞれ連なる側面電極がそれぞれ形成される、
請求項５に記載の電子部品用パッケージ。

【請求項7】

前記キャスタレーションは、その開口幅が、前記端子電極の、前記ベース底面の前記対向辺の両端の各角部にそれぞれ対向する各面取り部の面取り方向に沿った各延長線が、前記ベース底面の前記対向辺とそれぞれ交差する両交差点間に収まるように形成される、
請求項６に記載の電子部品用パッケージ。

【請求項8】

前記ベースの上部開口を気密封止する蓋を備え、
前記ベースは、上下方向に複数層が積層された積層構造であって、
前記キャスタレーションは、前記ベースの前記複数層の内の少なくとも最上層における開口サイズが、残余の層における開口サイズに比べて小さい、
請求項６または７に記載の電子部品用パッケージ。

【請求項9】

前記請求項１ないし８のいずれかに記載の電子部品用パッケージと、
前記電子部品素子としての圧電振動素子とを、
備えることを特徴とする圧電デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表面実装型の電子部品用パッケージ及びそれを備える圧電デバイスに関する。

【背景技術】

【0002】

表面実装型の電子部品用パッケージは、電子機器等に用いられ、具体的には、水晶振動子や水晶フィルタ、水晶発振器などの表面実装型の圧電デバイスに用いられる。

【0003】

圧電デバイスでは、圧電振動片の表面に金属薄膜電極が形成され、この金属薄膜電極を外気から保護するために、電子部品用パッケージによって、圧電振動片が気密に封止されている。

【0004】

圧電デバイスが実装される回路基板には、加工の容易性とコスト的なメリットから、網目状のガラス繊維にエポキシ樹脂材を含浸させた、いわゆるガラスエポキシ基板が広く使用されている。また、この回路基板の電極パターン上部には、スクリーン印刷などの手法により、はんだペーストが塗布されている。そして、この回路基板の電極パターンに、上記圧電デバイスのパッケージの端子電極を重ね合わせた状態で搭載して、溶融炉（加熱炉など）にてはんだペーストを溶融させて回路基板上に圧電デバイスをはんだ接合する。

【0005】

しかしながら、パッケージと回路基板との間の熱膨張係数の差により、これらパッケージと回路基板とを接合するはんだに応力が生じ、クラックが発生することがある。特に、パッケージとしてアルミナ等のセラミック材料を用い、回路基板としてガラスエポキシ基板を用いた組み合わせ構成であって、さらに車載用などの耐熱用途向けに使用した場合、高温環境下で当該パッケージと回路基板とを使用するので、パッケージの熱膨張係数に対して回路基板の熱膨張係数が大きくなり、はんだから疲労破壊が生じやすくなる。

【0006】

このように、通常の温度環境ではそれほど問題にならなかったはんだクラックが高温環境では顕著に現れ、更に当該パッケージと回路基板とに衝撃が加わる場合、はんだクラック部分から剥離が生じるといった問題点があった。

【0007】

本件出願人は、かかる問題点を解決するための技術を既に提案している(例えば、特許文献１参照)。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００６−３２６４５号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

しかしながら、上記特許文献１では、パッケージの端子電極の面積を、パッケージ底面の面積に対して、特定の割合に規定することによって、はんだのフィレットの形成を促進して、回路基板との接合強度を高めるものである。このため、パッケージの端子電極の面積が、パッケージの底面の面積に対して、特定の割合に制約され、パッケージの小型化を図ると、端子電極の面積を小さくせざるを得ず、回路基板との接合面積が小さくなるという課題がある。

【0010】

本発明は上記課題を解決するためになされたもので、パッケージの端子電極の面積が、パッケージの底面の面積に対して特定の割合に規定されることなく、はんだクラックを抑制して電子部品用パッケージと回路基板の接合の信頼性を向上させることを目的とする。

【課題を解決するための手段】

【0011】

本件発明者は、上記目的を達成するために、鋭意研究を重ねた結果、電子部品素子を保持するベースの底面の端子電極の、前記ベースの底面の角部に対向する面取り部に着目し、この面取り部の面取り角度を、特定の角度範囲とすることによって、はんだクラックを効果的に抑制できることを見出し、本発明を完成した。

【0012】

すなわち、本発明の電子部品用パッケージは、電子部品素子を保持するベースを少なくとも有する電子部品用パッケージであって、ベース底面は、外部の回路基板に電気的に接続される端子電極を有し、前記端子電極は、前記ベース底面の角部に対向する直線状の面取り部を有し、前記面取り部は、基準線と為す面取り角度が、±１０°以内であり、前記基準線が、前記ベース底面の前記角部と、前記端子電極の、前記ベース底面の中心点に近接する側の一辺の中央部とを結ぶ直線に対する垂線であって、前記面取り部を通る垂線である。

【0013】

本発明の電子部品用パッケージは、少なくともベースを有するものであればよく、蓋は有していなくてもよい。

【0014】

本発明の好ましい実施態様では、前記端子電極上に、金属膜からなるバンプが積層一体形成され、前記バンプは、前記ベース底面の角部に対向する面取り部を有し、前記バンプの面取り部は、バンプ用の基準線と為す面取り角度が、±１０°以内であり、前記バンプ用の基準線が、前記ベース底面の前記角部と、前記端子電極の、前記ベース底面の中心点に近接する側の一辺の中央部とを結ぶ直線に対する垂線であって、前記バンプの面取り部を通る垂線である。

【0015】

本発明の好ましい実施態様では、前記バンプの前記面取り部が、直線状の面取り部であって、前記端子電極の前記面取り部の前記面取り角度と、前記バンプの前記面取り部の前記面取り角度とが、等しい。

【0016】

本発明の好ましい実施態様では、前記面取り角度が、±５°以内である。

【0017】

本発明の他の実施態様では、前記ベース底面は、平面視矩形とされ、前記ベース底面の一対の対向辺に沿って、前記端子電極が一対配置され、各端子電極は、前記ベース底面の前記一対の各対向辺の両端の各角部にそれぞれ対向する前記面取り部をそれぞれ有する。

【0018】

本発明の好ましい実施態様では、前記ベース底面の前記一対の対向辺にそれぞれ対応する前記ベースの両側面には、上下に延びるキャスタレーションがそれぞれ形成され、前記各キャスタレーションには、前記各端子電極にそれぞれ連なる側面電極がそれぞれ形成される。

【0019】

本発明の他の実施態様では、前記キャスタレーションは、その開口幅が、前記端子電極の、前記ベース底面の前記対向辺の両端の各角部にそれぞれ対向する各面取り部の面取り方向に沿った各延長線が、前記ベース底面の前記対向辺とそれぞれ交差する両交差点間に収まるように形成される。

【0020】

本発明の更に他の実施態様では、前記ベースの上部開口を気密封止する蓋を備え、前記ベースは、上下方向に複数層が積層された積層構造であって、前記キャスタレーションは、前記ベースの前記複数層の内の少なくとも最上層における開口サイズが、残余の層における開口サイズに比べて小さい。

【0021】

本発明の圧電デバイスは、本発明に係る電子部品用パッケージと、前記電子部品素子としての圧電振動素子とを備える。

【0022】

本発明によると、電子部品用パッケージを外部の回路基板に電気的に接続するためのベース底面の端子電極は、ベース底面の角部に対向する面取り部を有し、基準線と為す面取り角度を、±１０°以内、好ましくは、±５°以内とする場合、前記回路基板と前記端子電極とを接合するはんだ等の導電性接合材のクラックが、ベース底面の外周角部の近傍の最大応力がかかる箇所から発生し、ベースの底面の中心部の応力が最も小さい最小応力箇所へ向かって進展・進行する際に、その途中に形成した端子電極の面取り部によって、応力を効果的に分散させることができると共に、クラックの進行方向を屈曲させることができ、クラックの進展・進行を効果的に抑制することができる。

【0023】

また、端子電極上に、ベース底面の角部に対向する面取り部を有するバンプを形成することによって、導電性接合材に発生するクラックが、ベース底面の外周角部の近傍の最大応力箇所からベースの底面の中心部の最小応力箇所へ向かって進展・進行する際に、端子電極の面取り部と相まって端子電極上のバンプの面取り部によっても応力を効果的に分散させることができると共に、クラックの進行方向を屈曲させることができ、クラックの進展・進行を一層効果的に抑制することができる。

【0024】

更に、ベース側面のキャスタレーションの開口幅が、端子電極の、ベース底面の対向辺の両端の各角部にそれぞれ対向する各面取り部の面取り方向に沿った各延長線が、ベース底面の前記対向辺とそれぞれ交差する両交差点間に収まるように形成することによって、開口幅の大きなキャスタレーションが、端子電極の面取り部まで及んで、該面取り部が、応力を効果的に分散させることができず、応力が集中してクラックの進展・進行を効果的に抑制できないといった事態を回避することができる。

【0025】

更に、端子電極を、はんだ等の導電性接合材で回路基板に接続したときに、はんだの一部が、前記両交差点間に収まるように形成されたキャスタレーションの側面電極に這い上がってフィレットを形成するので、接合強度を高めることができると共に、フィレット形状の光学的な検査等が容易となる。

【0026】

また、キャスタレーションは、上下方向に複数層が積層されてなるベースの前記複数層の内の少なくとも最上層における開口サイズを、残余の層における開口サイズに比べて小さくすることによって、最上層であるベース上部を、蓋で封止する際に、封止面積を大きくして、封止強度を高めることができる一方、残余の層であるベース下部の側面には、側面電極に連なる開口サイズの大きなキャスタレーションを形成することができ、はんだ等の導電性接合材による電気的な接続を確実、強固に行うことができる。

【発明の効果】

【0027】

本発明によれば、ベース底面の角部に対向する特定の面取り角度を有する面取り部によって、回路基板と前記端子電極とを接合するはんだ等の導電性接合材のクラックが、ベース底面の外周角部の近傍の最大応力箇所からベース底面の中心部の最小応力箇所へ向かって進展・進行する際に、応力を効果的に分散させることができる共に、クラックの進行方向を屈曲させることができるので、クラックの進展・進行を効果的に抑制することができ、これによって、電子部品用パッケージと回路基板の接合の信頼性を向上させることができる。

【図面の簡単な説明】

【0028】

【図1】図１は本発明の一実施形態に係る圧電デバイスとしての水晶振動子の断面図である。

【図2】図２は図１の水晶振動子の底面図である。

【図3】図３は図１の水晶振動子の底面側から見た斜視図である。

【図4】図４は応力の分布によるはんだクラックの進行・進展方向を説明するための図である。

【図5】図５は面取り部の面取り角度を説明するための底面図である。

【図6】図６はシミュレーションで評価した各面取り角度を示す図である。

【図7】図７はシミュレーションモデルの全体を示す斜視図である。

【図8】図８はシミュレーションに用いた１／４シミュレーションモデルを示す斜視図である。

【図9】図９ははんだ部分の最大主歪みのコンター図（等高線図）である。

【図10】図１０はＸ座標方向に沿った主歪みのコンター図である。

【図11】図１１はＹ座標方向に沿った主歪みのコンター図である。

【図12】図１２は面取り角度θ毎のＸ座標方向に沿った主歪みの変化を示す図である。

【図13】図１３は面取り角度θ毎のＹ座標方向に沿った主歪の変化を示す図である。

【図14】図１４は面取り角度θ毎のＡ点近傍及びＢ点近傍の主歪みの平均値を示す図である。

【図15】図１５は図１４のＡ点近傍の主歪み平均値及びＢ点近傍の主歪み平均値の内、大きい方の主歪みの平均値をプロットした図である。

【図16】図１６は、シミュレーションで評価した他の面取り部を示す図である。

【図17】図１７はキャスタレーションの開口幅を説明するためのベースの底面図である。

【図18】図１８はシミュレーションで評価した開口幅が異なるキャスタレーションを示す図である。

【図19】図１９は図１８の開口幅が異なるキャスタレーションのはんだ部分の最大主歪みのコンター図（等高線図）である。

【図20】図２０は図１８の開口幅が異なるキャスタレーションのはんだ部分のＹ座標方向に沿った主歪みのコンター図である。

【図21】図２１は図２０のＡ−Ｂ間の主歪みの変化を示すである。

【図22】図２２は本発明の他の実施形態の水晶振動子の底面側から見た斜視図である。

【発明を実施するための形態】

【0029】

以下、本発明の実施形態を図面に基づいて詳細に説明する。本実施形態では、表面実装型の圧電デバイスとして、水晶振動子に適用して説明する。

【0030】

図１は、本発明の一実施形態に係る水晶振動子の断面図であり、図２は、その底面図であり、図３は、底面側から見た斜視図である。

【0031】

この実施形態の水晶振動子１は、図１に示すように、電子部品素子であるＡＴカット水晶からなる水晶振動片２と、この水晶振動片２を保持し、水晶振動片２を気密封止するパッケージ３とを備える。パッケージ３は、上部が開口した凹部を有し、水晶振動片２を収納保持するベース４と、ベース４に保持した水晶振動片２を気密封止する蓋５とを備えており、ベース４の開口部に蓋５が封止材６により接合されて、気密封止された内部空間２０が形成される。この内部空間２０に、水晶振動片２が、ベース４の電極パッド（図示せず）に導電性接着剤７などを用いて電気機械的に接合されている。

【0032】

ベース４は、アルミナ等のセラミック材料からなり、図１に示すように、底部４ａと、底部４ａの外周に沿って上方に延出した堤部４ｂとから構成された箱状に成形されている。このベース４は、セラミックを複数層積層して上部が開口した凹状に一体焼成してなる。

【0033】

また、平面視が略矩形のベース４の外周の４つの角部には、図２及び図３に示すように、内方へ窪んだキャスタレーション８〜１１が、ベース４の底面から上面にかけて形成されている。更に、前記キャスタレーション８と前記キャスタレーション１１との間のベース４の側面、及び、前記キャスタレーション９と前記キャスタレーション１０との間のベース４の側面には、内方へ窪んだ上下方向へ延びるキャスタレーション１２， １３が形成されている。このキャスタレーション１２，１３は、平面視が略矩形のベース４の対向する短辺の中央部分に形成されている。

【0034】

上下に延びるキャスタレーション１２ ，１３の下部、すなわち、ベース４の底面寄りの部分には、図３に示すように側面電極１４，１５（側面電極１５は図示省略）がそれぞれ形成されている。

【0035】

この側面電極１４，１５は、ベース４の底面に形成された一対の端子電極１６ ，１７にそれぞれ電気的に接続されており、この端子電極１６，１７が、外部の回路基板に導電性接合材として、例えば、はんだを用いて接続される。その際に、側面電極１４，１５が形成されたキャスタレーション１２，１３へのはんだの這い上がりによって接続状態を確認することができる。

【0036】

ベース４の底面の各端子電極１６，１７は、一対の対向する各短辺に沿って、互いに対向するように対称に形成された、いわゆる、対向２端子となっている。一方の端子電極１６は、一方の短辺の両側の２つの角部に対向する２つの面取り部１６₁，１６₂を有し、他方の端子電極１７は、他方の短辺の両側の２つの角部に対向する２つの面取り部１７₁．１７₂を有する。各面取り部１６₁，１６₂；１７₁．１７₂は、各端子電極１６，１７の各角部を、傾斜面で面取りした平面状の面取り部１６₁，１６₂；１７₁．１７₂となっている。

【0037】

各端子電極１６，１７は、上記の側面電極１４，１５に連なるキャスタレーション部分及び前記面取り部１６₁，１６₂； １７₁．１７₂を除いて平面視矩形である。各端子電極１６，１７の矩形の各短辺が、同じく平面視矩形のベース４の底面の長辺に対向し、各端子電極１６，１７の矩形の各長辺が、ベース４の底面の短辺に対向するように形成されている。

【0038】

各端子電極１６，１７上には、各端子電極１６，１７より僅かに平面積の小さくほぼ同形状、すなわち、平面視相似形状のバンプ１６Ｂ，１７Ｂがそれぞれ形成されている。各バンプ１６Ｂ，１７Ｂには、各端子電極１６，１７と同様に、ベース４の矩形の底面の４つの各角部にそれぞれ対向する面取り部１６₁Ｂ，１６₂Ｂ；１７₁Ｂ，１７₂Ｂがそれぞれ形成されている。バンプ１６Ｂ，１７Ｂの各面取り部１６₁Ｂ，１６₂Ｂ；１７₁Ｂ，１７₂Ｂは、端子電極１６，１７の各面取り部１６₁，１６₂；１７₁．１７₂と同様に、平面状である。

【0039】

これらバンプ１６Ｂ，１７Ｂは、端子電極１６，１７のメタライズ上部に同材質のメタライズ（タングステン、モリブデン等）をほぼ同形状で積層して一体形成されている。

【0040】

また、これら端子電極１６，１７とバンプ１６Ｂ，１７Ｂは、これらのメタライズ材料がベース４と一体的に焼成され、当該メタライズ上部にニッケルメッキが形成され、その上部に金メッキが形成されて構成されている。

【0041】

各端子電極１６，１７は、キャスタレーション１２，１３に形成された側面電極１４，１５を介してベース４の図１に示される内部空間２０の上記電極パッド（図示せず）と電気的に接続されている。

【0042】

この電極パッドに対して、水晶振動片２の引出電極（図示せず）が、例えば導電性接着剤７により導電接合され、ベース４に水晶振動片２が保持されている。この水晶振動片２の表裏面には、図示しない一対の励振電極と上記引出電極が形成されている。

【0043】

ベース４を気密封止する蓋５は、板状のアルミナ等のセラミック材料からなり、ガラス等の封止材６を用いて封止される。蓋５は、ベース４と同様に平面視矩形であるが、若干小さい形状となっている。

【0044】

上記構成を有するベース４の内部空間２０に水晶振動片２を収納保持し、蓋５にて水晶振動片２を密閉し、加熱炉による溶融接合などの手法により水晶振動片２の気密封止を行うことで水晶振動子、すなわち、電子部品用パッケージを用いた圧電デバイスの完成となる。

【0045】

完成品である水晶振動子は、例えば、ガラスエポキシ材からなる回路基板の電極パターンの上部に、はんだ等の導電性接合材を介して接合される。

【0046】

この実施形態では、はんだクラックの進展・進行を抑制して電子部品用パッケージと回路基板の搭載接合の信頼性を向上させるために、次にようにしている。

【0047】

電子部品用パッケージと回路基板との間の熱膨張係数差によってパッケージと回路基板とを接合する導電性接合材であるはんだに対して応力が生じた場合、図４に示すように、ベース４の底面の外周角部に近接する領域である最大応力箇所Ｓｍａｘからはんだクラックが発生することが多く、継続して同様の応力による影響を受けることで発生したはんだクラックが、ベース４の底面の中心部の最小応力箇所Ｓｍｉｎに向かって進展・進行する。そして最終的に端子電極１６，１７全体にはんだクラックが進行してパッケージと回路基板のはんだによる接合が剥離しまうことになる。

【0048】

このクラックの進展・進行を抑制するために、本件発明者は鋭意研究した結果、ベース４の角部に対向するように形成した端子電極１６，１７の面取り部１６₁，１６₂；１７_1,１７₂に着目し、これら面取り部１６₁，１６₂；１７_1,１７₂の面取り角度を、特定の角度範囲とすることが有効であることを見出した。この実施形態では、端子電極１６，１７と平面視が略相似形であるバンプ１６Ｂ，１７Ｂにも同様に面取り部１６₁Ｂ，１６₂Ｂ；１７₁Ｂ，１７₂Ｂを形成している。

【0049】

本件発明者は、はんだクラックを抑制する上で、効果的な面取り部を形成するために、有限要素法を用いた構造解析である、はんだクラックシミュレーションを行い、裏面の端子電極１６，１７の形状の違いによるはんだの歪差を検証し、面取り部の好ましい形状を求めた。

【0050】

図５は、はんだクラックシミュレーションを説明するためのベース４の底面図であり、この図５では、一方の端子電極１６のバンプ１６Ｂの一方の面取り部１６₁Ｂを代表的に示して説明する。

【0051】

このはんだクラックシミュレーションでは、バンプ１６Ｂの面取り部１６₁Ｂの面取り角度θを変更して実施した。このバンプ１６Ｂの面取り部１６₁Ｂの面取り角度θは、次にように規定した。

【0052】

すなわち、端子電極１６の内側端部の中心Ｏ１と、ベース４の底面の角部の頂点Ｖ１とを結ぶ直線Ｌ１に対する垂線であって、バンプ１６Ｂの面取り部１６₁Ｂを通る垂線を、バンプ用の基準線Ｌ２とする。端子電極１６の内側端部の中心Ｏ１は、平面視が略矩形の端子電極１６の対向する長辺の、ベース４の底面の中心Ｏに近接する側の長辺の中央点となっている。

【0053】

このバンプ用の基準線Ｌ２と、バンプ１６Ｂの面取り部１６₁Ｂの面取りした平面に沿った直線Ｌ３との為す角度θを、バンプ１６Ｂの面取り部１６₁Ｂの面取り角度とした。

【0054】

なお、図５は、面取り角度θを明示するための図であって、図５のバンプ１６Ｂの面取り部１６₁Ｂの実際の面取り角度θは、θ＝０°である、すなわち、面取りした平面に沿う前記直線Ｌ３は、前記バンプ用の基準線Ｌ２に一致するのであるが、面取り角度θを明示するために、敢えて直線Ｌ３を、面取りした平面に対して傾斜した直線として示している。

【0055】

はんだクラックシミュレーションでは、バンプ１６Ｂの面取り部１６₁Ｂの面取り角度θを変更すると共に、端子電極１６の面取り部１６₁についても、バンプ１６Ｂの面取り部１６₁Ｂと同様に、面取り角度θを変更した。端子電極１６の面取り部１６₁の面取り角度θは、端子電極１６の内側端部の中心Ｏ１と、ベース４の底面の角部の頂点Ｖ１とを結ぶ直線Ｌ１に対する垂線であって、端子電極の面取り部１６₁を通る垂線を、基準線Ｌ８とし、この基準線Ｌ８と、端子電極の面取り部１６₁の面取りした平面に沿った直線との為す角度θを、端子電極の面取り部１６₁の面取り角度とする。

【0056】

端子電極の面取り部１６₁の面取り角度θを規定する基準線Ｌ８、及び、バンプ１６Ｂの面取り部１６₁Ｂの面取り角度θを規定する基準線Ｌ２は、いずれも、端子電極１６の内側端部の中心Ｏ１と、ベース４の底面の角部の頂点Ｖ１とを結ぶ直線Ｌ１に対する垂線であって、互いに平行であり、端子電極１６の面取り部１６₁、及び、バンプ１６Ｂの面取り部１６₁Ｂをそれぞれ通る垂線である。各垂線Ｌ２，Ｌ８は、前記直線Ｌ１と、各面取り部１６₁，１６₁Ｂの面取りした平面に沿った各直線との交点を通る。

【0057】

この実施形態では、図５に示すように、端子電極１６の面取り部１６₁とバンプ１６Ｂの面取り部１６₁Ｂとは、面取りした平面が平行となるように面取り角度θを変更した。したがって、端子電極１６の面取り部１６₁とバンプ１６Ｂの面取り部１６₁Ｂとは、その面取り角度θは互いに等しい。

【0058】

このはんだクラックシミュレーションにおける面取り角度θの変更は、具体的には、図６（ａ）〜（ｆ）に示すように、端子電極１６の面取り部１６₁及びバンプ１６Ｂの面取り部１６₁Ｂの上記面取り角度θを、時計方向と反時計方向とに５°ずつそれぞれ変更し、最大１５°までについて、シミュレーションを実施した。

【0059】

シミュレーションに用いたモデル全体を、図７に示す。このシミュレーションモデルは、セラミックからなるベース４に、セラミックからなる蓋５が接合された電子部品用パッケージが、はんだ１８を用いてガラスエポキシ基板１９に実装されたものである。

【0060】

このシミュレーションモデルのサイズは、ベース４の底面のサイズが、3.2mm*2.5mmであり、端子電極１６，１７のサイズが、1.2mm*2.3mmであり、ガラスエポキシ基板１９のサイズが、6.0mm*5.0mm*1.6mmである。

【0061】

有限要素法を用いた構造計算では、図７に示すシミュレーションモデルの全体の１／４、すなわち、図７の破線で示すように、１つの角部を含む１／４の対称部分を用いた。図７の例では、１つの角部は、上記図２のキャスタレーション１１が形成された角部に対応する。

【0062】

荷重は、モデル全体に一様に＋１００℃を与えるものとし、＋２５℃を基準とした場合、＋１２５℃となるときの条件を計算した。すなわち、このクラックシミュレーションでは、熱加重条件を、室温(２５℃)を応力の出発点(応力フリー)とし、１２５℃まで熱加重をかけ、線形解析を実施した。

【0063】

１／４のシミュレーションモデルの拡大図である図８に示す各構成材料、すなわち、端子電極１６であるタングステン（Ｗ）、ベース４及び蓋５であるセラミック（Ceramics）、封止材６である封止ガラス（FlintGlass）、導電性接合材であるはんだ１８、及び、ガラスエポキシ基板１９であるＦＲ−４の物性値は、下記表１の値を使用した。

【0064】

【表1】

次に、シミュレーション結果について説明する。

【0065】

はんだクラックは、はんだ部に加わる歪変動に大きな影響を受けるため、はんだの最大主歪みに注目した。最大主歪みは、膨張方向に最大になるテンソル６成分を座標回転して合成した値である。

【0066】

図９は、はんだ部分の最大主歪のコンター図（等高線図）である。この図９は、上記図７，８の１／４のシミュレーションモデルのはんだ部分のみを示すものであり、このはんだ部分は、端子電極１６、及び、バンプ１６Ｂにそれぞれ対応する形状部分１６´，１６Ｂ´を有すると共に、キャスタレーション１２の部分に対応してはんだフィレット１２´が上方へ延びている。

【0067】

はんだの、端子電極１６の面取り部１６₂に対応する周辺部分１６₂´には、大きな主歪みが生じていることが分かる。

【0068】

面取り角度θを上記のように変更したときの主歪みを、次のようにして評価した。

【0069】

すなわち、上記の面取り角度θ毎に、図１０に示すように、端子電極１６の短辺方向であるＸ座標方向に沿った主歪みを、はんだの前記短辺方向の角部のＡ点を基準のＸ座標「０」として、ラインＬ４に示すように、Ａ点を含むその両側の複数の点について算出した。

【0070】

同様に、上記の面取り角度θ毎に、図１１に示すように、端子電極１６の長辺方向であるＹ座標方向に沿った主歪みを、はんだの前記長辺方向の角部のＢ点を基準のＹ座標「０」として、ラインＬ５で示すように、Ｂ点を含むその両側の複数の点について算出した。

【0071】

図１２に、面取り角度θ＝０°（基準）、＋１０°、＋１５°、−１０°、−１５°の各場合における、Ｘ座標方向に沿った主歪みの変化を示す。この図１２において、横軸(Ｘ座標)は、図１０のＡ点を基準のＸ座標「０」とし、ラインＬ４に沿う位置を示し、縦軸は、Ｘ座標方向に沿った主歪みを示す。

【0072】

また、図１３に、面取り角度θ＝０°（基準）、＋１０°、＋１５°、−１０°、−１５°の各場合における、Ｙ座標方向に沿った主歪の変化を示す。この図１３において、横軸(Ｙ座標)は、図１１のＢ点を基準のＹ座標「０」とし、ラインＬ５に沿う位置を示し、縦軸は、Ｙ座標方向に沿った主歪みを示す。

【0073】

図１２に示すように、Ｘ座標方向に沿った主歪みは、基準のＸ座標であるＡ点の近傍が比較的大きく、また、図１３に示すように、Ｙ座標方向に沿った主歪みは、基準のＹ座標であるＢ点の近傍が比較的大きい。

【0074】

そこで、上記の面取り角度θ毎に、基準のＡ点及びＢ点の近傍である、−０．０５〜＋０．０５の範囲におけるＸ座標方向及びＹ座標方向に沿った主歪の各平均値をそれぞれ算出した。

【0075】

図１４に、各面取り角度θ＝−１５°、−１０°、−５°、０°、５°、１０°、１５°のＡ点近傍のＸ座標方向に沿った主歪みの平均値、及び、Ｂ点近傍のＹ座標方向に沿った主歪みの平均値を示す。

【0076】

この図１４の各面取り角度θにおいて、Ａ点近傍のＸ座標方向に沿った主歪みの平均値、及び、Ｂ点近傍のＹ座標方向に沿った主歪みの平均値の内、主歪みが大きい方を抽出してプロットしたのが図１５である。

【0077】

図１５に示されるように、面取り角度θ＝０°に近づくにつれて主歪みの平均値が小さくなるとことが分かる。主歪みを小さくしてはんだクラックを抑制するためには、面取り角度θは、±１０°以内が好ましく、更に見好ましくは、面取り角度θは、±５°以内である。

【0078】

なお、ベース４の角部に対向するように形成した端子電極１６，１７及びバンプ１６Ｂ，１７Ｂの面取り部として、上記のような平面状の面取り部以外の、図１６(ａ)，(ｂ)に示すように、外方へ膨らんだ丸面(Ｒ形状)の面取り部１６₁−Ｒ，１６₁Ｂ−Ｒ、あるいは、内方へ窪んだ逆丸面(逆Ｒ形状)の面取り部１６₁−Ｒ´，１６₁Ｂ−Ｒ´についてもシミュレーションを行ったが、上記の平面状の面取り部に比べて、いずれも主歪みが大きくなることが確認された。

【0079】

このように本実施形態では、ベース４の底面の端子電極１６，１７及びバンプ１６Ｂ，１７Ｂの面取り部１６₁〜１６₄，１７₁〜１７₄；１６₁Ｂ〜１６₄Ｂ，の面取り角度θを、±１０°以内、好ましくは、±５°以内とすることによって、回路基板と端子電極１６，１７とを接合するはんだ等の導電性接合材のクラックが、ベース底面の外周角部の最大応力箇所から発生して、ベース底面の中心部の最小応力箇所へ向かって進展・進行する際に、前記面取り部１６₁〜１６₄，１７₁〜１７₄；１６₁Ｂ〜１６₄Ｂ，によって、応力を効果的に分散させることができると共に、クラックの進行方向を屈曲させることができるので、クラックの進展・進行を抑制することができる。

【0080】

以上は、ベース４の底面の端子電極１６，１７及びバンプ１６Ｂ，１７Ｂの面取り部１６₁，１６₂，１７_1,１７₂：１６₁Ｂ，１６₂Ｂ_,１７₁Ｂ_,１７₂Ｂの面取り角度θについての説明であるが、この実施形態では、更に、ベース４の側面に形成するキャスタレーション１２，１３の開口サイズを、次のように規定し、はんだクラックを一層効果的に抑制するようにしている。

【0081】

図１７は、ベース４の両側面に形成するキャスタレーション１２，１３のサイズを説明するためのベース４の底面図である。ここでは、一方のキャスタレーション１２に適用して説明するが、他方のキャスタレーション１３も同様である。

【0082】

この実施形態では、ベース４の底面の一方の短辺の両端の角部にそれぞれ対向する端子電極１６の面取り部１６₁，１６₂の面取り方向に沿った延長線Ｌ６，Ｌ７が、前記短辺とそれぞれ交差する各交差点を、Ｃ１，Ｃ２としたきに、前記短辺の中央部分に形成するキャスタレーション１２の開口幅Ｗ、すなわち、ベース４の側面におけるキャスタレーション１２の幅Ｗが、両交差点Ｃ１，Ｃ２間内に収まるようにしている。上記延長線Ｌ６，Ｌ７は、面取り部１６₁，１６₂の面取りした各平面に沿った直線である。

【0083】

このようにキャスタレーション１２を、端子電極１６の面取り部１６₁，１６₂の面取り平面に沿った延長線Ｌ５，Ｌ６と前記短辺との両交差点Ｃ１，Ｃ２間に収まるように形成することによって、以下に説明するように、はんだクラックを一層効果的に抑制することができる。

【0084】

すなわち、本件発明者は、図１８(ａ)〜(ｃ)に示すように、キャスタレーション１２の開口幅Ｗを、Ｗ１、Ｗ２、Ｗ３と異ならせた３種類のキャスタレーション１２ａ〜１２ｃを有するシミュレーションモデルについて、上記と同様のはんだクラックシミュレーションを行った。なお、面取り部１６₁，１６₂；
１６₁Ｂ，１６₂Ｂの面取り角度θは、いずれも基準の「０°」とした。開口幅Ｗ１、Ｗ２、Ｗ３は、開口幅Ｗ１が小さく（小）、開口幅Ｗ２が中程度（中）であり、開口幅Ｗ３が大きい（大）。

【0085】

図１８（ａ），（ｂ）に示される、開口幅Ｗ１，Ｗ２のキャスタレーション１２ａ，１２ｂは、いずれも開口幅Ｗ１，Ｗ２が、上記の両交差点Ｃ１,Ｃ２間にあるが、図１８（ｃ）に示される開口幅Ｗ３のキャスタレーション１２ｃは、その開口幅Ｗ３が、上記の両交差点Ｃ１,Ｃ２間よりも大きくなっている。

【0086】

図１９に、各開口幅Ｗ１，Ｗ２，Ｗ３のキャスタレーション１２ａ〜１２ｃについてのシミュレーション結果を示す。図１９（ａ）〜（ｃ）は、図１８(ａ)〜(ｃ)に示す３種類のキャスタレーション１２ａ〜１２ｃを有するシミュレーションモデルについてのはんだ部分の最大主歪みのコンター図（等高線図）である。

【0087】

図１９（ｃ）の円形の枠で示すように、キャスタレーション１２ｃの開口幅が大きいために、端子電極１６の面取り角度θに沿った面取り部が小さくなって、応力を十分に分散させることがてきず、主歪みが大きくなっている。

【0088】

図２０は、端子電極１６の長辺方向であるＹ座標方向に沿ったはんだの主歪みのコンター図であり、端子電極１６の短辺方向（Ｘ座標方向）の角部をＡ点とし、前記長辺方向（Ｙ座標方向）の角部をＢ点としている。

【0089】

このＡ−Ｂ間の主歪みの値をプロットすると、図２１に示すようになる。

【0090】

図２１に示されるように、開口幅Ｗ３が、上記の両交差点Ｃ１,Ｃ２間よりも大きいキャスタレーション１２ｃは、開口幅Ｗ１，Ｗ２が両交差点Ｃ１,Ｃ２間にあるキャスタレーション１２ａ，ｂに比べて、主歪みが、Ａ−Ｂ間の中間点からＢ点に近接するにつれて、大幅に大きくなっていることが分かる。

【0091】

上記実施形態では、ベース４の側面に形成されたキャスタレーション１２，１３の開口サイズは、上下方向同じであったけれども、本発明の他の実施形態として、キャスタレーション１２，１３の開口サイズを、上下方向で異ならせてもよい。

【0092】

図２２（ａ），（ｂ）は、キャスタレーション１２，１３の上部の開口サイズを、下部の開口サイズに比べて小さくした実施形態のベース底面の斜視図及びキャスタレーション１２部分の拡大図である。なお、図２２では、一方のキャスタレーション１２のみを示しているが、他方のキャスタレーション１３も同様である。

【0093】

図２２（ｂ）に示すように、キャスタレーション１２は、その上部１２₂が、側面電極１４が形成された下部１２₁に比べて、開口サイズが小さくなっている。

【0094】

この実施形態では、キャスタレーション１２の上部１２₂は、下部１２₁に比べて、開口幅、及び、開口の深さのいずれも小さくなっている。なお、開口幅または開口深さのいずれか一方のみを小さくしてもよい。

【0095】

ベース４は、上記のようにセラミック層が複数層積層されて構成されるが、キャスタレーション１２の開口サイズが小さい上部１２₂は、前記複数層の少なくとも最上層を含み、下部１２₁は、残余の層となっている。

【0096】

ベース４の上部には、図１に示すように、蓋５が接合されて気密に封止されるのであるが、この実施形態では、ベース４の側面に形成されるキャスタレーション１２，１３は、上部における開口サイズが小さいので、その分、封止面積が大きくなり、封止強度を高めることができる。

【0097】

一方、ベース４の側面に形成されるキャスタレーション１２，１３の下部、すなわち、側面電極１４，１５が形成されている部分は、キャスタレーション１２，１３の開口サイズが大きいので、導電性接合材であるはんだによる電気的な接続を確実、強固に行うことができる。

【0098】

上記実施形態では、端子電極１６，１７の面取り部１６₁〜１６₄，１７₁〜１７₄の面取り角度θと、バンプ１６Ｂ，１７Ｂの面取り部１６₁Ｂ，１６₂Ｂ_,１７₁Ｂ_,１７₂Ｂの面取り角度θは、互いに等しかったけれども、互いの面取り角度θを異ならせてもよい。

【0099】

また、端子電極１６，１７上のバンプ１６Ｂ，１７Ｂは、省略してもよい。

【0100】

上記実施形態では、水晶振動子に適用して説明したけれども、本発明は、水晶振動子に限らず、例えば、水晶フィルタや水晶発振器、その他の表面実装型の電子部品に適用できるものである。

【0101】

上記実施形態では、パッケージ３は、蓋５を備えていたが、本発明では、蓋５を省略してもよい。

【符号の説明】

【0102】

１ 水晶振動子
２ 水晶振動片
３ パッケージ
４ ベース
５ 蓋
８〜１１ キャスタレーション
１２，１３ キャスタレーション
１６，１７ 端子電極
１６₁〜１６₄ 面取り部
１７₁〜１７₄ 面取り部
１６Ｂ，１７Ｂ バンプ
１６₁Ｂ〜１６₄Ｂ 面取り部
１７₁Ｂ〜１７₄Ｂ 面取り部
１８ はんだ
１９ ガラスエポキシ基板

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図14】

【図15】

【図16】

【図17】

【図18】

【図21】

【図22】

【図9】

【図10】

【図11】

【図12】

【図13】

【図19】

【図20】