(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0008】
空間光変調(SLM)装置は、映像画像投影及びプリントのような画像化用途の広い領域において用いられている。代表的な空間光変調器には、液晶ディスプレイ(LCD)及びデジタルマイクロミラー装置(DMD)(登録商標)のような装置がある。代表的な空間光変調器は、表示表面に二次元画像を形成するように、入射光を操作する変調要素の二次元アレイを有する。LCDベースの装置は、そのアレイにおいて各々の光要素を変調するように光偏光特性を用いる。DMD(登録商標)ベースの装置は、個別の光要素を変調するように微細なマイクロミラーのアレイを用いる。空間光変調器アレイにおける各々の要素は、対応する駆動電圧レベルに応じて可変の光強度を示す。本発明の一実施形態においては、SLMアレイにおける各々の要素は表示画像の少なくとも1つの画素に対応する。
【0009】
図1は、本発明の複数の実施形態を実施するために適切である空間光変調器(SLM)アレイ500を有する例示としてのシステム100を示す図である。システム100は、光学システム400に結合されている少なくとも1つの光源301を有する。光学システム400は、リレー及び照明光学系300並びに投影光学系200を有する。光学系400は、少なくとも1つの空間光変調要素502のアレイ500を有する。本発明の実施形態にしたがって、アレイ500は、半導体ベースの反射光要素のアレイ502を有する。本発明の一実施形態にしたがって、SLMアレイ500は、光スイッチング要素502の2値パルス幅変調(PWM)アレイ500を有する。一実施形態においては、PWMアレイ500の要素502は、微小電気機械システム(MEMS)装置、例えば、デジタルマイクロミラー装置(DMD)(登録商標)を有する。
【0010】
エレクトロニクスサブシステム600は、SLMアレイ500に結合された出力及び映像信号601を受信するための入力を有する。エレクトロニクスサブシステム600は、アレイ500の駆動要素502にPWM信号を与えるように、入来する映像信号601を処理する。PWM信号は、映像信号601により与えられる画素値にしたがって、アレイ500の要素502の角度及び滞留時間を制御する。表示スクリーン499に表示される画素の特性、例えば、輝度は、対応するマイクロミラー要素502それぞれの滞留時間に関連付けられる。
【0011】
エレクトロニクスサブシステム600は、映像信号源(図示せず)から映像信号601を受信する。映像信号601は、表示装置499に投影されて表示されるべき映像画像に対応する映像画像データを有する。エレクトロニクスサブシステム600は映像信号601を処理し、駆動アレイ500に処理された映像信号602を供給する。
【0012】
光学システム400は、少なくとも1つのリレー及び照明光源300と、少なくとも1つの投影光学系部分200と、少なくとも1つの光源301とを有する。光源301からの光は、少なくとも1つのリレー光学的部分300を透過する。リレー光学的部分300からの光は、SLMアレイ500の光反射要素502に投影される。
【0013】
本発明の実施形態にしたがって、映像信号601が、種々の適切な映像信号源の少なくとも1つにより供給される。複数の実施形態のために用いられる適切な映像信号源は多過ぎて全部を挙げることができない。しかしながら、一部の実施例として、幾つか例を挙げると、DVD(Digital Versatile Disk)システム、セットトップボックス、包装用映像源、インターネット映像源、ケーブルテレビ映像源、衛星放送映像源、無線及び電話源等を有するが、それらに限定されるものではない。本発明の実施形態はデジタル映像中間システムを有し、映像源は映画、テレシネ、映像マスター等を有する。
【0014】
映像信号源に拘わらず、本発明の実施形態のための適切な映像信号は、特に、アナログ映像信号、デジタル映像信号、コンポーネント映像信号及びコンポジット映像信号を有する。適切な信号フォーマットは、特に、NTSC(National Television Standards Committee)フォーマット、PAL(Phase Alternate Lines)フォーマット及びPAL plus formatを有する。表示されるべき画像の画素に対応する画素値を与える何れの映像フォーマットは本発明の複数の実施形態で用いるために適切である。
【0015】
図2は、本発明の実施形態にしたがった
図1に示すエレクトロニクスサブシステム600の機能ブロックを示している。エレクトロニクスサブシステム600は映像信号601を受信するための受信器610を有する。受信器610は映像処理ユニット640に結合している。映像処理ユニット640はSLMアレイドライバ690に結合している。
【0016】
本発明の実施形態にしたがって、受信器610は入力において映像信号を受信する。本発明の例示としての実施形態においては、受信器610は映像信号601を復号化し、従来の映像信号受信及び復号化技術にしたがって、映像信号601のアナログからデジタルへの(A/D)変換、輝度−クロミナンス分離(Y/C分離)及びクロミナンス変調を実行する。
【0017】
本発明の実施形態にしたがって、映像処理ユニット640は、映像処理機能、例えば、従来技術にしたがって映像信号601の順次走査変換及び再サンプリングを更に与える。映像処理ユニット640はSLM装置ドライバ690に結合されている。SLM装置ドライバ690は、SLMアレイ500の駆動要素503に駆動信号を供給する。本発明の実施形態にしたがって、映像処理器は、映像信号601にしたがって、光を変調するように、アレイ500の駆動要素503におけるドライバ690で用いられる改善されたクロミナンス(2C)及び輝度(2Y)信号を供給する。
【0018】
映像処理ユニット640は画素群生成器680に結合された画素フィルタ320を有する。本発明の一実施形態においては、画素群生成器680は、所謂、“平滑画素”処理技術のための画素群を与える従来の装置である。本発明の一実施形態にしたがって、画素フィルタ320は、ここで説明する本発明の複数の実施形態にしたがって、画素処理機能を実施するように、映像処理ユニット640の処理器をプログラムすることにより実施される。本発明の他の実施形態は、ハードウェアにおいて画素フィルタ320の一部の機能を実施する一方、他の機能は、それらの他の機能を実行するためにプログラムされた処理器により実施される。しかしながら、当業者は、この実施形態を読むときに容易に理解することができるため、非常に多様なハードウェア及びソフトウェアの組み合わせで適切に本発明を実施することができる。それ故、本発明の画素フィルタは、1つの特定のハードウェア及び処理器構成に限定されない。
【0019】
本発明の一実施形態にしたがって、受信器部610は、映像信号601に基づいて画素フィルタ320に輝度(Y)信号620を供給する。本発明の一実施形態にしたがって、受信器部610は、映像信号601に基づいて画素フィルタ320にクロミナンス(C)信号649を供給する。
【0020】
本発明の一部の実施形態においては、映像信号処理器640は、例えば、色空間変換、ガンマ補正除去、誤差拡散、オンスクリーン表示能力、赤色、緑色及び青色(RGB)入力受信能力及びユーザ操作可能画像制御を有する更なる処理機能を与える。本発明の一実施形態においては、ドライバ690はフィールドプログラマブルゲートアレイ(FPGA)を有する。
【0021】
本発明の一実施形態においては、フィールドプログラマブルゲートアレイ(FPGA)690は、映像信号処理器640からRGB映像信号を受信し、PWM制御機能、画像再構成、ビットプレーン変換及び少なくともRGB映像信号の一部に基づくDMD駆動信号機能を制御する。本発明の実施形態にしたがって、システム600は、エレクトロニクスサブシステム600のためのメモリ622並びにタイミング及び制御回路621を更に有する。
【0022】
当業者が容易に理解することができるであろうように、処理器は、多様な構成及び性能でシステムに組み込まれることができる。ここで説明する本発明の回路、システム及び方法を実施する何れの処理器構成は本発明の範囲内にある。
【0023】
図3は、本発明の実施形態を示すブロック図である。表示スクリーン499は、画素のマトリクス450を有する画像を表示するようにSLMアレイ500に対して配置されている。マトリクス450は、少なくとも第1画素群410及び第2画素群430を有する(
図4にも示している)。本発明の他の実施形態にしたがって、マトリクス450は2つ以上の画素群を有する。本発明の実施形態にしたがって、マトリクス450を構成する画素数は、第1及び第2画素群410及び430を与えるために用いられるSLMアレイ500の要素502の数より多い。
【0024】
図3に示しているように、光源301からの光はリレー光学系サブシステム300を透過する。本発明の実施形態においては、光学系サブシステム300は色付きの光を供給するための手段を有する。本発明の一実施形態にしたがって、光学系サブシステム300は、赤色、緑色及び青色光を代わるがわる生成するカラーホイールを有する。本発明の代替の実施形態にしたがって、光源301は、赤色光源、緑色光源及び青色光源を有する。色付き光はアレイ500に投影され、アレイ500から反射される。アレイ500から反射される光は、投影光学系サブシステム200を介してディスプレイ499に供給される。
【0025】
アレイ500の要素502は、画素データ集合620により供給される画素値にしたがって駆動される。マトリクス450の各々の画素は入来する画素データ集合620の画素値に対応する。画素データ集合620は映像信号601に基づいて生成される。
図3においては、画素データ集合620は、文字AからOまでの配列により表される。
【0026】
画素処理器320は、画素データ集合620の画素値を調整し、調整された画素データ集合678を画素群生成器675に供給する。
図3においては、調整された画素データ集合678は、文字A′からO′までの文字の配列により表される。画素群生成器675は、調整された画素データ集合678を第1及び第2画素データ群(679及び680)に分離する。本発明の一実施形態においては、画素群生成器675は、“平滑画素”処理技術のような既知の画素処理技術にしたがって処理する。平滑画素処理にしたがって、入力画素データ集合、例えば620は、第1及び第2画素データ群に分離される。第1及び第2画素データ群は表示マトリクスを有する第1及び第2画素群を備えている。
【0027】
しかしながら、従来の画素処理技術は画素フィルタ320を有さず、又は、従来のシステムは調整された画素データ集合678を画素生成器675に供給しない。したがって、本発明にしたがったマトリクス450を有する第1及び第2画素群410及び430は、従来の平滑画素処理技術に対して著しい有利点を備えている。
【0028】
図4は、画素データ集合620、調整された画素データ集合678,画素データ群679及び680、画素群420及び430、並びに本発明の実施形態にしたがって画素マトリクス40の間の関係を示している。
図4に示すように、第1画素群420は、隣接画素412の行数h及び列数cとを有する。便宜上、単一指示器412は群410の個々の画素を表す。第2画素群430は隣接する個々の画素432の行数h及び列数cを有する。
【0029】
画素群410及び430は、互いから、例えば、距離dだけ離れて現れるように、表示スクリーン499に投影される。本発明の一実施形態においては、画素群410及び430は、表示スクリーン499表面についての面の実質的にX方向において互いから離れている。
【0030】
本発明の一実施形態においては、第2画素群430は、単一画素の高さの約半分に等しい距離だけ第1画素群410から離され表示される。それ故、結果として得られる画素マトリクス450は重なり合った画素を有する。換言すれば、第1画素群410からの個々の画素は第2画素群430からの個々の画素と重なり合う。
【0031】
本発明の一実施形態においては、SLM要素502は菱形形状の要素を有する。それ故、マトリクス450の画素は実質的に菱形形状の画素を有する(
図4に示す実施例)。しかしながら、他の画素形状、例えば、四角形の画素が知られていて、それは本発明の一部のアプリケーションに対して適切である。
【0032】
図3は、画素群410及び430について間隔を与えるための従来の手段の一実施例としての光学要素210を示している。光学要素210は、第1角度φ1でスクリーン499に画素集合410及び430の一を反射する。光学要素210は、続いて、第2角度φ2で他の画素集合を投影する。この技術は、SLM装置500における利用可能な要素502の数より多い表示画素を有するマトリクス450を与える有利点を有する。本発明の一実施形態においては、マトリクス450を構成する画素数は、SLM装置500の利用可能なマイクロミラー502の数の約2倍である。
【0033】
しかしながら、上記の技術は重なり合った画素を得る。重なり合った画素の各々からの光は結合する。それ故、所定の画素についての表示される輝度は、ときどき、画素データ集合620において与えられる輝度値に一致することができない。一部の場合には、重なり合った画素の表示輝度は意図された輝度より高い。他の場合には、重なり合った画素の表示輝度は意図された輝度より低い。
【0034】
本発明の実施形態にしたがって、画素データ集合620が画素フィルタ320に供給される。フィルタ320は修正画素データ集合を備えている。画素データ群679及び680は修正画素データ集合678から生成される。画素データ群679及び680の画素の画素値は、画素群410及び430のそれぞれを生成するように用いられる。表示される結合された画素群410及び430はマトリクス450を構成する。
【0035】
本発明の実施形態においては、画素フィルタ320は、次の図のように表される調整された例示としてのデータ集合678を備えている。
【0036】
A′B′C′D′E′
F′G′H′I′J′
K′L′M′N′O′
第1画素データ群679は、A′、C′、E′、G′、I′、K′、M′、O′でラベル付けされた画素データを有する。第2画素データ680は、B′、D′、F′、H′、J′、L′、N′でラベル付けされた画素データを有する。画素群410及び430は画素データ群679及び680のそれぞれに基づいて生成される。マトリクス410は第1画素群410及び第2画素群430を有する。
【0037】
マトリクス450の図から分かるように、第1画素群410からの画素は少なくとも一部が第2画素群430の画素と重なり合い、又はその逆のように重なり合う。例えば、第1画素群410におけるG画素位置は第2画素群430からのB、F、L及びH画素位置により重なり合わされる。このような重なり合いは、マトリクス410で表される画像の強度の歪みをもたらす。
【0038】
本発明の実施形態にしたがって、重なり合いによりもたらされる画素強度の歪みは、
図3、5及び7に示している画像改善フィルタ構成320により低減される。
【0039】
図5は、本発明の実施形態にしたがった画素フィルタ320の実施形態を示している。画素フィルタ320は、次の図に示すアレイhにしたがって、画素データ集合620のそれぞれの画素において動作する少なくとも1つの二次元フィルタを有し、
−α
−α β −α
−α
ここで、βは、強度歪みが取り除かれるようになっている画素データ集合620の画素に関連する変倍率であり、αは、強度歪みが取り除かれるようになっている画素データ集合620の画素と重なり合う画素についての変倍率である。
【0040】
特に、フィルタ320は、マトリクス450におけるそれぞれの画素と重なり合う画素の強度寄与を補償するには十分な量だけ、データ集合620のそれぞれの画素の強度値Iを調整する。例えば、
図4においては、画素データ集合620の画素Gの強度(I
G)は、表示マトリクス450における画素B(I
B)、F(I
F)、L(I
L)お及びH(I
H)と重なり合わせることによりもたらされる強度歪みが低減されるように、ある量(β)だけスケーリングされる。本発明の実施形態においては、次に示す関係にしたがった調整された画素G′は強度値I
G′を有する。
【0041】
I
G′=β(I
G)−α(I
H+I
L+I
B+I
F) (1)
ここで、βは、強度歪みが取り除かれるようになっている画素Gに関連する変倍率であり、αは、強度歪みが取り除かれるようになっている重なり合う画素に関連する変倍率である。
【0042】
本発明の実施形態にしたがって、βとαとの間の関係は、β=1+4αで与えられる。この関係はDC利得1を与える。しかしながら、本発明はこれに限定されるものではない。本発明の一実施形態においては、αは約+1/8であり、βは約3/2である。それらの例示としての変倍率を選択することにより、本発明の一部の実施形態において、DC利得1を与える一方、歪みを補償することが認識された。
【0043】
上記の実施例にしたがって、例示としてのデータ集合620についての画素データ及び調整されたデータ集合678は、次のように表される。
【0044】
A B C D E A′B′C′D′E′
F G H I J → F′G′H′I′J′
K L M N O K′L′M′N′O′
図5は、
図3に示す3つの同じフィルタ320a、320b、320cの一を表す例示としてのフィルタ構成320を示すブロック図である。フィルタ320は、成分映像信号620のそれぞれ赤色、緑色及び青色成分において各々の画素について上記の式(1)で示された関係を実施する。便宜上、1つのフィルタ320の動作が、例示としての画素Gに関して示される。
図4に示すような画素群410及び430の重なり合わせは、ここでは、説明のための実施例とみなされるものである。しかしながら、入来する画素集合620を構成する画素の各々は、画素を重なり合わすことによりもたらされる強度歪みを除去するように同じ方法で処理するために適切であることが理解できる。
【0045】
図5を参照するに、本発明の実施形態にしたがった画素フィルタ320が示されている。画素フィルタ320は遅延回路646を有する。遅延回路646は画素データ集合620の画素データを受信する。遅延回路646は、複数の画素についての画素データを実質的に同時に供給するように、受信画素データを遅延させる。
図5に示している実施例においては、遅延回路646は、加算器648に画素H、L、F及びBに(マトリクス450において重なり合う例示としての画素G)ついての画素データを供給する。同時に、遅延回路646は、第2スケーラ652に例示としての画素Gについてのデータを供給する。加算器648は、第1スケーラ651に画素H、L、F及びBについての画素値の和を表す出力を供給する。第1スケーラ651は、変倍された出力を与えるようにその出力に変倍率αを適用する。第2スケーラ652は、変倍された出力を与えるようにその入力に変倍率βを適用する。スケーラ651及び652の変倍された出力は減算器653により結合される。減算器653の差分出力は例示としての画素Gについての調整された値G′を表す。本発明の実施形態にしたがって、減算器653の差分出力はリミッタに任意に供給される。その場合、リミッタ654により供給される連続出力値は調整された画素データ集合678を有する。
【0046】
本発明の一実施形態にしたがって、第1スケーラ651についての変倍率は、第1調整器655により与えられる調整係数Xにより調整可能である。本発明の一実施形態にしたがって、第2スケーラ652についての変倍率は、第2調整器657により与えられる調整係数Yにより調整可能である。
【0047】
図6は、調整可能な変倍率を有する画素フィルタ320の実施形態を実施するための画素フィルタ制御回路700を示している。フィルタ制御回路700はルックアップテーブル150を有する。ルックアップテーブル150は、X154及びY156についての調整係数の複数の選択可能なXYの対を記憶する。そのルックアップテーブルの各々のXYの対は、ルックアップテーブル150のフィルタ制御設定152の一に対応する。
図6に示す実施例においては、例えば、0乃至7の8個の有効なフィルタ制御設定が与えられている。スカラーの調整係数X及びYを選択するように、8個の制御設定の一を表すフィルタ制御信号がテーブル150のフィルタ制御入力688に供給される。入力688により選択されるフィルタ制御設定に対応するXYの値の対が、第1及び第2調整器655及び657に調整係数X及びYを供給する。そのように、ルックアップテーブル150はスケーラ651及び652についての調整可能な変倍率を備えている。
【0048】
本発明の一実施形態においては、ルックアップテーブル150のX値及びY値は、変倍率α及びβの調整を可能にしながら、変倍率α及びβ間の所定の関係を維持する。本発明の一実施形態においては、α及びβ間の所定の関係は、次式により与えられる利得1の関係である。
【0049】
β=1+α
図7は、
図6に示すフィルタの一実施形態の更に詳細な図である。画素データ集合620を表す映像信号が全ライン遅延レジスタ803及び805に供給される。ライン遅延レジスタ803及び805は、本発明の一実施形態にしたがって表示された映像の全ラインにより映像信号を遅延する。この実施例のために、遅延レジスタ803及び805の遅延は、下の実施例により示される原理にしたがって選択される。例えば、画素Mについてのデータが入力620に供給されるとき、ライン遅延レジスタ805の出力及びライン遅延レジスタ803の出力はCである。
図7に示すように、ライン遅延レジスタ805、803の出力及びオリジナルの映像入力信号、例えば、Mは、遅延レジスタ807、809及び800の第2バンクにそれぞれ結合される。遅延レジスタ803及び800の出力は加算器812により加算される。加算器812の出力は加算器823の第1入力に供給される。
【0050】
加算器への第2入力823は次のように供給される。遅延要素809の出力は加算器811に供給される。遅延要素811の出力は加算器813の1つの入力に供給される。加算器813の他の入力は遅延要素807の出力により供給される。加算器813の和出力は加算器823への第2入力に結合される。
【0051】
上記実施例にしたがって、和H+L+B+Fが供給される。画素H、L、B及びFは、
図1のマトリクス450における画素Gと重なり合う画素である。この和は、画素Gと重なり合う画素の各々についての画素強度値の和を表す。和H+L+B+Fは、それ故、変倍率αにより変倍される。変倍は、次のような本発明の一実施形態において実施される。和H+L+B+Fは乗算器814に供給される。乗算器814は、乗算器の入力655で示されている第1乗算器Xにしたがって和H+L+B+Fを乗算する。乗算器655の出力は除算器651に供給される。
図7に示す実施形態においては、除算器651は出力又は入力655を32で除算する。それ故、加算器823からの和(H+L+B+F)出力は係数x/32だけ変倍され、ここで、32は定数であり、x/32は変倍率αを有する。例えば、
図7において、x=4である場合、α=4/32即ち1/8である。したがって、上記の実施例における画素についての変倍された和は(1/8)(H+L+B+F)である。
【0052】
同様に、第2変倍率βは、乗算器804にデータ値Gを供給することにより画素データ値Gに適用される。乗算器804の出力は1/8除算器652に供給される。それ故、Gは変倍率βを有する係数y/8だけ変倍される。減算器817は、変倍された画素強度データ値β(G)と重なり合う画素の強度値の変倍された和、即ち、(α)(H+L+B+F)との間の差を表す出力を与える。
【0053】
本発明の一実施形態においては、除算器817の出力はリミッタ654に供給される。リミッタ654は、画素強度値の範囲内に減算器817により与えられる差分値を維持する。本発明の実施形態にしたがって、種々の付加遅延レジスタ、例えば、819が、回路設定時間を可能にするように、
図7のフィルタ回路に備えられている。
【0054】
利得1の関係以外のβとαの間の種々の他の関係が可能であることを当業者は理解することができるであろう。テーブル600は、広範な種々の関係を実施するために適切である。それらの他の関係は、テーブル600におけるxyの対の適切な値を減算することにより容易に達成されることができる。有利であることに、それらの対は、特定の関係がそのテーブルにおけるx及びyの対の全ての値についてのβとαとの間で維持されるようにカスタマイズされることが可能である。
【0055】
本発明の一実施形態にしたがって、ルックアップテーブル150は、メモリ(図示せず)、例えば、半導体メモリにおいて実施される。その場合、メモリはx及びyの値を記憶する。メモリは、
図7のフィルタ645の入力x(655で示している)及びy(657で示している)のそれぞれに結合されたx及びyの出力を有する。x及びyの8個の対を有するルックアップテーブルの実施形態においては、xは、1/32におけるαの範囲が0乃至7/32の間でインクリメントされるように選択可能である。同じテーブルについて、yは、βが1/8のインクリメントにおいて1乃至15/8の範囲内にあるように選択可能である。
【0056】
当業者は、上記のフィルタがソフトウェア、ハードウェア及び/又はファームウェアの種々の組み合わせで実施可能であることを容易に理解することができるであろう。本発明の一実施形態にしたがって、ルックアップテーブルは電子メモリに記憶される。例えば、データ集合は、DLPシステムマイクロプロセッサに関連するバスレジスタ、RAM又は他のデータ記憶装置に記憶されることが可能である。また、本発明は、メモリの種類に関して限定されず、そのような値を記憶するために他の適切な方法が存在する。本発明の一実施形態においては、フィルタ制御値は、DLP表示システムを有するユーザ操作可能インターフェースを介してユーザによる選択が可能である。本発明の他の実施形態にしたがって、フィルタ制御値は、DLPシステムを制御するために備えられているシステムマイクロプロセッサ(図示せず)により自動調整される。
【0057】
更に、
図5及び7は本発明にしたがったフィルタの実施形態を表している一方、当業者は、本発明が特定の成分構成に限定されないことを認識することができるであろう。例えば、本発明の実施について、他のフィルタ構成を用いることが可能である。即ち、他のフィルタ構成が、重なり合う画素によりもたらされる強度歪みを少なくとも一部において補償するために画素強度を調整するように画素値における操作のために適切であり得る。更に、本発明の複数の実施形態において、β=1+4αを選択することが有利であるが、本発明はそのような値に関して限定的でない。β及びαの値は、本発明の複数の実施形態にしたがった関係及び他の値を有するように選択可能である。
【0058】
また、本発明の実施形態に関し、以下の項目を開示する。
【0059】
(付記1)空間光変調(SLM)要素を用いる表示システムにより与えられる画像において歪みを低減するための方法であって:
表示されるべき画像の画素に対応する画素値の集合を与える段階であって、前記集合を有する画素値の数は利用可能なSLM要素の数より多い、段階;
調整画素値の集合を与えるように前記画素値の少なくとも幾つかを調整する段階;
前記の調整画素値の集合から少なくとも第1画素集合及び第2画素集合を生成する段階;並びに
前記第1画素集合及び前記第2画素集合を有する画素のマトリクスとして前記画像を表示する段階であって、前記マトリクスの画素の数は前記SLM要素の数より多く、そして前記第1画素集合の画素の少なくとも1つは前記第2画素集合の画素の少なくとも1つと重なり合う、段階;
を有する方法であり、
前記調整する段階は、前記マトリクスの重なり合った画素のための画像歪みを補償するように前記画素値の集合の画素値を調整することにより実行される;
方法。
【0060】
(付記2)付記1に記載の方法であって、前記画素値の集合は輝度値を有する、方法。
【0061】
(付記3)付記1に記載の方法であって、前記画素値の集合はクロミナンス値を有する、方法。
【0062】
(付記4)付記1に記載の方法であって、前記調整段階は、第1変倍率βにしたがって前記画素値の集合のそれぞれの画素値を変倍する段階を有する、方法。
【0063】
(付記5)付記4に記載の方法であって、前記調整段階は、前記それぞれの画素値を重なり合わせる画素値の和を得る段階と、第2変倍率αにより前記和を変倍する段階とを更に有する、方法。
【0064】
(付記6)付記4に記載の方法であって、前記第1変倍率は調整可能である、方法。
【0065】
(付記7)付記5に記載の方法であって、前記第2変倍率は調整可能である、方法。
【0066】
(付記8)付記5に記載の方法であって、前記第1変倍率及び前記第2変倍率は式β=1+4αにしたがって関連付けられている、方法。
【0067】
(付記9)映像画像を表示するように空間光変調(SLM)要素のアレイを用いるシステムであって:
表示されるべき画像の画素に対応する画素値の少なくとも1つの集合を有する映像画像データ源であって、前記少なくとも1つの集合における画素値の数は前記アレイを有するSLM要素の数より多い、映像画像データ源;
前記の画素の少なくとも1つの集合を受信するように前記映像画像データ源に結合されたフィルタであって、該フィルタは調整された画素値の集合を与えるように前記少なくとも1つの集合において少なくとも1つの画素値を調整する、フィルタ;並びに
前記調整された画素値の集合を受信するように前記フィルタに結合された画素群生成器であって、該画素群生成器は、前記調整された画素値に基づいて、少なくとも第1画素群及び第2画素群を与える、画素群生成器;
を有するシステムであり、
前記SLM要素は、前記第1画素群及び前記第2画素群を有する画素のマトリクスとして前記画像を表示するように前記画素群生成器と協働し、前記マトリクスにおいて前記第1画素群の画素の少なくとも1つは前記第2画素群の画素の少なくとも1つと重なり合い;
前記フィルタは、前記重なり合った画素による画像歪みを補償するように重なり合った画素の画素値を調整する;
システム。
【0068】
(付記10)付記9に記載のシステムであって、前記フィルタは、第1及び第2変倍率にしたがって、画素値を変倍するために、少なくとも1つの第1及び第2スケーラを有する、システム。
【0069】
(付記11)付記10に記載のシステムであって、前記第1及び第2変倍率は調整可能である、システム。
【0070】
(付記12)付記9に記載のシステムであって、前記画素は菱形形状の画素を有する、システム。