特許 5786281 駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5786281

(24)【登録日】2015年8月7日

(45)【発行日】2015年9月30日

(54)【発明の名称】駆動回路

(51)【国際特許分類】

   H02M 1/08 20060101AFI20150910BHJP

【ＦＩ】

   H02M1/08 301A

【請求項の数】1

【全頁数】12

(21)【出願番号】特願2010-115200(P2010-115200)

(22)【出願日】2010年5月19日

(65)【公開番号】特開2011-244615(P2011-244615A)

(43)【公開日】2011年12月1日

【審査請求日】2013年4月19日

(73)【特許権者】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100100712

【弁理士】

【氏名又は名称】岩▲崎▼ 幸邦

(74)【代理人】

【識別番号】100095500

【弁理士】

【氏名又は名称】伊藤 正和

(74)【代理人】

【識別番号】100101247

【弁理士】

【氏名又は名称】高橋 俊一

(74)【代理人】

【識別番号】100098327

【弁理士】

【氏名又は名称】高松 俊雄

(72)【発明者】

【氏名】中西 良太

【審査官】 神山 貴行

(56)【参考文献】

【文献】 特開平０２−１５１２６１（ＪＰ，Ａ）

【文献】 特開平０８−００９６５９（ＪＰ，Ａ）

【文献】 特開平０５−２４４７６４（ＪＰ，Ａ）

【文献】 特開２００９−２７８８６３（ＪＰ，Ａ）

【文献】 米国特許第０６０９４０８７（ＵＳ，Ａ）

【文献】 特開平０８−２４２５９０（ＪＰ，Ａ）

【文献】 特開平０２−１９７２９３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ １／００〜１／４４

(57)【特許請求の範囲】

【請求項1】

一次巻線と、第１の二次巻線を有する１以上の二次巻線とを有し、前記一次巻線に駆動信号が印加されるフライバックトランスと、
前記フライバックトランスの第１の二次巻線から出力される信号によりオンオフ制御される第１スイッチング素子と、
前記第１スイッチング素子に直列に接続された第２スイッチング素子と、
前記フライバックトランスの第１の二次巻線の一端と前記第１スイッチング素子の制御端子との間に接続された第１コンデンサと、
第１ツェナーダイオードと第２ツェナーダイオードとが直列に接続され、前記第１コンデンサと前記第１スイッチング素子との接続点に前記第１ツェナーダイオードのカソードが接続され、前記フライバックトランスの第１の二次巻線の他端に前記第２ツェナーダイオードのカソードが接続された第１直列回路と、
前記第１の二次巻線とは逆向きに巻回される第２の二次巻線と、
前記第２の二次巻線の一端と前記第２スイッチング素子の制御端子との間に接続された第２コンデンサと、
第３ツェナーダイオードと第４ツェナーダイオードとが直列に接続され、前記第２コンデンサと前記第２スイッチング素子との接続点に前記第３ツェナーダイオードのカソードが接続され、前記フライバックトランスの第２の二次巻線の他端に前記第４ツェナーダイオードのカソードが接続された第２直列回路と、
を有し、
カソードが前記第１の二次巻線に接続され前記第１コンデンサの両端に並列に接続される第１ダイオードおよび／またはアノードが前記第２の二次巻線に接続され前記第２コンデンサの両端に並列に接続される第２ダイオードを備えることを特徴とする駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トランスを用いてスイッチング素子を駆動する駆動回路に関する。

【背景技術】

【0002】

図１７は従来の駆動回路の一例を示す回路図である。図１７において、パルス発生器Ｐ１で発生したパルス信号は抵抗Ｒ１とコンデンサＣ１とを介してトランスＴ１の一次巻線Ｎ１に供給される。トランスＴ１の二次巻線Ｎ２に発生したパルス信号は抵抗Ｒ２を介してＭＯＳＦＥＴからなるスイッチング素子Ｑ１に印加され、スイッチング素子Ｑ１がパルス信号に応じてオンオフ駆動される。

【0003】

ここで、二次巻線Ｎ２を直接、スイッチング素子Ｑ１に接続すると、パルス信号のオンデューティが例えば５０％である場合、パルス信号の最大値はスイッチング素子Ｑ１のしきい値Ｖｔｈを超えるため、スイッチング素子Ｑ１がオン動作する。しかしながら、パルス信号のオンデューティが５０％よりも大きく変化していくと、トランスＴ１の一次、二次巻線間の信号伝達波形は、交流信号のみの伝達波形となるため、パルス幅の大きさに比例してパルス信号の最大値が低下し、パルス信号の最大値がスイッチング素子Ｑ１のしきい値Ｖｔｈ未満となると、スイッチング素子Ｑ１がオン動作しなくなる。即ち、オンデューティが変化した場合には、パルス信号からなる駆動電圧が変化してしまう。

【0004】

特許文献１に記載された駆動回路は、上記課題を解決したものであり、図１８に特許文献１の駆動回路の一例を示し、図１９に特許文献１の駆動回路の動作波形を示す。この駆動回路は、制御部１０２からの駆動信号Ｖｓのオンデューティが増加すると、ＦＥＴＱ１１，ＦＥＴＱ１２経由でトランスの一次巻線ｎＮ１に印加する直流電源Ｖｃｃからの電圧Ｖｃ１３が増加し、二次巻線ｎＮ２の電圧ＶＴ２も増加する。即ち、二次巻線ｎＮ２の電圧ＶＴ２の最大値は一定値に保たれるので、スイッチング素子Ｑを容易に駆動することができる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００１−３４５１９４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、図１８に示す駆動回路では、第１駆動用電源電圧をデューティを検出して第２駆動用電源電圧に増加させるために、第１駆動用電源電圧と第２駆動用電源電圧との２つの駆動用電源電圧が必要であった。このため、電源部品が増加し、価格が高くなっていた。

【0007】

本発明の課題は、電源部品を減らし、安価な駆動回路を提供することにある。

【課題を解決するための手段】

【0008】

上記課題を解決するために、本発明の駆動回路は、一次巻線と、第１の二次巻線を有する１以上の二次巻線とを有し、前記一次巻線に駆動信号が印加されるフライバックトランスと、前記フライバックトランスの第１の二次巻線から出力される信号によりオンオフ制御される第１スイッチング素子と、前記第１スイッチング素子に直列に接続された第２スイッチング素子と、前記フライバックトランスの第１の二次巻線の一端と前記第１スイッチング素子の制御端子との間に接続された第１コンデンサと、第１ツェナーダイオードと第２ツェナーダイオードとが直列に接続され、前記第１コンデンサと前記第１スイッチング素子との接続点に前記第１ツェナーダイオードのカソードが接続され、前記フライバックトランスの第１の二次巻線の他端に前記第２ツェナーダイオードのカソードが接続された第１直列回路と、前記第１の二次巻線とは逆向きに巻回される第２の二次巻線と、前記第２の二次巻線の一端と前記第２スイッチング素子の制御端子との間に接続された第２コンデンサと、第３ツェナーダイオードと第４ツェナーダイオードとが直列に接続され、前記第２コンデンサと前記第２スイッチング素子との接続点に前記第３ツェナーダイオードのカソードが接続され、前記フライバックトランスの第２の二次巻線の他端に前記第４ツェナーダイオードのカソードが接続された第２直列回路とを有し、カソードが前記第１の二次巻線に接続され前記第１コンデンサの両端に並列に接続される第１ダイオードおよび／またはアノードが前記第２の二次巻線に接続され前記第２コンデンサの両端に並列に接続される第２ダイオードを備えることを特徴とする。

【発明の効果】

【0010】

本発明によれば、１つの駆動用電源電圧でスイッチング素子Ｑを駆動することができるので、電源部品を減らし、安価になる。また、起動時に、第１の二次巻線の電圧が負の場合、第１ダイオードに電流が流れ、第１コンデンサには殆ど充電されないので、第１コンデンサの電圧が第１ダイオードの順方向電圧にクランプされる。このため、起動時に第１スイッチング素子に印加される電圧も小さくなるので、誤オン期間を防止できる。

【図面の簡単な説明】

【0011】

【図1】実施例１の駆動回路の構成図である。

【図2】実施例１の駆動回路の動作波形を示す図である。

【図3】実施例１の駆動回路の二次巻線電圧が負の場合の電流ループを示す図である。

【図4】実施例１の駆動回路の二次巻線電圧が正の場合の各部の電圧を示す図である。

【図5】実施例１の駆動回路のトランスをフライバックトランスとした場合の例を示す図である。

【図6】図５に示す駆動回路の起動時のスイッチング素子Ｑ１のゲート−ソース間電圧Ｖｇｓ波形を示す図である。

【図7】図５に示す駆動回路の起動時の二次巻線Ｎ２とコンデンサＣ３の電圧波形を示す図である。

【図8】図５に示す駆動回路のコンデンサＣ３の充電後のトランスの二次巻線電圧波形を示す図である。

【図9】実施例２の駆動回路の構成図である。

【図10】実施例２の駆動回路の動作波形を示す図である。

【図11】実施例３の駆動回路の構成図である。

【図12】実施例３の駆動回路においてダイオードＤ１を設けない場合の各部の動作波形を示す図である。

【図13】実施例３の駆動回路においてダイオードＤ１を設けた場合の各部の動作波形を示す図である。

【図14】実施例４の駆動回路の構成図である。

【図15】実施例４の駆動回路の各部の動作波形を示す図である。

【図16】実施例５の駆動回路の構成図である。

【図17】従来の駆動回路の一例を示す構成図である。

【図18】従来の駆動回路の他の一例を示す構成図である。

【図19】図１８に示す従来の駆動回路の動作波形を示す図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施の形態の駆動回路を図面を参照しながら詳細に説明する。

【実施例1】

【0013】

図１は本発明の実施例１の駆動回路の構成図である。図１に示す駆動回路において、パルス発生器Ｐ１の両端には、抵抗Ｒ１とコンデンサＣ１とトランスＴ１の一次巻線Ｎ１が接続されている。一次巻線Ｎ１は、励磁インダクタンスＬ１を有する。トランスＴ１の一次巻線Ｎ１と二次巻線Ｎ２（第１の二次巻線に対応）とは、同相に巻回されている。

【0014】

トランスＴ１の二次巻線Ｎ２の一端には抵抗Ｒ３とコンデンサＣ３との並列回路の一端が接続され、この並列回路の他端はツェナーダイオードＺＮ１（第１ツェナーダイオードに対応）のカソードと抵抗Ｒ２の一端とが接続されている。抵抗Ｒ２の他端はＭＯＳＦＥＴ等からなるスイッチング素子Ｑ１（第１スイッチング素子に対応）のゲート（制御端子）が接続されている。

【0015】

ここで、抵抗Ｒ３は、駆動回路の電源オフ後のコンデンサＣ３の放電抵抗であり、省略しても構わない。

【0016】

ツェナーダイオードＺＮ１のアノードはツェナーダイオードＺＮ２（第２ツェナーダイオードに対応）のアノードに接続され、ツェナーダイオードＺＮ２のカソードは二次巻線Ｎ２の他端とスイッチング素子Ｑ１のソースとに接続されている。

【0017】

以上の構成によれば、パルス発生器Ｐ１からパルス信号（駆動信号に対応）が抵抗Ｒ１とコンデンサＣ１を介してトランスＴ１の一次巻線Ｎ１に印加されると、二次巻線Ｎ２には一次巻線Ｎ１との巻数比に応じた電圧が発生する。
二次巻線Ｎ２の電圧Ｖｎ２が負である場合には、電圧Ｖｎ２によりツェナーダイオードＺＮ２が導通すると、Ｎ２→ＺＮ２→ＺＮ１→Ｃ３→Ｎ２の経路で電流が流れ、コンデンサＣ３が充電される。このとき、コンデンサＣ３の充電電圧Ｖｃ３は、（Ｖｎ２−Ｖｚｎ２）となる。

【0018】

ここでは、ツェナーダイオードＺＮ１の順方向電圧Ｖｆは省略する。即ち、二次巻線Ｎ２の負電圧をツェナーダイオードＺＮ２でクランプするので、図２に示すように負電圧は一定の電圧波形となる。

【0019】

次に、二次巻線Ｎ２の電圧Ｖｎ２が正である場合には、図４に示すように、正の電圧Ｖｎ２にコンデンサＣ３の電圧Ｖｃ３が重畳されるため、スイッチング素子Ｑ１のゲート−ソース間の駆動電圧Ｖｇｓは、（Ｖｎ２＋Ｖｃ３）となり、図２に示す最大電圧となる。

【0020】

また、パルス発生器Ｐ１のパルス信号のオンデューティが最大であるときに、電圧（Ｖｎ２＋Ｖｃ３）がスイッチング素子Ｑ１を十分に駆動できる（即ち、しきい値Ｖｔｈを 超える）ように、ツェナーダイオードＺＮ２の降伏電圧を設定する。

【0021】

このように、実施例１の駆動回路によれば、１つの駆動用電源電圧を用いて、パルス信号のオンデューティが最大でもスイッチング素子Ｑ１を十分に駆動できるので、電源部品を減らし、安価な構成の駆動回路を提供できる。

【実施例2】

【0022】

次に、本発明の実施例２の駆動回路を説明する。まず、実施例２の駆動回路の説明に先立って、図５に示すように、実施例１の駆動回路のトランスをフライバックトランスとした場合の問題点について説明する。図１に示すトランスＴ１に対して、図５に示すトランスＴ１ａは、一次巻線Ｎ１と二次巻線Ｎ２とが逆相（巻線の巻始側（●）が一次側と二次側とで逆）に巻回されている。

【0023】

トランスＴ１ａの一次側のパルス信号のオンデューティを大きい状態で起動する場合、トランスＴ１ａの二次側ではパルス信号が反転するため、オンデューティは小さくなる。このとき、起動時の二次巻線Ｎ２の電圧Ｖｎ２とコンデンサＣ３の電圧Ｖｃ３は図７に示すようになる。

【0024】

スイッチング素子Ｑ１の駆動電圧であるゲート−ソース間の電圧Ｖｇｓは、（Ｖｎ２＋Ｖｃ３）となるため、図６に示すように、電圧に直流成分が重畳する期間が発生し、この直流成分が重畳された電圧がスイッチング素子Ｑ１のしきい値Ｖｔｈを超えると、電圧Ｖｇｓがしきい値Ｖｔｈを超えている期間、スイッチング素子Ｑ１がオンし続ける。図６に示すように、電圧Ｖｇｓがしきい値Ｖｔｈを超える期間、即ち、スイッチング素子Ｑ１が誤ってオンする期間（誤オン期間）が生じる。

【0025】

起動初期には、コンデンサＣ１の電圧は０Ｖであるため、トランスＴ１ａの１次側に入力されるパルスの電圧は、略一次巻線Ｎ１に印加される。このため、トランスＴ１ａの二次巻線Ｎ２には負側に大きな電圧が印加され、ツェナーダイオードＺＮ２が導通する。このため、コンデンサＣ３は、図５の矢印で示すＶｃ３の方向に充電される。

【0026】

コンデンサＣ３が充電されていくと、一次巻線Ｎ１の電圧は正負に変動して、二次巻線Ｎ２の電圧は、図８に示すように、正側の電圧Ｖ１×時間Ｔ１とによる積と、負側の電圧Ｖ２×時間Ｔ２とによる積とが等しくなる。このとき、二次巻線Ｎ２のオンデューティは小さいため、正側のピーク電圧は上昇し、ツェナーダイオードＺＮ１が導通する。すると、コンデンサＣ３は、図５に示した方向とは逆方向に充電されるため、図６及び図７に示すような波形となる。

【0027】

このように、図５に示す駆動回路は、誤オン期間が発生する。従って、図９に示す実施例２の駆動回路は、スイッチング素子Ｑ１の誤オン期間を防止するようにしたものである。図９に示す実施例２の駆動回路は、図１に示す構成に対して、さらに、コンデンサＣ３及び抵抗Ｒ３の並列回路にダイオードＤ１が並列に接続されている。ダイオードＤ１のカソードは、二次巻線Ｎ２の一端に接続され、ダイオードＤ１のアノードは、ツェナーダイオードＺＮ１のカソードに接続されている。

【0028】

実施例２の駆動回路によれば、起動時に、二次巻線Ｎ２の電圧が負の場合、Ｎ２→ＺＮ２→ＺＮ１→Ｄ１→Ｎ２の経路で電流が流れ、コンデンサＣ３には殆ど充電されないので、図１０（ａ）に示すように、起動時の電圧Ｖｃ３がダイオードＤ１の順方向電圧Ｖｆにクランプされて小さくなる。また、電圧Ｖｎ２は、ツェナーダイオードＺＮ２によりクランプされるので、図１０（ａ）に示すように、起動時に負の一定電圧となる。

【0029】

このため、電圧（Ｖｎ２＋Ｖｃ３）である電圧Ｖｇｓも小さくなり、電圧Ｖｇｓの各パルスの下限値を結ぶ包絡線波形の値がしきい値Ｖｔｈよりも小さくなるので、誤オン期間を防止できる。従って、起動時にスイッチング素子Ｑ１がオンし続けることがなくなる。

【実施例3】

【0030】

図１１は実施例３の駆動回路の構成図である。図１１に示す実施例３の駆動回路は、直列に接続されたローサイド用のスイッチング素子Ｑ２とハイサイド用のスイッチング素子Ｑ１とを駆動するために、トランスＴ２と、スイッチング素子Ｑ１用の二次側回路と、スイッチング素子Ｑ２用の二次側回路とを設けたことを特徴とする。

【0031】

トランスＴ２は、一次巻線Ｎ１と第１の二次巻線Ｎ２と第２の二次巻線Ｎ３とを有する。第１の二次巻線Ｎ２は、一次巻線Ｎ１とは逆相に巻回されている。第１の二次巻線Ｎ２の両端には、コンデンサＣ３と抵抗Ｒ３とダイオードＤ３との並列回路とツェナーダイオードＺＮ１とツェナーダイオードＺＮ２との直列回路が接続される。ツェナーダイオードＺＮ１とツェナーダイオードＺＮ２との直列回路には、抵抗Ｒ２とスイッチング素子Ｑ１のゲート−ソース間とが接続される。

【0032】

第２の二次巻線Ｎ３の両端には、コンデンサＣ４と抵抗Ｒ５との並列回路とツェナーダイオードＺＮ３とツェナーダイオードＺＮ４との直列回路が接続される。ツェナーダイオードＺＮ３とツェナーダイオードＺＮ４との直列回路には、抵抗Ｒ６とスイッチング素子Ｑ２のゲート−ソース間とが接続される。

【0033】

ここで、抵抗Ｒ３及びＲ５は、駆動回路の電源オフ後のコンデンサＣ３及びＣ４の放電抵抗であり、省略しても構わない。

【0034】

なお、一次巻線と二次巻線の比率は、一次巻線側の駆動回路の電源電圧からスイッチング素子Ｑ１，Ｑ２のゲート電圧を十分駆動できる値に決定されるため、任意の巻数比となる。ハイサイドのオンデューティは５０％未満である。
図１２は実施例３の駆動回路においてダイオードＤ１を設けない場合の各部の動作波形を示す図である。図１２（ａ）はハイサイドのコンデンサＣ３の電圧Ｖｃ３、第１の二次巻線Ｎ２の電圧Ｖｎ２の各波形を示し、図１２（ｂ）はローサイドのコンデンサＣ４の電圧Ｖｃ４、第２の二次巻線Ｎ３の電圧Ｖｎ３の各波形を示し、図１２（ｃ）はスイッチング素子Ｑ１，Ｑ２のゲート波形を示す。

【0035】

図１３は実施例３の駆動回路においてダイオードＤ１を設けた場合の各部の動作波形を示す図である。図１３（ａ）はハイサイドの電圧Ｖｃ３、Ｖｎ２の各波形を示し、図１３（ｂ）はローサイドの電圧Ｖｃ４、Ｖｎ３の各波形を示し、図１３（ｃ）はスイッチング素子Ｑ１，Ｑ２のゲート波形を示す。

【0036】

実施例３の駆動回路においても、実施例２の駆動回路の動作と同様に、ハイサイドにおいて、起動時にダイオードＤ１が導通することで、コンデンサＣ３の充電電圧がダイオードＤ１でクランプされて、直流成分の重畳が抑制される。このため、図１３（ａ）に示すように、起動後のハイサイドの電圧Ｖｃ３、Ｖｎ２は低くなるため、スイッチング素子Ｑ１の誤オン期間を防止できる。

【0037】

また、第１の二次巻線Ｎ２と第２の二次巻線Ｎ３とは、電磁的に結合しているので、ローサイドの電圧Ｖｃ４、Ｖｎ３は、ハイサイドの電圧Ｖｃ３、Ｖｎ２の影響を受けることから、ダイオードＤ１でクランプされて、直流成分の重畳が抑制される。このため、図１３（ｂ）に示すように、起動後のローサイドの電圧Ｖｃ４、Ｖｎ３は低くなる。

【実施例4】

【0038】

図１４は実施例４の駆動回路の構成図である。図１３に示す実施例３の駆動回路は、ダイオードＤ１をハイサイドのコンデンサＣ３に並列に接続したが、図１４に示す実施例４の駆動回路は、ダイオードＤ２をローサイドのコンデンサＣ４に並列に接続したことを特徴とする。

【0039】

第２の二次巻線Ｎ３は、第１の二次巻線Ｎ２とは逆相に巻回され、第２の二次巻線Ｎ３の一端には、ダイオードＤ２のアノードが接続され、ダイオードＤ２のカソードは、ツェナーダイオードＺＮ３のカソードに接続されている。

【0040】

このように実施例４の駆動回路によれば、ツェナーダイオードＺＮ３の降伏電圧を十分に小さい値に設定すると、起動初期にダイオードＤ２が導通した場合に第２の二次巻線Ｎ３の電圧ＶＮ３がツェナーダイオードＺＮ３に印加されて、ツェナーダイオードＺＮ３が導通する。

【0041】

ツェナーダイオードＺＮ３が導通すると、第２の二次巻線Ｎ３の電圧ＶＮ３はツェナーダイオードＺＮ３の電圧と同等となる。このとき、第１の二次巻線Ｎ２の電圧ＶＮ２は、第２の二次巻線Ｎ３との巻数比に応じた電圧となる。例えば、トランスＴ２の一次巻線Ｎ１の巻数ｎ１と第１の二次巻線Ｎ２の巻数ｎ２と第２の二次巻線Ｎ３の巻数ｎ３との巻数比を、１：１：１とする。

【0042】

ツェナーダイオードＺＮ３が導通したとき、第２の二次巻線Ｎ３の電圧ＶＮ３とツェナーダイオードＺＮ３の電圧Ｖｚｎ３と第２の二次巻線Ｎ２の電圧ＶＮ２とが等しくなる。

【0043】

このとき、ツェナーダイオードＺＮ２の降伏電圧がツェナーダイオードＺＮ３の降伏電圧以上となるようにツェナーダイオードＺＮ２を選定することにより、起動初期にツェナーダイオードＺＮ２が導通しなくなり、コンデンサＣ３は充電されなくなる。

【0044】

従って、実施例３の駆動回路においても、実施例２の駆動回路で説明したように、コンデンサＣ３をダイオードＤ１でクランプした場合と同様の効果が得られるので、直流重畳が発生しなくなり、スイッチング素子Ｑ１の誤オン期間を防止することができる。

【0045】

図１５は実施例４の駆動回路においてダイオードＤ２を設けた場合の各部の動作波形を示す図である。図１５（ａ）はハイサイドの電圧Ｖｃ３、Ｖｎ２の各波形を示し、図１５（ｂ）はローサイドの電圧Ｖｃ４、Ｖｎ３の各波形を示し、図１５（ｃ）はスイッチング素子Ｑ１，Ｑ２のゲート波形を示す。図１５（ｃ）に示すように、スイッチング素子Ｑ１の誤オン期間を防止することができる。

【実施例5】

【0046】

図１６は実施例５の駆動回路の構成図である。図１６に示す実施例５の駆動回路は、ハイサイドのコンデンサＣ３に並列にダイオードＤ１を接続し、ローサイドのコンデンサＣ４に並列にダイオードＤ２を接続したことを特徴とする。即ち、図１６に示す実施例５の駆動回路は、図１１に示す実施例３の駆動回路と図１４に示す実施例４の駆動回路とを組み合わせたものである。従って、実施例３の駆動回路及び実施例４の駆動回路のように動作し、これらの駆動回路と同様な効果が得られる。

【0047】

なお、本発明は前述した実施例１乃至実施例５の駆動回路に限定されるものではない。図１１に示す実施例３又は図１４に示す実施例４又は図１６に示す実施例５の一次巻線と二次巻線との構成に対して、一次巻線Ｎ１と二次巻線との巻き方が逆になった場合には、追加すべきダイオードの向きも逆に構成すれば良い。

【産業上の利用可能性】

【0048】

本発明は、電源装置に適用可能である。

【符号の説明】

【0049】

Ｐ１ パルス発生器
Ｒ１，Ｒ２，Ｒ３，Ｒ５，Ｒ６ 抵抗
Ｃ１，Ｃ３，Ｃ４ コンデンサ
Ｔ１，Ｔ１ａ，Ｔ２ トランス
Ｎ１ 一次巻線
Ｎ２ 第１の二次巻線
Ｎ３ 第２の二次巻線
ＺＮ１〜ＺＮ４ ツェナーダイオード
Ｑ１，Ｑ２ スイッチング素子
Ｄ１，Ｄ２ ダイオード
Ｌ１ 励磁インダクタンス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】