特許 5786894 インピーダンス整合用スイッチ回路、インピーダンス整合用スイッチ回路モジュール、およびインピーダンス整合回路モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5786894

(24)【登録日】2015年8月7日

(45)【発行日】2015年9月30日

(54)【発明の名称】インピーダンス整合用スイッチ回路、インピーダンス整合用スイッチ回路モジュール、およびインピーダンス整合回路モジュール

(51)【国際特許分類】

   H01P 1/15 20060101AFI20150910BHJP

【ＦＩ】

   H01P1/15

【請求項の数】12

【全頁数】24

(21)【出願番号】特願2013-106177(P2013-106177)

(22)【出願日】2013年5月20日

(65)【公開番号】特開2014-229981(P2014-229981A)

(43)【公開日】2014年12月8日

【審査請求日】2014年11月7日

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110000970

【氏名又は名称】特許業務法人 楓国際特許事務所

(72)【発明者】

【氏名】鷲森 直史

【審査官】 佐藤 当秀

(56)【参考文献】

【文献】 特開平０３−１３１１１３（ＪＰ，Ａ）

【文献】 特開２００２−０４３９１１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｐ １／１０− １／１９５

Ｈ０３Ｈ ７／３０− ７／５４

(57)【特許請求の範囲】

【請求項1】

高周波信号の入出力端子となる第１高周波入出力端子と第２高周波入出力端子と、外部の整合素子に接続可能な第１整合端子と、前記第１高周波入出力端子と前記第２高周波入出力端子との間に接続された第１スイッチ素子と、前記第１スイッチ素子の前記第１高周波入出力端子側、または、前記第１スイッチ素子の前記第２高周波入出力端子側と、前記第１整合端子との間に接続された第２スイッチ素子とを備えたインピーダンス整合用スイッチ回路と、
前記第１スイッチ素子と前記第２スイッチ素子が内蔵されたスイッチＩＣと、
前記スイッチＩＣが表面に実装され、前記第１高周波入出力端子、前記第２高周波入出力端子、前記第１整合端子、および前記スイッチＩＣを駆動制御するための複数の端子が裏面に形成された矩形状の基体と、を備え、
前記第１高周波入出力端子、前記第２高周波入出力端子の第１群と、前記第１整合端子を有する第２群と、前記スイッチＩＣを駆動制御するための複数の端子を有する第３群と、は、前記裏面の第１方向に沿って配列されており、
前記第１群と前記第２群とは、前記第１方向に隣接している、インピーダンス整合用スイッチ回路モジュール。

【請求項2】

請求項１に記載のインピーダンス整合用スイッチ回路モジュールを含むインピーダンス整合回路モジュールであって、
前記基体が実装される実装基板を備え、
前記実装基板は、
第１外部接続端子に前記第１高周波入出力端子を接続する第１導体パターンと、
前記基体に対して前記第１外部接続端子と逆側に形成された第２外部接続端子に前記第２高周波入出力端子を接続する第２導体パターンと、
前記第１整合端子に接続する第３導体パターンと、
前記第１導体パターンと前記第２導体パターンとの間に設けられた第１整合素子実装用領域と、
前記第３導体パターンと、前記第１導体パターンまたは前記第２導体パターンもしくはグランドに接続する導体パターンとの間に設けられた第２整合素子用実装領域と、
を備える、請求項３に記載のインピーダンス整合回路モジュール。

【請求項3】

前記第１整合素子実装用領域と前記第２整合素子実装用領域に対して選択的に整合素子が実装されている、請求項２に記載のインピーダンス整合回路モジュール。

【請求項4】

前記第１導体パターンは、途中位置に第３整合素子用実装領域を備え、
該第３整合素子用実装領域には整合素子が実装されている、
請求項２または請求項３に記載のインピーダンス整合回路モジュール。

【請求項5】

高周波信号の入出力端子となる第１高周波入出力端子と第２高周波入出力端子と、外部の整合素子に接続可能な第１整合端子と、前記第１整合端子が接続する前記外部の整合素子とは異なる整合素子に接続可能な第２整合端子と、前記第１高周波入出力端子と前記第２高周波入出力端子との間に接続された第１スイッチ素子と、前記第１スイッチ素子の前記第１高周波入出力端子側と前記第１整合端子との間に接続された第２スイッチ素子と、前記第２高周波入出力端子側と前記第２整合端子との間に接続された第３スイッチと、を備えたインピーダンス整合用スイッチ回路と、
前記第１スイッチ素子、前記第２スイッチ素子および前記第３スイッチ素子が内蔵されたスイッチＩＣと、
前記スイッチＩＣが表面に実装され、前記第１高周波入出力端子、前記第２高周波入出力端子、前記第１整合端子、前記第２整合端子、および前記スイッチＩＣを駆動制御するための複数の端子が裏面に形成された矩形状の基体と、を備え、
前記第１高周波入出力端子、前記第２高周波入出力端子の第１群と、前記第１整合端子と前記第２整合端子を有する第２群と、前記スイッチＩＣを駆動制御するための複数の端子を有する第３群と、は、前記裏面の第１方向に沿って配列されており、
前記第１群と前記第２群とは、前記第１方向に隣接している、インピーダンス整合用スイッチ回路モジュール。

【請求項6】

前記第１方向に直交する第２方向に沿って、前記第１群における前記第１高周波入出力端子と前記第２高周波入出力端子の配列順と、前記第２群における前記第１整合端子と前記第２整合端子の配列順とが同じである、請求項５に記載のインピーダンス整合用スイッチ回路モジュール。

【請求項7】

前記第１方向に直交する第２方向に沿って、前記第１群における前記第１高周波入出力端子と前記第２高周波入出力端子の配列順と、前記第２群における前記第１整合端子と前記第２整合端子の配列順とが逆である、請求項６に記載のインピーダンス整合用スイッチ回路モジュール。

【請求項8】

前記第２群には、グランドに接続するグランド接続端子を備え、
前記グランド接続端子は、前記第１整合端子と前記第２整合端子との間の位置に形成されている、請求項６または請求項７に記載のインピーダンス整合用スイッチ回路モジュール。

【請求項9】

請求項６に記載のインピーダンス整合用スイッチ回路モジュールを含むインピーダンス整合回路モジュールであって、
前記基体が実装される実装基板を備え、
前記実装基板は、
第１外部接続端子に前記第１高周波入出力端子を接続する第１導体パターンと、
前記基体に対して前記第１外部接続端子と逆側に形成された第２外部接続端子に前記第２高周波入出力端子を接続する第２導体パターンと、
前記第１整合端子に接続する第３導体パターンと、
前記第２整合端子に接続する第４導体パターンと、
前記第１導体パターンと前記第２導体パターンとの間に設けられた第１整合素子実装用領域と、
前記第３導体パターンと、前記第１導体パターンもしくはグランドに接続する導体パターンとの間に設けられた第２整合素子用実装領域と、
前記第４導体パターンと、前記第２導体パターンもしくはグランドに接続する導体パターンとの間に設けられた第４整合素子用実装領域と、
を備える、インピーダンス整合回路モジュール。

【請求項10】

請求項７に記載のインピーダンス整合用スイッチ回路モジュールを含むインピーダンス整合回路モジュールであって、
前記基体が実装される実装基板を備え、
前記実装基板は、
第１外部接続端子に前記第１高周波入出力端子を接続する第１導体パターンと、
前記基体に対して前記第１外部接続端子と逆側に形成された第２外部接続端子に前記第２高周波入出力端子を接続する第２導体パターンと、
前記第１整合端子に接続する第３導体パターンと、
前記第２整合端子に接続する第４導体パターンと、
前記第１導体パターンと前記第２導体パターンとの間に設けられた第１整合素子実装用領域と、
前記第３導体パターンと、前記第２導体パターンもしくはグランドに接続する導体パターンとの間に設けられた第４整合素子用実装領域と、
前記第４導体パターンと、前記第１導体パターンもしくはグランドに接続する導体パターンとの間に設けられた第２整合素子用実装領域と、
を備える、インピーダンス整合回路モジュール。

【請求項11】

前記第１整合素子実装用領域と前記第２整合素子実装用領域と前記第４整合素子実装用領域に対して選択的に整合素子が実装されている、請求項９または請求項１０に記載のインピーダンス整合回路モジュール。

【請求項12】

前記第１導体パターンは、途中位置に第３整合素子用実装領域を備え、
該第３整合素子用実装領域には整合素子が実装されている、
請求項９乃至請求項１１のいずれかに記載のインピーダンス整合回路モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アンテナと高周波フロントエンド部との間のインピーダンス整合を行うインピーダンス整合回路モジュールと、該インピーダンス整合回路モジュールに用いられるインピーダンス整合用スイッチ回路モジュールに関する。

【背景技術】

【0002】

携帯電話端末等の無線通信端末は、高周波信号を外部に対して送受信するアンテナと、高周波信号の送信処理や受信処理を行う高周波フロントエンド部とを備える。アンテナと高周波フロントエンド部とは、送受信する高周波信号の周波数帯域においてインピーダンス整合されていなければ、アンテナと高周波フロントエンド部との間で、低損失に高周波信号を伝搬することができない。このため、一般的に、アンテナと高周波フロントエンド部との間には、インピーダンス整合回路が配置されている。すなわち、アンテナと高周波フロントエンド部とは、インピーダンス整合回路を介して接続されている。

【0003】

現在、アンテナおよび高周波フロントエンド部の広周波数帯域化が進んでおり、アンテナおよび高周波フロントエンド部は、この広い周波数帯域内の複数のバンド（通信周波数帯域）に対応可能なものになっている。しかしながら、単にインダクタとキャパシタとによる固定の回路パターンからなるインピーダンス整合回路では、インピーダンス整合できる周波数帯域が限られてしまい、上述の複数のバンドの高周波信号を、低損失に伝送することが容易ではない。

【0004】

このため、特許文献１に記載の高周波モジュール（特許文献１ではアンテナ装置と称されている。）では、送受信するバンドによって、アンテナにＬＣ共振回路を接続したり、接続しなかったりしており、このＬＣ共振回路の利用選択によって、２種類のバンドの高周波信号を低損失に伝送している。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００３−１７９４２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１に記載の高周波モジュールでは、ＬＣ共振回路の帯域通過特性の影響を受けるため、１つのＬＣ共振回路で広帯域化を実現することはできない。したがって、バンド間で周波数が離れている場合には、アンテナおよび高周波フロントエンド部で送受信するバンド分に対応してＬＣ共振回路を設けなければならない。そして、このＬＣ共振回路の数に応じて、スイッチの切り替え端子数が変化する。したがって、広帯域（広周波数帯域）化が進み、利用するバンド数が増加すると、ＬＣ共振回路数およびスイッチの切り替え端子数が増加して、高周波モジュールが大型化してしまう。すなわち、広帯域に対応した場合、容易に小型化できない。また、利用するバンドが異なる毎に、ＬＣ共振回路の回路定数を、利用するバンドに合わせて調整しなければならず、スイッチの仕様を変えなければならないので、設計変更が容易ではない。

【0007】

本発明の目的は、様々なバンドの構成仕様に対応可能であり、全体として利用する周波数帯域が広帯域になっても、各バンドでインピーダンス整合が可能な簡易的構成で小型のインピーダンス整合回路モジュールを提供することにある。さらに、当該インピーダンス整合回路モジュールを実現するインピーダンス整合用スイッチ回路モジュールを提供することにある。

【課題を解決するための手段】

【0008】

この発明のインピーダンス整合用スイッチ回路は、高周波信号の入出力端子となる第１、第２高周波入出力端子、外部の整合素子に接続可能な第１整合端子、第１、第２スイッチ素子を備える。第１スイッチ素子は、第１高周波入出力端子と第２高周波入出力端子との間に接続されている。第２スイッチ素子は、第１スイッチ素子の第１高周波入出力端子側、または、第１スイッチ素子の第２高周波入出力端子側と、第１整合端子との間に接続されている。

【0009】

この構成では、Ｌ型のスイッチ回路が形成される。そして、この構成では、外部に接続する整合素子の態様と第１、第２スイッチ素子のオンオフ制御によって、インピーダンス特性が大幅に変化する。これにより、広帯域なインピーダンス整合が可能になる。

【0010】

また、この発明のインピーダンス整合用スイッチ回路は、次の構成であることが好ましい。インピーダンス整合用スイッチ回路は、第１整合端子が接続する整合素子とは異なる整合素子に接続可能な第２整合端子と第３スイッチ素子とを備える。第３スイッチ素子は、第１スイッチ素子における第２スイッチ素子が接続される側に対して反対の側と、第２整合端子との間に接続されている。

【0011】

この構成では、π型スイッチ回路が形成される。そして、この構成では、外部に接続する整合素子の態様と第１、第２、第３スイッチ素子のオンオフ制御によって、インピーダンス特性がさらに大幅に変化する。これにより、より広帯域なインピーダンス整合が可能になる。

【0012】

また、この発明のインピーダンス整合用スイッチ回路モジュールは、上述の第１、第２スイッチ素子を備えるインピーダンス整合用スイッチ回路の回路構成を有し、次の構成を特徴としている。インピーダンス整合用スイッチ回路モジュールは、スイッチＩＣと基体とを備える。スイッチＩＣは、第１スイッチ素子と第２スイッチ素子が内蔵されている。基体は、矩形状からなり、スイッチＩＣが表面に実装され、第１高周波入出力端子、第２高周波入出力端子、第１整合端子、およびスイッチＩＣを駆動制御するための複数の端子が裏面に形成されている。第１高周波入出力端子、第２高周波入出力端子の第１群と、第１整合端子を有する第２群と、スイッチＩＣを駆動制御するための複数の端子を有する第３群とは、裏面の第１方向に沿って配列されている。第１群と第２群とは、第１方向に隣接している。

【0013】

また、この発明のインピーダンス整合回路モジュールは、次の構成を備えることがより好ましい。インピーダンス整合回路モジュールは、基体が実装される実装基板を備える。実装基板は、第１、第２、第３導体パターンと第１、第２整合素子実装用領域とを備える。第１導体パターンは、第１外部接続端子に第１高周波入出力端子を接続する。第２導体パターンは、基体に対して第１外部接続端子と逆側に形成された第２外部接続端子に第２高周波入出力端子を接続する。第３導体パターンは、第１整合端子に接続する。第１整合素子実装用領域は、第１導体パターンと第２導体パターンとの間に設けられている。第２整合素子実装用領域は、第３導体パターンと、第１導体パターンまたは第２導体パターンもしくはグランドに接続する導体パターンとの間に設けられている。

【0014】

これらの構成では、上述の回路構成からなるインピーダンス整合用スイッチ回路を実現するインピーダンス整合用スイッチ回路モジュールおよびインピーダンス整合用スイッチ回路モジュールを含むインピーダンス整合回路モジュールの具体的形状を示している。この構成とすることで、インピーダンス整合用スイッチ回路モジュールおよびインピーダンス整合回路モジュールを小型に形成できる。また、第１、第２高周波入出力端子と第１整合端子とが隣接するので、伝送損失を低減できる。

【0015】

また、この発明のインピーダンス整合回路モジュールでは、第１整合素子実装用領域と第２整合素子実装用領域に対して選択的に整合素子が実装されていることが好ましい。

【0016】

この構成では、本インピーダンス整合回路モジュールの状態でインピーダンス整合が行われた状態になっており、当該インピーダンス整合回路モジュールを装着するだけで、当該インピーダンス整合回路モジュールを介して接続される外部回路間でのインピーダンス整合が完了する。

【0017】

また、この発明のインピーダンス整合用スイッチ回路モジュールは、上述の第１、第２、第３スイッチ素子を備えるインピーダンス整合用スイッチ回路の回路構成を有し、次のような特徴を有する。インピーダンス整合用スイッチ回路モジュールは、スイッチＩＣと基体とを備える。スイッチＩＣは、第１スイッチ素子、第２スイッチ素子、および第３スイッチ素子が内蔵されている。基体は、矩形状であり、スイッチＩＣが表面に実装され、第１高周波入出力端子、第２高周波入出力端子、第１整合端子、第２整合端子、およびスイッチＩＣを駆動制御するための複数の端子が裏面に形成されている。第１高周波入出力端子、第２高周波入出力端子の第１群と、第１整合端子と第２整合端子を有する第２群と、スイッチＩＣを駆動制御するための複数の端子を有する第３群と、は、裏面の第１方向に沿って配列されている。第１群と第２群とは、第１方向に隣接している。

【0018】

また、この発明のインピーダンス整合用スイッチ回路モジュールは、第１方向に直交する第２方向に沿って、第１群における第１高周波入出力端子と第２高周波入出力端子の配列順と、第２群における第１整合端子と第２整合端子の配列順とが同じであってもよい。

【0019】

この際、この発明のインピーダンス整合回路モジュールは、次の構成を備えることがより好ましい。インピーダンス整合回路モジュールは基体が実装される実装基板を備え。実装基板は、第１、第２、第３、第４導体パターンと、第１、第２、第４整合素子用実装領域とを備える。第１導体パターンは、第１外部接続端子に第１高周波入出力端子を接続する。第２導体パターンは、基体に対して第１外部接続端子と逆側に形成された第２外部接続端子に第２高周波入出力端子を接続する。第３導体パターンは、第１整合端子に接続する。第４導体パターンは、第２整合端子に接続する。第１整合素子実装用領域は、第１導体パターンと第２導体パターンとの間に設けられている。第２整合素子実装用領域は、第３導体パターンと、第１導体パターンもしくはグランドに接続する導体パターンとの間に設けられている。第４整合素子用実装領域は、第４導体パターンと、第２導体パターンもしくはグランドに接続する導体パターンとの間に設けられている。

【0020】

また、この発明のインピーダンス整合用スイッチ回路モジュールは、第１方向に直交する第２方向に沿って、第１群における第１高周波入出力端子と第２高周波入出力端子の配列順と、第２群における第１整合端子と第２整合端子の配列順とが逆であってもよい。

【0021】

この際、この発明のインピーダンス整合回路モジュールは、次の構成を備えることがより好ましい。インピーダンス整合回路モジュールは基体が実装される実装基板を備え。実装基板は、第１、第２、第３、第４導体パターンと、第１、第２、第４整合素子用実装領域とを備える。第１導体パターンは、第１外部接続端子に第１高周波入出力端子を接続する。第２導体パターンは、基体に対して第１外部接続端子と逆側に形成された第２外部接続端子に第２高周波入出力端子を接続する。第３導体パターンは、第１整合端子に接続する。第４導体パターンは、第２整合端子に接続する。第１整合素子用領域は、第１導体パターンと第２導体パターンとの間に設けられている。第４整合素子用実装領域は、第３導体パターンと、第２導体パターンもしくはグランドに接続する導体パターンとの間に設けられている。第２整合素子用実装領域は、第４導体パターンと第１導体パターンもしくはグランドに接続する導体パターンとの間に設けられている。

【0022】

これらの構成では、上述の回路構成からなるインピーダンス整合用スイッチ回路を実現するインピーダンス整合用スイッチ回路モジュールおよび当該インピーダンス整合用スイッチ回路モジュールを含むインピーダンス整合回路モジュールの具体的形状を示している。この構成とすることで、インピーダンス整合用スイッチ回路を小型に形成できる。また、第１、第２高周波入出力端子と第１、第２整合端子とが隣接するので、伝送損失を低減できる。さらに、第１、第２高周波入出力端子の配置関係と第１、第２整合端子の配置関係と同じにしたり逆にしたりすることで、インピーダンス整合可能な周波数帯域をより広帯域にすることができる。

【0023】

また、この発明のインピーダンス整合回路モジュールでは、第１整合素子実装用領域と第２整合素子実装用領域と第４整合素子実装用領域に対して選択的に整合素子が実装されていることが好ましい。

【0024】

この構成では、本インピーダンス整合回路モジュールの状態でインピーダンス整合が行われた状態になっており、当該インピーダンス整合回路モジュールを装着するだけで、当該インピーダンス整合回路モジュールを介して接続される外部回路間でのインピーダンス整合が完了する。

【0025】

また、この発明のインピーダンス整合回路モジュールでは、第１導体パターンは途中位置に第３整合素子用実装領域を備え、第３整合素子用実装領域に整合素子が実装されていることが好ましい。

【0026】

この構成では、さらにインピーダンス整合可能な周波数帯域を広帯域にすることができる。

【0027】

また、この発明のインピーダンス整合用スイッチ回路モジュールでは、次の構成であることが好ましい。第２群にはグランドに接続するグランド接続端子を備える。グランド接続端子は、第１整合端子と第２整合端子との間の位置に形成されている。

【0028】

この構成では、第１整合端子と第２整合端子との間でのアイソレーションを確保できる。これにより、インピーダンス整合をより正確に行うことができる。

【発明の効果】

【0029】

この発明によれば、様々なバンドの構成仕様に対応可能であり、全体として利用する周波数帯域が広帯域になっても、各バンドでインピーダンス整合可能な構成を、小型で簡易的な構成によって実現できる。

【図面の簡単な説明】

【0030】

【図1】本発明の第１の実施形態に係るインピーダンス整合用スイッチ回路モジュールの等価回路図である。

【図2】本発明の第１の実施形態に係るインピーダンス整合用スイッチ回路モジュールの外観図である。

【図3】本発明の第１の実施形態に係るインピーダンス整合用スイッチ回路モジュールを含むインピーダンス整合回路モジュールの使用態様を示す構成図である。

【図4】本発明の第１の実施形態に係るインピーダンス整合回路モジュールの使用例を示す図である。

【図5】インピーダンス整合回路モジュールの回路バリエーションを示す図である。

【図6】インピーダンス整合回路モジュールの回路バリエーションを示す図である。

【図7】インピーダンス整合回路モジュールの回路バリエーションを示す図である。

【図8】シリーズ整合素子、シャント整合素子によるインピーダンス調整作用を説明するためのスミスチャートである。

【図9】本発明の第１の実施形態に係るインピーダンス整合回路モジュールを用いた場合の各バンドでのアンテナ利得を示す図である。

【図10】本発明の第２の実施形態に係るインピーダンス整合用スイッチ回路モジュールの等価回路図である。

【図11】本発明の第２の実施形態に係るインピーダンス整合用スイッチ回路モジュールを含むインピーダンス整合回路モジュールの使用態様を示す構成図である。

【図12】本発明の第２の実施形態に係るインピーダンス整合回路モジュールの第１使用例を示す図である。

【図13】本発明の第２の実施形態に係るインピーダンス整合回路モジュールの第２使用例を示す図である。

【図14】本発明の第３の実施形態に係るインピーダンス整合用スイッチ回路モジュールの等価回路図である。

【図15】インピーダンス整合用スイッチ回路モジュールの端子導体の配列例を示す図である。

【発明を実施するための形態】

【0031】

本発明の第１の実施形態に係るインピーダンス整合用スイッチ回路モジュール、およびインピーダンス整合回路モジュールについて、図を参照して説明する。

【0032】

図１は本発明の第１の実施形態に係るインピーダンス整合用スイッチ回路モジュールの等価回路図である。図２は本発明の第１の実施形態に係るインピーダンス整合用スイッチ回路モジュールの外観図である。

【0033】

図１に示すように、回路的には、インピーダンス整合用スイッチ回路モジュール１０は、第１スイッチ素子１０１、第２スイッチ素子１０２、第３スイッチ素子１０３を備えるπ型回路からなる。第１、第２、第３スイッチ素子１０１，１０２，１０３は、それぞれＳＰＳＴスイッチであり、オン状態（導通状態）もしくはオフ状態（開放状態）に制御される。第１、第２、第３スイッチ素子１０１，１０２，１０３は、外部からの駆動電圧Ｖ_ＤＤによって起動し、制御電圧信号Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２のＨｉ／Ｌｏｗの組合せに応じて、オン／オフ制御される。

【0034】

第１スイッチ素子１０１の一方端は、第１高周波入出力端子Ｐ_ＲＦ１に接続されている。第１スイッチ素子１０２の他方端は、第２高周波入出力端子Ｐ_ＲＦ２に接続されている。第１スイッチ素子１０１がオン状態になれば、第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２が第１スイッチ素子１０１を介して直接接続される。第１スイッチ素子１０１がオフ状態になれば、第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２間が開放される。

【0035】

第２スイッチ素子１０２の一方端は、第１高周波入出力端子Ｐ_ＲＦ１に接続されている。第２スイッチ素子１０２の他方端は、第１整合端子Ｐ_ＭＣ１に接続されている。第２スイッチ素子１０２がオン状態になれば、第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１が第１スイッチ素子１０１を介して直接接続される。第１スイッチ素子１０１がオフ状態になれば、第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１間が開放される。

【0036】

第３スイッチ素子１０３の一方端は、第２高周波入出力端子Ｐ_ＲＦ２に接続されている。第３スイッチ素子１０３の他方端は、第２整合端子Ｐ_ＭＣ２に接続されている。第３スイッチ素子１０３がオン状態になれば、第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２が第３スイッチ素子１０３を介して直接接続される。第３スイッチ素子１０３がオフ状態になれば、第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２間が開放される。

【0037】

このような回路構成からなるインピーダンス整合用スイッチ回路モジュール１０の第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２や第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２に、素子値（インダクタンスやキャパシタンス）を適宜設定してインダクタやキャパシタ等の整合素子を接続する。なお、具体的な接続態様例は後述する。これにより、第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２によって接続される整合対象回路部間で、整合したい周波数でインピーダンス整合を適切に行うことができる。

【0038】

具体的には、接続する整合素子（インダクタやキャパシタ）の接続態様や、各整合素子の素子値を変え、且つ第１、第２、第３スイッチ素子１０１，１０２，１０３のオンオフ状態を変化させる。これにより、インピーダンス整合用スイッチ回路モジュール１０１の回路構成が変化して、当該回路のインピーダンス特性（位相特性等）が変化する。このため、整合したい周波数で所望とするインピーダンス特性を実現でき、第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２によって接続される整合対象回路部間でのインピーダンス整合を実現できる。この際、このインピーダンス整合は、上述の簡素な回路構成のインピーダンス整合用スイッチ回路モジュール１０と、これに接続される整合素子とによる簡易的な回路構成によって実現されるので、インピーダンス整合を簡素な回路で実現することができる。

【0039】

図２に示すように、構造的には、インピーダンス整合用スイッチ回路モジュール１０は、基体１１とスイッチＩＣ１００とを備える。

【0040】

スイッチＩＣ１００は、第１、第２、第３スイッチ素子１０１，１０２，１０３が内蔵されている。スイッチＩＣ１００は、例えばＳＯＩによって形成されている。

【0041】

基体１１は、矩形状の絶縁性材料からなり、内部や表面、裏面に導体パターンが形成されている。基体１１の裏面には、第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体、グランド端子Ｐ_ＧＮＤ用端子導体、駆動電圧印加端子Ｐ_ＶＤＤ用端子導体、制御電圧印加端子Ｐ_ＣＴＬ１，Ｐ_ＣＴＬ２用端子導体が形成されている。

【0042】

これらは、平面視した長方形状の第１方向に沿って、３つのランド群で構成されている。第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２用端子導体が第１群であり、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体およびグランド端子Ｐ_ＧＮＤ用端子導体が第２群であり、駆動電圧印加端子Ｐ_ＶＤＤ用端子導体、制御電圧印加端子Ｐ_ＣＴＬ１，Ｐ_ＣＴＬ２用端子導体が第３群である。第１群の端子が第１方向の一方端辺の近傍に配置され、第３群の端子が第１方向の他方端辺の近傍に配置されている。第２群の端子は、第１方向の略中央位置に配置されている。

【0043】

第１群の端子である第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２用端子導体は、第２方向に沿って配置されている。第１高周波入出力端子Ｐ_ＲＦ１用端子導体は第２方向の一方端辺の近傍に配置され、第２高周波入出力端子Ｐ_ＲＦ２用端子導体は第２方向の他方端辺の近傍に配置されている。

【0044】

第２群の端子である第１、第２整合端子Ｐ_ＭＣ２，Ｐ_ＭＣ２用端子導体およびグランド端子Ｐ_ＧＮＤ用端子導体は、第２方向に沿って配置されている。第１整合端子Ｐ_ＭＣ１用端子導体は第２方向の一方端辺の近傍に配置され、第２整合端子Ｐ_ＭＣ２用端子導体は第２方向の一方端辺の近傍に配置されている。グランド端子Ｐ_ＧＮＤ用端子導体は、第２方向に沿った第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体間に配置されている。

【0045】

第３群の端子である駆動電圧印加端子Ｐ_ＶＤＤ用端子導体、制御電圧印加端子Ｐ_ＣＴＬ１，Ｐ_ＣＴＬ２用端子導体は、第２方向に沿って所定間隔をおいて配置されている。

【0046】

素体１１は、第１、第２、第３スイッチ素子１０１，１０２，１０３と、第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２を、図１に示す回路を実現するように接続する導体パターンを備える。また、図示しないが、素体１１は、グランド端子Ｐ_ＧＮＤ用端子導体、駆動電圧印加端子Ｐ_ＶＤＤ用端子導体、制御電圧印加端子Ｐ_ＣＴＬ１，Ｐ_ＣＴＬ２用端子導体を機能させるための導体パターンも備える。

【0047】

このような構成とすることで、スイッチＩＣ１００と素体１１のみからなる小型のインピーダンス整合用スイッチ回路モジュール１０を実現することができる。

【0048】

そして、上述のような端子の構成を用いることで、第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２用端子導体間に他の端子が存在せず、第１スイッチ素子１０１で接続される第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体間の伝送経路を短くでき、他の伝送経路に対するアイソレーションを確保できる。

【0049】

また、第１高周波入出力端子Ｐ_ＲＦ１用端子導体と第１整合端子Ｐ_ＭＣ１用端子導体との間に他の端子が存在せず、第２スイッチ素子１０２で接続される第１高周波入出力端子Ｐ_ＲＦ１用端子導体と第１整合端子Ｐ_ＭＣ１用端子導体との間の伝送経路を短くでき、他の伝送経路とに対するアイソレーションを確保できる。

【0050】

また、第２高周波入出力端子Ｐ_ＲＦ２用端子導体と第２整合端子Ｐ_ＭＣ２用端子導体との間に他の端子が存在せず、第３スイッチ素子１０３で接続される第２高周波入出力端子Ｐ_ＲＦ２用端子導体と第２整合端子Ｐ_ＭＣ２用端子導体との間の伝送経路を短くでき、他の伝送経路とに対するアイソレーションを確保できる。

【0051】

また、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体間にグランドが配置されるので、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体間のアイソレーションを確保できる。

【0052】

上述のように、本実施形態の構成を用いることで、インピーダンス整合用スイッチ回路モジュール１０を小型に実現できる。そして、切り替えられる端子間のアイソレーションを確保できるので、スイッチ素子の状態によってインピーダンスが変化せず、所望とするインピーダンス特性を確実且つ精確に実現することができる。

【0053】

このようなインピーダンス整合用スイッチ回路モジュール１０は、次に示す構成によって使用される。図３は、本発明の第１の実施形態に係るインピーダンス整合用スイッチ回路モジュールを含むインピーダンス整合回路モジュールの使用態様を示す構成図である。

【0054】

インピーダンス整合回路モジュール２０は、実装基板２１と、インピーダンス整合用スイッチ回路モジュール１０を備える。実装基板２１には、導体パターン２０１，２０２，２０３，２０４，２０５，２０６，２０７が形成されている。導体パターン２０１，２０２，２０３，２０４，２０５，２０６，２０７は、インピーダンス整合用スイッチ回路モジュール１０の実装領域を囲むように、且つ当該実装領域に近接する領域に形成されている。

【0055】

導体パターン２０１は、本発明の第１導体パターンに相当し、一方端が第１外部接続端子Ｐ_ＩＯ１であり、他方端にはランド導体２１２を備える。導体パターン２０１の伸長方向における途中位置には、ランド導体２１１が備えられている。

【0056】

導体パターン２０２は、本発明の第２導体パターンに相当し、一方端が第２外部接続端子Ｐ_ＩＯ２であり、他方端にはランド導体２２３を備える。ランド導体２２３は、インピーダンス整合用スイッチ回路モジュール１０の実装領域内に配置されている。導体パターン２０２の伸長方向における途中位置には、ランド導体２２１，２２２が間隔を空けて配置されている。ランド導体２２１が第２外部接続端子Ｐ_ＩＯ２側であり、ランド導体２２２がランド導体２２３側である。

【0057】

導体パターン２０１，２０２は、インピーダンス整合用スイッチ回路モジュール１０の実装領域を間に挟んで、反対側の領域に形成されている。

【0058】

導体パターン２０３は、本発明の第１導体パターンに相当し、ランド導体２３１，２３２，２３３を接続する形状である。導体パターン２０３は、導体パターン２０１の形成領域と、導体パターン２０２の形成領域との間の領域で、且つランド導体２３１およびその近傍を除き、インピーダンス整合用スイッチ回路モジュール１０の実装領域外に形成されている。ランド導体２３１は、インピーダンス整合用スイッチ回路モジュール１０の実装領域内に配置されている。ランド導体２３２は、ランド導体２１２に対して所定間隔をおいて対向する位置に配置されている。これにより整合素子実装領域３４が形成される。整合素子用実装領域３３が本発明の第３整合素子実装領域に相当する。ランド導体２３３は、ランド導体２２２に対して所定間隔をおいて対向する位置に配置されている。これにより整合素子実装領域３３が形成される。整合素子用実装領域３３が本発明の第１整合素子実装領域に相当する。これらの間隔は、整合素子の外部端子間距離に基づいて決定されている。

【0059】

導体パターン２０６，２０７は、それぞれグランド電位に接続されており、それぞれにランド導体２６１，２７１を備える。導体パターン２０６，２０７は、インピーダンス整合用スイッチ回路モジュール１０の実装領域を間に挟んで、反対側の領域に形成されている。

【0060】

導体パターン２０４は、本発明の第３導体パターンに相当し、ランド導体２４１，２４２，２４３を接続する形状である。導体パターン２０４は、導体パターン２０１の形成領域と、導体パターン２０６の形成領域との間の領域で、且つランド導体２４１およびその近傍を除き、インピーダンス整合用スイッチ回路モジュール１０の実装領域外に形成されている。ランド導体２４２は、ランド導体２１１に対して所定間隔をおいて対向する位置に配置されている。これにより整合素子実装領域３１が形成される。ランド導体２４３は、ランド導体２６１に対して所定間隔をおいて対向する位置に配置されている。これにより整合素子実装領域３５が形成される。整合素子用実装領域３１，３５が本発明の第２整合素子実装領域に相当する。これらの間隔は、整合素子の外部端子間距離に基づいて決定されている。

【0061】

導体パターン２０５は、本発明の第４導体パターンに相当し、ランド導体２５１，２５２，２５３を接続する形状である。導体パターン２０５は、導体パターン２０２の形成領域と、導体パターン２０７の形成領域との間の領域で、且つランド導体２５１およびその近傍を除き、インピーダンス整合用スイッチ回路モジュール１０の実装領域外に形成されている。ランド導体２５２は、ランド導体２２１に対して所定間隔をおいて対向する位置に配置されている。これにより整合素子実装領域３２が形成される。ランド導体２５３は、ランド導体２７１に対して所定間隔をおいて対向する位置に配置されている。これにより整合素子実装領域３６が形成される。整合素子用実装領域３２，３６が本発明の第４整合素子実装領域に相当する。これらの間隔は、整合素子の外部端子間距離に基づいて決定されている。

【0062】

インピーダンス整合用スイッチ回路モジュール１０は、実装基板２１の導体パターン形成面に実装されている。この際、インピーダンス整合用スイッチ回路モジュール１０の各端子は、次のように実装される。第１高周波入出力端子Ｐ_ＲＦ１用端子導体は、ランド導体２３１に当接する。第２高周波入出力端子Ｐ_ＲＦ２用端子導体は、ランド導体２２３に当接する。第１整合端子Ｐ_ＭＣ１用端子導体は、ランド導体２４１に当接する。第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体は、ランド導体２５１に当接する。

【0063】

このような構成の各整合素子実装領域３１−３６の必要箇所に所望の素子値からなる整合素子を実装することで、インピーダンス整合回路モジュール２０は、所望とするインピーダンスを実現することができる。

【0064】

次に、具体的な使用例を示す。図４は、本発明の第１の実施形態に係るインピーダンス整合回路モジュールの使用例を示す図であり、図４（Ａ）は構成図、図４（Ｂ）はその等価回路図である。なお、図４に示す構成は一例であり、整合素子実装領域３４に整合素子３４０もしくは０Ω抵抗素子を実装する以外の構成は、所望のインピーダンスを実現するように適宜選択して、整合素子を実装すればよい。また、各整合素子は、実装型の整合素子であり、インダクタであってもキャパシタであってもよく、その素子値（インダクタンスやキャパシタンス）も所望のインピーダンスを実現するように適宜選択すればよい。

【0065】

整合素子実装領域３３には、整合素子３３０が実装されている。これにより、導体パターン２０２，２０３が整合素子３３０を介して接続される。整合素子実装領域３４には、整合素子３４０が実装されている。これにより、導体パターン２０１，２０３が整合素子３４０を介して接続される。整合素子実装領域３５には、整合素子３５０が実装されている。これにより、導体パターン２０４，２０６が整合素子３５０を介して接続される。

【0066】

整合素子実装領域３６には、整合素子３６０が実装されている。これにより、導体パターン２０５，２０７が整合素子３６０を介して接続される。

【0067】

以上のような構成により、インピーダンス整合回路モジュール２０は、図４（Ｂ）に示す回路構成となる。具体的には、第１外部接続端子Ｐ_ＩＯ１と第１高周波入出力端子Ｐ_ＲＦ１とは、整合素子３４０によって接続される。第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２は、スイッチ素子１０１と整合素子３３０との並列回路によって接続される。これにより、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２は、スイッチ素子１０１および整合素子３３０の並列回路と整合素子３４０との直列接続回路によって接続される。

【0068】

第１整合端子Ｐ_ＭＣ１は、整合素子３５０によってグランド電位に接続されている。これにより、第１高周波入出力端子Ｐ_ＲＦ１は、第２スイッチ素子１０２および整合素子３５０の直列回路によって、グランド電位に接続される。第２整合端子Ｐ_ＭＣ２は、整合素子３６０によってグランド電位に接続されている。これにより、第２高周波入出力端子Ｐ_ＲＦ２は、第３スイッチ素子１０３および整合素子３６０の直列回路によって、グランド電位に接続される。

【0069】

そして、このような回路構成において、第１、第２、第３スイッチ素子１０１，１０２，１０３のオンオフ制御を行うことで、次に示す各回路を実現できる。図５、図６、図７の（Ａ）〜（Ｈ）はインピーダンス整合回路モジュールの回路バリエーションを示しており、それぞれにスイッチ状態を含む回路構成図と等価回路図とを示している。

【0070】

（Ａ）第１スイッチ素子１０１：オン、第２、第３スイッチ素子１０２，１０３：オフ（図５（Ａ）参照）
この場合、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２が導通する。第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１（整合回路３５０）との間は開放され、第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２（整合回路３６０）との間は開放される。

【0071】

したがって、インピーダンス整合回路モジュール１０は、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２とが整合素子３４０を介して接続される回路となる。

【0072】

（Ｂ）第１、第２スイッチ素子１０１，１０２：オン、第３スイッチ素子１０３：オフ（図５（Ｂ）参照）
この場合、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２が導通する。第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１（整合回路３５０）とが導通する。第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２（整合回路３６０）との間は開放される。

【0073】

したがって、インピーダンス整合回路モジュール１０は、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２とが整合素子３４０を介して接続され、第２外部接続端子Ｐ_ＩＯ２と整合素子３４０の接続点が整合素子３５０によってグランドに接続される回路となる（Ｌ型整合回路）。

【0074】

（Ｃ）第１、第２、第３スイッチ素子１０１，１０２，１０３：オン（図５（Ｃ）参照）
この場合、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２が導通する。第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１（整合回路３５０）とが導通する。第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２（整合回路３６０）とが導通する。

【0075】

したがって、インピーダンス整合回路モジュール１０は、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２とが整合素子３４０を介して接続され、第２外部接続端子Ｐ_ＩＯ２と整合素子３４０の接続点が整合素子３５０，３６０によってグランドに接続される回路となる（Ｌ型整合回路）。

【0076】

（Ｄ）第１、第３スイッチ素子１０１，１０３：オン、第２スイッチ素子１０２：オフ（図６（Ｄ）参照）
この場合、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２が導通する。第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１（整合回路３５０）との間は開放される。第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２（整合回路３６０）とが導通する。

【0077】

したがって、インピーダンス整合回路モジュール１０は、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２とが整合素子３４０を介して接続され、第２外部接続端子Ｐ_ＩＯ２と整合素子３４０の接続点が整合素子３６０によってグランドに接続される回路となる（Ｌ型整合回路）。

【0078】

（Ｅ）第１、第２、第３スイッチ素子１０１，１０２，１０３：オフ（図６（Ｅ）参照）
この場合、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２が整合素子３３０を介して導通する。第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１（整合回路３５０）との間は開放され、第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２（整合回路３６０）との間は開放される。

【0079】

したがって、インピーダンス整合回路モジュール１０は、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２とが整合素子３３０，３４０の直列回路を介して接続される回路となる。

【0080】

（Ｆ）第１、第３スイッチ素子１０１，１０３：オフ、第２スイッチ素子１０２：オン（図６（Ｆ）参照）
この場合、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２が整合素子３３０を介して導通する。第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１（整合回路３５０）とが導通する。第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２（整合回路３６０）との間は開放される。

【0081】

したがって、インピーダンス整合回路モジュール１０は、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２とが整合素子３３０，３４０の直列回路を介して接続され、整合素子３３０，３４０の接続点が整合素子３５０によってグランドに接続される回路となる（Ｔ型整合回路）。

【0082】

（Ｇ）第１スイッチ素子１０１：オフ、第２、第３スイッチ素子１０２，１０３：オン（図７（Ｇ）参照）
この場合、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２が整合素子３３０を介して導通する。第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１（整合回路３５０）とが導通する。第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２（整合回路３６０）とが導通する。

【0083】

したがって、インピーダンス整合回路モジュール１０は、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２とが整合素子３３０，３４０の直列回路を介して接続され、整合素子３３０，３４０の接続点が整合素子３５０によってグランドに接続され、第２外部接続端子Ｐ_ＩＯ２と整合素子３３０の接続点が整合素子３６０によってグランドに接続される回路となる（２段Ｌ型整合回路）。

【0084】

（Ｈ）第１、第２スイッチ素子１０１，１０２：オフ、第３スイッチ素子１０３：オン（図７（Ｈ）参照）
この場合、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２が整合素子３３０を介して導通する。第１高周波入出力端子Ｐ_ＲＦ１と第１整合端子Ｐ_ＭＣ１（整合回路３５０）との間は開放される。第２高周波入出力端子Ｐ_ＲＦ２と第２整合端子Ｐ_ＭＣ２（整合回路３６０）とが導通する。

【0085】

したがって、インピーダンス整合回路モジュール１０は、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２とが整合素子３３０，３４０の直列回路を介して接続され、第２外部接続端子Ｐ_ＩＯ２と整合素子３３０の接続点が整合素子３６０によってグランドに接続される回路となる（Ｌ型整合回路）。

【0086】

このように本実施形態の構成を用いれば、第１、第２、第３スイッチ素子１０１，１０２，１０３のオンオフ制御を制御することで、それぞれに異なる８種類の回路構成を実現することができる。したがって、それぞれに異なるインピーダンス特性を有する複数種類のインピーダンス整合回路モジュール１０を、スイッチ制御だけで実現することができる。さらに、各整合素子をインダクタとするかキャパシタとするかの選択と、素子値（インダクタンス、キャパシタンス）を選択することで、インピーダンス整合回路モジュール１０の全体形状を変えることなく、より多様なインピーダンスを実現することができる。この際、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２との間に接続される整合素子、すなわちシリーズ接続整合素子のみでなく、第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２とを接続する伝送経路とグランド電位との間に接続される整合素子、すなわちシャント接続整合素子も選択できるので、さらに多様なインピーダンスを実現することができる。

【0087】

図８は、シリーズ整合素子、シャント整合素子によるインピーダンス調整作用を説明するためのスミスチャートである。図８において、Ｔｙｐｅ_Ｃｓｈはシャント整合素子がキャパシタで構成された場合を示し、Ｔｙｐｅ_Ｌｓｈはシャント整合素子がインダクタで構成された場合を示す。また、Ｔｙｐｅ_Ｃｓｅはシリーズ整合素子がキャパシタで構成された場合を示し、Ｔｙｐｅ_Ｌｓｅはシリーズ整合素子がインダクタで構成された場合を示す。

【0088】

図８に示すように、シャント整合素子がキャパシタで構成された場合、５０Ω未満の領域から５０Ωを含む所定範囲内の領域に、インピーダンスを、スミスチャート上において時計回りに沿って調整することができる。シャント整合素子がインダクタで構成された場合、５０Ω未満の領域から５０Ωを含む所定範囲内の領域に、インピーダンスを、スミスチャート上において半時計回りに沿って調整することができる。シリーズ整合素子がキャパシタで構成された場合、５０Ωよりも大きな領域から５０Ωを含む所定範囲内の領域に、インピーダンスを、スミスチャート上において半時計回りに沿って調整することができる。シリーズ整合素子がインダクタで構成された場合、５０Ωよりも大きな領域から５０Ωを含む所定範囲内の領域に、インピーダンスを、スミスチャート上において時計回りに沿って調整することができる。

【0089】

したがって、本実施形態に構成に示すように、シリーズ整合素子とシャント整合素子とを適切に選択し、各整合素子をインダクタもしくはキャパシタのうち適切なもの選択し、さらに素子値（インダクタンスもしくはキャパシタンス）を適切な値に設定することで、所望とする周波数で所望のインピーダンスを実現することができる。これにより、所望のバンドの高周波信号に対して、第１外部接続端子Ｐ_ＩＯ１に接続される第１外部回路と、第２外部接続端子Ｐ_ＩＯ２に接続される第２外部回路のとの間のインピーダンス整合を、確実に行うことができる。

【0090】

図９は、本発明の第１の実施形態に係るインピーダンス整合回路モジュールを用いた場合の各バンドでのアンテナ利得を示す図である。図９において、横軸は周波数であり、縦軸はアンテナ利得である。なお、アンテナは第１外部接続端子Ｐ_ＩＯ１に接続されており、高周波フロントエンド部は第２外部接続端子Ｐ_ＩＯ２に接続されている。図９の実線と破線は、スイッチ素子のオン状態とスイッチ素子のオフ状態のアンテナ利得を示している。例えば、実線はスイッチ素子がオフ状態のアンテナ利得であり、破線はスイッチ素子がオン状態のアンテナ利得である。

【0091】

図９に示すように、本実施形態のインピーダンス整合回路モジュールを用いれば、スイッチ素子のオンオフ制御により、周波数帯域が近接するバンド５とバンド８であっても、アンテナ利得の高い周波数帯域を選択することができる。例えば、図９の場合、スイッチ素子がオフ状態ではバンド８のアンテナ利得が高くバンド５のアンテナ利得が低い状態になっているが、スイッチ素子をオン状態に制御することで、バンド５のアンテナ利得を高く改善することができる。

【0092】

このように、本実施形態のインピーダンス整合回路モジュールを用いれば、近接するバンドが存在していても、それぞれのバンドの高周波信号を送受信する際に、当該送受信するバンドに対して高いアンテナ利得を実現できる。

【0093】

また、図９に示すように、本実施形態のインピーダンス整合回路モジュールを用いれば、スイッチ素子のオンオフ制御により、周波数帯域が離れたバンド１とバンド２１であっても、アンテナ利得の高い周波数帯域を選択することができる。例えば、図９の場合、スイッチ素子がオフ状態ではバンド１のアンテナ利得が高くバンド２１のアンテナ利得が低い状態になっているが、スイッチ素子をオン状態に制御することで、バンド２１のアンテナ利得を高く改善することができる。

【0094】

以上のように、本実施形態のインピーダンス整合回路モジュールを用いれば、広帯域でインピーダンス整合を行うことができる。この際、上述のように、簡易的な構成で広帯域のインピーダンス整合を行うことができる。さらに、広帯域のインピーダンス整合が可能なインピーダンス整合回路モジュールを、小型に構成することができる。

【0095】

次に、本発明の第２の実施形態に係るインピーダンス整合用スイッチ回路モジュール、およびインピーダンス整合回路モジュールについて、図を参照して説明する。

【0096】

本実施形態のインピーダンス整合回路モジュールは、インピーダンス整合用スイッチ回路モジュール１０Ａの構成が、第１の実施形態に示したインピーダンス整合用スイッチ回路モジュール１０と異なるものであり、他の構成は、第１の実施形態に示したインピーダンス整合回路モジュール２０と同じである。したがって、異なる箇所のみを具体的に説明する。

【0097】

図１０は本発明の第２の実施形態に係るインピーダンス整合用スイッチ回路モジュールの等価回路図である。図１１は、本発明の第２の実施形態に係るインピーダンス整合用スイッチ回路モジュールを含むインピーダンス整合回路モジュールの使用態様を示す構成図である。

【0098】

図１０に示すように、回路的には、インピーダンス整合用スイッチ回路モジュール１０Ａは、第１スイッチ素子１０１、第２スイッチ素子１０２Ａ、第３スイッチ素子１０３Ａを備える変形π型回路からなる。第１、第２、第３スイッチ素子１０１，１０２Ａ，１０３Ａは、それぞれＳＰＳＴスイッチである。

【0099】

第１スイッチ素子１０１の一方端は、第１高周波入出力端子Ｐ_ＲＦ１に接続されている。第１スイッチ素子１０２の他方端は、第２高周波入出力端子Ｐ_ＲＦ２に接続されている。

【0100】

第２スイッチ素子１０２の一方端は、第１高周波入出力端子Ｐ_ＲＦ１に接続されている。第２スイッチ素子１０２の他方端は、第１整合端子Ｐ_ＭＣ１に接続されている。

【0101】

第３スイッチ素子１０３の一方端は、第２高周波入出力端子Ｐ_ＲＦ２に接続されている。第３スイッチ素子１０３の他方端は、第２整合端子Ｐ_ＭＣ２に接続されている。

【0102】

インピーダンス整合用スイッチ回路モジュール１０Ａの外形形状は、インピーダンス整合用スイッチ回路モジュール１０と同じである。しかしながら、第１整合端子Ｐ_ＭＣ１と第２整合端子Ｐ_ＭＣ２の配置パターンがインピーダンス整合用スイッチ回路モジュール１０と逆配列である。具体的には、第１整合端子Ｐ_ＭＣ１は第２高周波入出力端子Ｐ_ＲＦ２に近接し、第２整合端子Ｐ_ＭＣ２は第１高周波入出力端子Ｐ_ＲＦ１に近接するように配置されている。このような構造からなるインピーダンス整合用スイッチ回路モジュール１０Ａが、図１１に示すように、第１の実施形態と同様の態様で実装基板２１に実装される。

【0103】

このような構成とすることで、第２スイッチ素子１０２Ａによって、導体パターン２０３と導体パターン２０５が導通、開放制御される。第３スイッチ素子１０３Ａによって、導体パターン２０２と導体パターン２０４が導通、開放制御される。

【0104】

このような構成の各整合素子実装領域３１−３６の必要箇所に所望の素子値からなる整合素子を実装することで、インピーダンス整合回路モジュール２０Ａは、第１の実施形態に示したインピーダンス整合回路モジュール２０と同様に、所望とするインピーダンスを実現することができる。

【0105】

次に、具体的な使用例を示す。
（使用例１）
図１２は、本発明の第２の実施形態に係るインピーダンス整合回路モジュールの第１使用例を示す図であり、図１２（Ａ）は構成図、図１２（Ｂ）はその等価回路図である。

【0106】

整合素子実装領域３１には、整合素子３１０が実装されている。これにより、導体パターン２０１，２０４が整合素子３１０を介して接続される。整合素子実装領域３３には、整合素子３３０が実装されている。これにより、導体パターン２０２，２０３が整合素子３３０を介して接続される。整合素子実装領域３４には、整合素子３４０が実装されている。これにより、導体パターン２０１，２０３が整合素子３４０を介して接続される。整合素子実装領域３６には、整合素子３６０が実装されている。これにより、導体パターン２０５，２０７が整合素子３６０を介して接続される。

【0107】

以上のような構成により、インピーダンス整合回路モジュール２０Ａは、図１２（Ｂ）に示す回路構成となる。具体的には、第１外部接続端子Ｐ_ＩＯ１と第１高周波入出力端子Ｐ_ＲＦ１とは、整合素子３４０によって接続される。第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２は、第１スイッチ素子１０１と整合素子３３０との並列回路によって接続される。第１外部接続端子Ｐ_ＩＯ１と第２整合端子Ｐ_ＭＣ２とは、整合素子３１０によって接続される。

【0108】

これにより、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２は、第１スイッチ素子１０１および整合素子３３０の並列回路と整合素子３４０との直列接続回路と、整合素子３１０および第２スイッチ素子１０２Ａの直列回路とによって接続される。

【0109】

第１整合端子Ｐ_ＭＣ１は、整合素子３６０によってグランド電位に接続されている。これにより、第１高周波入出力端子Ｐ_ＲＦ１は、第２スイッチ素子１０２Ａおよび整合素子３６０の直列回路によって、グランド電位に接続される。

【0110】

そして、このような回路構成において、第１、第２、第３スイッチ素子１０１，１０２Ａ，１０３Ａのオンオフ制御を行うことで、インピーダンス整合回路モジュール２０Ａは、第１の実施形態に示したインピーダンス整合回路モジュール２０と同様に、多様なインピーダンス整合を実現できる。

【0111】

（使用例２）
図１３は、本発明の第２の実施形態に係るインピーダンス整合回路モジュールの第２使用例を示す図であり、図１３（Ａ）は構成図、図１３（Ｂ）はその等価回路図である。

【0112】

整合素子実装領域３２には、整合素子３２０が実装されている。これにより、導体パターン２０２，２０５が整合素子３２０を介して接続される。整合素子実装領域３３には、整合素子３３０が実装されている。これにより、導体パターン２０２，２０３が整合素子３３０を介して接続される。整合素子実装領域３４には、整合素子３４０が実装されている。これにより、導体パターン２０１，２０３が整合素子３４０を介して接続される。整合素子実装領域３５には、整合素子３５０が実装されている。これにより、導体パターン２０４，２０６が整合素子３５０を介して接続される。

【0113】

以上のような構成により、インピーダンス整合回路モジュール２０Ａ２は、図１３（Ｂ）に示す回路構成となる。具体的には、第１外部接続端子Ｐ_ＩＯ１と第１高周波入出力端子Ｐ_ＲＦ１とは、整合素子３４０によって接続される。第１高周波入出力端子Ｐ_ＲＦ１と第２高周波入出力端子Ｐ_ＲＦ２は、第１スイッチ素子１０１と整合素子３３０との並列回路によって接続される。第２外部接続端子Ｐ_ＩＯ２と第１整合端子Ｐ_ＭＣ１とは、整合素子３２０によって接続される。

【0114】

これにより、第１外部接続端子Ｐ_ＩＯ１と第２外部接続端子Ｐ_ＩＯ２は、第２スイッチ素子１０２Ａと整合素子３２０の直列回路、第１スイッチ素子１０１および整合素子３３０の並列回路と、整合素子３４０との直列接続回路によって接続される。

【0115】

第２整合端子Ｐ_ＭＣ２は、整合素子３５０によってグランド電位に接続されている。これにより、第２高周波入出力端子Ｐ_ＲＦ２は、第３スイッチ素子１０３Ａおよび整合素子３５０の直列回路によって、グランド電位に接続される。

【0116】

そして、このような回路構成において、第１、第２、第３スイッチ素子１０１，１０２Ａ，１０３Ａのオンオフ制御を行うことで、インピーダンス整合回路モジュール２０Ａ２は、第１の実施形態に示したインピーダンス整合回路モジュール２０と同様に、多様なインピーダンス整合を実現できる。

【0117】

次に、本発明の第３の実施形態に係るインピーダンス整合用スイッチ回路モジュール、およびインピーダンス整合回路モジュールについて、図を参照して説明する。

【0118】

本実施形態のインピーダンス整合回路モジュールは、インピーダンス整合用スイッチ回路モジュール１０Ｂ，１０Ｃの構成が、第１の実施形態に示したインピーダンス整合用スイッチ回路モジュール１０と異なるものであり、他の構成は、第１の実施形態に示したインピーダンス整合回路モジュール２０と同じである。したがって、異なる箇所のみを具体的に説明する。

【0119】

図１４（Ａ），（Ｂ）は本発明の第３の実施形態に係るインピーダンス整合用スイッチ回路モジュールの等価回路図である。

【0120】

本実施形態のインピーダンス整合用スイッチ回路モジュール１０Ｂ，１０Ｃは、所謂Ｌ型にスイッチ素子を接続した回路構成からなる。具体的には、図１４（Ａ）に示すインピーダンス整合用スイッチ回路モジュール１０Ｂは、第１の実施形態に示したインピーダンス整合用スイッチ回路モジュール１０の構成から、第３スイッチ素子１０３および第２整合端子Ｐ_ＭＣ２を省略した構成からなる。また、図１４（Ｂ）に示すインピーダンス整合用スイッチ回路モジュール１０Ｃは、第１の実施形態に示したインピーダンス整合用スイッチ回路モジュール１０の構成から、第２スイッチ素子１０２および第１整合端子Ｐ_ＭＣ１を省略した構成からなる。

【0121】

このような構成であっても、上述の各実施形態と同様に、簡素な構成でありながら、多様なインピーダンス整合を実現できる。

【0122】

なお、上述の実施形態では、第１高周波入出力端子Ｐ_ＲＦ１と第１外部接続端子Ｐ_ＩＯ１との間に、整合素子実装領域３４を設ける例を示したが、第１高周波入出力端子Ｐ_ＲＦ１と第１外部接続端子Ｐ_ＩＯ１とを導体パターンによって直接接続してもよい。逆に、第２高周波入出力端子Ｐ_ＲＦ２と第２外部接続端子Ｐ_ＩＯ２との間に整合素子実装領域を設けてもよい。

【0123】

ただし、上述の実施形態に示すように、第１外部接続端子Ｐ_ＩＯ１側だけに整合素子実装領域を設けることで、当該第１外部接続端子Ｐ_ＩＯ１をアンテナに接続する態様とすれば、よりアンテナ近傍でのインピーダンス整合が可能になり、より好適である。

【0124】

また、上述の実施形態では、第１、第２高周波入出力端子Ｐ_ＲＦ１，Ｐ_ＲＦ２用端子導体からなる第１群、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体、グランド端子Ｐ_ＧＮＤ用端子導体からなる第２群、駆動電圧印加端子Ｐ_ＶＤＤ用端子導体、制御電圧印加端子Ｐ_ＣＴＬ１，Ｐ_ＣＴＬ２用端子導体からなる第３群を第１方向に沿って配列する例を示したが、次に示すような端子導体の配列を採用してもよい。

【0125】

図１５（Ａ），（Ｂ）は、インピーダンス整合用スイッチ回路モジュールの端子導体の配列例を示す図である。

【0126】

図１５（Ａ）の構成では、第２群と第３群との間に、さらにグランド端子Ｐ_ＧＮＤ用端子導体を配置している。これにより、第２群を構成する第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体と、第３群を構成する駆動電圧印加端子Ｐ_ＶＤＤ用端子導体、制御電圧印加端子Ｐ_ＣＴＬ１，Ｐ_ＣＴＬ２用端子導体との間のアイソレーションを高く確保することができる。

【0127】

また、図１５（Ａ）の構成では、第２群の第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体間のグランド端子Ｐ_ＧＮＤ用端子導体は、省略している。これにより、裏面の端子導体数を少なくできる。ただし、この場合、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体の第２方向に沿った距離をできる限り長くする方がよい。すなわち、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体は、第２方向の両端に近い位置にそれぞれ配置するとよい。

【0128】

また、さらに、図１５（Ｂ）の構成では、第３群を構成する端子群として、駆動電圧印加端子Ｐ_ＶＤＤ用端子導体と制御電圧印加端子Ｐ_ＣＴＬ１，Ｐ_ＣＴＬ２，Ｐ_ＣＴＬ３用端子導体を備えている。この場合、これら４端子を、図１５（Ｂ）に示すように、二列に並べることもできる。この際、直流電圧からなる駆動電圧印加端子Ｐ_ＶＤＤ用端子導体を、第２群に近い位置に配置し、矩形信号からなる制御電圧が入力される制御電圧印加端子Ｐ_ＣＴＬ１，Ｐ_ＣＴＬ２，Ｐ_ＣＴＬ３用端子導体を第２群から遠い位置に配置するとよい。これにより、制御電圧によるノイズの影響を、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体が受け難くなる。さらに、第１、第２整合端子Ｐ_ＭＣ１，Ｐ_ＭＣ２用端子導体と制御電圧印加端子Ｐ_ＣＴＬ１，Ｐ_ＣＴＬ２，Ｐ_ＣＴＬ３用端子導体の間にグランド端子Ｐ_ＧＮＤ用端子導体を配置することで、さらにノイズの影響を受け難くすることができる。

【符号の説明】

【0129】

１０，１０Ａ，１０Ｂ，１０Ｃ：インピーダンス整合用スイッチ回路モジュール、
１１：基体、
２０，２０Ａ，２０Ａ２：インピーダンス整合回路モジュール、
２１：実装基板、
１００：スイッチＩＣ、
１０１：第１スイッチ素子、
１０２，１０２Ａ：第２スイッチ素子、
１０３，１０３Ａ：第３スイッチ素子、
２０１，２０２，２０３，２０４，２０５，２０６，２０７：導体パターン、
２１１，２１２，２２１，２２２，２２３，２３１，２３２，２３３，２４１，２４２，２４３，２５１，２５２，２５３，２６１，２７１：ランド導体、
３１，３２，３３，３４，３５，３６：整合素子実装用領域、
３２０，３３０，３４０，３５０，３６０：整合素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】