特許 5788022 フェイルセーフな電子制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5788022

(24)【登録日】2015年8月7日

(45)【発行日】2015年9月30日

(54)【発明の名称】フェイルセーフな電子制御装置

(51)【国際特許分類】

   G06F 11/16 20060101AFI20150910BHJP

   G06F 11/18 20060101ALI20150910BHJP

【ＦＩ】

   G06F11/16 310C

   G06F11/18 310C

【請求項の数】4

【全頁数】16

(21)【出願番号】特願2013-549977(P2013-549977)

(86)(22)【出願日】2011年12月19日

(86)【国際出願番号】JP2011079396

(87)【国際公開番号】WO2013093999

(87)【国際公開日】20130627

【審査請求日】2014年3月19日

(73)【特許権者】

【識別番号】000129367

【氏名又は名称】株式会社キトー

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100092624

【弁理士】

【氏名又は名称】鶴田 準一

(74)【代理人】

【識別番号】100114018

【弁理士】

【氏名又は名称】南山 知広

(74)【代理人】

【識別番号】100165191

【弁理士】

【氏名又は名称】河合 章

(74)【代理人】

【識別番号】100151459

【弁理士】

【氏名又は名称】中村 健一

(72)【発明者】

【氏名】小山田 裕彦

【審査官】 三坂 敏夫

(56)【参考文献】

【文献】 特開平０７−１４６８０２（ＪＰ，Ａ）

【文献】 特開平０３−０２７８９８（ＪＰ，Ａ）

【文献】 特開平０７−０７２００１（ＪＰ，Ａ）

【文献】 特開２００７−２５２１７５（ＪＰ，Ａ）

【文献】 特開２０１１−２３８０８２（ＪＰ，Ａ）

【文献】 特開２０００−０７６０８９（ＪＰ，Ａ）

【文献】 特開２００８−２９９７６７（ＪＰ，Ａ）

【文献】 特表２００８−５１８２９８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １１／１６

Ｇ０６Ｆ １１／１８

(57)【特許請求の範囲】

【請求項1】

操作器によって操作される機器に適用されるフェイルセーフな電子制御装置であって、
前記機器を駆動制御するために前記操作器から同一の入力信号が入力され、前記入力信号に基づいて生成される出力信号を相互に入出力する非同期の複数の制御部を有し、
前記複数の制御部は、それぞれ演算処理部を有し、
前記演算処理部は、前記機器の駆動制御に関する第１の演算処理と、一定周期のパルス信号のパルス周期ごとに、前記演算処理部の異常の有無を検出するために前記出力信号の照合を行うことに関する演算処理と、を実行し、
前記出力信号の照合を行うことに関する演算処理は、前記照合において照合異常を検出しない場合、前記出力信号に対応する前記機器を駆動制御する動作指令信号を前記複数の制御部の少なくとも一つの制御部から出力し、前記照合において照合異常を検出した場合、前記演算処理部が前記機器の動作を禁止する演算処理を含み、
前記複数の制御部のうちの少なくとも二つの制御部の演算処理部は、前記第１の演算処理又は前記出力信号の照合を行うことに関する演算処理とは異なる第２の演算処理を実行し、前記第２の演算処理を実行している間に前記パルス信号のパルスを検出する度に前記第２の演算処理を中断して前記第１の演算処理及び前記出力信号の照合を行うことに関する演算処理を実行し、前記第１の演算処理及び前記出力信号の照合を行うことに関する演算処理を終了した後に前記第２の演算処理を再開し、
前記少なくとも二つの制御部のうちの一つの制御部の演算処理部が実行する前記第２の演算処理は、他の制御部の演算処理部が実行する前記第２の演算処理とは異なる演算処理であり、
前記演算処理部は、前記照合を複数回行い、当該演算処理部を含む制御部の前記出力信号と、他の制御部の演算処理部の出力信号との不一致を所定回数連続して検出した後に、当該演算処理部を含む制御部の前記出力信号と、他の制御部の演算処理部の出力信号との一致を２回以上連続して検知した場合、前記フェイルセーフな電子制御装置に異常がないと判断することを特徴とするフェイルセーフな電子制御装置。

【請求項2】

前記パルス信号を、前記演算処理部が前記第２の演算処理に割り込んで前記第１の演算処理を実行するための割込み要求信号とする請求項１に記載のフェイルセーフな電子制御装置。

【請求項3】

前記パルス信号は、商用交流電源からの交流電圧信号に基づいて生成される請求項１に記載のフェイルセーフな電子制御装置。

【請求項4】

前記機器は、ホイストであり、
前記パルス信号は、商用交流電源に接続されたパルス信号発生器によって生成され、
前記操作器は、
前記商用交流電源に接続され、交流電源周波数に基づく巻上げ操作パルス信号を生成する巻上げボタンと、
前記商用交流電源に接続され、交流電源周波数に基づく巻下げ操作パルス信号を生成する巻下げボタンと、
を有する請求項１に記載のフェイルセーフな電子制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、押しボタンユニット等の操作器によって操作されるホイスト、クレーン等の産業用機器に適用されるフェイルセーフな電子制御装置に関する。

【背景技術】

【0002】

フェイルセーフな電子制御装置では、フェイルセーフな電子制御装置の異常を検出するために、演算処理部を多重化し、演算処理結果についての照合を行っている。

【0003】

このような照合として、バス照合及びソフトウェア照合がある。バス照合は、ハードウェアの制約があり、回路が複雑で高価なものとなる。一方、ソフトウェア照合は、ソフトウェアで演算結果を照合するものであり、一方のマイコンの他方のマイコンへの割込み要求信号の送信等により照合を行っているので、独立制御性が保たれないという課題を有していた。

【0004】

また、フェイルセーフな電子制御装置の全体としての処理性能を向上させるために、本体を駆動する駆動装置（例えば、エンジン電子制御装置）に対する周辺機器（例えば、表示装置及び通信機器）の制御の際の演算処理のような比較的安全性を必要としない演算処理については、複数の演算処理部でそれぞれ異なる演算処理を実行し、駆動装置の駆動制御の際の演算処理のような安全性が必要な演算処理については、複数の演算処理部で同一演算処理を実行し、フェイルセーフな電子制御装置の演算処理部自身の異常を検出するために同一演算処理の結果を照合するフェイルセーフな電子制御装置が提案されている（例えば、特許文献１）。このようなフェイルセーフな電子制御装置は、複数の演算処理部の他に、安全性が必要な処理を行うときに各演算処理部が同一演算処理の結果についてのデータがそれぞれ非同期で書き込まれる複数の圧縮器と、圧縮器に書き込まれた同一演算処理の結果についてのデータの照合を行う照合回路と、を更に有する。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１０−１１３３８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

操作者がホイスト等の機器の各動作に対応した押しボタンスイッチを押すことによって機器の動作を制御する産業用機器においても、操作者を支援するために、駆動装置にマイコンを採用し、各種メンテナンスに必要な運転履歴等のデータの管理、機器の運転状態の表示及び警告等を行うようにしている。ここで、駆動装置もマイコン化するとともに多機能でフェイルセーフな電子制御装置を廉価に提供するために、駆動装置（例えば、ホイストの巻上げモータ駆動制御部）に対する周辺機器（例えば、各種表示装置）の制御に関する演算処理のような比較的安全性を必要としない演算処理については、効率を優先し、複数の演算処理部で異なる演算処理（例えば、ホイストの運転状態及びメンテナンスデータの表示又は押しボタンスイッチユニットへの表示に関する演算処理）を実行し、駆動装置の制御に関する演算処理のような厳格な安全性を必要とする演算処理については、複数の演算処理部で同一の演算処理（例えば、巻上げモータの巻上げ動作、巻下げ動作及び停止動作に関する演算処理）を実行し、その結果を相互に照合することによって電子制御装置の異常を検出するのが好ましい。

【0007】

しかしながら、従来のフェイルセーフな電子制御装置では、フェイルセーフな電子制御装置の異常を検出するために照合回路を必要とするので、フェイルセーフな電子制御装置の構成が複雑になるとともに制御装置が高価になるという課題を有する。

【0008】

本発明の目的は、多機能でフェイルセーフなホイスト等の機器を低コストで実現することにあり、特に、ホイスト等の機器に適用される演算処理部を多重化したフェイルセーフな電子制御装置において、各演算処理部の独立制御性を保ち、簡単かつ廉価な構成を有するフェイルセーフな電子制御装置を実現することである。

【課題を解決するための手段】

【0009】

かかる課題を解決するために、本発明は、操作器によって操作される機器に適用されるフェイルセーフな電子制御装置であって、機器を駆動制御するために操作器から同一の入力信号が入力され、入力信号に基づいて生成される出力信号を相互に入出力する複数の制御部を有し、複数の制御部は、それぞれ演算処理部を有し、演算処理部は、一定周期のパルス信号のパルス周期ごとに、演算処理部の異常の有無を検出するために出力信号の照合を行う第１の演算処理を実行し、第１の演算処理は、照合において照合異常を検出しない場合、出力信号に対応する機器を駆動制御する動作指令信号を複数の制御部の少なくとも一つの制御部から出力し、照合において照合異常を検出した場合、演算処理部が機器の動作を禁止する演算処理を含み、複数の制御部のうちの少なくとも一つの制御部の演算処理部は、第１の演算処理以外の第２の演算処理を実行し、第２の演算処理を実行している間にパルス信号のパルスを検出する度に第２の演算処理を中断して第１の演算処理を実行し、第１の演算処理を終了した後に第２の演算処理を再開することを特徴とするフェイルセーフな電子制御装置を提供する。

【0010】

本発明によれば、多機能でフェイルセーフなホイスト等の機器を低コストで実現することができ、特に、ホイスト等の機器に適用される、演算処理部を多重化したフェイルセーフな電子制御装置において、各演算処理部の独立制御性を保ち、簡単かつ廉価な構成を有するフェイルセーフな電子制御装置を実現することである。

【0011】

本発明において、パルス信号を、演算処理部が第２の演算処理に割り込んで第１の演算処理を実行するための割込み要求信号とすることが好ましい。

【0012】

本発明において、パルス信号は、商用交流電源からの交流電圧信号に基づいて生成されることが好ましい。

【0013】

本発明において、演算処理部は、照合を複数回行い、当該演算処理部を含む制御部の出力信号と、他の制御部の演算処理部の出力信号との一致を２回以上連続して検知した場合、フェイルセーフな電子制御装置に異常がないと判断することが好ましい。

【図面の簡単な説明】

【0014】

【図1】図１は、本発明の実施の形態によるフェイルセーフな電子制御装置を有するシステムのブロック図である。

【図2】図２は、図１のフェイルセーフな電子制御装置のホイスト及び表示部の制御のフローチャートである。

【図3】図３は、図１のフェイルセーフな電子制御装置のホイスト及び通信部の制御のフローチャートである。

【図4】図４は、図２及び図３の割込み処理のフローチャートである。

【図5】図５は、フェイルセーフな電子制御装置に異常がない場合の５０Ｈｚ交流電圧、割込み要求信号としてのパルス信号、巻上げ操作信号及び巻上げ指令信号の波形図である。

【発明を実施するための形態】

【0015】

本発明によるフェイルセーフな電子制御装置の実施の形態を、図面を参照しながら詳細に説明する。
図１は、本発明の実施の形態によるフェイルセーフな電子制御装置を有するシステムのブロック図である。図１に示すシステムは、機器としてのホイスト１と、一定周期のパルス信号を生成するパルス信号発生器２と、操作器としての押しボタンユニット３と、独立制御性を有するフェイルセーフな電子制御装置４と、周辺機器としての表示部５と、他の周辺機器としての通信部６と、を有する。本実施の形態では、フェイルセーフな電子制御装置４は、マイコンによって構成され、複数の制御部としての二つの制御部４ａ，４ｂと、ＩＩＣバス４ｃ，４ｄと、を有する。

【0016】

ホイスト１は、吊り荷を吊り下げるフック１１を巻き上げ下げする巻上機構を有する巻上げ部１２と、巻上げ部１２を駆動する巻上げ駆動部１３と、を有する。

【0017】

巻上げ駆動部１３は、５０Ｈｚ又は６０Ｈｚの商用交流電源等に接続された交流電源回路１４と、モータ１５と、モータ駆動制御部１６と、電磁リレー１７と、遮断機１８と、ソリッドステートリレー回路１９と、を有する。

【0018】

交流電源回路１４は、モータ駆動制御部１６に電力を供給する。モータ１５は、巻上げ部１２の巻上げ機構に接続され、モータ１５の回転によってフック１１を巻上げ下げする三相誘導電動機である。モータ駆動制御部１６は、コンバータ、平滑用コンデンサ、インバータ等を有するインバータ制御ユニット又は動力用電磁開閉器からなる正逆転切替回路を有する動力回路からなり、フェイルセーフな電子制御回路４からの動作指令信号によってモータ１５の回転を制御する。

【0019】

電磁リレー１７は、異常を検出したことを示す異常検出信号がフェイルセーフな電子制御装置４から入力されると電源遮断信号を遮断機１８に出力する。遮断機１８は、電源遮断信号が電磁リレー１７から入力されると交流電源回路１４からモータ駆動制御回路１６に供給される電力を強制的に遮断し、モータ１５の回転すなわちホイスト１の巻上げ下げ動作を禁止する。ホイスト１は図示しない無励磁作動ブレーキを有するので、モータ駆動制御部１６に供給される電力が遮断されると、自動的に無励磁作動ブレーキが作動し、ホイスト１が停止する。

【0020】

ソリッドステートリレー回路１９は、動作指令信号としての巻上げ指令信号又は巻下げ指令信号がフェイルセーフな電子制御装置４から入力され、ホイスト１が巻上げ指令信号又は巻下げ指令信号に応じた動作を行うようモータ駆動制御部１６に信号を出力にする。

【0021】

図１のフェイルセーフな電子制御装置を有するシステムのブロック図においては、制御部４ａ及び制御部４ｂからの巻上げ指令信号又は巻下げ指令信号が一致したときには、ソリッドステートリレー回路１９は、当該指令信号に対応する動作指令信号をモータ駆動制御部１６に出力する。なお、制御部４ａ及び制御部４ｂのいずれか一方の動作指令信号だけを直接モータ駆動制御部１６に出力するように回路全体を簡略化することもできる。

【0022】

パルス信号発生器２は、交流電源回路１４と同様に５０Ｈｚ又は６０Ｈｚの商用交流電源等に接続された交流電源回路２１と、抵抗２２を介して電源２１に接続された双方向ホトカプラ２３と、を有し、電源周波数が５０Ｈｚの場合には、１／１００秒（１０ミリ秒）周期の一定周期のパルス信号を出力し、電源周波数が６０Ｈｚの場合には、１／１２０秒（約８．３ミリ秒）周期の一定周期のパルス信号を出力する。

【0023】

双方向ホトカプラ２３は、入力側に設けられた発光ダイオード２４ａ，２４ｂと、出力側に設けられたホトトランジスタ２５と、を有し、ホトトランジスタ２５のエミッタは接地され、ホトトランジスタ２５のコレクタは抵抗２６を介して図示しない直流電源に接続される。

【0024】

このような構成によって、一定周期のパルス信号は、交流電源２１の交流電圧信号に基づいて安定的に生成され、ホトトランジスタ２５のコレクタと抵抗２６のとの間のノードＳ１を通じてフェイルセーフな電子制御装置４の制御部４ａ，４ｂにそれぞれ入力される。

【0025】

押しボタンユニット３は、操作者がフェイルセーフな電子制御装置４にホイスト１の巻上げ動作及び巻下げ動作を指示するための操作器である。このために、押しボタンユニット３は、巻上げボタン３１ａと、巻下げボタン３２ｂと、を有する。

【0026】

巻上げボタン３１ａは、交流電源周波数に基づく一定周期のパルス信号である巻上げ操作パルス信号を生成する。このために、巻上げボタン３１ａは、交流電源回路１４と同様に５０Ｈｚ又は６０Ｈｚの商用交流電源等に接続された交流電源回路３２ａと、抵抗３３ａを介して交流電源回路３２ａに接続された双方向ホトカプラ３４ａと、交流電源回路３２ａと双方向ホトカプラ３４ａとの間の接続を維持し又は切り離すためのスイッチ３５ａと、を有する。

【0027】

双方向ホトカプラ３４ａは、入力側に設けられた発光ダイオード３６ａ−１，３６ａ−２と、出力側に設けられたホトトランジスタ３７ａと、を有し、ホトトランジスタ３７ａのエミッタは接地され、ホトトランジスタ３７ａのコレクタは、抵抗３８ａを介して図示しない直流電源に接続される。

【0028】

このような構成によって、スイッチ３５ａがオン状態である、すなわち、巻上げボタン３１ａを押し続けている間、巻上げ操作パルス信号が、ホトトランジスタ３７ａのコレクタと抵抗３８ａの一端との間のノードＳ２を通じてフェイルセーフな電子制御装置４の制御部４ａ，４ｂにそれぞれ入力され、ホイスト１の巻上げ動作が行われる。

【0029】

巻下げボタン３１ｂは、交流電源周波数に基づく一定周期のパルス信号である巻下げ操作パルス信号を生成する。このために、巻下げボタン３１ｂは、巻上げボタン３１ａと同様に、５０Ｈｚ又は６０Ｈｚの商用交流電源等に接続された交流電源回路３２ｂと、抵抗３３ｂを介して交流電源回路３２ｂに接続された双方向ホトカプラ３４ｂと、交流電源回路３２ｂと双方向ホトカプラ３４ｂとの間の接続を維持し又は切り離すためのスイッチ３５ｂと、を有する。

【0030】

双方向ホトカプラ３４ｂは、入力側に設けられた発光ダイオード３６ｂ−１，３６ｂ−２と、出力側に設けられたホトトランジスタ３７ｂと、を有し、ホトトランジスタ３７ｂのエミッタは接地され、ホトトランジスタ３７ｂのコレクタは抵抗３８ｂを介して図示しない直流電源に接続される。

【0031】

このような構成によって、スイッチ３５ｂがオン状態である、すなわち、巻下げボタン３１ｂを押し続けている間、巻下げ操作パルス信号が、ホトトランジスタ３７ｂのコレクタと抵抗３８ｂの一端との間のノードＳ３を通じてフェイルセーフな電子制御装置４の制御部４ａ，４ｂに入力され、ホイスト１の巻下げ動作が行われる。

【0032】

制御部４ａは、基板４１ａと、入力部４２ａと、メモリ４３ａと、クロック発振器４４ａと、演算処理部としてのＣＰＵ４５ａと、入出力部４６ａと、出力部４７ａと、通信部４８ａと、バス４９ａと、を有する。同様に、制御部４ｂは、基板４１ｂと、入力部４２ｂと、メモリ４３ｂと、クロック発振器４４ｂと、演算処理部としてのＣＰＵ４５ｂと、入出力部４６ｂと、出力部４７ｂと、通信部４８ｂと、バス４９ｂと、を有する。

【0033】

基板４１ａ上には、入力部４２ａ、メモリ４３ａ、クロック発振器４４ａ、ＣＰＵ４５ａ、入出力部４６ａ、出力部４７ａ、通信部４８ａ及びバス４９ａが形成される。同様に、基板４１ｂ上には、入力部４２ｂ、メモリ４３ｂ、クロック発振器４４ｂ、ＣＰＵ４５ｂ、入出力部４６ｂ、出力部４７ｂ、通信部４８ｂ及びバス４９ｂが形成される。基板４１ａ，４１ｂはそれぞれ、小型化及び低コスト化の観点からワンチップマイコンとすることが好ましい。

【0034】

入力部４２ａ，４２ｂはそれぞれ、押しボタンユニット３からの巻上げ操作パルス信号及び巻下げ操作パルス信号が入力信号として入力される複数の入力ポートを有する。入力部４２ａ，４２ｂの巻上げ操作パルス信号及び巻下げ操作パルス信号入力用ポートにおける一定周期のパルス信号の入力の有無がＣＰＵ４５ａ，４５ｂによってそれぞれ検知され、交流電源の周波数に基づく正規の一定周期のパルス信号が入力される場合には、Ｈレベルの巻上げ操作信号又は巻下げ操作信号をそれぞれ生成し、巻上げ操作パルス信号と巻下げ操作パルス信号を同時に検出した場合、一定周期のパルス信号の入力がない場合又は不正なパルス信号を検出した場合には、Ｌレベルの巻上げ操作信号又は巻下げ操作信号をそれぞれ生成する。なお、ノイズ以外の不正パルス信号をＣＰＵ４５ａ又はＣＰＵ４５ｂによって検知した場合に押しボタンユニット３又は信号伝送経路に異常があるとして表示部５に異常を表示することが好ましい。

【0035】

メモリ４３ａ，４３ｂには、ＣＰＵ４５ａ，４５ｂのプログラムがそれぞれ格納されるとともに、ＣＰＵ４５ａ，４５ｂでそれぞれ生成した巻上げ操作信号又は巻下げ操作信号のデータ、巻上げ操作信号又は巻下げ操作信号に基づいて生成される出力信号のデータ、巻き上げ操作パルス信号又は巻下げ操作パルス信号、巻上げ操作信号又は巻下げ操作信号、出力信号等に基づいて行われる各種演算処理に係わるデータ等が、ＣＰＵ４５ａ，４５ｂによってそれぞれ書き込まれる。なお、巻上げ操作信号又は巻下げ操作信号に基づいて生成される出力信号は、入出力部４６ａ，４６ｂのポートを介して制御部４ａと制御部４ｂとの間で相互に入出力される。

【0036】

また、制御部４ａで生成される各種データを、ＩＩＣバス４ｃを介して入手してメモリ４３ｂに格納し、制御部４ｂで生成される各種データを、ＩＩＣバス４ｃを介して入手してメモリ４３ａに格納するのが好ましい。

【0037】

クロック発生器４４ａ，４４ｂは、所定のクロック周波数（例えば、１６ＭＨｚ）のクロック信号をＣＰＵ４５ａ，４５ｂにそれぞれ出力する。

【0038】

ＣＰＵ４５ａ，４５ｂはそれぞれ、クロック発生器４４ａ，４４ｂから入力されたクロック信号を基準として、ＣＰＵ４５ａ，４５ｂに格納されているホイスト制御プログラムを実行する。パルス信号発生器２からのパルス信号がＣＰＵ４５ａ，ＣＰＵ４５ｂのそれぞれの割込み要求信号入力ポートに入力されると、ＣＰＵ４５ａ，４５ｂはそれぞれ、割込み要求信号であるパルス信号のパルスの周期に呼応して、ホイスト１の駆動制御に関する演算処理を巻上げ操作信号又は巻下げ操作信号に基づいて実行し、演算結果において照合異常のないときには巻上げ指令信号又は巻下げ指令信号をそれぞれ生成して出力する。なお、巻上げ指令信号と巻下げ指令信号が同時にＨレベルを生成しないようにプログラムされている。

【0039】

また、ＣＰＵ４５ａ，４５ｂはそれぞれ、フェイルセーフな電子制御装置４の異常を検出するために、パルス信号発生器２からのパルス信号のパルス周期に呼応して、メモリ４３ａ，４３ｂに格納された制御部４ａ，４ｂの出力信号のデータと入出力部４６ａ，４６ｂに入力された他方の制御部４ｂ，４ａの出力信号のデータとの照合を少なくとも２回行う。

【0040】

メモリ４３ａ，４３ｂに格納された制御部４ａ，４ｂの出力信号のデータと制御部４ｂの出力信号との一致が、予め設定された所定回数（例えば、１０回）の照合を繰り返しても規定回数（例えば、２回）連続して検知しない場合には、ＣＰＵ４５ａ，４５ｂは、フェイルセーフな電子制御装置４に異常があると判断する。

【0041】

なお、上述したようなＣＰＵ４５ａ、４５ｂによる出力信号のデータの照合はそれぞれ、メモリ４３ａ，４３ｂに格納された照合プログラムに従って行われ、ＣＰＵ４５ａ，４５ｂは、照合結果すなわちフェイルセーフな電子制御装置４に異常があるか否かについての照合データを、上記各種演算処理のデータの一つとして生成する。

【0042】

生成された照合データは、ＣＰＵ４５ａ、４５ｂによってメモリ４３ａ、４３ｂにそれぞれ格納されるだけでなく、ＣＰＵ４５ａ，４５ｂにより他方の制御部４ｂ，４ａに送信され、他方のＣＰＵ４５ｂ，４５ａによってそれぞれのメモリ４３ｂ，４３ａに格納され、制御部４ａ，４ｂは、相互に照合結果を共有する。

【0043】

また、ＣＰＵ４５ａは、ＣＰＵ４５ａに格納されている表示部制御プログラムに従って、表示部５を制御する。このために、ＣＰＵ４５ａは、表示部５の制御に関する演算処理を第２の演算処理として実行し、ホイストの運転又はメンテナンスデータを表す映像信号を、上記各種演算処理のデータに基づいて生成する。

【0044】

さらに、ＣＰＵ４５ａは、表示部５の制御に関する演算処理を実行している間に、ＣＰＵ４５ａの割り込み要求信号入力ポートにパルス信号のライジングエッジを検出した場合、表示部５の制御に関する演算処理を中断して割込み処理であるホイスト１の駆動制御に関する演算処理を第１の演算処理として実行し、ホイスト１の駆動制御に関する演算処理を終了した後に表示部５の制御に関する演算処理を再開する。すなわち、このような割込み処理及び割込み処理終了後の表示部５の制御に関する演算処理の再開がパルス信号のライジングエッジを検出する度に実行される。

【0045】

また、ＣＰＵ４５ｂは、ＣＰＵ４５ｂに格納されている通信部制御プログラムに従って、通信部６を制御する。このために、ＣＰＵ４５ｂは、通信部６の制御に関する演算処理を第２の演算処理として実行し、押しボタンユニット３における表示動作を制御するための押しボタンユニット表示制御信号を、上記各種演算処理のデータに基づいて生成する。

【0046】

さらに、ＣＰＵ４５ｂは、通信部６の制御に関する演算処理を実行している間に、ＣＰＵ４５ｂの割り込み要求信号入力ポートにパルス信号のライジングエッジを検出した場合、通信部６の制御に関する演算処理を中断して割込み処理であるホイスト１の駆動制御に関する演算処理を第１の演算処理として実行し、ホイスト１の駆動制御に関する演算処理を終了した後に通信部６の制御に関する演算処理を再開する。すなわち、このような割込み処理及び割込み処理終了後の通信部６の制御に関する演算処理の再開がパルス信号のライジングエッジを検出する度に実行される。

【0047】

なお、ＣＰＵ４５ａの処理能力は、ＣＰＵ４５ｂの処理能力と同一であっても異なってもよい。例えば、ＣＰＵ４５ａとＣＰＵ４５ｂのうちの少なくとも一方を、安全性が必要なホイスト１の駆動制御に関する演算処理を行うのに必要な最小限の機能を有する廉価なＣＰＵによって構成することができる。また、ＣＰＵ４５ｂを、ＣＰＵ４５ａとは異なる製造プロセスで製造されたＣＰＵによって構成することもでき、この場合、ＣＰＵ４５ｂにＣＰＵ４５ａと同様な障害が発生する確率を、ＣＰＵ４５ｂをＣＰＵ４５ａと同一の製造プロセスで製造した場合に比べて低くすることができる。

【0048】

ＩＩＣバス４ｃは、制御部４ａの入力信号のデータ及び照合データを制御部４ｂに転送するとともに制御部４ｂの入力信号のデータ及び照合データを制御部４ａに転送するためのシリアルデータ線ＳＤＡと、これらの入力信号のデータ及び照合データの転送を行う際に同期をとるためのシリアルクロック線ＳＣＬと、を有する。

【0049】

表示部５は、例えば、液晶表示ディスプレイ（ＬＣＤ）によって構成され、入出力部４６ａから入力される運転又はメンテナンス信号に対応する文字情報等を表示する。通信部６は、押しボタンユニット表示制御信号を送受信する通信ポート等を有し、入出力部４６ｂから入力された押しボタンユニット表示制御信号を押しボタンユニット３に出力し、押しボタンユニット表示制御信号に応じた押しボタンユニット３の表示制御を行う。

【0050】

図２は、図１のフェイルセーフな電子制御装置の制御部４ａが実行するホイスト及び表示部の制御のフローチャートである。図２に示すフローチャートでは、先ず、ステップＳ１において、ＣＰＵ４５ａは、制御部４ａの電源（図示せず）をリセットすることによって制御部４ａの初期設定を行う。

【0051】

ステップＳ２において、割込みが許可され、その後は、ＣＰＵ４５ａが、パルス信号発生器２のパルス信号（一定周期のＨレベル信号）がＣＰＵ４５ａの割込み要求信号入力ポートに入力される度に、ＣＰＵ４５ａは、後に説明する割込み処理を実行する。

【0052】

ステップＳ３の入力信号処理において、ＣＰＵ４５ａは、押しボタンユニット３からの巻上げ操作パルス信号及び巻下げ操作パルス信号から巻上げ操作信号及び巻下げ操作信号を生成し、メモリ４３ａに書き込みする。このとき、入力部４２ａに入力された巻上げ操作パルス信号及び巻下げ操作パルス信号が商用交流電源に基づく正規のパルス信号か否かを判断するようにするのが好ましく、不正なパルスを検出した場合には、所定の異常処理を実行することが好ましい。

【0053】

図２のフローチャートにおける入力信号処理ステップＳ３は、後に説明する図４のフローチャートにおける入力信号処理ステップＳ１４に含めることができる。また、図２のフローチャートにおける入力信号処理ステップＳ３は、省略することができる。

【0054】

ステップＳ４において、ＣＰＵ４５ａは、運転又はメンテナンスデータを表示するための表示処理を実行し、表示信号を表示部５に出力する。

【0055】

図３は、図１のフェイルセーフな電子制御装置の制御部４ｂが実行するホイスト及び通信部の制御のフローチャートである。図４に示すフローチャートでは、先ず、ステップＳ１’において、ＣＰＵ４５ｂは、制御部４ｂの電源（図示せず）をリセットすることによって制御部４ｂの初期設定を行う。

【0056】

ステップＳ２’において、割込みが許可され、その後は、ＣＰＵ４５ｂがパルス信号発生器２のパルス信号（一定周期のＨレベル信号）がＣＰＵ４５ｂの割込み要求信号入力ポートに入力される度に、ＣＰＵ４５ｂは、後に説明する割込み処理を実行する。

【0057】

ステップＳ３’の入力信号処理において、ＣＰＵ４５ｂは、押しボタンユニット３からの巻上げ操作パルス信号及び巻下げ操作パルス信号から巻上げ操作信号及び巻下げ操作信号を生成し、メモリ４３ｂに書き込みする。このとき、入力部４２ｂに入力された巻上げ操作パルス信号及び巻下げ操作パルス信号が商用交流電源に基づく正規のパルス信号か否かを判断するようにするのが好ましく、不正なパルスを検出した場合には、所定の異常処理を実行することが好ましい。

【0058】

図３のフローチャートにおける入力信号処理ステップＳ３’は、後に説明する図４のフローチャートにおける入力信号処理ステップＳ１４に含めることができる。また、図３のフローチャートにおける入力信号処理ステップＳ３’は、省略することができる。

【0059】

ステップＳ４’において、ＣＰＵ４５ｂは、外部通信処理を実行し、押しボタンユニット表示制御信号を通信部６に出力する。

【0060】

図４は、ＣＰＵ４５ａ，４５ｂに共通の演算処理のフローチャートであり、図２及び図３のフローチャートで説明した割込み処理のフローチャートであり、ＣＰＵ４５ａ，４５ｂの割込み要求信号入力ポートに割込み要求信号が入力される度に実行される。図４に示すフローチャートでは、先ず、ステップＳ１１において、ＣＰＵ４５ａ，４５ｂは、各メモリ４３ａ，４３ｂに格納している第１の計数値Ｎをそれぞれゼロにリセットする。その後、ステップＳ１２において、ＣＰＵ４５ａ，４５ｂは、各メモリ４３ａ，４３ｂに格納している第２の計数値Ｍをそれぞれゼロにリセットする。

【0061】

ステップＳ１３において、ＣＰＵ４５ａ，４５ｂは、第１の計数値Ｎを１だけ加算する。その後、ステップＳ１４において、ＣＰＵ４５ａ，４５ｂは、それぞれの入力部４２ａ，４２ｂに入力された入力信号のデータをそれぞれのメモリ４３ａ，４３ｂに書き込む。

【0062】

その後、ステップＳ１５において、ＣＰＵ４５ａ，４５ｂは、ホイスト１の駆動制御に関する演算処理を上記入力信号に基づいて実行する。その後、ステップＳ１６において、ＣＰＵ４５ａ，４５ｂは、入力信号及びメモリ４３ａ，４３ｂのデータ（巻上げ操作信号又は巻下げ操作信号並びに図示しない上限信号及び下限信号）に基づいて生成された出力信号のデータをメモリ４３ａ，４３ｂにそれぞれ書き込む。その後、ステップＳ１７において、ＣＰＵ４５ａ，４５ｂは、制御部４ａ，４ｂの出力信号が一致しているか否かの照合を行う。

【0063】

その後、ステップＳ１８において、ステップＳ１７の照合結果が照合異常であるか否か判断する。照合異常がないと判断した場合、ステップＳ１９において、ＣＰＵ４５ａ，４５ｂは、第２の計数値Ｍを１だけ加算する。その後、ステップＳ２０において、ＣＰＵ４５ａ，４５ｂは、計数値Ｍが規定回数（例えば、２）を超えているか否か判断する。計数値Ｍが規定回数を超えていない場合、ステップＳ１３に戻る。それに対し、計数値Ｍが規定回数を超えている場合、ステップＳ２１において、ＣＰＵ４５ａ，４５ｂは、巻上げ指令信号又は巻下げ指令信号のソリッドステートリレー回路１９への出力等のホイスト駆動制御処理を実行する。なお、安全の観点からＭを２以上とするのが好ましい。

【0064】

ステップＳ１８において照合異常と判断した場合、ステップＳ２２において、ＣＰＵ４５ａ，４５ｂは、計数値Ｎが規定回数（例えば、１０）を超えているか否か判断する。計数値Ｎが規定回数を超えていない場合、ステップＳ１２に戻る。それに対し、計数値Ｎが規定回数を超えている場合、ステップＳ２３において、ＣＰＵ４５ａ，４５ｂは、フェイルセーフな電子制御装置４に異常があると判断し、異常検出信号の電磁リレー１７への出力等の異常処理をそれぞれ独立して実行する。

【0065】

ホイスト等の低速度で動作する機器においては、ノイズ等が多く、動作が安定しない場合には、連続する複数回の割込み処理において、ステップＳ２３の異常処理が実行されたときにだけ電磁リレー１７に出力される異常信号を有効にするように変更することもできる。

【0066】

ステップＳ２０及びステップＳ２２でそれぞれ用いる規定回数は、ＣＰＵ４５ａ，４５ｂの処理能力、ノイズの有無等を考慮して予め設定される。ＣＰＵ４５ａの処理能力がＣＰＵ４５ｂの処理能力と異なる場合、ＣＰＵ４５ａにおいてステップＳ２０及びステップＳ２２で用いる規定回数がＣＰＵ４５ｂにおいてステップＳ２０及びステップＳ２２で用いる規定回数と異なるのが好ましい。

【0067】

図５は、フェイルセーフな電子制御装置に異常がない場合の５０Ｈｚ交流電流、パルス信号発生器２からのパルス信号、ＣＰＵ４５ａ，４５ｂが押しボタンユニット３からの巻上げ操作パルス信号から生成した巻上げ操作信号及びＣＰＵ４５ａ，４５ｂが演算結果として出力する巻上げ指令信号の波形図である。

【0068】

フェイルセーフな電子制御装置４が表示部５又は通信部６の制御に関する演算処理を実行している時刻ｔ１において、ＣＰＵ４５ａ，４５ｂがパルス信号のライジングエッジを検出すると、ＣＰＵ４５ａ，４５ｂは、表示部５又は通信部６の制御に関する演算処理を中断してホイスト１の駆動制御に関する演算処理を実行する。すなわち、時刻ｔ１において、ＣＰＵ４５ａ，４５ｂは、割込み要求信号を受信し、割込み処理を実行する。

【0069】

時刻ｔ１から所定時間（例えば、１ミリ秒）経過した時刻ｔ２において、ＣＰＵ４５ａ，４５ｂは、ホイスト１の駆動制御に関する演算処理すなわち割込み処理を終了し、表示部５又は通信部６の制御に関する演算処理を再開する。

【0070】

フェイルセーフな電子制御装置４が正常である場合、時刻ｔ１から時刻ｔ２の間において、図４のフローチャートのステップＳ１３からステップＳ２０までの手順を最低２回繰り返してからステップＳ２１に進み、出力部４７ａ，４７ｂは、Ｌレベルの巻上げ指令信号を出力する。

【0071】

再開された表示部５又は通信部６の制御に関する演算処理は、パルス信号の次のライジングエッジを検出するまで、すなわち、時刻ｔ２から所定時間（例えば、９ミリ秒）経過した時刻ｔ３まで、ＣＰＵ４５ａ，４５ｂによって実行される。この間、出力部４７ａ，４７ｂは、Ｌレベルの巻上げ指令信号の出力を継続する。

【0072】

その後、ＣＰＵ４５ａ，４５ｂは、ホイスト１の駆動制御に関する演算処理（割り込み処理）を、パルス信号の次のライジングエッジを検出する時刻ｔ３から開始し、時刻ｔ３から所定時間（例えば、１．５ミリ秒）経過した時刻ｔ４まで実行し、表示部５又は通信部６の制御に関する演算処理を、時刻ｔ４から所定時間（例えば、８．５ミリ秒）経過した時刻ｔ５まで実行する。

【0073】

図５の波形図では、時刻ｔ２と時刻ｔ３の間の時刻ｔ３’において、巻上げ操作信号がＬレベルからＨレベルに変化した場合を例示している。この場合、ＣＰＵ４５ａ，４５ｂはクロック信号レベルでは非同期で動作しているので、時刻ｔ３’直後の図４のフローチャートにおける照合処理ステップＳ１７において、照合対象データは一致しないことが発生し、ステップＳ１８において「照合異常」となる。そのために、図４のフローチャートでは、照合異常が解消するまで、ステップＳ１２からステップＳ１８を予め定めた所定回数（例えば、１０回）の範囲で繰り返すようになっている。その後、照合異常が解消し、「照合異常なし」が所定回数Ｍ回（例えば、２回）連続すると、ホイスト制御処理ステップＳ２１を実行し、時刻ｔ４において、ＣＰＵ４５ａ，４５ｂは、巻上げ指令信号をＬレベルからＨレベルに変更して出力し、ホイスト１の駆動制御に関する演算処理（割込み処理）を終了する。

【0074】

その後、再開された表示部５又は通信部６の制御に関する演算処理は、パルス信号の次のライジングエッジを検出するまで実行する。この間、出力部４７ａ，４７ｂは、Ｈレベルの巻上げ指令信号の出力を継続する。

【0075】

その後、ＣＰＵ４５ａ，４５ｂは、ホイスト１の駆動制御に関する演算処理（割り込み処理）を、パルス信号の次のライジングエッジを検出する時刻ｔ５から開始し、時刻ｔ５から所定時間（例えば、１ミリ秒）経過した時刻ｔ６まで実行し、表示部５又は通信部６を制御するための演算処理を、時刻ｔ６から所定時間（例えば、９ミリ秒）経過した時刻ｔ７まで実行する。

【0076】

この場合、時刻ｔ５から巻上げ操作信号がＨレベルで変化なく継続しているので、Ｈレベルの巻上げ指令信号の出力を継続する。

【0077】

時刻ｔ７から所定時間（例えば、５秒）経過した時刻ｔ８において、ＣＰＵ４５ａ，４５ｂは、同様に、ホイスト１の駆動制御に関する演算処理（割り込み処理）を開始し、時刻ｔ８から所定時間（例えば、１ミリ秒）経過した時刻ｔ９において、表示部５又は通信部６の制御に関する演算処理を再開し、再開された表示部５又は通信部６を制御するための演算処理を、時刻ｔ９から所定時間（例えば、９ミリ秒）経過した時刻ｔ１０まで実行する。

【0078】

この場合、時刻ｔ８と時刻ｔ１０の間、更に詳しくは、時刻ｔ９と時刻ｔ１０の間の時刻ｔ９’において、巻上げ操作信号がＨレベルからＬレベルに変化するが、時刻ｔ８から時刻ｔ９まで巻上げ操作信号がＨレベルであるので、時刻ｔ８から時刻ｔ１０までの間の巻上げ指令信号はＨレベルのままである。

【0079】

その後、ＣＰＵ４５ａ，４５ｂは、ホイスト１の駆動制御に関する演算処理（割り込み処理）を、パルス信号の次のライジングエッジを検出する時刻ｔ１０から開始し、時刻ｔ１０から所定時間（例えば、１．２ミリ秒）経過した時刻ｔ１１まで実行し、表示部５又は通信部６を制御するための演算処理を、時刻ｔ１１から所定時間（例えば、８．８ミリ秒）経過した時刻ｔ１２まで実行する。

【0080】

この場合、時刻ｔ１０から巻上げ操作信号がＬレベルであるので、ホイスト１の駆動制御に関する演算処理（割り込み処理）である図４のフローチャートのステップＳ２１のホイスト制御処理において、巻上げ指令信号はＨレベルからＬレベルに変更して出力されるので、ホイスト１の駆動制御に関する演算処理（割り込み処理）を終了する時刻ｔ１１からパルス信号の次のライジングエッジを検出する時刻ｔ１２までの間の巻上げ指令信号はＬレベルとなる。

【0081】

その後も、ＣＰＵ４５ａ，４５ｂは、ホイスト１の駆動制御に関する演算処理（割込み処理）と、表示部５又は通信部６に関する演算処理とを、パルス信号発生器２からのパルス信号（一定周期のＨレベル信号）の周期を基準に繰り返し実行する。

【0082】

本実施の形態によれば、ホイスト１の駆動制御に関する厳格に安全を重視する第１の演算処理及び表示部５又は通信部６の制御に関する厳格な安全性まで必要としない第２の演算処理をそれぞれ組み合わせて行う二つの演算処理部４５ａ，４５ｂを有するフェイルセーフな電子制御装置４を、ホイスト１に用いる際に、フェイルセーフな電子制御装置４に異常があるか否かを検出するために特段の照合回路を必要としない。したがって、フェイルセーフな電子制御装置４は、ハードウェアの自由度が高く、したがって、簡単かつ廉価な構成を有することができる。

【0083】

また、本実施の形態によれば、割込み要求信号を信頼性の高い商用交流電源に接続された交流電源回路２１の交流電圧信号に基づいて双方向ホトカプラ２４ａ，２４ｂを用いて生成しているので、ホイスト１の駆動制御に関する第１の演算処理を一定周期（５０Ｈｚ交流電源の場合は１０ミリ秒、６０Ｈｚ交流電源の場合は約８．３秒）で確実に実行することができる。

【0084】

また、本実施の形態によれば、一定周期の割込み要求信号ごとに第２の演算処理である表示部５又は通信部６の制御に関する演算処理を中断してホイスト１の駆動制御に関する第１の演算処理を実行し、第１の演算処理を終了した後に第２の演算処理を再開することによって、ＣＰＵ４５ａがＣＰＵ４５ｂと非同期で動作する場合でも、それぞれの演算処理結果を照合する第１の演算処理を制御対象の性能に影響することなく同じタイミングで実行することができる。

【0085】

また、ＣＰＵ４５ａ，４５ｂは、第１の演算処理を実行していないときに別々の第２の演算処理を実行することができるので、制御装置全体として、処理能力を効率的に向上させることができる。換言すれば、ホイスト、クレーン等に用いられるフェイルセーフな電子制御装置を、廉価なマイコン、ワンチップマイコン等を用いて実現することができる。

【0086】

割込み要求信号としてのパルス発生器２のパルス信号のライジングエッジ検出直後におけるＣＰＵ４５ａがＣＰＵ４５ｂと非同期で動作することに起因する、制御部４ａの出力信号と制御部４ｂの出力信号の短時間の不一致を、回避することができない。ＣＰＵ４５ａ，４５ｂは、このような短時間の不一致をフェイルセーフな電子制御装置４の異常と誤判断する。本実施の形態によれば、制御部４ａの出力信号と制御部４ｂの出力信号との照合を複数回行い、制御部４ａの出力信号と制御部４ｂの出力信号との一致を規定回数以上（好ましくは２回以上）連続して検出した場合にフェイルセーフな電子制御装置４に異常がないと判断しているので、電磁ノイズ又はＣＰＵ４５ａがＣＰＵ４５ｂと非同期で動作することに起因する出力照合の誤判断を、簡単な回路構成で確実に回避することができる。

【0087】

本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。例えば、上記実施の形態において、本発明によるフェイルセーフな電子制御装置をホイストに適用する場合について説明したが、クレーン等の他の産業用機器にも本発明を適用することができる。また、周辺機器として、表示部、通信部及びパラメータ設定部以外の周辺機器を用いることもできる。

【0088】

また、上記実施の形態において、本発明によるフェイルセーフな電子制御装置がパルス信号発生器を含まない場合について説明したが、本発明によるフェイルセーフな電子制御装置は、パルス信号発生器を含むこともできる。

【0089】

また、上記実施の形態において、本発明によるフェイルセーフな電子制御装置が二つの制御部を有する場合について説明したが、本発明によるフェイルセーフな電子制御装置は、三つ以上の制御部を有することもできる。

【0090】

また、上記実施の形態において、信頼性の高いパルス信号を、信頼性の高い５０Ｈｚの商用交流電源の交流電圧信号に基づいて生成する場合について説明したが、信頼性の高いパルス信号を、信頼性の高い他の信号（例えば、５０Ｈｚ又は６０Ｈｚ以外の周波数を有する商用交流電源の交流電圧信号）に基づいて生成することもできる。

【0091】

また、上記実施の形態において、パルス信号のライジングエッジを検出する場合について説明したが、パルス信号のライジングエッジ以外の部分（例えば、フォーリングエッジ）を検出する場合も本発明に適用することができる。

【0092】

また、上記実施の形態において、押しボタンユニットが巻上げボタン及び巻下げボタンを有する場合について説明したが、押しボタンユニットは、巻上げボタン及び巻下げボタン以外のボタン（例えば、停止ボタン）を有することができ、押しボタンユニット以外の操作部を用いることもできる。

【0093】

また、上記実施の形態において、第２の演算処理が表示部及び通信部の制御に関する演算処理である場合について説明したが、第２の演算処理を、本体を駆動する駆動装置に対する表示部及び通信部以外の周辺機器の制御の際の演算処理とすることもでき、第２の演算処理は、複数の制御部のうちの少なくとも一つの制御部の演算処理部によって行われる。

【0094】

また、上記実施の形態において、入力信号として巻上げ操作信号又は巻下げ操作信号を用いる場合について説明したが、巻上げ操作信号又は巻下げ操作信号以外の信号（例えば、ホイストからの停止信号）を入力信号として用いることもできる。

【0095】

また、上記実施の形態において、割込み要求信号によって第１の演算処理を実行しているが、割込み処理の他に、ポーリング等のソフトウェア手法によって、第２の演算処理中にパルス信号発生器２の出力する一定周期のパルス信号に呼応して第１の演算処理を起動することもできる。

【0096】

また、上記実施の形態において、巻上げボタン及び巻下げボタンがそれぞれパルス信号を生成する構成を有するが、Ｈレベル又はＬレベルの信号を生成する構成を有してもよい。

【0097】

さらに、上記実施の形態では、１速仕様のホイストを用いる場合について説明したが、押しボタンユニットに多段押しボタンスイッチを採用した多段速のホイストを用いることもできる。

【図1】

【図2】

【図3】

【図4】

【図5】