特許 5788146 発振回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5788146

(24)【登録日】2015年8月7日

(45)【発行日】2015年9月30日

(54)【発明の名称】発振回路

(51)【国際特許分類】

   H03K 4/501 20060101AFI20150910BHJP

【ＦＩ】

   H03K4/50 D

【請求項の数】5

【全頁数】12

(21)【出願番号】特願2010-58067(P2010-58067)

(22)【出願日】2010年3月15日

(65)【公開番号】特開2011-193266(P2011-193266A)

(43)【公開日】2011年9月29日

【審査請求日】2012年6月14日

【審判番号】不服2014-4928(P2014-4928/J1)

【審判請求日】2014年3月14日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100150441

【弁理士】

【氏名又は名称】松本 洋一

(72)【発明者】

【氏名】山田 耕平

【合議体】

【審判長】 大塚 良平

【審判官】 山本 章裕

【審判官】 林 毅

(56)【参考文献】

【文献】 特開平０７−２０２７０１（ＪＰ，Ａ）

【文献】 特開２００６−３５２３８４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

H03K 4/00-4/94, 6/00-6/04

(57)【特許請求の範囲】

【請求項1】

コンデンサに対する第１の基準電位から前記第１の基準電位より高電位の第２の基準電位までの充電および前記第２の基準電位から前記第１の基準電位までの放電を繰り返す発振回路であって、
前記第１の基準電位は前記発振回路の電源の低電位側電位、前記第２の基準電位は入力電圧であり、前記入力電圧を第１の電圧電流変換回路により電流変換した電流を前記発振回路の前記電源の高電位側電位に一端が接続された第１の抵抗に流すことにより該第１の抵抗の他端に発生する電位を第２の電圧電流変換回路により電流変換した電流により前記コンデンサの充電を行い、
前記コンデンサの高電位側端子の電位が前記第２の基準電位に達すると、前記コンデンサの高電位側端子と前記第１の基準電位を結ぶスイッチ素子をオンすることを特徴とする発振回路。

【請求項2】

コンデンサに対する第１の基準電位から前記第１の基準電位より高電位の第２の基準電位までの充電および前記第２の基準電位から前記第１の基準電位までの放電を繰り返す発振回路であって、
それぞれ同じ入力電圧が入力される、第１の増幅率を有する第１の非反転増幅回路、前記第１の増幅率より小さい第２の増幅率を有する第２の非反転増幅回路、および前記第２の増幅率より小さく１より大きい第３の増幅率を有する第３の非反転増幅回路を有し、
前記第１の基準電位は前記入力電圧、前記第２の基準電位は前記第３の非反転増幅回路の出力であり、前記第１の非反転増幅回路の出力と前記第２の非反転増幅回路の出力との電位差を電圧電流変換回路により電流変換した電流により前記コンデンサの充電を行い、
前記コンデンサの高電位側端子の電位が前記第２の基準電位に達すると、前記コンデンサの高電位側端子と前記第１の基準電位を結ぶスイッチ素子をオンすることを特徴とする発振回路。

【請求項3】

コンデンサに対する第１の基準電位から前記第１の基準電位より高電位の第２の基準電位までの充電および前記第２の基準電位から前記第１の基準電位までの放電を繰り返す発振回路であって、
前記第１の基準電位は入力電圧の第１の分圧、前記第２の基準電位は前記入力電圧の第２の分圧であり、前記入力電圧と前記入力電圧の第３の分圧との電位差を電圧電流変換回路により電流変換した電流により前記コンデンサの充電を行い、
前記コンデンサの高電位側端子の電位が前記第２の基準電位に達すると、前記コンデンサの高電位側端子と前記第１の基準電位を結ぶスイッチ素子をオンすることを特徴とする発振回路。

【請求項4】

コンデンサに対する第１の基準電位から前記第１の基準電位より高電位の第２の基準電位までの放電および前記第２の基準電位から前記第１の基準電位までの充電を繰り返す発振回路であって、
前記第１の基準電位は入力電圧を第１の電圧電流変換回路により電流変換した電流を前記発振回路の前記電源の高電位側電位に一端が接続された第１の抵抗に流すことにより該第１の抵抗の他端に発生する電位、前記第２の基準電位は前記発振回路の前記電源の高電位側電位であり、前記入力電圧を第２の電圧電流変換回路により電流変換した電流により前記コンデンサの充電を行い、前記コンデンサの低電位側端子の電位が前記第１の基準電位に達すると、前記コンデンサの低電位側端子と前記第２の基準電位を結ぶスイッチ素子をオンすることを特徴とする発振回路。

【請求項5】

前記電圧電流変換回路、前記第１電圧電流変換回路、および前記第２の電圧電流変換回路はいずれも、変換される電圧が非反転入力端子に入力される演算増幅回路、該演算増幅回路の出力端子と反転入力端子がそれぞれゲート端子とソース端子に接続されるＭＯＳトランジスタ、および該ＭＯＳトランジスタのソース端子に接続される抵抗を有し、前記ＭＯＳトランジスタのドレイン端子より電圧電流変換された電流が出力されることを特徴とする請求項１ないし４のいずれか１項に記載の発振回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、コンデンサを定電流で充電もしくは放電することにより発振波形を得る発振回路に関する。

【背景技術】

【0002】

スイッチング電源装置では、正確なスイッチング周波数を得るために、コンデンサを定電流で充電もしくは放電することにより鋸波や三角波を生成する発振回路が用いられる（例えば、特許文献１を参照。）。図６に、コンデンサを定電流で充電して鋸波を生成する従来の発振回路を示す。

【0003】

図６に示す従来の発振回路は、基準電圧Ｖｒｅｆに応じた発振周波数を得ることができるものであり、オペアンプ（演算増幅回路）ＯＰＡ１０、コンパレータＣＭＰ１０、ＰチャネルＭＯＳトランジスタＭＰ１０，ＭＰ２０、ＮチャネルＭＯＳトランジスタＭＮ１０，ＭＮ２０、タイミングコンデンサＣｔ、およびタイミング抵抗Ｒｔを備えている。

【0004】

基準電圧ＶｒｅｆがオペアンプＯＰＡ１０の非反転入力端子とコンパレータＣＭＰ１０の反転入力端子に入力されている。オペアンプＯＰＡ１０の出力端子はＮチャネルＭＯＳトランジスタＭＮ１０のゲート端子に接続され、ＮチャネルＭＯＳトランジスタＭＮ１０のソース端子はオペアンプＯＰＡ１０の反転入力端子とタイミング抵抗Ｒｔの一端に接続されている。タイミング抵抗Ｒｔの他端は接地されている。ＰチャネルＭＯＳトランジスタＭＰ１０，ＭＰ２０はカレントミラー回路を構成していて、ＰチャネルＭＯＳトランジスタＭＰ１０のドレイン端子およびＰチャネルＭＯＳトランジスタＭＰ１０，ＭＰ２０のゲート端子はＮチャネルＭＯＳトランジスタＭＮ１０のドレイン端子に接続されている。

【0005】

ＰチャネルＭＯＳトランジスタＭＰ２０のドレイン端子はタイミングコンデンサＣｔの一端と、ＮチャネルＭＯＳトランジスタＭＮ２０のドレイン端子およびコンパレータＣＭＰ１０の非反転入力端子に接続されている。タイミングコンデンサＣｔの他端と、ＮチャネルＭＯＳトランジスタＭＮ２０のソース端子は接地されている。また、コンパレータＣＭＰ１０の出力端子がＮチャネルＭＯＳトランジスタＭＮ１０のゲート端子に接続されている。

【0006】

この発振回路の動作を説明する。まず、オペアンプＯＰＡ１０の２つの入力が仮想短絡されていることから、タイミング抵抗Ｒｔに電圧Ｖｒｅｆが印加され、これによりタイミング抵抗にＶｒｅｆ／Ｒｔという電流が流れる（タイミング抵抗Ｒｔの抵抗値もＲｔとする。）。この電流がＰチャネルＭＯＳトランジスタＭＰ１０，ＭＰ２０はカレントミラー回路からなるカレントミラーでコピーされ、ＰチャネルＭＯＳトランジスタＭＰ２０のドレイン端子からもＶｒｅｆ／Ｒｔという電流が流れる（カレントミラーのミラー比を１とする。）。この電流がタイミングコンデンサＣｔを充電し、その充電電圧Ｖｏｓｃが基準電圧Ｖｒｅｆに達するとコンパレータＣＭＰ１０の出力がＨ（Ｈｉｇｈ）となってＮチャネルＭＯＳトランジスタＭＮ２０をオンし、タイミングコンデンサＣｔを放電してその充電電圧Ｖｏｓｃをゼロにリセットする。タイミングコンデンサＣｔが放電されるとコンパレータＣＭＰ１０の出力がＬ（Ｌｏｗ）となってＮチャネルＭＯＳトランジスタＭＮ２０がオフし、タイミングコンデンサＣｔの充電が再開される。この動作を繰り返すことにより、電圧Ｖｏｓｃは鋸波となる。タイミングコンデンサＣｔが充電されているときの充電電圧ＶｏｓｃはＶｏｓｃ＝（Ｖｒｅｆ／Ｒｔ）・Ｔ／Ｃｔで与えられるから（Ｔ：時間）、タイミングコンデンサＣｔの放電時間を無視すると、電圧Ｖｏｓｃの発振周期はＲｔ・Ｃｔとなり、発振周波数ｆｏｓｃはｆｏｓｃ＝１／（Ｒｔ・Ｃｔ）で与えられる。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００６−３５２３８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

スイッチング電源装置における制御回路は、上述の発振回路も含めて半導体集積回路、特にＣＭＯＳプロセスで製造される半導体集積回路に集積されることが多い。しかしながら、ＣＭＯＳプロセスで製造されるカレントミラー回路のミラー比は比較的ばらつきが大きく、そのためスイッチング周波数がばらついてしまうという問題がある。

【0009】

そこで本発明は、上記の課題を解決し、ＣＭＯＳプロセスで製造しても精度のよいスイッチング周波数を得ることができる発振回路を提供することを目的とする。

【課題を解決するための手段】

【0010】

そこで、上記課題を解決するために、請求項１に係る発明は、コンデンサに対する第１の基準電位から前記第１の基準電位より高電位の第２の基準電位までの充電および前記第２の基準電位から前記第１の基準電位までの放電を繰り返す発振回路であって、前記第１の基準電位は前記発振回路の電源の低電位側電位、前記第２の基準電位は入力電圧であり、前記入力電圧を第１の電圧電流変換回路により電流変換した電流を前記発振回路の前記電源の高電位側電位に一端が接続された第１の抵抗に流すことにより該第１の抵抗の他端に発生する電位を第２の電圧電流変換回路により電流変換した電流により前記コンデンサの充電を行い、前記コンデンサの高電位側端子の電位が前記第２の基準電位に達すると、前記コンデンサの高電位側端子と前記第１の基準電位を結ぶスイッチ素子をオンすることを特徴とする。
また、請求項２に係る発明は、コンデンサに対する第１の基準電位から前記第１の基準電位より高電位の第２の基準電位までの充電および前記第２の基準電位から前記第１の基準電位までの放電を繰り返す発振回路であって、それぞれ同じ入力電圧が入力される、第１の増幅率を有する第１の非反転増幅回路、前記第１の増幅率より小さい第２の増幅率を有する第２の非反転増幅回路、および前記第２の増幅率より小さく１より大きい第３の増幅率を有する第３の非反転増幅回路を有し、前記第１の基準電位は前記入力電圧、前記第２の基準電位は前記第３の非反転増幅回路の出力であり、前記第１の非反転増幅回路の出力と前記第２の非反転増幅回路の出力との電位差を電圧電流変換回路により電流変換した電流により前記コンデンサの充電を行い、前記コンデンサの高電位側端子の電位が前記第２の基準電位に達すると、前記コンデンサの高電位側端子と前記第１の基準電位を結ぶスイッチ素子をオンすることを特徴とする。
また、請求項３に係る発明は、コンデンサに対する第１の基準電位から前記第１の基準電位より高電位の第２の基準電位までの充電および前記第２の基準電位から前記第１の基準電位までの放電を繰り返す発振回路であって、前記第１の基準電位は入力電圧の第１の分圧、前記第２の基準電位は前記入力電圧の第２の分圧であり、前記入力電圧と前記入力電圧の第３の分圧との電位差を電圧電流変換回路により電流変換した電流により前記コンデンサの充電を行い、前記コンデンサの高電位側端子の電位が前記第２の基準電位に達すると、前記コンデンサの高電位側端子と前記第１の基準電位を結ぶスイッチ素子をオンすることを特徴とする。
また、請求項４に係る発明は、コンデンサに対する第１の基準電位から前記第１の基準電位より高電位の第２の基準電位までの放電および前記第２の基準電位から前記第１の基準電位までの充電を繰り返す発振回路であって、前記第１の基準電位は入力電圧を第１の電圧電流変換回路により電流変換した電流を前記発振回路の前記電源の高電位側電位に一端が接続された第１の抵抗に流すことにより該第１の抵抗の他端に発生する電位、前記第２の基準電位は前記発振回路の前記電源の高電位側電位であり、前記入力電圧を第２の電圧電流変換回路により電流変換した電流により前記コンデンサの充電を行い、前記コンデンサの低電位側端子の電位が前記第１の基準電位に達すると、前記コンデンサの低電位側端子と前記第２の基準電位を結ぶスイッチ素子をオンすることを特徴とする。

【0011】

請求項５に係る発明は、請求項１ないし４のいずれか１項に係る発明において、前記電圧電流変換回路、前記第１電圧電流変換回路、および前記第２の電圧電流変換回路はいずれも、変換される電圧が非反転入力端子に入力される演算増幅回路、該演算増幅回路の出力端子と反転入力端子がそれぞれゲート端子とソース端子に接続されるＭＯＳトランジスタ、および該ＭＯＳトランジスタのソース端子に接続される抵抗を有し、前記ＭＯＳトランジスタのドレイン端子より電圧電流変換された電流が出力されることを特徴とする。

【発明の効果】

【0014】

本発明の発振回路によれば、カレントミラー回路を用いずに発振回路を構成するので、カレントミラー回路のミラー比のばらつきに影響されることのない、精度のよいスイッチング周波数を得ることができる。

【図面の簡単な説明】

【0015】

【図1】本発明に係る発振回路の第１の実施例を示す図である。

【図2】本発明に係る発振回路の第２の実施例を示す図である。

【図3】本発明に係る発振回路の第３の実施例を示す図である。

【図4】図３に示す第３の実施例における非反転増幅回路の構成例を示す図である。

【図5】本発明に係る発振回路の第４の実施例を示す図である。

【図6】コンデンサを定電流で充電して鋸波を生成する従来の発振回路を示す図である。

【発明を実施するための形態】

【0016】

以下、図面を用いて本発明の発振回路について説明する。

【実施例1】

【0017】

図１に本発明に係る発振回路の第１の実施例を示す。本実施例の発振回路は、基準電圧Ｖｒｅｆに応じた発振周波数を得ることができるものであり、オペアンプ（演算増幅回路）ＯＰＡ１，ＯＰＡ２、コンパレータＣＭＰ１、ＰチャネルＭＯＳトランジスタＭＰ１、ＮチャネルＭＯＳトランジスタＭＮ１，ＭＮ２、タイミングコンデンサＣｔ、抵抗Ｒ１，Ｒ２およびタイミング抵抗Ｒｔを備えている。

【0018】

基準電圧ＶｒｅｆがオペアンプＯＰＡ１の非反転入力端子とコンパレータＣＭＰ１の反転入力端子に入力されている。オペアンプＯＰＡ１の出力端子はＮチャネルＭＯＳトランジスタＭＮ１のゲート端子に接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソース端子はオペアンプＯＰＡ１の反転入力端子と抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は接地されている（電源の低電位側電位である接地電位に接続されている）。また、ＮチャネルＭＯＳトランジスタＭＮ１のドレイン端子と電源端子Ｖｄｄ（電源の高電位側電位を供給する端子であり、その電位もＶｄｄで表す。）との間には抵抗Ｒ２が接続されている。

【0019】

抵抗Ｒ２とＮチャネルＭＯＳトランジスタＭＮ１のドレイン端子との接続点はオペアンプＯＰＡ２の非反転入力端子に接続され、オペアンプＯＰＡ２の出力端子はＰチャネルＭＯＳトランジスタＭＰ１のゲート端子に接続され、ＰチャネルＭＯＳトランジスタＭＰ１のソース端子はタイミングコンデンサＣｔの充電電流を決めるタイミング抵抗Ｒｔの一端とオペアンプＯＰＡ１の反転入力端子に接続されている。抵抗Ｒｔの他端は電源端子Ｖｄｄに接続されている。

【0020】

ＰチャネルＭＯＳトランジスタＭＰ１のドレイン端子はタイミングコンデンサＣｔの一端と、ＮチャネルＭＯＳトランジスタＭＮ２のドレイン端子およびコンパレータＣＭＰ１の非反転入力端子に接続されている。タイミングコンデンサＣｔの他端と、ＮチャネルＭＯＳトランジスタＭＮ２のソース端子は接地されている。また、コンパレータＣＭＰ１の出力端子がＮチャネルＭＯＳトランジスタＭＮ２のゲート端子に接続されている。

【0021】

この発振回路の動作を説明する。まず、オペアンプＯＰＡ１の２つの入力が仮想短絡されることから、抵抗Ｒ１の両端には電圧Ｖｒｅｆが印加され、抵抗Ｒ１の抵抗値をＲとすると、抵抗Ｒ２，ＮチャネルＭＯＳトランジスタＭＮ１および抵抗Ｒ１からなる回路には電流Ｖｒｅｆ／Ｒが流れる。ここで、抵抗Ｒ２の抵抗値もＲとしておくと、抵抗Ｒ２の両端電圧はＶｒｅｆとなり、抵抗Ｒ２とＮチャネルＭＯＳトランジスタＭＮ１のドレイン端子との接続点の電位は（Ｖｄｄ−Ｖｒｅｆ）となる。この電位がオペアンプＯＰＡ２の非反転入力端子に入力され、オペアンプＯＰＡ２の２つの入力端子が仮想短絡されることにより、ＰチャネルＭＯＳトランジスタＭＰ１のソース端子とタイミング抵抗Ｒｔの接続点の電位は（Ｖｄｄ−Ｖｒｅｆ）となる。従い、タイミング抵抗Ｒｔの両端電圧はＶｒｅｆとなり、これによりＰチャネルＭＯＳトランジスタＭＰ１のドレイン端子から電流Ｖｒｅｆ／Ｒｔが出力されることになる。

【0022】

この電流がタイミングコンデンサＣｔを充電し、その充電電圧Ｖｏｓｃが基準電圧Ｖｒｅｆに達するとコンパレータＣＭＰ１の出力がＨ（Ｈｉｇｈ）となってＮチャネルＭＯＳトランジスタＭＮ２をオンし、タイミングコンデンサＣｔを放電してその充電電圧Ｖｏｓｃを接地電位にリセットする。タイミングコンデンサＣｔが放電されるとコンパレータＣＭＰ１の出力がＬ（Ｌｏｗ）となってＮチャネルＭＯＳトランジスタＭＮ２がオフし、タイミングコンデンサＣｔの充電が再開される。この接地電位（第１の基準電位）と基準電圧Ｖｒｅf（第２の基準電位）間の充放電動作を繰り返すことにより、電圧Ｖｏｓｃは鋸波となる。タイミングコンデンサＣｔが充電されているときの充電電圧ＶｏｓｃはＶｏｓｃ＝（Ｖｒｅｆ／Ｒｔ）・Ｔ／Ｃｔで与えられるから（Ｔ：時間）、タイミングコンデンサＣｔの放電時間を無視すると、電圧Ｖｏｓｃの発振周期はＲｔ・Ｃｔとなり、発振周波数ｆｏｓｃはｆｏｓｃ＝１／（Ｒｔ・Ｃｔ）で与えられる。

【0023】

本実施例の発振回路は、上述のようにカレントミラー回路を使うことなく構成されているので、正確な発振周期Ｒｔ・Ｃｔ、および発振周波数ｆｏｓｃ＝１／（Ｒｔ・Ｃｔ）を得ることができる。また、使用しているトランジスタ（ＭＮ１，ＭＮ２，ＭＰ１）のサイズや特性のばらつきに発振周期や発振周波数影響されることがない。

【実施例2】

【0024】

図２に本発明に係る発振回路の第２の実施例を示す。本実施例の発振回路も、基準電圧Ｖｒｅｆに応じた発振周波数を得ることができるものである。図２において、図１と共通する部位については同じ符号を付して、詳細な説明は省略する。図２に示す発振回路のうち、抵抗Ｒ１，Ｒ２、ＮチャネルＭＯＳトランジスタＭＮ１およびオペアンプＯＰＡ１で構成される部分の構成および動作は図１のものと同じである。図２に示す発振回路は、これ以外に、オペアンプＯＰＡ３、コンパレータＣＭＰ２、ＰチャネルＭＯＳトランジスタＭＰ２、ＮチャネルＭＯＳトランジスタＭＮ３、タイミングコンデンサＣｔ、およびタイミング抵抗Ｒｔを備えている。

【0025】

基準電圧ＶｒｅｆがオペアンプＯＰＡ３の非反転入力端子に入力されている。オペアンプＯＰＡ３の出力端子はＮチャネルＭＯＳトランジスタＭＮ３のゲート端子に接続され、ＮチャネルＭＯＳトランジスタＭＮ３のソース端子はオペアンプＯＰＡ３の反転入力端子とタイミング抵抗Ｒｔの一端に接続されている。タイミング抵抗Ｒｔの他端は接地されている。また、ＮチャネルＭＯＳトランジスタＭＮ３のドレイン端子と電源端子Ｖｄｄとの間にタイミングコンデンサＣｔが接続されている。

【0026】

ＮチャネルＭＯＳトランジスタＭＮ３のドレイン端子はタイミングコンデンサＣｔの一端と、ＰチャネルＭＯＳトランジスタＭＰ２のドレイン端子およびコンパレータＣＭＰ２の反転入力端子に接続されている。タイミングコンデンサＣｔの他端と、ＮチャネルＭＯＳトランジスタＭＮ２のソース端子は電源端子Ｖｄｄに接続されている。また、抵抗Ｒ２とＮチャネルＭＯＳトランジスタＭＮ１のドレイン端子との接続点の電位（Ｖｄｄ−Ｖｒｅｆ）がコンパレータＣＭＰ２の非反転入力端子に入力され、コンパレータＣＭＰ２の出力端子がＰチャネルＭＯＳトランジスタＭＰ２のゲート端子に接続されている。

【0027】

この発振回路の動作を説明する。オペアンプＯＰＡ３，ＮチャネルＭＯＳトランジスタＭＮ３およびタイミング抵抗Ｒｔは、オペアンプＯＰＡ１，ＮチャネルＭＯＳトランジスタＭＮ１および抵抗Ｒ１と同じ機能・構成の回路を構成し、これによりＮチャネルＭＯＳトランジスタＭＮ３にはＶｒｅｆ／Ｒｔのドレイン電流が流れる。

【0028】

このドレイン電流がタイミングコンデンサＣｔを充電し、その低電位側の端子電圧Ｖｏｓｃが（Ｖｄｄ−Ｖｒｅｆ）に達すると、すなわちタイミングコンデンサＣｔの充電電圧がＶｒｅｆに達すると、コンパレータＣＭＰ２の出力がＬとなってＰチャネルＭＯＳトランジスタＭＰ２をオンし、タイミングコンデンサＣｔを放電してその充電電圧をゼロにし、端子電位ＶｏｓｃをＶｄｄにリセットする。タイミングコンデンサＣｔが放電されるとコンパレータＣＭＰ２の出力がＨとなってＰチャネルＭＯＳトランジスタＭＰ２がオフし、タイミングコンデンサＣｔの充電が再開される。この抵抗Ｒ２とＮチャネルＭＯＳトランジスタＭＮ１のドレイン端子との接続点の電位（Ｖｄｄ−Ｖｒｅｆ）（第１の基準電位）と電源電位Ｖｄｄ（第２の基準電位）間の充放電動作を繰り返すことにより、電位Ｖｏｓｃは鋸波となる。タイミングコンデンサＣｔが充電されているときの充電電圧（両端電圧）は（Ｖｒｅｆ／Ｒｔ）・Ｔ／Ｃｔで与えられるから（Ｔ：時間）、タイミングコンデンサＣｔの放電時間を無視すると、電圧Ｖｏｓｃの発振周期はＲｔ・Ｃｔとなり、発振周波数ｆｏｓｃはｆｏｓｃ＝１／（Ｒｔ・Ｃｔ）で与えられる。

【0029】

本実施例の発振回路は、上述のようにカレントミラー回路を使うことなく構成されているので、正確な発振周期Ｒｔ・Ｃｔ、および発振周波数ｆｏｓｃ＝１／（Ｒｔ・Ｃｔ）を得ることができる。また、使用しているトランジスタ（ＭＮ１，ＭＮ３，ＭＰ２）のサイズや特性のばらつきに発振周期や発振周波数影響されることがない。

【実施例3】

【0030】

図３に本発明に係る発振回路の第３の実施例を示す。本実施例の発振回路も、基準電圧Ｖｒｅｆに応じた発振周波数を得ることができるものである。図３に示す発振回路は、オペアンプＯＰＡ４，ＯＰＡ５、非反転増幅回路１０，２０，３０、コンパレータＣＭＰ３、ＰチャネルＭＯＳトランジスタＭＰ３、ＮチャネルＭＯＳトランジスタＭＮ４，タイミングコンデンサＣｔ、およびタイミング抵抗Ｒｔを備えている。非反転増幅回路１０，２０，３０はそれぞれ増幅率Ｋ１，Ｋ２，Ｋ３を有し、入力信号をそれぞれＫ１，Ｋ２，Ｋ３倍した信号を出力するものである。なお。Ｋ１＞Ｋ２＞Ｋ３＞１とする。

【0031】

図４に１０，２０，３０に適用される非反転増幅回路の構成を示す。この非反転増幅回路はオペアンプＯＰＡと抵抗Ｒ１０，Ｒ２０を備えている。基準電圧Ｖｒｅｆがオペアンプの非反転入力端子に接続されている。抵抗Ｒ１０がオペアンプＯＰＡの反転入力端子と接地電位の間に接続され、抵抗Ｒ２０がオペアンプの反転入力端子と出力端子の間に接続されている。オペアンプＯＰＡ２０の２つの入力端子が仮想短絡されることから抵抗Ｒ１０の両端には電圧Ｖｒｅｆが印加され、抵抗Ｒ１０に電流Ｖｒｅｆ／Ｒ１０が流れる（抵抗Ｒ１０の抵抗値もＲ１０で表す。）。この電流がＲ２０に流れることから、オペアンプＯＰＡの出力端子の電圧はＶｒｅｆ＋Ｒ２０・（Ｖｒｅｆ／Ｒ１０）＝（（Ｒ１０＋Ｒ２０）／Ｒ１０）・Ｖｒｅｆとなる（抵抗Ｒ２０の抵抗値もＲ２０で表す。）。従い、この非反転増幅回路は、入力電圧Ｖｒｅｆに対する増幅率Ｋ＝（（Ｒ１０＋Ｒ２０）／Ｒ１０）を有することになる。図３における非反転増幅回路１０，２０，３０の増幅率Ｋ１，Ｋ２，Ｋ３は図４に示す抵抗Ｒ１０，Ｒ２０の抵抗値を調整して得ることができる。

【0032】

図３に戻ると、基準電圧ＶｒｅｆはオペアンプＯＰＡ４からなるボルテージフォロワに入力され、当該ボルテージフォロワの出力は、非反転増幅回路１０，２０，３０の入力端子、タイミングコンデンサＣｔの低電位側端子、およびＮチャネルＭＯＳトランジスタＭＮ４のソース端子に接続されている。非反転増幅回路２０の出力端子はオペアンプＯＰＡ５の非反転入力端子に接続されている。オペアンプＯＰＡ５の出力端子はＰチャネルＭＯＳトランジスタＭＰ３のゲート端子に接続され、ＰチャネルＭＯＳトランジスタＭＰ３のソース端子はオペアンプＯＰＡ５の反転入力端子とタイミング抵抗Ｒｔの一端に接続されている。タイミング抵抗Ｒｔの他端は非反転増幅回路１０の出力端子に接続されている。また、ＰチャネルＭＯＳトランジスタＭＰ３のドレイン端子はタイミングコンデンサＣｔの高電位側端子，ＮチャネルＭＯＳトランジスタＭＮ４のドレイン端子およびコンパレータＣＭＰ３の非反転入力端子に接続されている。また、非反転増幅回路３０の出力端子がコンパレータＣＭＰ３の反転入力端子に接続され、コンパレータＣＭＰ３の出力端子がＮチャネルＭＯＳトランジスタＭＮ４のゲート端子に接続されている。

【0033】

この発振回路の動作を説明する。オペアンプＯＰＡ４からなるボルテージフォロワから電圧Ｖｒｅｆが出力され、非反転増幅回路１０，２０，３０からそれぞれＫ１・Ｖｒｅｆ，Ｋ２・Ｖｒｅｆ，Ｋ３・Ｖｒｅｆが出力される。オペアンプＯＰＡ５の２つの入力端子が仮想短絡されることにより、ＰチャネルＭＯＳトランジスタＭＰ３のソース端子とタイミング抵抗Ｒｔの接続点の電位はＫ２・Ｖｒｅｆとなる。従い、タイミング抵抗Ｒｔの両端電圧は（Ｋ１・Ｖｒｅｆ−Ｋ２・Ｖｒｅｆ）＝（Ｋ１−Ｋ２）・Ｖｒｅｆとなり、これによりＰチャネルＭＯＳトランジスタＭＰ１のドレイン端子から電流（Ｋ１−Ｋ２）・Ｖｒｅｆ／Ｒｔが出力されることになる。

【0034】

この電流がタイミングコンデンサＣｔを充電し、その高電位側の端子電圧ＶｏｓｃがコンパレータＣＭＰ３の反転入力端子に入力されている電圧Ｋ３・Ｖｒｅｆに達すると、コンパレータＣＭＰ３の出力がＨとなってＮチャネルＭＯＳトランジスタＭＮ４をオンし、タイミングコンデンサＣｔを放電してその充電電圧をゼロにし、その高電位側の端子電圧ＶｏｓｃをＶｒｅｆにリセットする。タイミングコンデンサＣｔが放電されるとコンパレータＣＭＰ３の出力がＬとなってＮチャネルＭＯＳトランジスタＭＮ４がオフし、タイミングコンデンサＣｔの充電が再開される。この基準電圧Ｖｒｅf（第１の基準電位）と電圧Ｋ３・Ｖｒｅｆ（第２の基準電位）間の充放電動作を繰り返すことにより、電圧Ｖｏｓｃは鋸波となる。タイミングコンデンサＣｔが充電されているときの充電電圧ＶｏｓｃはＶｏｓｃ＝（（Ｋ１−Ｋ２）・Ｖｒｅｆ／Ｒｔ）・Ｔ／Ｃｔ＋Ｖｒｅｆで与えられるから（Ｔ：時間）、タイミングコンデンサＣｔの放電時間を無視すると、電圧Ｖｏｓｃの発振周期は（Ｋ３−１）・Ｒｔ・Ｃｔ／（Ｋ１−Ｋ２）となり、発振周波数ｆｏｓｃはｆｏｓｃ＝（Ｋ１−Ｋ２）／（（Ｋ３−１）・Ｒｔ・Ｃｔ）で与えられる。

【0035】

本実施例の発振回路は、上述のようにカレントミラー回路を使うことなく構成されているので、正確な発振周期（Ｋ３−１）・Ｒｔ・Ｃｔ／（Ｋ１−Ｋ２）、および発振周波数ｆｏｓｃ＝（Ｋ１−Ｋ２）／（（Ｋ３−１）・Ｒｔ・Ｃｔ）を得ることができる。また、使用しているトランジスタ（ＭＰ３）のサイズや特性のばらつきに発振周期や発振周波数影響されることがない。

【実施例4】

【0036】

図５に本発明に係る発振回路の第４の実施例を示す。本実施例の発振回路も、基準電圧Ｖｒｅｆに応じた発振周波数を得ることができるものである。図４に示す発振回路は、オペアンプＯＰＡ６，ＯＰＡ７，ＯＰＡ８、コンパレータＣＭＰ４、抵抗Ｒ３〜Ｒ６、ＰチャネルＭＯＳトランジスタＭＰ４、タイミングコンデンサＣｔ、およびタイミング抵抗Ｒｔを備えている。オペアンプＯＰＡ６はボルテージフォロワを構成していて、基準電圧Ｖｒｅｆが入力され、その出力端子は抵抗Ｒ３〜Ｒ６からなる直列抵抗の一端およびタイミング抵抗の一端に接続されている。抵抗Ｒ３〜Ｒ６はオペアンプＯＰＡ６からなるボルテージフォロワの出力を分圧するものであり、抵抗Ｒ３とＲ４の接続点，抵抗Ｒ４とＲ５の接続点および抵抗Ｒ５とＲ６の接続点の分圧比をそれぞれＢ１，Ｂ２，Ｂ３とする。なお、抵抗Ｒ３〜Ｒ６の抵抗値もＲ３〜Ｒ６で表すと、Ｂ１＝（Ｒ４＋Ｒ５＋Ｒ６）／（Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６）、Ｂ２＝（Ｒ５＋Ｒ６）／（Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６）、Ｂ３＝Ｒ６／（Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６）となる。

【0037】

オペアンプＯＰＡ７の非反転入力端子には基準電圧Ｖｒｅｆの分圧Ｂ１・Ｖｒｅｆが入力されている。オペアンプＯＰＡ７の出力端子はＰチャネルＭＯＳトランジスタＭＰ４のゲート端子に接続され、ＰチャネルＭＯＳトランジスタＭＰ４のソース端子はオペアンプＯＰＡ７の反転入力端子とタイミング抵抗Ｒｔの他端に接続されている。また、ＰチャネルＭＯＳトランジスタＭＰ４のドレイン端子はタイミングコンデンサＣｔの高電位側端子，ＮチャネルＭＯＳトランジスタＭＮ５のドレイン端子およびコンパレータＣＭＰ４の非反転入力端子に接続されている。また、基準電圧Ｖｒｅｆの分圧Ｂ２・ＶｒｅｆがコンパレータＣＭＰ４の反転入力端子に接続され、コンパレータＣＭＰ４の出力端子がＮチャネルＭＯＳトランジスタＭＮ５のゲート端子に接続されている。

【0038】

また、基準電圧Ｖｒｅｆの分圧Ｂ３・ＶｒｅｆがオペアンプＯＰＡ８からなるボルテージフォロワでインピーダンス変換されて、タイミングコンデンサＣｔの低電位側端子およびＮチャネルＭＯＳトランジスタＭＮ５のソース端子に接続されている。

【0039】

この発振回路の動作を説明する。オペアンプＯＰＡ７の２つの入力が仮想短絡されることからタイミング抵抗の他端には電圧Ｂ１・Ｖｒｅｆが印加される。一方、オペアンプＯＰＡ６からなるボルテージフォロワ回路によりタイミング抵抗の一端には電圧Ｖｒｅfが印加されるから、タイミング抵抗ＲｔにはＶｒｅｆ−Ｂ１・Ｖｒｅｆの電圧が印加され、タイミング抵抗Ｒｔに電流（１−Ｂ１）・Ｖｒｅｆ／Ｒｔが流れる。

【0040】

この電流がタイミングコンデンサＣｔを充電し、その高電位側の端子電圧ＶｏｓｃがコンパレータＣＭＰ４の反転入力端子に入力されている電圧Ｂ２・Ｖｒｅｆに達すると、コンパレータＣＭＰ４の出力がＨとなってＮチャネルＭＯＳトランジスタＭＮ５をオンし、タイミングコンデンサＣｔを放電してその充電電圧をゼロにし、その高電位側の端子電圧Ｖｏｓｃを電圧Ｂ３・Ｖｒｅｆにリセットする。タイミングコンデンサＣｔが放電されるとコンパレータＣＭＰ４の出力がＬとなってＮチャネルＭＯＳトランジスタＭＮ５がオフし、タイミングコンデンサＣｔの充電が再開される。この電圧Ｂ３・Ｖｒｅｆ（第１の基準電位）と電圧Ｂ２・Ｖｒｅｆ（第２の基準電位）間の充放電動作を繰り返すことにより、動作を繰り返すことにより、電圧Ｖｏｓｃは鋸波となる。タイミングコンデンサＣｔが充電されているときの充電電圧ＶｏｓｃはＶｏｓｃ＝（（１−Ｂ１）・Ｖｒｅｆ／Ｒｔ）・Ｔ／Ｃｔ＋Ｂ３・Ｖｒｅｆで与えられるから（Ｔ：時間）、タイミングコンデンサＣｔの放電時間を無視すると、電圧Ｖｏｓｃの発振周期は（Ｂ２−Ｂ３）・Ｒｔ・Ｃｔ／（１−Ｂ１）となり、発振周波数ｆｏｓｃはｆｏｓｃ＝（１−Ｂ１）／（（Ｂ２−Ｂ３）・Ｒｔ・Ｃｔ）で与えられる。

【0041】

なお、抵抗Ｒ６，オペアンプＯＰＡ８を省略して、タイミングコンデンサＣｔの低電位側端子およびＮチャネルＭＯＳトランジスタＭＮ５のソース端子を接地するようにしてもよい（Ｂ３＝０に相当）。その場合、発振周期はＢ２・Ｒｔ・Ｃｔ／（１−Ｂ１）となり、発振周波数ｆｏｓｃはｆｏｓｃ＝（１−Ｂ１）／（Ｂ２・Ｒｔ・Ｃｔ）で与えられる。

【0042】

本実施例の発振回路は、上述のようにカレントミラー回路を使うことなく構成されているので、正確な発振周期（Ｂ２−Ｂ３）・Ｒｔ・Ｃｔ／（１−Ｂ１）、および発振周波数ｆｏｓｃ＝（（１−Ｂ１）／（（Ｂ２−Ｂ３）・Ｒｔ・Ｃｔ）を得ることができる。また、使用しているトランジスタ（ＭＰ４，ＭＮ５）のサイズや特性のばらつきに発振周期や発振周波数影響されることがない。

【0043】

また、本発明の実施に関し、実施例１〜４のいずれかの第１の基準電位と、実施例１〜４のいずれかの第２の基準電位を適宜組み合わせて発振回路を構成してもよい。但し、第２の基準電位が第１の基準電位より高電位であることが必要である。こうすることにより、第２の基準電位と第１の基準電位との差を、発振回路に入力される基準電圧により一意に決めることができる。

【符号の説明】

【0044】

１０，２０，３０ 非反転増幅回路
Ｃｔ タイミングコンデンサ
ＣＭＰ１〜４，ＣＭＰ１０ コンパレータ
ＯＰＡ，ＯＰＡ１〜ＯＰＡ８，ＯＰＡ１０ オペアンプ（演算増幅回路）
ＭＮ１〜ＭＮ５，ＭＮ１０，ＭＮ２０ ＮチャネルＭＯＳトランジスタ
ＭＰ１〜ＭＰ５，ＭＰ１０，ＭＰ２０ ＰチャネルＭＯＳトランジスタ
Ｒ１〜Ｒ６，Ｒ１０，Ｒ２０ 抵抗
Ｒｔ タイミング抵抗
Ｖｄｄ 電源端子またはその電位
Ｖｒｅｆ 基準電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】