特許 5791348 ボルテージレギュレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5791348

(24)【登録日】2015年8月14日

(45)【発行日】2015年10月7日

(54)【発明の名称】ボルテージレギュレータ

(51)【国際特許分類】

   G05F 1/56 20060101AFI20150917BHJP

【ＦＩ】

   G05F1/56 310L

   G05F1/56 310B

【請求項の数】4

【全頁数】11

(21)【出願番号】特願2011-94591(P2011-94591)

(22)【出願日】2011年4月21日

(65)【公開番号】特開2011-248869(P2011-248869A)

(43)【公開日】2011年12月8日

【審査請求日】2014年2月18日

(31)【優先権主張番号】12/790,019

(32)【優先日】2010年5月28日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】000002325

【氏名又は名称】セイコーインスツル株式会社

(74)【代理人】

【識別番号】100154863

【弁理士】

【氏名又は名称】久原 健太郎

(74)【代理人】

【識別番号】100142837

【弁理士】

【氏名又は名称】内野 則彰

(74)【代理人】

【識別番号】100123685

【弁理士】

【氏名又は名称】木村 信行

(72)【発明者】

【氏名】須藤 稔

【審査官】 鈴木 重幸

(56)【参考文献】

【文献】 特開２００８−１５２４３３（ＪＰ，Ａ）

【文献】 特開平１１−０１５５４０（ＪＰ，Ａ）

【文献】 特開２００７−０３４４０５（ＪＰ，Ａ）

【文献】 特開２００４−０２１８７１（ＪＰ，Ａ）

【文献】 特開２００３−３３０５５０（ＪＰ，Ａ）

【文献】 特開平０７−１２９２６２（ＪＰ，Ａ）

【文献】 特開２００１−２１６０３６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０５Ｆ １／４４５

Ｇ０５Ｆ １／５６

Ｇ０５Ｆ １／６１３

Ｇ０５Ｆ １／６１８

(57)【特許請求の範囲】

【請求項1】

第一の電源端子と、第二の電源端子と、出力端子と、基準電圧回路と、
前記出力端子と前記第二の電源端子間に直列に接続された第一の抵抗及び第二の抵抗と、
反転入力端子を前記基準電圧回路の出力端子に接続し、非反転入力端子を前記第一の抵抗及び第二の抵抗の接続点に接続し、比較結果の電圧を出力する第一の誤差増幅回路と、
前記第一の電源端子と前記出力端子の間に設けられた、前記出力端子の電圧が一定の値になるように前記第一の誤差増幅回路の出力によってゲート電圧が制御される出力トランジスタと、
前記出力端子に一端が接続された位相補償用の容量と、を備えたボルテージレギュレータであって、
前記第一の抵抗及び第二の抵抗の接続点を非反転入力端子に接続し、出力端子と反転入力端子を接続した第二の誤差増幅回路と、
電源投入後、または前記ボルテージレギュレータをＯＮした後、前記位相補償容量の他端を、所定時間内は前記第二の誤差増幅回路の出力に接続し、所定時間後は前記第一の抵抗及び第二の抵抗の接続点に接続する切り替え回路と、を備えることを特徴とするボルテージレギュレータ。

【請求項2】

第一の電源端子と、第二の電源端子と、出力端子と、基準電圧回路と、
前記出力端子と前記第二の電源端子間に直列に接続された第一の抵抗及び第二の抵抗と、
反転入力端子を前記基準電圧回路の出力端子に接続し、非反転入力端子を前記第一の抵抗及び第二の抵抗の接続点に接続し、比較結果の電圧を出力する第一の誤差増幅回路と、
前記第一の電源端子と前記出力端子の間に設けられた、前記出力端子の電圧が一定の値になるように前記第一の誤差増幅回路の出力によってゲート電圧が制御される出力トランジスタと、
前記出力端子に一端が接続された位相補償用の容量と、を備えたボルテージレギュレータであって、
前記第一の抵抗及び第二の抵抗の接続点を非反転入力端子に接続し、出力端子と反転入力端子を接続した第二の誤差増幅回路と、
電源投入後、または前記ボルテージレギュレータをONした後、前記位相補償容量の他端を、前記ボルテージレギュレータの出力電圧が所定の電圧未満の時は前記第二の誤差増幅回路の出力に接続し、所定の電圧以上の時は前記第一の抵抗及び第二の抵抗の接続点に接続する切り替え回路を備えることを特徴とするボルテージレギュレータ。

【請求項3】

前記第二の誤差増幅回路は、前記非反転入力端子に前記基準電圧回路の出力端子を接続した、ことを特徴とする請求項１または２に記載のボルテージレギュレータ。

【請求項4】

前記第一の抵抗と前記位相補償容量による時定数が、１ｍＳＥＣ以上であることを特徴とする、請求項１または２に記載のボルテージレギュレータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、広い負荷容量範囲において、軽負荷時でも安定に動作するボルテージレギュレータに関する。

【背景技術】

【0002】

従来のボルテージレギュレータ１００としては、図７に示されるような回路が知られていた（例えば、特許文献１参照）。

【0003】

バッテリー１２０の電源電圧は、ＶＤＤ端子１２１とＶＳＳ端子１２３端子間に印加される。ＶＯＵＴ端子１２４には、負荷１２５と負荷容量１２６が接続されている。

【0004】

基準電圧回路１０１は、一定の電圧を出力し、誤差増幅器１０２の反転入力端子に印加される。ＶＯＵＴ端子１２４の電圧は、抵抗１０４と１０５によって分圧され、分圧された電圧は、誤差増幅器１０２の非反転入力端子に印加される。出力トランジスタ１０３のソースは、ＶＤＤ端子１２１に接続され、ドレインはＶＯＵＴ端子１２４に接続され、誤差増幅器１０２の出力がゲートに接続され、誤差増幅器１０２の出力によって、出力トランジスタ１０３の抵抗値が制御される。即ち、抵抗１０４、１０５によって出力電圧を分圧した電圧が、基準電圧回路１０１の出力電圧より小さければ、誤差増幅器１０２の出力は低くなり、出力トランジスタ１０３を強くバイアスし抵抗値を下げることで、ＶＯＵＴ端子１２４の電圧が上昇し、逆に、抵抗１０４、１０５によって分圧された電圧が基準電圧より高ければ、出力トランジスタ１０３を弱くバイアスして抵抗値を上げ、ＶＯＵＴ端子１２４の電圧が低下し、ＶＯＵＴ端子１２４に一定の電圧が出力するように制御される。

【0005】

ＣＥ回路１１０は、ＣＥ端子１２２に印加される電圧によって、ボルテージレギュレータのＯＮ／ＯＦＦを制御する。
抵抗１０４に並列に接続されている容量１０６は、ボルテージレギュレータの位相補償を行う。

【0006】

図８（ａ）は、ボルテージレギュレータの抵抗１０４、１０５と、容量１０６を抜き出した回路である。
ＶＯＵＴ端子の電圧をＶｏｕｔ、抵抗１０４と１０５の接続点の電圧をＶｆｂとすると、ＶＯＵＴ端子から、抵抗１０４と１０５の接続点への伝達関数は、式（１）から（３）で与えられる。

【0007】

【数1】

【0008】

【数2】

【0009】

【数3】

【0010】

ここで、Ｒ１、Ｒ２は、それぞれ抵抗１０４、１０５の抵抗値であり、Ｃｚは、容量１０６の容量値である。即ち、式（２）で与えられるＺｅｒｏ点と、式（３）で与えられるＰｏｌｅが存在する。

【0011】

図８（ｂ）と（ｃ）は、式（１）で与えられる伝達関数のボード線図（（ｂ）は、ゲイン、（ｃ）は位相）を示している。（ｃ）に示すように、位相は、周波数が高くなると、０度からＺｅｒｏ点の周波数ｆｚで４５度進み、最大９０度まで進む。その後、Ｐｏｌｅの周波数ｆｐで４５度になり、再び０に戻る。即ち、周波数ｆｚ付近からｆｐ付近の間では、位相を進ませる効果がある。

【0012】

図９に２極のボルテージレギュレータのボード線図を示す。
ボルテージレギュレータの出力端子１２４には負荷１２５と負荷容量１２６が接続されＰｏｌｅが発生する。負荷が軽く負荷容量が大きいときには、Ｐｏｌｅが低い周波数に発生しボルテージレギュレータの帯域が狭くなる。さらに、誤差増幅器１０２にもＰｏｌｅが存在するため、位相は低い周波数で１８０度遅れることになり、位相余裕がなくなる（０に近くなる）。この時のボルテージレギュレータの帯域幅ｆｂｗは、例えば１００Ｈｚ程度まで低下する。

【0013】

図１０に抵抗１０４、１０５および容量１０６によって適当な位相補償を施した時の２極のボルテージレギュレータのボード線図を示す。Ｐｏｌｅの周波数ｆｐ２付近にＺｅｒｏ点（周波数ｆｚ）を発生させることによって、ゲイン０ｄＢ以上において位相余裕を、例えば３０度以上確保することができる。

【先行技術文献】

【特許文献】

【0014】

【特許文献1】特許第２７０６７２０号公報（第１図）

【発明の概要】

【発明が解決しようとする課題】

【0015】

しかしながら、従来のボルテージレギュレータでは、広い負荷容量の範囲で、軽負荷時に安定に動作しないという課題があった。

【0016】

Ｚｅｒｏ点の周波数を１００Ｈｚ程度まで下げるには、式（２）よりＣｚ×Ｒ１の時定数としてｍＳＥＣオーダーが必要となる。しかし、図７に示す従来のボルテージレギュレータにおいては、Ｃｚ×Ｒ１の時定数をｍＳＥＣオーダーとするとＣＥ端子電圧を“Ｌ”から“Ｈ”に変化させた時、図１１（ｂ）に示すように立ち上がるのにｍＳＥＣオーダーの時間がかかり、直ぐに立ち上がる必要のあるアプリケーションでは使用することができないという課題があった。

【0017】

そこで、本発明の目的は従来のこのような課題を解決して、広い負荷容量の範囲で、軽負荷時でも安定に動作するボルテージレギュレータを提供することを目的としている。

【課題を解決するための手段】

【0018】

従来の課題を解決するために、本発明のボルテージレギュレータは以下のような構成とした。

【0019】

第一の電源端子と、第二の電源端子と、出力端子と、基準電圧回路と、前記出力端子と前記第二の電源端子間に直列に接続された第一の抵抗及び第二の抵抗と、反転入力端子を前記基準電圧回路の出力端子に接続し、非反転入力端子を前記第一の抵抗及び第二の抵抗の接続点に接続し、比較結果の電圧を出力する第一の誤差増幅回路と、前記第一の電源端子と前記出力端子の間に設けられた、前記出力端子の電圧が一定の値になるように前記第一の誤差増幅回路の出力によってゲート電圧が制御される出力トランジスタと、前記出力端子に一端が接続された位相補償用の容量と、を備えたボルテージレギュレータであって、前記第一の抵抗及び第二の抵抗の接続点を非反転入力端子に接続し、出力端子と反転入力端子を接続した第二の誤差増幅回路と、電源投入後、または前記ボルテージレギュレータをＯＮした後、前記位相補償容量を、所定時間内は前記第二の誤差増幅回路の出力に接続し、所定時間後は前記第一の抵抗及び第二の抵抗の接続点に接続する切り替え回路と、を備えることを特徴とするボルテージレギュレータ。

【発明の効果】

【0020】

本発明のボルテージレギュレータによれば、ボルテージレギュレータの立ち上がり時間を速くすることができ、かつ広い負荷容量の範囲で軽負荷時でも安定に動作させることが出来る。

【図面の簡単な説明】

【0021】

【図1】第一の実施例のボルテージレギュレータの回路図である。

【図2】第一の実施例のボルテージレギュレータのタイミング・チャートである。

【図3】第二の実施例のボルテージレギュレータの回路図である。

【図4】第二の実施例のボルテージレギュレータのタイミング・チャートである。

【図5】第三の実施例のボルテージレギュレータの回路図である。

【図6】第四の実施例のボルテージレギュレータの回路図である。

【図7】従来のボルテージレギュレータを示す回路図である。

【図8】分圧回路のゲイン・位相特性である。

【図9】２極のボルテージレギュレータのボード線図である。

【図10】３極１Ｚｅｒｏのボルテージレギュレータのボード線図である。

【図11】電源起動時のボルテージレギュレータの立ち上がり特性を示す図である。

【発明を実施するための形態】

【0022】

発明を実施するための形態について図面を参照して説明する。

【実施例1】

【0023】

図１は、第一の実施例のボルテージレギュレータを示す回路図である。第一の実施例のボルテージレギュレータは、基準電圧回路１０１と、誤差増幅器１０２と、抵抗１０４と、抵抗１０５と、容量１０６と、出力トランジスタ１０３と、スイッチ１１２と、スイッチ１１３と、誤差増幅器１０７と、ＣＥ回路１１０と、タイマー回路１１１、ＶＤＤ端子１２１と、ＣＥ端子１２２、ＶＳＳ端子１２３と、出力端子１２４で構成されている。

【0024】

第一の実施例のボルテージレギュレータの接続について説明する。基準電圧回路１０１の出力は誤差増幅器１０２の反転入力端子に接続される。誤差増幅器１０２の非反転入力端子は、抵抗１０４と抵抗１０５の接続点に接続され、出力はＰｃｈトランジスタ１０３のゲートに接続する。抵抗１０４の他端はＶＯＵＴ端子１２４に接続され、抵抗１０５の他端はＶＳＳ端子１２３に接続される。Ｐｃｈトランジスタ１０３のソースはＶＤＤ端子１２１に接続され、ドレインは出力端子１２４に接続される。

【0025】

容量１０６の一端は、ＶＯＵＴ端子１２４に接続され、他端は、スイッチ１１２と１１３に接続されている。スイッチ１１２の他端は、抵抗１０４と１０５の接続点に接続され、スイッチ１１３の他端は、誤差増幅器１０７の出力に接続されている。誤差増幅器１０７の非反転入力端子は、抵抗１０４と１０５の接続点に接続され、反転入力端子は、誤差増幅器１０７の出力に接続されている。

【0026】

ＣＥ回路１１０の出力は、タイマー回路１１１、基準電圧回路１０１、誤差増幅器１０２、誤差増幅器１０７に入力され、入力はＣＥ端子１２２に接続される。タイマー回路１１１は、出力がスイッチ１１２と１１３に接続されＯＮ／ＯＦＦを制御する。

【0027】

ＣＥ回路１１０は、ＣＥ端子１２２に印加される電圧によって、ボルテージレギュレータのＯＮ／ＯＦＦを制御する。抵抗１０４及び容量１０６は、ボルテージレギュレータの位相補償を行う。抵抗１０４及び容量１０６の値は大きく設定され、Ｚｅｒｏ点の周波数ｆｚを下げている。

【0028】

次に、第一の実施例のボルテージレギュレータの動作について、図２のタイミング・チャートを用いて説明する。最初、ＣＥ端子１２２の電圧が“Ｌ”の時は、ボルテージレギュレータはＯＦＦ状態（停止状態）にある。そして、スイッチ１１２はＯＦＦ状態（オープン）であり、スイッチ１１３はＯＮ状態（ショート）である。次に、ＣＥ端子１２２の電圧が“Ｈ”になると、ボルテージレギュレータは起動してＯＮ状態（動作状態）になる。そして、タイマー回路１１１は任意のＴｄ時間内ではスイッチ１１２をＯＦＦ状態（オープン）、スイッチ１１３をＯＮ状態（ショート）に保つ。Ｔｄ時間後にはスイッチ１１２をＯＮ状態（ショート）、スイッチ１１３をＯＦＦ状態（オープン）に保つ信号を発生する。即ちＴｄ時間内では、誤差増幅器１０７の出力が、容量１０６を抵抗１０４と抵抗１０５の接続点の電圧と同じ電圧になるように充電する。Ｔｄ時間後、スイッチ１１３がＯＦＦし、スイッチ１１２がＯＮすることによって、抵抗１０４と容量１０６によるＺｅｒｏ点が発生し、ボルテージレギュレータの位相補償に容量１０６が寄与するようになる。

【0029】

つまり、電源投入後またはＣＥ端子電圧を“Ｌ”から“Ｈ”に変化させた後、Ｔｄ時間では、スイッチ１１３がＯＮするため、誤差増幅器１０７の出力が容量１０６を抵抗１０４と１０５の接続点の電圧と等しくなるように充電する。そして、ボルテージレギュレータの立ち上がり時間を図１１（ｃ）に示すように速くすることができる。Ｔｄ時間後には、スイッチ１１３がＯＦＦしてスイッチ１１２がＯＮするので、図８に示した位相補償の効果が得られる。

【0030】

以上により、第一の実施例のボルテージレギュレータにおいては、Ｔｄ時間内ではボルテージレギュレータの立ち上がり時間を速くすることができ、Ｔｄ時間後では、抵抗１０４と容量１０６によるＺｅｒｏ点の生成により、広い負荷容量の範囲で軽負荷時でも安定に動作させることが可能となる。
なお、抵抗１０４と容量１０６による時定数は１ｍＳＥＣ以上にしてもよい。

【実施例2】

【0031】

図３に、第二の実施例のボルテージレギュレータの回路図を示す。図１との違いは、スイッチ１１２、１１３が電圧検出回路１１４の出力によって制御されている点である。電圧検出回路１１４は、ＶＯＵＴ端子１２４の電圧をモニタしある電圧値に達したことを検出してスイッチの制御信号を出力する。

【0032】

次に、第二の実施例のボルテージレギュレータの動作について、図４のタイミング・チャートを用いて説明する。最初、ＣＥ端子１２２の電圧が“Ｌ”の時は、ボルテージレギュレータはＯＦＦ状態（停止状態）にある。そして、スイッチ１１２はＯＦＦ状態（オープン）であり、スイッチ１１３はＯＮ状態（ショート）である。次にＣＥ端子１２２の電圧が“Ｈ”になると、ボルテージレギュレータは起動してＯＮ状態（動作状態）になる。そして、誤差増幅器１０２が出力トランジスタ１０３のゲート電圧を制御し、基準電圧回路１０１の出力電圧と抵抗１０４、１０５の接続点の電圧が等しくする。こうして、ボルテージレギュレータは、式（４）で与えられる電圧（Ｖｏｕｔ）になる。

【0033】

【数4】

【0034】

ここでＶｒｅｆは基準電圧回路１０１の出力電圧値である。電圧検出回路１１４はＶＯＵＴ端子１２４の電圧が式（４）で与えられる電圧の例えば９８％以下の電圧を検出する。そして、ＶＯＵＴ端子１２４の電圧が９８％以下の時は、スイッチ１１２はＯＦＦ状態（オープン）、スイッチ１１３はＯＮ状態（ショート）に保つ信号を発生する。ＶＯＵＴ端子１２４の電圧が９８％と越えると、スイッチ１１２はＯＮ状態（ショート）、スイッチ１１３はＯＦＦ状態（オープン）に保つ信号を発生する。つまり、ＶＯＵＴ端子１２４の電圧値がＶｏｕｔの９８％以下の時は、誤差増幅器１０７の出力が容量１０６を抵抗１０４と１０５の接続点と同じ電圧になるように充電する。ＶＯＵＴ端子１２４の電圧値がＶｏｕｔの９８％を超えると、スイッチ１１３がＯＦＦしスイッチ１１２がＯＮすることによって、抵抗１０４と容量１０６によるＺｅｒｏ点が発生しボルテージレギュレータの位相補償に容量１０６が寄与する。こうして、電源投入後またはＣＥ端子電圧を“Ｌ”から“Ｈ”に変化させた後、ＶＯＵＴ端子１２４の電圧値がＶｏｕｔの９８％以下の時は、ボルテージレギュレータの立ち上がり時間を速くすることができる。そして、ＶＯＵＴ端子１２４の電圧値がＶｏｕｔの９８％を超えると図８に示した位相補償の効果が得られるようになる。

【0035】

以上により、第二の実施例のボルテージレギュレータにおいては、ＶＯＵＴ端子１２４の電圧値が、例えばＶｏｕｔの９８％を超えるまではボルテージレギュレータの立ち上がり時間を速くすることができ、例えばＶｏｕｔの９８％を超えると、抵抗１０４と容量１０６によるＺｅｒｏ点の生成により、広い負荷容量の範囲で軽負荷時でも安定に動作させることが可能となる。
なお、電圧検出回路１１４の検出電圧は任意の検出電圧に設定しても良い。また、抵抗１０４と容量１０６による時定数は１ｍＳＥＣ以上にしてもよい。

【実施例3】

【0036】

図５に、第三の実施例のボルテージレギュレータの回路図を示す。図１との違いは、誤差増幅器１０７の非反転入力端子が基準電圧回路１０１の出力に接続されている点である。動作においては、Ｔｄ時間後、容量１０６の他端の電圧は基準電圧回路１０１の出力電圧値と等しい値となっているので、Ｔｄ時間後の動作は図１のボルテージレギュレータと同じ動作となり同様な効果がある。

【0037】

以上により、第三の実施例のボルテージレギュレータにおいては、Ｔｄ時間内ではボルテージレギュレータの立ち上がり時間を速くすることができ、Ｔｄ時間後では、抵抗１０４と容量１０６によるＺｅｒｏ点の生成により、広い負荷容量の範囲で軽負荷時でも安定に動作させることが可能となる。
なお、抵抗１０４と容量１０６による時定数は１ｍＳＥＣ以上にしてもよい。

【実施例4】

【0038】

図６に、第四の実施例のボルテージレギュレータの回路図を示す。図３との違いは、誤差増幅器１０７の非反転入力端子が、基準電圧回路１０１の出力に接続されている点である。動作においては、Ｔｄ時間後、容量１０６の他端の電圧は基準電圧回路１０１の出力電圧値と等しい値となっているので、Ｔｄ時間後の動作は、図３のボルテージレギュレータと同じ動作となり同様な効果がある。

【0039】

以上により、第四の実施例のボルテージレギュレータにおいては、ＶＯＵＴ端子１２４の電圧値が、例えばＶｏｕｔの９８％を超えるまではボルテージレギュレータの立ち上がり時間を速くすることができ、Ｖｏｕｔの９８％を超えると、抵抗１０４と容量１０６によるＺｅｒｏ点の生成により、広い負荷容量の範囲で軽負荷時でも安定に動作させることが可能となる。
なお、電圧検出回路１１４の検出電圧は任意の検出電圧に設定しても良い。また、抵抗１０４と容量１０６による時定数は１ｍＳＥＣ以上にしてもよい。

【0040】

以上説明したように、本発明のボルテージレギュレータによれば、ボルテージレギュレータの立ち上がり時間を速くすることができ、かつ広い負荷容量の範囲で軽負荷時でも安定に動作させることが出来る。
なお、全ての実施例において、ＣＥ端子１２２に接続されたＣＥ回路１１０を備えた構成として説明した。しかし、ＣＥ回路１１０の代わりに、電源電圧を検出する回路（例えばパワーオンクリア回路）を備えた構成であっても、同様の効果を奏する。

【符号の説明】

【0041】

１０１ 基準電圧回路
１０２ 誤差増幅器
１０３ 出力トランジスタ
１０７ 誤差増幅器
１１０ ＣＥ回路
１１１ タイマー回路
１１４ 電圧検出回路
１２２ ＣＥ端子
１２４ ＶＯＵＴ端子
１２５ 負荷
１２６ 負荷容量

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】