特許 5792204 センサー

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5792204

(24)【登録日】2015年8月14日

(45)【発行日】2015年10月7日

(54)【発明の名称】センサー

(51)【国際特許分類】

   G01C 19/5684 20120101AFI20150917BHJP

   B81B 7/02 20060101ALI20150917BHJP

【ＦＩ】

   G01C19/56 184

   B81B7/02

【請求項の数】10

【全頁数】9

(21)【出願番号】特願2012-555425(P2012-555425)

(86)(22)【出願日】2011年3月3日

(65)【公表番号】特表2013-521486(P2013-521486A)

(43)【公表日】2013年6月10日

(86)【国際出願番号】EP2011053184

(87)【国際公開番号】WO2011107542

(87)【国際公開日】20110909

【審査請求日】2014年2月26日

(31)【優先権主張番号】1003539.2

(32)【優先日】2010年3月3日

(33)【優先権主張国】GB

(73)【特許権者】

【識別番号】512227052

【氏名又は名称】シリコン、センシング、システムズ、リミテッド

【氏名又は名称原語表記】ＳＩＬＩＣＯＮ ＳＥＮＳＩＮＧ ＳＹＳＴＥＭＳ ＬＩＭＩＴＥＤ

(74)【代理人】

【識別番号】100117787

【弁理士】

【氏名又は名称】勝沼 宏仁

(74)【代理人】

【識別番号】100082991

【弁理士】

【氏名又は名称】佐藤 泰和

(74)【代理人】

【識別番号】100103263

【弁理士】

【氏名又は名称】川崎 康

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100153914

【弁理士】

【氏名又は名称】小澤 勝己

(72)【発明者】

【氏名】ケビン、タウンセンド

(72)【発明者】

【氏名】マイケル、ダーストン

(72)【発明者】

【氏名】ダグラス、シッチ

【審査官】 梶田 真也

(56)【参考文献】

【文献】 特開２０００−１７１２５７（ＪＰ，Ａ）

【文献】 特表２００３−５３０５６３（ＪＰ，Ａ）

【文献】 特開平０８−２７１２５８（ＪＰ，Ａ）

【文献】 特開平０８−０６１９６１（ＪＰ，Ａ）

【文献】 特開２００８−１２２１２２（ＪＰ，Ａ）

【文献】 特開２００８−０６４６６３（ＪＰ，Ａ）

【文献】 特開平０９−１４９１４５（ＪＰ，Ａ）

【文献】 特表平１０−５１２０４９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０１Ｃ １９／５６ − １９／５７８３

Ｂ８１Ｂ １／００ − ７／０４

Ｂ８１Ｃ １／００ − ９９／００

(57)【特許請求の範囲】

【請求項1】

一次および二次要素を有するリング型センサーを備える角速度センサーであって、前記センサーは、前記一次および二次要素に接続された一次および二次チャネルを更に備え、前記一次チャネルは、前記一次要素において共振振動を開始および維持するための一次ドライバー手段を備え、前記二次チャネルは、開ループの形で動作し、それにより、フィードバックを必要とせず、前記二次チャネルは、前記センサーの動きに応じて前記二次要素によって生成された信号を検出する検出器手段を備え、前記検出器手段は、前記センサーの前記動きに依存した出力信号を生成する二次チャネル差動増幅器および同期検出器を有し、前記二次チャネルは、動作可能である場合に前記二次チャネル差動増幅器の両方のチャネルに信号を入力する選択的に動作可能なテスト手段を更に備え、前記信号は、それぞれ位相がずれており、それにより前記出力信号におけるオフセットが生成され、前記オフセットは、前記センサーの状態を示す、角速度センサー。

【請求項2】

前記一次要素は、前記一次チャネルに出力される２つの一次ピックオフ信号を生成し、前記一次ピックオフ信号は、適切な手段によって増幅および位相シフトされ、そして、前記二次チャネル差動増幅器のそれぞれのチャネルに入力される、請求項１に記載のセンサー。

【請求項3】

前記位相シフトは９０度である、請求項２に記載のセンサー。

【請求項4】

前記二次チャネル差動増幅器の出力は、レート・チャネル同期検出器および４チャネル同期検出器に入力され、前記レート・チャネル同期検出器はクロック入力を有し、前記二次チャネル差動増幅器の前記出力は、前記テスト手段が動作可能である場合に、前記レート・チャネルのクロックと同位相の信号を生成する、請求項１から３のいずれかに記載のセンサー。

【請求項5】

前記一次要素は、前記リング上の０、９０、１８０、および２７０度にピックオフおよびドライブ変換器を備え、前記二次要素は、４５、１３５、２２５、および３１５度に備える、請求項１から４のいずれかに記載のセンサー。

【請求項6】

前記リング上の前記４５および２２５度の要素によって生成された信号は、１３５および３１５度における前記信号に対し逆位相である、請求項５に記載のセンサー。

【請求項7】

前記要素は圧電電極である、請求項１から６のいずれかに記載のセンサー。

【請求項8】

前記二次チャネル差動増幅器に印加された前記信号は、それぞれ、１８０度位相がずれている、請求項１から７のいずれかに記載のセンサー。

【請求項9】

前記一次チャネルは、前記リングにおける前記一次ピックオフから信号を受信する同期検出器を有し、前記同期検出器の出力は、前記一次ドライブにフィードバックし、且つ、自動利得制御（ＡＧＣ）によって振幅を制御され、それにより、前記一次チャネルの閉ループ動作が可能となる、請求項１から８のいずれかに記載のセンサー。

【請求項10】

前記一次チャネルは、電圧制御発振器（ＶＣＯ）により前記一次チャネルの周波数を制御するための位相ロックループを更に備える、請求項１から９のいずれかに記載のセンサー。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はセンサーに関する。より具体的には、本発明は、これに限定されないが、例えば加速度計およびジャイロスコープ等の、コマンド型ビルトインテスト（ＣＢｉｔ）を有する慣性センサー等のセンサーに関する。

【背景技術】

【0002】

多くの種類の慣性センサーが知られている。ＭＥＭＳ型リングを搭載している角速度センサーが知られており、そのような例は、例えば、ＧＢ２３２２１９６に見られ得る。そのような角速度センサーにおいて、振動平面リングまたはフープ状構造が開示されている。リング状構造は、回転速度（turning rate）、直線加速度、および角加速度を検出するための適切な支持台によって空間内につるされる。回転速度は、コリオリの力によって加えられた振動を検出することによって感知され、一方、直線加速度と角加速度は、それの台内のリングまたはフープ状構造全体の、横向きの、垂直の、および揺れる動きによって感知される。

【発明の概要】

【0003】

ユーザがＭＥＭＳレート・センサーのチェックを指示するための能力は、以前は、接続チェックに限られていた。典型的なＭＥＭＳレート・センサー・ユーザ・チェックは、単にＭＥＭＳ構造を端部の限界（end limits）、又は、レンジ内の変化の許容範囲に押さえ、それにより動作の限定された情報が得られ得る。更に、それらのチェックは、しばしば、全システム動作の非常に限定されたカバレッジをもたらす。

【0004】

本発明によれば、一次および二次要素を有するリング型センサーを備える角速度センサーが提供され、更にセンサーは、前記一次および二次要素に接続された一次および二次チャネルを備え、一次チャネルは、一次要素において共振振動を開始および維持するための一次ドライバー手段を備え、二次チャネルは、センサーの動きに応じて二次要素によって生成された信号を検出する検出器手段を備え、検出手段は、センサーの動きにより出力信号を生成する差動増幅器および同期検出器を有し、更に、二次チャネルは、動作可能である場合、二次チャネル差動増幅器の両方のチャネルに信号を入力するテスト手段を備え、前記信号は、それぞれ、出力信号においてオフセットが生成されるように位相がずれており、前記オフセットは、センサーの状態を示す。
次に、本発明は、添付の図面を参照して記載される。

【図面の簡単な説明】

【0005】

【図1】一次ＭＥＭＳピックオフ変換器、一次ピックオフ増幅器、二次ピックオフ増幅器、一次自動利得制御（ＡＧＣ）ループ、一次位相ロックループおよび電圧制御発振器、一次ドライバー、一次ＭＥＭＳドライバー変換器および一次チャネル・ピックオフ移相器（ＰＰ９０）のテストを可能にするコマンド型ビルトインテスト（Ｃｂｉｔ）を有する本発明の一形態による角度センサーの概略図である。

【図2】図１の角速度センサーにおけるピックオフ増幅器への、Ｃｂｉｔ信号挿入回路の一形態の回路図である。

【発明を実施するための形態】

【0006】

図１に示されるように、角速度センサーのＭＥＭＳリング構造１は、共通軸の周りに延在している内側２および外側３周辺部を備え、したがって、ドライブおよびピックオフは別個に動作する。圧電一次ドライブ手段４が設けられ、それはセンサーを支持部（図示しない）上で振動させる。支持部は、センサーを支持すると共に、実質的に減衰しない振動モードにおいて圧電一次ドライブ手段の入力に応じて振動することを可能にする複数の柔軟支持梁（flexible support beams）（図示しない）を有してもよい。これにより、共振器は、センサーを有するシステムの回転速度に応じて、支持手段に対して動くことができる。

【0007】

一連の信号６がセンサーから入力される検出回路５が設けられている。センサーによって出力される信号は、一次ピックオフ信号６ａおよび二次ピックオフ信号６ｂを含み、例えば、信号が差動形式であるように変換器プレートが配置される。これらの信号は、センサーの一次および二次部分から出力される。一次ピックオフ差動変換器信号は、高レベルの利得を提供し、搬送波周波数で低ノイズ差動正弦波出力信号を供給する差動電荷増幅器（一次ピックオフ増幅器）７に入力される。この信号は、その後、同期検出器８および適切なフィルタリングを通過させられ、制御信号を一次ドライバー回路１に供給し、ＭＥＭＳに印加されるドライバーのレベルを設定し、一次ピックオフ増幅器出力が制御され修正されたレベル（controlled fixed level）にあることを保証する。一次ピックオフ増幅器７の出力は、ピックオフ信号にロックして同期検出器８に対するクロックを提供する一次位相ロックループ（ＰＬＬ）および電圧制御発振器（ＶＣＯ）１０にも印加される。一次ピックオフ増幅器７の出力は、信号を２倍に増幅すると共に差動信号の位相を９０度シフトする一次位相シフト回路１１にも印加される。位相シフト回路１１の出力は、位相シフト回路１１の差動正弦波出力をＡＧＣ制御信号に乗じて差動ＭＥＭＳドライバー波形を生成する一次ドライバー回路１に印加される。位相シフト回路１１の出力は、コマンド型ＢＩＴ（ＣＢｉｔ）挿入回路１２に印加され、それは、ＣＢｉｔが選択されない場合は高レベルのアイソレーション（分離）を提供し、コマンド型ＢＩＴが選択された場合は、差動信号の減衰したバージョンにおいて、更なる差動電荷増幅器（二次ピックオフ増幅器）１３の差動入力に結合する。挿入された差動信号は、その後、二次ピックオフ増幅器１３によって増幅され、レート・チャネル同期検出器１４を通過するために適正な位相となる。同期検出器は、挿入された差動信号の振幅に関連したオフセットを出力し、それは次にフィルタリングされると共に、レート出力信号におけるシングルエンド・オフセットに変換され、そしてＡＤＣ１５に入力される。

【0008】

Ｃｂｉｔの必要条件は、相対的に既知の出力を提供するために、できるだけ多くのシステムをテストすることである。イネーブル信号の制御のもとで、９０度の位相シフトを有する差動一次ピックオフ信号は、物理的にリング上にあるピックオフではなく、二次ピックオフ増幅器１３の差動入力に供給されてもよい。この信号は、復調されるべき適正な位相であり、且つ、レート出力の制御された出力を提供するために使われる。このことは、一次ピックオフＭＥＭＳ変換器、一次ピックオフ増幅器７、一次ＡＧＣループ、一次ＰＬＬおよびＶＣＯチャネル１０、一次ドライバー回路、ＭＥＭＳ一次ドライバー変換器、一次位相シフト回路（ＰＰ９０）１１および二次ピックオフ増幅器１３、レート・チャネル１４、レート出力およびＡＤＣ１５をテストする。

【0009】

二次ピックオフ増幅器１３が高い利得を有するので、信号を減衰してレート・チャネル１４の飽和を避けることが必要である。更に、レート出力段において使われるレート設定は不明であり、そのため、より小さい信号が使われてレート出力の飽和を避ける。

【0010】

図２は、使用される方法をより詳細に示す。信号は、両方の差動入力上の加算接点にて二次ピックオフ電荷増幅器１３に加えられる。それは小型キャパシタＣｉｎｊ（２６０ｆＦ）によって結合され、０．００７（Ｃｆｂ＝３５．８ｐＦ）の第１段の利得を生成する。５：１入力減衰器（Ｒｉ１＝２００ｋ、Ｒｉ２＝５０ｋ）および３５の第２段の利得に加え、全体的な利得は０．０５である。よって、一次位相シフト回路（ＰＰ９０）出力における５００ｍＶのピーク信号は、２５ｍＶのピークの二次ピックオフ信号を生成する。

【0011】

Ｃｂｉｔが有効である場合、信号は、レート・チャネル復調器クロックと同位相で、二次ピックオフ増幅器１３の出力に現れる。このモードにおいて、約５０ｄｅｇ／ｓｅｃのオフセットが、レート出力信号、ならびにアナログ信号およびデジタル信号の両方で見られる。このオフセットは、ＣＢＩＴが動作している場合、ジャイロの適正な動作をユーザに示す。

【0012】

このようにして、ユーザ・コマンド・テスト機能（Ｃｂｉｔ）は、一次共振維持ループ（primary resonant sustaining loops）からの信号を使い、二次レート検出チャネルにおける外乱を生成する。

【0013】

テストの適用に関し、一次共振維持ループからの適正な位相信号は、エレクトロニクス二次レート検出チャネルのフロント・エンドに結合され、適正なレベルに調整される。これは、全レート検出チャネルを通過し、通常のレート信号の出力信号において測定可能な変化を提供する。

【0014】

外乱が一次共振維持ループの差動ＭＥＭＳ変換器出力から生成されるので、システムは共振周波数にロックされ、且つ、動作の共振維持ループの大きさは適正に制御されることを保証する。

【0015】

外乱がエレクトロニクスレート検出チャネルのまさに最初の段に結合されるので、全レート検出チャネルがチェックされる（リング上の二次ピックオフ変換器を除く）。

【0016】

許容範囲は、どの回路素子がフェイルしたかを識別することはできないが、一次共振維持ループと二次レート検出チャネルの両方において、レート信号外乱の大きさが回路の一部の損失を検出するために使われてもよい、ということである。

【0017】

無効にされた場合、Ｃｂｉｔ挿入経路は、直列および並列スイッチ（Ｒｍａｘ＿ｏｎ＝１ｋ）の使用によって、高レベルのアイソレーションを有する。更に、挿入ブロックの出力は５０ｏｈｍ直列抵抗器を有し、加算ノードがピックオフ・ボンド・パッドに直接接続される時に（ＥＳＤ保護のために）電流制限を提供する。

【0018】

Ｃｂｉｔが適正なオフセットを与えるために、従って、一次ループの一部の位相ロックループおよびＶＣＯ１０は、一次差動ピックオフ信号が存在できるようにロックされなければならない。ＡＧＣ１６は、適正な振幅と、従って一次ピックオフ振幅の適正なレベルとを与えるように動作しなければならない。一次ピックオフおよび一次位相シフト回路１１は、Ｃｂｉｔ挿入回路１２を通って二次ループに一次ドライブ信号および差動信号を与えるように動作しなければならない。一次ドライバーは、一次回路の周りのループを閉じるように動作しなければならず、二次ピックオフ増幅器１３は、レート・チャネル復調器で適正なレベルを与えるように機能しなければならない。レート・チャネル復調器、フィルタリング、デシメーター、およびノッチフィルタは、レート出力段に適正なレベルを供給するように適正である必要がある。更に、レート出力利得設定は、出力において期待されたオフセットを達成するために適正でなければならず、そして最後に、ＡＤＣ１５およびＡＤＣ基準値は、デジタルレート出力において適正なオフセットを達成するために適正に動作しなければならない。

【0019】

本発明の第２の実施形態において、一次および二次チャネルの動作は概して同じであり、一次チャネルは、リング上の一次ピックオフから信号を受信する同期検出器８を有し、その出力は一次ドライバーにフィードバックし、そしてＡＧＣにより振幅において制御される。これは、一次ループの閉ループ動作を与える。二次チャネルは開ループで動作し、そのため、フィードバックはない。

【0020】

一次ループにおいて、ＶＣＯにより一次ループの周波数を制御するための位相ロックループがある。二次チャネルは、リング上の二次変換器で、コリオリ結合された信号（Coriolis coupled signals）を拾う（ピックアップする）。環状のリングの内側および外側部分上に電極が存在し、それらは逆位相の信号を与える。これらの逆位相の信号は、差動増幅器１３の２つの入力に挿入され、その出力は二次同期増幅器１４に、そしてそこからレート出力に供給される。更に、リングにおける４５度および２２５度の信号（二次ピックオフ）は、１３５度および３１５度の信号に対し逆位相である。このことは、０、９０、１８０及び２７０度にあり得るピックオフ及びドライブ変換器を一次が有することを想定する。従って、図１に示されるように、同位相の４つの二次ピックオフおよび逆位相の４つのピックオフ（環の外側に４つの電極、内側に４つ）を有する。２つの逆位相信号が、一次信号から生じたＣＢＩＴ信号が挿入される二次チャネル電荷増幅器１３の差動増幅器の２つの入力に向かう。これは、次に、二次同期増幅器に、そしてそこから、レート出力信号として向かう。ＣＢＩＴ挿入信号は、このように、分離されたテスト出力チャネルよりむしろレート出力信号のオフセットの原因となる。

【0021】

本発明の第３の実施形態において、同様に番号が付けられた全ての部分が上述のものと同じ機能を有し、一次チャネルから生じた２つの信号は、適切な減衰回路を介し、ユーザからの信号のコマンドの下で二次チャネル差動増幅器１３仮想接地点の２つの入力に挿入される。両方の信号は、０°の位相の一次ドライブ波形に対し、１８０°の位相である。第１の信号は二次ピックオフ差動増幅器１３の入力の一方に接続され、第２の信号は差動増幅器１３の他方の入力に接続される。それぞれの信号の振幅は異なる。差動振幅器は、それにより、２つの印加された信号の振幅の差に関連した出力を生成する。この差は、レート・チャネル同期検出器１４を通過し、そしてユーザが測定可能な変化をレート信号にもたらすであろう。２つの印加された信号の振幅の差の適切な選択は、単一の入力チャネル故障の検出と共に、一次および二次チャネルの適正な動作を可能にするであろう。

【0022】

本発明の第４の実施形態において、一次チャネルから生じた２つの信号は、適切な減衰回路を介し、ユーザからの信号のコマンドの下で二次チャネル差動増幅器１３仮想接地点の２つの入力に挿入される。信号は、０°の位相の一次ドライブ波形に対し、４５°および２２５°の位相である。第１の信号は二次ピックオフ差動増幅器１３の入力の一方に接続され、第２の信号は差動増幅器１３の他方の入力に接続される。差動増幅器１３は、それにより、２つの印加された信号の振幅の差に関連した出力を生成するであろう。レート・チャネル同期検出器１４のクロックと同位相である印加された信号の一部が、レート・チャネル同期検出器１４を通過し、そしてユーザが測定可能な変化をレート信号にもたらすであろう。４チャネル同期検出器１８のクロックと同位相である印加された信号の一部が、４チャネル同期検出器１８を通過し、４チャネル信号の変化の原因となるであろう。このことが、単一の入力チャネル故障の検出と共に、一次および二次チャネルの適正な動作を可能にするであろう。更にこのことは、必要であれば、直交チャネル機能がチェックされることを可能にする。

【0023】

本発明の第５の実施形態において、２つの信号が一次チャネルからの４つの信号から生じ、前記２つの信号は、適切な減衰回路を介し、ユーザからの信号のコマンドの下で二次チャネル差動増幅器１３仮想接地点の２つの入力に挿入される。４つの信号は、０°の位相の一次ドライブ波形に対し、−９０°、＋９０°、０°および１８０°である。これらは、一次回路の２つの部分から生成される。これは、４５°および２２５°の信号を生成し、一方の信号が二次ピックオフ差動増幅器１３の入力の一方に接続され、他方の信号は差動増幅器１３の他方の入力に接続される。差動増幅器１３は、その後、２つの印加された信号の振幅の差に関連した出力を生成するであろう。レート・チャネル同期検出器１４のクロックと同位相である印加された信号の一部は、レート・チャネル同期検出器１４を通過し、そしてユーザが測定可能な変化をレート信号にもたらすであろう。４チャネル同期検出器１８のクロックと同位相である印加された信号の一部が、４チャネル同期検出器１８を通過し、４チャネル信号の変化の原因となるであろう。このことが、単一の入力チャネル故障の検出と共に、一次および二次チャネルの適正な動作を可能にするであろう。更にこのことは、必要であれば、直交チャネル機能がチェックされることを可能にする。更に、信号が一次チャネルの２つの点から生成されるので、一次チャネルの付加的な故障検出をもたらす。

【0024】

本発明の追加の実施形態がここに記載され、ＣＢｉｔが図１に記載されたものと同様の回路を使って実現され、同じ機能を実行する同様の部品全てが同様に番号付けされる。この実施形態において、回路は、指示された場合、二次ピックオフ増幅器１３の出力にオフセットを提供し、それはレート１４および直交復調器クロックに対して４５°にある。したがって、オフセットは、レート・チャネル復調器クロックと同位相である信号の成分を含み、したがって、レート信号において見られ得るオフセットをレート・チャネルを通じて提供し、且つ、直交復調器クロックと同位相の信号の成分を含み、したがって、直交信号において見られ得るオフセットをレート・チャネルを通じて提供する。

【0025】

４５°のオフセットは以下の方法によって生成される。０°の位相の一次ピックオフ信号が、差動二次ピックオフ増幅器１３の入力の一方に、適切な減衰を伴って印加される。９０°位相シフトされた一次ピックオフ信号が、差動二次ピックオフ増幅器１３の他方の入力に、適切な減衰を伴って印加される。二次ピックオフ増幅器は、その後、２つの信号を混合（mix）し、４５°の出力信号を生成する。この実施形態において、Ｃｂｉｔ挿入回路１２への接続は、一次チャネル内の２つの異なる点からなり、ここで、４チャネルは、図示されない１つまたは２つのＡＤＣ回路を使ってＡＤＣを供給する。

【0026】

上記方法における回路を実現することによって、前述されたＣｂｉｔ実装に加えて、付加的な故障カバレッジを提供する。

【0027】

例えば、本回路は、ＭＥＭＳ二次ピックオフ変換器２から二次ピックオフ増幅器へのワイヤ・ボンド接続の損失を検出することができる。ワイヤ・ボンドの損失は、差動二次ピックオフ増幅器のチャネルの利得を変化させる。このことは、Ｃｂｉｔ変化の下で出力オフセットの効果的な位相をもたらし、それはレート１４および直交チャネルにおけるオフセット測定のレベルをその後変化させるであろう。

【0028】

第２に、直交信号は、ここで、システムの正常性の連続的なモニタリングの一部として使用される。４５°Ｃｂｉｔ信号の適用は、直交モニタリング・チャネル動作がチェックされることを可能にして、レート・チャネル１４に加えて適正な動作および利得を保証する。

【0029】

第３に、システムの一次チャネルにおける他の場所で使われる９０°位相シフトされたピックオフ信号を生成する回路も、故障検出の更なるレベルを有する。Ｃｂｉｔ挿入がこの回路の前からの１つの信号およびこの回路の出力からの１つの信号を使用するので、この回路内の利得および位相エラーは、Ｃｂｉｔオフセットを、不正確にすると共に、その結果レート１４および直交チャネルにおけるレベルの変化で検出可能にするであろう。

【0030】

更に、適合された回路を使用することは、内部回路の故障のため、二次ピックオフ増幅器１３回路の１つのチャネルにおける利得変化の原因となり、且つ、Ｃｂｉｔ信号出力の位相およびオフセットが変化する原因となり、したがって、直交およびレート１４チャネル・オフセットにおいて検出可能となる。

【0031】

通常のＣｂｉｔと４５°Ｃｂｉｔ変形型の両方に適用する上述の全ての実施例の更にもう１つの態様は、１より多い選択可能な出力測定範囲があり、オフセットレベルは異なるように意図的に選択されることが理解されよう。このことは、不適切な範囲選択が、Ｃｂｉｔ信号の適用の下でのオフセットが期待されたレベルと異なる場合に、検出されることを可能にする。

【0032】

本発明は上述された種類の環状速度センサーを参照して記載されているが、ピエゾリングの場合のようなセンサーに同様に適用されてもよく、圧電、容量、誘導等の変換の他の形態に適用してもよいことが理解されよう。

【0033】

内側および外側の電極は圧電にのみ関することが更に理解されよう。逆位相信号は、誘導または容量ピックオフ等の非圧電ピックオフから、４５度から１３５度等から得られることが可能である。

【図1】

【図2】