特許 5795592 中央制御装置により制御されるデータパケットを受信し記憶する装置および方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5795592

(24)【登録日】2015年8月21日

(45)【発行日】2015年10月14日

(54)【発明の名称】中央制御装置により制御されるデータパケットを受信し記憶する装置および方法

(51)【国際特許分類】

   H04L 12/70 20130101AFI20150928BHJP

【ＦＩ】

   H04L12/70 Z

【請求項の数】12

【全頁数】23

(21)【出願番号】特願2012-541530(P2012-541530)

(86)(22)【出願日】2010年12月6日

(65)【公表番号】特表2013-513272(P2013-513272A)

(43)【公表日】2013年4月18日

(86)【国際出願番号】EP2010068964

(87)【国際公開番号】WO2011067408

(87)【国際公開日】20110609

【審査請求日】2013年11月22日

(31)【優先権主張番号】61/266,788

(32)【優先日】2009年12月4日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】512064675

【氏名又は名称】ナパテック アクティーゼルスカブ

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100092624

【弁理士】

【氏名又は名称】鶴田 準一

(74)【代理人】

【識別番号】100114018

【弁理士】

【氏名又は名称】南山 知広

(74)【代理人】

【識別番号】100119987

【弁理士】

【氏名又は名称】伊坪 公一

(74)【代理人】

【識別番号】100161089

【弁理士】

【氏名又は名称】萩原 良一

(74)【代理人】

【識別番号】100114177

【弁理士】

【氏名又は名称】小林 龍

(72)【発明者】

【氏名】ペーター コルガー

【審査官】 大石 博見

(56)【参考文献】

【文献】 特開平６−１８８９１９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｌ １２／７０

(57)【特許請求の範囲】

【請求項1】

データパケットを受信し記憶するための装置と、複数のプロセッサまたはプロセスとを備え、前記装置が記憶部、制御部および複数のアダプタを備えるアセンブリであって、
前記記憶部の複数のキューであって、アドレスによりそれぞれが定められる複数の記憶要素をそれぞれのキューが含む複数のキューに、前記記憶部が複数のデータパケットの少なくとも一部を保持するように構成され、
それぞれのプロセッサまたはプロセスが、前記キューの第１のグループの１つからデータをデキューイングするように構成され、個々の前記第１のグループの前記キュー同士のアドレスが重なり合わず、複数の前記プロセッサまたはプロセスが、キューからのデータのデキューイングに関して情報を前記制御部に送信するように構成され、
それぞれのアダプタが、
・ データパケットにアクセスするかまたはデータパケットを受信するための手段と、
・ 前記データパケットの少なくとも一部を記憶するためのアドレスを前記制御部から受信するための手段と、
・ 前記記憶部の受信された前記アドレスに前記データパケットの前記少なくとも一部を記憶させるための手段と
を備え、
前記制御部が、
・ 前記キューの充填レベルに関する情報を決定するための手段と、
・ アドレスを、
− 受信された／アクセスされたデータパケットについて、キューの第１のグループのそれぞれからの１つずつのキューをそれぞれが含むキューの複数の第２のグループであって、前記キュー同士のアドレスが重なり合わない複数の第２のグループの１つを決定し、
− 決定された前記第２のグループの現在選択されている第１のキューの前記充填レベルが予め定められたレベルを超えるならば、決定された前記第２のグループの第２のキューを選択し、
− 前記アドレスを、前記第２のグループの前記選択された第２のキューのアドレスとして選択する
ことによって選択するための手段と、
・ 受信された／アクセスされた前記データパケットをもつ前記アダプタに、選択された前記アドレスを送信するための手段と
を備え、
前記選択された第２のキューに関する前記プロセッサまたはプロセスが、前記予め定められたレベルを超過した前記選択された第１のキューが空になるまでこの第２のキューを処理しないように構成されているアセンブリ。

【請求項2】

受信された／アクセスされた前記データパケットに関する情報を生成し、生成された前記情報を前記制御部に送信するための生成手段を、それぞれのアダプタがさらに備え、
生成された情報を受信するための手段を前記制御部がさらに備え、生成され受信された前記情報にも基づいて前記アドレスを選択するように前記選択するための手段が構成されている、請求項１に記載のアセンブリ。

【請求項3】

生成された前記情報の少なくとも一部として、前記データパケットが受信された時点に関する情報を生成するように前記生成手段が構成されている、請求項２に記載のアセンブリ。

【請求項4】

前記キューのそれぞれが複数の連続するアドレスとして実現されており、前記制御部が、
・ 各キューについて、データを加える次のアドレスを識別する書出しポインタと、前記キューから読み取られる／デキューイングされる次のアドレスを識別する読取りポインタとを保持するように構成され、
・ アドレスが選択されたときに、選択された前記アドレスが関係する前記キューの前記書出しポインタを更新し、前記プロセッサまたはプロセスから送信された情報に基づいて、データがデキューイングされた前記キューの前記読取りポインタを更新するための手段を備える、請求項１に記載のアセンブリ。

【請求項5】

前記記憶部の前記キューの前記アドレスが、予め定められた個数の物理アドレスのグループに分けられ、前記グループが不連続に配置され、前記キューを実現する前記アドレスが、連続するアドレスとして定められた仮想アドレスであり、仮想アドレスと物理アドレスの間の変換を行うための手段を前記制御部がさらに備える、請求項４に記載のアセンブリ。

【請求項6】

キューをデキューイングするかどうかを前記プロセッサまたはプロセスに指示するための指示手段をさらに備え、前記記憶部に記憶されたデータを前記指示手段が含み、キューを処理するかどうかを前記データから決定するように前記プロセッサまたはプロセスが構成され、キューを空にしたときに前記データを変更するように前記プロセッサまたはプロセスが構成されている、請求項１に記載のアセンブリ。

【請求項7】

複数のプロセッサまたはプロセスと、記憶部、制御部および複数のアダプタを備える装置とを備えるアセンブリを動作させる方法であって、
前記記憶部の複数のキューであって、アドレスによりそれぞれが定められる複数の記憶要素をそれぞれのキューが含む複数のキューに、前記記憶部が複数のデータパケットの少なくとも一部を保持するステップと、
前記プロセッサまたはプロセスのそれぞれが、前記キューの第１のグループの１つからデータをデキューイングし、個々の前記第１のグループの前記キュー同士のアドレスが重なり合わず、前記プロセッサまたはプロセスが、キューからのデータのデキューイングに関して情報を前記制御部に送信するステップと、
それぞれのアダプタが、
・ データパケットにアクセスするかまたはデータパケットを受信するステップと、
・ 前記データパケットの少なくとも一部を記憶するためのアドレスを前記制御部から受信するステップと、
・ 前記記憶部の受信された前記アドレスに前記データパケットの前記少なくとも一部を記憶させるステップと、
前記制御部が、
・ 前記キューの充填レベルに関する情報を決定するステップと、
・ アドレスを、
− 受信された／アクセスされたデータパケットについて、キューの第１のグループのそれぞれからの１つずつのキューをそれぞれが含むキューの複数の第２のグループであって、前記キュー同士のアドレスが重なり合わない複数の第２のグループの１つを決定し、
− 決定された前記第２のグループの現在選択されている第１のキューの前記充填レベルが予め定められたレベルを超えるならば、決定された前記第２のグループの第２のキューを選択し、
− 前記アドレスを、前記第２のグループの前記選択された第２のキューのアドレスとして選択する
ことによって選択するステップと、
・ 受信された／アクセスされた前記データパケットをもつ前記アダプタに、選択された前記アドレスを送信するステップと
を含み、
前記第２のグループの前記選択された第２のキューに関する前記プロセッサまたはプロセスに、前記予め定められたレベルを超過した前記第２のグループの前記選択された第１のキューが空になるまでこの第２のキューを処理しないように指示するステップをさらに含む方法。

【請求項8】

それぞれのアダプタがさらに、受信された／アクセスされた前記データパケットに関する情報を生成し、生成された前記情報を前記制御部に送信し、
生成された情報を前記制御部がさらに受信し、生成され受信された前記情報にも基づいて前記アドレスを前記選択するステップにおいて選択する、請求項７に記載の方法。

【請求項9】

生成された前記情報の少なくとも一部として、前記データパケットが受信された時点に関する情報をそれぞれのアダプタが生成する、請求項８に記載の方法。

【請求項10】

前記キューのそれぞれが複数の連続するアドレスとして実現されており、前記制御部が、
・ 各キューについて、データを加える次のアドレスを識別する書出しポインタと、前記キューから読み取られる／デキューイングされる次のアドレスを識別する読取りポインタとを保持し、
・ アドレスが選択されたときに、選択された前記アドレスが関係する前記キューの前記書出しポインタを更新し、
・ 前記プロセッサまたはプロセスから送信された情報に基づいて、データがデキューイングされた前記キューの前記読取りポインタを更新する、請求項９に記載の方法。

【請求項11】

前記記憶部の前記キューの前記アドレスが、予め定められた個数の物理アドレスのグループに分けられ、前記グループが不連続に配置され、前記キューを実現する前記アドレスが、連続するアドレスとして定められた仮想アドレスであり、前記制御部がさらに仮想アドレスと物理アドレスの間の変換を行う、請求項１０に記載の方法。

【請求項12】

キューを処理するかどうかを前記記憶部に記憶されたデータから前記プロセッサまたはプロセスが決定し、キューを空にしたときに前記プロセッサまたはプロセスが前記データを変更することを、前記指示するステップが含む、請求項１１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パラレル受信技術を用いてデータパケットを受信し、中央での記憶アドレスの決定およびデータパケットの記憶を実現するやり方に関する。

【発明の概要】

【0002】

第１の態様では、本発明は、データパケットを受信し記憶するための装置と、複数のデキューイングプロセッサまたはプロセスとを備え、装置が記憶部、制御部および複数のデータ受信・記憶要素を備えるアセンブリであって、
記憶部の複数のキューであって、アドレスによりそれぞれが定められる複数の記憶要素をそれぞれのキューが含む複数のキューに、記憶部が複数のデータパケットの少なくとも一部を保持するように構成され、
それぞれのプロセッサまたはプロセスが、キューの第１のグループの１つからデータをデキューイングするように構成され、個々の第１のグループのキューが重なり合わず、複数のプロセッサ／プロセスが、キューからのデータのデキューイングに関して情報を制御部に送信するように構成され、
それぞれのデータ受信・記憶部が、
・ データパケットにアクセスするかまたはデータパケットを受信するための手段と、
・ データパケットの少なくとも一部を記憶するためのアドレスを制御部から受信するための手段と、
・ 記憶部の受信されたアドレスにデータパケットの少なくとも一部が記憶されることを円滑化するための手段と
を備え、
制御部が、
・ キューの充填レベルに関する情報を決定するための手段と、
・ アドレスを、
− 受信された／アクセスされたデータパケットについて、第１のキューのグループのそれぞれからのキューをそれぞれが含む第２のキューのグループであって、第２のキューのグループ同士のキューが重なり合わない第２のキューのグループの１つを決定し、
− 決定された第２のグループの現在選択されている第１のキューの充填レベルが予め定められたレベルを超えるならば、決定された第２のグループの第２のキューを選択し、
− アドレスを、第２のグループの選択されたキューのアドレスとして選択する
ことによって選択するための手段と、
・ 受信された／アクセスされたデータパケットをもつ受信・記憶要素に、選択されたアドレスを送信するための手段と
を備え、
選択された第２のキューに関するプロセス／プロセッサが、予め定められたレベルを超過した選択された第１のキューが空になるまでこの第２のキューを処理しないように構成されているアセンブリに関する。

【0003】

こういった意味合いで、その装置は、１個の筺体内の１個のハードウェアでもよいし、または、受信／記憶部とは別個の記憶部および／または制御部などの、いくつかの別個の要素により構成してもよい。その別個の要素は、取り外しができるように他の要素と相互に接続可能であるが、データを交換するように相互に接続されたものでもよい。この利点は、異なる要求または要件に適合させるように、受信／記憶要素の個数を変化させるかまたはそれらを取り替えられるということである。この交換は、ＴＣＰや、イーサネット（登録商標）、ブルートゥースなどの任意のデータ転送プロトコルのもとで行ってもよく、任意の種類のデータ転送を用いてもよく、有線または無線でもよい。

【0004】

したがって、受信／記憶部は、それぞれが別個のＰＣＢや、プロセッサ、ＦＰＧＡなどにより実現されるいくつかの別個のハードウェアとして設けてもよい。あるいは、同じＰＣＢ／プロセッサ／ＦＰＧＡにより多数の受信／記憶部を構成してもよい。制御部は受信／記憶部とは分かれていてもよく、または１つまたは複数の受信／記憶部のうちの一部を構成してもよい。

【0005】

もちろん、プロセッサや、ソフトウェアにより制御されるかまたは物理的に組み込まれたもの、ＦＰＧＡ、特定用途向け回路、ＡＳＩＣＳなどの個々の要素として、受信／記憶部の個々の手段を調達または成形してもよい。あるいは、複数のそうした手段を組み合わせて１個のそうしたプロセッサなどにしてもよい。

【0006】

データパケットは、ネットワークや、データケーブル、データバス、トランクなどの上で伝送されるかまたはそれらにより搬送される、任意の種類のデータ単位でもよい。通常、データ単位は、ＵＤＰやＴＣＰのデータパケットといったいくつかの異なる規格またはデータパケットの種類がその傘下にあるイーサネット（登録商標）規格などの、１つまたは複数のデータ規格に従う。データパケットは、通常、アドレスデータやペイロードなどのいくつかの異なる情報項目または種類をもち、それらはそれぞれ、データパケット内のよく定められたまたは知られた位置に配置されている。そうした位置や種類は、典型的にはデータパケットの種類ごとに異なるが、通常、データパケットの種類、したがってその個々の内容の位置は、実際のデータパケットから決定してもよく、その際は、アドレスデータおよび／またはペイロードなどの個々のデータ項目を、後で導出し、変更し、かつ／または解析に使用してもよい。その種類または規格は、パケットの特定のデータ項目により種類／規格が識別されるときなどにデータパケットから直接導出してもよく、または、データパケットのデータ項目の種類や位置を認識しその後にそうしたデータがそうした（１つまたは複数の）位置で見つかるであろうデータパケットの（１つまたは複数の）種類もしくは規格を決定することに基づくなどして、データパケットから導出されたデータから導出してもよい。

【0007】

データパケットの任意の部分を記憶してもよい。データパケットを再度出力する必要がなければ、場所を取らないようにするために、例えばその中のアドレス指定情報を削除してもよい。

【0008】

データパケットは並べ替えてもよく、その場合は、多数のやり方で、いくつかの理由により並べ替える。通常、コンピュータ間のデータ交換はファイル転送や、ＴＣＰ転送、ＶｏＩＰなどであり、その際は、個々のパケットの順序が重要である。通常、そうした転送のことをストリームと呼ぶ。

【0009】

通常、データパケットのストリームは、単一の送信機から１つまたは複数の受信機に伝送されるデータパケットの列である。これらのデータパケットは、例えば、パケットのペイロードである、より小さな部分で伝送される単一のファイルなどに関する。そして、送信機と受信機、または中間の任意のネットワーク要素は、通常、パケット内でも表されるアドレスをもつ。加えて、個々のデータパケットの規格に応じて、データパケット中に他のストリーム識別情報があることもある。

【0010】

したがって、例えばアドレスおよび／またはストリーム識別情報に基づいてストリームを識別してもよく、それによって、矛盾なく用いられるならば同じ情報を導出してもよく、後続する任意のプロセスでは単にその情報からストリームを識別してもよい。

【0011】

別の状況では、データパケットの中に、その順序を決定するシーケンス番号またはタイムスタンプなどの情報を与えてもよい。したがって、この情報をパケットの並べ替えに用いてもよい。

【0012】

記憶部はいくつかのキューを含み、各キューは、アドレスによりそれぞれが定められるいくつかの記憶要素を含む。通常、１つの記憶部は個別にアドレス指定可能な複数の要素をもち、そうした要素のいくつかによりキューを構成してもよい。１つのキューは複数の連続したアドレスを含むことが好ましいが、これは必須要件ではない。

【0013】

データパケットは、異なるサイズをもってもよく、様々な個数のアドレスを占めてもよい。

【0014】

もちろん、記憶部は、一体構造の記憶部か、または間隔を空けたいくつかの記憶要素により構成されるものなどの、任意の形態の記憶部でもよい。通常の記憶技術は、ハードドライブや、フロッピー（登録商標）ディスク、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュ、メモリカード、ＣＤ−ＲＯＭ、ＤＶＤ、メモリカードなどに基づいている。

【0015】

別個の記憶部を設けるならば、アドレスは、実際の記憶部とその中の「ローカルアドレス」の両方の識別情報を記述することになる。

【0016】

制御部は、任意の種類のプロセッサや、物理的に組み込まれるかもしくはソフトウェアにより制御されるものなどで構成してもよく、または、特定用途向け回路でもよい。制御部の動作は、個々のデータパケットについてのアドレスを決定することである。このやり方では、必要があればデータパケットの順序を取得してもよい。

【0017】

制御部は、キューの充填レベルを決定することが可能である。こういった意味合いで、充填レベルは、キューにあるいくつかのデータパケットまたはキューによりふさがれるいくつかのアドレス指定可能な要素に関係し得る。この充填レベルは、データ／パケット／アドレスの量／個数またはパーセンテージ（そのときはこの個数／量を最大の個数／量と比較する）により表してもよい。

【0018】

もちろん、任意の個数の受信／記憶部を用いてもよい。複数の受信／記憶部を用いるときは、パラレルの受信と記憶を行ってもよい。２，３，４，５，６，７，８，１０，１５，２０個などか、またはそれより多い任意の個数の受信／記憶部を用いてもよい。以下でさらに記載するように、これらの受信／記憶部はすべて同一またはほぼ同一のものでよく、または様々な動作をする様々な回路として具体化、すなわち作成してもよい。各受信／記憶部が制御部をもってもよいが、必要なのは１つだけである。別の状況では、ただ１つの受信／記憶部が制御部を備えるが、その受信／記憶部は他の点では残りの受信／記憶部と同一である。

【0019】

アクセス／受信手段は、実際にデータまたはデータパケットを受信かつ／または記憶してもよい。あるいは、他の位置で、または受信／記憶部がそれを用いて通信する装置で、データパケットを受信または記憶してもよく、それによって、データパケットのデータをリモートで読み取ることによりそのデータにアクセスするとともに、そのデータを他の装置に記憶する。後者の場合は、データパケットにリモートでアクセスするため、通常、処理が遅くなる。

【0020】

あまり好ましくはないが、受信されたアドレスは、データパケットが記憶される、記憶部内の実際のアドレスでなくてもよい。あるいは、このアドレスを導出することができる情報を受信してもよい。

【0021】

好ましくは、データパケットの記憶部への記憶はＤＭＡにより行われる。これは、記憶部にデータを記憶する最も速いやり方である。

【0022】

円滑化手段は、データ接続を介するなどして、データパケットの少なくとも一部を記憶部に直接記憶してもよく、または、別の場所に記憶する場合には、データパケットの記憶を円滑化してもよい。そのとき、アドレスをこの別の場所に転送してもよく、そこでデータパケットの記憶が行われる。

【0023】

もちろん、受信手段、送信手段および円滑化手段は、この動作を処理し必要に応じてデータを伝達するのに必要なドライバやコネクタなどを備えてもよい。

【0024】

この意味合いで、プロセッサまたはプロセスは、データのデキューイングと場合によってはその処理を円滑化する、任意の種類の回路またはプログラムでもよい。この処理は、データトラフィックの監視や、データパケットを異なる受信先などに分割することなどの、任意の種類の処理でもよい。また、その処理は、データパケットをアセンブリから出力し、サーバなどの後続するネットワーク要素に送信することでもよい。

【0025】

個々の第１および第２のグループの（１つまたは複数の）キューは重なり合わず、それによって、任意のキューは１つの第１のグループおよび／または１つの第２のグループだけに属し、１つのプロセス／プロセッサによりデキューイングされる。したがって、プロセス／プロセッサによりデキューイングされるすべてのキューの充填レベルから、そのプロセス／プロセッサがどのくらい込んでいるかという指標を導出することができる。そして、あるプロセス／プロセッサが込みすぎているならば、データパケット／ストリーム／種類を別のプロセス／プロセッサのキューに送信することができる。

【0026】

また、例えばそれぞれのキューが単一の優先度だけを扱い、異なるキューが異なる優先度を扱うように、第１のグループのキューをサービスの品質の操作に用いてもよい。その優先度は、データパケットまたはタイムスタンプから決定してもよい。

【0027】

記憶部に記憶されたデータパケットまたはその一部をプロセス／プロセッサがデキューイングすると、それに応じて制御部に通知されて、今低下しているこのキューの正しい充填レベルを制御部が決定することが可能になる。

【0028】

選択された第２のキューに関するプロセス／プロセッサが、予め定められたレベルを超過した選択された第１のキューが空になるまでこの第２のキューを処理しないように構成される。これは、そのプロセス／プロセッサにプログラムされた特徴でもよく、あるいは、記憶領域、またはプロセス／プロセッサに供給されるかもしくはプロセス／プロセッサが読み取る、プロセス／プロセッサが所与のキューからデキューイングできるかどうかを決定する指示により制御してもよい。

【0029】

好ましい実施形態では、受信された／アクセスされたデータパケットに関する情報を生成し、生成された情報を制御部に送信するための手段を、それぞれのデータ受信・記憶要素がさらに備え、生成された情報を受信するための手段を制御部がさらに備え、生成され受信された情報にも基づいてアドレスを選択するように選択手段が構成される。

【0030】

したがって、生成された情報から、アドレスと、必要があればキューを決定することができる。上記のように、データパケットをストリームや種類などに分割してもよい。同じ種類／ストリームなどのデータパケットを、（１つまたは複数の）同じキューに供給することが望ましいであろう。

【0031】

一般に、生成された情報の少なくとも一部として、データパケットが受信された時点（タイムスタンプ）に関する情報を生成するように生成手段を構成してもよい。本実施形態では、異なる受信／記憶部からのデータパケットのタイムスタンプが比較可能であるように、受信／記憶部がタイミングの単位の同期をとることが好ましい。

【0032】

この実施形態の利点は、例えばあるストリームのデータパケットが異なる受信／記憶部で受信されたならば、そのパケットおよび生成され制御部に送信された情報からストリームの識別情報を決定でき、受信の順序をタイムスタンプから決定でき、したがってデータパケットを所望のキューに例えば所望の順序で記憶できるということである。

【0033】

好ましい実施形態では、キューのそれぞれが複数の連続するアドレスとして実現されており、制御手段が、
・ 各キューについて、データを加える次のアドレスまたはデータが加えられた最後のアドレスを識別する書出しポインタと、キューから読み取られる／デキューイングされる次のアドレスまたは読み取られた／デキューイングされた最後のアドレスを識別する読取りポインタとを保持するように構成され、
・ アドレスが選択されたときに、選択されたアドレスが関係するキューの書出しポインタを更新し、プロセッサ／プロセスから送信された情報に基づいて、データがデキューイングされたキューの読取りポインタを更新するための手段を備える。

【0034】

読取り／書出しポインタを終点ポインタとして用いると、キューの取り扱いが非常に簡単になる。アドレスが連続的なときには、これは特に単純である。ふさがれるアドレスの個数（例えば充填レベルの指標）は、一方のポインタから他方のポインタを引き算することにより簡単に導出することができる。

【0035】

異なるサイズのデータは異なる量の空き領域を、したがって異なる個数のアドレスを占めることがあるため、書出しポインタを更新するには、記憶されるデータパケットまたはその一部のサイズがわかっていることが必要な場合がある。

【0036】

読取りポインタの更新は、データがデキューイングされたすべてのアドレスのリストか、または単に最新のまだデータを含むアドレスもしくは最初に解放されたアドレスに基づいて行うことができる。

【0037】

しかしながら、多数の連続的なアドレスを設けることは、現実のシステムでは問題となるおそれがある。標準の記憶領域システムでは、最大サイズが例えば４ＭＢであるブロックまたはセグメントが割り当てられる。アドレスは、セグメント／ブロック内では連続的であるが、セグメント／ブロックがメモリ内でランダムに割り当てられることもあるため、完全なアドレスでないことがある。

【0038】

そうした状況では、記憶部のキューのアドレスが、予め定められた個数の物理アドレスのグループに分けられ、そのグループが不連続に配置される。この点で、「不連続に」とは、記憶領域の空間でそのグループは近接して配置されない（連続するアドレスをもたない）ことを意味する。そして、好ましくは、キューを実現するアドレスが、連続するアドレスとして定められた仮想アドレスであり、仮想アドレスと物理アドレスの間の変換を行うための手段を制御部がさらに備える。

【0039】

したがって、任意の個数の連続的な仮想アドレスを割り当ててもよく、それらはその後、実際の物理アドレスに変換される。

【0040】

これを得る１つのやり方は、いくつかの割り当て可能なセグメント／ブロックを記憶部が有し、割り当て可能なブロック／セグメントの１つの中のアドレスを各グループの物理アドレスが定め、第１の個数のビットのアドレスで各ブロック／セグメントが特定可能であり、第２の個数のビットを用いてブロック／セグメントの中のすべてのアドレスがアドレス指定可能であり、第１の個数のビットと第２の個数のビットの和に対応するいくつかのビットを物理アドレスが有し、少なくとも第１の個数のビットをもつ第１の部分と、少なくとも第２の個数のビットをもつ第２の部分とを仮想アドレスのそれぞれが含み、仮想アドレスの第１の部分を第１の個数のビットをもつ第３の部分に変換し、割り当てられたブロック／セグメントを識別し、第３の部分と第１の部分をもつアドレスとして物理アドレスを生成するように変換手段が構成されるというものである。

【0041】

ある状況では、アセンブリは、キューをデキューイングするかどうかをプロセス／プロセッサに指示するための指示手段を備えてもよい。これらの指示手段は記憶部に記憶されたデータを含んでもよく、キューを処理するかどうかをそのデータから決定するようにプロセス／プロセッサが構成され、キューを空にしたときにそのデータを変更するようにプロセッサが構成される。

【0042】

その状況では、指示手段は好ましくはプロセス／プロセッサとそのデータによって構成され、そのデータに基づいて、プロセッサ／プロセスはどの（１つまたは複数の）キューをデキューイングするかを決定することができる。

【0043】

あるいは、プロセッサなどの別個の要素により、キューの長さを監視し、データを更新してもよい。

【0044】

この状況では、データの読取り／デキューイングは、装置により記憶することとは切り離される。どのキューにデータを加えるかを知るために、装置または制御部は記憶手段のデータを読み取ることができるが、プロセス／プロセッサ自体がデータを更新し、許可されたプロセス／プロセッサだけが第２のグループのキューからデータをデキューイングするように作用する。

【0045】

もちろん、データは他の時点で更新してもよく、または、キューを空にしたのとは別のプロセッサ／プロセスにより更新してもよい。プロセス／プロセッサにはいつキューを空にしたかがわかっており、その後別のプロセス／プロセッサにより次のキューをデキューイングできるようにデータを更新することもできるため、これは最も単純なやり方である。

【0046】

本実施形態では、任意の第２のグループの中でパケットを処理／デキューイングする際に順序を維持しながら、プロセス／プロセッサ間の負荷分散をしてもよい。

【0047】

記憶された（少なくとも一部の）データパケットをデキューイングかつ／または解析／処理する場合にこれらの順序が重要なときは特に、一度プロセス／プロセッサがこれらをデキューイング／処理し始めると、そうしたデータパケットを別のプロセス／プロセッサに割り当てることは困難である。本実施形態を用いて、そうしたデータパケットのグループ（通常はストリーム）のそれぞれを、プロセス／プロセッサのうちの別々の手段によりデキューイング／処理された別個のキューをそれぞれがもつ第２のキューのグループに割り当てる。こうして、データパケットが現在記憶されており第１のプロセス／プロセッサによりデキューイングされるキューが長くなりすぎるならば、すなわち第１のプロセス／プロセッサが込みすぎているならば、第２のプロセス／プロセッサによりデキューイングされる別のキューを同じ第２のグループから識別するが、第１のプロセス／プロセッサが関係する第２のグループ内のそのキューからすべてのデータパケットをデキューイングする前に第２のプロセス／プロセッサがデータパケットをデキューイングできないように決める。このやり方では、プロセス／プロセッサの全体でデータパケットのデキューイングの順序が維持される。

【0048】

本発明の別の態様は、複数のデキューイングプロセッサまたはプロセスと、記憶部、制御部および複数のデータ受信・記憶要素を備える装置とを備えるアセンブリを動作させる方法であって、
記憶部の複数のキューであって、アドレスによりそれぞれが定められる複数の記憶要素をそれぞれのキューが含む複数のキューに、記憶部が複数のデータパケットの少なくとも一部を保持するステップと、
プロセッサまたはプロセスのそれぞれが、キューの第１のグループの１つからデータをデキューイングし、個々の第１のグループのキューが重なり合わず、プロセッサ／プロセスが、キューからのデータのデキューイングに関して情報を制御部に送信するステップと、
それぞれのデータ受信・記憶部が、
・ データパケットにアクセスするかまたはデータパケットを受信するステップと、
・ データパケットの少なくとも一部を記憶するためのアドレスを制御部から受信するステップと、
・ 記憶部の受信されたアドレスにデータパケットの少なくとも一部が記憶されることを円滑化するステップと、
制御部が、
・ キューの充填レベルに関する情報を決定するステップと、
・ アドレスを、
− 受信された／アクセスされたデータパケットについて、第１のキューのグループのそれぞれからのキューをそれぞれが含む第２のキューのグループであって、第２のグループ同士のキューが重なり合わない第２のキューのグループの１つを決定し、
− 決定された第２のグループの現在選択されている第１のキューの充填レベルが予め定められたレベルを超えるならば、決定された第２のグループの第２のキューを選択し、
− アドレスを、第２のグループの選択されたキューのアドレスとして選択する
ことによって選択するステップと、
・ 受信された／アクセスされたデータパケットをもつ受信・記憶要素に、選択されたアドレスを送信するステップと
を含み、
第２のグループの選択された第２のキューに関するプロセス／プロセッサに、予め定められたレベルを超過した第２のグループの選択された第１のキューが空になるまでこの第２のキューを処理しないように指示するステップをさらに含む方法に関する。

【0049】

上記のように、データパケットにアクセスするステップでは、その装置内でデータパケットを受信することを要求するのではなく、装置がそれを用いて通信するリモートの要素で受信および／または記憶されたときにデータパケットにアクセスしてもよい。

【0050】

一実施形態では、それぞれのデータ受信・記憶要素がさらに、受信された／アクセスされたデータパケットに関する情報を生成し、生成された情報を制御部に送信し、生成された情報を制御部がさらに受信し、生成され受信された情報にも基づいてアドレスを選択手段が選択する。この情報の生成は、いかなる種類のパケット解析やいかなる種類の情報の導出を用いて行ってもよい。上記のように、通常、ストリームまたは種類／プロトコルへの帰属には関連性がある。

【0051】

特定の状況では、生成された情報の少なくとも一部として、データパケットが受信された時点に関する情報を生成手段が生成する。したがって、タイムスタンプの記録を行うことが好ましい。このやり方では、受信／記憶部がタイムスタンプを記録する処理を同期させることが好ましい。

【0052】

キューのそれぞれを複数の連続するアドレスとして実現することができ、制御手段が、
・ 各キューについて、データを加える次のアドレスまたはデータが加えられた最後のアドレスを識別する書出しポインタと、キューから読み取られる／デキューイングされる次のアドレスまたは読み取られた／デキューイングされた最後のアドレスを識別する読取りポインタとを保持し、
・ アドレスが選択されたときに、選択されたアドレスが関係するキューの書出しポインタを更新し、
・ プロセッサ／プロセスから送信された情報に基づいて、データがデキューイングされたキューの読取りポインタを更新する。

【0053】

上記のように、書出しポインタを更新するには、どのくらいのデータが記憶されているか、またはどのくらいのアドレスがデータパケットによりふさがれているかということが、わかっていることが必要な場合がある。

【0054】

また、読取りポインタの更新は、データがキューイングされたすべてのアドレスまたは単に１つのアドレスを識別する情報に基づいて行うことができる。

【0055】

好ましくは、記憶部のキューのアドレスが、予め定められた個数の物理アドレスのグループに分けられ、そのグループが不連続に配置され、キューを実現するアドレスが、連続するアドレスとして定められた仮想アドレスであり、制御部がさらに仮想アドレスと物理アドレスの間の変換を行う。

【0056】

上記のように、好ましくはキューを処理するかどうかを記憶部に記憶されたデータからプロセス／プロセッサが決定し、キューを空にしたときにプロセッサ／プロセスまたは別の要素がデータを変更することを、指示するステップが含む。

【0057】

以下では、図面を参照して、本発明の好ましい実施形態について記載する。

【図面の簡単な説明】

【0058】

【図1】本発明による第１の実施形態を示す。

【図2】仮想アドレスから物理アドレスへの変換を示す。

【図3】図１のアロケータとアダプタの間でのクロックの同期を示す。

【図4】時系列でランダムに受信されたパケットを並べ替えるやり方を示す。

【図5】データパケット間の順序を維持しながらプロセッサ間で負荷分散することを示す。

【図6】アダプタ内の負荷分散を示す。

【発明を実施するための形態】

【0059】

図１に、それぞれがＷＷＷなどのネットワークに接続され、そこからデータを受信するいくつかのアダプタ１２をもつ、データフレームを解析し送信するための装置の実施形態１０を示す。

【0060】

一般に、この種類のシステムは、多数のデータパケットを受信し、その記憶および／または送信を適当なやり方で円滑化するために用いることができる。通常、これらのデータパケットは、本システムによりモニタリングされるデータ接続上を、コンピュータの組またはネットワークの間で伝送される。したがって、通常、データパケットは本システム用のものではなく、本システムに向けた、またはそこからのものでもない。

【0061】

このデータは、記憶されたときに、１つまたは複数の後続するプロセスまたはプロセッサ（図示せず）により処理してもよい。非常に大量のデータを扱うことを可能にするためには、迅速だが構造化されたデータの検索が実現されるように、構造化して記憶することが望ましい。また、単一のプロセッサで十分でないときは複数のプロセッサを設けて、それにより、プロセッサごとにデータを別々に記憶することが望ましい。

【0062】

そのプロセッサは、データトラフィックを解析し、データを記憶し、かつ／または、プロセッサでの処理の結果に応じて他のネットワーク要素やコンピュータなどにデータを伝送するために、用いることができる。

【0063】

代わりに、または付加的に、その後再度データを出力することも望ましく、しかも、または代わりに、それによって、そのように出力することが望ましいやり方または順番でデータを記憶することも望ましいであろう。

【0064】

通常、データパケットは、データパケットのストリームの部分である。２つのプロセッサまたはコンピュータが対話するときに、データパケットのストリームが交換される。このストリームは、ファイルの転送か、またはＶｏｉｃｅ ｏｖｅｒ ＩＰなどの音声／映像の交換でもよい。ストリームは同様のデータパケットの列であり、データパケットのストリームへの帰属が決定可能であり、ストリームのすべてのデータパケットが所望の順序で一緒に記憶され、その後で同じプロセスまたはプロセッサにより扱われ、かつ／またはその順序で出力されることが望ましい。

【0065】

受信されたデータフレームのストリームへの帰属は、フレームを解析することで決定される。この解析について、以下でさらに詳細に記載する。

【0066】

本実施形態は、フレーム／パッケージを解析し、かつ／またはこれらを記憶するタスクを多数のアダプタ１２で分割するセットアップを実現することを意図している。

【0067】

より詳細には、ＷＷＷや任意の適当な種類のトランクまたはネットワークなどのネットワーク１４から、アダプタ１２はデータフレームを受信する。各アダプタ１２は、他のアダプタ１２とは無関係に複数のフレームを受信する。

【0068】

好ましくは、すべての（場合によっては１つを除く）アダプタは同じものであり、それぞれ、ネットワークまたはデータケーブルからデータフレームを受信するように構成された要素であるいわゆるＰＨＹ２０と、受信されたフレームを例えばコンピュータ上のデータバス上で通常用いられる規格に変換するいわゆるＭＡＣ回路２２とを備える。

【0069】

データフレームが受信されると、そのフレームは、回路２４でタイムスタンプが与えられ、その後、解析回路２６に供給される。解析回路２６は、そのフレームが準拠する規格に関するデータ（ＶＬＡＮであるかどうか、かつ／またはＭＰＬＳのタグが付されているかどうかなど）や、場合によってはそこからのアドレスデータなどの、データフレームに関するデータを導出する。複数の異なる種類の規格が知られており、それらはそれぞれ、どの種類のデータ（アドレス、カプセル化、ペイロード、誤り訂正など）がフレーム内にあり、どこにそうしたデータがあるかを定める。特定の種類のパケットに応じて、異なる種類のデータを導出してもよい。

【0070】

回路２６は、データフレームのデータパケットストリームへの帰属や、中央記憶領域内のキューなどの、データフレームを識別するデータを出力する。そして、データフレームの長さ、ＩＤ／キューの識別情報およびデータフレームのタイムスタンプが、要求回路２８内で、中央サーバメモリアロケータ、すなわち制御装置１６に伝送され、その制御装置１６は、データフレームが記憶される記憶領域１８内のアドレスを返す。このアドレスは、やはりデータフレームを受信する転送回路３０に返され、その後、その転送回路３０は、共通のデータバス３２を介して、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）プロトコルを実行するなどして、識別されたアドレスにデータフレームを伝送する。この記憶にはダイレクトメモリアクセスを用いてもよく、そのことは、フレームが所望のアドレスに直接記憶され、さらなる解析が必要ないことを意味する。これはデータ記憶領域にデータを記憶する最も速いやり方であるが、物理アドレスがわかっている必要がある。

【0071】

もちろん、代わりに、回路２８は、タイムスタンプやパケットの長さと一緒に、またはそれらを伴わずに、フレームを識別する（種類やアドレスなどの）他の情報を出力してもよく、それによって、アロケータ自体が、フレームが加えられるキューを決定し、したがってフレームが記憶されるアドレスを導出することになる。

【0072】

アロケータ１６とアダプタ１２の間における「帯域外」の通信は、低帯域幅の固定通信か、デイジーチェーンのトポロジーか、またはリング型のトポロジーでもよい。以下でさらに記載するように、この通信は、タイムスタンプ回路２４のクロックを同期させるためにも用いられる。この通信に適したプロトコルは、１０Ｇｂｐｓのイーサネット（登録商標）のフロントポート（ＰＨＹ）の帯域幅につきほぼ１Ｇｂｐｓの全二重の帯域幅を要する標準の６４ｂ／６６ｂコーデックでもよい。

【0073】

上記の実施形態１０では、記憶領域１８内の任意の個数のキューにデータフレームを記憶してもよいことに留意されたい。どのキューにデータパケットを送信するかは、フレームのその後の運命に依存してもよい。フレームが１つまたは複数のプロセッサにより解析されるならば、プロセッサごとに１つのキューを設けてもよく、パケットを加える前のキューの長さがどのくらいかに応じてフレームをキューに送信してもよい。キューが長ければ、したがってプロセッサが込んでいれば、キューがより短い、したがってあまり込んでいないプロセッサにパケットを与えてもよい。

【0074】

ほとんどのデータフレームがストリームに関するならば、同じストリームに関するフレームを異なるプロセッサにより解析するために異なるキューに伝送するのは望ましくないかもしれないことに留意されたい。このやり方では、好ましくは、新たに開始されるストリームからのその後のフレームをすべて、「欠乏状態の」プロセッサに割り当てることにより、プロセッサ間で任意の負荷分散を実行する。この負荷分散と同様に、この代替案について、以下でさらに記載する。

【0075】

また、フレームが後の時点で記憶領域１８から出力されるならば、出力されるフレームを、特定のキューに、フレームが出力される順序で与えてもよい。そうした出力について、以下でさらに記載する。

【0076】

ある一定のサービスの品質が要求されるならば、任意のキューを、優先度が異なるいくつかのキューに分割して、より優先度の高いフレームがより優先度の低いフレームを追い越し、より迅速に扱われる（処理される、出力される、解析されるなど）ようにしてもよい。

【0077】

アダプタ１２内の負荷分散
図６では、アダプタ１２のＰＨＹ２０や、ＭＡＣ２２、タイムスタンプ割当て２４などの一部の要素を、解析器２６や、要求元２８、転送回路３０などの他の要素より高速に動かしてもよいことがわかる。この状況では、要素２０〜２４から受信しタイムスタンプを記録したデータパケットのフローを多数のパラレルなフローに分割するために、これらのより遅い要素の様々な「具体化」を行うことができる。図６では、単一のＰＨＹ２０で受信されたデータパケットが、４つのパラレルなフローに分割されている。要素２０〜３０は直接図示していないが、それらの位置はフロー中に示している。

【0078】

もちろん、必要があれば、個々のフローの間に負荷分散を実行してもよい。

【0079】

図６の下側の線は代替案を示し、そこでは、アダプタ１２内の単一のフローで取り扱われるデータパケットを、高速のＰＨＹ２０により受信する。

【0080】

多数のキューを用いた外部のプロセスまたはプロセッサの負荷分散
記憶領域１８のキューからデータを読み取るプロセッサまたはプロセス（図示せず）の負荷分散を、いくつかのやり方で行うことができる。ストリームなどでのデータパケットの順序（受信の順序か、または個々のデータパケット内のデータにより定められる順序）に関連性がないならば、プロセッサごとに単一のキューを設けてもよい。１つのプロセッサキューが一杯になった（これをどのように決定できるかは、以下でさらに記載する）場合は、アロケータ１６により、単により多くのデータパケットが（１つまたは複数の）他のキューに伝送されるようにしてもよい。

【0081】

サービスの品質が要求されるならば、異なる優先度について異なるキューを用いてもよい。

【0082】

例えばストリームのデータパケットの順序が望み通りに維持された場合については、あるスキームを図５に示しており、そこでは、全体で４つのデータフロー／ストリームを受信する２つのアダプタ１２を図示している。

【0083】

アダプタ１２は、記憶領域１８に記憶された全体で８つのキュー（ｎｏ．＃０〜＃７）にデータパケットを伝送し、それについて、２つのプロセッサ（ｎｏ．＃０，＃１）によって、キュー＃０〜＃３をプロセッサ＃０により扱い、キュー＃４〜＃７をプロセッサ＃１により扱うというスキームを用いてデキューイングをする。また、一般に、キュー＃０および＃４はストリーム＃０に用いられ、キュー＃１および＃５はストリーム＃１に用いられ、その他も同様である。

【0084】

最初に、ストリーム＃０のデータパケットがキュー＃０に伝送されるが、このキューが次第に一杯になると、アロケータ１６は、ストリーム＃０からのデータパケットをキュー＃４に伝送し始める。しかしながら、プロセッサ＃０がキュー＃０を空にするまで、プロセッサ＃１はそうしたパケットをデキューイングし解析することができない。これを制御するために、ストリームごとに１ビットの４ビットが割り当てられ、その値により、各キューからのパケットをどのプロセッサが扱えるかを決定する。図５では、一番上のビットがストリーム＃０へのアクセスを制御しており、その値は「０」なので、これは、プロセッサ＃０がこのキューを扱うことができ、したがってキュー＃０からのパケットをデキューイングできるということを意味する。

【0085】

下部の２ビットが「１」であり、プロセッサ＃１がストリーム＃２および＃３を取り扱うことができ、したがってキュー＃６および＃７からデキューイングできることを示しているとわかる。プロセッサが１つより多くのキューを処理することが可能なときは、ラウンドロビンや、優先度、キューの長さなどの任意の適当なやり方で、次に処理すべきキューを選択してもよい。

【0086】

その４ビットはプロセッサにより制御され、記憶領域１８に記憶される。２つより多くのプロセッサを用いるときは、プロセッサ＃１がキューを空にしたら、プロセッサ＃１が（１つまたは複数の）対応するビットを変更するか、またはプロセッサ＃２が、プロセッサ＃１のキューが空であることを認識し、（１つまたは複数の）対応するビットを変更し、次いでその対応するキューのデキューイングを開始するように、プロセッサの順序または順番を決める。制御装置により、同じ順序を用いて、１つのキューが一杯ならばどのキューに次のデータを加えるかを決定する。

【0087】

そして、キュー内のデータの順序を維持するために、キューを変える場合は、空である新しいキューをアロケータ１６が常に選択することになる。

【0088】

もちろん、２つより多くのプロセッサが単一のキューを取り扱うことができれば、より多くのビットを用いて、フローごとに、どのプロセッサが現在そのフローを処理できるかを示す。

【0089】

仮想アドレス−物理アドレス
そのセットアップを異なるシステムにより容易に適合させるためには、要求回路２８や、転送回路３０、アロケータ１６だけでなく、記憶領域１８内の、またはそれに接続された任意のデキューイング回路構成が仮想アドレス空間で動作することが好ましい。

【0090】

所与の最大ブロックサイズだけがＤＭＡ用に割り当てられるという標準の要件のため、かつそうした割り当てられたブロックが、異なるシステムの、または動作の折に触れて同じ装置のメモリ内の異なるまたはランダムな位置に配置されることがあるという理由で、物理アドレスを用いた直接的な操作は厄介になる。したがって、仮想アドレスが好ましい。

【0091】

現在、全体の長さが３２ビットのアドレス（図２を参照）が２つの部分に分割され、そのうちの一方の部分が、割当て可能な最大サイズのブロック内のすべてのアドレスを指定するように構成されたいくつかのビットをもつ。この例では、最大サイズのブロックまたはセグメントのサイズは４ＭＢであり、アドレスを指定するには２２ビットが必要である。仮想アドレスと物理アドレスのこの部分は同じであり、単一のブロック／セグメント内でアドレス指定するのに用いられる。

【0092】

物理的なブロック／セグメントが記憶領域１８内の様々なアドレスに配置されることを避けるために、これらが異なるブロック／セグメントに配置されるかも知れないということにかかわらず、少なくとも各キューについて、仮想アドレスをすべて連続的なアドレスとして定める。したがって、その３２ビットは、複数の連続的なアドレスとして解釈されることになる。これは、さらにいくつかの４Ｍバイトのブロック／セグメントに分割してもよいが、仮想的には連続して配置される。したがって、仮想アドレスは、最初の１０ビットの部分が連続的な仮想ブロック／セグメントのうちの１つを示し、最後の２２ビットがこのブロック／セグメント内の内部アドレスを指定するものと見ることができる。

【0093】

物理的な実体の記憶領域１８では、セグメント／ブロック内の最後の２２ビットのアドレス指定は維持することができるが、仮想アドレスの最初の１０ビットの部分は、物理的に割り当てられたブロック／セグメントのうちの１つのアドレス指定または識別情報に単に変換される。

【0094】

この用途で、仮想アドレスの最初の１０ビットを、実際に割り当てられるブロック／セグメントの実際の識別情報（すなわち１０ビットのアドレス）に翻訳するために、ルックアップテーブルを設ける。このルックアップテーブル（ＬＵＴ）は、本実施形態の初期化時に設定してもよい。これを図２に示す。

【0095】

仮想アドレスを連続したアドレスとして定めるときに、以下で記載する読取り／書出しポインタも仮想アドレス空間内で用いることができる（これによってもやはり、例えばキューの長さの決定がより容易になる）ことに留意されたい。

【0096】

もちろん、さらに以下でわかるように、プロセス／プロセッサがデータ項目を記憶領域１８からデキューイングするならば、そのアドレスとサイズ（または、ふさがれるアドレス指定可能な要素の個数）を、物理アドレスまたは仮想アドレスとしてアロケータ１６に戻してもよい。いずれの場合でも、それに応じてアロケータ１６は仮想アドレスを決定し、ポインタを更新することができる。

【0097】

タイミング−アロケータ１６とアダプタ１２の間におけるクロックの同期
受信されたフレームについてのタイムスタンプを信頼性があり比較可能なものにするためには、アダプタ１２とアロケータ１６でクロックを同期させることが望ましい。

【0098】

現在、クロックの位相同期は、当技術分野で通常行われるように、転送されるデータ内に符号化されるが復元可能なクロック信号を、アロケータ１６から転送回路３０に転送されるデータとともに送信することにより得られる。図３に示すように、このクロック信号を導出し転送回路３０と要求回路２８の両方で用いるように、アダプタ１２は構成される。

【0099】

位相の同期をとってから、実際のクロック時間は２つのステップで同期がとられる。ステップ１では、アロケータ１６にメッセージを伝送する指示をアロケータ１６が各アダプタ１２に伝送し、次いでアロケータ１６は、そのメッセージを受信するときの全体の往復時間を決定する。ステップ２では、アロケータ１６は、その時間をアロケータ１６のクロック時間に適合させるように、アダプタ１２に指示する。

【0100】

より詳細には、ステップ１は、ローカルのアロケータ伝送時間のログを取りながら、アロケータ１６が個々のアダプタ１２に指示を伝送することを含む。その指示を受信すると、アダプタ１２は直ちにメッセージをアロケータ１６に伝送し、アロケータ１６は受信時刻のログを取る。その指示とメッセージの内容は重要ではない。さて、アロケータ１６は受信時刻から伝送時刻を引き算し、往復時間を導出する。この時間の半分が、アロケータ１６と関係するアダプタ１２の間におけるデータ伝送の時間遅延とみなされる。もちろん、アロケータ１６と様々なアダプタ１２の間には、異なる時間遅延がある場合もある。

【0101】

ステップ２では、決定された時間遅延をアロケータ１６の現在のローカル時刻に加えた値をローカルアダプタ時間に設定する指示が、アロケータ１６からアダプタ１２に伝送される。したがって、アダプタ１２がこの指示を受信すると、その間にアロケータ１６でのローカル時間が進んだ時刻に、そのローカル時間が設定されることになる。次いで、クロック信号のクロックサイクル内で、アロケータ１６とアダプタ１２のクロック時間の同期がとられる。位相またはクロックパルスも同期がとられるため、クロックは同期されたままになる。

【0102】

次いで、この回復されたクロックも、受信されたデータパケットのタイムスタンプの記録に用いられる。したがって、すべてのタイムスタンプは、クロックサイクル内に同期がとられる。

【0103】

いくつかの指示がアロケータ１６とアダプタ１２のいずれかとの間で待ち状態になることもあるため、それぞれの指示／要求に識別子が与えられる。現在、その識別子は、クロックと同期してシフトされ、折り返して先頭に戻る０と７の間（３ビット）のタイムスタンプである。したがって、アロケータ１６は、指示を送るときにそのタイムスタンプを加え、アダプタ１２は、その指示に応答するときに、その応答がどの指示に関するものかをアロケータ１６が決定できるように、その応答の中にそのタイムスタンプをコピーすることになる。

【0104】

もちろん、アロケータ１６に対するアダプタ１２のこの同期は、任意の個数のアダプタ１２について行ってもよい。アダプタ１２は、すべてのアダプタ１２がアロケータ１６と直接通信するスター型の構成か、リング型のトポロジーか、または１列のアダプタ１２の端部にアロケータ１６がありアダプタ１２が１つまたは複数の他のアダプタ１２を介してアロケータと通信するデイジーチェーンの構成で、アロケータ１６に接続してもよい。

【0105】

アロケータ１６の動作
記憶領域１８のそれぞれのキューについて、アロケータ１６は、ＲＩＦＯ（Ｒａｎｄｏｍ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）キューと、ＦＩＲＯ（Ｆｉｒｓｔ Ｉｎ Ｒａｎｄｏｍ Ｏｕｔ）キューの２つのキューをもつ（図４を参照）。

【0106】

ＦＩＲＯキューは、すべてのアダプタ１２からの、記憶領域１８の関係するキューに関する待ち状態の要求を保持する。書出しポインタがＦＩＲＯキューの次の空いている位置を指し示す。アダプタ１２から受信された要求は、この位置で受信され与えられる。

【0107】

ＲＩＦＯキューは、記憶領域のキューについてのフレームがいつ出力されるべきかに関する情報を、その順序とともに保持する。ＲＩＦＯキュー内の各エントリはクロックの時点に関し、読取りポインタがＲＩＦＯキューの現在の時点を指し示す。

【0108】

要求が受信されると、そのタイムスタンプが導出され、ＲＩＦＯキューの対応する位置または時点に識別子が与えられる。あるアダプタ１２からの情報またはそうしたアダプタ１２での処理が他のアダプタからの情報／他のアダプタでの処理より時間がかかることがあるという理由で、この位置または時点は、同じ記憶領域のキューについての他のフレームより早い可能性があるということに留意されたい。

【0109】

図４では、ＦＩＲＯキューの最初のフレームの伝送時刻が次のフレームより後であることがわかる。

【0110】

ＲＩＦＯキューの読取りポインタはクロックサイクルごとに１回進み、読取りポインタの新しい位置に識別子が見られるならば、ＦＩＲＯキューの対応する位置がアドレス指定され、伝送指示が関係するアダプタ１２に伝送される。次いで、ＦＩＲＯキューの対応するエントリが取り除かれる（または、エンドポインタがこの位置に進む）。

【0111】

もちろん、ＦＩＲＯキューとＲＩＦＯキューを円形のキューとして実装してもよい。

【0112】

アダプタ１２とアロケータ１６の間の例えばデータ伝送による任意の時間遅延や、アダプタ１２での処理時間を考慮するために、読取りポインタは、同期をとったクロックにより定められる、フレームのタイムスタンプ（それもＦＩＲＯ内に記憶された要求内で送信される）を与えるのに用いられる実際の時点に対し、遅れた時点に関することが好ましい。この点に関して、ＲＩＦＯキュー内の正しい位置にエントリが与えられると、関連した要求のタイムスタンプはもはや必要なくなり、テーブル内で場所を取らないようにするために捨てられる。

【0113】

したがって、読取りポインタの時刻は、３，４，５，６，７，８，９，１０などのいくつかの、またはそれより多くのクロックサイクルだけ、実際のクロックより遅れていることがある。そして、例えば時刻１２０でタイムスタンプが記録されたフレームを、ＦＩＲＯキューに送信し、時刻１２０でＲＩＦＯキューの中に入れてもよく、そこが時刻１３０でアドレス指定される（読取りポインタがその位置に進む）。

【0114】

すべての時刻で、記憶領域１８内のキューごとに、アロケータ１６は、アダプタ１２からの次のフレームが記憶される次のアドレスを識別する書出しポインタと、さらなる解析や送信などのためにデキューイングされるこのキューの次に記憶されるフレームのアドレスを識別する読取りポインタとの２つのポインタをもつ。新しいフレームが記憶されるときに、書出しのアドレスが関係する転送回路３０に送信され、すなわち、送信されるその物理アドレスに次の仮想アドレスが変換され、次いで転送回路３０がフレームの記憶を円滑化する。同時に、アロケータ１６が、フレームのサイズに対応する値だけ、関係する書出しポインタを増加させる。

【0115】

例えばプロセッサがさらに解析するフレームを１つまたは複数のキューが保持している状況では、そうしたキューのフレームの個数またはそのキューの充填レベルにより、このプロセッサがどのくらい込んでいるかが示される。これは、仮想アドレスを用いるときに、キューの書出しポインタと読取りポインタの間におけるアドレスの差により簡単に決定される。

【0116】

記憶領域１８からのフレームのデキューイングを、記憶領域に接続されたものなどの任意の装置またはプロセス／プロセッサにより、円滑化してもよい。記憶領域１８からフレームをデキューイングすることにより、この装置／プロセス／プロセッサは、それに対応してこのキューの読取りポインタを変化させる。

【0117】

一般に、フレームを記憶領域１８に加えるとアロケータ１６は書出しポインタを変化させ、フレームをデキューイングするとプロセス／プロセッサは読取りポインタを変化させる。もちろん、この情報は交換されることが望ましい。いくつかの方法やスキームがある。

【0118】

ある状況では、データパケット交換用にＤＭＡバス上の帯域幅を残すために、このデータをあまり頻繁に交換しないことが望ましい。この状況では、アロケータ１６によりミラーリングまたは同期が開始される。データパケットが記憶領域１８に書かれるたびに、アロケータ１６は書出しポインタを更新してもよく、それによって、読取りポインタが更新されないため、アロケータ１６には、個々のキュー（のデータフレームの個数または充填レベル）が増加するように見える。

【0119】

もちろん、更新された書出しポインタを時々交換してもよいが、キューのサイズが予め定められた限界を超えるまでこれらのポインタを更新しないことが好ましい。このとき、アロケータ１６は、キューの実際のサイズについての、したがって（１つまたは複数の）プロセス／プロセッサがどのくらい込んでいるかについての更新されたデータを取得するために、記憶領域１８または（１つまたは複数の）プロセス／プロセッサからの読取りポインタを更新する。

【0120】

ある状況では、更新された書出しポインタを（１つまたは複数の）プロセス／プロセッサが同時に受信してもよい。このやり方では、（１つまたは複数の）プロセス／プロセッサは、追加のパケットが記憶され、解析／デキューイングの準備ができたという情報がくる前にすべてのキューを空にした場合は、欠乏状態になり得る。これは、アロケータ１６で書出しポインタを更新するときに、プロセス／プロセッサまたは記憶領域１８で書出しポインタを更新することにより、避けることができる。そして、プロセス／プロセッサはキュー情報を更新し、データパケットがある限り動作し続ける。

【0121】

あるいは、アロケータ１６と（１つまたは複数の）プロセス／プロセッサがよりよく「通知された」状態を保つために、読取りポインタもより頻繁に更新してもよい。書出し／読取りポインタのこの同期は、バス３２が込んでいないときに、または例えば最後の同期から最大遅延が経過したときに、行うことができる。

【0122】

もちろん、キューまたは記憶領域１８は円形でもよく、必要があれば特定の空き領域にキューを割り当ててもよい。

【0123】

もちろん、１つのアダプタ１２が同じストリームに関する多数のデータフレームを続けざまに受信する場合は、その後アロケータ１６がＲＩＦＯキュー内の関連した位置で与えることになるいくつかの要求を、要求回路２８が伝送する。関連するアダプタ１２がＲＩＦＯキューの各エントリで識別される場合は、同じアダプタ１２に関し、したがってこのアダプタ１２だけに戻るＲＩＦＯ内の多数の近接したエントリを、アロケータ１６が識別してもよく、転送回路３０が、この単純な要求に基づいて、キュー（アドレスデータ）だけでなく送信されるパケットの個数も識別する。

【0124】

アダプタ１２を介した記憶領域１８からのデータの伝送
もちろん、記憶領域１８内の１つまたは複数のキューに記憶されたデータパケットをデキューイングし、バス３２を介して伝送し、アダプタ１２を介して出力してもよい。記憶領域１８に記憶されるデータパケットを記憶する場合と同様に、これはＤＭＡを介して行ってもよく、それによって、例えば記憶領域１８のプロセッサから介入されることなく、アダプタ１２は記憶領域１８内のデータパケットを直接読み取る。

【0125】

パケットをデキューイングするスキームは、記憶領域１８へのパケットの記憶について上述したものと同様である。

【0126】

記憶領域１８内のいくつかのキューからのデータパケットを、同じアダプタ１２を介して出力してもよい。これらは、ラウンドロビンや、優先度、または任意の他の優先順位付けなどの任意の所望のスキームを用いて決めてもよい。アダプタ１２では、異なるフローや、キュー、優先度などについて任意の個数のＴｘポートかまたはＦＩＦＯを設けてもよく、これらからのパケットを、単一のＰＨＹかまたは様々なＰＨＹを介して出力してもよい。

【0127】

ある状況では、記憶領域１８にデータを記憶するときと同様に、キューの読取り／書出しポインタが記憶領域１８に記憶される。同じやり方で、アダプタ１２は、読取り／書出しポインタをミラーリングし、データがあるように見える限りキューからデータをデキューイングし続けてもよい。ミラーリングは、上記のように、キューが詰まりすぎているかまたは空きすぎているように見えるときなどに、既定の最大時間間隔で行ってもよい。

【0128】

プロセス／プロセッサは、読取りポインタと書出しポインタを常時監視してもよく、上記のように、アダプタ１２が込みすぎているので（１つまたは複数の）関係するキューについてのデータパケットを別のキューと別のアダプタ１２に送信すべきかどうかということを決定してもよい。

【0129】

別の状況では、プロセッサまたはプロセスは、アダプタ１２を介してどのデータパケットまたはアドレスを出力すべきかを定めてもよく、そうしたアドレスの指示をアダプタ１２に送信してもよい。

【0130】

１つのやり方は、プロセスまたはプロセッサが、プロセス／プロセッサにより更新された読取り／書出しポインタの特定の組を用いて、アダプタによりデキューイングされる特定のキューにそうしたパケットをコピーし、それをアダプタ１２にミラーリングすることである。

【0131】

別のやり方は、データパケットをコピーしないことに着目する。この状況では、データパケットが元のキューに維持されるが、データパケットのデキューイング用に別の組の読取り／書出しポインタを設けてもよい。実際、キューの元の読取り／書出しポインタが維持されるならば、もう１つのポインタが必要になる。その追加のポインタは、解析中にプロセス／プロセッサがキューの中のどこに来たかということを、したがって、読取りポインタと書出しポインタの間のアドレスのうちのどれをデキューイングしてよいかということを示す。この追加のポインタは、プロセッサ／プロセスにより維持され、アダプタに送信されるかまたは例えばＤＭＡを用いてアダプタにより読み取られ、いつアドレスがデキューイングされたかを関係するアダプタがプロセッサ／プロセスまたは制御回路１６に通知する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】