特許5796139 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 華為技術有限公司の特許一覧

特許5796139ＰＣＩＥスイッチベースのサーバ・システム、スイッチング方法、及びデバイス

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5796139

(24)【登録日】2015年8月21日

(45)【発行日】2015年10月21日

(54)【発明の名称】ＰＣＩＥスイッチベースのサーバ・システム、スイッチング方法、及びデバイス

(51)【国際特許分類】

G06F 13/14 20060101AFI20151001BHJP

【ＦＩ】

G06F13/14 330B

【請求項の数】14

【全頁数】29

(21)【出願番号】特願2014-542689(P2014-542689)

(86)(22)【出願日】2012年10月26日

(65)【公表番号】特表2015-501501(P2015-501501A)

(43)【公表日】2015年1月15日

(86)【国際出願番号】CN2012083614

(87)【国際公開番号】WO2014063365

(87)【国際公開日】20140501

【審査請求日】2014年4月18日

(73)【特許権者】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩＴＥＣＨＮＯＬＯＧＩＥＳＣＯ．，ＬＴＤ．

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫進介

(72)【発明者】

【氏名】▲張▼ 雄

(72)【発明者】

【氏名】▲龍▼ ▲飛▼

【審査官】古河雅輝

(56)【参考文献】

【文献】特開２０１１−０８１４６２（ＪＰ，Ａ）

【文献】特開２００６−０７２４９２（ＪＰ，Ａ）

【文献】特開２０１３−０９７５５３（ＪＰ，Ａ）

【文献】特開２０１０−１３４７５７（ＪＰ，Ａ）

【文献】米国特許出願公開第２００８／０２４０１３４（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ１１／１６−１１／２０

Ｇ０６Ｆ１３／００

Ｇ０６Ｆ１３／１０−１３／１４

Ｇ０６Ｆ１３／２０−１３／４２

Ｈ０４Ｌ１２／００−１２／２６

Ｈ０４Ｌ１２／４０

Ｈ０４Ｌ１２／５０−１２／９５５

(57)【特許請求の範囲】

【請求項1】

周辺装置相互接続エクスプレス（ＰＣＩＥ）スイッチベースのサーバ・システムであって、
通信インターフェースと第１のＰＣＩＥスイッチ・モジュールとを含み、前記第１のＰＣＩＥスイッチ・モジュールが少なくとも２つの第１のＰＣＩＥポートを含む、アクティブＰＣＩＥスイッチ・デバイスと、
通信インターフェースと第１のＰＣＩＥスイッチ・モジュールとを含み、前記第１のＰＣＩＥスイッチ・モジュールが少なくとも２つの第１のＰＣＩＥポートを含む、スタンバイＰＣＩＥスイッチ・デバイスと、
２つの第３のＰＣＩＥポートを含み、一方の第３のＰＣＩＥポートが前記アクティブＰＣＩＥスイッチ・デバイスの前記少なくとも２つの第１のＰＣＩＥポートのうちのもう一方の第１のＰＣＩＥポートに接続され、もう一方の第３のＰＣＩＥポートが前記スタンバイＰＣＩＥスイッチ・デバイスの前記少なくとも２つの第１のＰＣＩＥポートのうちのもう一方の第１のＰＣＩＥポートに接続されている、ホストと
を含み、
前記スタンバイＰＣＩＥスイッチ・デバイスが、前記アクティブＰＣＩＥスイッチ・デバイスの前記通信インターフェース及び前記スタンバイＰＣＩＥスイッチ・デバイスの前記通信インターフェースを介して前記アクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報を取得するため、前記アクティブＰＣＩＥスイッチ・デバイスの前記通信インターフェースと前記スタンバイＰＣＩＥスイッチ・デバイスの前記通信インターフェースが相互接続され、
前記ホストが前記アクティブＰＣＩＥスイッチ・デバイスと前記スタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、前記スイッチング後の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートを開放し、前記スイッチング前の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートのポート構成情報を採用して前記スイッチング後の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートを構成し、前記スイッチング後の前記スタンバイＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートを使用不可にするように構成される、ＰＣＩＥスイッチベースのサーバ・システム。

【請求項2】

前記アクティブＰＣＩＥスイッチ・デバイス及び前記スタンバイＰＣＩＥスイッチ・デバイスがそれぞれ第１の制御モジュールを含み、前記第１の制御モジュールが第１の中央演算処理装置を含み、前記スタンバイＰＣＩＥスイッチ・デバイスが、前記アクティブＰＣＩＥスイッチ・デバイスの前記スイッチ・ネットワーク構成情報を取得するため、前記アクティブＰＣＩＥスイッチ・デバイスの前記第１の中央演算処理装置が、前記アクティブＰＣＩＥスイッチ・デバイスの前記通信インターフェース及び前記スタンバイＰＣＩＥスイッチ・デバイスの前記通信インターフェースを介して前記スタンバイＰＣＩＥスイッチ・デバイスの前記第１の中央演算処理装置と相互作用するように構成される、請求項１記載のシステム。

【請求項3】

第２のＰＣＩＥスイッチ・モジュールを含み、前記第２のＰＣＩＥスイッチ・モジュールが２つの第２のＰＣＩＥポートを含み、一方の第２のＰＣＩＥポートが前記アクティブＰＣＩＥスイッチ・デバイスの前記少なくとも２つの第１のＰＣＩＥポートのうちの一方の第１のＰＣＩＥポートに接続され、もう一方の第２のＰＣＩＥポートが前記スタンバイＰＣＩＥスイッチ・デバイスの前記少なくとも２つの第１のＰＣＩＥポートのうちの一方の第１のＰＣＩＥポートに接続されている、ＰＣＩＥエンドポイント
をさらに含む、請求項１又は２記載のシステム。

【請求項4】

前記ＰＣＩＥエンドポイントが第２の制御モジュールと処理モジュールとをさらに含み、前記第２の制御モジュールが第２の中央演算処理装置を含み、前記アクティブＰＣＩＥスイッチ・デバイス及び前記スタンバイＰＣＩＥスイッチ・デバイスに接続された前記２つの第２のＰＣＩＥポートがアップリンク・ポートであり、前記処理モジュールに接続された前記第２のＰＣＩＥポートがダウンリンク・ポートであり、前記２つのアップリンク・ポートが異なるＰＣＩＥスイッチ・パーティションに位置する場合に、前記第２の中央演算処理装置が、前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートのポート構成情報を、前記スタンバイＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートに対して同期させ、前記アクティブＰＣＩＥスイッチ・デバイスと前記スタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、前記処理モジュールに接続されたダウンリンク・ポートを、前記スイッチング後の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティションに追加するように構成される、請求項３記載のシステム。

【請求項5】

前記アクティブＰＣＩＥスイッチ・デバイスと前記スタンバイＰＣＩＥスイッチ・デバイスとの前記アクティブ・スタンバイ・スイッチング前に、前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートが位置するパーティションがアクティブＰＣＩＥスイッチ・パーティションであり、前記スタンバイＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートが位置するパーティションがスタンバイＰＣＩＥスイッチ・パーティションであり、前記第２の中央演算処理装置が、前記処理モジュールに接続された前記ダウンリンク・ポートを前記アクティブＰＣＩＥスイッチ・パーティションに追加するように構成され、
前記アクティブＰＣＩＥスイッチ・デバイスと前記スタンバイＰＣＩＥスイッチ・デバイスとの前記アクティブ・スタンバイ・スイッチング後に、前記スイッチング後の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートが位置するパーティションが前記スイッチング後のアクティブＰＣＩＥスイッチ・パーティションであり、前記スイッチング後の前記スタンバイＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートが位置するパーティションが前記スイッチング後のスタンバイＰＣＩＥスイッチ・パーティションであり、前記第２の中央演算処理装置が、前記処理モジュールに接続された前記ダウンリンク・ポートを前記スイッチング後の前記アクティブＰＣＩＥスイッチ・パーティションに追加するように構成される、請求項４記載のシステム。

【請求項6】

前記アクティブＰＣＩＥスイッチ・デバイス及び前記スタンバイＰＣＩＥスイッチ・デバイスがそれぞれ障害検出モジュールをさらに含み、前記アクティブＰＣＩＥスイッチ・デバイスの前記障害検出モジュールが、前記アクティブＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンクに障害が存在するかどうかならびに前記アクティブＰＣＩＥスイッチ・デバイスが故障しているかどうかを検出するように構成され、前記スタンバイＰＣＩＥスイッチ・デバイスの前記障害検出モジュールが、前記スタンバイＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンクに障害が存在するかどうかならびに前記スタンバイＰＣＩＥスイッチ・デバイスが故障しているかどうかを検出するように構成される、請求項１乃至５のいずれか１項記載のシステム。

【請求項7】

前記アクティブＰＣＩＥスイッチ・デバイスが、前記アクティブＰＣＩＥスイッチ・デバイスの第１の制御モジュールの制御命令に応じて前記アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・スイッチングを実行し、前記スイッチング後の前記ＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を前記ＰＣＩＥスイッチ・デバイスの前記第１の制御モジュール及び前記ＰＣＩＥエンドポイントに送信するように構成されたアクティブ・スタンバイ・インターロック・モジュールをさらに含み、
前記スタンバイＰＣＩＥスイッチ・デバイスが、前記アクティブＰＣＩＥスイッチ・デバイスの前記アクティブ・スタンバイ・インターロック・モジュールと相互作用することにより前記アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得し、前記アクティブＰＣＩＥスイッチ・デバイスの前記取得したアクティブ・スタンバイ状態に応じて前記スタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・スイッチングを実行し、前記スイッチング後の前記ＰＣＩＥスイッチ・デバイスの前記アクティブ・スタンバイ状態を前記ＰＣＩＥスイッチ・デバイスの前記第１の制御モジュール及び前記ＰＣＩＥエンドポイントに送信するように構成されたアクティブ・スタンバイ・インターロック・モジュールをさらに含む、請求項１乃至６のいずれか１項記載のシステム。

【請求項8】

２つの第３の周辺装置相互接続エクスプレス（ＰＣＩＥ）ポートを含むホストであって、一方の第３のＰＣＩＥポートがアクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成され、もう一方の第３のＰＣＩＥポートがスタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成され、前記ホストが第３の制御モジュールをさらに含み、前記第３の制御モジュールが第３の中央演算処理装置を含み、前記第３の中央演算処理装置が、前記アクティブＰＣＩＥスイッチ・デバイスと前記スタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、前記スイッチング後の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートを開放し、前記スイッチング前の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートのポート構成情報を採用して前記スイッチング後の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートを構成し、同時に、前記スイッチング後の前記スタンバイＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートを使用不可にするように構成される、ホスト。

【請求項9】

周辺装置相互接続エクスプレス（ＰＣＩＥ）スイッチベースのスイッチング方法であって、
スタンバイＰＣＩＥスイッチ・デバイスがスイッチ・ネットワーク構成情報を採用して前記スタンバイＰＣＩＥスイッチ・デバイスを構成するため、アクティブＰＣＩＥスイッチ・デバイスにより、前記アクティブＰＣＩＥスイッチ・デバイスの通信インターフェースを介して前記アクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報をスタンバイＰＣＩＥスイッチ・デバイスに転送するステップと、
ホストが２つの第３のＰＣＩＥポートを含み、一方の第３のＰＣＩＥポートが前記アクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続され、もう一方の第３のＰＣＩＥポートが前記スタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続される場合に、前記ホストにより、前記アクティブＰＣＩＥスイッチ・デバイスと前記スタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、前記スイッチング後の前記アクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを開放し、前記スイッチング前の前記アクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報を採用して前記スイッチング後の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートを構成し、同時に、前記スイッチング後の前記スタンバイＰＣＩＥスイッチ・デバイスに接続された前記第３のＰＣＩＥポートを使用不可にするステップと
を含む、スイッチング方法。

【請求項10】

前記アクティブＰＣＩＥスイッチ・デバイスと前記スタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング前に、ＰＣＩＥエンドポイントにより、前記アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートのポート構成情報を、前記スタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートに対して同期させるステップと、
前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートと前記スタンバイＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートが異なるＰＣＩＥスイッチ・パーティションに位置する場合に、前記アクティブＰＣＩＥスイッチ・デバイスと前記スタンバイＰＣＩＥスイッチ・デバイスとの前記アクティブ・スタンバイ・スイッチング後に、前記ＰＣＩＥエンドポイントにより、前記ＰＣＩＥエンドポイントの処理モジュールに接続された第２のＰＣＩＥポートを、前記スイッチング後の前記アクティブＰＣＩＥスイッチ・デバイスに接続された前記第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティションに追加するステップと
をさらに含む、請求項９記載の方法。

【請求項11】

前記スイッチング前の前記アクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートの前記ポート構成情報は、前記ホストのメモリに保管される、請求項９又は１０記載の方法。

【請求項12】

前記方法が、
前記アクティブＰＣＩＥスイッチ・デバイスの障害検出モジュールにより、前記アクティブＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンクに障害が存在するかどうかならびに前記アクティブＰＣＩＥスイッチ・デバイスに障害が存在するかどうかを検出するステップと、
前記ＰＣＩＥリンクに障害が存在するか又は前記アクティブＰＣＩＥスイッチ・デバイスに障害が存在する場合に、前記アクティブＰＣＩＥスイッチ・デバイス及び前記スタンバイＰＣＩＥスイッチ・デバイスについて前記アクティブ・スタンバイ・スイッチングを実行するステップと
をさらに含む、請求項９乃至１１のいずれか１項記載の方法。

【請求項13】

前記アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールにより、前記アクティブＰＣＩＥスイッチ・デバイスの第１の制御モジュールの制御命令に応じて前記アクティブ・スタンバイ・スイッチングを実行し、前記スイッチング後の前記ＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を前記デバイスの前記第１の制御モジュール、ホスト又は前記ＰＣＩＥエンドポイント、及び前記スタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールに送信するステップ
をさらに含む、請求項９乃至１２のいずれか１項記載の方法。

【請求項14】

前記スタンバイＰＣＩＥスイッチ・デバイスの前記アクティブ・スタンバイ・インターロック・モジュールにより、前記アクティブＰＣＩＥスイッチ・デバイスの前記アクティブ・スタンバイ・インターロック・モジュールと相互作用することにより前記アクティブＰＣＩＥスイッチ・デバイスの前記アクティブ・スタンバイ状態を取得し、前記アクティブＰＣＩＥスイッチ・デバイスの前記取得したアクティブ・スタンバイ状態に応じて前記スタンバイＰＣＩＥスイッチ・デバイスの前記アクティブ・スタンバイ・スイッチングを実行し、前記スイッチング後の前記ＰＣＩＥスイッチ・デバイスの前記アクティブ・スタンバイ状態を前記スタンバイＰＣＩＥスイッチ・デバイスの前記第１の制御モジュール、前記ホスト、及び前記ＰＣＩＥエンドポイントに送信するステップ
をさらに含む、請求項１３記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、通信技術の分野に関し、特に、ＰＣＩＥ（Peripheral Component Interconnect Express、周辺装置相互接続エクスプレス）スイッチベースのサーバ・システム、スイッチング（切り替え）方法、及びデバイスに関する。

【背景技術】

【0002】

ブレード・サーバとは、標準的な高さを有するラック型シャーシに搭載された複数のカセット・サーバ・ユニット（一般に「ブレード」という）を指し、高可用性及び高密度を実現するための低コスト・サーバ・プラットフォームである。それぞれの「ブレード」は実際にはシステム・マザーボードである。

【0003】

既存のブレード・サーバには２つのタイプのブレードが配置され、一方はサーバ・ブレードであり、もう一方はハードウェア・アクセラレータ・ブレードである。ハードウェア・アクセラレータ・ブレードは、ＧＰＵ（Graphic Processing Unit、グラフィック処理ユニット）、ＳＳＤ（Solid State Disk、ソリッドステート・ディスク）、及びＤＳＰ（Digital Signal Processor、デジタル信号プロセッサ）などの複数のハードウェア・アクセラレータ・デバイスを寄せ集めたものである。サーバ・ブレード及びハードウェア・アクセラレータ・ブレードはＰＣＩＥスイッチ・ファブリック・ユニットを介して相互接続され、サーバ・ブレードはＰＣＩＥスイッチ・ファブリック・ユニットを介してハードウェア・アクセラレータ・ブレードを共用することができ、それぞれのハードウェア・アクセラレータ・ブレードは、実際の要件に応じてサーバ・ブレードに割り振ることができ、極めて柔軟に使用されている。

【0004】

本発明を実現する過程において、本出願人は、従来技術には少なくとも以下の問題があることに気付いた。

【0005】

ハードウェア・アクセラレータ・ブレードは１つのＰＣＩＥスイッチ・ファブリック・ユニットを介してサーバ・ブレードに接続されており、したがって、そのＰＣＩＥスイッチ・ファブリック・ユニットが故障した場合、システム全体にアクセスすることができなくなり、それによりシステムの信頼性の低下を引き起こしている。

【発明の概要】

【発明が解決しようとする課題】

【0006】

従来技術の諸問題を解決するために、本発明の諸実施形態は、ＰＣＩＥスイッチベースのサーバ・システム、スイッチング方法、及びデバイスを提供する。技術的解決策は以下の通りである。

【課題を解決するための手段】

【0007】

一態様では、本発明の一実施形態は、ＰＣＩＥスイッチベースのサーバ・システムを提供し、このシステムは、
通信インターフェースと第１のＰＣＩＥスイッチ・モジュールとを含み、第１のＰＣＩＥスイッチ・モジュールが少なくとも２つの第１のＰＣＩＥポートを含む、アクティブＰＣＩＥスイッチ・デバイス（active PCIE switch device）と、
通信インターフェースと第１のＰＣＩＥスイッチ・モジュールとを含み、第１のＰＣＩＥスイッチ・モジュールが少なくとも２つの第１のＰＣＩＥポートを含む、スタンバイＰＣＩＥスイッチ・デバイス（standby PCIE switch device）と
を含み、
スタンバイＰＣＩＥスイッチ・デバイスが、アクティブＰＣＩＥスイッチ・デバイスの通信インターフェース及びスタンバイＰＣＩＥスイッチ・デバイスの通信インターフェースを介してアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報（switch network configuration information）を取得するため、アクティブＰＣＩＥスイッチ・デバイスの通信インターフェースとスタンバイＰＣＩＥスイッチ・デバイスの通信インターフェースが相互接続される。

【0008】

具体的には、アクティブＰＣＩＥスイッチ・デバイス及びスタンバイＰＣＩＥスイッチ・デバイスはそれぞれ第１の制御モジュールを含み、第１の制御モジュールは第１の中央演算処理装置を含み、スタンバイＰＣＩＥスイッチ・デバイスが、アクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報を取得するため、アクティブＰＣＩＥスイッチ・デバイスの第１の中央演算処理装置は、アクティブＰＣＩＥスイッチ・デバイスの通信インターフェース及びスタンバイＰＣＩＥスイッチ・デバイスの通信インターフェースを介してスタンバイＰＣＩＥスイッチ・デバイスの第１の中央演算処理装置と相互作用するように構成される。

【0009】

好ましくは、このシステムは、
第２のＰＣＩＥスイッチ・モジュールを含み、第２のＰＣＩＥスイッチ・モジュールが２つの第２のＰＣＩＥポートを含み、一方の第２のＰＣＩＥポートがアクティブＰＣＩＥスイッチ・デバイスの少なくとも２つの第１のＰＣＩＥポートのうちの一方の第１のＰＣＩＥポートに接続され、もう一方の第２のＰＣＩＥポートがスタンバイＰＣＩＥスイッチ・デバイスの少なくとも２つの第１のＰＣＩＥポートのうちの一方の第１のＰＣＩＥポートに接続されている、ＰＣＩＥエンドポイント（PCIE endpoint）
をさらに含む。

【0010】

具体的には、ＰＣＩＥエンドポイントは第２の制御モジュールと処理モジュールとをさらに含み、第２の制御モジュールは第２の中央演算処理装置を含み、アクティブＰＣＩＥスイッチ・デバイス及びスタンバイＰＣＩＥスイッチ・デバイスに接続された２つの第２のＰＣＩＥポートがアップリンク・ポート（uplink port）であり、処理モジュールに接続された第２のＰＣＩＥポートがダウンリンク・ポート（downlink port）であり、２つのアップリンク・ポートが異なるＰＣＩＥスイッチ・パーティション（PCIE switch partition）に位置する場合に、第２の中央演算処理装置は、アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートのポート構成情報（port configuration information）を、スタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートに対して同期させ、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング（active-standby switching）後に、処理モジュールに接続されたダウンリンク・ポートを、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティションに追加するように構成される。

【0011】

さらに、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング前に、アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションがアクティブＰＣＩＥスイッチ・パーティションであり、スタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションがスタンバイＰＣＩＥスイッチ・パーティションであり、第２の中央演算処理装置は、処理モジュールに接続されたダウンリンク・ポートをアクティブＰＣＩＥスイッチ・パーティションに追加するように構成され、
アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションがスイッチング後のアクティブＰＣＩＥスイッチ・パーティションであり、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションがスイッチング後のスタンバイＰＣＩＥスイッチ・パーティションであり、第２の中央演算処理装置は、処理モジュールに接続されたダウンリンク・ポートをスイッチング後のアクティブＰＣＩＥスイッチ・パーティションに追加するように構成される。

【0012】

好ましくは、このシステムは、
２つの第３のＰＣＩＥポートを含み、一方の第３のＰＣＩＥポートがアクティブＰＣＩＥスイッチ・デバイスの少なくとも２つの第１のＰＣＩＥポートのうちのもう一方の第１のＰＣＩＥポートに接続され、もう一方の第３のＰＣＩＥポートがスタンバイＰＣＩＥスイッチ・デバイスの少なくとも２つの第１のＰＣＩＥポートのうちのもう一方の第１のＰＣＩＥポートに接続されている、ホスト
をさらに含み、
このホストは、アクティブＰＣＩＥスイッチ・デバイスを介してＰＣＩＥエンドポイントと通信する。

【0013】

具体的には、ホストは第３の制御モジュールをさらに含み、第３の制御モジュールは第３の中央演算処理装置を含み、第３の中央演算処理装置は、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを開放し、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報を採用してスイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを構成し、同時に、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを使用不可にするように構成される。

【0014】

好ましくは、アクティブＰＣＩＥスイッチ・デバイス及びスタンバイＰＣＩＥスイッチ・デバイスはそれぞれ障害検出モジュール（fault detection module）をさらに含み、アクティブＰＣＩＥスイッチ・デバイスの障害検出モジュールは、アクティブＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンクに障害が存在するかどうかならびにアクティブＰＣＩＥスイッチ・デバイスが故障しているかどうかを検出するように構成され、スタンバイＰＣＩＥスイッチ・デバイスの障害検出モジュールは、スタンバイＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンクに障害が存在するかどうかならびにスタンバイＰＣＩＥスイッチ・デバイスが故障しているかどうかを検出するように構成される。

【0015】

好ましくは、アクティブＰＣＩＥスイッチ・デバイスは、アクティブＰＣＩＥスイッチ・デバイスの第１の制御モジュールの制御命令に応じてアクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態（active-standby state）をＰＣＩＥスイッチ・デバイスの第１の制御モジュール及びＰＣＩＥエンドポイントに送信するように構成されたアクティブ・スタンバイ・インターロック・モジュール（active-standby interlocking module）をさらに含み、
このデバイスがスタンバイＰＣＩＥスイッチ・デバイスであるときに、アクティブ・スタンバイ・インターロック・モジュールは、アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールと相互作用することによりアクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得し、アクティブＰＣＩＥスイッチ・デバイスの取得したアクティブ・スタンバイ状態に応じてアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態をＰＣＩＥスイッチ・デバイスの第１の制御モジュール及びＰＣＩＥエンドポイントに送信するように構成される。

【0016】

具体的には、アクティブＰＣＩＥスイッチ・デバイスの通信インターフェース及びスタンバイＰＣＩＥスイッチ・デバイスの通信インターフェースは、ファスト・イーサネット（登録商標）・インターフェース又はギガビット・イーサネット（登録商標）・インターフェースである。

【0017】

他の態様では、本発明の一実施形態は、周辺装置相互接続エクスプレス（ＰＣＩＥ）スイッチ・デバイスを提供し、このデバイスは、
第１のＰＣＩＥスイッチ・モジュールと、他のＰＣＩＥスイッチ・デバイスに接続するように構成された通信インターフェースとを含み、第１のＰＣＩＥスイッチ・モジュールは少なくとも２つの第１のＰＣＩＥポートを含み、
このデバイスがアクティブＰＣＩＥスイッチ・デバイスとして使用され、他のＰＣＩＥスイッチ・デバイスがスタンバイＰＣＩＥスイッチ・デバイスとして使用されるときに、このデバイスは通信インターフェースを介してアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報を他のＰＣＩＥスイッチ・デバイスに転送し、
このデバイスがスタンバイＰＣＩＥスイッチ・デバイスとして使用され、他のＰＣＩＥスイッチ・デバイスがアクティブＰＣＩＥスイッチ・デバイスとして使用されるときに、このデバイスは通信インターフェースを介してアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報を取得する。

【0018】

具体的には、このデバイスは第１の制御モジュールをさらに含み、第１の制御モジュールは、
スタンバイＰＣＩＥスイッチ・デバイスがアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報を取得するため、通信インターフェースを介して他のＰＣＩＥスイッチ・デバイスの第１の中央演算処理装置と相互作用するように構成される、第１の中央演算処理装置
を含む。

【0019】

好ましくは、このデバイスは、
第１のＰＣＩＥポートに接続されたＰＣＩＥリンクに障害が存在するかどうかならびにＰＣＩＥスイッチ・デバイスに障害が存在するかどうかを検出するように構成され、第１の制御モジュールに接続されている障害検出モジュール
をさらに含む。

【0020】

好ましくは、このデバイスは、アクティブ・スタンバイ・インターロック・モジュールをさらに含み、
このデバイスがアクティブＰＣＩＥスイッチ・デバイスであるときに、アクティブ・スタンバイ・インターロック・モジュールは、第１の制御モジュールの制御命令に応じてアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を第１の制御モジュール、ホスト、又はＰＣＩＥエンドポイントに送信するように構成され、
このデバイスがスタンバイＰＣＩＥスイッチ・デバイスであるときに、アクティブ・スタンバイ・インターロック・モジュールは、アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールと相互作用することによりアクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得し、アクティブＰＣＩＥスイッチ・デバイスの取得したアクティブ・スタンバイ状態に応じてアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態をＰＣＩＥスイッチ・デバイスの第１の制御モジュール、ホスト、又はＰＣＩＥエンドポイントに送信するように構成される。

【0021】

他の態様では、本発明の一実施形態は、周辺装置相互接続エクスプレス（ＰＣＩＥ）エンドポイントをさらに提供し、このＰＣＩＥエンドポイントは第２のＰＣＩＥスイッチ・モジュールを含み、第２のＰＣＩＥスイッチ・モジュールは２つの第２のＰＣＩＥポートを含み、一方の第２のＰＣＩＥポートはアクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成され、もう一方の第２のＰＣＩＥポートはスタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成される。

【0022】

具体的には、このＰＣＩＥエンドポイントは第２の制御モジュールと処理モジュールをさらに含み、第２の制御モジュールは第２の中央演算処理装置を含み、アクティブＰＣＩＥスイッチ・デバイス及びスタンバイＰＣＩＥスイッチ・デバイスに接続された２つの第２のＰＣＩＥポートがアップリンク・ポートであり、処理モジュールに接続された第２のＰＣＩＥポートがダウンリンク・ポートであり、２つのアップリンク・ポートが異なるＰＣＩＥスイッチ・パーティションに位置する場合に、第２の中央演算処理装置は、アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートのポート構成情報を、スタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートに対して同期させ、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、処理モジュールに接続された第２のＰＣＩＥポートを、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティションに追加するように構成される。

【0023】

他の態様では、本発明の一実施形態は、ホストをさらに提供し、このホストは２つの第３のＰＣＩＥポートを含み、一方の第３のＰＣＩＥポートはアクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成され、もう一方の第３のＰＣＩＥポートはスタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成される。

【0024】

具体的には、このホストは第３の制御モジュールをさらに含み、第３の制御モジュールは第３の中央演算処理装置を含み、第３の中央演算処理装置は、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを開放し、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報を採用してスイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを構成し、同時に、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを使用不可にするように構成される。

【0025】

他の態様では、本発明の一実施形態は、ＰＣＩＥスイッチベースのスイッチング方法をさらに提供し、この方法は、
スタンバイＰＣＩＥスイッチ・デバイスがスイッチ・ネットワーク構成情報を採用してスタンバイＰＣＩＥスイッチ・デバイスを構成するため、アクティブＰＣＩＥスイッチ・デバイスにより、アクティブＰＣＩＥスイッチ・デバイスの通信インターフェースを介してアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報をスタンバイＰＣＩＥスイッチ・デバイスに転送すること
を含む。

【0026】

好ましくは、この方法は、
アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング前に、ＰＣＩＥエンドポイントにより、アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートのポート構成情報を、スタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートに対して同期させることと、
アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートとスタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが異なるＰＣＩＥスイッチ・パーティションに位置する場合に、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、ＰＣＩＥエンドポイントにより、ＰＣＩＥエンドポイントの処理モジュールに接続された第２のＰＣＩＥポートを、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティションに追加すること
をさらに含む。

【0027】

具体的には、この方法は、
ホストが２つの第３のＰＣＩＥポートを含み、一方の第３のＰＣＩＥポートがアクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続され、もう一方の第３のＰＣＩＥポートがスタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続される場合に、ホストにより、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを開放し、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報を採用してスイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを構成し、同時に、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを使用不可にすること
をさらに含む。

【0028】

さらに、この方法は、
アクティブＰＣＩＥスイッチ・デバイスの障害検出モジュールにより、アクティブＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンクに障害が存在するかどうかならびにアクティブＰＣＩＥスイッチ・デバイスに障害が存在するかどうかを検出することと、
ＰＣＩＥリンクに障害が存在するか又はアクティブＰＣＩＥスイッチ・デバイスに障害が存在する場合に、アクティブＰＣＩＥスイッチ・デバイス及びスタンバイＰＣＩＥスイッチ・デバイスについてアクティブ・スタンバイ・スイッチングを実行すること
をさらに含む。

【0029】

さらに、この方法は、
アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールにより、アクティブＰＣＩＥスイッチ・デバイスの第１の制御モジュールの制御命令に応じてアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態をデバイスの第１の制御モジュール、ホスト又はＰＣＩＥエンドポイント、及びスタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールに送信すること
をさらに含む。

【0030】

さらに、この方法は、
スタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールにより、アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールと相互作用することによりアクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得し、アクティブＰＣＩＥスイッチ・デバイスの取得したアクティブ・スタンバイ状態に応じてスタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態をスタンバイＰＣＩＥスイッチ・デバイスの第１の制御モジュール、ホスト、及びＰＣＩＥエンドポイントに送信すること
をさらに含む。

【0031】

本発明の諸実施形態では、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスが配置され、相互接続された通信インターフェースが２つのＰＣＩＥスイッチ・デバイス上に配置されており、その結果、アクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報は通信インターフェースを介してスタンバイＰＣＩＥスイッチ・デバイスに転送することができる。アクティブＰＣＩＥスイッチ・デバイスで障害が発生した場合、スタンバイＰＣＩＥスイッチ・デバイスはアクティブＰＣＩＥスイッチ・デバイスのものと同じスイッチ・ネットワーク構成情報を採用して構成を実行し、それによりシステムの信頼性を改善することができる。

【0032】

本発明の諸実施形態における技術的解決策をより明瞭に説明するために、諸実施形態を説明するために必要な添付図面について以下に簡単に紹介する。明らかに、以下の説明における添付図面は単に本発明のいくつかの実施形態を示すだけであり、当業者であれば、創造的努力なしにこれらの添付図面に応じてその他の図面をさらに入手することができる。

【図面の簡単な説明】

【0033】

【図1】本発明の実施形態１によるＰＣＩＥスイッチベースのサーバ・システムの概略構造図である。

【図2】本発明の実施形態２によるＰＣＩＥスイッチベースのサーバ・システムの概略構造図である。

【図3】本発明の実施形態３によるＰＣＩＥスイッチ・デバイスの概略構造図である。

【図4】本発明の実施形態４によるＰＣＩＥエンドポイントの概略構造図である。

【図5】本発明の実施形態５によるＨＯＳＴの概略構造図である。

【図6】本発明の実施形態６によるＰＣＩＥスイッチベースのスイッチング方法の概略流れ図である。

【図7】本発明の実施形態７によるＰＣＩＥスイッチベースのスイッチング方法の概略流れ図である。

【発明を実施するための形態】

【0034】

本発明の目的、技術的解決策、及び利点をより分かり易くするため、以下の説明では、さらに、添付図面に関連して本発明の実現方法について詳細に記述する。
実施形態１
本発明の一実施形態は、ＰＣＩＥ（Peripheral Component Interconnect Express、周辺装置相互接続エクスプレス）スイッチベースのサーバ・システムを提供する。図１を参照すると、このシステムはアクティブＰＣＩＥスイッチ・デバイス１１０ａとスタンバイＰＣＩＥスイッチ・デバイス１１０ｂとを含む。

【0035】

具体的には、アクティブＰＣＩＥスイッチ・デバイス１１０ａは通信インターフェース１１１ａと第１のＰＣＩＥスイッチ・モジュール１１２ａとを含み、第１のＰＣＩＥスイッチ・モジュール１１２ａは少なくとも２つの第１のＰＣＩＥポート（同図には示されていない）を含む。スタンバイＰＣＩＥスイッチ・デバイス１１０ｂは通信インターフェース１１１ｂと第１のＰＣＩＥスイッチ・モジュール１１２ｂとを含み、第１のＰＣＩＥスイッチ・モジュール１１２ｂは少なくとも２つの第１のＰＣＩＥポート（同図には示されていない）を含む。スタンバイＰＣＩＥスイッチ・デバイス１１０ｂが、アクティブＰＣＩＥスイッチ・デバイス１１０ａの通信インターフェース１１１ａ及びスタンバイＰＣＩＥスイッチ・デバイス１１０ｂの通信インターフェース１１１ｂを介してアクティブＰＣＩＥスイッチ・デバイス１１０ａのスイッチ・ネットワーク構成情報を取得するため、アクティブＰＣＩＥスイッチ・デバイス１１０ａの通信インターフェース１１１ａとスタンバイＰＣＩＥスイッチ・デバイス１１０ｂの通信インターフェース１１１ｂは相互接続される。

【0036】

アクティブＰＣＩＥスイッチ・デバイス１１０ａの第１のＰＣＩＥポートは、ＨＯＳＴ（ホスト）又はＰＣＩＥＥｎｄｐｏｉｎｔ（ＰＣＩＥエンドポイント）に接続するように構成され、スタンバイＰＣＩＥスイッチ・デバイス１１０ｂの第１のＰＣＩＥポートも、ＨＯＳＴ又はＰＣＩＥエンドポイントに接続するように構成されている。

【0037】

具体的には、通信インターフェース１１１ａ及び１１１ｂは、ＦＥ（Fast Ethernet（登録商標）、ファスト・イーサネット（登録商標））インターフェース又はＧＥ（Gigabit Ethernet（登録商標）、ギガビット・イーサネット（登録商標））インターフェースを含むが、これらに限定されない。

【0038】

具体的には、ある種の特定の実現例では、ＰＣＩＥスイッチ・デバイス１１０ａ及び１１０ｂはＰＣＩＥスイッチ・ファブリック・ユニットでもよい。他の種類の特定の実現例では、ＰＣＩＥスイッチ・デバイス１１０ａ及び１１０ｂはＰＣＩＥスイッチでもよい。

【0039】

この実施形態及び以下の諸実施形態では、アクティブＰＣＩＥスイッチ・デバイスは一時的にスイッチ・サービスを提供するＰＣＩＥスイッチ・デバイスを指し、スタンバイＰＣＩＥスイッチ・デバイスは一時的にスイッチ・サービスを提供しないＰＣＩＥスイッチ・デバイスを指すことに留意されたい。明らかに、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスは同時にスイッチ・サービスを提供してもよく、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスの間で負荷が分担される。好ましくは、ハードウェア構造の見地からすれば、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスは同じデバイスであり、特定のＰＣＩＥスイッチ・デバイスがアクティブＰＣＩＥスイッチ・デバイスであるかスタンバイＰＣＩＥスイッチ・デバイスであるかは、動作状態のみに応じて区別される。

【0040】

本発明のこの実施形態では、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスが配置され、相互接続された通信インターフェースが２つのＰＣＩＥスイッチ・デバイス上に配置されており、その結果、アクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報は通信インターフェースを介してスタンバイＰＣＩＥスイッチ・デバイスに転送することができる。アクティブＰＣＩＥスイッチ・デバイスで障害が発生した場合、スタンバイＰＣＩＥスイッチ・デバイスはアクティブＰＣＩＥスイッチ・デバイスのものと同じスイッチ・ネットワーク構成情報を採用して構成を実行し、それによりシステムの信頼性を改善することができる。
実施形態２
本発明の一実施形態は、ＰＣＩＥスイッチベースのサーバ・システムを提供する。図２を参照すると、このシステムは、アクティブＰＣＩＥスイッチ・デバイス２１０ａと、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂと、ＰＣＩＥエンドポイント２２０と、ＨＯＳＴ２３０とを含み、ＨＯＳＴ２３０はアクティブＰＣＩＥスイッチ・デバイス２１０ａを介して一時的にＰＣＩＥエンドポイント２２０と通信する。ＰＣＩＥエンドポイント２２０の数とＨＯＳＴ２３０の数は必要に応じて設定されてもよく、ここでは限定されない。

【0041】

具体的には、アクティブＰＣＩＥスイッチ・デバイス２１０ａは通信インターフェース２１１ａと第１のＰＣＩＥスイッチ・モジュール２１２ａとを含み、第１のＰＣＩＥスイッチ・モジュール２１２ａは少なくとも２つの第１のＰＣＩＥポート（同図には示されていない）を含む。スタンバイＰＣＩＥスイッチ・デバイス２１０ｂは通信インターフェース２１１ｂと第１のＰＣＩＥスイッチ・モジュール２１２ｂとを含み、第１のＰＣＩＥスイッチ・モジュール２１２ｂは少なくとも２つの第１のＰＣＩＥポート（同図には示されていない）を含む。アクティブＰＣＩＥスイッチ・デバイス２１０ａの通信インターフェース２１１ａとスタンバイＰＣＩＥスイッチ・デバイス２１０ｂの通信インターフェース２１１ｂは相互接続されている。

【0042】

具体的には、ＰＣＩＥエンドポイント２２０は第２のＰＣＩＥスイッチ・モジュール２２２を含み、第２のＰＣＩＥスイッチ・モジュール２２２は２つの第２のＰＣＩＥポート（同図には示されていない）を含み、一方の第２のＰＣＩＥポートはアクティブＰＣＩＥスイッチ・デバイス２１０ａの少なくとも２つの第１のＰＣＩＥポートのうちの一方の第１のＰＣＩＥポートに接続され、もう一方の第２のＰＣＩＥポートはスタンバイＰＣＩＥスイッチ・デバイス２１０ｂの少なくとも２つの第１のＰＣＩＥポートのうちの一方の第１のＰＣＩＥポートに接続されている。

【0043】

具体的には、ＨＯＳＴ２３０は２つの第３のＰＣＩＥポートを含み、一方の第３のＰＣＩＥポートはアクティブＰＣＩＥスイッチ・デバイス２１０ａの少なくとも２つの第１のＰＣＩＥポートのうちのもう一方の第１のＰＣＩＥポートに接続され、もう一方の第３のＰＣＩＥポートはスタンバイＰＣＩＥスイッチ・デバイス２１０ｂの少なくとも２つの第１のＰＣＩＥポートのうちのもう一方の第１のＰＣＩＥポートに接続されている。

【0044】

アクティブＰＣＩＥスイッチ・デバイス２１０ａの一方の第１のＰＣＩＥポートはＰＣＩＥバスを介してＨＯＳＴ２３０の一方の第３のＰＣＩＥポートに接続され、アクティブＰＣＩＥスイッチ・デバイス２１０ａのもう一方の第１のＰＣＩＥポートもＰＣＩＥバスを介してＰＣＩＥエンドポイント２２０の一方の第２のＰＣＩＥポートに接続され、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂの一方の第１のＰＣＩＥポートはＰＣＩＥバスを介してＨＯＳＴ２３０のもう一方の第３のＰＣＩＥポートに接続され、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂのもう一方の第１のＰＣＩＥポートもＰＣＩＥバスを介してＰＣＩＥエンドポイント２２０のもう一方の第２のＰＣＩＥポートに接続されている。図２では、ＨＯＳＴ２３０とＰＣＩＥスイッチ・デバイス２１０ａ及び２１０ｂとの間ならびにＰＣＩＥエンドポイント２２０とＰＣＩＥスイッチ・デバイス２１０ａ及び２１０ｂとの間の両方向矢印が付いた実線はＰＣＩＥバスを示している。

【0045】

さらに、アクティブＰＣＩＥスイッチ・デバイス２１０ａは第１の制御モジュール２１３ａをさらに含み、第１の制御モジュール２１３ａは通信インターフェース２１１ａ及び第１のＰＣＩＥスイッチ・モジュール２１２ａに接続され、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂは第１の制御モジュール２１３ｂをさらに含み、第１の制御モジュール２１３ｂは通信インターフェース２１１ｂ及び第１のＰＣＩＥスイッチ・モジュール２１２ｂに接続されている。第１の制御モジュール２１３ａ及び第２の制御モジュール２１３ｂはそれぞれ第１のＣＰＵ（Central Processing Unit、中央演算処理装置）を含む。スタンバイＰＣＩＥスイッチ・デバイス２１０ｂの第１のＣＰＵが、アクティブＰＣＩＥスイッチ・デバイス２１０ａのスイッチ・ネットワーク構成情報を取得し、アクティブＰＣＩＥスイッチ・デバイス２１０ａのものと同じスイッチ・ネットワーク構成情報採用して構成を実行するため、アクティブＰＣＩＥスイッチ・デバイス２１０ａの第１のＣＰＵは、アクティブＰＣＩＥスイッチ・デバイス２１０ａの通信インターフェース２１１ａ及びスタンバイＰＣＩＥスイッチ・デバイス２１０ｂの通信インターフェース２１１ｂを介してスタンバイＰＣＩＥスイッチ・デバイス２１０ｂの第１のＣＰＵと相互作用するように構成される。具体的には、スイッチ・ネットワーク構成情報は主にＰ２Ｐ（ＰＣＩ−ｔｏ−ＰＣＩ）ブリッジの構成情報を含む。

【0046】

さらに、ＰＣＩＥエンドポイント２２０は第２の制御モジュール２２１と処理モジュール２２３とをさらに含み、第２のＰＣＩＥスイッチ・モジュール２２２は第２の制御モジュール２２１及び処理モジュール２２３に接続され、処理モジュール２２３は一方の第２のＰＣＩＥポートを介して第２のＰＣＩＥスイッチ・モジュール２２２に接続されている。第２の制御モジュール２２１は、アクティブＰＣＩＥスイッチ・デバイス２１０ａに接続された第２のＰＣＩＥポートとスタンバイＰＣＩＥスイッチ・デバイス２１０ｂに接続された第２のＰＣＩＥポートが異なるＰＣＩＥスイッチ・パーティションに位置する場合に、アクティブＰＣＩＥスイッチ・デバイス２１０ａとスタンバイＰＣＩＥスイッチ・デバイス２１０ｂとのスイッチング前に、アクティブＰＣＩＥスイッチ・デバイス２１０ａに接続された第２のＰＣＩＥポートのポート構成情報を、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂに接続された第２のＰＣＩＥポートに対して同期させ、アクティブＰＣＩＥスイッチ・デバイス２１０ａとスタンバイＰＣＩＥスイッチ・デバイス２１０ｂとのスイッチング後に、処理モジュール２２３に接続された第２のＰＣＩＥポートを、スイッチング後のアクティブＰＣＩＥスイッチ・デバイス２１０ｂ（スイッチング前のスタンバイＰＣＩＥスイッチ・デバイス２１０ｂ）が位置するＰＣＩＥスイッチ・パーティションに追加するように構成された第２のＣＰＵを含む。アクティブＰＣＩＥスイッチ・デバイス２１０ａ及びスタンバイＰＣＩＥスイッチ・デバイス２１０ｂに接続された第２のＰＣＩＥポートはアップリンク・ポートであり、処理モジュール２２３に接続された第２のＰＣＩＥポートはダウンリンク・ポートであり、２つのアップリンク・ポートは異なるＰＣＩＥスイッチ・パーティションに位置し、すなわち、１つのＰＣＩＥスイッチ・パーティションは１つのアップリンク・ポートのみを有する。処理モジュール２２３は、ＧＰＵ（Graphic Processing Unit）、ＳＳＤ（Solid State Disk）、ＤＳＰ（Digital Signal Processing）、及び暗号化／解読ユニットを含むが、これらに限定されない。

【0047】

第２のＣＰＵは、システムが初期設定されたときに２つのＰＣＩＥスイッチ・パーティションを作成するようにさらに構成され、それぞれのＰＣＩＥスイッチ・パーティションは１つのアップリンク・ポートのみを有し、アップリンク・ポートはＰＣＩＥスイッチ・デバイス２１０ａ及び２１０ｂに接続された第２のＰＣＩＥポートである。アクティブＰＣＩＥスイッチ・デバイス２１０ａに接続された第２のＰＣＩＥポートが位置するパーティションはアクティブＰＣＩＥスイッチ・パーティションと呼ばれてもよく、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂに接続された第２のＰＣＩＥポートが位置するパーティションはスタンバイＰＣＩＥスイッチ・パーティションと呼ばれてもよい。この場合、第２のＣＰＵは、処理モジュール２２３に接続されたダウンリンク・ポートをアクティブＰＣＩＥスイッチ・パーティションに追加する。

【0048】

この場合、アクティブＰＣＩＥスイッチ・デバイス２１０ａとスタンバイＰＣＩＥスイッチ・デバイス２１０ｂとのアクティブ・スタンバイ・スイッチング後に、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂはスイッチング後のアクティブＰＣＩＥスイッチ・デバイスとして使用され、アクティブＰＣＩＥスイッチ・デバイス２１０ａはスイッチング後のスタンバイＰＣＩＥスイッチ・デバイスとして使用される。スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションはスイッチング後のアクティブＰＣＩＥスイッチ・パーティションと呼ばれ、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションはスイッチング後のスタンバイＰＣＩＥスイッチ・パーティションと呼ばれる。この場合、第２のＣＰＵは、処理モジュール２２３に接続されたダウンリンク・ポートをスイッチング後のアクティブＰＣＩＥスイッチ・パーティションに追加する。

【0049】

さらに、ＨＯＳＴ２３０は第３の制御モジュール２３１を含み、第３の制御モジュール２３１は、アクティブＰＣＩＥスイッチ・デバイス２１０ａとスタンバイＰＣＩＥスイッチ・デバイス２１０ｂとのスイッチング後に、スイッチング後のアクティブＰＣＩＥスイッチ・デバイス２１０ｂに接続された第３のＰＣＩＥポートを開放し、スイッチング前のアクティブＰＣＩＥスイッチ・デバイス２１０ａに接続された第３のＰＣＩＥポートのポート構成情報を採用してスイッチング後のアクティブＰＣＩＥスイッチ・デバイス２１０ｂに接続された第３のＰＣＩＥポートを構成し、同時に、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイス２１０ａに接続された第３のＰＣＩＥポートを使用不可にするように構成された第３のＣＰＵを含む。

【0050】

第３のＣＰＵは、システムが初期設定されたときにＰＣＩＥシステム全体を構成するようにさらに構成され、これは、ＨＯＳＴ２３０自体の第３のＰＣＩＥポート、ＰＣＩＥスイッチ・デバイス２１０ａ及び２１０ｂ、ならびにＰＣＩＥエンドポイント２２０を構成することを含む。

【0051】

具体的には、通信インターフェース２１１ａ及び２１１ｂは、ＦＥ（Fast Ethernet（登録商標）、ファスト・イーサネット（登録商標））インターフェース又はＧＥ（Gigabit Ethernet（登録商標）、ギガビット・イーサネット（登録商標））インターフェースを含むが、これらに限定されない。

【0052】

好ましくは、アクティブＰＣＩＥスイッチ・デバイス２１０ａはアクティブ・スタンバイ・インターロック・モジュール２１４ａをさらに含み、アクティブ・スタンバイ・インターロック・モジュール２１４ａは第１の制御モジュール２１３ａに接続され、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂはアクティブ・スタンバイ・インターロック・モジュール２１４ｂをさらに含み、アクティブ・スタンバイ・インターロック・モジュール２１４ｂは第１の制御モジュール２１３ｂに接続されている。図２に点線で示されているように、アクティブＰＣＩＥスイッチ・デバイス２１０ａのアクティブ・スタンバイ・インターロック・モジュール２１４ａとスタンバイＰＣＩＥスイッチ・デバイス２１０ｂのアクティブ・スタンバイ・インターロック・モジュール２１４ｂは相互接続されている。アクティブ・スタンバイ・インターロック・モジュール２１４ａ及び２１４ｂは、ハードウェア回路を採用することにより実現されてもよい。

【0053】

具体的には、アクティブ・スタンバイ・インターロック・モジュール２１４ａは、アクティブＰＣＩＥスイッチ・デバイス２１０ａの第１の制御モジュール２１３ａの制御命令に応じて、アクティブＰＣＩＥスイッチ・デバイス２１０ａのアクティブ・スタンバイ・スイッチングを実行し、アクティブ・スタンバイ・スイッチングを実行したことをスタンバイＰＣＩＥスイッチ・デバイス２１０ｂに通知するように構成されている。スタンバイＰＣＩＥスイッチ・デバイス２１０ｂのアクティブ・スタンバイ・インターロック・モジュール２１４ｂは、アクティブＰＣＩＥスイッチ・デバイス２１０ａのアクティブ・スタンバイ・インターロック・モジュール２１４ａと相互作用して、アクティブＰＣＩＥスイッチ・デバイス２１０ａのアクティブ・スタンバイ状態を取得し、アクティブＰＣＩＥスイッチ・デバイス２１０ａのアクティブ・スタンバイ状態が変化すると、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂのアクティブ・スタンバイ・スイッチングが実行される。アクティブＰＣＩＥスイッチ・デバイス２１０ａとスタンバイＰＣＩＥスイッチ・デバイス２１０ｂがアクティブ・スタンバイ・スイッチングを実行した後、アクティブ・スタンバイ・インターロック・モジュール２１４ａ及び２１４ｂは、スイッチング後の２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態をＨＯＳＴ２３０及びＰＣＩＥエンドポイント２２０に送信する。

【0054】

好ましくは、アクティブＰＣＩＥスイッチ・デバイス２１０ａ及びスタンバイＰＣＩＥスイッチ・デバイス２１０ｂはそれぞれ障害検出モジュールをさらに含み、アクティブＰＣＩＥスイッチ・デバイス２１０ａの障害検出モジュールは、アクティブＰＣＩＥスイッチ・デバイス２１０ａに接続されたＰＣＩＥリンクに障害が存在するかどうかならびにアクティブＰＣＩＥスイッチ・デバイス２１０ａが故障しているかどうかを検出するように構成され、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂの障害検出モジュールは、スタンバイＰＣＩＥスイッチ・デバイス２１０ｂに接続されたＰＣＩＥリンクに障害が存在するかどうかならびにスタンバイＰＣＩＥスイッチ・デバイス２１０ｂが故障しているかどうかを検出するように構成されている。アクティブＰＣＩＥスイッチ・デバイス２１０ａの一方の第１のＰＣＩＥポートに接続されたＰＣＩＥリンク又はアクティブＰＣＩＥスイッチ・デバイス２１０ａが故障していることをアクティブＰＣＩＥスイッチ・デバイス２１０ａの障害検出モジュールが検出した場合、アクティブＰＣＩＥスイッチ・デバイス２１０ａの第１の制御モジュール２１３ａは制御命令を送信し、その制御命令は、２つのＰＣＩＥスイッチ・デバイス２１０ａ及び２１０ｂのアクティブ・スタンバイ・スイッチングを実行するようアクティブ・スタンバイ・インターロック・モジュール２１４ａ及び２１４ｂに指示するために使用される。

【0055】

具体的には、ある種の特定の実現例では、ＨＯＳＴ２３０及びＰＣＩＥエンドポイント２２０はブレード・サーバのブレードでもよく（たとえば、ＨＯＳＴ２３０はサーバ・ブレードを含んでもよいが、これに限定されず、ＰＣＩＥエンドポイント２２０はハードウェア・アクセラレータ・ブレードを含んでもよいが、これに限定されない）、ＰＣＩＥスイッチ・デバイス２１０はＰＣＩＥスイッチ・ファブリック・ユニットでもよく、他の種類の特定の実現例では、ＨＯＳＴ２３０及びＰＣＩＥエンドポイント２２０はラック・サーバでもよく、ＰＣＩＥスイッチ・デバイス２１０はＰＣＩＥスイッチでもよい。

【0056】

【0057】

同時に、ホストは、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報を採用してスイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを構成し、したがって、ホストは、システム全体を走査するためにリセットし再始動する必要はない。

【0058】

加えて、ＰＣＩＥエンドポイントの処理モジュールに接続された第２のＰＣＩＥポートは常に、アクティブＰＣＩＥスイッチ・デバイスに現在接続されている第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティション、すなわち、アクティブＰＣＩＥスイッチ・パーティションのみに位置し、したがって、走査時に、ホストは常に１つのＰＣＩＥエンドポイントのみを確認し、それにより同じＰＣＩＥエンドポイントが２回走査されるのを回避し、また、ＰＣＩＥスイッチ・デバイスに接続された２つの第２のＰＣＩＥポートの構成は完全に同じであり、したがって、スイッチングは非常に短い時間で完了することができる。すなわち、一方のＰＣＩＥスイッチ・デバイスが故障している場合、それはもう一方のＰＣＩＥスイッチ・デバイスに直接スイッチングすることができる。スイッチング前後のシステム構成は完全に同じであり、したがって、システムの動作はまったく影響されず、それによりシステムの信頼性が大幅に改善される。

【0059】

加えて、本発明のこの実施形態では、障害検出を実行するために障害検出モジュールが採用され、自動スイッチングを実行するためにアクティブ・スタンバイ・インターロック・モジュールが採用され、それによりシステムの信頼性がさらに改善される。
実施形態３
本発明の一実施形態は、ＰＣＩＥスイッチ・デバイスを提供し、これは実施形態１又は２によって提供されたＰＣＩＥスイッチベースのサーバ・システムに適用可能である。図３に示されているように、ＰＣＩＥスイッチ・デバイスは、第１のＰＣＩＥスイッチ・モジュール３１２と、他のＰＣＩＥスイッチ・デバイスに接続するように構成された通信インターフェース３１１とを含み、第１のＰＣＩＥスイッチ・モジュール３１２は少なくとも２つの第１のＰＣＩＥポートを含む。第１のＰＣＩＥポートは、ＨＯＳＴ及びＰＣＩＥエンドポイントに接続するように構成されている。ＰＣＩＥスイッチ・デバイスと他のＰＣＩＥスイッチ・デバイスのうちの一方はアクティブＰＣＩＥスイッチ・デバイスであり、もう一方はスタンバイＰＣＩＥスイッチ・デバイスである。

【0060】

ＰＣＩＥスイッチ・デバイスがアクティブＰＣＩＥスイッチ・デバイスとして使用され、他のＰＣＩＥスイッチ・デバイスがスタンバイＰＣＩＥスイッチ・デバイスとして使用されるときに、ＰＣＩＥスイッチ・デバイスは通信インターフェースを介してアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報を他のＰＣＩＥスイッチ・デバイスに転送し、ＰＣＩＥスイッチ・デバイスがスタンバイＰＣＩＥスイッチ・デバイスとして使用され、他のＰＣＩＥスイッチ・デバイスがアクティブＰＣＩＥスイッチ・デバイスとして使用されるときに、ＰＣＩＥスイッチ・デバイスは通信インターフェースを介してアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報を取得する。

【0061】

好ましくは、ＰＣＩＥスイッチ・デバイスは第１の制御モジュール３１３をさらに含み、第１の制御モジュール３１３は、第１のＰＣＩＥスイッチ・モジュール３１２及び通信インターフェース３１１に接続されている。第１の制御モジュール３１３は第１のＣＰＵを含み、スタンバイＰＣＩＥスイッチ・デバイスがアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報を取得するため、第１のＣＰＵは、通信インターフェース３１１を介して他のＰＣＩＥスイッチ・デバイスの第１の中央演算処理装置と相互作用するように構成される。

【0062】

好ましくは、アクティブ及びスタンバイＰＣＩＥスイッチ・デバイスのスイッチングは、ＰＣＩＥエンドポイントがアクティブＰＣＩＥスイッチ・デバイスと通信する過程において行われるものと想定され、スイッチ・ネットワーク構成情報は、ＰＣＩＥエンドポイントに関連する情報をさらに含んでもよい。具体的には、ＰＣＩＥエンドポイントのＩＤ及びアドレスなどの情報が含まれてもよい。ＰＣＩＥエンドポイントの一方の第２のＰＣＩＥポートはＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続され、もう一方の第２のＰＣＩＥポートは他のＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続されている。

【0063】

さらに、ＰＣＩＥスイッチ・デバイスはアクティブ・スタンバイ・インターロック・モジュール３１４をさらに含み、アクティブ・スタンバイ・インターロック・モジュール３１４は、第１の制御モジュール３１３、ＨＯＳＴ、及びＰＣＩＥエンドポイントに接続されている。ＰＣＩＥスイッチ・デバイスがアクティブＰＣＩＥスイッチ・デバイスであるときに、アクティブ・スタンバイ・インターロック・モジュール３１４は、第１の制御モジュール３１３の制御命令に応じてアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を第１の制御モジュール３１３、ＨＯＳＴ、及びＰＣＩＥエンドポイントに送信するように構成されている。ＰＣＩＥスイッチ・デバイスがスタンバイＰＣＩＥスイッチ・デバイスであるときに、アクティブ・スタンバイ・インターロック・モジュール３１４は、アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールと相互作用することによりアクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得し、アクティブＰＣＩＥスイッチ・デバイスの取得したアクティブ・スタンバイ状態に応じてアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態をＰＣＩＥスイッチ・デバイスの第１の制御モジュール３１３、ＨＯＳＴ、及びＰＣＩＥエンドポイントに送信するように構成されている。アクティブ・スタンバイ・インターロック・モジュール３１４は、ハードウェア回路を採用することにより実現されてもよい。

【0064】

好ましくは、ＰＣＩＥスイッチ・デバイスは障害検出モジュール３１５をさらに含み、障害検出モジュール３１５は、第１の制御モジュール３１３に接続され、一方の第１のＰＣＩＥポートに接続されたＰＣＩＥリンクに障害が存在するかどうかならびにＰＣＩＥスイッチ・デバイスが故障しているかどうかを検出するように構成されている。ＰＣＩＥスイッチ・デバイスが故障しているかどうかは、キー・レジスタ（key register）情報に応じて判断されてもよい。アクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続されたＰＣＩＥリンク又はアクティブＰＣＩＥスイッチ・デバイスが故障していることをアクティブＰＣＩＥスイッチ・デバイスの障害検出モジュール３１５が検出した場合、第１の制御モジュール３１３は制御命令を送信し、その制御命令は、２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・スイッチングを実行するようアクティブＰＣＩＥスイッチ・デバイス及びスタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュール３１４に指示するために使用される。

【0065】

本発明のこの実施形態では、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスが配置され、相互接続された通信インターフェースが２つのＰＣＩＥスイッチ・デバイス上に配置されており、その結果、アクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報は通信インターフェースを介してスタンバイＰＣＩＥスイッチ・デバイスに転送することができる。アクティブＰＣＩＥスイッチ・デバイスで障害が発生した場合、スタンバイＰＣＩＥスイッチ・デバイスはアクティブＰＣＩＥスイッチ・デバイスのものと同じスイッチ・ネットワーク構成情報を採用して構成を実行し、それによりシステムの信頼性を改善することができる。加えて、本発明のこの実施形態では、障害検出を実行するために障害検出モジュールが採用され、自動スイッチングを実行するためにアクティブ・スタンバイ・インターロック・モジュールが採用され、それによりシステムの信頼性がさらに改善される。
実施形態４
本発明の一実施形態は、ホスト（ＨＯＳＴ）を提供し、これは実施形態２によって提供されたＰＣＩＥスイッチベースのサーバ・システムに適用可能である。図４に示されているように、ＨＯＳＴは２つの第３のＰＣＩＥポート４３１を含み、一方の第３のＰＣＩＥポート４３１はアクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成され、もう一方の第３のＰＣＩＥポート４３１はスタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成されている。

【0066】

さらに、ＨＯＳＴは第３の制御モジュール４３２をさらに含み、第３の制御モジュール４３２は、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを開放し、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報を採用してスイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを構成し、同時に、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを使用不可にするように構成された第３のＣＰＵを含む。

【0067】

第３のＣＰＵは、システムが初期設定されたときにＰＣＩＥシステム全体を構成するようにさらに構成され、これは、ＨＯＳＴ自体の第３のＰＣＩＥポート、ＰＣＩＥスイッチ・デバイス、及びＰＣＩＥエンドポイントを構成することを含む。

【0068】

本発明のこの実施形態では、ホストは、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報を採用してスイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを構成し、したがって、ホストは、システム全体を走査するためにリセットし再始動する必要はない。
実施形態５
本発明の一実施形態は、ＰＣＩＥＥｎｄｐｏｉｎｔ（ＰＣＩＥエンドポイント）を提供し、これは実施形態１又は２によって提供されたＰＣＩＥスイッチベースのサーバ・システムに適用可能である。図５に示されているように、ＰＣＩＥエンドポイントは第２のＰＣＩＥスイッチ・モジュール５２２を含み、第２のＰＣＩＥスイッチ・モジュール５２２は２つの第２のＰＣＩＥポートを含み、一方の第２のＰＣＩＥポートはアクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成され、もう一方の第２のＰＣＩＥポートはスタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成されている。

【0069】

さらに、ＰＣＩＥエンドポイントは第２の制御モジュール５２１と処理モジュール５２３とをさらに含み、第２のＰＣＩＥスイッチ・モジュール５２２は第２の制御モジュール５２１及び処理モジュール５２３に接続され、処理モジュール５２３は一方の第２のＰＣＩＥポートを介して第２のＰＣＩＥスイッチ・モジュール５２２に接続されている。

【0070】

第２の制御モジュール５２１は、アクティブＰＣＩＥスイッチ・デバイス及びスタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートがアップリンク・ポートであり、処理モジュール５２３に接続された第２のＰＣＩＥポートがダウンリンク・ポートであり、２つのアップリンク・ポートが異なるＰＣＩＥスイッチ・パーティションに位置し、すなわち、１つのＰＣＩＥスイッチ・パーティションが１つのアップリンク・ポートのみを有する場合に、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング前に、アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートのポート構成情報を、スタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートに対して同期させ、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、処理モジュール５２３に接続された第２のＰＣＩＥポートを、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティションに追加するように構成された第２のＣＰＵを含む。処理モジュール５２３は、ＧＰＵ、ＳＳＤ、ＤＳＰ、及び暗号化／解読ユニットを含むが、これらに限定されない。

【0071】

第２のＣＰＵは、システムが初期設定されたときに２つのＰＣＩＥスイッチ・パーティションを作成するようにさらに構成され、それぞれのＰＣＩＥスイッチ・パーティションは１つのアップリンク・ポートのみを有し、すなわち、ＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートを有する。アクティブＰＣＩＥスイッチ・デバイスに接続された一方の第２のＰＣＩＥポートが位置するパーティションはアクティブＰＣＩＥスイッチ・パーティションと呼ばれてもよく、スタンバイＰＣＩＥスイッチ・デバイスに接続されたもう一方の第２のＰＣＩＥポートが位置するパーティションはスタンバイＰＣＩＥスイッチ・パーティションと呼ばれてもよい。この場合、処理モジュール５２３に接続されたダウンリンク・ポートがアクティブＰＣＩＥスイッチ・パーティションに追加される。

【0072】

この場合、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、スタンバイＰＣＩＥスイッチ・デバイスはスイッチング後のアクティブＰＣＩＥスイッチ・デバイスとして使用され、アクティブＰＣＩＥスイッチ・デバイスはスイッチング後のスタンバイＰＣＩＥスイッチ・デバイスとして使用される。スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションはスイッチング後のアクティブＰＣＩＥスイッチ・パーティションと呼ばれ、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションはスイッチング後のスタンバイＰＣＩＥスイッチ・パーティションと呼ばれる。この場合、処理モジュール５２３に接続されたダウンリンク・ポートがスイッチング後のアクティブＰＣＩＥスイッチ・パーティションに追加される。

【0073】

本発明のこの実施形態では、ＰＣＩＥエンドポイントの処理モジュールに接続された第２のＰＣＩＥポートは常に、アクティブＰＣＩＥスイッチ・デバイスに現在接続されている第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティションのみに位置し、したがって、走査時に、ホストは常に１つのＰＣＩＥエンドポイントのみを確認し、それにより同じＰＣＩＥエンドポイントが２回走査されるのを回避し、また、ＰＣＩＥスイッチ・デバイスに接続された２つの第２のＰＣＩＥポートの構成は完全に同じであり、したがって、スイッチングは非常に短い時間で完了することができる。
実施形態６
本発明の一実施形態は、ＰＣＩＥスイッチベースのスイッチング方法を提供し、これは実施形態１又は２によって提供されたＰＣＩＥスイッチベースのサーバ・システムに適用可能であり、この方法は、
スタンバイＰＣＩＥスイッチ・デバイスがスイッチ・ネットワーク構成情報を採用してスタンバイＰＣＩＥスイッチ・デバイスを構成するため、アクティブＰＣＩＥスイッチ・デバイスにより、アクティブＰＣＩＥスイッチ・デバイスの通信インターフェースを介してアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報をスタンバイＰＣＩＥスイッチ・デバイスに転送すること
を含む。

【0074】

好ましくは、スタンバイＰＣＩＥスイッチ・デバイスの通信インターフェースは、ファスト・イーサネット（登録商標）・インターフェース又はギガビット・イーサネット（登録商標）・インターフェースでもよい。アクティブＰＣＩＥスイッチ・デバイスの通信インターフェースも、ファスト・イーサネット（登録商標）・インターフェース又はギガビット・イーサネット（登録商標）・インターフェースでもよい。

【0075】

好ましくは、アクティブ及びスタンバイＰＣＩＥスイッチ・デバイスのスイッチングは、ＰＣＩＥエンドポイントがアクティブＰＣＩＥスイッチ・デバイスと通信する過程において行われるものと想定され、スイッチ・ネットワーク構成情報は、ＰＣＩＥエンドポイントに関連する情報をさらに含んでもよい。具体的には、ＰＣＩＥエンドポイントのＩＤ及びアドレスなどの情報が含まれてもよい。ＰＣＩＥエンドポイントの一方の第２のＰＣＩＥポートはアクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続され、もう一方の第２のＰＣＩＥポートはスタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続されている。

【0076】

図６に関連して、以下に詳細な説明を示す。

【0077】

ステップ６０１：アクティブ及びスタンバイＰＣＩＥスイッチ・デバイスがアクティブ・スタンバイ・スイッチングを実行する前に、スタンバイＰＣＩＥスイッチ・デバイスは、スタンバイＰＣＩＥスイッチ・デバイスの通信インターフェースを介してアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報を取得し、取得したスイッチ・ネットワーク構成情報を採用してスタンバイＰＣＩＥスイッチ・デバイスを構成する。具体的には、アクティブＰＣＩＥスイッチ・デバイスのものと同じ構成が実行されてもよく、ＰＣＩＥエンドポイントは、アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートのポート構成情報を、スタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートに対して同期させる。

【0078】

ステップ６０２：アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートとスタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが異なるＰＣＩＥスイッチ・パーティションに位置する場合に、アクティブ及びスタンバイＰＣＩＥスイッチ・デバイスがアクティブ・スタンバイ・スイッチングを実行した後に、ＰＣＩＥエンドポイントは、アクティブ及びスタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得し、ＰＣＩＥエンドポイントの処理モジュールに接続された第２のＰＣＩＥポートを、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティションに追加する。

【0079】

アクティブＰＣＩＥスイッチ・デバイス及びスタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートはアップリンク・ポートであり、処理モジュールに接続された第２のＰＣＩＥポートはダウンリンク・ポートであり、２つのアップリンク・ポートは異なるＰＣＩＥスイッチ・パーティションに位置し、１つのＰＣＩＥスイッチ・パーティションは１つのアップリンク・ポートのみを有する。

【0080】

好ましくは、この方法は、ホストが２つの第３のＰＣＩＥポートを含み、一方の第３のＰＣＩＥポートがアクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続され、もう一方の第３のＰＣＩＥポートがスタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続される場合に、ホストにより、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを開放し、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報を採用してスイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを構成し、同時に、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを使用不可にすることをさらに含む。

【0081】

好ましくは、この方法は、アクティブＰＣＩＥスイッチ・デバイスの障害検出モジュールにより、アクティブＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンクに障害が存在するかどうかならびにアクティブＰＣＩＥスイッチ・デバイスに障害が存在するかどうかを検出することと、アクティブＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンクに障害が存在するか又はアクティブＰＣＩＥスイッチ・デバイスに障害が存在する場合に、アクティブＰＣＩＥスイッチ・デバイス及びスタンバイＰＣＩＥスイッチ・デバイスについてアクティブ・スタンバイ・スイッチングを実行することをさらに含む。

【0082】

好ましくは、この方法は、アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールにより、アクティブＰＣＩＥスイッチ・デバイスの第１の制御モジュールの制御命令に応じてアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態をデバイスの第１の制御モジュール、ホスト又はＰＣＩＥエンドポイント、及びスタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールに送信することをさらに含む。

【0083】

好ましくは、この方法は、スタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールにより、アクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールと相互作用することによりアクティブＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得し、アクティブＰＣＩＥスイッチ・デバイスの取得したアクティブ・スタンバイ状態に応じてスタンバイＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・スイッチングを実行し、スイッチング後のＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態をスタンバイＰＣＩＥスイッチ・デバイスの第１の制御モジュール、ホスト、及びＰＣＩＥエンドポイントに送信することをさらに含む。

【0084】

【0085】

ステップ７０１：システムは電源を投入し始動する。

【0086】

システムが電源を投入し始動した後、２つのＰＣＩＥスイッチ・デバイスが初期設定され始める。

【0087】

具体的には、ＰＣＩＥスイッチ・デバイスの初期設定は以下の動作を含む。

【0088】

ＰＣＩＥスイッチ・デバイスの第１の制御モジュールは、ＰＣＩＥスイッチ・ネットワークのアップリンク／ダウンリンク・ポート及びパーティションを構成するなど、事前設定されたシステム構成に応じてＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥスイッチ・モジュールを初期設定するが、これは従来技術であり、ここでは詳細に説明しない。

【0089】

ステップ７０２：２つのＰＣＩＥスイッチ・デバイスは２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を決定し、一方はアクティブＰＣＩＥスイッチ・デバイスとして使用され、もう一方はスタンバイＰＣＩＥスイッチ・デバイスとして使用される。

【0090】

さらに、２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態は、ＰＣＩＥスイッチ・デバイスの開始シーケンス及びデバイス状態（たとえば、キー・チップ（key chip）・セルフチェック）などに応じて決定されてもよい。

【0091】

特定の実現例では、これは２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・インターロック・モジュールを介して実現されてもよい。

【0092】

ステップ７０３：ＰＣＩＥエンドポイントは、２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得し、２つのＰＣＩＥスイッチ・パーティションを作成し、一方のＰＣＩＥスイッチ・パーティションは１つのアップリンク・ポート（ＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートはアップリンク・ポートである）を含み、１つ又は複数のダウンリンク・ポート（ＰＣＩＥエンドポイントの処理モジュールに接続された第２のＰＣＩＥポートはダウンリンク・ポートである）を、アクティブＰＣＩＥスイッチ・デバイスに接続されたアップリンク・ポートが位置するＰＣＩＥスイッチ・パーティションに追加する。ＰＣＩＥエンドポイントは第２のＰＣＩＥスイッチ・モジュールを含み、第２のＰＣＩＥスイッチ・モジュールは２つの第２のＰＣＩＥポートを含み、一方の第２のＰＣＩＥポートはアクティブＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成され、もう一方の第２のＰＣＩＥポートはスタンバイＰＣＩＥスイッチ・デバイスの第１のＰＣＩＥポートに接続するように構成される。

【0093】

具体的には、ＰＣＩＥエンドポイントの処理モジュールは、ＧＰＵ、ＳＳＤ、ＤＳＰ、及び暗号化／解読ユニットを含むが、これらに限定されない。

【0094】

この実施形態では、アップリンク・ポートとして設定された第２のＰＣＩＥインターフェースはアップリンクの第２のＰＣＩＥポートと呼ばれ、ダウンリンク・ポートとして設定された第２のＰＣＩＥインターフェースはダウンリンクの第２のＰＣＩＥポートと呼ばれる。

【0095】

アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチングの前に、アクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションはアクティブＰＣＩＥスイッチ・パーティションと呼ばれてもよく、スタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションはスタンバイＰＣＩＥスイッチ・パーティションと呼ばれてもよい。この場合、処理モジュールに接続されたダウンリンクの第２のＰＣＩＥポートはアクティブＰＣＩＥスイッチ・パーティションに追加される。

【0096】

具体的には、ＰＣＩＥエンドポイントは、アクティブ・スタンバイ・インターロック・モジュールを介して２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得する。

【0097】

ステップ７０４：ＨＯＳＴは、２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得し、そのアクティブ・スタンバイ状態に応じて、２つのＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを個別に設定する。ＨＯＳＴは２つの第３のＰＣＩＥポートを含み、一方の第３のＰＣＩＥポートはアクティブＰＣＩＥスイッチ・デバイスの一方の第１のＰＣＩＥポートに接続するように構成され、もう一方の第３のＰＣＩＥポートはスタンバイＰＣＩＥスイッチ・デバイスのもう一方の第１のＰＣＩＥポートに接続するように構成される。

【0098】

同様に、ＨＯＳＴは、アクティブ・スタンバイ・インターロック・モジュールを介して２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を取得してもよい。

【0099】

具体的には、このステップは、アクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを開放し、同時に、スタンバイＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを使用不可にすることを含む。次に、ＨＯＳＴはシステム全体を構成するが、これは、ＨＯＳＴ自体の第３のＰＣＩＥポート、ＰＣＩＥスイッチ・デバイス、及びＰＣＩＥエンドポイントを構成することを含む。

【0100】

具体的には、ＨＯＳＴは、アクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報をメモリに保管する。

【0101】

ステップ７０４の実行が完了した後、システムは正常に動作し始める。

【0102】

ステップ７０５：アクティブＰＣＩＥスイッチ・デバイスはアクティブＰＣＩＥスイッチ・デバイスのスイッチ・ネットワーク構成情報をスタンバイＰＣＩＥスイッチ・デバイスに送信し、スタンバイＰＣＩＥスイッチ・デバイスは取得したスイッチ・ネットワーク構成情報を採用してアクティブＰＣＩＥスイッチ・デバイスのものと同じ構成を実行する。

【0103】

具体的には、スイッチ・ネットワーク構成情報は、２つのＰＣＩＥスイッチ・デバイス間の通信リンクを介して送信されてもよい。

【0104】

好ましくは、スイッチ・ネットワーク構成情報は定期的な時間に送信されてもよい。

【0105】

ステップ７０６：ＰＣＩＥエンドポイントは、アクティブＰＣＩＥスイッチ・デバイスに接続されたアップリンクの第２のＰＣＩＥポートの構成情報を、スタンバイＰＣＩＥスイッチ・デバイスに接続されたアップリンクの第２のＰＣＩＥポートに対して同期させる。

【0106】

具体的には、この同期は、ここでは、アクティブ・スタンバイ・スイッチングが実行されたときに、スタンバイＰＣＩＥスイッチ・デバイスのアップリンクの第２のＰＣＩＥポートの構成情報がアクティブＰＣＩＥスイッチ・デバイスに接続されたアップリンクの第２のＰＣＩＥポートのものと同じであることを保証するために、アクティブＰＣＩＥスイッチ・デバイスに接続されたアップリンクの第２のＰＣＩＥポートの構成情報を定期的に採用してスタンバイＰＣＩＥスイッチ・デバイスのアップリンクの第２のＰＣＩＥポートを構成することを指す。

【0107】

ステップ７０７：アクティブＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンク又はアクティブＰＣＩＥスイッチ・デバイスに障害が存在するかどうかを検出する。具体的には、アクティブＰＣＩＥスイッチ・デバイスとホストとの間のＰＣＩＥリンクに障害が存在するかどうか、アクティブＰＣＩＥスイッチ・デバイスとＰＣＩＥエンドポイントとの間のＰＣＩＥリンクに障害が存在するかどうか、ならびにアクティブＰＣＩＥスイッチ・デバイスに障害が存在するかどうかが検出される。

【0108】

具体的には、ＰＣＩＥスイッチ・デバイスが故障しているかどうかは、キー・レジスタ情報に応じて判断されてもよい。

【0109】

システムが正常に動作している場合、ステップ７０５、ステップ７０６、及びステップ７０７の実行にはいかなる順序もないことに留意されたい。これらのステップは同時に実行されてもよく、事前設定されたシーケンスに応じて順次実行されてもよい。システムが正常に動作する過程において、ステップ７０５、ステップ７０６、及びステップ７０７は複数回実行される。

【0110】

ステップ７０８：アクティブＰＣＩＥスイッチ・デバイスに接続されたＰＣＩＥリンク又はアクティブＰＣＩＥスイッチ・デバイスが故障していることが検出されたときに、アクティブ及びスタンバイＰＣＩＥスイッチ・デバイスのスイッチングを実行する。

【0111】

すなわち、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスはスイッチング後のスタンバイＰＣＩＥスイッチ・デバイスになり、スイッチング前のスタンバイＰＣＩＥスイッチ・デバイスはスイッチング後のアクティブＰＣＩＥスイッチ・デバイスになる。

【0112】

具体的には、このステップは、ＰＣＩＥスイッチ・デバイスの第１の制御モジュールによりアクティブ・スタンバイ・インターロック・モジュールを制御することによって実現されてもよい。

【0113】

ステップ７０９：２つのＰＣＩＥスイッチ・デバイスは２つのＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ状態を決定する。

【0114】

具体的には、このステップもアクティブ・スタンバイ・インターロック・モジュールを介して実現される。

【0115】

ステップ７１０：ＰＣＩＥエンドポイントは、ダウンリンクの第２のＰＣＩＥポートを、スイッチング後のアクティブ・スイッチ・デバイスに接続されたアップリンクの第２のＰＣＩＥポートが位置するＰＣＩＥスイッチ・パーティションにシフトする。

【0116】

具体的には、アクティブＰＣＩＥスイッチ・デバイスとスタンバイＰＣＩＥスイッチ・デバイスとのアクティブ・スタンバイ・スイッチング後に、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションはスイッチング後のアクティブＰＣＩＥスイッチ・パーティションと呼ばれ、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第２のＰＣＩＥポートが位置するパーティションはスイッチング後のスタンバイＰＣＩＥスイッチ・パーティションと呼ばれる。この場合、処理モジュールに接続されたダウンリンクの第２のＰＣＩＥポートはスイッチング後のアクティブＰＣＩＥスイッチ・パーティションに追加される。

【0117】

ステップ７１１：ＨＯＳＴは、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを開放し、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報を採用してスイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを構成し、同時に、スイッチング後のスタンバイＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを使用不可にする。

【0118】

具体的には、スイッチング前のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートのポート構成情報であって、ステップ７０４でメモリに保管されたものを使用して、スイッチング後のアクティブＰＣＩＥスイッチ・デバイスに接続された第３のＰＣＩＥポートを構成してもよい。

【0119】

上記のステップ７１０及び７１１の実行にはいかなる順序もなく、これらは同時に実行されてもよく、事前設定されたシーケンスに応じて順次実行されてもよい。

【0120】

【0121】

【0122】

【0123】

上記の実施形態によって提供されるサーバ・システムがＰＣＩＥスイッチ・デバイスのアクティブ・スタンバイ・スイッチングを実行する場合に、上記の機能モジュールの分割についてのみ、例を挙げて説明していることに留意されたい。実際の適用例では、上記の機能は必要に応じて完了するために異なる機能モジュールに割り振られてもよい。すなわち、上記で記載した機能の全部又は一部を完了するために、１つの装置の内部構造が異なる機能モジュールに分割される。加えて、上記の実施形態によって提供されるサーバ・システムとスイッチング方法の実施形態は同じ概念に属し、特定の実現過程のために、方法の実施形態を参照してもよく、詳細についてはここでは繰り返して説明しない。

【0124】

本発明の上記の諸実施形態の一連番号は、単に説明のためのものであり、諸実施形態の優先度を示すものではない。

【0125】

当業者であれば、上記の諸実施形態のステップの全部又は一部がハードウェアによって実現されてもよく、関連するハードウェアに指示するプログラムによって実現されてもよいことも理解できるであろう。そのプログラムはコンピュータ可読記憶媒体に保管されてもよい。その記憶媒体は、読み取り専用メモリ、磁気ディスク、又は光ディスクなどでもよい。

【0126】

上記の説明は、単に本発明の模範的な諸実施形態に過ぎず、本発明を限定するためのものではない。本発明の精神及び原理の範囲内でなされた変更、同等の置換、又は改良はいずれも本発明の保護範囲に入るものとする。

【図1】