特許 5796692 ＥＳＤ保護デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5796692

(24)【登録日】2015年8月28日

(45)【発行日】2015年10月21日

(54)【発明の名称】ＥＳＤ保護デバイス

(51)【国際特許分類】

   H01L 21/329 20060101AFI20151001BHJP

   H01L 29/866 20060101ALI20151001BHJP

   H01L 29/861 20060101ALI20151001BHJP

   H01L 29/868 20060101ALI20151001BHJP

   H01L 21/822 20060101ALI20151001BHJP

   H01L 27/04 20060101ALI20151001BHJP

【ＦＩ】

   H01L29/90 D

   H01L29/91 K

   H01L27/04 H

【請求項の数】3

【全頁数】13

(21)【出願番号】特願2015-502920(P2015-502920)

(86)(22)【出願日】2014年2月25日

(86)【国際出願番号】JP2014054404

(87)【国際公開番号】WO2014132937

(87)【国際公開日】20140904

【審査請求日】2015年4月30日

(31)【優先権主張番号】特願2013-39379(P2013-39379)

(32)【優先日】2013年2月28日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2013-79978(P2013-79978)

(32)【優先日】2013年4月5日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2013-79960(P2013-79960)

(32)【優先日】2013年4月5日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2013-97494(P2013-97494)

(32)【優先日】2013年5月7日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2013-115676(P2013-115676)

(32)【優先日】2013年5月31日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2013-126659(P2013-126659)

(32)【優先日】2013年6月17日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2013-149004(P2013-149004)

(32)【優先日】2013年7月18日

(33)【優先権主張国】JP

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110000970

【氏名又は名称】特許業務法人 楓国際特許事務所

(72)【発明者】

【氏名】加藤 登

(72)【発明者】

【氏名】中磯 俊幸

【審査官】 須原 宏光

(56)【参考文献】

【文献】 特開平５−２１８４５９（ＪＰ，Ａ）

【文献】 特表２０１０−５１０６６２（ＪＰ，Ａ）

【文献】 特表２０１０−５１２００３（ＪＰ，Ａ）

【文献】 特開平４−１７３７５（ＪＰ，Ａ）

【文献】 国際公開第２０１２／０２３３９４（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６６

Ｈ０１Ｌ ２９／８６８

(57)【特許請求の範囲】

【請求項1】

半導体基板に形成されたツェナーダイオードと、
前記半導体基板に形成され、第１のダイオードおよび第２のダイオードが順方向を揃えて直列接続され、かつ、前記ツェナーダイオードと順方向を揃えて並列接続された第１回路と、
前記半導体基板に形成され、第３のダイオードおよび第４のダイオードが順方向を揃えて直列接続され、かつ、前記ツェナーダイオードと順方向を揃えて並列接続された第２回路と、
前記第１のダイオードおよび前記第２のダイオードの接続点に接続され、前記半導体基板の表面に形成された第１入出力電極と、
前記第３のダイオードおよび前記第４のダイオードの接続点に接続され、前記半導体基板の表面に形成された第２入出力電極と、
を備え、
前記第１のダイオードおよび前記第３のダイオードは、前記半導体基板の表面に形成され、
前記第２のダイオードおよび前記第４のダイオードは、前記半導体基板の厚み方向に形成され、
前記第１のダイオードは、前記半導体基板の面方向について、順方向が前記第１入出力電極から互いに反対方向となる二つのダイオードを有し、
前記第３のダイオードは、前記半導体基板の面方向について、順方向が前記第２入出力電極から互いに反対方向となる二つのダイオードを有し、
前記半導体基板は、平面視で、長手方向および前記長手方向に直交する短手方向を有し、
前記第１入出力電極および前記第２入出力電極は、前記半導体基板の短手方向における両端部それぞれに形成されている、
ＥＳＤ保護デバイス。

【請求項2】

前記第１のダイオードにおける前記二つのダイオードは互いに並列接続されており、
前記第２のダイオードにおける前記二つのダイオードは互いに並列接続されている、
請求項１に記載のＥＳＤ保護デバイス。

【請求項3】

前記半導体基板の表面に形成された再配線層を備え、
前記再配線層は、前記半導体基板の表面と対向している第１配線電極および第２配線電極、前記第１入出力電極および前記第１配線電極の一部を導通させる第１コンタクトホール、前記第２入出力電極および前記第２配線電極の一部を導通させる第２コンタクトホールを含み、
前記再配線層には、平面視で、前記第１配線電極および前記第２配線電極の一部を露出させる第１開口および第２開口が形成され、
前記第１開口および前記第２開口は、前記半導体基板の前記長手方向における両端部それぞれに形成されている、
請求項１又は２に記載のＥＳＤ保護デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子回路を静電気放電から保護するＥＳＤ保護デバイスに関する。

【背景技術】

【0002】

半導体装置の一つとしてＥＳＤ（Electro-Static-Discharge）保護デバイスがある。ＥＳＤ保護デバイスは半導体ＩＣ等を静電気等から保護する。移動体通信端末、デジタルカメラ、ノート型ＰＣをはじめとする各種電子機器には、ロジック回路やメモリー回路等を構成する半導体集積回路が備えられている。このような半導体集積回路は、半導体基板上に形成された微細配線パターンで構成された低電圧駆動回路であるため、一般に、サージのような静電気放電に対しては脆弱である。そこで、このような半導体集積回路をサージから保護するため、ＥＳＤ保護デバイスが用いられる。特許文献１には、順方向、逆方向の何れの方向のサージにも対応することができる双方向のＥＳＤ保護回路が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平５−２６８１２３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、近年高周波技術を駆使した電子機器が多数存在する。高周波領域では、伝送経路上に生じるＥＳＲ（等価直列抵抗）、ＥＳＬ（等価直列インダクタンス）および寄生容量などが電流の供給効率を左右し、エネルギー損失の原因となる。特に、ＥＳＤ保護回路を高周波帯域で用いる場合、ＥＳＬが大きくなるとクランプ電圧が高くなるため、半導体集積回路をサージから保護できないといった問題がある。この問題は、特許文献１では解決できない。

【0005】

そこで、本発明の目的は、ＥＳＬを抑制し、クランプ電圧を低く抑えられるＥＳＤ保護デバイスを提供することにある。

【課題を解決するための手段】

【0006】

本発明に係るＥＳＤ保護デバイスは、半導体基板に形成されたツェナーダイオードと、前記半導体基板に形成され、第１のダイオードおよび第２のダイオードが順方向を揃えて直列接続され、かつ、前記ツェナーダイオードと順方向を揃えて並列接続された第１直列回路と、前記半導体基板に形成され、第３のダイオードおよび第４のダイオードが順方向を揃えて直列接続され、かつ、前記ツェナーダイオードと順方向を揃えて並列接続された第２直列回路と、前記第１のダイオードおよび前記第２のダイオードの接続点に接続され、前記半導体基板の表面に形成された第１入出力電極と、前記第３のダイオードおよび前記第４のダイオードの接続点に接続され、前記半導体基板の表面に形成された第２入出力電極と、を備え、前記第１のダイオードおよび前記第３のダイオードは、前記半導体基板の表面に形成され、前記第２のダイオードおよび前記第４のダイオードは、前記半導体基板の厚み方向に形成され、前記半導体基板は、平面視で、長手方向および前記長手方向に直交する短手方向を有し、前記第１入出力電極および前記第２入出力電極は、前記半導体基板の短手方向における両端部それぞれに形成されていることを特徴とする。

【0007】

この構成では、ＥＳＤ保護デバイスの第１および第２入出力電極の距離が、半導体基板上でより近い位置に形成されるため、ＥＳＤ保護デバイスの電流経路を短くできる。その結果、ＥＳＬの発生を抑制でき、クランプ電圧が高くなることを回避できる。

【0008】

前記ＥＳＤ保護デバイスは、前記半導体基板の表面に形成された再配線層を備え、前記再配線層は、前記半導体基板の表面と対向している第１配線電極および第２配線電極、前記第１入出力電極および前記第１配線電極の一部を導通させる第１コンタクトホール、前記第２入出力電極および前記第２配線電極の一部を導通させる第２コンタクトホールを含み、前記再配線層には、平面視で、前記第１配線電極および前記第２配線電極の一部を露出させる第１開口および第２開口が形成され、前記第１開口および前記第２開口は、前記半導体基板の前記長手方向における両端部それぞれに形成されていることが好ましい。

【0009】

この構成では、ＥＳＤ保護デバイスの外部入出力端子となる第１開口および第２開口が、半導体基板の長手方向における両端部に設けられるため、ＥＳＤ保護デバイスの基板への実装が容易となる。

【0010】

前記第１のダイオードは、前記半導体基板の面方向について、順方向が前記第１入出力電極から互いに反対方向となる二つのダイオードを有し、前記第３のダイオードは、前記半導体基板の面方向について、順方向が前記第２入出力電極から互いに反対方向となる二つのダイオードを有していることが好ましい。

【0011】

この構成では、二つのダイオードに電流が流れると、それぞれ反対方向へ電流が流れるため、電流が流れることで発生する磁界は、互いに打消し合う。このため、電流経路のインダクタンスが小さくなり、より低ＥＳＬが実現できる。

【発明の効果】

【0012】

本発明によれば、ＥＳＤ保護デバイスの電流経路を短くすることで、ＥＳＬの発生を抑制でき、クランプ電圧が低く抑えられる。

【図面の簡単な説明】

【0013】

【図1】実施形態に係るＥＳＤ保護デバイスの正面断面図

【図2】ＥＳＤ保護デバイスの各層の平面図

【図3】Ｓｉ基板に形成されたＥＳＤ保護回路を示す図

【図4】ＥＳＤ保護回路の構造例を示す図

【図5】図４に示す構造のＳｉ基板の模式図

【図6A】実施形態に係るＥＳＤ保護デバイスの接続例を示す図

【図6B】実施形態に係るＥＳＤ保護デバイスの接続例を示す図

【図7】実施形態に係るＥＳＤ保護デバイスの動作原理を説明するための図

【図8】実施形態に係るＥＳＤ保護デバイスの動作原理を説明するための図

【図9】実施形態に係るＥＳＤ保護回路に流れる電流経路を示す図

【図10】実施形態との対比のために、ＥＳＤ保護回路の入出力端であるＡｌ電極膜を、Ｓｉ基板の短辺近傍に設けた場合のＥＳＤ保護回路に流れる電流経路を示す図

【図11】ＥＳＤ保護デバイスを接続した信号ラインの通過特性を示す図

【図12】Ｓｉ基板に形成するＥＳＤ保護回路の別の構造例を示す図

【図13】ＥＳＤ保護デバイスの製造工程を示す図

【図14】ＥＳＤ保護デバイス１の接続構造を示す図

【発明を実施するための形態】

【0014】

図１は本実施形態に係るＥＳＤ保護デバイス１の正面断面図である。図２はＥＳＤ保護デバイス１の各層の平面図である。ＥＳＤ保護デバイス１は、ＣＳＰ（Chip Size Package）タイプのデバイスであり、Ｓｉ基板１０に複数の樹脂層等を含む再配線層２０が形成されている。Ｓｉ基板１０は、平面視が長辺および短辺を有する矩形状であり、ダイオードおよびツェナーダイオードを含むＥＳＤ保護回路１０Ａが構成されている。Ｓｉ基板１０は、本発明に係る半導体基板に相当するが、本発明に係る半導体基板はＳｉ基板には限定されず、ＧａＡｓ基板などであってもよい。

【0015】

図３はＳｉ基板１０に形成されたＥＳＤ保護回路１０Ａを示す図である。図４は、ＥＳＤ保護回路１０Ａの構造例を示す図である。

【0016】

図２に示すように、Ｓｉ基板１０には素子形成領域が形成されていて、それらの各領域にＡｌ電極膜１１１，１１２，１１３，１２１，１３１が設けられている。ここでＡｌ電極膜１１１，１１２，１１３，１２１，１３１の膜厚は１．０μｍ以下であり、パターン幅も狭い部分が数μｍとなるので、Ａｌ電極膜１１１，１１２，１１３，１２１，１３１で形成されるインダクタンス成分を小さくするパターンレイアウトにすることが全体のＥＳＬを小さくすることに有効となる。Ａｌ電極膜１１１，１１２は、Ｓｉ基板１０の短辺に沿って平行に設けられている。Ａｌ電極膜１１３は、Ｓｉ基板１０の長辺に平行に形成され、Ａｌ電極膜１１１，１１２と導通している。これらＡｌ電極膜１１１，１１２，１１３が設けられた領域のＳｉ基板１０の厚み方向にはツェナーダイオードＤｚが形成されている。なお、長辺に沿った方向は、本発明に係る長手方向に相当し、短辺に沿った方向は、本発明に係る短手方向に相当する。

【0017】

Ａｌ電極膜１２１，１３１は、Ｓｉ基板１０の短手方向における両端部で、かつ、長手方向のほぼ中央部に形成されている。より詳しくは、Ａｌ電極膜１２１，１３１は、Ａｌ電極膜１１１，１１２，１１３に囲まれた領域であって、間にＡｌ電極膜１１３が介在するように形成されている。Ａｌ電極膜１２１は本発明に係る第１入出力電極に相当し、Ａｌ電極膜１３１は本発明に係る第２入出力電極に相当する。Ａｌ電極膜１２１が設けられた領域のＳｉ基板１０の厚み方向には、ダイオードＤ２が形成され、Ａｌ電極膜１３１が設けられた領域のＳｉ基板１０の厚み方向には、ダイオードＤ４が形成されている。

【0018】

Ａｌ電極膜１２１，１３１はＥＳＤ保護回路１０Ａの入出力端である。後に詳述するが、Ａｌ電極膜１２１，１３１をＳｉ基板１０の短手方向における両端部に配置することで、Ａｌ電極膜１２１，１３１間、すなわち、ＥＳＤ保護回路１０Ａの入出力間のＥＳＬおよびＥＳＲを小さくできる。特に、ＥＳＬを小さくすることで、高周波帯域でのＥＳＤ保護回路１０Ａのクランプ電圧を低くできる。これはＥＳＬが小さくなることでＥＳＤ保護素子はＥＳＤが入力されたときに、各ダイオードにＥＳＤ電圧が印加されるまでの時間が短くなり（１ｎｓ以下）、各ダイオードによるＥＳＤ保護回路がより早く動くためである。

【0019】

Ａｌ電極膜１１１，１２１の間、Ａｌ電極膜１１２，１２１の間、Ａｌ電極膜１１１，１３１の間、および、Ａｌ電極膜１１２，１３１の間にはそれぞれ、ダイオード形成領域１４１，１４２，１４３，１４４が形成されている。なお、ダイオード形成領域１４１，１４２の一方、および、ダイオード形成領域１４３，１４４の一方は無くてもよいが、これらすべてを備えることでＥＳＬをより小さくできる。

【0020】

ダイオード形成領域１４１，１４２，１４３，１４４それぞれには、対向する一対の櫛歯状電極膜が形成されていて、各領域にダイオードＤ１ａ，Ｄ１ｂ（以下、総じてダイオードＤ１と言う。）およびダイオードＤ３ａ，Ｄ３ｂ（以下、総じてダイオードＤ３と言う。）が形成されている。ダイオード形成領域１４１の櫛歯状電極膜は、一方がＡｌ電極膜１１１に接続し、他方がＡｌ電極膜１２１に接続している。ダイオード形成領域１４２の櫛歯状電極膜は、一方がＡｌ電極膜１２１に接続し、他方がＡｌ電極膜１１２に接続している。ダイオード形成領域１４３の櫛歯状電極膜は、一方がＡｌ電極膜１１１に接続し、他方がＡｌ電極膜１３１に接続している。ダイオード形成領域１４４の櫛歯状電極膜は、一方がＡｌ電極膜１３１に接続し、他方がＡｌ電極膜１１２に接続している。櫛歯状電極でダイオードを形成することで、限られた占有面積で、ＥＳＬが小さく電流容量の大きなダイオードを構成できる。

【0021】

なお、図４に示すように、ダイオードＤ１ａ，Ｄ１ｂ、およびダイオードＤ３ａ，Ｄ３ｂそれぞれは、Ｓｉ基板１０の表面において、互いに順方向が逆となるように形成されている。このため、ダイオードＤ１ａ，Ｄ１ｂ、およびダイオードＤ３ａ，Ｄ３ｂそれぞれに電流が流れた場合、発生する磁界は互いに打ち消し合う方向に発生する。これにより、電流経路上のインダクタンス値を小さくでき、その結果、ＥＳＬの増加を抑制できる。

【0022】

以下に、Ｓｉ基板１０の具体的構成について説明する。図５は、図４に示す構造のＳｉ基板１０の模式図である。

【0023】

Ｓｉ基板１０はｐ＋型基板であって、このｐ＋型基板にＳＴＩ（ShallowTrench Isolation）法により素子分離膜１１０Ａが形成されている。素子分離膜１１０Ａで形成された領域それぞれには、ダイオードＤ１〜Ｄ４およびツェナーダイオードＤｚが形成されている。詳しくは、ｎエピタキシャル層が形成され、ｎ＋拡散層によって、Ｓｉ基板１０の厚み方向にダイオードＤ２，Ｄ４が形成されている。また、ｐウェルが形成され、ｎ＋拡散層によって、Ｓｉ基板１０の厚み方向にツェナーダイオードＤｚが形成されている。さらに、ｎエピタキシャル層内にｎウェルが形成され、ｐ＋拡散層およびｎ＋拡散層によって、Ｓｉ基板１０の表面にダイオードＤ１，Ｄ３が形成されている。

【0024】

Ｓｉ基板１０の表面には、ＳｉＯ_２膜１１０Ｂが形成され、ダイオードＤ１のアノードと、ダイオードＤ２のカソードを接続するようにＡｌ電極膜１２１が形成され、ダイオードＤ３のアノードと、ダイオードＤ４のカソードを接続するようにＡｌ電極膜１３１が形成されている。さらに、ダイオードＤ１，Ｄ３およびＡｌ電極膜１２１，１３１の形成領域以外のＳｉ基板１０の表面には、Ａｌ電極１１１，１２１，１３１が形成されている。

【0025】

このように形成されることで、Ｓｉ基板１０のＥＳＤ保護回路１０Ａは、図３に示す回路となる。ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４およびツェナーダイオードＤｚは、本発明に係る機能素子に相当する。

【0026】

ダイオードＤ１，Ｄ２は順方向が揃って直列接続され、ダイオードＤ３，Ｄ４は順方向が揃って直列接続されている。また、ダイオードＤ１，Ｄ２およびダイオードＤ３，Ｄ４それぞれは、順方向が揃ってツェナーダイオードＤｚに対し並列接続されている。さらに、ツェナーダイオードＤｚは、ダイオードＤ１，Ｄ４の形成領域の間およびダイオードＤ２，Ｄ３の形成領域の間に形成されている。

【0027】

図１に戻り、Ｓｉ基板１０の表層に形成された再配線層２０は、Ｓｉ基板１０の表面に形成された保護膜２１および樹脂層２２を含んでいる。この保護膜２１は、ＳｉＮまたはＳｉＯ_２である。保護膜２１は、Ｓｉ基板１０の表面にスパッタリングされ、エッチングにより開口が形成されている。この開口は、Ｓｉ基板１０のＡｌ電極膜１２１，１３１の一部を露出するように形成されている。樹脂層２２は、エポキシ系（またはポリイミド系）ソルダージレストのスピンコーティングにより形成されている。樹脂層２２には、Ａｌ電極膜１２１，１３１の一部を露出させるコンタクトホール２２Ａ，２２Ｂが形成されている。

【0028】

このコンタクトホール２２Ａ，２２Ｂおよびこのコンタクトホール２２Ａ，２２Ｂの周辺領域には、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂが形成されている。Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂは、Ｓｉ基板１０の表面に対向する平面部分を有し、かつ、樹脂層２２のコンタクトホール２２Ａ，２２Ｂを通じてＡｌ電極膜１２１，１３１に導通している。Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂは、ＥＳＤ保護デバイス１のサージ電流（ＥＳＤ電流）の電流経路である。

【0029】

Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂの平面部分の一部には、Ａｕ／Ｎｉからなる外部電極２３Ａ，２３Ｂが形成されている。外部電極２３Ａ，２３Ｂが形成されるＴｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂの部分は、エッチングされてＣｕが露出されていて、外部電極２３Ａ，２３Ｂは、露出したＣｕ部分に選択的めっきされている。この外部電極２３Ａ，２３Ｂは、ＥＳＤ保護デバイス１の入出力用の端子電極である。Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａは本発明に係る第１配線電極に相当し、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ｂは本発明に係る第２配線電極に相当する。

【0030】

Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａは、ＥＳＤ保護デバイス１の厚み方向において、Ｓｉ基板１０に形成されたＡｌ電極膜１１２，１２１およびダイオード形成領域１４２に対向している。Ｔｉ／Ｃｕ／Ｔｉ電極２４Ｂは、ＥＳＤ保護デバイス１の厚み方向において、Ｓｉ基板１０に形成されたＡｌ電極膜１１１，１３１およびダイオード形成領域１４３に対向している。外部電極２３Ａ，２３ＢがＳｉ基板１０に形成されたツェナーダイオードＤｚを覆うことにより、ツェナーダイオードからのノイズの輻射が防止される。

【0031】

再配線層２０は、樹脂層２２にさらに形成された樹脂層２６を含んでいる。樹脂層２６は、例えば低誘電率のエポキシ樹脂の層である。樹脂層２６のうち、ＥＳＤ保護デバイス１の入出力端とする外部電極２３Ａ，２３Ｂの一部と対向する部分には、矩形状の開口２６Ａ，２６Ｂが形成されている。開口２６Ａ，２６Ｂは、図２に示すように、長手方向における両端部（Ｓｉ基板１０の短辺近傍）に形成されている。これにより、ＥＳＤ保護デバイス１は、長手方向における両端部に入出力部を有することになり、ＥＳＤ保護デバイス１の基板への実装が容易となる。

【0032】

なお、本実施形態では、Ｓｉ基板１０にツェナーダイオードＤｚなどを形成して、ＥＳＤ保護回路１０Ａを構成した例を示したが、例えば、ＰＮＰ型半導体、またはＮＰＮ型半導体をＳｉ基板１０に形成して、それを用いた回路を構成してもよい。

【0033】

以下に、本実施形態に係るＥＳＤ保護デバイスの接続例および動作原理を説明する。

【0034】

図６Ａおよび図６Ｂは、本実施形態に係るＥＳＤ保護デバイス１の接続例を示す図である。ＥＳＤ保護デバイス１は電子機器に搭載される。電子機器の例として、ノートＰＣ、タブレット型端末装置、携帯電話機、デジタルカメラ、携帯型音楽プレーヤなどが挙げられる。

【0035】

図６Ａでは、Ｉ／Ｏポート１００と保護すべきＩＣ１０１とを接続する信号ラインと、ＧＮＤとの間にＥＳＤ保護デバイス１を接続した例を示す。Ｉ／Ｏポート１００は、例えばアンテナが接続されるポートである。本実施形態に係るＥＳＤ保護デバイス１は双方向型であって、第１入出力端および第２入出力端の何れが入力側であってもよい。例えば第１入出力端を入力側とした場合、信号ラインに第１入出力端が接続され、第２入出力端がＧＮＤに接続される。

【0036】

図６Ｂでは、コネクタ１０２とＩＣ１０１とを接続する信号ラインと、ＧＮＤラインとの間にＥＳＤ保護デバイス１を接続した例を示す。この例の信号ラインは、例えば、高速伝送線路（差動伝送線路）であって、複数の信号ラインそれぞれと、ＧＮＤラインとの間にＥＳＤ保護デバイス１が接続されている。

【0037】

図７および図８は、本実施形態に係るＥＳＤ保護デバイスの動作原理を説明するための図である。なお、なお、図７および図８では、ダイオードＤ１ａ，Ｄ１ｂはダイオードＤ１で表し、ダイオードＤ３ａ，Ｄ３ｂはダイオードＤ３で表している。

【0038】

図７は、第１入出力端（外部電極２３Ａ）に繋がる入出力ポートＰ１（Ａｌ電極膜１２１）から、第２入出力端（外部電極２３Ｂ）に繋がる入出力ポートＰ２（Ａｌ電極膜１３１）へ電流が流れる場合を説明するための図である。ツェナーダイオードＤｚのツェナー電圧を超えるサージ電圧が印加されると、図中破線で示すように、第１入力端から入ってきたサージ電流は、入出力ポートＰ１からダイオードＤ１、ツェナーダイオードＤｚおよびダイオードＤ４の経路を流れ、入出力ポートＰ２からグランドへ放電される。

【0039】

図８は、第２入出力端（外部電極２３Ｂ）に繋がる入出力ポートＰ２から、第１入出力端（外部電極２３Ａ）に繋がる入出力ポートＰ１へ電流が流れる場合を説明するための図である。この場合、図中破線で示すように、第２入力端から入ってきたサージ電流は、入出力ポートＰ２からダイオードＤ３、ツェナーダイオードＤｚおよびダイオードＤ２の経路を流れ、入出力ポートＰ１からグランドへ放電される。

【0040】

次に、本実施の形態に係るＥＳＤ保護デバイス１がＥＳＬを抑制できる理由について説明する。

【0041】

図９は、本実施形態に係るＥＳＤ保護回路１０Ａに流れる電流経路を示す図である。図１０は、本実施形態との対比のために、ＥＳＤ保護回路１０Ａの入出力端であるＡｌ電極膜１２１，１３１を、Ｓｉ基板１０の短辺近傍に設けた場合のＥＳＤ保護回路１０Ａに流れる電流経路を示す図である。図９および図１０では、Ａｌ電極膜１２１からＡｌ電極膜１３１へＥＳＤ電流が流れる場合を示す。

【0042】

図９および図１０では、Ａｌ電極膜１２１からＡｌ電極膜１３１へＥＳＤ電流が流れる場合を示す。この場合、Ａｌ電極膜１２１から入力された電流は、ダイオードＤ１ａ，Ｄ１ｂからツェナーダイオードＤｚを通り、さらにダイオードＤ４を通って、Ａｌ電極膜１３１へと流れる。本実施形態では、Ａｌ電極膜１２１，１３１がそれぞれＳｉ基板１０の長辺側に形成されているのに対し、図１０では、Ａｌ電極膜１２１，１３１がそれぞれＳｉ基板１０の短辺側に形成されている。すなわち、Ｓｉ基板１０の厚み方向に形成されるツェナーダイオードＤｚとダイオードＤ４との間の距離は、本実施形態の方が図１０に比べて短い。換言すれば、ツェナーダイオードＤｚからダイオードＤ４へ流れる際の電流経路は、本実施形態の方が図１０に比べて短い。

【0043】

このため、本実施形態に係るＥＳＤ保護デバイス１のＥＳＬは、図１０の構成に比べて小さくなる。この図から図６Ａの構造はＥＳＬが小さくなることで高周波帯での伝送ロスが小さくなっていることが分かる。ＥＳＬが小さくなるということはＥＳＤのクランプ電圧を下げるだけでなく、ＥＳＤ保護素子を高周波信号ラインの伝送ロス改善という効果もある。よって例えばＵＳＢ３．０などの高周波伝送ラインでの伝送ロス改善にもつながる。

【0044】

図１１は、ＥＳＤ保護デバイス１を接続した信号ラインの通過特性を示す図である。図１１は、例えば、図６Ａに示すように接続した場合で、Ｉ／Ｏポート１００からＩＣ１０１への通過特性（実線）を示し、また、対比として図１０に示す構造のＥＳＤ保護デバイスを接続した場合についての通過特性（破線）も示している。

【0045】

図１１の破線で示すように、図１０に示す構造のＥＳＤ保護デバイスを接続した場合、３ＧＨｚ以降、減衰が大きくなっている。これに対し、本実施形態に係るＥＳＤ保護デバイス１を接続した場合、図１１の実線で示すように、３ＧＨｚ以上の高周波帯域であっても、信号の減衰が小さい。このように、本実施形態に係る図１０に示す構造のＥＳＤ保護デバイス１は、ＥＳＬの発生を抑制することで、高周波帯域で使用しても、十分に機能する。

【0046】

なお、ＥＳＤ保護回路１０Ａの構造は、上述したものに限定されない。図１２は、Ｓｉ基板１０に形成するＥＳＤ保護回路１０Ａの別の構造例を示す図である。この例では、Ａｌ電極膜１１１，１１２，１１３で囲まれ、Ａｌ電極膜を間に挟む領域それぞれに、ダイオード形成領域１４５，１４６が形成されている。ダイオード形成領域１４５，１４６それぞれには、入出力部となるＡｌ電極膜１２１，１３１が形成されている。そして、Ａｌ電極膜１２１，１３１とＡｌ電極膜１１３とのそれぞれに櫛歯状電極膜が形成されていて、ダイオードを形成している。このダイオード形成領域１４５，１４６に形成されるダイオードは、図３で示すダイオードＤ１，Ｄ３に相当する。また、Ａｌ電極膜１２１，１３１が形成された領域のＳｉ基板１０の厚み方向には、ダイオードＤ２，Ｄ４（図３参照）が形成されている。この構成であっても、Ａｌ電極膜１２１，１３１の距離は、図１０に示す構造の場合よりも短く、ＥＳＬを抑制できる。

【0047】

以下に、ＥＳＤ保護デバイスの製造工程について説明する。

【0048】

図１３はＥＳＤ保護デバイス１の製造工程を示す図である。ＥＳＤ保護デバイス１は次の工程で製造される。

【0049】

（Ａ）まず、ＥＳＤ保護回路１０Ａが形成されたＳｉ基板１０に絶縁膜が形成され、この絶縁膜の所定箇所が開口されて、Ａｌ電極膜１１１，１１１２，１１３，１２１，１３１が蒸着により形成される。また、Ｓｉ基板１０表面には保護膜２１がスパッタリングされ、エッチングにより開口２１Ａ，２１Ｂが形成される。

【0050】

（Ｂ）次に、Ｓｉ基板１０にエポキシ系ソルダージレストがスピンコーティングされて、樹脂層２２が形成され、コンタクトホール２２Ａ，２２Ｂが形成される。この樹脂層２２を形成することにより、Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂを形成する表面をレベリングすることができる。

【0051】

（Ｃ）樹脂層２２の表面にＴｉ／Ｃｕ／Ｔｉが約０．１μｍ／１．０μｍ／０．１μｍの厚みでスパッタリングにより成膜された後、ウエットエッチングされて、電極２４Ａ，２４Ｂが形成される。

【0052】

（Ｄ）Ｔｉ／Ｃｕ／Ｔｉ電極２４Ａ，２４Ｂの表面の一部をエッチングして、Ｃｕを露出させ、その露出したＣｕ部分にはＡｕ／Ｎｉの外部電極２３Ａ，２３Ｂが約０．１μｍ／３．０μｍの厚みで電解めっき（電気めっき）により成膜される。この外部電極２３Ａ，２３Ｂは、露出されたＣｕ表面にのみ選択めっきされる。選択めっきにより外部電極２３Ａ，２３Ｂを成膜することで、レジスト膜を形成することなく、また、マスキングを必要としないため、製造が容易となる。

【0053】

（Ｅ）その後、樹脂層２２の表面に、エポキシ系ソルダージレストのスピンコーティングにより樹脂層２６が形成される。この樹脂層２６には、開口２６Ａ，２６Ｂが形成される。

【0054】

図１４は、ＥＳＤ保護デバイス１の接続構造を示す図である。

【0055】

ＥＳＤ保護デバイス１の樹脂層２６には、外部電極２３Ａ，２３Ｂと接続する、Ｃｕからなる柱状の層内電極２７Ａ，２７Ｂが形成されている。また、樹脂層２６の表面には、Ｎｉ／ＡｕまたはＮｉ／Ｓｎなどの金属めっき膜２８Ａ，２８Ｂが形成されている。金属めっき膜２８Ａ，２８Ｂには半田バンプ２９Ａ，２９Ｂが設けられ、ＥＳＤ保護デバイス１は、半田バンプ２９Ａ，２９Ｂを介して基板５１に実装されている。

【0056】

ＥＳＤ保護デバイス１を実装する基板５０の実装面には、信号線５１とグランドＧＮＤ１との配線パターンが形成されている。また、基板５０の裏面には、グランドＧＮＤ２の配線パターンが形成されている。保護デバイス１は、半田バンプ２９Ａが信号線５１に接続し、半田バンプ２９ＢがグランドＧＮＤ１に接続するように、実装されている。

【0057】

これにより、基板５０の信号線５１を流れる電流は、ＥＳＤ保護デバイス１の入出力ポートＰ１へ流れ、ＥＳＤ保護回路１０Ａを通り、入出力ポートＰ２からグランドＧＮＤ１へと流れる。仮に、基板５０とＥＳＤ保護デバイス１の外部電極２３Ａ，２３Ｂとをワイヤボンディングにより接続した場合、ワイヤボンディング部分がインダクタ成分を持ちＥＳＬが発生する。また、ワイヤボンディングがアンテナとして作用して高周波成分のノイズが外部に放射される。そこで、図１４に示すように、ＥＳＤ保護デバイス１を基板５０に実装することで、ワイヤボンディングによるＥＳＬの発生を抑制することができる。また、ＥＳＤ経路であるＥＳＤ保護回路１０Ａを、Ｓｉ基板１０とグランドＧＮＤ２とで挟み込むことで、ＥＳＤ経路から外部へのノイズ輻射を防止できる。このように、ＥＳＤ保護デバイス１は、高周波帯域で使用しても、十分に機能する。

【0058】

さらに、グランドＧＮＤ１が設けられていない部分で、ＥＳＤ保護デバイス１のＥＳＤ保護回路１０ＡとグランドＧＮＤ１とが対向する部分には、寄生容量が発生する。この寄生容量により、ＥＳＤ経路のインピーダンスが低下し、ＥＳＬをさらに軽減できる。

【符号の説明】

【0059】

１−ＥＳＤ保護デバイス
１０−Ｓｉ基板（半導体基板）
１０Ａ−ＥＳＤ保護回路
２０−再配線層
２１−保護膜
２２，２６−樹脂層
２２Ａ，２２Ｂ−コンタクトホール
２３Ａ，２３Ｂ−外部電極
２４Ａ，２４Ｂ−Ｔｉ／Ｃｕ／Ｔｉ電極
２６Ａ−コンタクトホール（第１コンタクトホール）
２６Ｂ−コンタクトホール（第２コンタクトホール）
１１１，１１２，１１３−Ａｌ電極膜
１２１−Ａｌ電極膜（第１入出力電極）
１３１−Ａｌ電極膜（第２入出力電極）
Ｄ１，Ｄ２，Ｄ３，Ｄ４−ダイオード（機能素子）
Ｄｚ−ツェナーダイオード（機能素子）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】