特許 5797130 コンピュータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5797130

(24)【登録日】2015年8月28日

(45)【発行日】2015年10月21日

(54)【発明の名称】コンピュータ

(51)【国際特許分類】

   G06F 9/38 20060101AFI20151001BHJP

   G06F 11/22 20060101ALI20151001BHJP

【ＦＩ】

   G06F9/38 380C

   G06F9/38 310J

   G06F9/38 370A

   G06F11/22 360C

   G06F11/22 310F

   G06F11/22 310V

【請求項の数】3

【全頁数】16

(21)【出願番号】特願2012-45713(P2012-45713)

(22)【出願日】2012年3月1日

(65)【公開番号】特開2013-182409(P2013-182409A)

(43)【公開日】2013年9月12日

【審査請求日】2014年11月27日

(73)【特許権者】

【識別番号】000237156

【氏名又は名称】株式会社富士通アドバンストエンジニアリング

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(72)【発明者】

【氏名】西牟田 直光

【審査官】 清木 泰

(56)【参考文献】

【文献】 特開平０３−２２６８４２（ＪＰ，Ａ）

【文献】 特開平０２−２９１０２９（ＪＰ，Ａ）

【文献】 特開平０５−１５８９０２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ ９／３８

Ｇ０６Ｆ１５／１６−１５／１７７

Ｇ０６Ｆ１５／８０

Ｇ０６Ｆ１１／２２−１１／３４

(57)【特許請求の範囲】

【請求項1】

受け付けた演算データを一演算処理単位毎に演算処理する複数の演算処理装置を備え、
各演算処理装置は、複数の演算処理装置を含む演算処理装置群別に順次実行される複数の演算処理の中から予め割り当てられた一つの演算処理を実行し、実行した演算結果を次段の演算処理装置群へ出力し、
各演算処理装置群では、継続して各演算処理装置に演算処理させる演算処理単位数が相互に相違し、最終段の演算処理装置群から出力される演算処理単位毎の演算結果と期待値とに基づき異常のある演算処理装置を特定する
ことを特徴とするコンピュータ。

【請求項2】

複数の演算処理の内最終の演算処理を行う演算処理装置群内の演算処理装置から出力される演算処理単位毎の演算結果を取得する取得部と、
該取得部により取得した演算処理単位毎の演算結果及び記憶部に記憶した演算処理単位毎の期待値に基づき、異常のある演算処理装置を特定する特定部と
を備える請求項１に記載のコンピュータ。

【請求項3】

前記特定部は、
前記取得部により取得した演算処理単位の演算データに対する演算結果と前記記憶部に記憶した前記演算処理単位の期待値とが一致するか否か判断する判断部と、
該判断部により一致すると判断した場合に、前記演算データに対する演算処理を実行した各演算処理装置群の演算処理装置にフラグを設定する設定部と、
前記判断部により全ての演算処理単位の演算データに対する判断が終了した場合に、前記設定部によりフラグが設定されていない演算処理装置を抽出する抽出部と
を含む請求項２に記載のコンピュータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数種の演算処理を行うコンピュータに関する。

【背景技術】

【0002】

複数種類の演算処理を実行する場合、複数の演算処理装置に順次実行させることが行われている（例えば、特許文献１及び２参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００１−１８９７５４号公報

【特許文献2】特開２００１−７５８３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、演算処理量の増加に伴い演算処理装置の数も増加するため、一つの演算処理装置に異常が発生した場合に、多くの演算処理装置の中から異常が発生した演算処理装置を特定することが困難となる問題があった。

【0005】

本発明は斯かる事情に鑑みてなされたものである。その目的は、異常が発生した演算処理装置を容易に特定することが可能なコンピュータを提供することにある。

【課題を解決するための手段】

【0006】

本願に開示するコンピュータは、受け付けた演算データを一演算処理単位毎に演算処理する複数の演算処理装置を備え、各演算処理装置は、複数の演算処理装置を含む演算処理装置群別に順次実行される複数の演算処理の中から予め割り当てられた一つの演算処理を実行し、実行した演算結果を次段の演算処理装置群へ出力し、各演算処理装置群では、継続して各演算処理装置に演算処理させる演算処理単位数が相互に相違し、最終段の演算処理装置群から出力される演算処理単位毎の演算結果と期待値とに基づき異常のある演算処理装置を特定することを特徴とする。

【発明の効果】

【0007】

本願の一観点によれば、異常が発生した演算処理装置を容易に特定することが可能となる。

【図面の簡単な説明】

【0008】

【図1】演算処理システムの概要を示す説明図である。

【図2】演算処理の概要を示す説明図である。

【図3】コンピュータのハードウェア群を示すブロック図である。

【図4】各ブロックの各カードの処理内容を示す説明図である。

【図5】割り当てファイルのレコードレイアウトを示す説明図である。

【図6】期待値ファイルのレコードレイアウトを示す説明図である。

【図7】異常発生時の特定方法を示す説明図である。

【図8】特定処理の手順を示すフローチャートである。

【図9】特定処理の手順を示すフローチャートである。

【図10】異常発生時の特定方法を示す説明図である。

【図11】実施の形態３に係るコンピュータのハードウェア群を示すブロック図である。

【図12】各ブロックの各カードの処理内容を示す説明図である。

【図13】上述した形態のコンピュータの動作を示す機能ブロック図である。

【発明を実施するための形態】

【0009】

実施の形態１
以下実施の形態を、図面を参照して説明する。図１は演算処理システムの概要を示す説明図である。演算処理システムはインターネット、ＬＡＮ(Local Area Network)及び公衆電話網等の通信網Ｎを介して相互に接続されるコンピュータ１、演算処理装置２及び管理コンピュータ３等を含む。コンピュータ１は例えばサーバコンピュータであり、演算処理装置２を格納する複数のスロット１０が設けられている。コンピュータ１のスロット１０に挿入された演算処理装置２は入力された演算データを一演算処理単位毎に演算し、結果を出力する。

【0010】

演算処理装置２はプロセッサ及びメモリ等が搭載されたカードまたはボードである。以下では演算処理装置２をカード２という。カード２は演算処理毎に複数の演算処理装置群（以下ブロックという）に分類される。図１の例では３つのブロック、すなわちＡブロック、Ｂブロック及びＣブロックに分けられている。以下では、Ａブロックに属するカード２を場合により、カード２Ａ、Ｂブロックに属するカード２を場合により２Ｂ、Ｃブロックに属するカード２を場合により２Ｃという。各カード２は、ブロック別に順次実行される複数の演算処理の中から予め割り当てられた一つの演算処理を実行する。具体的にはＡブロックのカード２Ａは入力された演算データに対し演算処理Ａを行い、Ｂブロックのカード２Ｂは演算処理Ａ後の演算データについて演算処理Ｂを行う。最後にＣブロックのカード２Ｃは演算処理Ｂ後の演算データに対し、演算処理Ｃを行う。

【0011】

各カード２は入力された演算データを一演算処理単位毎に処理する。各ブロックに属するカード２は、ブロック毎に継続して演算処理する演算処理単位数が相互に相違する。例えばブロックＡの一つのカード２Ａは継続して演算処理する演算処理単位数は４である。ブロックＢの一つのカード２Ｂは継続して演算処理する演算処理単位が２、ブロックＣの一つのカード２Ｃは継続して演算処理する演算処理単位数が１である。コンピュータ１または管理コンピュータ３は演算結果を出力する。またコンピュータ１または管理コンピュータ３は出力された演算結果と期待値とが一致するか否か判断し、一致しない場合は、異常が存在するカード２を特定する。以下に詳細を説明する。

【0012】

図２は演算処理の概要を示す説明図である。本実施形態では入力された演算データに対し、３つの演算処理を行う。入力された演算データは最初に演算処理Ａが行われ、演算処理Ａ後の演算データに対し、演算処理Ｂが行われる。最後に、演算処理Ｂ後の演算データに対して演算処理Ｃが行われる。なお、本実施形態では演算処理の数を３としたが２以上であれば良い。また実施形態で述べる数値はあくまで一例であり、これに限るものではない。演算処理Ａは、例えば時系列で入力される演算データに対して行う高速フーリエ変換（ＦＦＴ：Fast Fourier Transform）処理である。

【0013】

ブロックＡは４つのカード２Ａ１、２Ａ２、２Ａ３、２Ａ４を含む。各カード２Ａは、一演算処理単位の演算データに対し、演算処理Ａを行い、演算処理Ａ後の演算データをブロックＢへ出力する。ブロックＢの演算処理Ｂは例えば、ＦＦＴ処理後の演算データについての相関を算出する処理が挙げられる。ブロックＢは４つのカード２Ｂ１、２Ｂ２、２Ｂ３、２Ｂ４を含む。各カード２Ｂは、一演算処理単位の演算データに対し、演算処理Ｂを行い、演算処理Ｂ後の演算データをブロックＣへ出力する。ブロックＣの演算処理Ｃは例えば、相関処理後の演算データに対する積算処理が挙げられる。

【0014】

ブロックＣは4つのカード２Ｃ１、２Ｃ２、２Ｃ３、２Ｃ４を含む。各カード２Ｃは、一演算処理単位の演算データに対し、演算処理Ｃを行い、演算処理Ｃ後の演算データを出力する。

【0015】

図３はコンピュータ１のハードウェア群を示すブロック図である。コンピュータ１は受け付け部１３、カード２Ａ、カード２Ｂ、カード２Ｃ、取得部１８、制御部１１、記憶部としてのＲＡＭ(Random Access Memory)１２、通信部１６及び表示部１４等を含む。制御部１１はＣＰＵ(Central Processing Unit)であり、バス１７を介してハードウェア各部と接続されている。なお、図示しないが制御部１１と各カード２Ａ、２Ｂ、２Ｃとはバス１７を介して接続されている。制御部１１はＲＡＭ１２に記憶された制御プログラム１２Ｐに従いハードウェア各部を制御する。ＲＡＭ１２は例えばＳＲＡＭ（Static RAM）、ＤＲＡＭ(Dynamic RAM)、フラッシュメモリ等である。ＲＡＭ１２は、制御部１１による各種プログラムの実行時に発生する種々のデータを一時的に記憶する。ＲＡＭ１２は制御プログラム１２Ｐの他、割り当てファイル１２１及び期待値ファイル１２２を格納する。

【0016】

受け付け部１３は管理コンピュータ３または他のコンピュータ（図示せず）から出力された演算データを受け付ける。受け付け部１３は制御プログラム１２Ｐに予め記憶された演算データの割り当てに従い、受け付けた演算データをブロックＡのカード２Ａへ出力する。各ブロックのカード２は、ＣＰＵ２１及びＲＡＭ２２が実装されている。ＣＰＵ２１はＲＡＭ２２に記憶された演算処理プログラムに従い演算処理を行う。またＲＡＭ２２には演算データ出力先のブロックのカード２へ演算処理後の演算データを分配する際の割り当てが記憶されている。この割り当ては予めＲＡＭ２２に記憶する他、制御部１１の指示により割り当てを記憶するようにしても良い。

【0017】

ブロックＡのカード２Ａは演算処理を行い、演算結果をブロックＢのカード２Ｂへ出力する。ブロックＢのカード２Ｂは演算処理を行い、演算結果をブロックＣのカード２Ｃへ出力する。ブロックＣのカード２Ｃは演算結果を取得部１８へ出力する。制御部１１は制御プログラム１２Ｐに従い、演算結果とＲＡＭ１２に記憶した演算データとを比較することにより、異常の存在するカード２を特定する。

【0018】

出力部としての表示部１４は例えば液晶ディスプレイまたは有機ＥＬ(electroluminescence)ディスプレイ等であり、演算結果、異常の存在するカード２の識別情報等を制御部１１の指示に従い出力する。表示部１４はその他、各スロット１０近傍に設けられるＬＥＤ（Light-Emitting Diode）等の発光素子であっても良い。制御部１１は異常の存在するカード２を特定した場合、対応するＬＥＤを点灯させても良い。

【0019】

出力部としての通信部１６は例えばＬＡＮ（Local Area Network）カード等であり、管理コンピュータ３との間で情報の送受信を行う。制御部１１の指示に従い、通信部１６を介して管理コンピュータ３へ、取得部１８から取得した演算結果、または異常の存在するカード２の識別情報等を出力する。なお、本実施形態では、演算結果と期待値との比較処理、及び、異常の存在するカード２の特定処理を、コンピュータ１で行う例を挙げて説明するが、これに限るものではない。コンピュータ１は演算結果を、通信部１６を介して管理コンピュータ３へ出力し、管理コンピュータ３が演算結果と期待値との比較処理、及び、異常の存在するカード２の特定処理を行っても良い。

【0020】

図４は各ブロックの各カード２の処理内容を示す説明図である。図３及び図４を用いて処理の流れを説明する。受け付け部１３は管理コンピュータ３から時系列の演算データを受け付ける。図４では０ｍ秒〜１９ｍ秒のデータが入力されている例が示されている。各ブロックのカード２は時系列または入力されたデータの系列順に継続して演算処理する演算処理単位数が相互に相違する。ブロックＡでは継続して演算処理する演算処理単位数は４である。受け付け部１３は制御部１１の指示に従い、演算処理単位数毎に、演算データを各カード２Ａ１、２Ａ２、２Ａ３、２Ａ４に分配する。具体的には、受け付け部１３は、連続する４単位演算データ、すなわち０ｍ秒〜３ｍ秒の演算データをカード２Ａ１へ出力する。

【0021】

また受け付け部１３は４ｍ秒〜７ｍ秒の演算データをカード２Ａ２へ出力し、８ｍ秒〜１１ｍ秒の演算データをカード２Ａ３へ出力し、１２ｍ秒〜１５ｍ秒の演算データをカード２Ａ４へ出力する。全てのカード２Ａについて一度分配が完了した場合、受け付け部１３は再度、演算処理単位数に基づき、各カード２Ａへ演算データを周期的（１６ｍ秒）に出力する。例えば１６ｍ秒〜１９ｍ秒の演算データはカード２Ａ１へ再び出力される。

【0022】

カード２Ａ１のＣＰＵ２１は入力された演算データに対し、演算処理Ａを実行し演算処理後の演算データを、ＲＡＭ２２に記憶された割り当てに従い、ブロックＢの複数のカード２Ｂへ分配する。ＲＡＭ２２には分配先のカード２またはスロット１０の情報が予め記憶されており、演算処理単位数が４のカード２Ａは、演算処理単位数が２の２つのカード２Ｂへ演算データを分配する。具体的にはカード２Ａ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、４つの連続する演算データの内、最初の２つの演算データ、すなわち０ｍ秒の演算データ及び１ｍ秒の演算データをブロックＢのカード２Ｂ１へ出力する。またカード２Ａ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、４つの連続する演算データの内、残りの２つの演算データ、すなわち２ｍ秒の演算データ及び３ｍ秒の演算データをブロックＢのカード２Ｂ２へ出力する。

【0023】

カード２Ａ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、４つの連続する演算データの内、最初の２つの演算データ、すなわち４ｍ秒の演算データ及び５ｍ秒の演算データをブロックＢのカード２Ｂ３へ出力する。またカード２Ａ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、４つの連続する演算データの内、残りの２つの演算データ、すなわち６ｍ秒の演算データ及び７ｍ秒の演算データをブロックＢのカード２Ｂ４へ出力する。

【0024】

カード２Ａ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、４つの連続する演算データの内、最初の２つの演算データ、すなわち８ｍ秒の演算データ及び９ｍ秒の演算データをブロックＢのカード２Ｂ１へ出力する。またカード２Ａ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、４つの連続する演算データの内、残りの２つの演算データ、すなわち１０ｍ秒の演算データ及び１１ｍ秒の演算データをブロックＢのカード２Ｂ２へ出力する。

【0025】

カード２Ａ４のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、４つの連続する演算データの内、最初の２つの演算データ、すなわち１２ｍ秒の演算データ及び１３ｍ秒の演算データをブロックＢのカード２Ｂ３へ出力する。またカード２Ａ４のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、４つの連続する演算データの内、残りの２つの演算データ、すなわち１４ｍ秒の演算データ及び１５ｍ秒の演算データをブロックＢのカード２Ｂ４へ出力する。なお、１６ｍ秒以降のデータに対しても周期的に同様の処理が行われる。

【0026】

カード２Ｂ１のＣＰＵ２１は入力された演算データに対し、演算処理Ｂを実行し演算処理後の演算データを、ＲＡＭ２２に記憶された割り当てに従い、ブロックＣの複数のカード２Ｃへ分配する。ＲＡＭ２２には分配先のカード２またはスロット１０の情報が予め記憶されており、演算処理単位数が２のカード２Ｂは、演算処理単位数が１の２つのカード２Ｃへ演算データを分配する。具体的にはカード２Ｂ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、最初の演算データ、すなわち０ｍ秒の演算データをブロックＣのカード２Ｃ１へ出力する。またカード２Ｂ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、残りの１つの演算データ、すなわち１ｍ秒の演算データをブロックＣのカード２Ｃ２へ出力する。

【0027】

カード２Ｂ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、最初の演算データ、すなわち２ｍ秒の演算データをブロックＣのカード２Ｃ３へ出力する。またカード２Ｂ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、残りの１つの演算データ、すなわち３ｍ秒の演算データをブロックＣのカード２Ｃ４へ出力する。

【0028】

カード２Ｂ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、最初の演算データ、すなわち４ｍ秒の演算データをブロックＣのカード２Ｃ１へ出力する。またカード２Ｂ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、残りの１つの演算データ、すなわち５ｍ秒の演算データをブロックＣのカード２Ｃ２へ出力する。

【0029】

カード２Ｂ４のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、最初の演算データ、すなわち６ｍ秒の演算データをブロックＣのカード２Ｃ３へ出力する。またカード２Ｂ４のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、残りの１つの演算データ、すなわち７ｍ秒の演算データをブロックＣのカード２Ｃ４へ出力する。なお、８ｍ秒以降のデータに対しても周期的に同様の処理が行われる。

【0030】

カード２Ｃ１のＣＰＵ２１は入力された演算データに対し、演算処理Ｃを実行し演算処理後の演算データを、ＲＡＭ２２に記憶された割り当てに従い、取得部１８へ出力する。具体的にはカード２Ｃ１のＣＰＵ２１は、０ｍ秒の演算処理後の演算データを取得部１８へ出力する。また、カード２Ｃ２のＣＰＵ２１は、１ｍ秒の演算処理後の演算データを取得部１８へ出力する。カード２Ｃ３のＣＰＵ２１は、２ｍ秒の演算処理後の演算データを取得部１８へ出力する。カード２Ｃ４のＣＰＵ２１は、３ｍ秒の演算処理後の演算データを取得部１８へ出力する。４ｍ秒以降の演算データについても同様に周期的に取得部１８へ出力される。取得部１８には図４で示す如く時系列で演算結果が取得される。取得部１８は時系列順に演算結果を制御部１１へ出力する。

【0031】

図５は割り当てファイル１２１のレコードレイアウトを示す説明図である。割り当てファイル１２１は時間データフィールド及びブロックフィールドを含む。時間データフィールドには、時系列の一演算処理単位の演算データを特定するための時間データが記憶されている。ブロックフィールドには時間データに対応づけて各ブロックのカード２を特定するための識別情報が記憶されている。識別情報はブロックＡのカード２Ａ１をＡ１、ブロックＡのカード２Ａ２をＡ２、ブロックＢのカード２Ｂ１をＢ１としている。例えば時間データ０ｍ秒時における演算データに対する演算処理はブロックＡのカード２Ａ１、ブロックＢのカード２Ｂ１、ブロックＣのカード２Ｃ１が実行する。また時間データ３ｍ秒時における演算データに対する演算処理はブロックＡのカード２Ａ１、ブロックＢのカード２Ｂ２、ブロックＣのカード２Ｃ４が実行すると理解できる。

【0032】

図６は期待値ファイル１２２のレコードレイアウトを示す説明図である。期待値ファイル１２２は時間データフィールド及び期待値フィールドを含む。時間データフィールドには、時系列の一演算処理単位の演算データを特定するための時間データが記憶されている。期待値フィールドには、時間データに対応づけて期待値が記憶されている。一演算処理単位である０ｍ秒の期待値、１ｍ秒の期待値等が記憶されている。異常が存在するか否かを検出する場合、制御部１１は受け付け部１３にテスト用の演算データを入力する。制御部１１は取得部１８から出力された演算処理単位毎の演算結果を読み出す。制御部１１は演算処理単位毎の演算結果と、期待値ファイル１２２に記憶された時間データに対応する期待値とが一致するか否かを判断する。具体的には、０ｍ秒における演算結果と、期待値ファイル１２２の０ｍ秒に対応する期待値とが一致するか否か判断される。同様に、他の時間についても同様の処理が行われる。ここで一致しない場合、異常と判断される。

【0033】

図７は異常発生時の特定方法を示す説明図である。図７のハッチング部分に示すように、ブロックＢのカード２Ｂ２において異常が発生したものとする。制御部１１は取得部１８から出力される演算データに対応する演算結果と、期待値ファイル１２２に記憶した期待値とが一致するか否か判断する。制御部１１は一致すると判断した場合に、当該演算データに対する演算処理を実行した各ブロックのカード２にフラグを設定する。具体的には制御部１１は割り当てファイル１２１を参照し、時間データ０ｍ秒の演算データ（一演算処理単位の演算データ）に係る演算結果と期待値とが一致する場合、識別情報Ａ１、Ｂ１、Ｃ１にフラグを設定する。

【0034】

同様に、制御部１１は割り当てファイル１２１を参照し、時間データ１ｍ秒の演算データに係る演算結果と期待値とが一致する場合、識別情報Ａ１、Ｂ１、Ｃ２にフラグを設定する。一方、２ｍ秒の演算データに係る演算結果と期待値とは一致しないため、識別情報Ａ１、Ｂ２、Ｃ３に対するフラグ設定は行われない。以上の処理を一周期である１５ｍｓの演算データまで同様に行う。

【0035】

制御部１１は最終的にフラグが設定されていない識別情報を抽出する。制御部１１はフラグが設定されていない識別情報Ｂ２を抽出する。制御部１１は表示部１４にカード２Ｂ２を特定する識別情報Ｂ２を出力する。なお、制御部１１は管理コンピュータ３に通信部１６を介して、識別情報Ｂ２を出力するようにしても良い。

【0036】

図８及び図９は特定処理の手順を示すフローチャートである。制御部１１は、時間データ毎にテスト用の演算データをＲＡＭ２２から読み出す（ステップＳ８１）。制御部１１は、受け付け部１３に時間データに対応する演算データを出力する（ステップＳ８２）。受け付け部１３は上述したとおり、時間データに対応する演算データを各カード２に出力する。各カード２は上述した処理を行い、時間データに対応する演算結果を取得部１８へ出力する。制御部１１は、取得部１８から出力された演算データの演算結果を時間データに対応づけてＲＡＭ２２に記憶する（ステップＳ８３）。

【0037】

制御部１１は、時間データに初期値０を入力する（ステップＳ８４）。制御部１１は、時間データに対応する演算結果を読み出す（ステップＳ８５）。制御部１１は、期待値ファイル１２２から時間データに対応する期待値を読み出す（ステップＳ８６）。制御部１１は、演算結果と期待値とが一致するか否かを判断する（ステップＳ８７）。制御部１１は、一致すると判断した場合（ステップＳ８７でＹＥＳ）、ステップＳ８８へ移行する。制御部１１は、時間データに対応する識別情報を割り当てファイル１２１から読み出す（ステップＳ８８）。

【0038】

制御部１１は、読み出した識別情報にフラグを設定する（ステップＳ８９）。制御部１１は、ステップＳ８９の後、または、演算結果と期待値とが一致しないと判断した場合（ステップＳ８７でＮＯ）、ステップＳ９１へ移行する。制御部１１は、時間データをインクリメントする（ステップＳ９１）。制御部１１は、時間データがＲＡＭ２２に記憶した最終値を超えたか否かを判断する（ステップＳ９２）。なお、本実施形態では最終値となる時間データは１５である。制御部１１は、最終値を超えていないと判断した場合（ステップＳ９２でＮＯ）、ステップＳ８５へ移行する。これにより引き続き時間データ１、２、３・・・についての処理が繰り返し行われる。

【0039】

制御部１１は、最終値を超えたと判断した場合（ステップＳ９２でＹＥＳ）、処理をステップＳ９３へ移行させる。制御部１１は、フラグが設定されていない識別情報を抽出する（ステップＳ９３）。制御部１１は、抽出した識別情報を表示部１４または通信部１６を介して管理コンピュータ３へ出力する（ステップＳ９４）。制御部１１は識別情報を出力する際に、併せて異常が存在することを示す情報を出力しても良い。また、管理コンピュータ３以外に他のコンピュータ、または、携帯電話機またはＰＤＡ（Personal Digital Assistance）等の携帯端末装置へ識別情報を出力するようにしても良い。なお、制御部１１はフラグが設定されていない識別情報が存在しないと判断した場合、異常が存在しないことを示す情報を出力する。これにより、従来ではブロック毎に演算結果の検証が必要であったところ、最終ブロックでの検証を行うだけで、異常のあるブロック及びカード２を特定することが可能となる。

【0040】

実施の形態２
実施の形態２は複数のカード２に異常が発生した形態に関する。図１０は異常発生時の特定方法を示す説明図である。図１０のハッチング部分に示すように、ブロックＡのカード２Ａ１、ブロックＢのカード２Ｂ２及びブロックＣのカード２Ｃ３において異常が発生したものとする。制御部１１は取得部１８から出力される演算データに対応する演算結果と、期待値ファイル１２２に記憶した期待値とが一致するか否か判断する。制御部１１は一致すると判断した場合に、当該演算データに対する演算処理を実行した各ブロックのカード２にフラグを設定する。

【0041】

図１０の例では、０ｍ秒の演算結果は期待値と一致しないため、Ａ１、Ｂ１、Ｃ１についてはフラグが設定されない。一方４ｍ秒の演算結果は期待値と一致することから、４ｍ秒に対応する識別情報Ａ２、Ｂ３、Ｃ１にフラグが設定される。４ｍ秒の他、５ｍ秒、７ｍ秒、８ｍ秒、９ｍ秒、１２ｍ秒、１３ｍ秒、１５ｍ秒の識別情報にフラグが設定される。フラグが設定される識別情報はＡ２、Ａ３、Ａ４、Ｂ１、Ｂ３、Ｂ４、Ｃ１、Ｃ２、Ｃ４である。従ってフラグが設定されていないＡ１、Ｂ２及びＣ３が異常の存在する識別情報として制御部１１により出力される。このように、複数のカード２に異常が存在する場合でも、異常の存在するブロック及びカード２を特定することが可能となる。

【0042】

本実施の形態２は以上の如きであり、その他は実施の形態１と同様であるので、対応する部分には同一の参照番号を付してその詳細な説明を省略する。

【0043】

実施の形態３
実施の形態３はカード２の数が異なる形態に関する。上述の実施形態では各ブロックのカード２の数を４としたがこれに限るものではない。また、各ブロックにおける演算処理単位数はブロックＡが４、ブロックＢが２、ブロックＣが１とする例を挙げたが、相互に継続して演算処理する演算処理単位数が相違すればこれに限るものではない。例えば、ブロックＡが１、ブロックＢが２、ブロックＣが４であっても良い。以下ではブロック内のカード２数が３であり、演算処理単位数に関しては、ブロックＡが３、ブロックＢが２、ブロックＣが１の例を挙げて説明する。

【0044】

図１１は実施の形態３に係るコンピュータ１のハードウェア群を示すブロック図である。図１２は各ブロックの各カード２の処理内容を示す説明図である。受け付け部１３は管理コンピュータ３から時系列の演算データを受け付ける。図１２では０ｍ秒〜１７ｍ秒のデータが入力されている例が示されている。ブロックＡでは継続して演算処理する演算処理単位数は３である。受け付け部１３は制御部１１の指示に従い、演算処理単位数毎に、演算データを各カード２Ａ１、２Ａ２、２Ａ３に分配する。具体的には、受け付け部１３は、連続する３単位演算データ、すなわち０ｍ秒〜２ｍ秒の演算データをカード２Ａ１へ出力する。

【0045】

また受け付け部１３は３ｍ秒〜５ｍ秒の演算データをカード２Ａ２へ出力し、６ｍ秒〜８ｍ秒の演算データをカード２Ａ３へ出力する。全てのカード２Ａについて一度分配が完了した場合、受け付け部１３は再度、演算処理単位数に基づき、各カード２Ａへ演算データを周期的に出力する。９ｍ秒〜１１ｍ秒の演算データは再びカード２Ａ１へ出力される。

【0046】

カード２Ａ１のＣＰＵ２１は入力された演算データに対し、演算処理Ａを実行し演算処理後の演算データを、ＲＡＭ２２に記憶された割り当てに従い、ブロックＢの複数のカード２Ｂへ分配する。ＲＡＭ２２には分配先のカード２またはスロット１０の情報が予め記憶されており、演算処理単位数が３のカード２Ａは、演算処理単位数が２の２つのカード２Ｂへ演算データを分配する。具体的にはカード２Ａ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、最初の２つの演算データ、すなわち０ｍ秒の演算データ及び１ｍ秒の演算データをブロックＢのカード２Ｂ１へ出力する。またカード２Ａ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、残りの１つの演算データ、すなわち２ｍ秒の演算データをブロックＢのカード２Ｂ２へ出力する。

【0047】

カード２Ａ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、最初の１つの演算データ、すなわち３ｍ秒の演算データをカード２Ｂ２へ出力する。またカード２Ａ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、残りの２つの演算データ、すなわち４ｍ秒の演算データ及び５ｍ秒の演算データをブロックＢのカード２Ｂ３へ出力する。

【0048】

カード２Ａ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、最初の２つの演算データ、すなわち６ｍ秒の演算データ及び７ｍ秒の演算データをブロックＢのカード２Ｂ１へ出力する。またカード２Ａ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、残りの１つの演算データ、すなわち８ｍ秒の演算データをブロックＢのカード２Ｂ２へ出力する。

【0049】

カード２Ａ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、最初の１つの演算データ、すなわち９ｍ秒の演算データをブロックＢのカード２Ｂ２へ出力する。またカード２Ａ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、残りの２つの演算データ、すなわち１０ｍ秒の演算データ及び１１ｍ秒の演算データをブロックＢのカード２Ｂ３へ出力する。

【0050】

カード２Ａ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、最初の２つの演算データ、すなわち１２ｍ秒の演算データ及び１３ｍ秒の演算データをカード２Ｂ１へ出力する。またカード２Ａ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、残りの１つの演算データ、すなわち１４ｍ秒の演算データをブロックＢのカード２Ｂ２へ出力する。

【0051】

カード２Ａ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、最初の１つの演算データ、すなわち１５ｍ秒の演算データをブロックＢのカード２Ｂ２へ出力する。またカード２Ａ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、３つの連続する演算データの内、残りの２つの演算データ、すなわち１６ｍ秒の演算データ及び１７ｍ秒の演算データをブロックＢのカード２Ｂ３へ出力する。以上述べた処理を１８ｍ秒の周期で繰り返す。

【0052】

カード２Ｂ１のＣＰＵ２１は入力された演算データに対し、演算処理Ｂを実行し演算処理後の演算データを、ＲＡＭ２２に記憶された割り当てに従い、ブロックＣの複数のカード２Ｃへ分配する。ＲＡＭ２２には分配先のカード２またはスロット１０の情報が予め記憶されており、演算処理単位数が２のカード２Ｂは、演算処理単位数が１の２つのカード２Ｃへ演算データを分配する。具体的にはカード２Ｂ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、最初の演算データ、すなわち０ｍ秒の演算データをブロックＣのカード２Ｃ１へ出力する。またカード２Ｂ１のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、残りの１つの演算データ、すなわち１ｍ秒の演算データをブロックＣのカード２Ｃ２へ出力する。

【0053】

カード２Ｂ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、最初の演算データ、すなわち２ｍ秒の演算データをブロックＣのカード２Ｃ３へ出力する。またカード２Ｂ２のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、残りの１つの演算データ、すなわち３ｍ秒の演算データをブロックＣのカード２Ｃ４へ出力する。

【0054】

カード２Ｂ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、最初の演算データ、すなわち４ｍ秒の演算データをブロックＣのカード２Ｃ１へ出力する。またカード２Ｂ３のＣＰＵ２１はＲＡＭ２２に記憶した割り当てに従い、２つの連続する演算データの内、残りの１つの演算データ、すなわち５ｍ秒の演算データをブロックＣのカード２Ｃ２へ出力する。６ｍ秒以降は上述した０ｍ秒から５ｍ秒までの処理が繰り返し行われる。

【0055】

カード２Ｃ１のＣＰＵ２１は入力された演算データに対し、演算処理Ｃを実行し演算処理後の演算データを、ＲＡＭ２２に記憶された割り当てに従い、取得部１８へ出力する。具体的にはカード２Ｃ１のＣＰＵ２１は、０ｍ秒の演算処理後の演算データを取得部１８へ出力する。また、カード２Ｃ２のＣＰＵ２１は、１ｍ秒の演算処理後の演算データを取得部１８へ出力する。カード２Ｃ３のＣＰＵ２１は、２ｍ秒の演算処理後の演算データを取得部１８へ出力する。３ｍ秒以降の演算データについても０ｍ秒から２ｍ秒の処理と同様に周期的に取得部１８へ出力される。取得部１８には図４で示す如く時系列で演算結果が取得される。取得部１８は時系列順に演算結果を制御部１１へ出力する。

【0056】

制御部１１は実施の形態１で述べた処理を行う。ここで、ブロックＢのカード２Ｂ２に異常が存在するものとする。制御部１１は演算結果と期待値とが一致するＡ１〜Ａ３、Ｂ１、Ｂ３、Ｂ４、Ｃ１〜Ｃ４にフラグを設定する。制御部１１はフラグが設定されていない識別情報Ｂ２を異常が存在するカード２として抽出し、表示部１４または通信部１６を介して識別情報を出力する。これにより多数のカード２を複数の演算処理を行うブロック毎に分けて用いた場合でも、異常のあるカード２を特定することが可能となる。

【0057】

本実施の形態３は以上の如きであり、その他は実施の形態１及び２と同様であるので、対応する部分には同一の参照番号を付してその詳細な説明を省略する。

【0058】

実施の形態４
図１３は上述した形態のコンピュータ１の動作を示す機能ブロック図である。制御部１１が制御プログラム１２Ｐを実行することにより、コンピュータ１は以下のように動作する。特定部１００は取得部１８により取得した演算処理単位毎の演算結果及び期待値ファイル１２２に記憶した演算処理単位毎の期待値に基づき、異常のあるカード２を特定する。特定部１００は判断部１０１、設定部１０２及び抽出部１０３を含む。判断部１０１は、取得部１８により取得した演算処理単位の演算データに対する演算結果と期待値ファイル１２２に記憶した演算処理単位の期待値とが一致するか否か判断する。

【0059】

設定部１０２は、判断部１０１により一致すると判断した場合に、演算データに対する演算処理を実行した各ブロックのカード２にフラグを設定する。抽出部１０３は、判断部１０１により全ての演算処理単位の演算データに対する判断が終了した場合に、設定部１０２によりフラグが設定されていないカード２を抽出する。

【0060】

本実施の形態４は以上の如きであり、その他は実施の形態１から３と同様であるので、対応する部分には同一の参照番号を付してその詳細な説明を省略する。

【0061】

以上の実施の形態１乃至４を含む実施形態に関し、さらに以下の付記を開示する。

【0062】

（付記１）
受け付けた演算データを一演算処理単位毎に演算処理する複数の演算処理装置を備え、
各演算処理装置は、演算処理装置群別に順次実行される複数の演算処理の中から予め割り当てられた一つの演算処理を実行し、
各演算処理装置群では、継続して各演算処理装置に演算処理させる演算処理単位数が相互に相違する
ことを特徴とするコンピュータ。

【0063】

（付記２）
複数の演算処理の内最終の演算処理を行う演算処理装置群内の演算処理装置から出力される演算処理単位毎の演算結果を取得する取得部と、
該取得部により取得した演算処理単位毎の演算結果及び記憶部に記憶した演算処理単位毎の期待値に基づき、異常のある演算処理装置を特定する特定部と
を備える付記１に記載のコンピュータ。

【0064】

（付記３）
前記特定部は、
前記取得部により取得した演算処理単位の演算データに対する演算結果と前記記憶部に記憶した前記演算処理単位の期待値とが一致するか否か判断する判断部と、
該判断部により一致すると判断した場合に、前記演算データに対する演算処理を実行した各演算処理装置群の演算処理装置にフラグを設定する設定部と、
前記判断部により全ての演算処理単位の演算データに対する判断が終了した場合に、前記設定部によりフラグが設定されていない演算処理装置を抽出する抽出部と
を含む付記２に記載のコンピュータ。

【0065】

（付記４）
前記抽出部により抽出した演算処理装置を特定する識別情報を出力する出力部
を備える付記２または３に記載のコンピュータ。

【0066】

（付記５）
前記演算処理装置は、
演算処理後の複数の演算処理単位に係る演算データを異なる演算処理装置群へ出力する場合、前記演算処理単位数に応じて前記演算処理装置群の複数の演算処理装置へ分配して出力する
付記１から４のいずれか一つに記載のコンピュータ。

【符号の説明】

【0067】

１ コンピュータ
２ カード
３ 管理コンピュータ
１１ 制御部
１２ ＲＡＭ
１２Ｐ 制御プログラム
１３ 受け付け部
１４ 表示部
１６ 通信部
１８ 取得部
１００ 特定部
１０１ 判断部
１０２ 設定部
１０３ 抽出部
１２１ 割り当てファイル
１２２ 期待値ファイル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】