特許 5798025 読み出しマージンが改良されたマルチビット磁気ランダムアクセスメモリセル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5798025

(24)【登録日】2015年8月28日

(45)【発行日】2015年10月21日

(54)【発明の名称】読み出しマージンが改良されたマルチビット磁気ランダムアクセスメモリセル

(51)【国際特許分類】

   H01L 21/8246 20060101AFI20151001BHJP

   H01L 27/105 20060101ALI20151001BHJP

   H01L 29/82 20060101ALI20151001BHJP

   H01L 43/08 20060101ALI20151001BHJP

   H01L 45/00 20060101ALI20151001BHJP

   H01L 49/00 20060101ALI20151001BHJP

【ＦＩ】

   H01L27/10 447

   H01L29/82 Z

   H01L43/08 Z

   H01L27/10 448

   H01L45/00 Z

   H01L49/00 Z

【請求項の数】9

【外国語出願】

【全頁数】14

(21)【出願番号】特願2011-274124(P2011-274124)

(22)【出願日】2011年12月15日

(65)【公開番号】特開2012-129529(P2012-129529A)

(43)【公開日】2012年7月5日

【審査請求日】2014年4月24日

(31)【優先権主張番号】10290662.5

(32)【優先日】2010年12月16日

(33)【優先権主張国】EP

(73)【特許権者】

【識別番号】509096201

【氏名又は名称】クロッカス・テクノロジー・ソシエテ・アノニム

(74)【代理人】

【識別番号】100069556

【弁理士】

【氏名又は名称】江崎 光史

(74)【代理人】

【識別番号】100111486

【弁理士】

【氏名又は名称】鍛冶澤 實

(74)【代理人】

【識別番号】100153419

【弁理士】

【氏名又は名称】清田 栄章

(72)【発明者】

【氏名】ヨアン・リュスィアン・プルジブアニュ

【審査官】 境 周一

(56)【参考文献】

【文献】 特開２００８−１８７１８３（ＪＰ，Ａ）

【文献】 特開２０１０−２６３２２１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／０１８０９８９（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／１０−２７／１１８

Ｈ０１Ｌ ２９／８２

Ｇ１１Ｃ １１／００−１３／０６

Ｈ０１Ｌ ４３／００−４９／００

(57)【特許請求の範囲】

【請求項1】

第１の磁化方向を有する第１の磁性層と第２の磁化方向を有する第２の磁性層との間にトンネル障壁層を備える磁気トンネル接合から成る磁気ランダムアクセスメモリセルにおいて、
前記磁気トンネル接合の接合抵抗を第１の接合抵抗レベルから第２の接合抵抗レベルに変えるため、前記第２の磁化方向が、前記第１の磁化方向に対して第１の方向から第２の方向に調節可能であり、
前記磁気トンネル接合は、この磁気トンネル接合に電気的に接続されていて且つスイッチング抵抗を有するスイッチング抵抗素子をさらに備え、
スイッチング電流が、前記スイッチング抵抗素子に通電される時に、前記スイッチング抵抗が、第１のスイッチング抵抗レベルから第２のスイッチング抵抗レベルに切り換えられ得る結果、前記磁気ランダムアクセスメモリセルの磁気ランダムアクセスメモリセル抵抗が、前記接合抵抗と前記スイッチング抵抗との抵抗レベルに応じて少なくとも４つの異なるセル抵抗レベルを有し得、前記トンネル障壁層は、前記スイッチング抵抗素子から成る当該磁気ランダムアクセスメモリセル。

【請求項2】

前記スイッチング抵抗素子は、前記第１の磁性層又は第２の磁性層に接触している請求項１に記載の磁気ランダムアクセスメモリセル。

【請求項3】

前記スイッチング抵抗素子は、双極スイッチング抵抗又は単極スイッチング抵抗を有する請求項１に記載の磁気ランダムアクセスメモリセル。

【請求項4】

前記スイッチング抵抗素子は、Ａｌ_２Ｏ_３、ＮｉＯ、ＴｉＯ_２、ＭｇＯ又はペロブスカイト型酸化物から選択された材料から成る、請求項１に記載の磁気ランダムアクセスメモリセル。

【請求項5】

複数の磁気ランダムアクセスメモリセルを備えるメモリデバイスにおいて、
各磁気ランダムアクセスメモリセルは、１つの磁気トンネル接合を備え、この磁気トンネル接合は、第１の磁化方向を有する第１の磁性層と第２の磁化方向を有する第２の磁性層との間にトンネル障壁層を有し、
前記磁気トンネル接合の接合抵抗を第１の接合抵抗レベルから第２の接合抵抗レベルに変えるため、前記第２の磁化方向が、前記第１の磁化方向に対して第１の方向から第２の方向に調節可能であり、
前記磁気トンネル接合は、この磁気トンネル接合に電気的に接続されていて且つスイッチング抵抗を有するスイッチング抵抗素子をさらに備え、
スイッチング電流が、前記スイッチング抵抗素子に通電される時に、前記スイッチング抵抗が、第１のスイッチング抵抗レベルから第２のスイッチング抵抗レベルに切り換えられ得る結果、前記磁気ランダムアクセスメモリセルの磁気ランダムアクセスメモリセル抵抗が、前記接合抵抗と前記スイッチング抵抗との抵抗レベルに応じて少なくとも４つの異なるセル抵抗レベルを有し得、前記トンネル障壁層は、前記スイッチング抵抗素子から成る当該メモリデバイス。

【請求項6】

磁気ランダムアクセスメモリセルに複数のデータビットを書き込むための方法において、
前記磁気ランダムアクセスメモリセルは、１つの磁気トンネル接合を備え、この磁気トンネル接合は、第１の磁化方向を有する第１の磁性層と第２の磁化方向を有する第２の磁性層との間にトンネル障壁層を有し、
前記磁気トンネル接合の接合抵抗を第１の接合抵抗レベルから第２の接合抵抗レベルに変えるため、前記第２の磁化方向が、前記第１の磁化方向に対して第１の方向から第２の方向に調節可能であり、
前記磁気トンネル接合は、この磁気トンネル接合に電気的に接続されていて且つスイッチング抵抗を有するスイッチング抵抗素子をさらに備え、
スイッチング電流が、前記スイッチング抵抗素子に通電される時に、前記スイッチング抵抗が、第１のスイッチング抵抗レベルから第２のスイッチング抵抗レベルに切り換えられ得、前記トンネル障壁層は、前記スイッチング抵抗素子から成り、
前記磁気トンネル接合を高温しきい値に加熱するステップと、
前記磁気トンネル接合が、前記高温しきい値に達した後に、前記接合抵抗を前記第１の接合抵抗レベルから前記第２の接合抵抗レベルに変えるため、前記第２の磁性層の前記第２の磁化方向を調節するステップと、
前記磁気ランダムアクセスメモリセルの抵抗が、前記接合抵抗と前記スイッチング抵抗との抵抗レベルに応じて少なくとも４つの異なる抵抗レベルを有するように、前記スイッチング電流を前記スイッチング抵抗素子に通電することによって、前記スイッチング抵抗を前記第１のスイッチング抵抗レベルから前記第２のスイッチング抵抗レベルに切り換えるステップとから成る当該方法。

【請求項7】

前記スイッチング抵抗素子は、双極スイッチング抵抗を有し、前記スイッチング抵抗を切り換える前記ステップが、前記スイッチング電流の極性を反転させるステップを有する請求項６に記載の方法。

【請求項8】

前記スイッチング抵抗素子は、単極スイッチング抵抗を有し、前記スイッチング抵抗を切り換える前記ステップは、前記スイッチング抵抗を前記第１のスイッチング抵抗レベルに切り換えるための第１のスイッチングの大きさを有する前記スイッチング電流を流すステップと、前記スイッチング抵抗を前記第２のスイッチング抵抗レベルに切り換えるための第２のスイッチングの大きさを有する前記スイッチング電流を流すステップとを有し、前記第２のスイッチングの大きさは、前記第１のスイッチングの大きさより高く且つ前記加熱の大きさより低い請求項６に記載の方法。

【請求項9】

前記第２の磁化方向を調節する前記ステップは、第１の磁場を印加するステップ又はスピン偏極された前記スイッチング電流を前記磁気トンネル接合に流すステップを有する請求項６に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、読み出しマージンが改良され、マルチビットＭＲＡＭセルとして使用することができる、トンネル磁気接合ベースの磁気ランダムアクセスメモリ（ＭＲＡＭ）セルに関する。また、本発明は、ＭＲＡＭセルに複数データビットを書き込む方法に関する。

【背景技術】

【0002】

可変抵抗材料を採用するメモリデバイスには、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）、相変化ランダムアクセルメモリ（ＰＲＡＭ）、強誘電体ランダムアクセスメモリ（ＦＲＡＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）などが含まれる。上に列挙した不揮発性メモリデバイスは、可変抵抗材料の抵抗の変化（ＲＲＡＭ）、非晶質状態と結晶状態を有する相変化材料（ＰＲＡＭ）、異なる極性状態を有する強磁性材料（ＦＲＡＭ）、及び／又は異なる磁化状態を有する強磁性材料の磁気トンネル接合膜（ＭＲＡＭ）に基づいてデータを記憶することができる。

【0003】

磁気トンネル接合が周囲温度で強い磁気抵抗を有することができるので、ＭＲＡＭに基づくデバイスが改めて注目されている。ＭＲＡＭには、高い読み出し及び書き込み速度（数ナノ秒以下）、不揮発性、及び電離放射線に対する不感受性など、多くの利点がある。いわゆる「磁気抵抗効果」又はＧＭＲを有するＭＲＡＭが最初に提案された。そのようなＭＲＡＭは、磁性金属層と非磁性金属層を交互に複数積層することによって形成された。ＧＭＲ素子は、比較的大きい磁気抵抗変化率を示すが、欠点として、大きな磁場を印加する必要があり、したがって情報の書き込み及び読み出しを行うのに大きな電流を必要とする。

【0004】

磁気トンネル接合を有するＭＲＡＭセルの開発により、これらのＭＲＡＭの性能及び動作モードの大幅な改良が可能になった。そのようなＭＲＡＭセルは、特許文献１に記載されている。図１は、第１の強磁性層２１と第２の強磁性層２３の間にトンネル障壁層２２を備える磁気トンネル接合２を備える従来のＭＲＡＭセル１を示す。磁気トンネル接合２は、一端で第１の電流線４に電気的に接続され、他端で選択ＣＭＯＳトランジスタ３に電気的に接続される。図１に示されるＭＲＡＭセル１はさらに第２の電流線５を備え、第２の電流線５は、第１の電流線４に直交に配設される。この構成は、磁気トンネル接合２と選択トランジスタ３の間にストラップ７を有し、それにより、第２の電流線５を磁気トンネル接合２と位置合わせして配設することができる。

【0005】

第１及び第２の強磁性層２１、２３は、典型的には異なる保磁力を有し、好ましくはＦｅ、Ｃｏ、Ｎｉなどの３ｄ金属及びそれらの合金からなり、場合によっては、強磁性層を非晶質化してそれらの境界面を平坦化するためにホウ素を含む。トンネル障壁層２２は、典型的にはアルミナ（Ａｌ_２Ｏ_３）又はＭｇＯから成る薄い絶縁層である。各強磁性層２１、２３を反強磁性層（図示せず）と結合させることができ、反強磁性層の役割は、それが結合する強磁性層をトラップすることであり、したがって、結合された強磁性層２１、２２の磁化はピン止めされ、自由に回転することはできず、外部磁場の効果の下で可逆にのみ回転することができる。

【0006】

従来のＭＲＡＭセル１の書き込み操作中、選択トランジスタ３は遮断モードに設定され、したがって磁気トンネル接合２を通って電流が流れない。第１の磁場電流４１が第１の電流線４に流されて第１の磁場４２を発生し、第２の磁場電流５１が第２の電流線５に流されて第２の磁場５２を発生する。第１及び第２の磁場４２、５２は、第２の磁性層２３の磁場方向を切り換え、それによりＭＲＡＭセル１への書き込みを行うように適合される。複数のＭＲＡＭセル１を備えるアレイでは、併用した第１の磁場４２と第２の磁場５２の効果の下で、第１の電流線４と第２の電流線５の交点に位置されたセル１にのみ書き込みが行われ、又はそのセル１のみがアドレス指定される。このとき、書き込み操作は選択的なものである。

【0007】

図２は、別の構成でのＭＲＡＭセル１を示し、ここではセル１が第２の電流５を備えていない。この構成では、書き込み操作は、選択トランジスタ３が飽和モードにあるときに磁気トンネル接合２を通してスピン偏極書き込み電流３１を流すステップを有することができる。スピン偏極書き込み電流３１は、第２の磁性層２３で局所スピントルクを誘発するようにスピン偏極される。

【0008】

読み出し操作中、書き込まれているセル１の選択トランジスタ３を飽和モードに設定することによって、このセル１の磁気トンネル接合２を通して読み出し電流３２が選択的に流されて、磁気トンネル接合２の接合抵抗（Ｒ_ＭＴＪ）を測定する。測定された接合抵抗（Ｒ_ＭＴＪ）を、基準ＭＲＡＭセル（図示せず）に関して測定された基準抵抗と比較することによって、ＭＲＡＭセル１の磁気抵抗を求めることができる。測定された低い接合抵抗Ｒ_ＭＴＪ（又はレベル状態「０」）は、第１の強磁性層２１の磁化方向に平行に向けられた第２の強磁性層２３の磁化方向に対応し、測定された高い接合抵抗Ｒ_ＭＴＪ（又はレベル状態「１」）は、第１の強磁性層２１の磁化方向に反平行に向けられた第２の強磁性層２３の磁化方向に対応する。高い接合抵抗（Ｒ_ＭＴＪ）と低い接合抵抗（Ｒ_ＭＴＪ）の値の差、又はトンネル磁気抵抗は、強磁性層を構成する材料、及び場合によってはこれらの強磁性層に対して行われる熱処理に応じて決まる。材料及び／又は熱処理の適切な選択によって、最大７０％のトンネル磁気抵抗に達することができる。

【0009】

上述したような２つのレベル状態「０」と「１」よりも多くのレベル状態を書き込むことができるようにするマルチレベル状態書き込み操作を用いたＭＲＡＭセルも提案されている。マルチレベル状態書き込み操作を用いたそのようなＭＲＡＭセルは、特許文献２に開示されている。ここで、第２の強磁性層又は記憶層の磁化は、第１の強磁性層又は基準層の磁化方向に平行な方向と反平行な方向との間の任意の中間方向に向けることができる。記憶層の磁化を中間方向に向けることは、第１及び第２の電流線４、５の垂直方向に沿って適切な相対強度で磁場を発生させることによって実現することができ、又は線４、５の一方で発生させられる磁場をスピン偏極書き込み電流と組み合わせることによって実現することができる（例えば、図１のＭＲＡＭセル構成の場合）。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】米国特許第５６４０３４３号明細書

【特許文献2】米国特許第６９５０３３５号明細書

【発明の概要】

【発明が解決しようとする課題】

【0011】

しかし、従来から提案されているマルチレベル状態書き込み操作を用いたＭＲＡＭセルの１つの欠点は、各状態に対応する抵抗レベルが比較的小さくなりうる点である。

【0012】

近年、高いトンネル磁気抵抗を提供するＭｇＯから成るトンネル障壁層を使用することによって、読み出しマージンが増加されたＭＲＡＭセルが得られている。トンネル磁気抵抗のこの増加は、ＭｇＯ障壁の結晶構造に起因しており、この結晶構造は、単結晶であるか、又はｂｃｃ（００１）結晶配向で高度に組織化されている。より特定的には、ｂｃｃＦｅ又はＣｏ電極を有するエピタキシャルＭｇＯトンネル障壁層を備える磁気トンネル接合、又は多結晶ｂｃｃＣｏＦｅ又はＣｏ電極を有する組織化トンネル障壁層を備える磁気トンネル接合、又はＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ構造と非晶質ＣｏＦｅＢ電極を備える磁気トンネル接合に関して、室温で約１５０％を超える磁気抵抗が得られている。ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ構造と非晶質ＣｏＦｅＢ電極を備える磁気トンネル接合の場合には、ＭｇＯトンネル障壁層を、非晶質ＣｏＦｅＢ層の上に、高度に配向されたｂｃｃ（００１）組織を有するように成長させる。堆積後、高い磁気抵抗を実現するために、ＣｏＦｅＢ電極でも同一のテクスチャを誘発するように熱アニーリングが必要である。

【課題を解決するための手段】

【0013】

本発明では、磁気ランダムアクセスメモリ（ＭＲＡＭ）セルが、第１の磁化方向を有する第１の磁性層と第２の磁化方向を有する第２の磁性層との間にトンネル障壁層を備える磁気トンネル接合を備えることができ、第２の磁化方向が、磁気トンネル接合の接合抵抗を第１の接合抵抗レベルから第２の接合抵抗レベルに変えるために第１の磁化方向に対して第１の方向から第２の方向に調節可能であり、前記磁気トンネル接合がさらにスイッチング抵抗素子を備え、スイッチング抵抗素子が、磁気トンネル接合に電気的に接続され、スイッチング抵抗素子を通してスイッチング電流が流されるときに第１のスイッチング抵抗レベルから第２のスイッチング抵抗レベルに切り換えることができるスイッチング抵抗を有し、それにより、ＭＲＡＭセルのＭＲＡＭセル抵抗が、接合抵抗とスイッチング抵抗との抵抗レベルに応じて少なくとも４つの異なるセル抵抗レベルを有することができることを特徴とする。

【0014】

一実施形態では、ＭＲＡＭセルはさらに、磁気トンネル接合の一端に電気的に接続された第１の電流線と、磁気トンネル接合の他端に電気的に接続された選択トランジスタとを備えることができ、選択トランジスタは、電流線でスイッチング電流を磁気トンネル接合及びスイッチング抵抗素子に流すように選択可能である。

【0015】

スイッチング抵抗素子は第１又は第２の磁性層と接触することがあり、又はトンネル障壁層がスイッチング抵抗素子から成ることがある。

【0016】

一実施形態では、スイッチング抵抗素子は、Ａｌ_２Ｏ_３、ＮｉＯ、ＴｉＯ_２、ＭｇＯ、又はペロブスカイト型酸化物から選択される材料から形成することができる。

【0017】

また、本発明は、ＭＲＡＭセルに複数データビットを書き込むための方法であって、
磁気トンネル接合にスイッチング電流を流すことによって磁気トンネル接合を高温しきい値に加熱するステップであって、スイッチング電流が、磁気トンネル接合を高温しきい値で加熱するのに適した加熱の大きさを有するステップと、
接合抵抗を第１の接合抵抗レベルから第２の接合抵抗レベルに変えるように第２の磁性層の第２の磁化方向を調節するステップと、
スイッチング抵抗素子を通してスイッチング電流を流すことによって、スイッチング抵抗を第１のスイッチング抵抗レベルから第２のスイッチング抵抗レベルに切り換えるステップと、を有する方法に関する。

【0018】

スイッチング抵抗を切り換える前記ステップは、スイッチング電流の極性を変えるステップを有することができ、又は加熱の大きさよりも低い第１のスイッチングの大きさを有するスイッチング電流を流すステップを有することができる。

【0019】

一実施形態では、スイッチング抵抗を切り換える前記ステップは、スイッチング電流の大きさを第１のスイッチングの大きさから第２のスイッチングの大きさに変えるステップを有することができる。

【0020】

別の実施形態では、第２の磁性層の第２の磁化方向を調節する前記ステップは、第１の磁場を印加するステップを有することができ、第１の磁場に従って第２の磁性層の第２の磁化方向が調節される。

【0021】

さらに別の実施形態では、第２の磁性層の第２の磁化方向を調節する前記ステップは、磁気トンネル接合にスピン偏極されたスイッチング電流を流すステップを有することができる。

【0022】

本明細書で開示したＭＲＡＭセルは、磁気トンネル接合の接合抵抗とスイッチング抵抗素子のスイッチング抵抗とを組み合わせることによって、従来のＭＲＡＭセルに比べて改良された読み出しマージンを実現する。

【0023】

さらに、ＭＲＡＭセル１は、少なくとも４つの異なるセル抵抗レベルを書き込むためのマルチビットＭＲＡＭセルとして使用することもできるようになる。このマルチビットＭＲＡＭセルのセル抵抗レベルは、従来のマルチビットＭＲＡＭセルで実現されるセル抵抗レベルよりも大きい。

【0024】

本発明は、例として提示されて図面に示される一実施形態の説明からより良く理解されよう。

【図面の簡単な説明】

【0025】

【図1】従来のＭＲＡＭセルを示す図である。

【図2】別の構成での図１のＭＲＡＭセルを示す図である。

【図3】一実施形態によるＭＲＡＭセルを示す図である。

【図4】一実施形態による図３のＭＲＡＭセルの書き込み操作を示す図である。

【図5】別の実施形態による図３のＭＲＡＭセルの書き込み操作を示す図である。

【図6】さらに別の実施形態による図３のＭＲＡＭセルの書き込み操作を示す図である。

【発明を実施するための形態】

【0026】

一実施形態による磁気ランダムアクセスメモリ（ＭＲＡＭ）セル１が図３に示される。ＭＲＡＭセルは、第１の磁化方向を有する第１の磁性層２１と第２の磁化方向を有する第２の磁性層２３との間に配設されたトンネル障壁層２２を備える磁気トンネル接合２を備える。第２の磁化方向は、第１の磁化方向に対して第１の方向から第２の方向に調節可能であり、それにより、磁気トンネル接合２の接合抵抗Ｒ_ＭＴＪを第１の接合抵抗レベルから第２の接合抵抗レベルに変える。図３の例では、メモリ素子がさらに、磁気トンネル接合２の一端に電気的に接続された第１の電流線４と、磁気トンネル接合２の他端に電気的に接続された選択トランジスタ３とを備える。

【0027】

第２の強磁性層すなわち記憶層２３は、典型的には、パーマロイ（Ｎｉ８０Ｆｅ２０）、Ｃｏ９０Ｆｅ１０、又はＦｅ、Ｃｏ、若しくはＮｉを含む他の合金から成る群から選択される平面磁化を有する材料から形成することができる。好ましい一実施形態では、第２の強磁性層２３は反強磁性記憶層（図示せず）によって交換結合され、それにより第２の強磁性層２３の磁化方向は、低温しきい値で反強磁性記憶層によってピン止めされ、高温しきい値で自由に向きを定めることができる。反強磁性記憶層は、ＩｒＭｎやＦｅＭｎ、又は任意の他の適切な材料など、マンガンベースの合金から形成することができる。高温しきい値は、典型的には約１２０℃以上の温度である。

【0028】

第１の磁性層２１は、Ｆｅ、Ｃｏ、又はＮｉベースの合金から形成することができる強磁性層である。好ましくは、第１の磁性層２１は、第１の強磁性基準層と第２の強磁性基準層を備える合成反強磁性体ピンド層を備え、強磁性基準層はどちらもＦｅ、Ｃｏ、Ｎｉベースの合金から形成され、それらの間に例えばルテニウムから成る非強磁性基準層を挿入することによって反強磁性結合される。好ましい一実施形態では、第１の磁性層又は基準層２１は反強磁性基準層によって反強磁性結合され、この反強磁性基準層は、高温しきい値よりも高い温度で第１の磁性層２１の磁化方向をピン止めする。好ましくは、反強磁性基準層は、ＰｔＭｎやＮｉＭｎなどＭｎベースの合金から形成される。トンネル障壁層２２は、典型的にはアルミナ（Ａｌ_２Ｏ_３）又はＭｇＯから成る薄い絶縁層である。

【0029】

一実施形態では、磁気トンネル接合２はさらにスイッチング抵抗素子６２を備える。図３の例では、スイッチング抵抗素子は、トンネル障壁層２２と接触する面とは反対側の第１の強磁性層２１の面で、第１の強磁性層２１と接触して位置されたスイッチング抵抗層６２として表されている。スイッチング抵抗素子６２は、スイッチング抵抗Ｒ_Ｓを有し、スイッチング抵抗Ｒ_Ｓは、スイッチング抵抗素子６２を通してスイッチング電流３１が流されるときに（又はスイッチング抵抗素子６２に電圧が印加されるときに）第１のスイッチング抵抗レベルから第２のスイッチング抵抗レベルに可逆に切り換えることができる。そのようなスイッチング抵抗素子は、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）で使用されることがよくあり、その際、典型的には、遷移金属酸化物から成るスイッチング抵抗素子が２つの金属電極の間に設けられる。このとき、ＭＲＡＭセル１のＭＲＡＭセル抵抗Ｒ_Ｃは、直列の接合抵抗Ｒ_ＭＴＪとスイッチング抵抗Ｒ_Ｓに対応する。

【0030】

スイッチング抵抗素子６２は、好ましくは不均質の酸素含有分を含むアルミナ（Ａｌ_２Ｏ_３）、ＮｉＯ、ＴｉＯ_２、若しくはＭｇＯを含む酸化物、又はＰＣＭＯ（Ｐｒ_０．７Ｃａ_０．３ＭｎＯ_３）若しくはＳｒＴｉＯ_３などペロブスカイト型酸化物、又はこれらの酸化物の任意のものの組合せから形成することができる。使用される酸化物及びその製造法に応じて、スイッチング抵抗素子６２は、双極又は単極スイッチング抵抗スイッチング挙動を示すことができる。スイッチング抵抗素子６２が双極抵抗スイッチング挙動を示す場合、スイッチング抵抗Ｒ_Ｓは、スイッチング抵抗素子６２を通って流れるスイッチング電流３１（又はスイッチング抵抗電流６２に印加される電圧）の極性を第１のスイッチング極性から第２のスイッチング極性に変えることによって切り換えられる。あるいは、スイッチング抵抗素子６２が単極抵抗スイッチング挙動を示す場合、スイッチング抵抗Ｒ_Ｓは、スイッチング抵抗素子６２を通って流れるスイッチング電流３１（又はスイッチング抵抗電流６２に印加される電圧）の大きさを第１のスイッチングの大きさから第２のスイッチングの大きさに変えることによって切り換えられる。

【0031】

単極抵抗スイッチングの利点は、電流／電圧極性を切り換えるのに専用の追加のトランジスタが必要なく、したがってＭＲＡＭセル１をより小さく作製することができることである。単極抵抗スイッチング挙動は、典型的には、スイッチング抵抗素子６２が遷移金属酸化物から成るときに得ることができ、一方、双極抵抗スイッチング挙動は、スイッチング抵抗素子６２がペロブスカイト型酸化物、又は不均質の化学量論の酸素を含む酸化物から成るときに実現することができる。

【0032】

スイッチング抵抗層６２の他の構成も可能である。例えば、スイッチング抵抗層６２は、第１又は第２の強磁性層２１、２３と接触し、かつ場合によってはトンネル障壁層２２とも接触するように配設することができる。あるいは、スイッチング抵抗層６２をトンネル障壁層２２の内部に設けることができる。好ましい一実施形態では、トンネル障壁層２２がスイッチング抵抗素子６２から成る。この構成では、磁気トンネル接合２は、第１及び第２の磁気層２１、２３の間に配設されたスイッチング抵抗層６２を備え、すなわち、トンネル障壁層２２が、好ましくは不均質の酸素含有分を含むアルミナ、ＮｉＯ、ＴｉＯ_２、若しくはＭｇＯを含む酸化物、又はＰＣＭＯ（Ｐｒ_０．７Ｃａ_０．３ＭｎＯ_３）やＳｒＴｉＯ_３などのペロブスカイト型酸化物、又はこれらの酸化物の任意のものの組合せから形成することができる。

【0033】

一実施形態では、ＭＲＡＭセル１への書き込み操作中、上述したように、第１の磁場電流４１が第１の電流線４に流される。第１の磁場電流４１は第１の磁場４２を発生し、この第１の磁場４２が第２の磁性層２３に印加され、それにより、第１の磁場４２に従って、第２の磁性層２３の磁化方向を第１の磁化方向に対して調節する。このとき、磁気トンネル接合２の接合抵抗Ｒ_ＭＴＪを、第１の接合抵抗レベルから第２の接合抵抗レベルに変えることができる。選択トランジスタ３は、電流が磁気トンネル接合２を通って流れないように遮断モードに設定することができる。

【0034】

好ましい一実施形態では、書き込み操作は熱アシスト法に従って行われる。より特定的には、熱アシスト書き込み操作は、
磁気トンネル接合２を加熱するステップと、
同時に（又は短い時間遅延の後に）、及び磁気トンネル接合２が高温しきい値に達した後に、第２の強磁性層２３の磁化方向を調節するステップと、
磁気トンネル接合２を低温しきい値に冷却するステップであって、第２の強磁性層２３の磁化方向が書き込み状態で凍結されるステップと、を有する。

【0035】

第２の強磁性層２３の磁化方向を調節するステップは、第２の強磁性層２３の磁化方向を調節するように適合された第１の磁場４２を発生するように第１の磁場電流４１を第１の電流線４に流すことによって行うことができる。第１の磁場４２は、磁気トンネル接合２の冷却中に維持することができ、磁気トンネル接合２が低温しきい値に達すると除去することができる。

【0036】

磁気トンネル接合２を加熱するステップは、選択トランジスタ３が飽和モードに設定されているときに、第１の電流線４で加熱電流を磁気トンネル接合２に流すことによって行うことができる。次いで、磁気トンネル接合２を冷却するステップは、選択トランジスタ３を遮断モードに設定することによって加熱電流をオフすることによって行われる。

【0037】

熱アシスト書き込み操作は、典型的には、第２の強磁性層２３に交換結合する反強磁性記憶層（図示せず）を磁気トンネル接合２がさらに備えるＭＲＡＭセル１で行われる。この構成では、反強磁性記憶層は、低温しきい値で第２の強磁性層２３の磁化をピン止めし、高温しきい値で第２の強磁性層２３の磁化を自由にする。そのような熱アシスト書き込み操作は特許文献２に記載されている。熱アシスト書き込み操作は、第２の強磁性層２３の磁化方向を整列させるために使用される第１の磁場４２を減少できるようにし、したがってＭＲＡＭセル１の電力消費を減少させる。

【0038】

好ましい一実施形態では、書き込み操作はさらに、スイッチング抵抗素子６２のスイッチング抵抗Ｒ_Ｓを第１のスイッチング抵抗レベルから第２のスイッチング抵抗レベルに可逆に切り換えるステップを有する。これは、選択トランジスタ３が飽和モードにあるときに、磁気トンネル接合２及びスイッチング抵抗素子６２を通してスイッチング電流３１を流すことによって行うことができる。

【0039】

読み出し操作中、書き込まれているセル１の選択トランジスタ３を飽和モードに設定することによって、このセル１の磁気トンネル接合２を通して読み出し電流３２が選択的に流されて、ＭＲＡＭセル１のＭＲＡＭセル抵抗Ｒ_Ｃを測定する。ＭＲＡＭセル抵抗Ｒ_Ｃは、スイッチング抵抗Ｒ_Ｓと直列の接合抵抗Ｒ_ＭＴＪに対応し、接合抵抗Ｒ_ＭＴＪは、第１の強磁性層２１の磁化方向に対する第２の強磁性層２３の磁化方向によって決定される。

【実施例】

【0040】

実施例１
一実施形態に従うＭＲＡＭセル１への書き込み操作が図４に概略的に示されている。熱アシスト書き込み操作は、磁気トンネル接合２を加熱するステップと、第１の磁場電流４１を第１の電流線４に流して第１の磁場４２を発生させることによって接合抵抗Ｒ_ＭＴＪを変えるステップとを有する。例えば双極抵抗スイッチング挙動を示すスイッチング抵抗素子６２の場合に、スイッチング抵抗Ｒ_Ｓが、磁気トンネル接合２に流れるスイッチング電流３１の極性に従って切り換えられる。ここで、スイッチング電流３１は加熱電流として使用することもできる。この実施形態では、スイッチング電流３１が、磁気トンネル接合を高温しきい値で加熱するのに必要とされるスイッチング電流３１の加熱の大きさよりも低い第１のスイッチングの大きさで流されるときに、スイッチング抵抗Ｒ_Ｓを切り換えることができると仮定する。

【0041】

より特定的には、図４（ａ）が書き込み操作の第１のステップを示し、このステップでは、スイッチング電流３１が、磁気トンネル接合２を高温しきい値で加熱するのに適した加熱の大きさで印加される。第１の磁場電流４１が第１の極性で印加されて、第１の磁場４２を第１の方向で発生し、接合抵抗Ｒ_ＭＴＪを第１の接合抵抗レベルから第２の接合抵抗レベルに変える。例えば、第２の強磁性層２３の磁化を第１の強磁性層２１の磁化方向に平行な方向に調節することができ、それにより接合抵抗Ｒ_ＭＴＪの低い接合抵抗レベルＲ_{ＭＴＪ，ｌｏｗ}に対応する。スイッチング電流３１が第１の大きさよりも高い加熱の大きさで印加されるので、スイッチング抵抗Ｒ_Ｓは、スイッチング電流３１の極性に従って第１のスイッチング抵抗レベル、例えば低いスイッチング抵抗レベルＲ_{Ｓ，ｌｏｗ}に切り換えられる。

【0042】

図４（ｂ）に示される第２のステップでは、第１の磁場４２は印加されず、接合抵抗Ｒ_ＭＴＪはその低い接合抵抗レベルＲ_{ＭＴＪ，ｌｏｗ}のままである。スイッチング電流３１は、ステップ（ａ）でのスイッチング電流とはその極性を逆にして磁気トンネル接合２に流され、それによりスイッチング抵抗Ｒ_Ｓを高いスイッチング抵抗レベルＲ_{Ｓ，ｈｉｇｈ}に切り換える。ここで、ステップ（ｂ）に示されるように、スイッチング電流３１は、好ましくは、より低い第１のスイッチングの大きさで流される。

【0043】

図４（ｃ）に示される第３のステップでは、第１の磁場電流４１が第２の極性で印加されて、第１の方向とは逆の第２の方向で第１の磁場４２を発生して、第２の強磁性層２３の磁化を第１の強磁性層２１の磁化方向とは反平行の方向に調節する。これにより、接合抵抗Ｒ_ＭＴＪが高い接合抵抗レベルＲ_{ＭＴＪ，ｈｉｇｈ}となる。スイッチング電流３１は、ステップ（ｂ）と同じ極性で磁気トンネル接合２に流されるが、第１の大きさを有し、磁気トンネル接合を高温しきい値で加熱する。スイッチング電流３１の極性はステップ（ｂ）と同じであるので、スイッチング抵抗Ｒ_Ｓはその高いスイッチング抵抗レベルＲ_{Ｓ，ｈｉｇｈ}のままである。

【0044】

図４（ｄ）に示される第４のステップでは、第１の磁場４２は印加されず、接合抵抗Ｒ_ＭＴＪはステップ（ｃ）の高い接合抵抗レベルＲ_{ＭＴＪ，ｈｉｇｈ}のままである。スイッチング電流３１は、ステップ（ｃ）のスイッチング電流とはその極性を逆にして第１のスイッチングの大きさで流され、それによりスイッチング抵抗Ｒ_Ｓは低いスイッチング抵抗レベルＲ_{Ｓ，ｌｏｗ}に切り換えられる。その結果、接合抵抗Ｒ_ＭＴＪとスイッチング抵抗Ｒ_Ｓの２つの抵抗レベルの組合せによって、ＭＲＡＭセル抵抗Ｒ_Ｃの４つの異なるセル抵抗レベルがＭＲＡＭセル１に書き込まれている。

【0045】

実施例２
図５は、別の実施形態によるＭＲＡＭセル１の熱アシスト書き込み操作を示す。この実施形態では、例えば単極抵抗スイッチング挙動を示すスイッチング抵抗素子６２の場合に、スイッチング抵抗Ｒ_Ｓがスイッチング電流３１の大きさに従って切り換えられると仮定する。より特定的には、スイッチング抵抗Ｒ_Ｓは、スイッチング電流３１が第１のスイッチングの大きさで流されるときに低いスイッチング抵抗レベルＲ_{Ｓ，ｌｏｗ}に切り換えられ、スイッチング電流３１が第１のスイッチングの大きさよりも高い第２のスイッチングの大きさで流されるときに高いスイッチング抵抗レベルＲ_{Ｓ，ｈｉｇｈ}に切り換えられると仮定する。さらに、第１及び第２のスイッチングの大きさは加熱の大きさよりも低いと仮定する。

【0046】

図５のステップ（ａ）で、第１の磁場電流４１は、接合抵抗Ｒ_ＭＴＪを低い接合抵抗レベルＲ_{ＭＴＪ，ｌｏｗ}に設定するように適合された方向で第１の磁場４２を発生するように第１の電流線４に流される（図４（ａ）のステップと同様）。スイッチング電流３１は、加熱の大きさで磁気トンネル接合２に流され、磁気トンネル接合２を高温しきい値で加熱し、スイッチング抵抗Ｒ_Ｓをその高いスイッチング抵抗レベルＲ_{Ｓ，ｈｉｇｈ}に切り換える（加熱の大きさは第２のスイッチングの大きさよりも高い）。

【0047】

図５（ｂ）では、第１の磁場４２は印加されず、接合抵抗Ｒ_ＭＴＪは低い接合抵抗レベルＲ_{ＭＴＪ，ｌｏｗ}のままである。スイッチング電流３１は、第１のスイッチングの大きさで流され、スイッチング抵抗Ｒ_Ｓをその低いスイッチング抵抗レベルＲ_{Ｓ，ｌｏｗ}に切り換える。図５（ｃ）では、第１の磁場電流４１が第２の極性で印加され、それにより接合抵抗Ｒ_ＭＴＪは高い接合抵抗レベルＲ_{ＭＴＪ，ｈｉｇｈ}に変えられる。スイッチング電流３１は、加熱の大きさで流され、磁気トンネル接合２を高温しきい値で加熱し、スイッチング抵抗Ｒ_Ｓをその高いスイッチング抵抗レベルＲ_{Ｓ，ｈｉｇｈ}に切り換える。

【0048】

実施例３
図６に示されるさらに別の実施形態では、ＭＲＡＭセル１の熱アシスト書き込み操作は、磁気トンネル接合２に流されるスイッチング電流３１をスピン偏極させることによって接合抵抗Ｒ_ＭＴＪを変えるステップを有する。スピン偏極スイッチング電流３１は、第２の磁性層２３での局所スピントルクを誘発し、スピン偏極電流の極性に従って第２の磁性層２３の磁化方向を調節する。スピン偏極電流は、磁気トンネル接合２が高温しきい値で加熱されるように加熱の大きさで流さなければならない。この実施形態では、スイッチング抵抗素子６２は双極抵抗スイッチング挙動を示し、加熱の大きさは第１のスイッチングの大きさよりも低いと仮定する。

【0049】

より特定的には、図６（ａ）に示されるステップでは、スイッチング電極３１が第１のスイッチングの大きさで流され、それにより、スイッチング電流３１の極性に従って、スイッチング抵抗Ｒ_Ｓを例えば低いスイッチング抵抗レベルＲ_{Ｓ，ｌｏｗ}に切り換える。しかし、第１のスイッチングの大きさは、第２の磁性層２３の磁化方向を調節するには低すぎ、したがって接合抵抗Ｒ_ＭＴＪを変えるには低すぎる。

【0050】

図６（ｂ）では、スピン偏極スイッチング電流３１の大きさが加熱の大きさに増加され、それにより、スイッチング電流３１の極性に従って、第２の磁性層２３の磁化方向を例えば低い接合抵抗レベルＲ_{ＭＴＪ，ｌｏｗ}に調節することができる。スイッチング電流３１の極性はステップ（ａ）と同じであるので、スイッチング抵抗Ｒ_Ｓのスイッチング抵抗レベルは変わらない。ステップ（ｃ）では、スピン偏極スイッチング電流３１が、ステップ（ａ）及び（ｂ）のスイッチング電流とは極性を逆にして流され、それにより、スイッチング抵抗Ｒ_Ｓを高いスイッチング抵抗レベルＲ_{Ｓ，ｈｉｇｈ}に切り換える。スイッチング電流３１の大きさは第１のスイッチングの大きさであり、接合抵抗Ｒ_ＭＴＪは低い接合抵抗レベルＲ_{ＭＴＪ，ｌｏｗ}のままである。ステップ（ｄ）では、スピン極性スイッチング電流３１の大きさが加熱の大きさに高められ、それにより接合抵抗Ｒ_ＭＴＪを高い接合抵抗レベルＲ_{ＭＴＪ，ｈｉｇｈ}に調節することができる。スイッチング抵抗Ｒ_Ｓは高いスイッチング抵抗レベルＲ_{Ｓ，ｈｉｇｈ}のままである。

【0051】

上の３つの実施形態で示したように、接合抵抗Ｒ_ＭＴＪとスイッチング抵抗Ｒ_Ｓの２つの抵抗レベルの組合せによって、ＭＲＡＭセル抵抗Ｒ_Ｃの少なくとも４つの異なるセル抵抗レベルをＭＲＡＭセル１に書き込むことができる。これは、第１の磁場電流４１及びスイッチング電流３１の極性、ならびにスイッチング電流３１の大きさを適当に変えることによって実現される。また、これは、書き込み操作がスピン偏極電流を使用して行われ、スイッチング抵抗素子６２が双極抵抗スイッチング挙動を示すときには、スイッチング電流の極性及び大きさを適当に変えることによって実現することができる。さらに、これは、書き込み操作がスピン偏極電流を使用して行われ、スイッチング抵抗素子６２が単極抵抗スイッチング挙動を示すときには、スイッチング電流の大きさのみを適当に変えることによって実現することができる。スイッチング抵抗Ｒ_Ｓが切り換えられるスイッチング電流３１の大きさ（第１の大きさ及び場合によっては第２の大きさ）は、接合抵抗Ｒ_ＭＴＪを変えることができる大きさ（加熱の大きさ）とは異なると仮定する。

【0052】

本発明は、様々な修正形態及び代替形態を取ることができ、それらの特定の実施例を図面に例として示し、本明細書で詳細に述べた。しかし、本発明は、開示した特定の形態又は方法に限定されず、逆に、すべての修正形態、均等形態、及び代替形態を網羅するものと理解すべきである。

【0053】

例えば、ＭＲＡＭセル１は、図１の例で示されるように第２の電流線５を備えることができる。このとき、第２の磁場電流５１を第２の電流線５に流して第２の磁場５２を発生させることができる。このとき、第１の磁場４２と第２の磁場５２の効果を併用して第２の磁性層２３の磁化方向を調節することができる。この構成では、第１の電流線４と第２の電流線５の垂直方向に沿った第１の磁場電流４１と第２の磁場電流５１の相対強度及び場合によっては極性を適切に調節することによって、第２の強磁性層２３の磁化を任意の中間方向に調節することができる。あるいは、第２の強磁性層２３の磁化を任意の中間方向に調節することは、線４、５の一方で発生される磁場をスピン偏極書き込み電流３３と組み合わせることによって実現することができる。これはさらに、上述した書き込み操作の１つと組み合わせることができ、ＭＲＡＭセル１に５つ以上のセル抵抗レベルを書き込むことができるようにする。あるいは、第２の電流線５を第１の電流線４の上に、例えば第１の電流線４と平行に配設することができる。

【0054】

本明細書で開示したＭＲＡＭセル１は、磁気トンネル接合２の接合抵抗Ｒ_ＭＴＪがスイッチング抵抗素子６２、２２のスイッチング抵抗Ｒ_Ｓと組み合わされるので、従来のＭＲＡＭセルに比べて改良された読み出しマージンを実現する。したがって、ＭＲＡＭセル抵抗Ｒ_Ｃのセル抵抗レベルは、従来のマルチビットＭＲＡＭセルで実現されるセル抵抗レベルよりも大きい。

【0055】

図示しない一実施形態によれば、メモリデバイスは、いくつかの実施形態によるＭＲＡＭセル１を複数備えるアレイを備える。ＭＲＡＭセル１は、１本又は複数本の第１の電流線４によって接続することができる。メモリデバイスはさらに、ＭＲＡＭセル１それぞれの選択トランジスタ３のゲートに接続された１本又は複数本のワード線を備えることができ、それにより、選択トランジスタ３を制御して、ＭＲＡＭセル１の１つを選択的にアドレス指定する、又はそのセルに書き込むことができるようにする。

【符号の説明】

【0056】

１ ＭＲＡＭセル
２ 磁気トンネル接合
２１ 第１の強磁性層、基準層
２２ トンネル障壁層
２３ 第２の強磁性層、記憶層
３ 選択トランジスタ
３１ スピン偏極書き込み電流、スイッチング電流
３２ 読み出し電流
４ 第１の電流線
４１ 第１の磁場電流
４２ 第１の磁場
５ 第２の電流線
５１ 第２の磁場電流
５２ 第２の磁場
６２ スイッチング抵抗素子
７ ストラップ
Ｒ_Ｃ ＭＲＡＭセル抵抗
Ｒ_Ｓ スイッチング抵抗
Ｒ_ＭＴＪ 接合抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】