特許 5801483 磁気的に焼きなまされた基準セルによるＭＲＡＭ感知

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5801483

(24)【登録日】2015年9月4日

(45)【発行日】2015年10月28日

(54)【発明の名称】磁気的に焼きなまされた基準セルによるＭＲＡＭ感知

(51)【国際特許分類】

   G11C 11/15 20060101AFI20151008BHJP

【ＦＩ】

   G11C11/15 150

【請求項の数】28

【全頁数】16

(21)【出願番号】特願2014-520292(P2014-520292)

(86)(22)【出願日】2012年7月11日

(65)【公表番号】特表2014-525110(P2014-525110A)

(43)【公表日】2014年9月25日

(86)【国際出願番号】US2012046313

(87)【国際公開番号】WO2013009917

(87)【国際公開日】20130117

【審査請求日】2014年2月3日

(31)【優先権主張番号】13/179,631

(32)【優先日】2011年7月11日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】507364838

【氏名又は名称】クアルコム，インコーポレイテッド

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100163522

【弁理士】

【氏名又は名称】黒田 晋平

(72)【発明者】

【氏名】ハリ・エム・ラオ

(72)【発明者】

【氏名】シャオチュン・ジュウ

【審査官】 塩澤 如正

(56)【参考文献】

【文献】 特開２００３−２９７０７２（ＪＰ，Ａ）

【文献】 特開２０１１−０５４２４８（ＪＰ，Ａ）

【文献】 国際公開第２０１０／１３８８６０（ＷＯ，Ａ１）

【文献】 特開２００２−３６７３６４（ＪＰ，Ａ）

【文献】 特開２００３−１７３７００（ＪＰ，Ａ）

【文献】 特開２００９−１９３６２７（ＪＰ，Ａ）

【文献】 特許第４４０７８２８（ＪＰ，Ｂ２）

【文献】 米国特許出願公開第２００８／０２８５３６０（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ１１Ｃ １１／１５

Ｇ１１Ｃ １６／０２ − Ｇ１１Ｃ １６／０６

Ｇ１１Ｃ １３／００

(57)【特許請求の範囲】

【請求項1】

基準回路を有する磁気抵抗ランダムアクセスメモリ(MRAM)であって、前記基準回路が、
前記基準回路内の1つまたは複数の磁気記憶セルの各々が、論理高状態または論理低状態の一方である同じ論理状態にプログラムされた、1つまたは複数の磁気記憶セルと、
前記1つまたは複数の磁気記憶セルに電気的に結合された、1つまたは複数の負荷要素であって、前記1つまたは複数の負荷要素は、読取り動作中に前記1つまたは複数の負荷要素のそれぞれの駆動強度に基づいて基準電圧を確立するように構成される、負荷要素とを備える、MRAM。

【請求項2】

前記確立された基準電圧が、前記MRAMのメモリ素子に記憶された値を読み取るために、前記メモリ素子の電圧と比較される、請求項1に記載のMRAM。

【請求項3】

前記同じ論理状態が反平行状態である、請求項1に記載のMRAM。

【請求項4】

前記反平行状態が、磁気焼きなましプロセスによって確立される、請求項3に記載のMRAM。

【請求項5】

前記同じ論理状態が平行状態である、請求項1に記載のMRAM。

【請求項6】

前記1つまたは複数の磁気記憶セルの少なくとも1つが磁気トンネル接合(MTJ)セルである、請求項1に記載のMRAM。

【請求項7】

前記1つまたは複数の負荷要素の少なくとも1つがトランジスタである、請求項1に記載のMRAM。

【請求項8】

前記トランジスタがプログラム可能なトランジスタである、請求項7に記載のMRAM。

【請求項9】

個別の脚が選択的にイネーブルされ得るように、および前記プログラム可能なトランジスタの駆動強度が前記イネーブルされた脚の数に比例するように、前記プログラム可能なトランジスタが、並列に結合されたトランジスタの2つ以上の脚を備える、請求項8に記載のMRAM。

【請求項10】

少なくとも1つの半導体ダイに統合された、請求項1に記載のMRAM。

【請求項11】

セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに統合されている、請求項1に記載のMRAM。

【請求項12】

磁気抵抗ランダムアクセスメモリ(MRAM)のための基準回路を形成する方法であって、
前記基準回路内の1つまたは複数の磁気記憶セルの各々が、論理高状態または論理低状態の一方である同じ論理状態にプログラムされた、1つまたは複数の磁気記憶セルを形成し、
1つまたは複数の負荷要素を、前記1つまたは複数の磁気記憶セルに電気的に結合する
ことを含み、
前記1つまたは複数の負荷要素は、読取り動作中に前記1つまたは複数の負荷要素のそれぞれの駆動強度に基づいて基準電圧を確立するように構成される、方法。

【請求項13】

前記MRAMのメモリ素子に記憶された値を読み取るために、前記確立された基準電圧と前記メモリ素子の電圧とを比較することをさらに含む、請求項12に記載の方法。

【請求項14】

前記同じ論理状態が反平行状態である、請求項12に記載の方法。

【請求項15】

前記反平行状態を磁気焼きなましプロセスによって確立することを含む、請求項14に記載の方法。

【請求項16】

プログラム可能なトランジスタが並列に結合されたトランジスタの2つ以上の脚を備えるように、プログラム可能なトランジスタから前記1つまたは複数の負荷要素の少なくとも1つを形成することを含み、個別の脚が選択的にイネーブルされ得、前記プログラム可能なトランジスタの駆動強度が前記イネーブルされた脚の数に比例する、請求項12に記載の方法。

【請求項17】

磁気抵抗ランダムアクセスメモリ(MRAM)のための基準回路を形成する方法であって、
前記基準回路内の1つまたは複数の磁気記憶セルの各々が、論理高状態または論理低状態の一方である同じ論理状態にプログラムされた、1つまたは複数の磁気記憶セルを形成するためのステップと、
1つまたは複数の負荷要素を、前記1つまたは複数の磁気記憶セルに電気的に結合するためのステップであって、前記1つまたは複数の負荷要素は、読取り動作中に前記1つまたは複数の負荷要素のそれぞれの駆動強度に基づいて基準電圧を確立するように構成されたステップとを含む、方法。

【請求項18】

前記MRAMのメモリ素子に記憶された値を読み取るために、前記確立された基準電圧と前記メモリ素子の電圧とを比較するためのステップをさらに含む、請求項17に記載の方法。

【請求項19】

前記同じ論理状態が反平行状態である、請求項17に記載の方法。

【請求項20】

前記反平行状態を磁気焼きなましプロセスによって確立するためのステップを含む、請求項19に記載の方法。

【請求項21】

プログラム可能なトランジスタが並列に結合されたトランジスタの2つ以上の脚を備えるように、プログラム可能なトランジスタから前記1つまたは複数の負荷要素の少なくとも1つを形成するためのステップを含み、個別の脚が選択的にイネーブルされ得、前記プログラム可能なトランジスタの駆動強度が前記イネーブルされた脚の数に比例する、請求項17に記載の方法。

【請求項22】

基準回路を有する磁気抵抗ランダムアクセスメモリ(MRAM)であって、前記基準回路が、
前記MRAM内の1つまたは複数の磁気記憶手段の各々が、論理高状態または論理低状態の一方である同じ論理状態にプログラムされた、1つまたは複数の磁気記憶手段と、
前記1つまたは複数の磁気記憶手段に電気的に結合された、1つまたは複数の負荷手段であって、前記1つまたは複数の負荷手段は、読取り動作中に前記1つまたは複数の負荷手段のそれぞれの駆動強度に基づいて基準電圧を確立するように構成される、手段とを備える、MRAM。

【請求項23】

前記MRAMのメモリ素子に記憶された値を読み取るために、前記確立された基準電圧と前記メモリ素子の電圧とを比較するための手段をさらに備える、請求項22に記載のMRAM。

【請求項24】

前記同じ論理状態が反平行状態である、請求項22に記載のMRAM。

【請求項25】

前記反平行状態が、磁気焼きなましプロセスによって確立される、請求項24に記載のMRAM。

【請求項26】

前記1つまたは複数の負荷手段の少なくとも1つが、プログラム可能な駆動強度用である、請求項22に記載のMRAM。

【請求項27】

少なくとも1つの半導体ダイに統合された、請求項22に記載のMRAM。

【請求項28】

セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに統合されている、請求項22に記載のMRAM。

【発明の詳細な説明】

【技術分野】

【0001】

開示する実施形態は、磁気抵抗ランダムアクセスメモリ(MRAM)セルを読取り/感知することを対象とする。より詳細には、開示する実施形態は、磁気的に焼きなまされた基準MRAMセルを使用してMRAMセル内に記憶されるデータを読取り/感知することを対象とする。

【背景技術】

【0002】

磁気抵抗ランダムアクセスメモリ(MRAM)は、揮発性メモリに匹敵する応答(読取り/書込み)時間を有する不揮発性メモリ技術である。データを電荷または電流として記憶する従来のRAM技術とは対照的に、MRAMは磁性要素を使用する。図1Aおよび図1Bに示すように、磁気トンネル接合(MTJ)記憶素子100は、2つの磁性層110および130から形成され得、これらの層の各々は、絶縁(トンネルバリア)層120によって分離された磁場を有する可能性がある。2つの層の一方(たとえば、固定層110)は、特定の極性に設定される。他方の層(たとえば、フリー層130)の極性132は、印加され得る外部場の極性に一致するように自由に変化する。フリー層130の極性132の変化は、MTJ記憶素子100の抵抗値を変化させる。たとえば、極性が整合される、図1A(平行「P」磁化の低抵抗状態「0」)のとき、低抵抗状態が存在する。極性が整合されない、図1B(反平行「AP」磁化の高抵抗状態「1」)のとき、高抵抗状態が存在する。MTJ 100の図は簡素化されており、図示の各層が、従来技術で知られているように、1つまたは複数の材料の層を備え得ることが、当業者には諒解されよう。

【0003】

図2を参照すると、読取り動作に対する、従来のMRAMのメモリセル200が示される。セル200は、トランジスタ210、ビット線220、デジット線230、およびワード線240を含む。セル200は、MTJ 100の電気抵抗値を測定することによって読み取られる。たとえば、特定のMTJ 100は、ビット線220からMTJ 100を通る電流を切り替えることができる、関連するトランジスタ210を作動させる(トランジスタをオンにする)ことによって選択され得る。トンネル磁気抵抗効果のために、MTJ 100の電気抵抗値は、上記で説明したように、2つの磁性層(たとえば、110、130)の極性の方向に基づいて変化する。任意の特定のMTJ 100内の抵抗値は、フリー層の極性によって生じる電流によって決定され得る。従来は、固定層110およびフリー層130が同じ極性を有する場合、抵抗値は低く、「0」が読み取られる。固定層110およびフリー層130が反対極性を有する場合、抵抗値は高く、「1」が読み取られる。

【0004】

従来のMRAMとは異なり、スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)では、薄膜(スピンフィルタ)を通過する際にスピン偏極した状態になる電子が用いられる。STT-MRAMは、スピン注入トルクRAM(STT-RAM)、スピントルク注入磁化スイッチングRAM(Spin-RAM)、およびスピンモーメント注入(SMT-RAM)としても知られている。書込み動作中、スピン偏極された電子は、フリー層にトルクを作用させることで、フリー層の極性を切り替えることができる。読取り動作は、従来のMRAMと同様であり、前述のように、MTJ記憶素子の抵抗/論理状態を検出するために、電流が使用される。図3Aに示すように、STT-MRAMビットセル300は、MTJ 305、トランジスタ310、ビット線320、およびワード線330を含む。読取りと書込みの両動作に対して、トランジスタ310がオンに切り替えられて電流がMTJ 305を流れることが可能となり、その結果、論理状態を読み取るかまたは書き込むことが可能となる。

【0005】

図3Bを参照すると、読取り/書込み動作をさらに説明するために、STT-MRAMセル301のより詳細な図が示される。MTJ 305、トランジスタ310、ビット線320、およびワード線330など、前に説明した要素に加えて、ソース線340、感度増幅器350、読取り/書込み回路360、およびビット線基準値370が示される。上記で説明したように、読取り動作中、読取り電流が生成され、読取り電流は、MTJ 305を通ってビット線320とソース線340との間を流れる。電流がトランジスタ310を介して流れることが許容されるとき、MTJ 305の抵抗値(論理状態)は、ビット線320とソース線340との間の電圧差に基づいて感知され、この電圧差は、基準値370と比較され、次いで、感度増幅器350によって増幅され得る。メモリセル301の動作および構造が、当技術分野で知られていることが、当業者には諒解されよう。追加の詳細は、たとえば、M. HosomiらのA Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM、IEDM会議(2005)の議事録の中で提供され、その全体が参照により本明細書に組み込まれる。

【0006】

ここで、図4を参照すると、図3Bのいくつかの要素の従来の実装形態に対する回路図が示されている。具体的には、図4は、基準値370の回路実装(基準電流感知)と、MTJ 305とトランジスタ310とを備えるSTT-MRAMデータセル401上で読取り動作中に使用される感度増幅器350(電圧感知)とを示す。図示のように、基準セル402は、基準MTJ 404と基準MTJ 406とを備える。2つの基準MTJ、404および406はそれぞれ、読取り/書込み動作を開始する前に、「0」(P)状態および「1」(AP)状態にプログラムされる。図4に示すように、負荷PMOSトランジスタ410および412が、それぞれ、2つの基準MTJ、404および406に結合され、それにより、基準電圧「ref_in」がノード408に生成される。基準電圧ref_inが、基準MTJ、404および406にプログラムされた「0」状態および「1」状態に対応する電圧間の平均または中点の電圧に相当することが、当業者には認識されよう。

【0007】

読取り動作中にデータセル401に記憶されたデータ値は、次のように評価される。「read_en」信号がアクティブ化され、それにより、電流がデータ電流感知回路460を通って流れる。データセル401に対応するワード線、ビット線、およびソース線のアクティブ化によって、トランジスタ310、416および418がオンになり、電流がMTJ 305を通って流れることが可能になる。負荷PMOS 424は、対応する電圧「data_in」がノード414において生成されることを可能にする。電圧data_inと基準電圧ref_inとの比較によって、データセル401に記憶される状態/値が与えられ、data_inがref_inより高い場合、データセル401に記憶された値は「1」であると判断することができ、data_inがref_inより低い場合、データセル401に記憶された値は「0」であると判断することができる。

【0008】

基準電圧ref_inと電圧data_inとの比較、およびそれに続く、データセル401に記憶された値の感知が、感度増幅器350内で実行される。交差結合インバータ420および422のペアが、data_inとref_inとの間の電圧差を拡大して、データセル401に記憶されるデータ値に対応する差動出力「sao」および「saob」を生成する。

【0009】

データセル401に記憶された値を感知するための、上記で説明した従来の実装形態は、いくつかの制限を受ける。第1に、読取り動作がデータセル401などのデータセル上で実行され得る前に、基準MTJ、404および406などの基準セルを「0」および「1」の値にプログラムする必要がある。基準セルのこの事前プログラミングまたは準備は、データセルに記憶された値を誤って感知することにつながることがある縮退故障など、いくつかのエラーを生じることがある。第2に、設計上の故障が、「0」と「1」との間の中程である理想的な場合の値とは異なる値に基準値ref_inをシフトさせることがあり、それにより、データセルに記憶された値を感知するための感知マージンに悪影響を及ぼすことがある。第3に、一方が「0」にプログラムされ、他方が「1」にプログラムされる2つの基準セルを使用することで、チップ上の貴重な面積が消費され、したがって実装がコスト高になる傾向がある。

【先行技術文献】

【非特許文献】

【0010】

【非特許文献1】M. HosomiらのA Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM、IEDM会議(2005)の議事録

【発明の概要】

【発明が解決しようとする課題】

【0011】

したがって、当技術分野で、MRAMに対する従来の基準セル実装形態に関連する、上記で説明した制限を回避する必要がある。

【課題を解決するための手段】

【0012】

本発明の例示的な実施形態は、磁気的に焼きなまされた基準MRAMセルを使用してMRAMセル内に記憶されたデータを読取り/感知するためのシステムおよび方法を対象とする。

【0013】

たとえば、例示的な実施形態は、磁気抵抗ランダムアクセスメモリ(MRAM)内の各磁気記憶セルが同じ状態にプログラムされる少なくとも1つの磁気記憶セルと、磁気記憶セルに結合され、読取り動作中に基準電圧を確立するように構成された負荷要素とを備える基準回路を有するMRAMを対象とする。

【0014】

別の例示的な実施形態は、磁気抵抗ランダムアクセスメモリ(MRAM)のための基準回路を形成する方法を対象とし、方法は、MRAM内の各磁気記憶セルが同じ状態にプログラムされる少なくとも1つの磁気記憶セルを形成するステップと、読取り動作中に基準電圧を確立するように構成された負荷要素を磁気記憶セルに結合するステップとを含む。

【0015】

さらに別の例示的な実施形態は、磁気抵抗ランダムアクセスメモリ(MRAM)のための基準回路を形成する方法を対象とし、方法は、MRAM内の各磁気記憶セルが同じ状態にプログラムされる少なくとも1つの磁気記憶セルを形成するためのステップと、読取り動作中に基準電圧を確立するように構成された負荷要素を磁気記憶セルに結合するためのステップとを含む。

【0016】

さらなる例示的な実施形態は、磁気抵抗ランダムアクセスメモリ(MRAM)内の各磁気記憶セルが同じ状態にプログラムされる少なくとも1つの磁気記憶セルを形成するための手段と、読取り動作中に基準電圧を確立するように構成された負荷要素を磁気記憶セルに結合するための手段とを備える基準回路を有するMRAMを対象とする。

【0017】

添付の図面は、本発明の実施形態の説明を助けるために提示され、実施形態の限定ではなく、実施形態の例示のためのみに提供される。

【図面の簡単な説明】

【0018】

【図1A】磁気トンネル接合(MTJ)記憶素子を示す図である。

【図1B】磁気トンネル接合(MTJ)記憶素子を示す図である。

【図2】読取り動作中の磁気抵抗ランダムアクセスメモリ(MRAM)セルを示す図である。

【図3A】スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルを示す図である。

【図3B】スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルを示す図である。

【図4】図3Bのいくつかの要素の従来の実装形態に対する回路図である。

【図5】例示的な実装形態による感知回路に対する簡略図である。

【図6】プログラム可能な強度を有するPMOS負荷を示す図である。

【図7】AP状態における複数のMRAMを結合することによって形成された基準セルを示す図である。

【図8】磁気抵抗ランダムアクセスメモリ(MRAM)を感知する方法を示すフローチャートである。

【図9】例示的な実施形態が適切に使用され得る遠隔ユニットを示す図である。

【発明を実施するための形態】

【0019】

本発明の特定の実施形態を対象とする以下の説明および関連する図面で、本発明の態様を開示する。本発明の範囲から逸脱することなく代替的な実施形態を考案することができる。さらに、本発明の関連する詳細を不明瞭にしないように、本発明のよく知られている要素については詳細に説明しないか、または省略する。

【0020】

「例示的な」という言葉は、「例、実例、または例示として機能すること」を意味するために本明細書で使用される。「例示的な」として本明細書で説明する任意の実施形態は、必ずしも他の実施形態よりも好ましいか、または有利であると解釈されるべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。

【0021】

本明細書において使われる用語は、特定の実施形態を記載するためのものに過ぎず、本発明の実施形態を限定することは意図していない。本明細書で使用する単数形「a」、「an」、および「the」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、本明細書で使用する場合、「含む(comprises)」、「含んでいる(comprising)」、「含む(includes)」、および/または「含んでいる(including)」という用語は、述べられた特徴、整数、ステップ、動作、要素、および/または構成要素の存在を明示するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および/またはそれらのグループの存在または追加を排除しないことが理解されよう。

【0022】

さらに、多くの実施形態が、たとえば、コンピューティングデバイスの要素によって実行すべき一連の動作に関して説明される。本明細書で説明する様々なアクションは、特定の回路(たとえば、特定用途向け集積回路(ASIC))によって、1つまたは複数のプロセッサによって実行されるプログラム命令によって、あるいは両方の組合せによって実行され得ることが認識されよう。さらに、本明細書で説明するこれらの一連の動作は、実行時に、関連するプロセッサに本明細書で説明する機能を実施させるコンピュータ命令の対応するセットを内部に記憶した、任意の形式のコンピュータ可読記憶媒体内で全体として具現化されるものと見なすことができる。したがって、本発明の様々な態様は、そのすべてが特許請求する主題の範囲内に入ることが企図されているいくつかの異なる形式で具現化され得る。さらに、本明細書で説明する実施形態ごとに、そのような任意の実施形態の対応する形式を、たとえば、記載の動作を実施する「ように構成された論理」として本明細書で説明することがある。

【0023】

例示的な実施形態は、図3A、図3Bおよび図4の基準値370など、従来の基準セルに関連する問題を回避する。実施形態は、「0」と「1」との間の中程である基準値を生成するために、基準セルのペアが「0」と「1」との値にプログラムされることを必要とすることに限定されない。

【0024】

例示的な実施形態は、磁気焼きなましがMTJを反平行(AP)状態に偏極させることを認識する。磁気焼きなましは、通常、MRAMウェハの製作プロセスの一部である1プロセスであり、ウェハが、強い磁場が存在する中で焼きなまされ、冷却される。磁気焼きなましのプロセスの前に、ウェハは室温であり、ウェハの原子の磁気モーメントは、十分に確定された方向を有することなく、ランダムに散乱している。磁気焼きなましのプロセスの間に、ウェハは炉の中に入れられ、強力な磁場の影響を受けながら、400℃の温度まで加熱される。この温度が約6時間の間維持され、それにより、原子モーメントは、印加磁場に基づいて所望の方向に配向される。その後、温度が下げられ、ウェハは、ゆっくりと焼きなまし/冷却することが可能になる。温度が下がって室温に戻ると、原子モーメントは印加磁場に従って固定され、それにより、フリー層は、固定層と反対の方向に配向される。したがって、磁気焼きなましの後、MRAMウェハ内のMTJセルは、概してAP状態において利用可能である。

【0025】

通常、MRAMウェハの製造後に利用可能なMTJセルのネイティブ状態は、AP状態である。しかしながら、MRAMウェハ中のすべてのMTJセルが磁気焼きなまし後にP状態において利用可能になるように、製造プロセスに適切な修正を加えることが可能である。例示的な実施形態の説明を、磁気焼きなまし後にAP状態にあるMTJセルに関して本明細書で提供するが、実施形態が、同じ状態にプログラムされたMTJセルを対象とし得ること、同じ状態がAPまたはPであってよいことが、諒解されよう。

【0026】

前に説明したように、AP状態は、通常、MTJセル内にバイナリデータを記憶するために「0」状態として指定される。例示的な実施形態は、基準電圧値を生成するために、単一のMTJセルを、そのネイティブのAP/「0」状態において使用する。実施形態は、「0」状態に対応する電圧を、「0」と「1」との間の中程である基準電圧レベルにプルアップするように構成された、プログラム可能な強度のPMOS負荷を含む。本明細書では、「0」状態および「1」状態に対応する電圧に対して参照がなされているが、実施形態は、特定の電圧値に制限されるものではないことが理解されよう。一例として、「0」状態および「1」状態が、それぞれ、接地電圧および正電源電圧に対応することがある。当業者は、適正な電圧値を「0」状態および「1」状態に指定するための他の適切な実装形態を認識するであろう。同様に、本明細書では、「0」と「1」との間の中程である基準電圧に対して参照がなされる。しかしながら、わかるように、基準電圧は、例示的な実施形態における0.5Vの値に限定されるものと解釈するべきではない。一方、基準電圧は、必要な感知マージンを確保しながら、基準電圧との比較に基づいて、データを「0」または「1」として感知することを可能にする適正な値である。

【0027】

図5を参照すると、例示的な実装形態による感知回路500に対する簡略図が示されている。図示のように、基準回路570は、そのネイティブのAP/「0」状態における単一の基準MTJ 506を、負荷PMOS 512とともに備える。MTJ 505は、読み取るべきデータ値を記憶し、そのデータ値は、AP状態またはP状態のいずれかに対応することができる。データ電流感知回路560は、負荷524と、MTJ 505を通る電流の流れを容易にするためのトランジスタ510とを含む。ノード514における電圧(data_in)は、MTJ 505に記憶されるデータ値に対応する。したがって、ノード508における電圧(ref_in)は、基準MTJ 506内の「0」状態に対応する。負荷PMOS 512の強度は、ノード508における電圧(ref_in)を「0」から、「0」と「1」との間の中程である所望の基準電圧にプルアップするために調整され得る。電圧感度増幅器550は、感度増幅器350(図4に示す)と同様に動作し、MTJ 505に記憶されるデータ値を決定し、そのデータ値を「data_out」として出力するために、ノード514における電圧(data_in)とノード508における電圧(ref_in)とを比較する。

【0028】

したがって、負荷PMOS 512の強度を調節するために、例示的な実施形態が次に説明される。一例では、PMOS 512のプルアップ強度を高めるためにPMOS 512を適宜にサイズ変更することによって、ノード508における基準電圧が、「0」から、「0」と「1」との間の中程にシフトされ得る。しかしながら、この方式でプルアップ強度を正確に制御することは困難であることがある。プロセス変動が、感知マージンを許容できなくすることがある。

【0029】

次に図6を参照すると、プログラム可能な強度を有するPMOS負荷に対する例示的な実装形態が示されている。図示のプログラム可能なPMOS負荷512は、並列に接続された2つ以上の脚を含む。所望のプルアップ強度を実現するために、脚のサブセットがイネーブルされ得る。各脚は、604aおよび606aなど、直列に接続された2つのPMOSトランジスタを備える。脚は、604aのゲート電圧を制御することによってイネーブルされ得る。たとえば、604aのゲート電圧を「0」または接地電圧に設定することによって604aがオンになり、604aおよび606aの脚の組み合わされた駆動強度が、PMOS負荷512の駆動強度に寄与する。デコーダ602は、どの脚がオンになるべきかを示す制御信号608を復号するために使用され得る。図6に、{604a、606a}、{604b、606b}、{604c、606c}、および{604d、606d}のペアを備える4つの脚を示す。各脚のプルアップ強度が同じである場合、制御信号608をそれに応じてプログラムすることで、1つ、2つ、3つ、または4つの脚のいずれがイネーブルされるかに基づいて、4つの個別のプルアップ強度値が提供され得る。当業者は、プログラム可能なPMOS負荷512を実装するための適切な変形形態を認識するであろう。

【0030】

引き続き図6を参照すると、ノード508における基準電圧「ref_in」は、説明したように、負荷PMOS 512の駆動強度をプログラムすることによって、「0」と「1」との間の中程の所望の電圧値にプルアップされ得る。したがって、基準電圧が、続いて感知マージンが、ネイティブのAP/「0」状態にある単一の基準MTJセルを使用することによって、正確に制御され得る。

【0031】

しかしながら、プロセス故障が、MRAMウェハの製造中にMTJセルの偏極に影響を及ぼすことがあり得る。したがって、基準MTJセルは、磁気焼きなまし後にAP状態において利用できないことがある。そのような故障が例示的な実施形態において発生する場合、基準MTJセルは、「モノ」パルスを使用することによって、容易にAP状態に再プログラミングされ得る。モノパルスは、システムリセット信号から導出されて基準MTJセルに送達され得、それにより、基準MTJセルは、読取り動作が実行される前にAP状態にフラッシュプログラムされ得る。

【0032】

いくつかの場合において、基準MTJセルが、磁気焼きなまし後に、期待されるAP状態と反対のP状態に偏極されることもあり得る。基準MTJセルはまた、他のプロセス故障、縮退故障などによって、P状態に固定されたままとなることがある。P状態に固定された基準MTJセルを含むそのような故障は、例示的な実施形態において容易に検出され得る。たとえば、図5を参照すると、基準MTJセル506が不良のP/「1」状態で固定される場合、ノード508において生成される基準電圧ref_inは、「0」と「1」との間で期待される中程の電圧よりずっと低い。実際、負荷PMOS回路がプログラムされる方法によって、基準電圧ref_inは負になり、すなわち「0」と「1」の両方に対応する電圧値より低くなる。したがって、この基準電圧ref_inが、読取り動作中にdata_inと比較されるとき、その比較は、データセルMTJ 505に記憶されたデータ値「0」と「1」の両方に対して「1」の値を感知させる。したがって、基準MTJセルが不良のP状態で固定される縮退故障が、知られている「0」および「1」のデータ値に対して読取り動作を実行することによって効果的に検出され得る。そのような故障が発見される場合、それらの故障は、基準MTJセルに書き込むことによって容易に所望のAP/「0」状態に修正され得る。

【0033】

縮退故障は、データセル内でも発生することがある。故障の源が基準セルに存在するかまたはデータセルに存在するかを判断するために、データセルに対する書込み動作に対応する書込み電流パターンが観測され得る。データ書込み電流が、データセル上の「0」と「1」との書込み動作に対して予想される通りに変化する場合、故障は基準セルに存在するものと判断できる。一方、データセル上の「0」と「1」との書込み動作の間で、書込み電流が一定で不変のままである場合、データセルは、縮退故障をかかえているものと判断できる。故障セルが識別されると、故障セルに正しい値を書き込むことなど、知られている技法によって、故障セルが修正され得る。

【0034】

例示的な実施形態を、ネイティブAP状態にある単一の基準MTJセルについて説明したが、実施形態はまた、図7に示すように結合された、AP状態における2つ以上の基準MTJセルを含むことができる。図7を参照すると、複数の基準MTJセル706a、706b、および706cが、基準値770を形成するために結合されている。基準値770は、実質的に、基準値370(図4に示す)など、従来の基準回路アーキテクチャの回路構造を保持している。AP状態にある基準MTJセル706aおよび706bを並列に結合することで、効果的に、P状態における基準MTJセルとして動作する。したがって、基準値770は、P状態における基準MTJセル(基準MTJセル706aおよび706bの並列結合)と、AP状態における基準MTJセル(基準MTJセル706c)とを効果的に備えるように構成され得る。したがって、基準値770は、基準値370などの従来の基準回路と同じビットセルフットプリントを保持するように構成され得る。したがって、例示的な実施形態は、従来の基準回路のビットセルフットプリントを実質的に保持する基準回路を構成するために、ネイティブAP状態において利用可能なMTJセルを使用することができる。負荷PMOSトランジスタ712aおよび712bは、要求される基準電圧値ref_inを生成するために、適宜にサイズを決定されるかまたはプログラムされる。所望の基準電圧値を生成するために、ネイティブAP状態における複数の基準MTJセルが、負荷PMOSトランジスタに電気的に結合される、基準回路770の複数の変形を、当業者は認識するであろう。

【0035】

したがって、例示的な実施形態は、磁気焼きなまし後に利用可能なネイティブAP状態など、同じ状態における基準MTJセルから形成された、読取り/感知動作のための基準回路を備える。基準電圧レベルは、負荷PMOS回路など、負荷要素の駆動強度をプログラムすることによって、所望の電圧値に正確に制御される。「0」状態と「1」状態とにあらかじめプログラムされた2つの基準セルを備える従来の基準回路と比較して、ネイティブAP状態における単一の基準MTJセルを有する例示的な実施形態では、歩留まり、感知マージン、プロセス変動に対する許容差、および試験の容易さが改善される。

【0036】

実施形態は、本明細書で開示するプロセス、機能および/またはアルゴリズムを実行するための様々な方法を含むことが諒解されよう。たとえば、図8に示すように、実施形態は、基準回路を有する磁気抵抗ランダムアクセスメモリ(MRAM)を形成すること(ブロック802)と、各磁気記憶セルが同じ状態にプログラムされた少なくとも1つの磁気記憶セルを基準回路内に形成すること(ブロック804)と、読取り動作中に基準電圧を確立するように構成された負荷要素を磁気記憶セルに結合すること(ブロック806)とを含むMRAMを感知する方法を含むことができる。

【0037】

情報および信号は、多種多様な技術および技法のいずれかを使用して表すことができることが当業者には諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。

【0038】

さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装できることが、当業者には諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の範囲からの逸脱を生じるものと解釈すべきではない。

【0039】

図9は、本開示の実施形態が有利に用いられ得る例示的なワイヤレス通信システム900を示している。説明のために、図9は、3つの遠隔ユニット920、930、950および2つの基地局940を示す。図9では、ワイヤレスローカルループシステムにおいて、遠隔ユニット920は携帯電話として示され、遠隔ユニット930はポータブルコンピュータとして示され、遠隔ユニット950は定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム(PCS)ユニット、個人情報端末のようなポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器のような固定ロケーションデータユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せであってよい。図9は、本開示の教示による遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、試験および特性評価のための、メモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて適切に用いられ得る。

【0040】

前述の開示されたデバイスおよび方法は、通常、コンピュータ可読記憶媒体に保存されるGDSIIおよびGERBERコンピュータファイルとなるように、設計され構成される。次いでこれらのファイルは、これらのファイルに基づいてデバイスを製造する製造担当者に与えられる。得られる製品は半導体ウェハであり、このウェハは次いで、半導体ダイに切断され、半導体チップにパッケージングされる。次いで、このチップが、上で説明されたデバイスで利用される。

【0041】

本明細書で開示した実施形態と関連して説明した方法、シーケンス、および/またはアルゴリズムは、ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはその2つの組合せで直接実施され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。

【0042】

したがって、本発明の実施形態は、MRAMセルを感知するための方法を具現化するコンピュータ可読媒体を含み得る。したがって、本発明は図示の例に限定されず、本明細書で説明した機能を実行するためのいかなる手段も、本発明の実施形態中に含まれる。

【0043】

上記の開示は本発明の例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正を行えることに留意されたい。本明細書で説明した本発明の実施形態による方法クレームの機能、ステップおよび/または動作は、特定の順序で実行されなくてもよい。さらに、本発明の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。

【符号の説明】

【0044】

100 磁気トンネル接合(MTJ)記憶素子
110 磁性層、固定層
120 絶縁(トンネルバリア)層
130 磁気層、フリー層
132 極性
200 メモリセル
210 トランジスタ
220 ビット線
230 デジット線
240 ワード線
300 スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)ビットセル
301 スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セル
305 磁気トンネル接合(MTJ)
310 トランジスタ
320 ビット線
330 ワード線
340 ソース線
350 感度増幅器
360 読取り/書込み回路
370 ビット線基準値
401 スピン注入トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)データセル
402 基準セル
404 基準磁気トンネル接合(MTJ)
406 基準磁気トンネル接合(MTJ)
408 ノード
410 負荷PMOSトランジスタ
412 負荷PMOSトランジスタ
414 ノード
416 トランジスタ
418 トランジスタ
420 交差結合インバータ
422 交差結合インバータ
424 負荷PMOS
460 データ電流感知回路
500 感知回路
505 磁気トンネル接合(MTJ)
506 基準磁気トンネル接合(MTJ)
508 ノード
510 トランジスタ
512 負荷PMOS
514 ノード
524 負荷
550 電圧感度増幅器
560 データ電流感知回路
570 基準回路
602 デコーダ
604a PMOSトランジスタ
604b PMOSトランジスタ
604c PMOSトランジスタ
604d PMOSトランジスタ
606a PMOSトランジスタ
606b PMOSトランジスタ
606c PMOSトランジスタ
606d PMOSトランジスタ
608 制御信号
706a 基準磁気トンネル接合(MTJ)セル
706b 基準磁気トンネル接合(MTJ)セル
706c 基準磁気トンネル接合(MTJ)セル
712a 負荷PMOSトランジスタ
712b 負荷PMOSトランジスタ
770 基準値
900 ワイヤレス通信システム
920 遠隔ユニット
930 遠隔ユニット
940 基地局
950 遠隔ユニット

【図1A】

【図1B】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】