特許 5814882 通信インターフェース、通信方法及び画像形成装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5814882

(24)【登録日】2015年10月2日

(45)【発行日】2015年11月17日

(54)【発明の名称】通信インターフェース、通信方法及び画像形成装置

(51)【国際特許分類】

   G06F 13/38 20060101AFI20151029BHJP

【ＦＩ】

   G06F13/38 310C

【請求項の数】4

【全頁数】10

(21)【出願番号】特願2012-172497(P2012-172497)

(22)【出願日】2012年8月3日

(65)【公開番号】特開2013-73622(P2013-73622A)

(43)【公開日】2013年4月22日

【審査請求日】2014年2月21日

(31)【優先権主張番号】61/540,494

(32)【優先日】2011年9月28日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】000003562

【氏名又は名称】東芝テック株式会社

(74)【代理人】

【識別番号】110000235

【氏名又は名称】特許業務法人 天城国際特許事務所

(72)【発明者】

【氏名】藤田 豊

【審査官】 坂東 博司

(56)【参考文献】

【文献】 特開２００２−０９１９０４（ＪＰ，Ａ）

【文献】 特開２００３−２４１９９１（ＪＰ，Ａ）

【文献】 特開平０９−１１４６１４（ＪＰ，Ａ）

【文献】 特開２００４−０４８６７１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１０／０２６８８５４（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００４／０１１１５４２（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２０１２／００７９１４４（ＵＳ，Ａ１）

【文献】 米国特許第０６０７８９７２（ＵＳ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １３／３８

(57)【特許請求の範囲】

【請求項1】

第１の機器から受け取った受信データを格納する受信用ＦＩＦＯと、
前記受信用ＦＩＦＯに格納されたデータを前記受信用ＦＩＦＯから第２の機器に送らせるＤＭＡＣと、
前記第２の機器のための書き込み指示を、前記第１の機器から前記受信データを受け取る前に前記第１の機器から受け取り、当該書き込み指示を遅延させ、遅延後の書き込み指示によって、前記第２の機器に送られた前記データを前記第２の機器に書き込ませる遅延回路と、を備え、
前記ＤＭＡＣは、前記第１の機器から受け取った前記受信データが前記受信用ＦＩＦＯに格納された場合に、前記第２の機器のデータ送信先である第３の機器のための書き込み指示を前記第２の機器に送る、
通信インターフェース。

【請求項2】

前記第１の機器から前記受信データを受け取り、外部からの指示に従って、当該受信データを前記受信用ＦＩＦＯに供給する第１のセレクタと、
前記第１の機器から書き込み指示を受け取り、外部からの指示に従って、当該書き込み指示を前記受信用ＦＩＦＯに供給する第２のセレクタと、を備え、
前記受信用ＦＩＦＯは、前記第２のセレクタから供給された書き込み指示に従って、前記第１のセレクタから供給された前記受信データを格納する請求項１に記載の通信インターフェース。

【請求項3】

受信用ＦＩＦＯが、第１の機器から受け取った受信データを格納し、
ＤＭＡＣが、前記受信用ＦＩＦＯに格納されたデータを前記受信用ＦＩＦＯから第２の機器に送らせ、
遅延回路が、前記第２の機器のための書き込み指示を、前記第１の機器から前記受信データを受け取る前に前記第１の機器から受け取り、当該書き込み指示を遅延させ、遅延後の書き込み指示によって、前記第２の機器に送られた前記データを前記第２の機器に書き込ませ、
前記ＤＭＡＣが、前記第１の機器から受け取った前記受信データが前記受信用ＦＩＦＯに格納された場合に、前記第２の機器のデータ送信先である第３の機器のための書き込み指示を前記第２の機器に送る、
通信方法。

【請求項4】

第１のセレクタが、前記第１の機器から前記受信データを受け取り、外部からの指示に従って、当該受信データを前記受信用ＦＩＦＯに供給し、
第２のセレクタが、前記第１の機器から書き込み指示を受け取り、外部からの指示に従って、当該書き込み指示を前記受信用ＦＩＦＯに供給し、
前記受信用ＦＩＦＯが、前記第２のセレクタから供給された書き込み指示に従って、前記第１のセレクタから供給された前記受信データを格納する請求項３に記載の通信方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、通信インターフェース、通信方法及び画像形成装置に関する。

【背景技術】

【0002】

画像形成装置は、画像形成装置全体を統括制御する親基板と、親基板と接続される子基板と、子基板に接続され、例えば、給紙機構、排紙機構、スキャナ機構などの各機構を制御する複数の孫基板と、を備える。

【0003】

親基板と子基板及び子基板と各孫基板とは通信インターフェースによって接続され、データの受け渡しが行われる。

【0004】

通信インターフェースは、ＤＭＡＣ、送信用ＦＩＦＯ、受信用ＦＩＦＯ、通信回路を備える。

【0005】

この受信用ＦＩＦＯの容量は、画像形成装置の通常の動作に合わせて最適なものが選択される。

【0006】

ここで、近年ではシステムの複雑化に伴い、大容量のプログラムをユーザの下において書き換えるメンテナンスが必要となってきている。

【0007】

従来の画像形成装置においては、一つの受信用ＦＩＦＯに一時的に受信データを蓄え、これをＤＭＡＣにより読み出してメインメモリに格納する。

【0008】

従って、アップデートするプログラムが大容量であるのに対して受信用ＦＩＦＯの容量が限られているため、通信速度を上げることができず、アップデートに時間がかかっていた。

【0009】

この点に関して、ダウンロードしたプログラムを一度ＲＡＭに格納する技術が提案されている。

【0010】

しかし、この技術の場合も、受信用ＦＩＦＯの容量に通信速度が規定されることには変わりはない。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開平９−１１４６１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0012】

従って、受信用ＦＩＦＯの容量が限られたものであっても、通信速度を上げることができる通信インターフェース、通信方法及び画像形成装置が求められている。

【課題を解決するための手段】

【0013】

上記の課題を解決するために、本発明の一実施形態は、第１の機器から受け取った受信データを格納する受信用ＦＩＦＯと、受信用ＦＩＦＯに格納されたデータを受信用ＦＩＦＯから第２の機器に送らせるＤＭＡＣと、第２の機器のための書き込み指示を、第１の機器から受信データを受け取る前に第１の機器から受け取り、当該書き込み指示を遅延させ、遅延後の書き込み指示によって、第２の機器に送られたデータを第２の機器に書き込ませる遅延回路と、を備え、ＤＭＡＣは、第１の機器から受け取った受信データが受信用ＦＩＦＯに格納された場合に、第２の機器のデータ送信先である第３の機器のための書き込み指示を第２の機器に送る、通信インターフェースを提供する。

【図面の簡単な説明】

【0014】

【図1】画像形成装置の構成を示すブロック図である。

【図2】通信インターフェースの構成を示す図である。

【図3】子基板が備える第２の通信インターフェースの受信用ＦＩＦＯ連結回路の構成を示すブロック図である。

【図4】子基板が備える一つ目の第３の通信インターフェースの受信用ＦＩＦＯ連結回路の構成を示すブロック図である。

【図5】子基板が備える二つ目の第３の通信インターフェースの受信用ＦＩＦＯ連結回路の構成を示すブロック図である。

【発明を実施するための形態】

【0015】

以下、通信インターフェース、通信方法、及び画像形成装置の一実施形態について、図面を用いて詳細に説明する。

【0016】

本実施形態の通信インターフェースは、送信データを送出する送信用通信回路と、一時的に送信データを格納し、先入れ先出しにて格納した送信データを出力する送信用ＦＩＦＯと、受信データを受信する受信用通信回路と、一時的に受信データを格納し、先入れ先出しにて格納した受信データを出力する受信用ＦＩＦＯと、システムバスに接続され、送信用ＦＩＦＯ及び受信用ＦＩＦＯの動作を制御するＤＭＡＣと、受信データ、ＦＩＦＯ書込み指示信号及び前記ＦＩＦＯ書込み信号を遅延させたＦＩＦＯ読出し指示信号を異なる通信Ｉ／Ｆの受信用ＦＩＦＯに送信し、受信データを異なる通信Ｉ／Ｆの受信用ＦＩＦＯに受信した順序にて分散格納し、分散格納した受信データを受信した順序にて読み出してメモリに出力する受信用ＦＩＦＯ連結回路と、を備える
図１は、本実施形態の画像形成装置１０の構成を示すブロック図である。図１に示すように、画像形成装置１０は、画像形成装置１０を統括制御し、子基板３０と通信を行う第１の通信インターフェース（以下、インターフェースをＩ／Ｆという。）２５を備える親基板２０と、親基板２０と通信を行う第２の通信Ｉ／Ｆ３３及び互いに異なる機構を制御する複数の孫基板４０Ａ、４０Ｂ、４０Ｃと通信を行う第３の通信Ｉ／Ｆ３７Ａ、３７Ｂ、３７Ｃを備える子基板３０と、子基板３０と通信を行う第４の通信Ｉ／Ｆ４１Ａ、４１Ｂ、または４１Ｃを備える孫基板４０Ａ、４０Ｂ、４０Ｃと、を備える。

【0017】

親基板２０は、子基板３０と通信を行う第１の通信Ｉ／Ｆ２５と、演算装置であるＣＰＵ２３と、記憶装置であるメモリ２４と、外部装置であるパソコン（ＰＣ）１１と通信を行う通信Ｉ／Ｆ２２と、システムバス２１と、を備える。

【0018】

第１の通信Ｉ／Ｆ２５、ＣＰＵ２３、メモリ２４及び通信Ｉ／Ｆ２２は、システムバス２１を介して接続される。

【0019】

子基板３０は、親基板２０と通信を行う第２の通信Ｉ／Ｆ３３と、互いに異なる機構を制御する複数の孫基板４０Ａ、４０Ｂ、４０Ｃと通信を行う第３の通信Ｉ／Ｆ３７Ａ、３７Ｂ、３７Ｃと、演算装置であるＣＰＵ３２と、記憶装置であるメモリ３５と、画像処理を行うプリントエンジン３６と、システムバス３１と、を備える。

【0020】

第２の通信Ｉ／Ｆ３３、第３の通信Ｉ／Ｆ３７Ａ、３７Ｂ、３７Ｃ、ＣＰＵ３２、メモリ３５及びプリントエンジン３６はシステムバス３１を介して接続される。

【0021】

孫基板４０Ａは、例えば記録媒体を画像形成部に供給する給紙機構を制御する。孫基板４０Ｂは、例えば画像形成された記録媒体を排出する排紙機構を制御する。孫基板４０Ｃは、例えば原稿を読み取り、読み取った画像データを画像形成部に供給するスキャナ機構を制御する。

【0022】

画像形成装置１０は、さらに機構を有する場合には、その機構を制御する孫基板をさらに有していてよい。この場合にも、その追加の孫基板は子基板３０と通信する通信Ｉ／Ｆを備える。

【0023】

孫基板４０Ａ、４０Ｂ、４０Ｃは、子基板３０と通信を行う第４の通信Ｉ／Ｆ４１Ａ、４１Ｂ、４１Ｃと、演算装置であるＣＰＵ４２Ａ、４２Ｂ、４２Ｃと、記憶装置であるメモリ４３Ａ、４３Ｂ、４３Ｃと、システムバス４４Ａ、４４Ｂ、４４Ｃと、を備える。

【0024】

第４の通信Ｉ／Ｆ４１Ａ、４１Ｂ、４１Ｃ、ＣＰＵ４２Ａ、４２Ｂ、４２Ｃ及びメモリ４３Ａ、４３Ｂ、４３Ｃはシステムバス４４Ａ、４４Ｂ、４４Ｃを介して接続される。

【0025】

以下、第１の通信Ｉ／Ｆ２５、第２の通信Ｉ／Ｆ３３、第３の通信Ｉ／Ｆ３７Ａ、３７Ｂ、３７Ｃ、第４の通信Ｉ／Ｆ４１Ａ、４１Ｂ、４１Ｃをあわせて通信Ｉ／Ｆ４１という。

【0026】

図２は、通信インターフェース４１の構成を示す図である。図２に示すように、通信Ｉ／Ｆ４１は、送信データを送出する送信用通信回路４１１と、一時的に送信データを格納し、先入れ先出しにて格納した送信データを出力する送信用ＦＩＦＯ４１２と、受信データを受信する受信用通信回路４１５と、一時的に受信データを格納し、先入れ先出しにて格納した受信データを出力する受信用ＦＩＦＯ４１４と、システムバス４４に接続され、送信用ＦＩＦＯ４１２及び受信用ＦＩＦＯ４１４の動作を制御するＤＭＡＣ４１３と、異なる通信Ｉ／Ｆの受信用ＦＩＦＯ４１４を連結させる受信用ＦＩＦＯ連結回路４１６と、を備える。

【0027】

受信用ＦＩＦＯ連結回路４１６は、親基板のＣＰＵ２３から送信される連結指示信号により、各基板の受信用ＦＩＦＯ４１４を連結させるか否かが制御される。

【0028】

図３は、子基板３０が備える第２の通信Ｉ／Ｆ３３の受信用ＦＩＦＯ連結回路４１６Ａの構成を示すブロック図である。図３においてはデータの送信に関する部分は省略してある。

【0029】

図３に示すように、受信用ＦＩＦＯ連結回路４１６Ａは、受信用通信回路４１５Ａから受信データを入力し、受信用ＦＩＦＯ４１４Ａに出力する第１のセレクタ４１７Ａと、受信用通信回路４１５Ａからの書込み指示信号を入力する第２のセレクタ４１８Ａと、受信用通信回路４１５Ａからの書込み指示信号を遅延させる遅延回路４２１Ａと、を備える。

【0030】

図４は、子基板３０が備える一つ目の第３の通信Ｉ／Ｆ３７Ａの受信用ＦＩＦＯ連結回路４１６Ｂの構成を示すブロック図である。図４においてはデータの送信に関する部分は省略してある。

【0031】

図４に示すように、受信用ＦＩＦＯ連結回路４１６Ｂは、入力する信号を受信用通信回路４１５Ｂからの受信データと受信用ＦＩＦＯ４１４Ａからのデータ出力とから選択して切り替え、受信用ＦＩＦＯ４１４Ｂに出力する第１のセレクタ４１７Ｂと、入力する信号を受信用通信回路４１５Ｂからの書込み指示信号と、遅延回路４２１Ａの出力とから選択して切り替える第２のセレクタ４１８Ｂと、受信用通信回路４１５Ｂからの書込み指示信号を遅延させる遅延回路４２１Ｂと、を備える。

【0032】

図５は、子基板３０が備える二つ目の第３の通信Ｉ／Ｆ３７Ｂの受信用ＦＩＦＯ連結回路４１６Ｃの構成を示すブロック図である。図５においてはデータの送信に関する部分は省略してある。

【0033】

図５に示すように、受信用ＦＩＦＯ連結回路４１６Ｃは、入力する信号を受信用通信回路４１５Ｃからの受信データと受信用ＦＩＦＯ４１４Ｂからのデータ出力とから選択して切り替え、受信用ＦＩＦＯ４１４Ｃに出力する第１のセレクタ４１７Ｃと、入力する信号を受信用通信回路４１５Ｃからの書込み指示信号と、遅延回路４２１Ｂの出力とから選択して切り替える第２のセレクタ４１８Ｂと、受信用通信回路４１５Ｃからの書込み指示信号を遅延させる遅延回路４２１Ｂと、を備える。

【0034】

図３乃至図５を参照して、本実施形態の通信インターフェースの動作を説明する。

【0035】

図３に示す第１のセレクタ４１７Ａ及び第２のセレクタ４１８Ａは、システムバス４４を介してＣＰＵ２３からのＦＩＦＯ連結指示信号を入力する。

【0036】

この場合、第１のセレクタ４１７Ａは受信データを受信用ＦＩＦＯ４１４Ａに出力するように切り替えられ、第２のセレクタ４１８ＡはＦＩＦＯへの書込み指示信号を受信用ＦＩＦＯ４１４Ｂへ出力するように切り替えられる。

【0037】

データ信号は、受信用通信回路４１５Ａ→第１のセレクタ４１７Ａ→受信用ＦＩＦＯ４１４Ａの順に伝送され、図４に示す第１のセレクタ４１７Ｂに出力される。

【0038】

ＦＩＦＯへの書込み指示信号は、第２のセレクタ４１８Ａ→受信用ＦＩＦＯ４１４Ａ→ＤＭＡＣ４１３Ａ→システムバスを経て図４に示す受信用通信回路４１５Ｂに出力される。

【0039】

また、ＦＩＦＯへの書込み指示信号は、遅延回路４２１Ａによって遅延され、図４に示す第２のセレクタ４１８Ｂに出力される。

【0040】

ＦＩＦＯに一度格納されたデータの読出し指示信号は、ＤＭＡＣ４１３Ａ→受信用ＦＩＦＯ４１４Ａ→ＤＭＡＣ４１３Ａ→システムバスを経て図４に示す受信用通信回路４１５Ｂに出力される。

【0041】

なお、受信用ＦＩＦＯ連結回路４１６Ａの動作は、ＦＩＦＯ連結指示信号がない場合でも、ＦＩＦＯ連結指示信号がある場合と同様である。

【0042】

図４に示す第１のセレクタ４１７Ｂ及び第２のセレクタ４１８Ｂは、システムバス４４を介してＣＰＵ２３からのＦＩＦＯ連結指示信号を入力する。

【0043】

この場合、第１のセレクタ４１７Ｂは、図４の「Ｂ」に示す受信用ＦＩＦＯ４１４Ａから出力された受信データを選択して受信用ＦＩＦＯ４１４Ｂに出力するように切り替えられ、第２のセレクタ４１８Ｂは、図４の「Ｃ」に示す遅延回路４２１Ａから出力されたＦＩＦＯへの書込み指示信号を選択して受信用ＦＩＦＯ４１４Ｃへ出力するように切り替えられる。

【0044】

データ信号は、受信用ＦＩＦＯ４１４Ａ→第１のセレクタ４１７Ｂ→受信用ＦＩＦＯ４１４Ｂの順に伝送され、図５に示す第１のセレクタ４１７Ｃに出力される。

【0045】

ＦＩＦＯへの書込み指示信号は、遅延回路４２１Ａ→第２のセレクタ４１８Ｂ→受信用ＦＩＦＯ４１４Ｂ→ＤＭＡＣ４１３Ｂ→システムバスを経て図５に示す受信用通信回路４１５Ｃに出力される。

【0046】

ＦＩＦＯに一度格納されたデータの読出し指示信号は、ＤＭＡＣ４１３Ｂ→受信用ＦＩＦＯ４１４Ｂ→ＤＭＡＣ４１３Ｂ→システムバスを経て図５に示す受信用通信回路４１５Ｃに出力される。

【0047】

なお、受信用ＦＩＦＯ連結回路４１６Ａの動作は、ＦＩＦＯ連結指示信号がない場合、第１のセレクタ４１７Ｂは入力を受信用通信回路４１５Ｂからの受信データを選択し、第２のセレクタ４１８Ｂは入力を受信用通信回路４１５Ｂからの書込み指示信号を選択する。

【0048】

図５に示す第１のセレクタ４１７Ｃ及び第２のセレクタ４１８Ｃは、システムバス４４を介してＣＰＵ２３からのＦＩＦＯ連結指示信号を入力する。

【0049】

この場合、第１のセレクタ４１７Ｃは、図４の「Ｇ」に示す受信用ＦＩＦＯ４１４Ｂから出力された受信データを選択して受信用ＦＩＦＯ４１４Ｃに出力するように切り替えられ、第２のセレクタ４１８Ｃは、図４の「Ｆ」に示す遅延回路４２１Ｂから出力されたＦＩＦＯへの書込み指示信号を選択してメモリ３５へ出力するように切り替えられる。

【0050】

データ信号は、受信用ＦＩＦＯ４１４Ｂ→第１のセレクタ４１７Ｃ→受信用ＦＩＦＯ４１４Ｃの順に伝送され、図５に示すＤＭＡＣ４１３Ｃを経由してメモリ３５に出力される。

【0051】

ＦＩＦＯへの書込み指示信号は、遅延回路４２１Ｂ→第２のセレクタ４１８Ｃ→受信用ＦＩＦＯ４１４Ｃに出力される。

【0052】

ＦＩＦＯに一度格納されたデータの読出し指示信号は、ＤＭＡＣ４１３Ｃから受信用ＦＩＦＯ４１４Ｃに出力される。

【0053】

なお、受信用ＦＩＦＯ連結回路４１６Ｂの動作は、ＦＩＦＯ連結指示信号がない場合、第１のセレクタ４１７Ｃは入力を受信用通信回路４１５Ｃからの受信データを選択し、第２のセレクタ４１８Ｃは入力を受信用通信回路４１５Ｃからの書込み指示信号を選択する。

【0054】

ＣＰＵ２３からのＦＩＦＯ連結指示信号が出力された場合、受信データは、受信用ＦＩＦＯ４１４Ａに格納され、遅延された読出し指示信号によって読み出され、受信用ＦＩＦＯ４１４Ｂに送信されて格納され、遅延された読出し指示信号によって読み出され、受信用ＦＩＦＯ４１４Ｃに格納され、遅延された読出し指示信号によって読み出され、メモリ３５に格納される。

【0055】

受信用ＦＩＦＯ連結回路は、受信データ、ＦＩＦＯ書込み指示信号、及びＦＩＦＯ書込み信号より遅延させたＦＩＦＯ読出し指示信号を異なる通信Ｉ／Ｆの受信用ＦＩＦＯに送信する。

【0056】

そして、受信用ＦＩＦＯ連結回路は、受信データを異なる通信Ｉ／Ｆの受信用ＦＩＦＯに受信した順序にて分散格納し、この分散格納した受信データを受信した順序にて読み出してメモリに出力する。

【0057】

上記の実施形態は、子基板３０が孫基板を接続する通信Ｉ／Ｆを２つ備える場合を例に説明したが、この通信Ｉ／Ｆは３つ以上であってもよい。

【0058】

以上述べたように、本実施形態の通信インターフェースは、送信データを送出する送信用通信回路４１１と、一時的に送信データを格納し、先入れ先出しにて格納した送信データを出力する送信用ＦＩＦＯ４１２と、受信データを受信する受信用通信回路４１５と、一時的に受信データを格納し、先入れ先出しにて格納した受信データを出力する受信用ＦＩＦＯ４１４と、システムバス４４に接続され、送信用ＦＩＦＯ４１２及び受信用ＦＩＦＯ４１４の動作を制御するＤＭＡＣ４１３と、他の通信Ｉ／Ｆの受信用ＦＩＦＯ４１４からの受信データの入力と受信用通信回路４１５からの受信データの入力とを選択して切り替える第１のセレクタ、及び他の通信Ｉ／Ｆの遅延回路からのＦＩＦＯへの書込み指示信号の入力と受信用通信回路４１５からのＦＩＦＯへの書込み指示信号の入力とを選択して切り替える第２のセレクタを備え、異なる通信Ｉ／Ｆの受信用ＦＩＦＯ４１４を連結させる受信用ＦＩＦＯ連結回路４１６と、を備える。

【0059】

従って、受信用ＦＩＦＯの容量が限られたものであっても、通信速度を上げることができるという効果がある。

【0060】

いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0061】

４１４Ａ、４１４Ｂ、４１４Ｃ：受信用ＦＩＦＯ
４１７Ａ、４１７Ｂ、４１７Ｃ：第１のセレクタ
４１８Ａ、４１８Ｂ、４１８Ｃ：第２のセレクタ

【図1】

【図2】

【図3】

【図4】

【図5】