特許第5814882号(P5814882)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

5814882通信インターフェース、通信方法及び画像形成装置
<>
  • 5814882-通信インターフェース、通信方法及び画像形成装置 図000002
  • 5814882-通信インターフェース、通信方法及び画像形成装置 図000003
  • 5814882-通信インターフェース、通信方法及び画像形成装置 図000004
  • 5814882-通信インターフェース、通信方法及び画像形成装置 図000005
  • 5814882-通信インターフェース、通信方法及び画像形成装置 図000006
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5814882
(24)【登録日】2015年10月2日
(45)【発行日】2015年11月17日
(54)【発明の名称】通信インターフェース、通信方法及び画像形成装置
(51)【国際特許分類】
   G06F 13/38 20060101AFI20151029BHJP
【FI】
   G06F13/38 310C
【請求項の数】4
【全頁数】10
(21)【出願番号】特願2012-172497(P2012-172497)
(22)【出願日】2012年8月3日
(65)【公開番号】特開2013-73622(P2013-73622A)
(43)【公開日】2013年4月22日
【審査請求日】2014年2月21日
(31)【優先権主張番号】61/540,494
(32)【優先日】2011年9月28日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】000003562
【氏名又は名称】東芝テック株式会社
(74)【代理人】
【識別番号】110000235
【氏名又は名称】特許業務法人 天城国際特許事務所
(72)【発明者】
【氏名】藤田 豊
【審査官】 坂東 博司
(56)【参考文献】
【文献】 特開2002−091904(JP,A)
【文献】 特開2003−241991(JP,A)
【文献】 特開平09−114614(JP,A)
【文献】 特開2004−048671(JP,A)
【文献】 米国特許出願公開第2010/0268854(US,A1)
【文献】 米国特許出願公開第2004/0111542(US,A1)
【文献】 米国特許出願公開第2012/0079144(US,A1)
【文献】 米国特許第06078972(US,A)
(58)【調査した分野】(Int.Cl.,DB名)
G06F 13/38
(57)【特許請求の範囲】
【請求項1】
第1の機器から受け取った受信データを格納する受信用FIFOと、
記受信用FIFOに格納されたデータを前記受信用FIFOから第2の機器に送らせるDMACと、
前記第2の機器のための書き込み指示を、前記第1の機器から前記受信データを受け取る前に前記第1の機器から受け取り、当該書き込み指示を遅延させ、遅延後の書き込み指示によって、前記第2の機器に送られた前記データを前記第2の機器に書き込ませる遅延回路と、を備え、
前記DMACは、前記第1の機器から受け取った前記受信データが前記受信用FIFOに格納された場合に、前記第2の機器のデータ送信先である第3の機器のための書き込み指示を前記第2の機器に送る、
通信インターフェース。
【請求項2】
前記第1の機器から前記受信データを受け取り、外部からの指示に従って、当該受信データを前記受信用FIFOに供給する第1のセレクタと、
前記第1の機器ら書き込み指示を受け取り、外部からの指示に従って、当該書き込み指示を前記受信用FIFOに供給する第2のセレクタと、を備え
前記受信用FIFOは、前記第2のセレクタから供給された書き込み指示に従って、前記第1のセレクタから供給された前記受信データを格納する請求項1に記載の通信インターフェース。
【請求項3】
受信用FIFOが第1の機器から受け取った受信データを格納し、
DMACが、前記受信用FIFOに格納されたデータを前記受信用FIFOから第2の機器に送らせ
遅延回路が、前記第2の機器のための書き込み指示を、前記第1の機器から前記受信データを受け取る前に前記第1の機器から受け取り、当該書き込み指示を遅延させ、遅延後の書き込み指示によって、前記第2の機器に送られた前記データを前記第2の機器に書き込ませ、
前記DMACが、前記第1の機器から受け取った前記受信データが前記受信用FIFOに格納された場合に、前記第2の機器のデータ送信先である第3の機器のための書き込み指示を前記第2の機器に送る、
通信方法。
【請求項4】
第1のセレクタが、前記第1の機器から前記受信データを受け取り、外部からの指示に従って、当該受信データを前記受信用FIFOに供給し
第2のセレクタが、前記第1の機器ら書き込み指示を受け取り、外部からの指示に従って、当該書き込み指示を前記受信用FIFOに供給し
前記受信用FIFOが、前記第2のセレクタから供給された書き込み指示に従って、前記第1のセレクタから供給された前記受信データを格納する請求項3に記載の通信方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、通信インターフェース、通信方法及び画像形成装置に関する。
【背景技術】
【0002】
画像形成装置は、画像形成装置全体を統括制御する親基板と、親基板と接続される子基板と、子基板に接続され、例えば、給紙機構、排紙機構、スキャナ機構などの各機構を制御する複数の孫基板と、を備える。
【0003】
親基板と子基板及び子基板と各孫基板とは通信インターフェースによって接続され、データの受け渡しが行われる。
【0004】
通信インターフェースは、DMAC、送信用FIFO、受信用FIFO、通信回路を備える。
【0005】
この受信用FIFOの容量は、画像形成装置の通常の動作に合わせて最適なものが選択される。
【0006】
ここで、近年ではシステムの複雑化に伴い、大容量のプログラムをユーザの下において書き換えるメンテナンスが必要となってきている。
【0007】
従来の画像形成装置においては、一つの受信用FIFOに一時的に受信データを蓄え、これをDMACにより読み出してメインメモリに格納する。
【0008】
従って、アップデートするプログラムが大容量であるのに対して受信用FIFOの容量が限られているため、通信速度を上げることができず、アップデートに時間がかかっていた。
【0009】
この点に関して、ダウンロードしたプログラムを一度RAMに格納する技術が提案されている。
【0010】
しかし、この技術の場合も、受信用FIFOの容量に通信速度が規定されることには変わりはない。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開平9−114614号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
従って、受信用FIFOの容量が限られたものであっても、通信速度を上げることができる通信インターフェース、通信方法及び画像形成装置が求められている。
【課題を解決するための手段】
【0013】
上記の課題を解決するために、本発明の一実施形態は、第1の機器から受け取った受信データを格納する受信用FIFOと、受信用FIFOに格納されたデータを受信用FIFOから第2の機器に送らせるDMACと、第2の機器のための書き込み指示を、第1の機器から受信データを受け取る前に第1の機器から受け取り、当該書き込み指示を遅延させ、遅延後の書き込み指示によって、第2の機器に送られたデータを第2の機器に書き込ませる遅延回路と、を備え、DMACは、第1の機器から受け取った受信データが受信用FIFOに格納された場合に、第2の機器のデータ送信先である第3の機器のための書き込み指示を第2の機器に送る、通信インターフェースを提供する。
【図面の簡単な説明】
【0014】
図1】画像形成装置の構成を示すブロック図である。
図2】通信インターフェースの構成を示す図である。
図3】子基板が備える第2の通信インターフェースの受信用FIFO連結回路の構成を示すブロック図である。
図4】子基板が備える一つ目の第3の通信インターフェースの受信用FIFO連結回路の構成を示すブロック図である。
図5】子基板が備える二つ目の第3の通信インターフェースの受信用FIFO連結回路の構成を示すブロック図である。
【発明を実施するための形態】
【0015】
以下、通信インターフェース、通信方法、及び画像形成装置の一実施形態について、図面を用いて詳細に説明する。
【0016】
本実施形態の通信インターフェースは、送信データを送出する送信用通信回路と、一時的に送信データを格納し、先入れ先出しにて格納した送信データを出力する送信用FIFOと、受信データを受信する受信用通信回路と、一時的に受信データを格納し、先入れ先出しにて格納した受信データを出力する受信用FIFOと、システムバスに接続され、送信用FIFO及び受信用FIFOの動作を制御するDMACと、受信データ、FIFO書込み指示信号及び前記FIFO書込み信号を遅延させたFIFO読出し指示信号を異なる通信I/Fの受信用FIFOに送信し、受信データを異なる通信I/Fの受信用FIFOに受信した順序にて分散格納し、分散格納した受信データを受信した順序にて読み出してメモリに出力する受信用FIFO連結回路と、を備える
図1は、本実施形態の画像形成装置10の構成を示すブロック図である。図1に示すように、画像形成装置10は、画像形成装置10を統括制御し、子基板30と通信を行う第1の通信インターフェース(以下、インターフェースをI/Fという。)25を備える親基板20と、親基板20と通信を行う第2の通信I/F33及び互いに異なる機構を制御する複数の孫基板40A、40B、40Cと通信を行う第3の通信I/F37A、37B、37Cを備える子基板30と、子基板30と通信を行う第4の通信I/F41A、41B、または41Cを備える孫基板40A、40B、40Cと、を備える。
【0017】
親基板20は、子基板30と通信を行う第1の通信I/F25と、演算装置であるCPU23と、記憶装置であるメモリ24と、外部装置であるパソコン(PC)11と通信を行う通信I/F22と、システムバス21と、を備える。
【0018】
第1の通信I/F25、CPU23、メモリ24及び通信I/F22は、システムバス21を介して接続される。
【0019】
子基板30は、親基板20と通信を行う第2の通信I/F33と、互いに異なる機構を制御する複数の孫基板40A、40B、40Cと通信を行う第3の通信I/F37A、37B、37Cと、演算装置であるCPU32と、記憶装置であるメモリ35と、画像処理を行うプリントエンジン36と、システムバス31と、を備える。
【0020】
第2の通信I/F33、第3の通信I/F37A、37B、37C、CPU32、メモリ35及びプリントエンジン36はシステムバス31を介して接続される。
【0021】
孫基板40Aは、例えば記録媒体を画像形成部に供給する給紙機構を制御する。孫基板40Bは、例えば画像形成された記録媒体を排出する排紙機構を制御する。孫基板40Cは、例えば原稿を読み取り、読み取った画像データを画像形成部に供給するスキャナ機構を制御する。
【0022】
画像形成装置10は、さらに機構を有する場合には、その機構を制御する孫基板をさらに有していてよい。この場合にも、その追加の孫基板は子基板30と通信する通信I/Fを備える。
【0023】
孫基板40A、40B、40Cは、子基板30と通信を行う第4の通信I/F41A、41B、41Cと、演算装置であるCPU42A、42B、42Cと、記憶装置であるメモリ43A、43B、43Cと、システムバス44A、44B、44Cと、を備える。
【0024】
第4の通信I/F41A、41B、41C、CPU42A、42B、42C及びメモリ43A、43B、43Cはシステムバス44A、44B、44Cを介して接続される。
【0025】
以下、第1の通信I/F25、第2の通信I/F33、第3の通信I/F37A、37B、37C、第4の通信I/F41A、41B、41Cをあわせて通信I/F41という。
【0026】
図2は、通信インターフェース41の構成を示す図である。図2に示すように、通信I/F41は、送信データを送出する送信用通信回路411と、一時的に送信データを格納し、先入れ先出しにて格納した送信データを出力する送信用FIFO412と、受信データを受信する受信用通信回路415と、一時的に受信データを格納し、先入れ先出しにて格納した受信データを出力する受信用FIFO414と、システムバス44に接続され、送信用FIFO412及び受信用FIFO414の動作を制御するDMAC413と、異なる通信I/Fの受信用FIFO414を連結させる受信用FIFO連結回路416と、を備える。
【0027】
受信用FIFO連結回路416は、親基板のCPU23から送信される連結指示信号により、各基板の受信用FIFO414を連結させるか否かが制御される。
【0028】
図3は、子基板30が備える第2の通信I/F33の受信用FIFO連結回路416Aの構成を示すブロック図である。図3においてはデータの送信に関する部分は省略してある。
【0029】
図3に示すように、受信用FIFO連結回路416Aは、受信用通信回路415Aから受信データを入力し、受信用FIFO414Aに出力する第1のセレクタ417Aと、受信用通信回路415Aからの書込み指示信号を入力する第2のセレクタ418Aと、受信用通信回路415Aからの書込み指示信号を遅延させる遅延回路421Aと、を備える。
【0030】
図4は、子基板30が備える一つ目の第3の通信I/F37Aの受信用FIFO連結回路416Bの構成を示すブロック図である。図4においてはデータの送信に関する部分は省略してある。
【0031】
図4に示すように、受信用FIFO連結回路416Bは、入力する信号を受信用通信回路415Bからの受信データと受信用FIFO414Aからのデータ出力とから選択して切り替え、受信用FIFO414Bに出力する第1のセレクタ417Bと、入力する信号を受信用通信回路415Bからの書込み指示信号と、遅延回路421Aの出力とから選択して切り替える第2のセレクタ418Bと、受信用通信回路415Bからの書込み指示信号を遅延させる遅延回路421Bと、を備える。
【0032】
図5は、子基板30が備える二つ目の第3の通信I/F37Bの受信用FIFO連結回路416Cの構成を示すブロック図である。図5においてはデータの送信に関する部分は省略してある。
【0033】
図5に示すように、受信用FIFO連結回路416Cは、入力する信号を受信用通信回路415Cからの受信データと受信用FIFO414Bからのデータ出力とから選択して切り替え、受信用FIFO414Cに出力する第1のセレクタ417Cと、入力する信号を受信用通信回路415Cからの書込み指示信号と、遅延回路421Bの出力とから選択して切り替える第2のセレクタ418Bと、受信用通信回路415Cからの書込み指示信号を遅延させる遅延回路421Bと、を備える。
【0034】
図3乃至図5を参照して、本実施形態の通信インターフェースの動作を説明する。
【0035】
図3に示す第1のセレクタ417A及び第2のセレクタ418Aは、システムバス44を介してCPU23からのFIFO連結指示信号を入力する。
【0036】
この場合、第1のセレクタ417Aは受信データを受信用FIFO414Aに出力するように切り替えられ、第2のセレクタ418AはFIFOへの書込み指示信号を受信用FIFO414Bへ出力するように切り替えられる。
【0037】
データ信号は、受信用通信回路415A→第1のセレクタ417A→受信用FIFO414Aの順に伝送され、図4に示す第1のセレクタ417Bに出力される。
【0038】
FIFOへの書込み指示信号は、第2のセレクタ418A→受信用FIFO414A→DMAC413A→システムバスを経て図4に示す受信用通信回路415Bに出力される。
【0039】
また、FIFOへの書込み指示信号は、遅延回路421Aによって遅延され、図4に示す第2のセレクタ418Bに出力される。
【0040】
FIFOに一度格納されたデータの読出し指示信号は、DMAC413A→受信用FIFO414A→DMAC413A→システムバスを経て図4に示す受信用通信回路415Bに出力される。
【0041】
なお、受信用FIFO連結回路416Aの動作は、FIFO連結指示信号がない場合でも、FIFO連結指示信号がある場合と同様である。
【0042】
図4に示す第1のセレクタ417B及び第2のセレクタ418Bは、システムバス44を介してCPU23からのFIFO連結指示信号を入力する。
【0043】
この場合、第1のセレクタ417Bは、図4の「B」に示す受信用FIFO414Aから出力された受信データを選択して受信用FIFO414Bに出力するように切り替えられ、第2のセレクタ418Bは、図4の「C」に示す遅延回路421Aから出力されたFIFOへの書込み指示信号を選択して受信用FIFO414Cへ出力するように切り替えられる。
【0044】
データ信号は、受信用FIFO414A→第1のセレクタ417B→受信用FIFO414Bの順に伝送され、図5に示す第1のセレクタ417Cに出力される。
【0045】
FIFOへの書込み指示信号は、遅延回路421A→第2のセレクタ418B→受信用FIFO414B→DMAC413B→システムバスを経て図5に示す受信用通信回路415Cに出力される。
【0046】
FIFOに一度格納されたデータの読出し指示信号は、DMAC413B→受信用FIFO414B→DMAC413B→システムバスを経て図5に示す受信用通信回路415Cに出力される。
【0047】
なお、受信用FIFO連結回路416Aの動作は、FIFO連結指示信号がない場合、第1のセレクタ417Bは入力を受信用通信回路415Bからの受信データを選択し、第2のセレクタ418Bは入力を受信用通信回路415Bからの書込み指示信号を選択する。
【0048】
図5に示す第1のセレクタ417C及び第2のセレクタ418Cは、システムバス44を介してCPU23からのFIFO連結指示信号を入力する。
【0049】
この場合、第1のセレクタ417Cは、図4の「G」に示す受信用FIFO414Bから出力された受信データを選択して受信用FIFO414Cに出力するように切り替えられ、第2のセレクタ418Cは、図4の「F」に示す遅延回路421Bから出力されたFIFOへの書込み指示信号を選択してメモリ35へ出力するように切り替えられる。
【0050】
データ信号は、受信用FIFO414B→第1のセレクタ417C→受信用FIFO414Cの順に伝送され、図5に示すDMAC413Cを経由してメモリ35に出力される。
【0051】
FIFOへの書込み指示信号は、遅延回路421B→第2のセレクタ418C→受信用FIFO414Cに出力される。
【0052】
FIFOに一度格納されたデータの読出し指示信号は、DMAC413Cから受信用FIFO414Cに出力される。
【0053】
なお、受信用FIFO連結回路416Bの動作は、FIFO連結指示信号がない場合、第1のセレクタ417Cは入力を受信用通信回路415Cからの受信データを選択し、第2のセレクタ418Cは入力を受信用通信回路415Cからの書込み指示信号を選択する。
【0054】
CPU23からのFIFO連結指示信号が出力された場合、受信データは、受信用FIFO414Aに格納され、遅延された読出し指示信号によって読み出され、受信用FIFO414Bに送信されて格納され、遅延された読出し指示信号によって読み出され、受信用FIFO414Cに格納され、遅延された読出し指示信号によって読み出され、メモリ35に格納される。
【0055】
受信用FIFO連結回路は、受信データ、FIFO書込み指示信号、及びFIFO書込み信号より遅延させたFIFO読出し指示信号を異なる通信I/Fの受信用FIFOに送信する。
【0056】
そして、受信用FIFO連結回路は、受信データを異なる通信I/Fの受信用FIFOに受信した順序にて分散格納し、この分散格納した受信データを受信した順序にて読み出してメモリに出力する。
【0057】
上記の実施形態は、子基板30が孫基板を接続する通信I/Fを2つ備える場合を例に説明したが、この通信I/Fは3つ以上であってもよい。
【0058】
以上述べたように、本実施形態の通信インターフェースは、送信データを送出する送信用通信回路411と、一時的に送信データを格納し、先入れ先出しにて格納した送信データを出力する送信用FIFO412と、受信データを受信する受信用通信回路415と、一時的に受信データを格納し、先入れ先出しにて格納した受信データを出力する受信用FIFO414と、システムバス44に接続され、送信用FIFO412及び受信用FIFO414の動作を制御するDMAC413と、他の通信I/Fの受信用FIFO414からの受信データの入力と受信用通信回路415からの受信データの入力とを選択して切り替える第1のセレクタ、及び他の通信I/Fの遅延回路からのFIFOへの書込み指示信号の入力と受信用通信回路415からのFIFOへの書込み指示信号の入力とを選択して切り替える第2のセレクタを備え、異なる通信I/Fの受信用FIFO414を連結させる受信用FIFO連結回路416と、を備える。
【0059】
従って、受信用FIFOの容量が限られたものであっても、通信速度を上げることができるという効果がある。
【0060】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0061】
414A、414B、414C:受信用FIFO
417A、417B、417C:第1のセレクタ
418A、418B、418C:第2のセレクタ
図1
図2
図3
図4
図5