特許 5817839 ＰＴＣサーミスタおよびＰＴＣサーミスタの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5817839

(24)【登録日】2015年10月9日

(45)【発行日】2015年11月18日

(54)【発明の名称】ＰＴＣサーミスタおよびＰＴＣサーミスタの製造方法

(51)【国際特許分類】

   C04B 35/468 20060101AFI20151029BHJP

   H01C 7/02 20060101ALI20151029BHJP

【ＦＩ】

   C04B35/46 N

   H01C7/02

【請求項の数】5

【全頁数】16

(21)【出願番号】特願2013-541684(P2013-541684)

(86)(22)【出願日】2012年10月3日

(86)【国際出願番号】JP2012075644

(87)【国際公開番号】WO2013065441

(87)【国際公開日】20130510

【審査請求日】2014年1月30日

(31)【優先権主張番号】特願2011-240315(P2011-240315)

(32)【優先日】2011年11月1日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100092071

【弁理士】

【氏名又は名称】西澤 均

(72)【発明者】

【氏名】松永 達也

【審査官】 西山 義之

(56)【参考文献】

【文献】 特開２００７−００８７６８（ＪＰ，Ａ）

【文献】 特開平０６−１５１１０３（ＪＰ，Ａ）

【文献】 特開平０９−０８９６８４（ＪＰ，Ａ）

【文献】 特開平１０−２０３８６６（ＪＰ，Ａ）

【文献】 特開平０３−０５４１６５（ＪＰ，Ａ）

【文献】 特開平０４−０４２５０１（ＪＰ，Ａ）

【文献】 特開平０９−３２０８０９（ＪＰ，Ａ）

【文献】 特開平０２−１９２４５７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｃ０４Ｂ ３５／４６８

Ｈ０１Ｃ ７／０２

(57)【特許請求の範囲】

【請求項1】

半導体セラミック素体と、前記半導体セラミック素体の外表面に形成された外部電極とを備えるＰＴＣサーミスタであって、
前記半導体セラミック素体が、Ｂａ、Ｔｉ、ＳｒおよびＣａを含むペロブスカイト型化合物と、Ｍｎと、半導体化剤とを含有し、かつ、Ｐｂを含まず、
Ｂａ、Ｓｒ、Ｃａおよび半導体化剤の合計含有モル部を１００としたときの、Ｓｒの含有モル部ａおよびＣａの含有モル部ｂが、
２０．０≦ａ≦２２．５のとき、１２．５≦ｂ≦１７．５、
２２．５＜ａ≦２５．０のとき、１２．５≦ｂ≦１５．０
であり、
ＴｉおよびＭｎの合計含有モル部を１００としたときの、Ｍｎの含有モル部ｃが、
０．０３０≦ｃ≦０．０４５
であること
を特徴とするＰＴＣサーミスタ。

【請求項2】

前記半導体セラミック素体が、複数の半導体セラミック層と、複数の内部電極とを備え、前記半導体セラミック層と前記内部電極とが交互に積層されてなる積層構造部を有する積層体であることを特徴とする請求項１記載のＰＴＣサーミスタ。

【請求項3】

過熱検知素子として用いられるものであることを特徴とする請求項１または２記載のＰＴＣサーミスタ。

【請求項4】

半導体セラミック素体と、前記半導体セラミック素体の外表面に形成されている外部電極とを備えるＰＴＣサーミスタの製造方法であって、
未焼成半導体セラミック素体を作製する工程Ａと、
前記未焼成半導体セラミック素体を焼成して半導体セラミック素体を得る工程Ｂと、
前記半導体セラミック素体の外表面に外部電極を形成する工程Ｃと、
を備えるＰＴＣサーミスタの製造方法であって、
前記未焼成半導体セラミック素体が、Ｂａ、Ｔｉ、ＳｒおよびＣａを含むペロブスカイト型化合物と、Ｍｎと、半導体化剤とを含有し、かつ、Ｐｂを含まず、
Ｂａ、Ｓｒ、Ｃａおよび半導体化剤の合計含有モル部を１００としたときの、Ｓｒの含有モル部ａおよびＣａの含有モル部ｂが、
２０．０≦ａ≦２２．５のとき、１２．５≦ｂ≦１７．５、
２２．５＜ａ≦２５．０のとき、１２．５≦ｂ≦１５．０
であり、
ＴｉおよびＭｎの合計含有モル部を１００としたときの、Ｍｎの含有モル部ｃが、
０．０３０≦ｃ≦０．０４５
であること
を特徴とするＰＴＣサーミスタの製造方法。

【請求項5】

前記工程Ａで作製される未焼成半導体セラミック素体が、複数の半導体セラミックグリーンシートと、複数の未焼成内部電極パターンとを備え、前記半導体セラミックグリーンシートと前記未焼成内部電極パターンとが交互に積層された積層構造部を有する未焼成積層体であることを特徴とする請求項４記載のＰＴＣサーミスタの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、正の抵抗温度特性を有するチタン酸バリウム系半導体セラミックを用いたＰＴＣサーミスタに関するものである。

【背景技術】

【0002】

正の抵抗温度特性を有するチタン酸バリウム系の半導体セラミック組成物として、例えば、特許文献１に示されているような半導体セラミック組成物が知られている。

【0003】

この特許文献１の半導体セラミック組成物は、チタン酸バリウムを主成分とする正の抵抗温度特性を有する半導体セラミック組成物であって、チタン酸バリウムを１００ｍｏｌとした場合、チタン酸ストロンチウムを：２０〜３０ｍｏｌ、チタン酸カルシウムを：０．０５〜０．２０ｍｏｌ含有するとともに、酸化マンガンを：０．０５〜０．１５ｍｏｌ、酸化ケイ素を：２．５〜３．５ｍｏｌ、希土類元素の酸化物を：０．２５〜０．３０ｍｏｌ含有する半導体セラミック組成物である。

【0004】

この特許文献１の半導体セラミック組成物は、ＯＡ機器やモーター用過電流保護素子のような大きな負荷にも使用することが可能な、低抵抗かつ高耐電圧のＰＴＣサーミスタに好適に用いることができるとされている。

【0005】

しかしながら、特許文献１の半導体セラミック組成物では、低抵抗かつ高耐電圧の特性は得られるものの、過熱検知用として高精度な温度検知を可能にするために求められるＰＴＣ特性（温度変化に対する抵抗変化の大きさについての特性であって、温度変化に対する抵抗変化が大きいほど良いとされる）については、必ずしも十分な特性を実現することができないという問題点がある。

【0006】

そのため、特許文献１の半導体セラミック組成物を用いた場合には、望ましい特性を備えた過熱検知用途のＰＴＣサーミスタを得ることができないのが実情である。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００５−１９７１号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明は、上記課題を解決するものであり、室温抵抗が低く、過熱検知用として十分なＰＴＣ特性を有し、室温付近の過熱検知が可能なＰＴＣサーミスタを提供することを目的とする。

【課題を解決するための手段】

【0009】

上記課題を解決するため、本発明のＰＴＣサーミスタは、
半導体セラミック素体と、前記半導体セラミック素体の外表面に形成された外部電極とを備えるＰＴＣサーミスタであって、
前記半導体セラミック素体が、Ｂａ、Ｔｉ、ＳｒおよびＣａを含むペロブスカイト型化合物と、Ｍｎと、半導体化剤とを含有し、かつ、Ｐｂを含まず、
Ｂａ、Ｓｒ、Ｃａおよび半導体化剤の合計含有モル部を１００としたときの、Ｓｒの含有モル部ａおよびＣａの含有モル部ｂが、
２０．０≦ａ≦２２．５のとき、１２．５≦ｂ≦１７．５、
２２．５＜ａ≦２５．０のとき、１２．５≦ｂ≦１５．０
であり、
ＴｉおよびＭｎの合計含有モル部を１００としたときの、Ｍｎの含有モル部ｃが、
０．０３０≦ｃ≦０．０４５
であること
を特徴としている。

【0010】

また、本発明のＰＴＣサーミスタにおいては、前記半導体セラミック素体が、複数の半導体セラミック層と、複数の内部電極とを備え、前記半導体セラミック層と前記内部電極とが交互に積層されてなる積層構造部を有する積層体であってもよい。

【0011】

上記構成によれば、室温抵抗が低く、過熱検知用として十分なＰＴＣ特性を有し、室温付近の過熱検知を可能にするＰＴＣサーミスタを得ることができる。

【0012】

また、本発明のＰＴＣサーミスタは、過熱検知素子として用いられることが好ましい。

【0013】

本発明のＰＴＣサーミスタを過熱検知素子として用いることにより、室温付近の過熱検知を確実に行うことが可能なＰＴＣサーミスタを提供することができる。

【0014】

また、本発明に係るＰＴＣサーミスタの製造方法は、
半導体セラミック素体と、前記半導体セラミック素体の外表面に形成されている外部電極とを備えるＰＴＣサーミスタの製造方法であって、
未焼成半導体セラミック素体を作製する工程Ａと、
前記未焼成半導体セラミック素体を焼成して半導体セラミック素体を得る工程Ｂと、
前記半導体セラミック素体の外表面に外部電極を形成する工程Ｃと、
を備えるＰＴＣサーミスタの製造方法であって、
前記未焼成半導体セラミック素体が、Ｂａ、Ｔｉ、ＳｒおよびＣａを含むペロブスカイト型化合物と、Ｍｎと、半導体化剤とを含有し、かつ、Ｐｂを含まず、
Ｂａ、Ｓｒ、Ｃａおよび半導体化剤の合計含有モル部を１００としたときの、Ｓｒの含有モル部ａおよびＣａの含有モル部ｂが、
２０．０≦ａ≦２２．５のとき、１２．５≦ｂ≦１７．５、
２２．５＜ａ≦２５．０のとき、１２．５≦ｂ≦１５．０
であり、
ＴｉおよびＭｎの合計含有モル部を１００としたときの、Ｍｎの含有モル部ｃが、
０．０３０≦ｃ≦０．０４５
であること
を特徴としている。

【0015】

また、本発明に係るＰＴＣサーミスタの製造方法においては、前記工程Ａで作製される未焼成半導体セラミック素体が、複数の半導体セラミックグリーンシートと、複数の未焼成内部電極パターンとを備え、前記半導体セラミックグリーンシートと前記未焼成内部電極パターンとが交互に積層された積層構造部を有する未焼成積層体であってもよい。

【0016】

上記構成によれば、室温抵抗が低く、過熱検知用として十分なＰＴＣ特性を有し、室温付近の過熱検知を可能にするＰＴＣサーミスタを得ることができる。

【発明の効果】

【0017】

本発明のＰＴＣサーミスタによれば、鉛を含まないチタン酸バリウム系半導体セラミックを用いたＰＴＣサーミスタにおいて、従来、実現することが困難であった、室温抵抗が低く、過熱検知用として十分なＰＴＣ特性を有し、室温付近の過熱検知が可能になる。
なお、ＰＴＣサーミスタを用いた過熱検知とは、ＰＴＣサーミスタの抵抗値が、特定の温度から急激に大きくなる性質を利用して、回路の温度が所定温度に達した場合（異常事態である過熱状態に至った場合）に、それを検知することを意味するものであり、過熱防止用ＰＴＣサーミスタとは、抵抗の急上昇を利用して回路を遮断する機能を果たすＰＴＣサーミスタをいう。

【0018】

本発明のＰＴＣサーミスタは、正の抵抗温度特性を有するサーミスタ素体として用いられている半導体セラミックが、室温付近での抵抗が低く、低温動作が可能で、抵抗温度特性にも優れていることから、例えば、パーソナルコンピューターなどの保護素子として好適に利用することができる。

【0019】

また、本発明のＰＴＣサーミスタの製造方法によれば、鉛を含まないチタン酸バリウム系半導体セラミックを用いたＰＴＣサーミスタにおいて、従来、実現することが困難であった、室温抵抗が低く、過熱検知用として十分なＰＴＣ特性を有するＰＴＣサーミスタを効率よく製造することが可能になる。

【図面の簡単な説明】

【0020】

【図1】本発明の実施形態にかかるＰＴＣサーミスタの構成を示す斜視図である。

【図2】本発明の実施形態にかかる他のＰＴＣサーミスタ（積層型のＰＴＣサーミスタ）の構成を示す断面図である。

【図3】図３は、本発明のＰＴＣサーミスタを用いた温度検知（過熱検知）回路を示す図である。

【発明を実施するための形態】

【0021】

以下に本発明の実施の形態を示して、本発明の特徴とするところをさらに詳しく説明する。

【0022】

［実施形態１］
図１は、本発明にかかるＰＴＣサーミスタ（正特性サーミスタ）を示す斜視図である。
このＰＴＣサーミスタ１は、半導体セラミック素体（正の抵抗温度特性を有するサーミスタ素体）２の表裏面に一対の電極３ａ，３ｂを設けたものである。
このＰＴＣサーミスタは、例えば、
（ａ）未焼成半導体セラミック素体を作製する工程、
（ｂ）未焼成半導体セラミック素体を焼成して、図１に示すような半導体セラミック素体２を得る工程、
（ｃ）半導体セラミック素体２の表裏面に一対の電極３ａ，３ｂを形成する工程
などを経て製造することができる。

【0023】

半導体セラミック素体を構成するセラミック材料は、Ｂａ、Ｔｉ、ＳｒおよびＣａを含むペロブスカイト型化合物と、Ｍｎと、半導体化剤とを含有するチタン酸バリウム系半導体セラミックである。
以下に、半導体セラミック素体を構成するセラミック材料（ＢａＴｉＯ₃を基本組成とするチタン酸バリウム系半導体セラミック）の各成分について、含有比率限定の根拠を本発明の作用とともに説明する。

【0024】

上記ＰＴＣサーミスタの構成材料であるチタン酸バリウム系半導体セラミック（以下、単に「半導体セラミック」ともいう）の主成分がペロブスカイト型化合物であることは、例えばＸＲＤ等の方法により確認することができる。

【0025】

また、チタン酸バリウム系半導体セラミックにおける各元素の含有比に関しては、半導体セラミック焼成体を溶解し、例えばＩＣＰ（発光分光プラズマ分析法）により、定量分析することができる。

【0026】

Ｓｒは、チタン酸バリウム系半導体セラミックのキュリー点を低温側に移行させるために添加する。その含有量が、Ｂａ、Ｓｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）の合計含有モル部を１００としたときの、Ｓｒの含有モル部が２０．０（２０．０ｍｏｌ％）より少ないと、他の成分との関係を調整してもキュリー点の低温化が不十分になり、室温付近での動作に適さなくなる。また、Ｓｒの含有モル部が２５．０（２５．０ｍｏｌ％）を超えると、他の成分との関係を調整しても顕著な比抵抗の増加が生じる。

【0027】

Ｃａは、チタン酸バリウム系半導体セラミックの粒径を制御するために添加する。Ｂａ、Ｓｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）の合計含有モル部を１００としたときの、Ｃａの含有モル部が１２．５（１２．５ｍｏｌ％）より少ないと、他の成分との関係を調整しても本発明の効果の１つであるＣａによるアクセプター効果による、抵抗―温度特性の改善が発現しない。また、Ｃａの含有モル部が１７．５（１７．５ｍｏｌ％）を超えると、他の成分との関係を調整しても顕著な比抵抗の増加が生じる。

【0028】

希土類元素は、主に半導体化剤として、チタン酸バリウム系半導体セラミックの低抵抗化のために添加する。その含有量は、半導体化元素の種類やその他のＳｒやＣａ元素等の含有量によって影響を受け、多くの場合、Ｂａ、Ｓｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）の合計含有モル部を１００としたときの半導体化剤の含有モル部が１．０（１．０ｍｏｌ％）を超えると、顕著な比抵抗の増加が生じる。

【0029】

Ｍｎ元素は、主にアクセプターとして、チタン酸バリウム系半導体セラミックの抵抗―温度特性を改善するために添加する。ＴｉおよびＭｎの合計含有モル部を１００としたときの、Ｍｎの含有モル部が０．０３（０．０３ｍｏｌ％）より少ないと、抵抗―温度特性の改善が顕著でない。また、Ｍｎの含有モル部が０．０４５（０．０４５ｍｏｌ％）を超えると、顕著な比抵抗の増加が生じる。

【0030】

本発明が上記効果を奏するのは、
（ａ）イオン半径の関係により、本来Ｂａ元素の存在するサイトを置換すべきＣａ元素が、Ｔｉ元素の存在するサイトを置換することにより、その電価バランスからアクセプター効果を発現すること、および、
（ｂ）結晶格子定数を詳細に調整することを意図した組成の設計を行うことにより、Ｂａ元素の存在するサイトとＴｉ元素の存在するサイトのどちらをも、Ｃａ元素で自己制御的に置換することができる領域とすることにより、室温における抵抗の著しい上昇が抑制されること
などによるものと推測される。

【0031】

半導体セラミック素体２を構成する半導体セラミックは、上述のチタン酸バリウム系半導体セラミックを用いて、以下に説明する方法により作製したものである。

【0032】

また、電極３ａ，３ｂは、半導体セラミック素体２の表裏両主面上に、Ｎｉ層を形成した後、Ｎｉ層の上にさらにＡｇ層を最外電極層として形成した２層構造の電極である。

【0033】

以下、このＰＴＣサーミスタの製造方法について説明する。
まず、半導体セラミック素体２用のチタン酸バリウム系半導体セラミックの原料として、以下の原料を用意した。
主成分原料として、ＢａＣＯ₃、ＴｉＯ₂、ＳｒＣＯ₃、ＣａＣＯ₃を用意するとともに、半導体化剤として、Ｅｒ₂Ｏ₃を用意した。
ただし、半導体化剤としては、Ｅｒ（Ｅｒ₂Ｏ₃）の代わりにＹ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなどの希土類元素、あるいはＳｂ、Ｎｂ、Ｔａ、Ｗ、Ｂｉ等の５価元素より選ばれる少なくとも一種の元素の酸化物を用いることも可能である。

【0034】

さらに、その他の添加物として、ＭｎＣＯ₃（抵抗−温度係数改良剤）、ＳｉＯ₂（焼結助剤）を各々用意した。

【0035】

上述の各原料を、表１Ａ〜表１Ｅに示す所望の割合で調合し、ポリエチレン製ポット内で純水およびジルコニアボールとともに湿式粉砕混合し、混合物スラリーを得た。
次に、得られた混合物スラリーを脱水、乾燥した後、１２００℃で仮焼した。

【0036】

その後、バインダーを混合して造粒し、得られる造粒粒子を用いて、一軸プレスによる成形を行い、厚さ２ｍｍ、直径１４ｍｍの円板状の成形体を得た。

【0037】

次に、得られた成形体を、Ａｌ₂Ｏ₃、ＳｉＯ₂、ＺｒＯを主成分とする材料からなるサヤに配置して、大気中、１３５０℃で２時間焼成（本焼成）することにより、半導体セラミック素体（正の抵抗温度特性を有するサーミスタ素体）を得た。

【0038】

それから、この半導体セラミック素体の表裏面に一対の電極（Ｎｉ−Ａｇ電極）３ａ，３ｂを形成した。
なお、Ｎｉ−Ａｇ電極３ａ，３ｂは、オーミック電極層としてＮｉ層を形成した後、Ｎｉ層の上にさらに最外電極層としてＡｇ層を形成する工程を経て形成した。

【0039】

このようにして作製した各試料（ＰＴＣサーミスタ）について、マルチメータ（Ａｇｉｌｅｎｔ社製３３４４０１Ａ）を用い、室温（２５℃）での電圧印加時の電流値を測定し、比抵抗（ρ_25℃）を算出した。
次に、上記の各試料を恒温槽に入れた状態で温度を２０℃から２５０℃に変えながら、同様に比抵抗を算出し、抵抗−温度曲線を求めた。そして、抵抗−温度曲線から、比抵抗が室温（２５℃）での比抵抗の２倍となる温度（２倍点）を求めた。なお、２倍点とは、ＰＴＣ特性が発現し始める相転移温度であり、ほぼキュリー点に近い値を示すとされている。

【0040】

また、抵抗−温度曲線から、比抵抗が室温（２５℃）での比抵抗の１０倍（Ｒ１）、１００倍（Ｒ２）になる温度Ｔ１、Ｔ２をそれぞれ求め、下記計算式に基
づいて抵抗−温度係数α_10-100を計算し、これを指標とした。
α_10-100＝｛Ｉｎ１０×(ＬｏｇＲ２−ＬｏｇＲ１)／(Ｔ２−Ｔ１)×１００｝

【0041】

さらに、一般的に比抵抗は指数関数的に変化し、高比抵抗の材料ほど抵抗−温度係数も大きくなるため、より精度の高い抵抗−温度係数として｛α_10-100／Ｌｏｇ（ρ_25℃）｝を数値化し、これも指標とした。

【0042】

なお、各試料について、本焼成前の造粒粒子および本焼成後の半導体セラミック素体を溶解しＩＣＰ分析したところ、表１Ａ〜表１Ｅに示した組成とほとんど同じであることが確認された。

【0043】

なお、ドナーであるＥｒの添加量を変更することで材料（半導体セラミック素体）の比抵抗値が大きく変動することから、同一基準での比較を可能とするために、ドナー量の異なる種々のサンプルを評価し、比抵抗が最小値を示すＥｒ量（Ｅｒ-ρ_min）における試料において特性の比較を行った。

【0044】

上記の各試料についての測定結果を、表１Ａ、表１Ｂ、表１Ｃ、表１Ｄ、表１Ｅに示す。

【0045】

なお、表１Ａ〜表１Ｅにおいて、Ｂａのモル部は、Ｂａ、Ｓｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）の合計含有モル部を１００としたときのＢａの含有モル部の値である。
また、表１Ａ〜表１ＥにおけるＴｉのモル部は、ＴｉおよびＭｎの合計含有モル部を１００としたときの、Ｔｉの含有モル部の値である。
また、表１Ａ〜表１ＥにおけるＳｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）のそれぞれのモル部は、Ｂａ、Ｓｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）の合計含有モル部を１００としたときの、Ｓｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）の含有モル部の値である。
また、表１Ａ〜表１ＥにおけるＭｎのモル部は、ＴｉおよびＭｎの合計含有モル部を１００としたときの、Ｍｎの含有モル部の値である。

【0046】

なお、試料が高抵抗であるために、抵抗−温度特性を測定することができず、また、その結果として、｛α_10-100／Ｌｏｇ（ρ_25℃）｝を求めることができなかった試料については、項目欄に“−”を記載した。
また、表１Ａ、表１Ｂ、表１Ｃ、表１Ｄ、表１Ｅにおいて、試料番号に“＊”を付した試料は、本発明の要件を備えていない比較例の試料である。

【0047】

【表1A】

【0048】

【表1B】

【0049】

【表1C】

【0050】

【表1D】

【0051】

【表1E】

【0052】

各組成の試料の特性を示す表１Ａ〜表１Ｅから、以下のことがわかる。
表１Ａに示すように、半導体セラミック素体を構成する半導体セラミックにおけるＳｒの含有モル部（Ｂａ、Ｓｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）の合計含有モル部を１００としたときのＳｒの含有モル部）が１７．５（１７．５ｍｏｌ％）である試料番号１０７〜１２４の試料の場合、Ｓｒ含有量が少なすぎて、ほぼキュリー温度に近い値を示す抵抗２倍温度（２倍点）が室温よりかなり高くなり、過熱検知の検知温度が高くなり過ぎて、好ましくない。

【0053】

また、表１Ｅに示すように、Ｂａ、Ｓｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）の合計含有モル部を１００としたときのＳｒの含有モル部が２７．５（２７．５ｍｏｌ％）である試料番号５０７〜５２４の試料の場合、Ｓｒ含有量が多すぎて、２倍点が室温より低く、また、比抵抗ρ_25℃が高い値となり、好ましくない。

【0054】

Ｂａ、Ｓｒ、Ｃａおよび半導体化剤（この実施形態ではＥｒ）の合計含有モル部を１００としたときのＳｒの含有モル部が２０．０〜２５．０（２０．０〜２５．０ｍｏｌ％）の範囲にあり、ＣａとＭｎの量の組み合わせが適切である以下の試料の場合、すなわち、
表１Ｂの試料番号２０８〜２１１，２１４〜２１７，２２０〜２２３，
表１Ｃの試料番号３０８〜３１１，３１４〜３１７，３２０〜３２３，
表１Ｄの試料番号４０８〜４１１，４１４〜４１７
の各試料の場合、ρ_25℃≦１２０Ω・ｃｍの低比抵抗を実現することが可能になり、かつ、高い抵抗−温度特性向上の効果が得られる。具体的には、１０．０≦｛α_10-100／Ｌｏｇ（ρ_25℃）｝≦１２．０を実現することができる。

【0055】

また、上記の好ましい特性を得ることができる各試料のうちでも、特に、Ｓｒの含有モル部が２０．０≦Ｓｒ≦２２．５（２０．０ｍｏｌ％≦Ｓｒ≦２２．５ｍｏｌ％）の要件を満たす試料の場合、概して、Ｓｒの含有モル部が２５．０（Ｓｒ＝２５．０ｍｏｌ％）の試料の場合よりも大きな｛α_10-100／Ｌｏｇ（ρ_25℃）｝の値を実現することができる。

【0056】

以上の結果から明確なように、本発明のＰＴＣサーミスタに用いられている半導体セラミックは、低キュリー点、低室温抵抗、高抵抗−温度係数（すなわち優れたＰＴＣ特性）の各特性を同時に実現することが可能なチタン酸バリウム系半導体セラミックであり、この半導体セラミックを用いることにより、特性に優れたＰＴＣサーミスタ、特に温度検知素子を実現することができる。

【0057】

また、本発明のＰＴＣサーミスタにおいて用いられているチタン酸バリウム系半導体セラミックにおいては、ドナーの種類や量を一般的な範囲で変更することが可能であり、その場合にも同様の効果を得ることができる。

【0058】

また、上記実施形態では、ＰＴＣサーミスタを構成する電極がＮｉ−Ａｇ電極である場合を例にとって説明したが、電極の構成にも特に制約はなく、種々の構成の電極を適用することが可能である。

【0059】

なお、上記実施形態では、上述のチタン酸バリウム系半導体セラミックを用いて形成されるＰＴＣサーミスタ素体の形状を円板状としたが、これに限定されるものではなく、例えば、矩形状とすることも可能である。

【0060】

また、上記実施形態では、円板状の半導体セラミック素体の両主面に電極を形成した構造のＰＴＣサーミスタを例にとって説明したが、本発明においては、図２に示すような、積層型のＰＴＣサーミスタとすることも可能である。

【0061】

この図２の積層型のＰＴＣサーミスタ１０は、半導体セラミック層１１と内部電極１２ａ，１２ｂが交互に積層された構造を有する積層型の半導体セラミック素体１３の両端に、外部電極１４ａ，１４ｂが配設された構造を有している。

【0062】

この積層型のＰＴＣサーミスタは、例えば、
（ａ）半導体セラミックグリーンシートと、未焼成内部電極パターンとを交互に積層することにより、複数の半導体セラミックグリーンシートと、複数の内部電極パターンとを備え、半導体セラミックグリーンシートと内部電極パターンとが交互に積層された構造を有する積層体からなる未焼成半導体セラミック素体を形成する工程、
（ｂ）未焼成半導体セラミック素体を焼成して、図２に示すような半導体セラミック素体１３を得る工程、
（ｃ）半導体セラミック素体１３の外表面に外部電極１４ａ，１４ｂを形成する工程
などを経て製造することができる。

【0063】

［本発明のＰＴＣサーミスタを用いた温度検知（過熱検知）回路］
また、図３は、本発明のＰＴＣサーミスタを用いた温度検知（過熱検知）回路を示す図である。
この温度検知（過熱検知）回路は、抵抗１０１と、ＰＴＣサーミスタ１０２と、抵抗１０１とＰＴＣサーミスタ１０２の間にベース端子が接続されたトランジスタ１１１と、電圧供給を受け、制御信号を出力する制御用集積回路１１２と、制御信号を受け、システムをシャットダウンする電源制御用集積回路１１３とを備えている。

【0064】

なお、ＰＴＣサーミスタ１０２としては、常温では電気抵抗が低く、所定の温度に達すると急激に電気抵抗が増大する特性を有するものが用いられている。

【0065】

この温度検知回路において、ＰＴＣサーミスタ１０２の抵抗値が過熱によりある抵抗値に達すると、トランジスタ１１１がオンされ、制御用集積回路１１２に前記規定の電圧が供給される。このトランジスタ１１１がオンになる温度が検知温度である。

【0066】

そして、制御用集積回路１１２は電圧供給を受け、制御信号を出力する。電源制御用集積回路１１３は制御信号を受け、システムをシャットダウンする。これにより異常過熱が停止し、温度検知（過熱検知）回路が設けられた機器（例えば、パーソナルコンピュータ）が過熱から保護されることになる。

【0067】

また、本発明にかかるＰＴＣサーミスタおよびその製造方法は、その他の点においても上記実施形態に限定されるものではなく、本発明の範囲内で種々の応用、変形を加えることができる。

【符号の説明】

【0068】

１ ＰＴＣサーミスタ
２ 半導体セラミック素体
３ａ，３ｂ 電極
１０ 積層型のＰＴＣサーミスタ
１１ 半導体セラミック層
１２ａ，１２ｂ 内部電極
１３ 積層型の半導体セラミック素体
１４ａ，１４ｂ 外部電極
１０１ 抵抗
１０２ ＰＴＣサーミスタ
１１１ トランジスタ
１１２ 制御用集積回路
１１３ 電源制御用集積回路

【図1】

【図2】

【図3】