特許第5819737号(P5819737)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社日立製作所の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5819737
(24)【登録日】2015年10月9日
(45)【発行日】2015年11月24日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 21/822 20060101AFI20151104BHJP
   H01L 27/04 20060101ALI20151104BHJP
   H01L 29/786 20060101ALI20151104BHJP
   H01Q 1/40 20060101ALI20151104BHJP
   H01Q 1/38 20060101ALI20151104BHJP
【FI】
   H01L27/04 L
   H01L29/78 613Z
   H01L29/78 618B
   H01Q1/40
   H01Q1/38
【請求項の数】11
【全頁数】47
(21)【出願番号】特願2012-10000(P2012-10000)
(22)【出願日】2012年1月20日
(65)【公開番号】特開2013-149833(P2013-149833A)
(43)【公開日】2013年8月1日
【審査請求日】2014年6月11日
(73)【特許権者】
【識別番号】000005108
【氏名又は名称】株式会社日立製作所
(74)【代理人】
【識別番号】100080001
【弁理士】
【氏名又は名称】筒井 大和
(72)【発明者】
【氏名】若菜 裕紀
(72)【発明者】
【氏名】内山 博幸
(72)【発明者】
【氏名】河村 哲史
(72)【発明者】
【氏名】尾崎 太亮
(72)【発明者】
【氏名】山添 孝徳
【審査官】 市川 武宜
(56)【参考文献】
【文献】 特開2010−219122(JP,A)
【文献】 特開2009−21570(JP,A)
【文献】 特開2004−281838(JP,A)
【文献】 国際公開第2009/041119(WO,A1)
【文献】 実開平05−001239(JP,U)
【文献】 特開平02−137356(JP,A)
【文献】 特開2006−179871(JP,A)
【文献】 特開2006−229211(JP,A)
【文献】 特開平04−010624(JP,A)
【文献】 国際公開第2009/116177(WO,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/822
H01L 27/04
H01L 29/786
H01Q 1/38
H01Q 1/40
(57)【特許請求の範囲】
【請求項1】
IC部と前記IC部に接続されたコイルアンテナとが同一の基板上に形成された半導体装置であって、
前記コイルアンテナは、第1導電層と、前記第1導電層よりも上層または下層の第2導電層とを有し、
前記第1導電層と前記第2導電層との間には第1絶縁層があり、
平面視において、前記第1導電層は、前記IC部を囲むように、コイル状に形成され、
前記第1導電層の第1端部は、前記IC部の第1端子に接続され、
前記第1導電層の前記第1端部とは反対側の第2端部は、前記第2導電層の第3端部に接続され、
平面視において、前記第2導電層は、前記第1導電層の前記第2端部と前記IC部の第2端子との間に延在し、
前記第2導電層の前記第3端部とは反対側の第4端部は、前記IC部の第2端子に接続され、
前記IC部は薄膜トランジスタを有し、
前記薄膜トランジスタは、ゲート電極層と、ゲート絶縁層と、チャネル領域用の半導体層と、ソース・ドレイン電極層と、配線層とを有し、
前記第1導電層および前記第2導電層のうちの一方は、前記ゲート電極層または前記ソース・ドレイン電極層と同層に形成され、
前記第1導電層および前記第2導電層のうちの他方は、前記配線層と同層に形成され、
前記第1導電層と前記第2導電層とは、前記基板の主面に垂直な方向に前記第1絶縁層を介して重なる重なり部を有し、
前記第1導電層と前記第2導電層とは、前記重なり部における幅が、他の部分の幅よりも小さいことを特徴とする半導体装置。
【請求項2】
請求項1記載の半導体装置において
記第1絶縁層が、前記薄膜トランジスタの前記ゲート絶縁層と同層であることを特徴とする半導体装置。
【請求項3】
請求項記載の半導体装置において、
前記薄膜トランジスタにおける前記半導体層が、酸化物半導体であることを特徴とする半導体装置。
【請求項4】
請求項1記載の半導体装置において、
前記第1導電層および前記第2導電層は、前記重なり部に近づくにしたがって、幅が縮小していることを特徴とする半導体装置。
【請求項5】
請求項記載の半導体装置において、
前記第1導電層および前記第2導電層は、前記重なり部に近づくにしたがって、幅が連続的に縮小していることを特徴とする半導体装置。
【請求項6】
請求項記載の半導体装置において、
前記第1導電層および前記第2導電層は、前記重なり部に近づくにしたがって、幅が段階的に縮小していることを特徴とする半導体装置。
【請求項7】
請求項1記載の半導体装置において、
前記第1絶縁層の厚みが0.5μm以下であることを特徴とする半導体装置。
【請求項8】
請求項1記載の半導体装置において、
前記第1絶縁層が、2層以上の絶縁層により形成されていることを特徴とする半導体装置。
【請求項9】
請求項1記載の半導体装置において、
前記重なり部における前記第1導電層の厚みが、他の部分の厚みよりも厚いことを特徴とする半導体装置。
【請求項10】
IC部と前記IC部に接続されたコイルアンテナとが同一の基板上に形成された半導体装置であって、
前記コイルアンテナは、第1導電層と、前記第1導電層よりも上層または下層の第2導電層とを有し、
前記第1導電層と前記第2導電層との間には第1絶縁層があり、
平面視において、前記第1導電層は、前記IC部を囲むように、コイル状に形成され、
前記第1導電層の第1端部は、前記IC部の第1端子に接続され、
前記第1導電層の前記第1端部とは反対側の第2端部は、前記第2導電層の第3端部に接続され、
平面視において、前記第2導電層は、前記第1導電層の前記第2端部と前記IC部の第2端子との間に延在し、
前記第2導電層の前記第3端部とは反対側の第4端部は、前記IC部の第2端子に接続され、
前記IC部は薄膜トランジスタを有し、
前記薄膜トランジスタは、ゲート電極層と、ゲート絶縁層と、チャネル領域用の半導体層と、ソース・ドレイン電極層とを有し、
前記第1導電層および前記第2導電層のうちの一方は、前記ゲート電極層と同層に形成され、
前記第1導電層および前記第2導電層のうちの他方は、前記ソース・ドレイン電極層と同層に形成され、
前記第1導電層と前記第2導電層とは、前記基板の主面に垂直な方向に前記第1絶縁層を介して重なる重なり部を有し、
前記第1導電層と前記第2導電層とは、前記重なり部における幅が、他の部分の幅よりも小さいことを特徴とする半導体装置。
【請求項11】
請求項10記載の半導体装置において、
前記第1絶縁層が、前記薄膜トランジスタの前記ゲート絶縁層と同層であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、コイルアンテナを備えた半導体装置およびその製造方法に適用して有効な技術に関する。
【背景技術】
【0002】
電子デバイスの駆動用トランジスタとして、薄膜トランジスタ(Thin Film Transistor:TFT)装置を有する表示装置の様々な研究開発が行われている。このTFTは、省スペースであるため、携帯電話、ノートパソコン、PDA(Personal Digital Assistant)などの携帯装置の表示装置駆動用トランジスタとして使用されている。このようなTFTは、これまで結晶質シリコンや非晶質シリコンを代表とするシリコン系半導体材料により大部分が作製されている。これは、従来の半導体装置の製造工程・製造技術を用いてTFTを作製できるメリットがあるためである。
【0003】
しかしながら、半導体製造工程を用いる場合、処理温度が350℃以上になるため、TFTを形成できる基板に制約がある。特に、ガラスやフレキシブルな基板は、耐熱温度が350℃以下のものが多く、従来の半導体製造工程を用いたTFT作製は困難である。そのため、最近では、低温で作製可能な、酸化物半導体材料を用いたTFT装置(酸化物TFT)の研究開発が進められている。酸化物TFTは、低温形成が可能であるため、ガラス基板やプラスチックなどのフレキシブルに曲がる基板上への形成も可能となる。そのため、安価に従来に無い新デバイスの作製が可能となる。また、フレキシブル基板上へのTFT形成の更なる低コスト化技術として期待されるロール・ツー・ロール工程を用いた取り組みも報告されるようになっている。
【0004】
近年では、酸化物TFTを用いた応用として、表示装置以外にもRFID(Radio Frequency IDentification)などの報告がなされている。従来のシリコンを基盤としたMOSFETでは達成困難なICタグやICタグの新規機能を実現する、半導体材料やトランジスタ構造が提案されている。例えば、薄膜トランジスタを用いることで、従来、実現不可能であった、薄型のICタグが実現できる。
【0005】
ところで、アンテナおよび半導体集積回路装置を搭載した非接触電子装置、所謂、ICタグは、無線通信による個体識別を可能とし、識別対象物の生産・管理などに利用されている。ICタグは、リーダ・ライタ装置との間で情報・電力の授受を行い、ICタグが保持しているデータをリーダ・ライタ装置に送信したり、リーダ・ライタ装置からに送信されたデータをICタグが保持するなど、様々な機能を実現する。
【0006】
国際公開第2009/041119号には、アンテナ、および、アンテナと受信部とを接続する電気配線がアクティブマトリクス基板上に薄膜プロセスによってモノリシックに形成されたアンテナ装置に関する技術が記載されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】国際公開第2009/041119号
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明者の検討によれば、次のことが分かった。
【0009】
従来のICタグにおいては、アンテナとICチップとを別のプロセスで形成し、後工程で実装していた。このため、例えば人間の指先での凹凸の検知が困難な、数μm程度の厚さのICタグの実現が難しかった。また、実装歩留まりが悪いと、コストの増大を招いてしまう。また、例えば、ICタグを紙などに貼付する場合、ICタグを貼付した紙を多数重ねると、ICチップ部のみで厚みが大幅に増大する場合があった。また、シール等の裏面にICタグを作成した場合、シールの表面部分にICチップやアンテナの形状が段差として表出する場合があった。
【0010】
そこで、例えばTFTを用いたIC部とアンテナとを同一基板上に、薄膜プロセスで構成することが考えられる。このようにした場合、実装工程を省くことができるため、歩留まりが向上し、製造コストを低減することができる。また、ICタグ全体を薄くすることができる。このため、ICタグを紙などに貼付する場合やシール等の裏面にICタグを作成した場合でも、出っ張りを感じないようにすることが可能になる。
【0011】
IC部とアンテナとを同一基板上に形成する場合、アンテナをコイルアンテナとして形成し、基板上において、このコイルアンテナをIC部に接続する必要がある。コイルアンテナをIC部に接続するには、コイルアンテナを互いに層が異なる2つのアンテナ層で形成し、2つのアンテナ層が交差する箇所を設ける必要がある。コイルアンテナの交差部(2つのアンテナ層が交差する箇所)では、2つのアンテナ層が層間の絶縁膜を介して重なる重なり部が発生し、この重なり部で容量成分が発生する。この容量成分はコイルアンテナに寄生した容量として動作する。
【0012】
IC部とコイルアンテナとを同一基板上に形成した場合は、コイルアンテナの形成プロセスはIC部の形成プロセス(例えばTFT形成プロセス)と整合して行われるため、コイルアンテナの層間絶縁膜(2つのアンテナ層の間の絶縁膜)の膜厚が薄くなる。このため、容量は電極間の容量絶縁膜が薄くなるほど大きくなるので、上記重なり部で発生する容量成分が大きくなり、コイルアンテナで信号を送受信する性能(アンテナ特性)に悪影響を与える虞がある。これは、ICタグのような、コイルアンテナを備えた半導体装置の性能を低下させてしまう。
【0013】
また、上記特許文献1には、ICタグではないが、IC部とコイルアンテナとを同一基板上に形成する技術が開示されている。また、層間膜によって、重なり部の容量成分を低減する技術が開示されている。しかしながら、薄型化を実現するためには、各層の膜厚に制限が生じ、コイルアンテナの層間絶縁膜を薄くすると、コイルアンテナの交差部で大きな容量が発生し、コイルアンテナで信号を送受信する性能が低下してしまう。また、上記特許文献1では、アンテナの交差部に生じる大きな容量を低減するため、交差部に厚さ2.5μmの層間絶縁膜(8)を導入し、また、アンテナ(10)の幅を細くすることでアンテナ装置を形成している。しかしながら、コイルアンテナの層間絶縁膜が薄くなると、上記特許文献1の対策では不十分となり、コイルアンテナの交差部で発生する容量によりコイルアンテナで信号を送受信する性能が低下してしまう。
【0014】
本発明の目的は、半導体装置の性能を向上できる技術を提供することにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0016】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0017】
代表的な実施の形態による半導体装置は、IC部と前記IC部に接続されたコイルアンテナとが同一の基板上に形成された半導体装置であり、前記コイルアンテナの交差部において、前記コイルアンテナの上層側の導電層と下層側の導電層との両方の幅を小さくしたものである。
【0018】
また、代表的な実施の形態による半導体装置の製造方法は、薄膜トランジスタを有するIC部と前記IC部に接続されたコイルアンテナとが同一の基板上に形成された半導体装置の製造方法である。この際、前記コイルアンテナの交差部において、前記コイルアンテナの上層側の導電層と下層側の導電層との両方の幅を小さくする。また、前記コイルアンテナの上層側の導電層と下層側の導電層との間の層間絶縁膜を、前記薄膜トランジスタのゲート絶縁膜または保護膜と同層の絶縁層により形成する。
【発明の効果】
【0019】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0020】
代表的な実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【0021】
図1】ICタグとリーダ・ライタ装置との間の通信システムの代表例を示す回路図である。
図2】ICタグのIC部の回路構成の代表例を示す回路図である。
図3】本発明の一実施の形態の半導体装置の構成例を示す平面図である。
図4】本発明の一実施の形態の半導体装置の部分拡大平面図である。
図5】本発明の一実施の形態の半導体装置の要部断面図である。
図6】本発明の一実施の形態の半導体装置の要部断面図である。
図7】本発明の一実施の形態の半導体装置の要部断面図である。
図8】本発明の一実施の形態の半導体装置におけるコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
図9図8の2つの導電層のうちの一方の導電層のパターンを示す平面図である。
図10図8の2つの導電層のうちの他方の導電層のパターンを示す平面図である。
図11】第1比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
図12】第2比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
図13】第3比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
図14】本発明の一実施の形態の半導体装置の他の例におけるコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
図15図14の2つの導電層のうちの一方の導電層のパターンを示す平面図である。
図16図14の2つの導電層のうちの他方の導電層のパターンを示す平面図である。
図17】本発明の一実施の形態の半導体装置の他の例におけるコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
図18図17の2つの導電層のうちの一方の導電層のパターンを示す平面図である。
図19図17の2つの導電層のうちの他方の導電層のパターンを示す平面図である。
図20】平面形状が異なる4つの導電パターンを示す平面図である。
図21図20に示される各導電パターンの抵抗を示すグラフである。
図22】本発明の一実施の形態の半導体装置の他の例におけるコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
図23図22の2つの導電層のうちの一方の導電層のパターンを示す平面図である。
図24図22の2つの導電層のうちの他方の導電層のパターンを示す平面図である。
図25】本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。
図26図25に続く半導体装置の製造工程中の要部断面図である。
図27図26に続く半導体装置の製造工程中の要部断面図である。
図28図27に続く半導体装置の製造工程中の要部断面図である。
図29図28に続く半導体装置の製造工程中の要部断面図である。
図30図29に続く半導体装置の製造工程中の要部断面図である。
図31】コイルアンテナの特性を示すグラフである。
図32】コイルアンテナの特性を示すグラフである。
図33】コイルアンテナの特性を示すグラフである。
図34】コイルアンテナの特性を示すグラフである。
図35】本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。
図36図35に続く半導体装置の製造工程中の要部断面図である。
図37図36に続く半導体装置の製造工程中の要部断面図である。
図38図37に続く半導体装置の製造工程中の要部断面図である。
図39図38に続く半導体装置の製造工程中の要部断面図である。
図40図39に続く半導体装置の製造工程中の要部断面図である。
図41】本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。
図42図41に続く半導体装置の製造工程中の要部断面図である。
図43】本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。
図44】本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。
図45図44に続く半導体装置の製造工程中の要部断面図である。
図46図45に続く半導体装置の製造工程中の要部断面図である。
図47図46に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【0022】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
【0023】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0024】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0025】
(実施の形態1)
以下、図面を参照しながら本実施の形態の半導体装置の構成と製造方法について詳細に説明する。
【0026】
本実施の形態の半導体装置は、電力または信号の伝送(送信、受信、あるいはその両方)を行うためのアンテナ(コイルアンテナ)を備えた半導体装置(アンテナ一体型半導体装置)であるが、同一基板上にアンテナ(コイルアンテナ)とそのアンテナに接続された回路(半導体集積回路)とが形成されたものである。以下では、RFID(Radio Frequency Identification)またはRFID装置、特にICタグに適用した場合について説明する。
【0027】
<回路構成について>
図1は、ICタグTG1とリーダ・ライタ装置RW1との間の通信システムの代表例を示す回路図である。
【0028】
図1に示されるように、ICタグ(RFID装置)TG1はコイルアンテナA1を備え、リーダ・ライタ装置RW1はコイルアンテナA2を備えており、ICタグTG1とリーダ・ライタ装置RW1とは、コイルアンテナA1およびコイルアンテナA2を介して、磁界結合(磁束結合)により接続されている。後述のコイルアンテナANTは、このコイルアンテナA1に対応するものである。また、ICタグTG1は、共振容量(キャパシタ)C1およびIC部(集積回路部、回路部)11aも備えており、ICタグTG1では、コイルアンテナA1は、共振容量C1を介して、IC部11aと端子LAおよび端子LBにおいて接続されている。すなわち、ICタグTG1において、コイルアンテナA1の一端は、IC部11aの端子LAに接続され、コイルアンテナA1の他端は、IC部11aの端子LBに接続されている。また、ICタグTG1において、共振容量C1の一方の電極は端子LAに接続され、共振容量C1の他方の電極は端子LBに接続されている。ICタグTG1(のコイルアンテナA1)とリーダ・ライタ装置RW1(のコイルアンテナA2)とが磁界結合されていることで、リーダ・ライタ装置RW1が発生させた高周波信号が、磁界の変動によって、ICタグTG1に伝達される。
【0029】
ICタグTG1は、コイルアンテナA1,A2を介して、リーダ・ライタ装置RW1との間で信号(情報)または電力の授受(送受信、伝送)を行うことができる。例えば、リーダ・ライタ装置RW1からデータをICタグTG1に送信してそのデータをICタグTG1で保持したり、ICタグTG1が保持するデータをリーダ・ライタ装置RW1に送信したりすることができる。
【0030】
図2は、ICタグTG1のIC部11aの回路構成の代表例を示す回路図である。
【0031】
図2に示されるように、IC部11aは、端子(アンテナ用端子)LA,LB以下に、トランジスタT1で構成された整流素子と、平滑化容量C2とが接続されており、リーダ・ライタ装置RW1から送信された高周波信号(すなわちコイルアンテナA1で受信した高周波信号)が、トランジスタT1と平滑化容量C2とによって整流・平滑化され、電源電圧VDDが生成されるようになっている。IC部11aは、更に、電源電圧VDDで動作する論理回路部L1と、論理回路部L1からの変調信号(MOD)でスイッチ動作をする負荷変調用トランジスタT2とを有している。論理回路部L1は、複数の半導体素子(トランジスタなど)により構成されている。ICタグTG1からリーダ・ライタ装置RW1への返信動作は、負荷変調用トランジスタT2をスイッチングすることにより、IC部11aの消費電力を変動させ、相互インダクタンスによって、その変動が伝達される。
【0032】
ICタグTG1の正常な動作のためには、端子(アンテナ用端子)LAと端子(アンテナ用端子)LBとの間の電圧が、最低動作電圧以上の電圧となることが必要である。端子LAと端子LBとの間の電圧は、IC部11aの消費電力、リーダ・ライタ装置RW1の送信電力、コイルアンテナA1とコイルアンテナA2との相互インダクタンス、およびコイルアンテナA1の共振周波数・Q値などで決定される。このうち、リーダ・ライタ装置RW1の送信電力は、電波法等により最大の出力が規定されており、ICタグTG1の正常動作には、IC部11aの消費電力の削減と、コイルアンテナA1の設計とが重要となる。
【0033】
コイルアンテナA1の共振角周波数ωは、コイルアンテナA1のインダクタンスをLとし、コイルアンテナA1の抵抗をRとし、共振容量C1の容量をCとしたとき、ω=1/√L×Cとなる。また、コイルアンテナA1のQ値は、Q=√(L/C)/Rで表される。共振周波数付近においては、Q値が高い程、高い電圧が得られる。このため、L(インダクタンス)が大きく、R(抵抗)が小さいコイルアンテナ程、高い電圧が得られる。従って、ICタグTG1の性能向上のためには、コイルアンテナA1のインダクタンスLを大きくすることが望ましい。また、コイルアンテナA1の抵抗Rを小さくすることが望ましい。
【0034】
<半導体装置の全体構成について>
図3は、本実施の形態の半導体装置(アンテナ一体型半導体装置、ここではICタグ)SM1の構成例を模式的に示す平面図である。図4は、図3において二点鎖線で囲まれた領域RG1の部分拡大平面図である。図5図7は、本実施の形態の半導体装置SM1の要部断面図であり、図5は、図4のA−A´線の断面図に対応し、図6は、図4のB−B´線の断面図に対応し、図7は、図4のC−C´線の断面図に対応している。本実施の形態の半導体装置SM1は、上記図1に示される上記ICタグTG1に対応するものである。なお、図3は平面図であるが、図面を見やすくするために、導電層ANT1,ANT2にハッチングを付してある。また、後述の図8図14図17および図22のA−A´線の断面図も、図5と同じになり、後述の図8図14図17および図22のB−B´線の断面図も、図6と同じになる。
【0035】
本実施の形態の半導体装置SM1は、電力または信号の伝送を行うためのコイルアンテナANTを備えたアンテナ一体型半導体装置である。図3に示されるように、本実施の形態の半導体装置SM1は、同一の基板SUB上に、コイルアンテナ(アンテナコイル)ANTと、コイルアンテナANTが接続されたIC部(集積回路部、回路部)11とが、形成されたものである。すなわち、半導体装置SM1は、基板SUBと、基板SUB上に形成されたコイルアンテナANTおよびIC部11とを有しており、コイルアンテナANTはIC部11に接続されている。コイルアンテナANTは、上記コイルアンテナA1に対応するものである。
【0036】
また、IC部11は、上記IC部11aと上記共振容量C1とを合わせたものに対応している。すなわち、IC部11には、上記共振容量C1と上記図2に示される上記IC部11aに相当する回路とが形成されている。具体的には、IC部11には、上記共振容量C1、上記平滑化容量C2、上記トランジスタT1,T2、上記論理回路部L1、および、これらを接続する配線が形成されている。従って、IC部11には、上記共振容量C1と、上記平滑化容量C2と、上記トランジスタT1,T2と、上記論理回路部L1を構成する半導体素子(トランジスタなど)とが形成されている。コイルアンテナANTおよびIC部11は、基板SUB上に薄膜プロセスで形成されるため、基板SUB上には、IC部11を構成するTFT(Thin Film Transistor:薄膜トランジスタ)も形成されている。
【0037】
コイルアンテナANTは、コイル状(ループ状)の導体パターンにより形成されたアンテナである。また、コイルアンテナANTは、アンテナとして機能するコイル(コイルパターン)とみなすこともできる。図3図7に示されるように、このコイルアンテナANTは、互いに異なる層である導電層(アンテナ層、導電体層、導体パターン、コイル部)ANT1および導電層(アンテナ層、導電体層、導体パターン、引き込み配線部)ANT2と、これら導電層ANT1,ANT2間を接続するコンタクト部(接続部)CNTとにより、形成されている。すなわち、コイルアンテナANTは、導電層ANT1と、導電層ANT1よりも上または下の層である導電層ANT2と、導電層ANT1と導電層ANT2との間に位置して導電層ANT1と導電層ANT2とを電気的に接続するコンタクト部CNTとを有している。導電層ANT1と導電層ANT2との間には、絶縁層(ここでは層間絶縁膜IL)が介在している。導電層ANT1は、コイル状(ループ状)に周回してアンテナ(コイルアンテナ)として機能する導体パターンであり、導電層ANT2は、導電層ANT1の外周端をIC部11が形成された内周側に引き込む(引き回す)導体パターンである。
【0038】
コイルアンテナANTの断面構造を簡単に説明すると次のようになる。図5図7に示されるように、基板SUB上にコイルアンテナANTの導電層ANT2が形成され、基板SUB上に導電層ANT2を覆うように絶縁層として層間絶縁膜(層間絶縁層)ILが形成され、層間絶縁膜IL上にコイルアンテナANTの導電層ANT1が形成され、層間絶縁膜IL上に導電層ANT1を覆うように絶縁層として保護膜(保護層)PAが形成されている。このため、導電層ANT1と導電層ANT2との間には、層間絶縁膜ILが介在しており、コンタクト部CNT以外では、導電層ANT1と導電層ANT2とは接続されていない。また、コンタクト部CNTは、層間絶縁膜ILに形成されたコンタクトホール(貫通孔)CNT1を埋める導電体により形成されている。図7の場合は、導電層ANT1の一部がコンタクトホールCNT1内に埋め込まれて導電層ANT2に接することにより、コンタクト部CNTが形成されている。これにより、コンタクト部CNTを介して、上層の導電層ANT1と下層の導電層ANT2とが電気的に接続され、コイルアンテナANT全体が形成される。
【0039】
また、図5図7では、導電層ANT1は、導電層ANT2よりも上層に形成されているが、他の形態として、導電層ANT1と導電層ANT2との上下関係を入れ換えて、導電層ANT2を導電層ANT1よりも上層に形成することもできる。但し、導電層ANT1は、導電層ANT2よりも延在距離が長いため、図5図7のように、導電層ANT2よりも導電層ANT1を上層に形成することが、より好ましい。これは、上層の導電層の方が厚みを厚くしやすいため、導電層ANT2よりも延在距離が長い導電層ANT1を上層に形成すれば、導電層ANT2の厚みよりも導電層ANT1の厚みを厚くして、コイルアンテナANT全体の低抵抗化を図ることができるためである。
【0040】
また、コイルアンテナANTが形成されている基板SUB上には、IC部11を構成するTFT(薄膜トランジスタ)も形成されている。このTFTについては、後述の図30などに示されている。コイルアンテナANTの導電層ANT2は、このTFTのゲート電極(後述のゲート電極層GE)またはソース・ドレイン電極(後述のソース・ドレイン電極層SD)と同層の導電層を用いて形成することができ、また、TFT形成用の導電層とは別に新たな導電層を用いて形成することもできる。層間絶縁膜ILは、TFTのゲート絶縁膜(後述のゲート絶縁層GI)または保護膜(後述の保護膜PA1)と同層の絶縁膜を用いて形成することができ、また、TFT形成用の絶縁層とは別に新たな絶縁層を用いて形成することもできる。コイルアンテナANTの導電層ANT1は、TFTのゲート電極(後述のゲート電極層GE)またはソース・ドレイン電極(後述のソース・ドレイン電極層SD)と同層の導電層を用いて形成することができ、また、TFT形成用の導電層とは別に新たな導電層を用いて形成することもできる。このため、ゲート電極層GE、ゲート絶縁層GI、ソース・ドレイン電極層SD、および保護膜PA1の機能が、上記称呼に限定して解釈されるものではない。
【0041】
図3に示されるように、コイルアンテナANTは、主として導電層ANT1により構成されており、導電層ANT1は、基板SUB上に、平面視でコイル状(ループ状)に周回するように形成されている。ここで、平面視とは、基板SUBの主面に平行な平面で見た場合を言うものとする。図3では、導電層ANT1のターン数(巻数)は3ターン(3巻)であるが、これに限定されるものではなく、任意のターン数(巻数)とすることができる。
【0042】
図3および図4に示されるように、導電層ANT2は、導電層ANT1の外周端(外周側の端部)を、IC部11が形成された内周側に引き込んで(引き回して)IC部11に接続するために設けられており、導電層ANT2は導電層ANT1とは異なる層である必要がある。すなわち、コイルアンテナANTを、同層の導電層だけで形成すると、コイルアンテナANTの両端をIC部11(上記端子LA,端子LBに相当する端子)に接続することが困難である。しかしながら、コイルアンテナANTを導電層ANT1と、導電層ANT1よりも上または下の層である導電層ANT2とで形成することにより、コイルアンテナANTの両端(コンタクト部CNTとは反対側に位置する導電層ANT1,ANT2の端部)をIC部11(上記端子LA,端子LBに相当する端子)に接続することが容易となる。
【0043】
具体的には、導電層ANT1の一端(内周側の端部)は、IC部11(上記端子LA,端子LBのうちの一方に相当する端子)に接続され、導電層ANT1の他端(外周側の端部)は、コンタクト部CNTを介して、導電層ANT2の一端と接続されている。そして、導電層ANT2の他端は、IC部11(上記端子LA,端子LBのうちの他方に相当する端子)に接続されている。これにより、導電層ANT1,ANT2およびコンタクト部CNTにより形成されたコイルアンテナANTを、IC部11に接続することができる。また、別の見方をすると、導電層ANT1をコイルアンテナANTとみなし、導電層ANT2を配線(導電層ANT1の外周端とIC部11とを接続する配線)とみなすこともできる。
【0044】
導電層ANT2を導電層ANT1とは異なる層とする(すなわち導電層ANT2を導電層ANT1よりも上または下の層とする)のは、平面視で導電層ANT2が導電層ANT1を横切るときに、導電層ANT2が導電層ANT1と接触しないようにするためである。導電層ANT2を導電層ANT1とは異なる層とすることで、導電層ANT2と導電層ANT1とが接触することなく平面視で導電層ANT2が導電層ANT1を横切ることができるため、コイルアンテナANTの両端をIC部11に容易に接続することができる。しかしながら、平面視で導電層ANT2が導電層ANT1を横切ることで、導電層ANT2と導電層ANT1とが平面視で重なる部分(重なり部OVL)が発生する。この重なり部OVLでは、層間絶縁膜ILを介して導電層ANT1と導電層ANT2とが厚み方向(基板SUBの主面に略垂直な方向)に対向し、導電層ANT1,ANT2を電極とする容量成分が発生してしまう。ここで、導電層ANT1と導電層ANT2とが平面視で重なっている部分を、重なり部(オーバーラップ部)OVLと称することとする。すなわち、導電層ANT1と導電層ANT2とは、基板SUBの主面に略垂直な方向に層間絶縁膜ILを介して重なる重なり部OVLを有している。この重なり部OVLは、コイルアンテナANTのターン数に応じて、単数または複数の個所で発生する。なお、この重なり部OVLは、コイルアンテナANTの導電層ANT1と導電層ANT2とが平面視で交差する部分(領域)であるので、コイルアンテナANTの交差部とみなすこともできる。
【0045】
<コイルアンテナの交差部について>
図8は、本実施の形態の半導体装置SM1におけるコイルアンテナANTの交差部(重なり部OVL)およびその近傍領域を示す要部拡大平面図であり、上記図4において二点鎖線で囲まれた領域RG2の部分拡大平面図に対応している。図9は、図8から導電層ANT1を省略して導電層ANT2のみを示した平面図であり、図10は、図8から導電層ANT2を省略して導電層ANT1のみを示した平面図である。図11は、第1比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図であり、図12は、第2比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図であり、図13は、第3比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。図11図13は、いずれも上記図8と同じ領域が示されている。なお、図8図13は平面図であるが、図面を見やすくするために、各導電層にハッチングを付してある。
【0046】
図11の第1比較例に示される導電層ANT101と図12の第2比較例に示される導電層ANT201と図13の第3比較例に示される導電層ANT301とは、本実施の形態の導電層ANT1に相当するものである。また、図11の第1比較例に示される導電層ANT102と図12の第2比較例に示される導電層ANT202と図13の第3比較例に示される導電層ANT302とは、本実施の形態の導電層ANT2に相当するものである。但し、導電層ANT101,ANT301は、本実施の形態の導電層ANT1と、コイルアンテナの交差部(重なり部OVL)およびその近傍での形状が相違している。また、導電層ANT102,ANT202,ANT302は、本実施の形態の導電層ANT2と、コイルアンテナの交差部(重なり部OVL)およびその近傍での形状が相違している。
【0047】
ここで、コイルアンテナの導電層ANT1,ANT2,ANT101,ANT102,ANT201,ANT202,ANT301,ANT302の幅とは、その導電層の延在方向(延在方向はコイルアンテナにおいて電流が流れる方向にほぼ対応している)に垂直な方向の幅(寸法)に対応している。また、コイルアンテナの導電層ANT1,ANT2,ANT101,ANT102,ANT201,ANT202,ANT301,ANT302の幅は、その導電層の厚みに対して略垂直な関係にある。また、コイルアンテナの導電層ANT1,ANT2,ANT101,ANT102,ANT201,ANT202,ANT301,ANT302の幅は、その導電層の形成プロセスなどに起因して若干ばらつく(変動する、ゆらぐ)場合もあるが、その場合は平均値で代表するものとする。従って、重なり部OVL,OVL101,OVL201,OVL301における導電層ANT1,ANT2,ANT101,ANT102,ANT201,ANT202,ANT301,ANT302の幅W1,W3,W101,W103,W201,W203,W301,W303は、その重なり部におけるその導電層の幅(ばらつきがある場合は平均値)に対応している。また、重なり部OVL,OVL101,OVL201,OVL301以外の部分における導電層ANT1,ANT2,ANT101,ANT102,ANT201,ANT202,ANT301,ANT302の幅W2,W4,W102,W104,W202,W204,W302,W304は、その導電層が連続して存在する区間(前記重なり部は除く)におけるその導電層の幅(ばらつきがある場合は平均値)に対応している。
【0048】
図11に示される第1比較例の場合、導電層ANT101の幅はほぼ均一であり、コイルアンテナの交差部(導電層ANT101と導電層ANT102との重なり部OVL101)における導電層ANT101の幅W101は、他の部分(重なり部OVL101以外の部分)における導電層ANT101の幅W102とほぼ同じ(W101=W102)である。また、図11に示される第1比較例の場合、導電層ANT102の幅はほぼ均一であり、コイルアンテナの交差部(重なり部OVL101)における導電層ANT102の幅W103は、他の部分(重なり部OVL101以外の部分)における導電層ANT102の幅W104とほぼ同じ(W103=W104)である。このため、図11に示される第1比較例の場合、導電層ANT101と導電層ANT102との重なり部OVL101の面積が大きくなる。従って、重なり部OVL101で発生する容量成分(重なり部OVL101における導電層ANT101,ANT102を電極とする容量成分)が大きくなってしまう。
【0049】
また、図12に示される第2比較例の場合、導電層ANT202については、図11の第1比較例の導電層ANT102と同様であり、導電層ANT202の幅はほぼ均一である。このため、コイルアンテナの交差部(導電層ANT201と導電層ANT202との重なり部OVL201)における導電層ANT202の幅W203は、他の部分(重なり部OVL201以外の部分)における導電層ANT202の幅W204とほぼ同じ(W203=W204)である。しかしながら、図12に示される第2比較例の場合、導電層ANT201の幅はコイルアンテナの交差部(重なり部OVL201)と他の部分とで同じではなく、交差部(重なり部OVL201)における導電層ANT201の幅W201は、他の部分(重なり部OVL201以外の部分)における導電層ANT201の幅W202よりも小さく(W201<W202)なっている。
【0050】
また、図13に示される第3比較例の場合、導電層ANT301については、図11の第1比較例の導電層ANT101と同様であり、導電層ANT301の幅はほぼ均一である。このため、コイルアンテナの交差部(導電層ANT301と導電層ANT302との重なり部OVL301)における導電層ANT301の幅W301は、他の部分(重なり部OVL301以外の部分)における導電層ANT301の幅W302とほぼ同じ(W301=W302)である。しかしながら、図13に示される第3比較例の場合、導電層ANT302の幅はコイルアンテナの交差部(重なり部OVL301)と他の部分とで同じではなく、交差部(重なり部OVL301)における導電層ANT302の幅W303は、他の部分(重なり部OVL301以外の部分)における導電層ANT302の幅W304よりも小さく(W303<W304)なっている。
【0051】
図12の第2比較例の場合と図13の第3比較例の場合とでは、図11の第1比較例の場合に比べて、導電層ANT201,ANT301と導電層ANT202,ANT302との重なり部OVL201,OVL301の面積を小さくすることができ、重なり部OVL201,OVL301で発生する容量成分を小さくすることができる。しかしながら、コイルアンテナを備える半導体装置(ICタグなど)の性能向上のためには、図12の第2比較例の場合や図13の第3比較例の場合では十分ではなく、コイルアンテナの交差部(コイルアンテナを構成する2つの導電層の重なり部)で発生する容量成分を更に(できるだけ)小さくすることが望まれる。特に、導電層ANT201,ANT301と導電層ANT202,ANT302との間に介在する絶縁層(上記層間絶縁膜ILに相当するもの)の厚みが薄い場合には、重なり部OVL201,OVL301で発生する容量成分が大きくなるため、更なる対策が必要になる。
【0052】
それに対して、図8図10に示される本実施の形態の場合、導電層ANT1の幅は重なり部OVLと他の部分とで同じではなく、重なり部OVLにおける導電層ANT1の幅W1は、他の部分(重なり部OVL以外の部分)における導電層ANT1の幅W2よりも小さく(W1<W2)なっている。そして、導電層ANT2の幅は重なり部OVLと他の部分とで同じではなく、重なり部OVLにおける導電層ANT2の幅W3は、他の部分(重なり部OVL以外の部分)における導電層ANT2の幅W4よりも小さく(W3<W4)なっている。すなわち、導電層ANT1と導電層ANT2との両方について、重なり部OVLで幅(W1,W3)を小さくし、他の部分(重なり部OVL以外の部分)で幅(W2,W4)を大きくしている。換言すれば、平面視で導電層ANT1と導電層ANT2とが交差する部分において、導電層ANT1と導電層ANT2との両方の幅(W1,W3)を局所的に小さくしている。つまり、導電層ANT1と導電層ANT2との両方について幅が局所的に小さくなった部分を設け、その幅が小さくなった部分で導電層ANT1と導電層ANT2とが平面視で交差するようにしている。このようにすることで、重なり部OVL以外の部分における導電層ANT1,ANT2の幅(W2,W4)を確保しながら、重なり部OVLの面積の縮小を図ることができる。
【0053】
本実施の形態では、上記図11の第1比較例、上記図12の第2比較例および上記図13の第3比較例に比べて、導電層ANT1と導電層ANT2との重なり部OVLの面積を小さくすることができ、重なり部OVLで発生する容量成分(重なり部OVLにおける導電層ANT1,ANT2を電極とする容量成分)を小さくすることができる。このため、コイルアンテナANTを備える半導体装置SM1(ICタグなど)の性能を、より向上させることができる。
【0054】
また、本実施の形態では、重なり部OVLの面積を小さくするために、導電層ANT1,ANT2の全体の幅を小さくするのではなく、平面視で導電層ANT1と導電層ANT2とが交差する部分において導電層ANT1と導電層ANT2との両方の幅(W1,W3)を小さくしている。このため、重なり部OVL以外の部分における導電層ANT1,ANT2の幅(W2,W4)を小さくしなくとも、重なり部OVLの面積を小さくすることができるため、コイルアンテナANTの抵抗が増大するのを抑制しながら、重なり部OVLの面積を小さくすることができる。従って、重なり部OVLの面積を小さくして重なり部OVLで発生する容量成分を小さくすることと、コイルアンテナANTの抵抗が増大するのを抑制することとを、両立させることができる。このため、コイルアンテナANTを備える半導体装置SM1(ICタグなど)の性能を、より向上させることができる。
【0055】
また、本実施の形態では、上記図12の第2比較例および上記図13の第3比較例に比べて、重なり部OVLの面積を小さくしてそこで発生する容量成分を低減できる。これを別の見方をすると、重なり部OVL,OVL201,OVL301の面積が同じ(すなわち重なり部の容量が同じ)場合で比べると、本実施の形態は、上記図12の第2比較例および上記図13の第3比較例に比べて、コイルアンテナの抵抗を小さくすることができる。これは、重なり部OVL,OVL201,OVL301の面積が同じであれば、本実施の形態の導電層ANT1,ANT2の上記幅W1,W3は、上記幅W201,W303よりもかなり大きくすることができるためである。このため、本実施の形態は、上記図12の第2比較例および上記図13の第3比較例に比べて、コイルアンテナの交差部(重なり部OVL)の容量の低減と、コイルアンテナの抵抗低減との両方で、有利である。
【0056】
また、導電層の幅を細くしすぎると、製造歩留まりが低下する虞がある。上記図12の第2比較例および上記図13の第3比較例でコイルアンテナの交差部(重なり部OVL201,OVL301)の容量低減を図ろうとすると、上記幅W201,W303を細くしすぎて、製造歩留まりが低下する虞がある。それに対して、本実施の形態では、導電層ANT1,ANT2の上記幅W1,W3を製造限界以上に設定しても、コイルアンテナの交差部(重なり部OVL)の容量を効率的に低減できるため、製造歩留まりを向上させることができる。
【0057】
次に、図8図10の構成について、より詳細に説明する。
【0058】
図8図10では、導電層ANT1は、幅が細くなっている部分(幅がW1で一定の部分)の両側に、幅が太くなっている部分(幅がW2で一定の部分)があり、導電層ANT2は、幅が細くなっている部分(幅がW3で一定の部分)の両側に、幅が太くなっている部分(幅がW4で一定の部分)がある。そして、導電層ANT1の幅が細くなっている部分(幅がW1で一定の部分)と、導電層ANT2の幅が細くなっている部分(幅がW3で一定の部分)とが、平面視で交差して、導電層ANT1と導電層ANT2との重なり部OVLが発生している。これにより、重なり部OVLの面積を小さくして、重なり部OVLで発生する容量成分を小さくすることができる。導電層ANT1の幅が太くなっている部分(幅がW2で一定の部分)と、導電層ANT2の幅が太くなっている部分(幅がW4で一定の部分)とは、平面視で重なっていない。
【0059】
また、図8図10では、導電層ANT1は、幅が細くなっている部分(幅がW1で一定の部分)の長さが、導電層ANT2の幅W4よりも若干大きくなっている。そして、導電層ANT2の幅が太くなっている部分(幅がW4で一定の部分)を、導電層ANT1の幅が細くなっている部分(幅がW1で一定の部分)に近づけて、導電層ANT2の幅が細くなっている部分(幅がW3で一定の部分)の長さを、幅W1よりも大きく、かつ幅W2よりも小さくしている。これにより、重なり部OVLの面積を小さくするとともに、導電層ANT1,ANT2の抵抗を低減することができる。
【0060】
次に、本実施の形態におけるコイルアンテナANTの交差部(重なり部OVL)の構成の他の例について説明する。
【0061】
図14は、本実施の形態の半導体装置SM1の他の例(第2の例)におけるコイルアンテナANTの交差部(重なり部OVL)およびその近傍領域を示す要部拡大平面図である。図14は、上記図8と同様に、上記図4において二点鎖線で囲まれた領域RG2の部分拡大平面図に対応しているが、上記図8は、本実施の形態の第1の例であり、図14は、本実施の形態の第2の例である。図15は、図14から導電層ANT1を省略して導電層ANT2のみを示した平面図であり、図16は、図14から導電層ANT2を省略して導電層ANT1のみを示した平面図である。図17は、本実施の形態の半導体装置SM1の他の例(第3の例)におけるコイルアンテナANTの交差部(重なり部OVL)およびその近傍領域を示す要部拡大平面図である。図17は、上記図8と同様に、上記図4において二点鎖線で囲まれた領域RG2の部分拡大平面図に対応しているが、図17は、本実施の形態の第3の例である。図18は、図17から導電層ANT1を省略して導電層ANT2のみを示した平面図であり、図19は、図17から導電層ANT2を省略して導電層ANT1のみを示した平面図である。
【0062】
なお、図14図19は平面図であるが、図面を見やすくするために、各導電層にハッチングを付してある。また、図20は、平面形状(パターン形状)が異なる4つの導電パターンを示す平面図であり、図21は、図20に示される各導電パターンCDP1,CDP2,CDP3,CDP4の抵抗を示すグラフである。図21のグラフの横軸は、周波数に対応し、図21のグラフの縦軸は、各導電パターンCDP1,CDP2,CDP3,CDP4の抵抗(端子TE1,TE2間の抵抗)に対応している。
【0063】
上記図8の第1の例と、図14の第2の例と、図17の第3の例とでは、いずれも、導電層ANT1と導電層ANT2との重なり部OVLの面積は同じである。すなわち、重なり部OVLにおける導電層ANT1の幅W1は、上記図8の第1の例と図14の第2の例と図17の第3の例とで同じであり、また、重なり部OVLにおける導電層ANT2の幅W3は、上記図8の第1の例と上記図14の第2の例と上記図17の第3の例とで同じである。しかしながら、コイルアンテナANTの抵抗は、図17の第3の例が、上記図8の第1の例および図14の第2の例よりも小さくなり、その理由について、図20および図21を参照して説明する。
【0064】
図20の(A)に示される導電パターンCDP1は、上記図11の第1比較例の導電層ANT101,ANT102における、重なり部OVL101近傍領域にほぼ相当する平面形状(パターン形状)を有している。図20の(B)に示される導電パターンCDP2は、上記図8の第1の例の導電層ANT2や図14の第2の例の導電層ANT1における、重なり部OVL近傍領域にほぼ相当する平面形状(パターン形状)を有している。また、図20の(C)に示される導電パターンCDP3は、上記図8の第1の例の導電層ANT1や図14の第2の例の導電層ANT2における、重なり部OVL近傍領域にほぼ相当する平面形状(パターン形状)を有している。また、図20の(D)に示される導電パターンCDP4は、図17の第3の例の導電層ANT1,ANT2における重なり部OVL近傍領域にほぼ相当する平面形状(パターン形状)を有している。
【0065】
但し、ここでは、各導電パターンCDP1,CDP2,CDP3,CDP4の抵抗(端子TE1,TE2間の抵抗)を算出するシミュレーションのために、図20の図中に示された寸法に設定している。すなわち、図20の(A)の導電パターンCDP1の幅を0.5mmに設定し、図20の(B)、(C)、(D)の導電パターンCDP2,CDP3,CDP4では、幅が細くなっている部分の幅を0.03mmに設定し、幅が太くなっている部分の幅を0.5mmに設定してある。なお、図20の(B)の導電パターンCDP2と図20の(C)の導電パターンCDP3とは、幅が0.03mmの部分の長さが相違しており、図20の(B)の導電パターンCDP2は、図20の(C)の導電パターンCDP3よりも、幅が0.03mmの部分の長さが短くなっている。また、図20の(B)の導電パターンCDP2と図20の(D)の導電パターンCDP4とは、幅が0.03mmの部分の長さが一致している。
【0066】
図20の各導電パターンCDP1,CDP2,CDP3,CDP4の抵抗は、図21のグラフに示されている。図21のグラフに示されるように、図20の(A)の導電パターンCDP1は、幅が0.5mmで一定のため、抵抗が小さくなっている。一方、図20の(B)、(C)、(D)の導電パターンCDP2,CDP3,CDP4は、幅が0.03mmと細い部分を有しているため、図20の(A)の導電パターンCDP1よりも抵抗が大きくなっている。そして、図20の(C)の導電パターンCDP3は、図20の(B)の導電パターンCDP2よりも、幅が0.03mmの部分の長さが長い分、抵抗が大きくなっている。
【0067】
また、図20の(D)の導電パターンCDP4の抵抗は、図20の(B)の導電パターンCDP2の抵抗に近い値であり、導電パターンCDP2の抵抗より若干大きい程度である。そして、図20の(D)の導電パターンCDP4の抵抗は、図20の(C)の導電パターンCDP3の抵抗よりもかなり小さい。
【0068】
図20の(D)の導電パターンCDP4と図20の(B)の導電パターンCDP2とで、抵抗があまり変わらないのは、次の理由のためである。すなわち、図20の(B)の導電パターンCDP2において、図20中で符号RG3を付した点線で囲まれた領域RG3は、電流経路としてはほとんど寄与しておらず、この領域RG3が無かったとしても(すなわち領域RG3を削除したとしても)、導電パターンCDP2の抵抗はあまり変わらない。このため、導電パターンCDP2から領域RG3を削除したものに類似した形状を有する導電パターンCDP4は、抵抗が導電パターンCDP2とそれほど変わらず、導電パターンCDP4の抵抗は導電パターンCDP2の抵抗より若干大きい程度になる。
【0069】
このため、図20の(D)の導電パターンCDP4の抵抗(図21のグラフの値を適用すると約0.15Ω)は、図20の(B)の導電パターンCDP2の抵抗(図21のグラフの値を適用すると約0.13Ω)に近い値となり、かつ、図20の(C)の導電パターンCDP3の抵抗(図21のグラフの値を適用すると約0.44Ω)に比べてかなり低い値となる。
【0070】
上記図8の第1の例は、重なり部OVL近傍領域において、導電層ANT1の平面形状に図20の(C)の導電パターンCDP3を適用し、導電層ANT2の平面形状に図20の(B)の導電パターンCDP2を適用している。また、図14の第2の例は、重なり部OVL近傍領域において、導電層ANT1の平面形状に図20の(B)の導電パターンCDP2を適用し、導電層ANT2の平面形状に図20の(C)の導電パターンCDP3を適用している。このため、上記図8の第1の例と図14の第2の例とでは、重なり部OVL近傍領域において、導電パターンCDP2の抵抗値(図21のグラフの値を適用すると約0.13Ω)と導電パターンCDP3の抵抗値(図21のグラフの値を適用すると約0.44Ω)との合計の抵抗(図21のグラフの値を適用すると約0.57Ω)が発生する。この合計の抵抗(約0.57Ω)は、主として図20の(C)の導電パターンCDP3の抵抗値(約0.44Ω)に起因して、大きな値になっている。
【0071】
一方、図17の第3の例は、重なり部OVL近傍領域において、導電層ANT1および導電層ANT2の両方の平面形状に図20の(D)の導電パターンCDP4を適用している。このため、図17の第3の例では、重なり部OVL近傍領域において、導電パターンCDP4(図21のグラフの値を適用すると約0.15Ω)の抵抗値の2倍の抵抗(図21のグラフの値を適用すると約0.3Ω)が発生する。この抵抗値(約0.3Ω)は、上記図8の第1の例と図14の第2の例とにおいて、重なり部OVL近傍領域において発生する抵抗(図21のグラフの値を適用すると約0.57Ω)よりもかなり小さくなる。これは、上述のように、図20の(D)の導電パターンCDP4の抵抗は、図20の(B)の導電パターンCDP2の抵抗に近い値であり、かつ、図20の(C)の導電パターンCDP3の抵抗に比べてかなり低い値になるためである。
【0072】
従って、重なり部OVL近傍領域において導電層ANT1,ANT2に発生する抵抗の合計は、上記図8の第1の例および図14の第2の例よりも、図17の第3の例の方が、小さくなる。このため、上記図8の第1の例を適用した場合や図14の第2の例を適用した場合よりも、図17の第3の例を適用した場合の方が、コイルアンテナANTの抵抗を、より小さくすることができる。また、導電層ANT1と導電層ANT2との交差箇所(重なり部OVLの発生箇所)の数は、コイルアンテナANTのターン数が大きくなるほど大きくなり、その交差箇所での抵抗成分が積み重なるため、重なり部OVL近傍での抵抗成分の増大がコイルアンテナANT全体の抵抗増大につながりやすくなる。このため、ターン数が大きなコイルアンテナANTほど、図17の第3の例を適用したことによるコイルアンテナANTの抵抗低減効果が大きくなる。
【0073】
次に、図17図19の第3の例の構成について、より詳細に説明する。
【0074】
図17図19の第3の例では、導電層ANT1と導電層ANT2との両方が、重なり部OVLに近づくに従って、幅(導電層ANT1,ANT2の各幅)が小さく(狭く、細く)なっている。そして、幅が最小(W1,W3)となってほぼ一定となっている領域で導電層ANT1と導電層ANT2とが平面視で交差して導電層ANT1と導電層ANT2との重なり部OVLが発生している。
【0075】
具体的には、図17図19の第3の例では、導電層ANT1は、ほぼ一定の幅W2を有する領域とほぼ一定の幅W1(但しW2>W1)を有する領域との間で、導電層ANT1の幅が幅W2から幅W1まで連続的に(なだらかに)減少している。また、導電層ANT2は、ほぼ一定の幅W4を有する領域とほぼ一定の幅W3(但しW4>W3)を有する領域との間で、導電層ANT2の幅が幅W4から幅W3まで連続的に(なだらかに)減少している。導電層ANT1の幅が幅W2から幅W1まで連続的に(なだらかに)減少している領域と、導電層ANT2の幅が幅W4から幅W3まで連続的に(なだらかに)減少している領域とでは、導電層ANT1と導電層ANT2とは平面視で重なっていない。すなわち、重なり部OVL以外で導電層ANT1と導電層ANT2とが平面視で重ならないように、重なり部OVLから離れる(遠ざかる)につれて、導電層ANT1の幅が幅W1から幅W2まで連続的に(なだらかに)増加し、かつ導電層ANT2の幅が幅W3から幅W4まで連続的に(なだらかに)増加している。導電層ANT1と導電層ANT2とは、導電層ANT1の幅が幅W1である領域と導電層ANT2の幅が幅W3である領域とで交差しており、重なり部OVLは、導電層ANT1の幅が幅W1である領域と導電層ANT2の幅が幅W3である領域とが平面視で重なった部分により形成されている。
【0076】
図17図19の第3の例では、導電層ANT1,ANT2の各幅が小さくなっている領域(好ましくは幅が最小となっている領域)で重なり部OVLが発生することにより、重なり部OVLの面積を縮小できるとともに、重なり部OVLから離れる(遠ざかる)につれて、導電層ANT1,ANT2が重ならないように導電層ANT1,ANT2の各幅を増加させる(ここでは連続的に増加させる)。これにより、導電層ANT1,ANT2の抵抗増加を抑制することができる。
【0077】
図22は、本実施の形態の半導体装置SM1の他の例(第4の例)におけるコイルアンテナANTの交差部(重なり部OVL)およびその近傍領域を示す要部拡大平面図である。図22は、上記図8と同様に、上記図4において二点鎖線で囲まれた領域RG2の部分拡大平面図に対応しているが、図22は、上記図17の第3の例の変形例であり、これを本実施の形態の第4の例と称することとする。図23は、図22から導電層ANT1を省略して導電層ANT2のみを示した平面図であり、図24は、図22から導電層ANT2を省略して導電層ANT1のみを示した平面図である。なお、図22図24は平面図であるが、図面を見やすくするために、各導電層にハッチングを付してある。
【0078】
図17図19の第3の例と図22図24の第4の例(第3の例の変形例)とのいずれにおいても、導電層ANT1と導電層ANT2との両方が、重なり部OVLに近づくに従って、幅(導電層ANT1,ANT2の各幅)が小さく(狭く、細く)なっている。しかしながら、図17図19の第3の例と図22図24の第4の例とでは、導電層ANT1,ANT2の幅の変化の仕方(幅W1から幅W2への導電層ANT1の幅の変化の仕方と幅W3から幅W4への導電層ANT2の幅の変化の仕方)が相違している。
【0079】
すなわち、図17図19の第3の例では、導電層ANT1と導電層ANT2との両方が、重なり部OVLに近づくに従って、幅(導電層ANT1,ANT2の各幅)が連続的に(なだらかに)小さく(狭く)なっている。一方、図22図24の第4の例では、導電層ANT1と導電層ANT2との両方が、重なり部OVLに近づくに従って、幅(導電層ANT1,ANT2の各幅)が段階的に(階段状に)小さく(狭く)なっている。
【0080】
具体的には、図22図24の第4の例では、導電層ANT1は、ほぼ一定の幅W2を有する領域とほぼ一定の幅W1(但しW2>W1)を有する領域との間で、導電層ANT1の幅が幅W2から幅W1まで段階的に(階段状に)減少している。また、導電層ANT2は、ほぼ一定の幅W4を有する領域とほぼ一定の幅W3(但しW4>W3)を有する領域との間で、導電層ANT2の幅が幅W4から幅W3まで段階的に(階段状に)減少している。導電層ANT1の幅が幅W2から幅W1まで段階的に(階段状に)減少している領域と、導電層ANT2の幅が幅W4から幅W3まで段階的に(階段状に)減少している領域とでは、導電層ANT1と導電層ANT2とは平面視で重なっていない。すなわち、重なり部OVL以外で導電層ANT1と導電層ANT2とが平面視で重ならないように、重なり部OVLから離れる(遠ざかる)につれて、導電層ANT1の幅が幅W1から幅W2まで段階的に(階段状に)増加し、かつ導電層ANT2の幅が幅W3から幅W4まで段階的に(階段状に)増加している。導電層ANT1と導電層ANT2とは、導電層ANT1の幅が幅W1である領域と導電層ANT2の幅が幅W3である領域とで交差しており、重なり部OVLは、導電層ANT1の幅が幅W1である領域と導電層ANT2の幅が幅W3である領域とが平面視で重なった部分により形成されている。
【0081】
図22図24の第4の例では、導電層ANT1,ANT2の各幅が小さくなっている領域(好ましくは幅が最小となっている領域)で重なり部OVLが発生することにより、重なり部OVLの面積を縮小できるとともに、重なり部OVLから離れる(遠ざかる)につれて、導電層ANT1,ANT2が重ならないように導電層ANT1,ANT2の各幅を増加させる(ここでは段階的に増加させる)。これにより、導電層ANT1,ANT2の抵抗増加を抑制することができる。
【0082】
このような図22図24の第4の例を適用した場合も、図17図19の第3の例を適用した場合と同様に、重なり部OVL近傍領域において導電層ANT1,ANT2に発生する抵抗の合計は、上記図8の第1の例および上記図14の第2の例よりも小さくなる。このため、図17図19の第3の例を適用した場合と同様に、図22図24の第4の例を適用した場合も、重なり部OVLで発生する容量成分を小さくするとともに、コイルアンテナANTの抵抗をより小さくすることができるため、コイルアンテナANTを備える半導体装置SM1(ICタグなど)の性能を、より向上させることができる。
【0083】
つまり、図8図10の第1の例、図14図16の第2の例、図17図19の第3の例、および図22図24の第4の例で共通しているのは、導電層ANT1と導電層ANT2との両方について、重なり部OVLにおける幅が、他の部分の幅よりも小さくなっていることである。すなわち、導電層ANT1と導電層ANT2との両方について、幅が局所的に小さくなっている部分を設け、そこで導電層ANT1と導電層ANT2とが交差する(重なり部OVLが発生する)ようにしている。これにより、重なり部OVL以外の部分における導電層ANT1,ANT2の幅(W2,W4)を確保しながら、重なり部OVLの面積を効率的に縮小して重なり部OVLで発生する容量成分を小さくすることができる。従って、コイルアンテナANTを備える半導体装置SM1(ICタグなど)の性能向上が可能になる。
【0084】
そして、図17図19の第3の例と図22図24の第4の例とで共通しているのは、導電層ANT1および導電層ANTは、重なり部OVLに近づくにしたがって、幅が縮小している(別の言い方をすると、重なり部OVLから離れるにしたがって幅が拡大している)ことである。これにより、重なり部OVLの面積を縮小しながら、導電層ANT1および導電層ANT2の抵抗増加を効率的に抑制することができる。すなわち、重なり部OVLの面積縮小(すなわち重なり部OVLの容量低減)とコイルアンテナANTの抵抗低減とを、より効果的に達成することができる。従って、コイルアンテナANTを備える半導体装置SM1(ICタグなど)の更なる性能向上が可能になる。
【0085】
<半導体装置の製造工程について>
次に、図25図30を参照しながら本実施の形態の半導体装置(アンテナ一体型半導体装置)の製造工程について説明するとともに、本実施の形態の半導体装置(アンテナ一体型半導体装置)の構成をより明確にする。
【0086】
図25図30は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【0087】
ここでは、TFT(薄膜トランジスタ)のゲート電極層GEを上記コイルアンテナANTの上記導電層(アンテナ層)ANT2に用い、かつ、TFTのゲート絶縁層GIを、上記コイルアンテナANTの上記導電層(アンテナ層)ANT2と上記導電層(アンテナ層)ANT1との間の上記層間絶縁膜ILに用いた場合の製造方法の一例を示している。
【0088】
なお、図25図30の各図の右側にTFTが形成されるTFT形成領域の要部断面図が示され、各図の左側にアンテナANTが形成されるアンテナ形成領域の要部断面図(上記図5に相当する断面図)が示されている。各図の右側を参照することで、TFT形成プロセスが理解され、各図の左側を参照することで、アンテナ形成プロセスを理解することができる。
【0089】
まず、図25に示されるように、基板SUBとして、例えばガラス基板を準備する。ガラス基板の他、Si基板、サファイア基板、石英基板、フレキシブルな樹脂製シート(いわゆるプラスチックフィルム)なども用いることができる。プラスチックフィルムとしては、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルイミド、ポリアクリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、セルロースアセテートプロピオネートなどがある。また、必要に応じて、ゲート電極層GEが形成される側の表面に絶縁膜がコーティングされている基板を用いてもよい。
【0090】
次に、基板SUB上に、ゲート電極層GE用の導電体層(導電性膜)を、例えばスパッタリング法などで堆積し、この導電体層を所定の形状にパターニングすることにより、ゲート電極層GEおよびアンテナ層ANT2aを形成する(図25参照)。このため、ゲート電極層GEとアンテナ層ANT2aとは、同層の導電体層(導電性膜)により、同工程で形成される。アンテナ層ANT2aは、上記コイルアンテナANTの上記導電層(アンテナ層)ANT2に対応するものである。
【0091】
ゲート電極材料(すなわちゲート電極層GE用の導電体層の材料)としては、例えば、モリブデン(Mo)、クロム(Cr)、タングステン(W)、アルミニウム(Al)、銅(Cu)、チタン(Ti)、ニッケル(Ni)、銀(Ag)、金(Au)、プラチナ(Pt)、タンタル(Ta)、亜鉛(Zn)などの金属材料を用いることができる。これらを単体で用いてもよいし、また、これらのうち、数種の金属を合金として用いてもよい。また、上記金属の単体層または合金層を積層した膜を用いてもよい。また、ITO(酸化インジウムスズ、In−Sn−O、Indium Tin Oxide)や酸化アルミニウム亜鉛(Al−Zn−O)などの導電性を有する金属酸化物を用いてもよい。また、窒化チタン(TiN)などの導電性を有する金属窒化物を用いることもできる。また、不純物を含有し、キャリア(電子、ホール)が多く抵抗率の小さい半導体を用いてもよい。また、上記金属化合物(金属酸化物、金属窒化物)や半導体と、金属(合金を含む)との積層体を用いてもよい。
【0092】
このゲート電極層GE用の導電体層の成膜には、スパッタリング法の他、蒸着法やCVD(Chemical Vapor Deposition:化学気相成長)法などを用いることができる。また、ゲート電極層GE用の導電体層のパターニングは、フォトリソグラフィー技術を用いて所定の形状のフォトレジスト膜を形成した後、当該フォトレジスト膜をエッチングマスクとしたエッチングにより行うことができる。このエッチングとしては、ドライエッチングまたはウェットエッチングを用いることができる。また、所定の形状を開口したフォトレジスト膜上にゲート電極層GE用の導電体層を堆積した後、上記所定の形状以外の領域の導電体層をフォトレジスト膜とともに除去する、いわゆるリフトオフ法により、パターニングを行ってもよい。
【0093】
ここでは、例えば、スパッタリング法により、厚さ70nm程度のモリブデン(Mo)膜を成膜し、反応性イオンエッチング(Reactive Ion Etching:RIE)によりパターニングすることにより、基板SUB上にゲート電極層GEおよびアンテナ層ANT2aを形成する。
【0094】
次に、図26に示されるように、基板SUB上に、ゲート電極層GEおよびアンテナ層ANT2aを覆うように、ゲート絶縁膜用の絶縁層であるゲート絶縁層(ゲート絶縁膜、ゲート絶縁膜層)GIとして、酸化シリコン(SiO)膜をCVD法などにより例えば100〜200nm程度、ここでは例えば100nm程度堆積する。
【0095】
ゲート絶縁層GIとしては、酸化シリコン膜の他、酸化アルミニウム(AlO)膜やY、YSZ、HfOなどの他の酸化物膜を用いてもよい。また、酸化物膜以外に、窒化シリコン(SiN)膜や窒化アルミニウム(AlN)膜などの無機絶縁膜や、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネート誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂などの有機絶縁膜を用いてもよいが、上記の酸化物膜を用いることがより好ましい。また、ゲート絶縁層GIの成膜方法としては、上記CVD法の他、スパッタリング法や塗布法などを用いてもよい。
【0096】
なお、ゲート絶縁層GIは、TFT形成領域ではゲート絶縁膜として機能するが、アンテナ形成領域では、層間絶縁膜、具体的にはコイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)として機能する。このため、ここでは、コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)は、TFTのゲート絶縁膜(ゲート絶縁層GI)と同層の絶縁層により形成されることになる。
【0097】
次に、図27に示されるように、ゲート絶縁層GI上に、チャネル領域用の半導体層として酸化物半導体層CHを形成する。ここでは、酸化物半導体層CHとして、例えば、酸化インジウムガリウム亜鉛(In−Ga−Zn−O)膜を、RFスパッタリング法を用いて5nm以上の膜厚で堆積する。
【0098】
チャネル材料(酸化物半導体層CHの材料)としては、上記酸化インジウムガリウム亜鉛(In−Ga−Zn−O)の他、酸化亜鉛(Zn−O)、酸化亜鉛スズ(Zn−Sn−O)、酸化インジウム(In−O)、酸化ガリウム(Ga−O)、ITO(In−Sn−O)、酸化スズ(Sn−O)、酸化インジウム亜鉛(In−Zn−O)、酸化ガリウム亜鉛(Ga−Zn−O)、酸化インジウムガリウム(In−Ga−O)、酸化アルミニウム亜鉛(Al−Zn−O)などのIn、Ga、Zn、Sn、Alのいずれか一つまたは複数を含有する酸化物、およびそれらと他の金属の複合酸化物を用いることができる。
【0099】
酸化物半導体層CHは、アモルファスまたは多結晶構造を有する。また、酸化物半導体層CHの成膜方法としては、上記スパッタリング法の他、CVD法、PLD(Pulsed Laser Deposition)法、塗布法、印刷法などを用いることができる。なお、上記チャネル材料(酸化物半導体層CHの材料)は、スパッタリング法などにより成膜する際に、酸素分圧を制御することで、形成した膜において導電性と半導体特性のどちらを顕在化させるかを制御することができる。すなわち、酸素分圧を増加させることで膜中の酸素量が増え(したがってキャリア電子量が減り)、連続的に導電性から半導体特性に移行する。酸素分圧を減少させて導電性を高めた場合、前述のゲート電極層GEや、後述するソース・ドレイン電極層SDの材料として使用可能となる。また、本明細書においては、金属酸化物について、含有する各元素を羅列する表示をしており、これらの組成比を明記していないが、これらの組成比については、所望の特性、例えば、半導体膜であれば、半導体特性、また、導電性膜であれば、導電性を有する組成比であればよい。
【0100】
次に、酸化物半導体層CHをパターニングする(図27は酸化物半導体層CHがパターニングされた段階が示されている)。
【0101】
例えば、酸化物半導体層CH上にフォトレジスト膜を形成した後、露光、現像処理(フォトリソグラフィー)を施し、所望の形状のフォトレジスト膜のみ残存させる。次いで、上記フォトレジスト膜をエッチングマスクにして、チャネル層(酸化物半導体層)CHをウェットエッチングまたはドライエッチングすることにより、所望の形状の酸化物半導体層CHを残存させ、チャネル領域用の酸化物半導体層CHを形成する。
【0102】
次に、後で形成するソース・ドレイン電極層SDとゲート電極層GEとの接続のためのコンタクトホール(図示せず)を形成する場合は、フォトレジスト膜をエッチングマスクにしてゲート絶縁層GIをウェットエッチングまたはドライエッチングすることにより、所望の形状のコンタクトホール(図示せず)を形成する。
【0103】
次に、図28に示されるように、ソース・ドレイン電極層SD用の導電体層(導電性膜)を、例えばスパッタリング法などで堆積し、所定の形状にパターニングすることによりソース・ドレイン電極層SDを形成する。
【0104】
ソース・ドレイン電極材料(すなわちソース・ドレイン電極層SD用の導電体層の材料)としては、例えば、モリブデン(Mo)、クロム(Cr)、タングステン(W)、アルミニウム(Al)、銅(Cu)、チタン(Ti)、ニッケル(Ni)、銀(Ag)、金(Au)、プラチナ(Pt)、タンタル(Ta)、亜鉛(Zn)などの金属材料を用いることができる。これらを単体で用いてもよいし、また、これらのうち、数種の金属を合金として用いてもよい。また、上記金属の単体層または合金層を積層した膜を用いてもよい。また、ITO(酸化インジウムスズ、In−Sn−O、Indium Tin Oxide)や酸化アルミニウム亜鉛(Al−Zn−O)などの導電性を有する金属酸化物を用いてもよい。また、窒化チタン(TiN)などの導電性を有する金属窒化物を用いることもできる。また、不純物を含有し、キャリア(電子、ホール)が多く抵抗率の小さい半導体を用いてもよい。また、上記金属化合物(金属酸化物、金属窒化物)や半導体と、金属(合金を含む)との積層体を用いてもよい。
【0105】
ソース・ドレイン電極層SD用の導電体層(導電性膜)の成膜には、スパッタリング法の他、蒸着法やCVD(化学気相成長)法などを用いることができる。また、ソース・ドレイン電極層SD用の導電体層(導電性膜)のパターニングは、フォトリソグラフィー技術を用いて所定の形状のフォトレジスト膜を形成した後、当該フォトレジスト膜をエッチングマスクとしたエッチングにより行うことができる。このエッチングとしては、ドライエッチングまたはウェットエッチングを用いることができる。また、所定の形状を開口したフォトレジスト膜上にソース・ドレイン電極層SD用の導電体層(導電性膜)を堆積した後、上記所定の形状以外の領域の導電体層をフォトレジスト膜とともに除去する、いわゆるリフトオフ法により、パターニングを行ってもよい。
【0106】
ここでは、例えば、スパッタリング法により、厚さ120nm程度のモリブデン(Mo)膜を成膜し、反応性イオンエッチング(RIE)によりパターニングすることにより、ソース・ドレイン電極層SDを形成する。
【0107】
ゲート電極層GEと、ソース・ドレイン電極層SDと、酸化物半導体層CHと、ゲート絶縁層GIとにより、電界効果トランジスタ(ここではTFT)が形成される。ここで、ソース用のソース・ドレイン電極層SDとドレイン用のソース・ドレイン電極層SDとの間でかつゲート電極層GEの上方に位置する酸化物半導体層CHが、電界効果トランジスタ(TFT)のチャネル領域として機能し、そのチャネル領域(酸化物半導体層CH)とゲート電極層GEとの間に位置する部分のゲート絶縁層GIが、電界効果トランジスタ(TFT)のゲート絶縁膜として機能する。
【0108】
次に、後で形成するアンテナ・配線層AWと既に形成しているアンテナ層ANT2aとの接続のためのコンタクトホール(上記図7のコンタクトホールCNT1に対応するもの、ここでは図示せず)を形成するために、フォトレジスト膜をエッチングマスクにしてゲート絶縁層GIをウェットエッチングまたはドライエッチングすることにより、ゲート絶縁層GIに所望の形状のコンタクトホール(図示せず)を形成する。
【0109】
次に、図29に示されるように、ゲート絶縁層GI上にアンテナ・配線層AWを形成する。ここでは、アンテナ・配線層AWとして、例えば、アルミニウム(Al)膜を、電子ビーム蒸着法を用いて1μmの膜厚で基板SUB上に堆積する。ここでのアンテナ・配線層AWの材料(電極材料)としては、アルミニウム(Al)の他、モリブデン(Mo)、クロム(Cr)、タングステン(W)、アルミニウム(Al)、銅(Cu)、チタン(Ti)、ニッケル(Ni)、銀(Ag)、金(Au)、プラチナ(Pt)、タンタル(Ta)、亜鉛(Zn)などの金属材料を用いることができる。これらを単体で用いてもよいし、また、これらのうち、数種の金属を合金として用いてもよい。また、上記金属の単体層または合金層を積層した膜を用いてもよい。また、ITO(Indium Tin Oxide:酸化インジウムスズ、In−Sn−O)や酸化アルミニウム亜鉛(Al−Zn−O)などの導電性を有する金属酸化物や窒化チタン(TiN)などの導電性を有する金属窒化物と上記金属膜の積層膜を用いることもできる。
【0110】
このアンテナ・配線層AWの成膜には、電子ビーム蒸着法の他、スパッタリング法やCVD(化学気相成長)法などを用いることができる。また、アンテナ・配線層AWは、アンテナ・配線層AW用の導電体膜(導電性膜)を形成してその導電体膜をパターニングすることにより形成することができるが、このパターニングは、フォトリソグラフィー技術を用いて所定の形状のフォトレジスト膜を形成した後、当該フォトレジスト膜をエッチングマスクとしたエッチングにより行うことができる。このエッチングとしては、ドライエッチングまたはウェットエッチングを用いることができる。また、所定の形状を開口したフォトレジスト膜上にアンテナ・配線層AW用の導電体膜(導電性膜)を堆積した後、上記所定の形状以外の領域の導電体膜をフォトレジスト膜とともに除去する、いわゆるリフトオフ法により、パターニングを行ってもよい。
【0111】
アンテナ形成領域に形成されたアンテナ・配線層AWが、上記コイルアンテナANTの上記導電層(アンテナ層)ANT1に対応する。また、アンテナ・配線層AWにより、上記IC部11の配線も形成される。
【0112】
次に、必要に応じて、図30に示されるように、基板SUB上に、ソース・ドレイン電極層SD、アンテナ・配線層AW、および酸化物半導体層CHを覆うように、絶縁層として保護膜(保護層、保護膜層)PA1を形成してもよい。この保護膜PA1には、例えば、CVD法などにより形成した厚さ300nm程度の酸化シリコン膜(SiO)を用いることができる。酸化シリコン膜の他、酸化アルミニウム(AlO)膜などの他の酸化物膜を用いてもよい。また、酸化物膜以外に、窒化シリコン(SiN)膜や窒化アルミニウム(AlN)膜などの無機絶縁膜や、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネート誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂などの有機絶縁膜を用いてもよいが、上記の酸化膜を用いることがより好ましい。また、保護膜PA1の成膜方法としては、上記CVD法の他、スパッタリング法や蒸着法、塗布法などを用いてもよい。
【0113】
その後、電界効果トランジスタ(ここではTFT)の特性向上を目的に、200℃〜450℃の熱処理を施すことができる。但し、基板SUBとしてフレキシブル基板を用いる場合には、熱処理温度は350℃以下が望ましい。この熱処理は、トランジスタ(ここではTFT)の特性向上を目的としているため、チャネル層(上記酸化物半導体層CHに対応)の形成後であれば、いつでも熱処理を行い、同様な効果を得ることができる。
【0114】
以上の工程により本実施の形態の半導体装置(アンテナ一体型半導体装置)が略完成する。その後、必要に応じて基板SUBを切断する場合もあり、その場合、個片化された半導体装置(アンテナ一体型半導体装置)が得られる。個片された場合の半導体装置(アンテナ一体型半導体装置)においても、上記コイルアンテナANTと上記IC部11とが同じ基板SUB上に形成された状態は維持される。
【0115】
基板SUBの主面のTFT形成領域(図30の右側)に形成されたTFTは、上記IC部11に形成されたトランジスタ(電界効果トランジスタ)に対応している。また、基板SUBの主面のアンテナ形成領域(図30の左側)に形成されたアンテナ層ANT2aは、上記コイルアンテナANTの上記導電層(アンテナ層)ANT2に対応しており、アンテナ形成領域に形成されたアンテナ・配線層AWは、上記コイルアンテナANTの上記導電層(アンテナ層)ANT1に対応している。すなわち、コイルアンテナANTの上記導電層(アンテナ層)ANT2は、ここで説明したアンテナ層ANT2aにより形成され、コイルアンテナANTの上記導電層(アンテナ層)ANT1は、ここで説明したアンテナ・配線層AWにより形成される。また、アンテナ・配線層AWにより、上記コイルアンテナANTの上記導電層(アンテナ層)ANT1だけでなく、他の配線を形成することもできる。
【0116】
図27図30に従って製造した半導体装置においては、TFTは、ゲート電極層GEと、ゲート絶縁層GIと、チャネル領域用の半導体層(ここでは酸化物半導体層CH)と、ソース・ドレイン電極層SDとを有している。そして、コイルアンテナANTの導電層ANT1(ここではアンテナ・配線層AW)と導電層ANT2(ここではアンテナ層ANT2a)との間の絶縁層(上記層間絶縁膜IL)は、TFTのゲート絶縁層GIと同層である。ゲート絶縁層GIは、TFTのトランジスタ特性を考慮して設計され、その厚みは要求されるトランジスタ特性で決まってしまう。このため、ゲート絶縁層GIの厚みは比較的薄く(例えば200nm以下程度)、コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)を、TFTのゲート絶縁層GIと同層とした場合には、コイルアンテナの交差部(重なり部OVL)に発生する容量が大きくなりやすい。
【0117】
それに対して、本実施の形態では、上述のような重なり部OVLの構造を工夫することにより(例えば、図8の第1の例、図14の第2の例、図17の第3の例、図22の第4の例)、重なり部OVLの面積を十分に縮小することができ、コイルアンテナの交差部(重なり部OVL)に発生する容量を抑制することができる。このため、本実施の形態の上述のような重なり部OVLの構造(例えば、図8の第1の例、図14の第2の例、図17の第3の例、図22の第4の例)は、コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)を、厚みが薄くなりやすいゲート絶縁膜(ゲート絶縁層GI)と同層にした場合に適用すれば、極めて効果が大きい。
【0118】
また、コイルアンテナの交差部(重なり部OVL)において、コイルアンテナANTの導電層ANT1と導電層ANT2との間に介在する絶縁層(上記層間絶縁膜IL)の厚みが薄い場合、そこで発生する容量が大きくなりやすい。この場合、本実施の形態の重なり部OVLの構造(例えば、図8の第1の例、図14の第2の例、図17の第3の例、図22の第4の例)を適用しないと、コイルアンテナの交差部での寄生容量が大きくなって、コイルアンテナを備える半導体装置(例えばICタグ)の性能を低下させてしまう。このため、本実施の形態の重なり部OVLの構造(例えば、図8の第1の例、図14の第2の例、図17の第3の例、図22の第4の例)は、コイルアンテナANTの交差部(重なり部OVL)において、コイルアンテナANTの導電層ANT1と導電層ANT2との間に介在する絶縁層(上記層間絶縁膜IL)の厚みが薄い場合に適用すれば、効果が大きい。
【0119】
特に、コイルアンテナANTの交差部(重なり部OVL)において、コイルアンテナANTの導電層ANT1と導電層ANT2との間に介在する絶縁層(上記層間絶縁膜IL)の厚みが0.5μm以下の場合に、本実施の形態の重なり部OVLの構造(例えば、図8の第1の例、図14の第2の例、図17の第3の例、図22の第4の例)を適用すれば、その効果は極めて大きい。すなわち、コイルアンテナANTの導電層ANT1と導電層ANT2との間に介在する絶縁層(上記層間絶縁膜IL)の厚みが0.5μm以下の場合には、上記図11の第1比較例、図12の第2比較例および図13の第3比較例では、更なる寄生容量低減対策が必要になり、本実施の形態の重なり部OVLの構造(例えば、図8の第1の例、図14の第2の例、図17の第3の例、図22の第4の例)を適用する必要がある。
【0120】
つまり、本実施の形態の重なり部OVLの構造(例えば、図8の第1の例、図14の第2の例、図17の第3の例、図22の第4の例)を適用すれば、コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)の膜厚を低減しても、コイルアンテナANTに求められる特性(インダクタンスや抵抗)を満たすことができる。このため、同一の基板SUB上にコイルアンテナANTとIC部11(特にIC部11のTFT)とを、一緒に(同じ製造プロセスで)形成して、高性能のアンテナ一体型半導体装置を低コストで製造することが可能になる。
【0121】
また、コイルアンテナANTとTFT(上記IC部11を構成するTFT)とが、同一の基板SUB上に薄膜プロセスを用いて一緒に(同じ製造プロセスで)形成される。このため、コイルアンテナANTの導電層ANT1または導電層ANT2が、TFTのゲート電極層GEまたはソース・ドレイン電極層SDと同層により形成されれば、製造工程数を低減できるため、より好ましい。図25図30の製造工程では、コイルアンテナANTの導電層ANT2が、TFTのゲート電極層GEと同層により形成されている。また、後述の実施の形態2では、コイルアンテナANTの導電層ANT2が、TFTのソース・ドレイン電極層SDと同層により形成されている。また、後述の実施の形態3および実施の形態4では、コイルアンテナANTの導電層ANT2が、TFTのゲート電極層GEと同層により形成されている。また、後述の実施の形態5では、コイルアンテナANTの導電層ANT2が、TFTのソース・ドレイン電極層SDと同層により形成され、コイルアンテナANTの導電層ANT1が、TFTのゲート電極層GEと同層により形成されている。これにより、製造工程数を抑制しながら、同一の基板SUB上にコイルアンテナANTとTFT(上記IC部11を構成するTFT)とを一緒に形成することができる。
【0122】
図31図34は、コイルアンテナの特性を示すグラフである。このうち、図31および図32は、コイルアンテナの交差部(重なり部OVL101)に上記図11の第1比較例の構造を適用した場合(すなわち重なり部OVLでコイルアンテナの導電層ANT101,ANT102の幅を細くしなかった場合)に対応している。また、図33および図34は、コイルアンテナの交差部(重なり部OVL)に本実施の形態の構造(ここでは上記図17の第3例を例示)を適用した場合(すなわち重なり部OVLでコイルアンテナの導電層ANT1,ANT2の幅を細くした場合)に対応している。なお、図31および図33のグラフには、コイルアンテナにおける抵抗の周波数特性が示され、グラフの横軸が周波数に対応し、グラフの縦軸がコイルアンテナの抵抗に対応している。また、図32および図34のグラフには、コイルアンテナにおけるインダクタンスの周波数特性が示され、グラフの横軸が周波数に対応し、グラフの縦軸がコイルアンテナのインダクタンスに対応している。
【0123】
図31および図32は、コイルアンテナの交差部(重なり部OVL101)に上記図11の第1比較例の構造を適用した場合である。ここでは、コイルアンテナの線幅を0.5mm(すなわちW101=W102=W103=W104=0.5mm)とし、線間(コイルパターンの隣接間隔)を0.5mmとし、35mm×50mmの四角形状の7巻(ターン数が7)のコイルアンテナについて、薄膜プロセスを用いて形成した。この場合の、コイルアンテナの抵抗とインダクタンスの実測結果の例が、図31および図32に示されている。コイルアンテナのインダクタンスは、周波数による変化は小さいはずであるが、コイルアンテナの交差部(重なり部OVL101)の容量に起因して、コイルアンテナのインダクタンスが小さくなり、図32に示されるように、周波数が高くなるほどコイルアンテナのインダクタンスが低下してしまう。これは、コイルアンテナを備えた半導体装置の性能を低下させてしまう。例えば、コイルアンテナのインダクタンスが小さくなると、上記図1の上記端子LA,LB間の電圧が低くなるため、コイルアンテナを備えた半導体装置(ICタグなど)の動作特性が低下してしまう虞がある。
【0124】
図33および図34は、コイルアンテナの交差部(重なり部OVL)に本実施の形態の構造を適用した場合である。ここでは、コイルアンテナの線幅を0.5mm(すなわちW2=W4=0.5mm、W1<W2、W3<W4)とし、巻数(ターン数)を7ターンとしたコイルアンテナについて、薄膜プロセスを用いて形成し、そのコイルアンテナの抵抗とインダクタンスの実測結果の例が、図33および図34に示されている。図33に示されるように、コイルアンテナの抵抗は、周波数の増加に伴い増加し、一方、図34に示されるように、コイルアンテナのインダクタンスは、周波数を変化させても、ほぼ一定の値を示し、周波数が高くなっても、コイルアンテナのインダクタンスはほとんど低下しない。図34に示されるインダクタンスは、高いレベルで、ほぼ一定値となっている。
【0125】
図32では、コイルアンテナの交差部(重なり部OVL101)の容量が影響して、周波数増加に対してコイルアンテナのインダクタンスが減少する傾向が確認されたが、図34では、周波数に依存しないほぼ一定値のインダクタンスを有することから、コイルアンテナの交差部(重なり部OVL)の容量が低減し、良好なアンテナ特性を得られることがわかる。また、図33および図34の測定を行ったコイルアンテナと一体形成したRFID(Radio Frequency Identification)回路の無線動作を確認したところ、RFIDの正常なデータ信号を得ることができ、正常動作していることが確認された。
【0126】
このように、本実施の形態を適用すれば、コイルアンテナの交差部(重なり部OVL)の容量を抑制することができることから、コイルアンテナのインダクタンスを高めることができ、コイルアンテナを備えた半導体装置の性能を向上させることができる。例えば、コイルアンテナのインダクタンスが大きくなると、上記図1の上記端子LA,LB間の電圧が高くなるため、コイルアンテナを備えた半導体装置(ICタグなど)の動作特性を向上させることができる。
【0127】
以上、本実施の形態によれば、上記図面(例えば図8図14図17図22など)を参照して説明したコイルアンテナの交差部(重なり部OVL)の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【0128】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【0129】
(実施の形態2)
本実施の形態では、上記実施の形態1の半導体装置(アンテナ一体型半導体装置)の他の製造工程(製造方法)について、図35図40を参照しながら説明する。
【0130】
図35図40は、本実施の形態2の半導体装置の製造工程中の要部断面図である。
【0131】
本実施の形態が上記実施の形態1と相違しているのは、本実施の形態では、TFT(薄膜トランジスタ)のソース・ドレイン電極層SDをアンテナ層ANT2aに用い、かつ、TFTの保護膜PA1形成後にアンテナ・配線層AWを形成する点である。つまり、本実施の形態は、上記コイルアンテナANTの上記導電層(アンテナ層)ANT1と上記導電層(アンテナ層)ANT2との間の上記層間絶縁膜ILとして、保護膜PA1を用いる点が、上記実施の形態1で説明した製造工程と相違している。それ以外の材料、成膜、加工に関する点は、上記実施の形態1の製造工程と同様である。以下、具体的に説明する。
【0132】
まず、上記実施の形態1と同様の基板SUBを準備してから、基板SUB上にゲート電極層GE用の導電体層(導電性膜)を形成し、この導電体層(導電性膜)をパターニングすることにより、図35に示されるように、ゲート電極層GEを形成する。この段階ではアンテナ層ANT2aを形成していない点が、上記実施の形態1と相違しているが、それ以外は上記実施の形態1の上記図25の構造を得るまでの工程と基本的には同じである。
【0133】
次に、図36に示されるように、上記実施の形態1と同様に、基板SUB上に、ゲート電極層GEを覆うように、ゲート絶縁膜用の絶縁層であるゲート絶縁層GIを形成する。
【0134】
次に、図37に示されるように、上記実施の形態1と同様に、ゲート絶縁層GI上に、チャネル領域用の半導体層として酸化物半導体層CHを形成してパターニングする。それから、後で形成するソース・ドレイン電極層SDの一部を配線として用いるために、既に形成しているゲート電極層GEとの接続用のコンタクトホール(図示せず)を形成する。このコンタクトホール(図示せず)は、フォトレジスト膜をエッチングマスクにしてゲート絶縁層GIをウェットエッチングまたはドライエッチングすることにより、ゲート絶縁層GIに所望の形状に形成する。
【0135】
次に、図38に示されるように、基板SUB上に、すなわちゲート絶縁層GI上に、ソース・ドレイン電極層SD用の導電体層(導電性膜)を形成し、この導電体膜をパターニングすることにより、ソース・ドレイン電極層SDおよびアンテナ層ANT2aを形成する。ソース・ドレイン電極層SD用の導電体層(導電性膜)の形成法およびパターニング法は、上記実施の形態1と基本的には同じであるが、この工程でソース・ドレイン電極層SDだけでなくアンテナ層ANT2aも一緒に形成される点が、上記実施の形態1と相違している。すなわち、本実施の形態では、ソース・ドレイン電極層SDとアンテナ層ANT2a(すなわち上記コイルアンテナANTの上記導電層ANT2)とは、同層の導電体層(導電性膜)により、同工程で形成される。ソース・ドレイン電極層SD用の導電体層(導電性膜)の材料としては、上記実施の形態1で説明した材料を用いることができるが、ここでは、例えば、ソース・ドレイン電極層SD用の導電体層(導電性膜)に、膜厚200nmのモリブデン膜を用いる。
【0136】
次に、図39に示されるように、基板SUB上(ここではゲート絶縁層GI上)に、ソース・ドレイン電極層SD、アンテナ層ANT2a、および酸化物半導体層CHを覆うように、膜厚0.05〜0.5μm程度の保護膜PA1を形成する。保護膜PA1の材料や形成法は上記実施の形態1と基本的には同じである。
【0137】
なお、保護膜PA1は、TFT形成領域では保護膜として機能するが、アンテナ形成領域では、層間絶縁膜、具体的にはコイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)として機能する。このため、ここでは、コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)は、TFTの保護膜(PA1)と同層の絶縁層により形成されることになる。
【0138】
次に、後で形成するアンテナ・配線層AWと既に形成しているアンテナ層ANT2aとの接続のためのコンタクトホール(上記図7のコンタクトホールCNT1に対応するもの、ここでは図示せず)を形成するために、フォトレジスト膜をエッチングマスクにして保護膜PA1をウェットエッチングまたはドライエッチングすることにより、保護膜PA1に所望の形状のコンタクトホール(図示せず)を形成する。この際、図40に示されるように、ソース・ドレイン電極層SDの一部を露出するコンタクトホール(貫通孔)CNT2も形成して、このコンタクトホールCNT2を介して、後で形成するアンテナ・配線層AWの一部(配線となる部分)をソース・ドレイン電極層SDに接続することもできる。
【0139】
次に、図40に示されるように、保護膜PA1上にアンテナ・配線層AWを形成する。アンテナ・配線層AWは、アンテナ・配線層AW用の導電体膜(導電性膜)を形成してこの導電体膜をパターニングすることにより形成することができるが、この導電体膜の材料、成膜法およびパターニング法については、上記実施の形態1と基本的には同じである。
【0140】
その後、電界効果トランジスタ(ここではTFT)の特性向上を目的に、上記実施の形態1と同様に熱処理を施す。
【0141】
以上の工程により本実施の形態の半導体装置(アンテナ一体型半導体装置)が略完成する。
【0142】
図35図40に従って製造した半導体装置においては、TFTは、ゲート電極層GEと、ゲート絶縁層GIと、チャネル領域用の半導体層(ここでは酸化物半導体層CH)と、ソース・ドレイン電極層SDと、これらを覆う保護膜PA1とを有している。そして、コイルアンテナANTの導電層ANT1(ここではアンテナ・配線層AW)と導電層ANT2(ここではアンテナ層ANT2a)との間の絶縁層(上記層間絶縁膜IL)は、TFTの保護膜PA1と同層である。保護膜PA1は、主としてTFTの保護のために設けられ、保護に必要な厚みを確保すればよく、保護膜PA1の厚みを過剰に厚くすると半導体装置全体の厚みが厚くなるため、ある程度薄くすることが望ましい。このため、保護膜PA1の厚みは、ゲート絶縁層GIよりも厚くなりやすいが、それでもその厚みは比較的薄く(例えば400nm以下程度)、コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)を、TFTの保護膜PA1と同層とした場合には、コイルアンテナの交差部(重なり部OVL)に発生する容量が大きくなりやすい。
【0143】
それに対して、本実施の形態では、上述のような重なり部OVLの構造を工夫することにより(例えば、図8の第1の例、図14の第2の例、図17の第3の例、図22の第4の例)、重なり部OVLの面積を十分に縮小することができ、コイルアンテナの交差部(重なり部OVL)に発生する容量を抑制することができる。このため、本実施の形態の上述のような重なり部OVLの構造(例えば、図8の第1の例、図14の第2の例、図17の第3の例、図22の第4の例)は、コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)を、厚みが薄くなりやすいTFTの保護膜(PA)と同層にした場合に適用すれば、極めて効果が大きい。
【0144】
本実施の形態2において、層間絶縁膜ILの膜厚を0.05μm〜5μmとして形成したコイルアンテナは、上記実施の形態1で作製したコイルアンテナと、ほぼ同様なアンテナ特性を示した。また、本実施の形態で作製したRFID回路においても、上記実施の形態1と同様に、正常な無線動作を確認することができた。上記図8図14図17図22などで示した交差部の構成を用いない従来のアンテナ構造(上記図11の第1比較例などに対応)では、層間絶縁膜ILを薄くした場合(2μm以下にした場合)において、周波数に依存してコイルアンテナのインダクタンスが減少することが確認され、良好なアンテナ特性を得ることが難しいことがわかった。
【0145】
以上、本実施の形態によれば、上記図面(例えば図8図14図17図22など)を参照して説明したコイルアンテナの交差部(重なり部OVL)の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【0146】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【0147】
(実施の形態3)
本実施の形態では、上記実施の形態1の半導体装置(アンテナ一体型半導体装置)の更に他の製造工程(製造方法)について、図41および図42を参照しながら説明する。
【0148】
図41および図42は、本実施の形態3の半導体装置の製造工程中の要部断面図である。
【0149】
本実施の形態が上記実施の形態1と相違しているのは、本実施の形態では、TFTの保護膜PA1形成後にアンテナ・配線層AWを形成する点である。つまり、本実施の形態は、上記コイルアンテナANTの上記導電層(アンテナ層)ANT1と上記導電層(アンテナ層)ANT2との間の絶縁層(上記層間絶縁膜IL)として、複数の絶縁層(2層以上の絶縁層)を用いる点が、上記実施の形態1で説明した製造工程と相違している。図41および図42では、一例として、上記コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)として、ゲート絶縁層GIおよび保護膜PA1の2層を用いる場合が示されている。それ以外の材料、成膜、加工に関する点は、上記実施の形態1の製造工程と同様である。以下、具体的に説明する。
【0150】
本実施の形態においても、上記図28の構造を得るまで(すなわちソース・ドレイン電極層SD形成工程まで)は、上記実施の形態1の工程と基本的には同じである。すなわち、本実施の形態においても、上記実施の形態1と同様にしてゲート電極層GE、アンテナ層ANT2a、ゲート絶縁層GI、チャネル層CH、およびソース・ドレイン電極層SDを形成して上記図28の構造を得る。上記実施の形態1と同様に、本実施の形態においても、ゲート電極層GEとアンテナ層ANT2aとは、同層の導電体層(導電性膜)により、同工程で形成される。なお、ゲート電極層GEおよびアンテナ層ANT2a用の導電体膜(導電成膜)やゲート絶縁層GIは、上記実施の形態1で説明したものを用いることができるが、ここでは、例えば、ゲート電極GEに、膜厚100nmのモリブデン膜を用い、膜厚0.02〜0.5μmのゲート絶縁層GIを用いる。
【0151】
次に、本実施の形態では、図41に示されるように、基板SUB上に、ソース・ドレイン電極層SDおよび酸化物半導体層CHを覆うように、膜厚0.05〜0.5μm程度の保護膜PA1を形成する。保護膜PA1の材料や形成法は上記実施の形態1と基本的には同じである。
【0152】
なお、ゲート絶縁層GIおよび保護膜PA1は、TFT形成領域ではゲート絶縁膜および保護膜としてそれぞれ機能するが、アンテナ形成領域では、層間絶縁膜、具体的にはコイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)として機能する。このため、ここでは、コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)は、TFTのゲート絶縁膜(ゲート絶縁層GI)および保護膜(PA1)と同層の絶縁層により形成することになる。
【0153】
次に、後で形成するアンテナ・配線層AWと既に形成しているアンテナ層ANT2aとの接続のためのコンタクトホール(上記図7のコンタクトホールCNT1に対応するもの、ここでは図示せず)を形成するために、フォトレジスト膜をエッチングマスクにして保護膜PA1およびゲート絶縁層GIをウェットエッチングまたはドライエッチングする。これにより、保護膜PA1とゲート絶縁層GIとの積層膜に所望の形状のコンタクトホール(図示せず)を形成する。この際、保護膜PA1にソース・ドレイン電極層SDの一部を露出するコンタクトホールCNT2を形成して、このコンタクトホールCNT2を介して、後で形成するアンテナ・配線層AWの一部(配線となる部分)をソース・ドレイン電極層SDに接続することもできる。
【0154】
次に、図42に示されるように、保護膜PA1上にアンテナ・配線層AWを形成する。アンテナ・配線層AWは、アンテナ・配線層AW用の導電体膜(導電性膜)を形成してこの導電体膜をパターニングすることにより形成することができるが、この導電体膜の材料、成膜法およびパターニング法については、上記実施の形態1と基本的には同じである。
【0155】
その後、電界効果トランジスタ(ここではTFT)の特性向上を目的に、上記実施の形態1と同様に熱処理を施す。
【0156】
以上の工程により本実施の形態の半導体装置(アンテナ一体型半導体装置)が略完成する。
【0157】
本実施の形態3において、上記層間絶縁膜ILは、ゲート絶縁層GIと保護膜PA1との2層から構成されている。本実施の形態において、層間絶縁膜ILの膜厚を0.07μm〜5.5μmで形成したコイルアンテナは、上記実施の形態1で作製したコイルアンテナと、ほぼ同様なアンテナ特性を示した。また、本実施の形態で作製したRFID回路においても、上記実施の形態1と同様に、正常な無線動作を確認することができた。上記図8図14図17図22などで示した交差部の構成を用いない従来のアンテナ構造(上記図11の第1比較例などに対応)では、層間絶縁膜ILを薄くした場合(2μm以下にした場合)において、周波数に依存してコイルアンテナのインダクタンスが減少することが確認され、良好なアンテナ特性を得ることが難しいことがわかった。
【0158】
以上のことから、本実施の形態によれば、上記図面(例えば図8図14図17図22など)を参照して説明したコイルアンテナの交差部(重なり部OVL)の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【0159】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【0160】
(実施の形態4)
本実施の形態では、上記実施の形態1の半導体装置(アンテナ一体型半導体装置)の更に他の製造工程(製造方法)について、図43を参照しながら説明する。
【0161】
図43は、本実施の形態4の半導体装置の製造工程中の要部断面図である。
【0162】
本実施の形態が上記実施の形態1〜3と相違しているのは、次の点である。すなわち、本実施の形態では、上記コイルアンテナANTにおいて、交差部(重なり部OVL)でコイルアンテナANTの幅が細くなっている部分(上記図8図14図17および図22で導電層ANT1,ANT2の幅がW1,W3になっている部分)の膜厚(導電層ANT1,ANT2の一方または両方の膜厚)が、他の部分の膜厚(コイルアンテナANTの膜厚)よりも厚くなっている。それ以外の材料、成膜、加工に関する点は、本実施の形態も、上記実施の形態1〜3のいずれかと同様である。以下、具体的に説明する。
【0163】
まず、本実施の形態においても、上記実施の形態3と同様にしてゲート電極層GE、アンテナ層ANT2a、ゲート絶縁層GI、チャネル層CH、ソース・ドレイン電極層SD、保護膜PA1、およびアンテナ・配線層AWを形成して、上記図42の構造を得る。アンテナ・配線層AW形成工程までは、上記実施の形態3と基本的には同じであるので、ここではその説明は省略する。
【0164】
次に、本実施の形態では、図43に示されるように、コイルアンテナANTの交差部(上記重なり部OVL)において、導電層ANT1,ANT2のうちの上層の導電層であるアンテナ・配線層AWの厚みを厚くする(局所的に厚くする)処理を行う。これは、アンテナ・配線層AWの形成後、コイルアンテナANTの交差部(上記重なり部OVL)において、アンテナ・配線層AW上に印刷法で局所的に導電層を形成する(付加する、積層する)ことなどにより、行うことができる。例えば、5μm程度の導電層を印刷法で形成することができる。これにより、コイルアンテナANTの交差部(上記重なり部OVL)およびその近傍のみに、アンテナ・配線層AW上に追加の導電層が形成され、この追加の導電層もアンテナ・配線層AWの一部として機能する。このため、コイルアンテナANTの交差部(上記重なり部OVL)およびその近傍におけるアンテナ・配線層AWの厚みが、それ以外におけるアンテナ・配線層AWの厚みよりも厚くなる。
【0165】
その後、電界効果トランジスタ(ここではTFT)の特性向上を目的に、上記実施の形態1と同様に熱処理を施す。
【0166】
以上の工程により本実施の形態の半導体装置(アンテナ一体型半導体装置)が略完成する。
【0167】
また、上記実施の形態1に本実施の形態を適用する場合は、アンテナ・配線層AWを形成して上記図29の構造を得た後に、コイルアンテナANTの交差部(上記重なり部OVL)において、アンテナ・配線層AW上に印刷法などで局所的に導電層を形成すればよい。また、上記実施の形態2に本実施の形態を適用する場合は、アンテナ・配線層AWを形成して上記図40の構造を得た後に、コイルアンテナANTの交差部(上記重なり部OVL)において、アンテナ・配線層AW上に印刷法などで局所的に導電層を形成すればよい。
【0168】
本実施の形態では、コイルアンテナANTの導電層ANT1,ANT2のいずれか(好ましくは導電層ANT1,ANT2のうちの上層側の導電層)において、重なり部OVLにおける厚みを、他の部分よりも厚くしている。重なり部OVLでは、幅が細いことにより抵抗が増大しやすいが、重なり部OVLにおける厚みを、他の部分よりも厚くしたことにより、重なり部OVLにおける抵抗を低減でき、コイルアンテナANTの低抵抗化を図ることができる。これによりコイルアンテナを備える半導体装置の性能を、より向上させることができる。また、重なり部OVLだけでなくコイルアンテナANT全体の厚みを厚くした場合は、製造時間が長くなり、スループットの低下や製造コストの増加を招いてしまうが、重なり部OVLで局所的に厚みを厚くすることにより、そのような問題が生じなくなる。
【0169】
本実施の形態において、層間絶縁膜ILの膜厚を0.07μm〜5.5μmで形成したコイルアンテナは、上記実施の形態1で作製したコイルアンテナと、同様以上のアンテナ特性を示した。これは、アンテナの抵抗値の減少によるものであることがわかった。この抵抗値減少は、重なり部OVLにおけるアンテナ層の膜厚増加により得られる。また、本実施の形態で作製したRFID回路においても、上記実施の形態1と同様に、正常な無線動作を確認することができた。上記図8図14図17図22などで示した交差部の構成を用いない従来のアンテナ構造(上記図11の第1比較例などに対応)では、本実施の形態のようにアンテナ層の膜厚増加により抵抗値を減少した場合においても、周波数に依存してコイルアンテナのインダクタンスが減少することが確認され、良好なアンテナ特性を得ることが難しいことがわかった。
【0170】
以上のことから、本実施の形態によれば、上記図面(例えば図8図14図17図22など)を参照して説明したコイルアンテナの交差部(重なり部OVL)の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【0171】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【0172】
(実施の形態5)
本実施の形態では、上記実施の形態1の半導体装置(アンテナ一体型半導体装置)の更に他の製造工程(製造方法)について、図44図47を参照しながら説明する。
【0173】
図44図47は、本実施の形態5の半導体装置の製造工程中の要部断面図である。
【0174】
上記実施の形態1〜4では、TFTが、いわゆるボトムゲート型TFTである場合に適用した製造工程について説明しているが、トップゲート型TFTに適用することも可能である。本実施の形態では、トップゲート型TFTに適用した場合の製造工程について説明する。なお、ここでいうボトムゲート型とは、チャネル層(ここでは酸化物半導体層CH)よりも下層にゲート電極(ここではゲート電極層GE)が形成されている構造のことであり、トップゲート型とは、チャネル層(ここでは酸化物半導体層CH)よりも上層にゲート電極(ここではゲート電極層GE)が形成されている構造のことである。以下では、ボトムゲート型とトップゲート型との違いに伴う製造方法の相違以外は、上記実施の形態1と同様な材料およびプロセスを用いた場合を説明する。
【0175】
まず、図44に示されるように、上記実施の形態1と同様の基板SUBを準備してから、基板SUB上に、チャネル領域用の半導体層として酸化物半導体層CHを形成してパターニングする。酸化物半導体層CHの材料としては、上記実施の形態1で説明した材料を用いることができる。酸化物半導体層CHの成膜は、スパッタ法、PLD法、CVD法、塗布法、印刷法などにより行なうことができ、加工(パターニング)は、一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングとの組み合わせにより行なうことができる。例えば、酸化物半導体層CHとしてIn-Ga-Zn-Oをスパッタリング法により膜厚5〜100nm程度形成すればよいが、これに限定する必要はない。
【0176】
次に、図45に示されるように、基板SUB上に、酸化物半導体層CHを覆うように、ソース・ドレイン電極層SD用の導電体層(導電性膜)を形成し、この導電体膜をパターニングすることにより、ソース・ドレイン電極層SDおよびアンテナ層ANT2aを形成する。ソース・ドレイン電極層SD用の導電体層(導電性膜)の材料、形成法およびパターニング法は、上記実施の形態1と基本的には同じであるが、この工程でソース・ドレイン電極層SDだけでなくアンテナ層ANT2aも一緒に形成される点が、上記実施の形態1と相違している。すなわち、本実施の形態では、ソース・ドレイン電極層SDとアンテナ層ANT2a(すなわち上記コイルアンテナANTの上記導電層ANT2)とは、同層の導電体層(導電性膜)により、同工程で形成される。
【0177】
次に、図46に示されるように、基板SUB上に、アンテナ層ANT2a、ソース・ドレイン電極層SDおよび酸化物半導体層CHを覆うように、ゲート絶縁膜用の絶縁層であるゲート絶縁層GIを形成する。ゲート絶縁層GIの材料としては、上記実施の形態1で説明した材料を用いることができる。ここで、ゲート絶縁層GIは、TFTのゲート絶縁膜として機能するとともに、上記コイルアンテナANTの上記導電層(アンテナ層)ANT1と上記導電層(アンテナ層)ANT2との間の上記層間絶縁膜ILにもなる。ゲート絶縁層GIの成膜は、スパッタ法、PLD法、CVD法、塗布法、印刷法などにより行なうことができ、加工は一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングとの組み合わせにより行なうことができる。
【0178】
なお、ゲート絶縁層GIは、TFT形成領域ではゲート絶縁膜として機能するが、アンテナ形成領域では、層間絶縁膜、具体的にはコイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)として機能する。このため、ここでは、コイルアンテナANTの導電層ANT1,ANT2間の絶縁層(上記層間絶縁膜IL)は、TFTのゲート絶縁膜(ゲート絶縁層GI)と同層の絶縁層により形成されることになる。
【0179】
次に、後で形成するアンテナ・配線層AWと既に形成しているアンテナ層ANT2aとの接続のためのコンタクトホール(上記図7のコンタクトホールCNT1に対応するもの、ここでは図示せず)を形成するために、フォトレジスト膜をエッチングマスクにしてゲート絶縁層GIをウェットエッチングまたはドライエッチングすることにより、ゲート絶縁層GIに所望の形状のコンタクトホール(図示せず)を形成する。この際、図46に示されるように、ソース・ドレイン電極層SDの一部を露出するコンタクトホール(貫通孔)CNT3も形成して、このコンタクトホールCNT3を介して、後で形成するアンテナ・配線層AWの一部(配線となる部分)をソース・ドレイン電極層SDに接続することもできる。
【0180】
次に、図47に示されるように、ゲート絶縁層GI上に、アンテナ・配線層AWおよびゲート電極層(ゲート電極)GEを形成する。例えば、アンテナ・配線層AWおよびゲート電極層(ゲート電極)GE用の共通の導電体層(導電性膜)を形成し、この導電体膜をパターニングすることにより、アンテナ・配線層AWおよびゲート電極層(ゲート電極)GEを形成することができる。この場合、アンテナ・配線層AWとゲート電極層(ゲート電極)GEとは、同層の導電体層(導電性膜)により、同工程で形成される。従って、上記コイルアンテナANTの上記導電層ANT1とゲート電極層(ゲート電極)GEとは、同層の導電体層(導電性膜)により、同工程で形成される。アンテナ・配線層AWの材料、成膜法およびパターニング法については、上記実施の形態1と基本的には同じとすることができる。例えば、成膜は、スパッタ法、PLD法、蒸着法、CVD法、塗布法、印刷法などにより行なうことができ、加工(パターニング)は、一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングとの組み合わせにより行なうことができる。
【0181】
次に、必要に応じて、基板SUB上に(すなわちゲート絶縁層GI上に)、アンテナ・配線層AWおよびゲート電極層GEを覆うように、上記保護膜PA1(ここでは図示せず)を形成してもよい。
【0182】
その後、電界効果トランジスタ(ここではTFT)の特性向上を目的に、上記実施の形態1と同様に熱処理を施す。
【0183】
以上の工程により本実施の形態の半導体装置(アンテナ一体型半導体装置)が略完成する。
【0184】
本実施の形態5において形成したコイルアンテナは、上記実施の形態1で作製したコイルアンテナと、ほぼ同様なアンテナ特性を示した。また、本実施の形態で作製したRFID回路においても、上記実施の形態1と同様に、正常な無線動作を確認することができた。
【0185】
以上のことから、本実施の形態によれば、上記図面(例えば図8図14図17図22など)を参照して説明したコイルアンテナの交差部(重なり部OVL)の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【0186】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【0187】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【0188】
本発明は、半導体装置およびその製造技術に適用して有効である。
【符号の説明】
【0189】
11,11a IC部
11a IC部
A1,A2,ANT コイルアンテナ
ANT1,ANT2,ANT101,ANT102 導電層
ANT201,ANT202,ANT301,ANT302 導電層
ANT2a アンテナ層
AW アンテナ・配線層
C1 共振容量
C2 平滑化容量
CDP1,CDP2,CDP3,CDP4 導電パターン
CH 酸化物半導体層(チャネル層)
CNT コンタクト部
CNT1,CNT2,CNT3 コンタクトホール
GE ゲート電極層(ゲート電極)
GI ゲート絶縁層
IL 層間絶縁膜
L1 論理回路部
LA,LB 端子
OVL,OVL101,OVL201,OVL301 重なり部
PA,PA1 保護膜
RG1,RG2,RG3 領域
RW1 リーダ・ライタ装置
SD ソース・ドレイン電極層
SM1 半導体装置
SUB 基板
T1,T2 トランジスタ
TE1,TE2 端子
TG1 ICタグ
VDD 電源電圧
W1,W2,W3,W4 幅
W101,W102,W103,W104 幅
W201,W202,W203,W204 幅
W301,W302,W303,W304 幅
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32
図33
図34
図35
図36
図37
図38
図39
図40
図41
図42
図43
図44
図45
図46
図47