特許第5824814号(P5824814)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ サンケン電気株式会社の特許一覧
特許5824814半導体ウエーハ及び半導体素子及びその製造方法
<>
  • 特許5824814-半導体ウエーハ及び半導体素子及びその製造方法 図000002
  • 特許5824814-半導体ウエーハ及び半導体素子及びその製造方法 図000003
  • 特許5824814-半導体ウエーハ及び半導体素子及びその製造方法 図000004
  • 特許5824814-半導体ウエーハ及び半導体素子及びその製造方法 図000005
  • 特許5824814-半導体ウエーハ及び半導体素子及びその製造方法 図000006
  • 特許5824814-半導体ウエーハ及び半導体素子及びその製造方法 図000007
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5824814
(24)【登録日】2015年10月23日
(45)【発行日】2015年12月2日
(54)【発明の名称】半導体ウエーハ及び半導体素子及びその製造方法
(51)【国際特許分類】
   H01L 21/338 20060101AFI20151112BHJP
   H01L 29/778 20060101ALI20151112BHJP
   H01L 29/812 20060101ALI20151112BHJP
   H01L 21/20 20060101ALI20151112BHJP
   H01L 21/205 20060101ALI20151112BHJP
【FI】
   H01L29/80 H
   H01L21/20
   H01L21/205
【請求項の数】6
【全頁数】18
(21)【出願番号】特願2011-10987(P2011-10987)
(22)【出願日】2011年1月21日
(65)【公開番号】特開2012-151422(P2012-151422A)
(43)【公開日】2012年8月9日
【審査請求日】2013年12月20日
(73)【特許権者】
【識別番号】000106276
【氏名又は名称】サンケン電気株式会社
(74)【代理人】
【識別番号】100097113
【弁理士】
【氏名又は名称】堀 城之
(74)【代理人】
【識別番号】100162363
【弁理士】
【氏名又は名称】前島 幸彦
(72)【発明者】
【氏名】柳原 将貴
【審査官】 早川 朋一
(56)【参考文献】
【文献】 特開2008−218479(JP,A)
【文献】 特開2011−018844(JP,A)
【文献】 特開2010−087192(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/337−21/338
H01L 27/095−27/098
H01L 29/775−29/778
H01L 29/80−29/812
H01L 21/20
H01L 21/205
(57)【特許請求の範囲】
【請求項1】
基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハであって、
前記バッファ領域は、第1の多層構造バッファ領域と、前記基板と前記第1の多層構造バッファ領域との間に配置された第2の多層構造バッファ領域とから成り、
前記第1の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域が交互に4組〜20組積層された交互積層体から成り、
前記サブ多層構造バッファ領域は交互に配置された複数の第1及び第2の層を含み、
前記第1の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第2の層は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記単層構造バッファ領域は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の層及び前記第2の層よりも厚く形成され、
前記第2の多層構造バッファ領域は交互に配置された複数の第3及び第4の層を含み、
前記第3の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第4の層は前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第1の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、
前記第2の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする半導体ウエーハ。
【請求項2】
前記第2の多層構造バッファ領域は、少なくとも第3の層及び第4の層をそれぞれ3層以上含んでいることを特徴とする請求項1記載の半導体ウエーハ。
【請求項3】
前記第2の多層構造バッファ領域に含まれる複数の第3の層は、前記基板から前記第1の多層構造バッファ領域に向かって徐々に減少するように互いに異なる厚みを有していることを特徴とする請求項1又は2記載の半導体ウエーハ。
【請求項4】
前記第2の多層構造バッファ領域に含まれる複数の第4の層は、前記基板から前記第1の多層構造バッファ領域に向かって徐々に増大するように互いに異なる厚みを有していることを特徴とする請求項1〜3のいずれか1項に記載の半導体ウエーハ。
【請求項5】
基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、前記主半導体領域上に配置された少なくとも第1及び第2の主電極と、前記主半導体領域上に配置され且つ前記第1及び第2の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第1又は第2の主電極に電気的にされている補助電極とを備えた半導体素子であって、
前記バッファ領域は、第1の多層構造バッファ領域と、前記基板と前記第1の多層構造バッファ領域の間に配置された第2の多層構造バッファ領域とから成り、
前記第1の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域が交互に4組〜20組積層された交互積層体から成り、
前記サブ多層構造バッファ領域は交互に配置された複数の第1及び第2の層を含み、
前記第1の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第2の層は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記単層構造バッファ領域は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の層及び前記第2の層よりも厚く形成され、
前記第2の多層構造バッファ領域は交互に配置された複数の第3及び第4の層を含み、
前記第3の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第4の層は前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、
前記第1の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、
前記第2の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする半導体素子。
【請求項6】
基板の一方の主面上に化合物半導体から成るバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハを製造する方法において、
前記基板の上に、前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成る第3の層と前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第4の層との積層体を含み、且つ平均的に見た格子定数が、第1の多層構造バッファ領域の平均的に見た格子定数よりも小さい第2の多層構造バッファ領域を形成する第1の工程と、
前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第1の層と前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第2の層との交互積層体から成るサブ多層構造バッファ領域を前記基板の一方の主面上に形成する第2の工程と、
前記サブ多層構造バッファ領域の上に、前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域を前記第2の層よりも厚く形成する第3の工程と、
前記第2及び第3の工程と同一の方法で前記サブ多層構造バッファ領域と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び前記単層構造バッファ領域と実質的に同一の構成を有する別の単層構造バッファ領域を繰り返して形成して前記サブ多層構造バッファ領域と前記単層構造バッファ領域とが交互に4組〜20組積層された第1の多層構造バッファ領域を得る第4の工程と、
前記バッファ領域の上に化合物半導体から成り且つ平均的に見た格子定数が、前記第1及び第2の多層構造バッファ領域の平均的に見た格子定数よりも大きい主半導体領域を形成する第5の工程と、
を有していることを特徴とする半導体ウエーハの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体ウエーハ及び半導体素子及びその製造方法に関し、特に、シリコン又はシリコン化合物から成る基板上に窒化物半導体をエピタキシャル成長させた半導体ウエーハ、及びこの半導体ウエーハで形成されたHEMT、MESFET、SBD(ショットキーバリアーダイオード)、LED(発光ダイオード)等の半導体素子及びその製造方法に関するものである。
【背景技術】
【0002】
シリコン基板上に窒化物半導体をエピタキシャル成長させた半導体ウエーハは、特許文献1等に開示されている。シリコン基板はサファイア基板に比べて低コストであるという特長を有する。しかし、シリコン基板の線膨張係数は約3.59×10−6/K、窒化物半導体としてのGaNの線膨張係数は約5.59×10−6/Kであり、両者の間に比較的大きな差がある。なお、GaN以外の窒化物半導体の線膨張係数もシリコン基板の線膨張係数よりも大きい。また、シリコンと窒化物半導体は格子定数が互いに相違する。このため、シリコン基板上に窒化物半導体を形成すると、窒化物半導体に応力が加わり、ここにクラックや転位が発生し易い。
【0003】
この問題を解決するために上記特許文献1の技術では、シリコン基板上に多層構造バッファ領域が設けられ、このバッファ領域の上に半導体素子形成用の窒化物半導体領域がエピタキシャル成長されている。上記多層構造バッファ領域は良好な応力緩和効果を有するので、バッファ領域上の半導体素子形成用の窒化物半導体領域のクラックや転位が減少する。
【0004】
しかし、シリコン基板の上に比較的厚いバッファ領域を介して窒化物半導体から成る素子用の主半導体領域を形成すると、半導体ウエーハに反りが生じる。この半導体ウエーハの反りは、主半導体領域の厚みが増大するに従って増大する。また、半導体ウエーハの面積(直径)が増大するに従って反りも増大する。なお、主半導体領域の厚みを増大させることは、半導体素子の縦方向(厚み方向)における耐圧を高めるために要求される。周知のように主半導体領域の厚みが厚いほど主半導体領域の一方の主面と他方の主面との間の耐圧が高くなる。半導体ウエーハの面積(直径)を増大させることは、半導体素子のコストを低減するために要求される。半導体ウエーハの面積(直径)が増大すると、一枚の半導体ウエーハから形成できる半導体素子の個数が多くなり、半導体素子のコストを低減することが可能になる。
【0005】
シリコン基板の上に窒化物半導体を形成する別の方法として、AlGaN層とGaN層とを繰り返し積層した構成をそれぞれ有する第1及び第2の超格子層とこれ等の間に配置したGaN層とから成るバッファ領域をシリコン基板の上に設け、このバッフア領域の上に主半導体領域のためのGaN層を設ける方法が非特許文献1に開示されている。また、非特許文献2には特許文献3のAlGaN層とGaN層とから成る超格子層の代わりにAlN層とGaN層とから成る超格子層を設けることが開示されている。
【0006】
非特許文献1及び2の方法を採用すると、主半導体領域のためのGaN層のクラック及び結晶性が改善される。しかし、主半導体領域を厚く形成すると反りの問題が発生する。
【0007】
そこで、特許文献2では、第1の多層構造バッファ領域の他に、平均的に見た格子定数が第1の多層構造バッファ領域よりも大きい第2の多層構造バッファ領域を主半導体領域と第1の多層構造バッファ領域との間に設けるようにした。それにより、半導体ウエーハの反りが改善されるのみでなく、バッファ領域及び主半導体領域を厚くすることができるようになった。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2003−59948号公報
【特許文献2】特開2008−218479号公報
【非特許文献】
【0009】
【非特許文献1】Applied Physics Letters, Volume 75,Number 14, October 4,1999, S.A.Nikishin, High quality GaN grown on Si(111) by gas source molecular beam epitaxy with ammonia
【非特許文献2】Applied Physics Letters, Volume 79, Number 20, November 12, 2001, Eric Feltin, et.al.「Stree control in GaN grown on Si(111) by metalorganic vapor phase epitaxy」
【発明の概要】
【発明が解決しようとする課題】
【0010】
半導体デバイスの応用範囲を広げるためには、更に優れた特性を実現することが重要である。LED等の発光デバイスでは発光層を約2nm程度の非常に薄い膜で形成しており、この膜を品質良く作製することが発光デバイスの特性向上に重要である。薄い膜を品質良く成膜するには下地の平坦性が十分保たれていることが必要であり、発光層(主半導体領域)の平坦性を向上させることは重要である。スイッチング素子等の電子デバイスにおいても、同様にキャリアが流れるチャネル領域は10nm以下と非常に薄く、この電子密度と移動度を上げることが特性向上に重要である。ここでも主半導体領域の平坦性を向上させることで、特性を改善することができる。しかしながら、従来の技術を用いてはクラックの少ないウエーハ作製を実現できたが、多層構造バッファ領域が厚くなることで表面の平坦性が悪化するという問題があった。
【0011】
本発明の目的は、上記の課題に鑑み、クラックが少なく表面の平坦性が良好な半導体ウエーハ及び半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【0012】
本発明に係る半導体ウエーハ及び半導体素子及びその製造方法は、上記の目的を達成するため、次のように構成される。
【0013】
第1の半導体ウエーハ(請求項1に対応)は、基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハであって、前記バッファ領域は、第1の多層構造バッファ領域と、前記基板と前記第1の多層構造バッファ領域との間に配置された第2の多層構造バッファ領域とから成り、前記第1の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域が交互に4組〜20組積層された交互積層体から成り、前記サブ多層構造バッファ領域は交互に配置された複数の第1及び第2の層を含み、前記第1の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第2の層は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記単層構造バッファ領域は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の層及び前記第2の層よりも厚く形成され、前記第2の多層構造バッファ領域は交互に配置された複数の第3及び第4の層を含み、前記第3の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第4の層は前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第1の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、前記第2の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする。
第2の半導体ウエーハ(請求項2に対応)は、上記の構成において、好ましくは、前記第2の多層構造バッファ領域は、少なくとも第3の層及び第4の層をそれぞれ3層以上含んでいることを特徴とする。
第3の半導体ウエーハ(請求項3に対応)は、上記の構成において、好ましくは、前記第2の多層構造バッファ領域に含まれる複数の第3の層は、前記基板から前記第1の多層構造バッファ領域に向かって徐々に減少するように互いに異なる厚みを有していることを特徴とする。
第4の半導体ウエーハ(請求項4に対応)は、上記の構成において、好ましくは、前記第2の多層構造バッファ領域に含まれる複数の第4の層は、前記基板から前記第1の多層構造バッファ領域に向かって徐々に増大するように互いに異なる厚みを有していることを特徴とする。
第1の半導体素子(請求項5に対応)は、基板と、前記基板の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域と、前記主半導体領域上に配置された少なくとも第1及び第2の主電極と、前記主半導体領域上に配置され且つ前記第1及び第2の主電極間の電流の流れを制御する機能を有している制御電極と、前記基板の他方の主面に形成され且つ前記第1又は第2の主電極に電気的にされている補助電極とを備えた半導体素子であって、前記バッファ領域は、第1の多層構造バッファ領域と、前記基板と前記第1の多層構造バッファ領域の間に配置された第2の多層構造バッファ領域とから成り、前記第1の多層構造バッファ領域はサブ多層構造バッファ領域と単層構造バッファ領域が交互に4組〜20組積層された交互積層体から成り、前記サブ多層構造バッファ領域は交互に配置された複数の第1及び第2の層を含み、前記第1の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第2の層は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記単層構造バッファ領域は前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記第1の層及び前記第2の層よりも厚く形成され、前記第2の多層構造バッファ領域は交互に配置された複数の第3及び第4の層を含み、前記第3の層は前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第4の層は前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成り且つ前記単層構造バッファ領域よりも薄く形成され、前記第1の多層構造バッファ領域は前記主半導体領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有し、前記第2の多層構造バッファ領域は、前記主半導体領域と前記サブ多層構造バッファ領域の平均的に見た格子定数よりも小さい平均的に見た格子定数を有していることを特徴とする。
第1の半導体ウエーハの製造方法(請求項6に対応)は、基板の一方の主面上に化合物半導体から成るバッファ領域と、前記バッファ領域の上に配置され且つ化合物半導体で形成された主半導体領域とを有する半導体ウエーハを製造する方法において、前記基板の上に、前記基板を構成する材料よりも小さい格子定数を有する化合物半導体から成る第3の層と前記第3の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第4の層との積層体を含み、且つ平均的に見た格子定数が、第1の多層構造バッファ領域の平均的に見た格子定数よりも小さい第2の多層構造バッファ領域を形成する第1の工程と、前記基板を構成する材料の格子定数よりも小さい格子定数を有する化合物半導体から成る第1の層と前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る第2の層との交互積層体から成るサブ多層構造バッファ領域を前記基板の一方の主面上に形成する第2の工程と、前記サブ多層構造バッファ領域の上に、前記第1の層の格子定数と前記基板の格子定数との間の格子定数を有する化合物半導体から成る単層構造バッファ領域を前記第2の層よりも厚く形成する第3の工程と、前記第2及び第3の工程と同一の方法で前記サブ多層構造バッファ領域と実質的に同一の構成を有する別のサブ多層構造バッファ領域及び前記単層構造バッファ領域と実質的に同一の構成を有する別の単層構造バッファ領域を繰り返して形成して前記サブ多層構造バッファ領域と前記単層構造バッファ領域とが交互に4組〜20組積層された第1の多層構造バッファ領域を得る第4の工程と、前記バッファ領域の上に化合物半導体から成り且つ平均的に見た格子定数が、前記第1及び第2の多層構造バッファ領域の平均的に見た格子定数よりも大きい主半導体領域を形成する第5の工程と、を有していることを特徴とする。
【発明の効果】
【0014】
本発明によれば、クラックが少なく表面の平坦性が良好な半導体ウエーハ及び半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【0015】
図1】本発明の第1実施形態に係る半導体素子としての高電子移動度トランジスタ即ちHEMT(High Electron Mobility Transistor )を形成するための半導体ウエーハ1を示す図である。
図2図1の半導体ウエーハ1をその厚み方向に拡大してバッファ領域3及び主半導体領域4を詳しく示した半導体ウエーハ1を示す図である。
図3図2のバッファ領域3の一部を更に拡大したものを示す図である。
図4図1図3に示した半導体ウエーハ1を使用して製作したHEMTを示す図である。
図5】本発明の第2実施形態に係る半導体ウエーハのバッファ領域3の一部を拡大したものを示す図である。
図6】本発明の第3実施形態に係る半導体ウエーハのバッファ領域3の一部を拡大したものを示す図である。
【発明を実施するための形態】
【0016】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【0017】
図1は、本発明の第1実施形態に係る半導体素子としての高電子移動度トランジスタ即ちHEMT(High Electron Mobility Transistor )を形成するための半導体ウエーハ1を示す図である。半導体ウエーハ1は、図1に概略的に示すようにシリコン基板2と、この基板2の一方の主面上に配置され且つ窒化物半導体で形成されたバッファ領域3と、バッファ領域3の上に配置され且つ窒化物半導体で形成された半導体素子形成用の主半導体領域4とを有する。この半導体ウエーハ1は複数個のHEMTを形成できる面積を有する。
【0018】
基板2は、例えば350〜1200μmの厚みを有し且つバッファ領域3及び主半導体領域4よりも大きい格子定数(例えば0.543nm)を有し且つバッファ領域3の線膨張係数(例えば4.15×10−6/K)及び主半導体領域4の線膨張係数(例えば5.59×10−6/K)よりも小さい線膨張係数(例えば3.59×10−6/K)を有する単結晶シリコンから成っている。そして、基板2は、バッファ領域3及び主半導体領域4の成長基板としての機能と機械的支持基板としての機能とを有している。また、基板2は、主半導体領域4に形成される半導体素子の動作を安定化させるための補助電極を支持する機能を有する。なお、このシリコン基板2に、必要に応じてボロン(B)等の3族元素又はリン(P)等の5族元素からなる導電型決定不純物を添加することができる。また、基板2をSiC等のシリコン化合物で形成することもできる。
【0019】
図2は、図1の半導体ウエーハ1をその厚み方向に拡大してバッファ領域3及び主半導体領域4を詳しく示した半導体ウエーハ1を示す図である。図3は、図2のバッファ領域3の一部を更に拡大したものを示す図である。なお、図1及び図2における基板2及び各領域3,4の厚み、及び図3における多層構造バッファ領域の厚みは説明的に示されており、実際の厚みとは異なる。
【0020】
バッファ領域3は、図2に示すように厚みTaの第1の多層構造バッファ領域5と、基板2と第1の多層構造バッファ領域5との間に配置された厚みTbの第2の多層構造バッファ領域8を有する。また、バッファ領域3は、基板2と第2の多層構造バッファ領域8との間にバッファ層9,10を有する。第1の多層構造バッファ領域5は、図2においてサブ(下位又は副)多層構造バッファ領域6と単層構造バッファ領域7との交互積層体から成る。図2では図示の都合上第1の多層構造バッファ領域5の一部が省かれ、7個のサブ多層構造バッファ領域6と7個の第1の単層構造バッファ領域7とで示されているが、第1の多層構造バッファ領域5におけるサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペアの数を任意に変えることができる。しかし、第1の多層構造バッファ領域5におけるサブ多層構造バッファ領域6と第1の単層構造バッファ領域7とのペアの数を、好ましくは4〜20、より好ましくは8〜15にすることが望ましい。このペア数が4よりも少ない場合、及び20よりも大きい場合には半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。
【0021】
図2においては、各サブ多層構造バッファ領域6が互いに同一の厚さTdを有し且つ同一の構成を有するが、本発明の目的を達成できる範囲で厚さ及び構成を互いに相違させることもできる。また、図2においては、各単層構造バッファ領域7が互いに同一の厚さTeを有し且つ同一の構成を有するが、本発明の目的を達成できる範囲で厚さ及び構成を互いに相違させることもできる。
【0022】
図2の1つのサブ多層構造バッファ領域6が図3に更に詳しく示されている。図3から明らかようにサブ多層構造バッファ領域6は、第1及び第2のサブレイヤーと呼ぶこともできる第1及び第2の層61、62の交互積層体から成る。なお、サブ多層構造バッファ領域6を超格子バッファとなるように形成することもできる。図3では1つのサブ多層構造バッファ領域6が第1の層61と第2の層62とのペアを4つ積層することによって形成されているが、このペア数を任意に変えることができる。サブ多層構造バッファ領域6の厚みTdは、好ましくは10〜1000nm、より好ましくは40〜400nmである。
【0023】
第1の層61はアルミニウムを第1の割合で含む窒化物半導体から成り、例えば、化学式 AlInGa1−x−yNで表される窒化物半導体材料から成る。ここで、前記x及びyは、0<x≦1、0≦y<1、x+y≦1を満足する数値、で示される窒化物半導体材料から成る。
【0024】
第1の層61の厚さTfは1〜20nmであることが望ましい。第1の層61の厚さTfが1nmよりも薄い場合、及び20nmよりも厚い場合には、半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。本実施形態では第1の層61がAlN(窒化アルミニウム)から成り、この厚さTfは5nmに設定されている。
【0025】
図3では全部の第1の層61が同一の材料(AlN)で形成されているが、複数の第1の層61を互いに異なる材料で形成することができる。また、図3では全部の第1の層61が同一の厚みに形成されているが、複数の第1の層61を互いに異なる厚みに形成することができる。
【0026】
AlNから成る第1の層61の結晶軸a及びcの格子定数はシリコンから成る基板2の格子定数よりも小さい値(例えばa軸で0.311nm、c軸で0.498nm)である。また、第1の層61の線膨張係数は基板2の線膨張係数よりも大きい値(例えば4.15×10−6/K)である。なお、第1の層61に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。
【0027】
第1の層61の上に配置された第2の層62は、アルミニウムの含有割合が第2の割合(ゼロを含む)の窒化物半導体からなり、例えば、化学式 AlInGa1−a−bNで表される窒化物半導体材料から成る。ここで、前記a及びbは、0≦a≦1、0≦b<1、a+b≦1、a<xを満足させる数値、で示される窒化物半導体材料から成る。上記の化学式から明らかなように第2の層62はAl(アルミニウム)を含んでも良いし、含まなくとも良い。第2の層62にAl(アルミニウム)を含める場合には、第1の層61のAl(アルミニウム)の割合よりも小さい第2の割合とする。本発明においてAlの第2の割合はゼロを含むものとして定義されている。
【0028】
第2の層62の厚みTgは、好ましくは1〜20nmであり、より好ましくは2〜10nmである。第2の層62の厚みTgが1よりも薄い場合、及び20nmよりも厚い場合、半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。本実施例では第2の層62がGaN(窒化ガリウム)から成り、この厚さTgは3.0nmに設定されている。第2の層62の厚みTgは、好ましくは第1の層61の厚みTfよりも薄く決定される。なお、第1及び第2の層61、62を超格子バッファを構成するように形成することができる。
【0029】
また、図3では全部の第2の層62が同一の材料で形成されているが、本発明の効果を得ることができる範囲内で、複数の第2の層62を互いに異なる材料で形成することができる。また、図3では全部の第2の層62が同一の厚みに形成されているが、本発明の効果を得ることができる範囲内で、複数の第2の層62を互いに異なる厚みに形成することができる。
【0030】
第2の層62は、Al(アルミニウム)を含まないか、又は第1の層61の第1の割合よりも少ない第2の割合で含む。従って、GaNからなる第2の層62の結晶軸a及びcの格子定数は、第1の層61の格子定数よりも大きく且つ基板2の格子定数よりも小さい値(例えばa軸で0.318nm、c軸で0.518nm)である。また、第2の層62の線膨張係数は基板2の線膨張係数よりも大きい値(例えば5.59×10−6/K)である。第2の層62に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。
【0031】
単層構造バッファ領域7は、アルミニウムの含有割合が第3の割合(ゼロを含む)の窒化物半導体からなり、例えば、化学式 AlInGa1−c−dNで表される窒化物半導体材料から成る。ここで、前記c及びdは、0≦c≦1、0≦d<1、c+d≦1、c<xを満足させる数値、で示される窒化物半導体材料からなる。
【0032】
上記化学式から明らかなように、この単層構造バッファ領域7は、アルミニウムを含んでも良いし、含まなくとも良い。単層構造バッファ領域7がアルミニウムを含む場合には、サブ多層構造バッファ領域6の平均的(又は巨視的)に見たAlの含有割合よりも小さい第3の割合とする。なお、本発明においてAlの第3の割合はゼロを含むものとして定義されている。
【0033】
単層構造バッファ領域7のアルミニウムの含有割合がサブ多層構造バッファ領域6の平均値よりも小さいので、単層構造バッファ領域7の結晶軸a及びcの格子定数は、第1の層61の格子定数及びサブ多層構造バッファ領域6の平均的(又は巨視的)に見た 格子定数よりも大きく且つ基板2の格子定数よりも小さい。
【0034】
製造工程を簡略化するために単層構造バッファ領域7を第2の層62と同一の半導体材料(例えばGaN)で形成することが望ましい。
単層構造バッファ領域7が第2の層62と同一の半導体材料である場合には、単層構造バッファ領域7がサブ多層構造バッファ領域6の最も上の第2の層62に連続的に形成される。このため、サブ多層構造バッファ領域6の最も上の第2の層62と単層構造バッファ領域7との境界は実質的に存在しない。従って、サブ多層構造バッファ領域6の最も上の第2の層62を単層構造バッファ領域7に含めて示すこともできる。このようにサブ多層構造バッファ領域6の最も上の第2の層62を単層構造バッファ領域7に含めて示す場合には、サブ多層構造バッファ領域6に含まれる第1の層61の合計は第2の層62の合計よりも1つ多くなる。
【0035】
単層構造バッファ領域7の厚みTeは、サブ多層構造バッファ領域6の厚みTdよりも厚い好ましくは20〜2000nm、より好ましくは100〜500nmに決定される。単層構造バッファ領域7の厚さ20nmよりも薄い場合、及び2000nmよりも厚い場合には、半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。本実施例では単層構造バッファ領域7がGaNから成り、この厚さTeは200nmに設定されている。
【0036】
なお、図2では全部の単層構造バッファ領域7が同一の材料で形成されているが、本発明の効果を得ることができる範囲内で、複数の単層構造バッファ領域7を互いに異なる材料で形成することができる。また、図2では全部の単層構造バッファ領域7が同一の厚みに形成されているが、本発明の効果を得ることができる範囲内で、複数の単層構造バッファ領域7を互いに異なる厚みに形成することができる。
【0037】
第2の多層構造バッファ領域8は、本発明に従って主半導体領域4の平坦性を向上させるためのものであり、図3に示すように第3及び第4のサブレイヤーと呼ぶこともできる第3及び第4の層81、82の交互積層体から成る。この第2の多層構造バッファ領域8は、平均的又は巨視的に見たアルミニウムの含有率がサブ多層構造バッファ領域6よりも大きく、且つ平均的又は巨視的に見た格子定数がサブ多層構造バッファ領域6と主半導体領域4よりも小さくなるように形成されている。
【0038】
ここで、第2の多層構造バッファ領域8の平均的又は巨視的に見たアルミニウムの含有率とは、第2の多層構造バッファ領域8のGa,In及びAlの原子数に対する第2の多層構造バッファ領域8に含まれるAlの原子数の割合である。また、サブ多層構造バッファ領域6の平均的又は巨視的に見たアルミニウムの含有率とは、サブ多層構造バッファ領域6のGa,In及びAlの原子数に対する第1の多層構造バッファ領域5に含まれるAlの原子数の割合である。
【0039】
また、第2の多層構造バッファ領域8の平均的又は巨視的に見た格子定数とは、第2の多層構造バッファ領域8の第3及び第4の層81,82の各格子定数(C3,C4)に各層の厚み(Th,Ti)を乗算した値(C3×Th、C4×Ti)をそれぞれ求め、この乗算で得られた各値の合計値{m(C3×Th)+n(C4×Ti)}を求め、この合計値を第2の多層構造バッファ領域8の全体の厚み(Tb)で除算した値に相当する。なお、mは第3の層81の数、nは第4の層82の数を示す。
【0040】
また、サブ多層構造バッファ領域6の平均的又は巨視的に見た格子定数とは、サブ多層構造バッファ領域6の第1及び第2の層61、62の各格子定数(C1,C2)に各層の厚み(Tf,Tg)を乗算した値(C1×Tf、C2×Tg)をそれぞれ求め、この乗算で得られた各値の合計値{A(C1×Tf)+B(C2×Tg)}を求め、この合計値をサブ多層構造バッファ領域6の全体の厚み(Td)で除算した値に相当する。なお、Aは第1の層61の数、Bは第2の層62の数を示す。また、主半導体領域4の平均的又は巨視的に見たアルミニウムの含有率、及び平均的又は巨視的に見た格子定数も、サブ多層構造バッファ領域6及び第2の多層構造バッファ領域5、8におけるこれらと同様に定義されている。
【0041】
図3には第2の多層構造バッファ領域8が第3の層81と第2の層82とのペアを7つ積層することによって形成されている。なお、第3及び第4の層81、82のペア数を任意に変えることが可能である。しかし、第3及び第4の層81、82のペア数を3〜100にすることが望ましい。このペア数が3より少ない場合、及び100よりも多い場合には、半導体ウエーハの反り及び主半導体領域4の結晶性の改善効果が低下する。第2の多層構造バッファ領域8の厚みTbの好ましい値は5〜1000nm、より好ましい値は20〜400nmである。なお、この第2の多層構造バッファ領域8を超格子バッファとして機能する様に構成することもできる。
【0042】
第3の層81はアルミニウムを第4の割合で含む窒化物半導体から成り、例えば、化学式 Alx'Iny'Ga1-x'-y'Nで表される窒化物半導体材料から成る。ここで、前記x’及びy’は、0<x’≦1、0≦y’<1、x’+y’≦1、x’≦xを満足する数値、で示される窒化物半導体材料から成る。
【0043】
上記化学式から明らかなように、前記x’に相当する第3の層81におけるアルミニウムの含有割合(第4の割合)を、第1の層61におけるアルミニウムの含有割合(前記xに相当する第1の割合)と同一にすることができる。しかし、既に説明したように平均的又は巨視的に見たアルミニウムの含有率がサブ多層構造バッファ領域6よりも大きく、且つ平均的又は巨視的に見た格子定数がサブ多層構造バッファ領域6よりも小さくなるように第2の多層構造バッファ領域8を形成することが要求される。
【0044】
第3の層81におけるアルミニウムの含有割合(第4の割合)が、第1の層61におけるアルミニウムの含有割合(前記xに相当する第1の割合)と同一であっても、第2の多層構造バッファ領域8の厚みTbに対する第3の層81の厚みThの合計の割合(m×Th/Tb)がサブ多層構造バッファ領域6の厚みTdに対する第1の層61の厚みTfの合計の割合(a×Tf/Tb)よりも大きい場合には、第2の多層構造バッファ領域8の平均的に見たアルミニウムの含有割合はサブ多層構造バッファ領域6の平均的に見たアルミニウムの含有割合よりも大きくなる。
【0045】
第3の層81の厚さThは単層構造バッファ領域7よりも薄い例えば1〜20nmであることが望ましい。この実施例では、厚さ5nmのAlNで第3の層81が形成されている。図3では全部の第3の層81が同一の材料で形成されているが、本発明の効果を得ることができる範囲内で、複数の第3の層81を互いに異なる材料で形成することができる。また、第3の層81に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。
【0046】
第3の層81の上に配置された第4の層82は、アルミニウムの含有割合が第5の割合(ゼロを含む)の窒化物半導体からなり、例えば、化学式 Ala'Inb'Ga1-a'-b'Nで表される窒化物半導体材料から成る。ここで、前記a’及びb’は、0≦a’≦1、0≦b’<1、a’+b’≦1、a’<x’を満足させる数値、で示される窒化物半導体材料から成る。
【0047】
上記の化学式から明らかなように第4の層82はAl(アルミニウム)を含んでも良いし、含まなくとも良い。第4の層82にAl(アルミニウム)を含める場合には、第3の層81のAl(アルミニウム)の割合よりも大きい第5の割合とする。本発明においてAlの第5の割合はゼロを含むものとして定義されている。なお、第4の層82にAl(アルミニウム)を含める場合には、第2の層62のAl(アルミニウム)の割合と同一又はこれよりも多いことが望ましい。
【0048】
第4の層82は、Al(アルミニウム)を含まないか、又は第3の層81の第4の割合よりも少ない第5の割合で含む。従って、第4の層82の結晶軸a及びcの格子定数は、第3の層81の格子定数よりも大きく且つ基板2の格子定数よりも小さい。第4の層82がGaNの場合には、この格子定数はa軸で0.318nm、c軸で0.518nmである。第2の多層構造バッファ領域8の平均的又は巨視的に見た格子定数は、サブ多層構造バッファ領域6よりも小さい。
【0049】
また、第4の層82の線膨張係数は基板2の線膨張係数よりも大きい値(例えば5.59×10−6/K)である。第2の多層構造バッファ領域8の第4の層82の厚みTiは単層構造バッファ領域7よりも薄い1〜50nmであることが望ましい。
【0050】
なお、第2の多層構造バッファ領域8の第3及び第4の層81、82を超格子バッファを構成するように形成することが望ましい。また、図3では全部の第4の層82が同一の材料で形成されているが、本発明の効果を得ることができる範囲内で、複数の第4の層82を互いに異なる材料で形成することができる。また、図3では全部の第4の層82が同一の厚みに形成されているが、本発明の効果を得ることができる範囲内で、複数の第4の層82を互いに異なる厚みに形成することができる。また、第4の層82に必要に応じてn型又はp型の導電型決定不純物をドープすることができる。
【0051】
図1の実施形態に従う主半導体領域4は、HEMTを形成するために不純物非ドープのGaNから成る電子走行層41と、不純物非ドープのAl0.2Ga0.8Nから成る電子供給層42とを有している。なお、電子供給層42にn型不純物をドープすることもできる。また、電子供給層42のAlの割合を任意に変えることができる。バッファ領域3の上に配置された電子走行層41はチャネル領域を含み、例えば、1800nm(1.8μm)の厚みを有する。
【0052】
電子走行層41の上に配置された電子供給層42は電子走行層41とのヘテロ接合に基づくピエゾ分極によって電子走行層41と電子供給層42との界面近傍に周知の2次元電子ガス層を形成させるものであって、例えば30nmの厚みを有する。
【0053】
Alを含む電子供給層42はAlを含まない電子走行層41に比べて極めて薄い。従って、主半導体領域4における平均的に見たAlの割合は電子走行層41におけるAlの割合とほぼ同一になり、第1の多層構造バッファ領域5よりも小さい。主半導体領域4における平均的に見た格子定数は、電子走行層41における格子定数とほぼ同一になり、多層構造バッファ領域5よりも大きく且つ基板2よりも小さい。
【0054】
主半導体領域4は、GaNから成る電子走行層41とAlGaNから成る電子供給層42とに限定されるものでなく、種々の化合物半導体、好ましくは窒化物半導体で形成することができる。しかし、主半導体領域4における平均的に見たAlの割合は、第1及び第2の多層構造バッファ領域5、8よりも小さいことが望ましい。また、主半導体領域4における平均的に見た格子定数は、第1及び第2の多層構造バッファ領域5、8よりも大きいことが望ましい。図2の主半導体領域4のGaNから成る電子走行層41はAlGaNから成る電子供給層42よりも大幅に厚いので、主半導体領域4の平均的に見たAlの割合、及び平均的に見た格子定数は上記の要求を満たしている。
【0055】
図4は、図1図3に示した半導体ウエーハ1を使用して製作したHEMTを示す。説明を簡略化するために図4において図1と実質的に同一の部分に同一の符号を付し、その説明を省略する。第1の電極としてのソース電極91及び第2の電極としてのドレイン電極92は電子供給層42にオーミック(低抵抗)接触し、制御電極としてのゲート電極93は電子供給層42にショットキー接触している。なお、ソース電極91及びドレイン電極92と電子供給層42との間にn型不純物濃度の高いコンタクト層を設けることができる。HEMTの動作の安定化を図るために基板2の下面に補助電極94が設けられ、これが導体95によってソース電極91に接続されている。
【0056】
次に、図1の半導体ウエーハ1の製造方法の一例を説明する。
まず、ミラー指数で示す結晶の面方位において(111)面とされた主面を有し、シリコン基板2を用意する。
【0057】
次に、基板2を周知のMOCVD(Metal Organic Chemical Deposition)即ち有機金属気相成長装置の反応室に投入し、基板2の表面の酸化膜を取り除いた後、反応室にTMA(トリメチルアルミニウム)、及びアンモニアを流して、シリコン基板2の上にAlN(窒化アルミニウム)から成るバッファ層10をエピタキシャル成長させる。その後、TMAの供給を止め、アンモニアの供給は継続し、これと共にTMG(トリメチルガリウム)を流してGaNから成るバッファ層9をエピタキシャル成長させる。
【0058】
次に、反応室にアンモニアとTMA(トリメチルアルミニウム)及びアンモニアとTMG(トリメチルガリウム)を交互に流してAlNから成る第3の層81とGaNから成る第4の層82との交互積層体から成る第2の多層構造バッファ領域8を形成する。
【0059】
次に、第2の多層構造バッファ領域8の上にGaNからなる単層構造バッファ領域7をエピタキシャル成長させる。その後AlN(窒化アルミニウム)から成る第1の層61をエピタキシャル成長させる。その後、TMAの供給を止め、アンモニアの供給は継続し、これと共にTMG(トリメチルガリウム)を流してGaNから成る第2の層62をエピタキシャル成長させる。第1及び第2の層61,62の形成工程を所望回数繰返して図3に示すサブ多層構造バッファ領域6を得る。
【0060】
次に、反応室にアンモニアとTMG(トリメチルガリウム)を流してGaNから成る単層構造バッファ領域7をエピタキシャル成長させる。
【0061】
次に、単層構造バッファ領域7の上にサブ多層構造バッファ領域6及び単層構造バッファ領域7を所望回数繰り返して形成して第1の多層構造バッファ領域5を得る。
【0062】
この実施例では、第2の多層構造バッファ領域8の第3の層81と第1の多層構造バッファ領域5のサブ多層構造バッファ領域第6に含まれる第1の層61が共に5nmのAlNから成る。しかし、第2の多層構造バッファ領域8の第4の層82がサブ多層構造バッファ領域第6に含まれる第2の層62よりも薄く形成されている。これにより、この第2の多層構造バッファ領域8の平均的又は巨視的に見たアルミニウムの含有率はサブ多層構造バッファ領域6よりも小さい。
【0063】
しかる後、周知のエピタキシャル成長法で主半導体領域4を第2の多層構造バッファ領域8の上に形成し、半導体ウエーハを完成させる。
【0064】
上記実施形態での第3の層81をAlxGa1−xNで形成する場合は、Xは好ましくはX>0.7,さらに好ましくはx>0.85、さらに好ましくはx>0.95であり、膜厚は、0.5〜100nm、さらに好ましくは1〜20nm、さらに好ましくは、1〜10nmである。また、第4の層82はAlxGa1−xNであって、x<0.3、さらに好ましくはx<0.15、さらに好ましくはx<0.05であり、膜厚は、0.5〜100nm、さらに好ましくは1〜20nm、さらに好ましくは1〜10nmである。
【0065】
また、成膜条件は、平坦性が良好な成膜条件が好ましく、TMA、TMGを用いたMOCVD成膜では、成膜温度は、1000℃以上が好ましく、さらに好ましくは1050℃以上 、さらに好ましくは1100℃以上である。さらに、成膜時の圧力は加圧もしくは常圧、減圧に設定することが可能で、好ましくは減圧、さらに好ましくは50kPa以下、さらに好ましくは、20kPa以下である。
【0066】
実際に、例えば、サブ多層構造バッファ領域6の第1の層は、膜厚5nmのAlNで形成する。また、第2の層は、膜厚3nmのGaNで形成する。そして、第1の層と第2の層をそれぞれ10層形成する。さらに、単層構造バッファ領域7は、膜厚200nmのGaNで形成する。そして、第2の多層構造バッファ領域8の第3の層81は、膜厚5nmのAlNで形成する。また、第4の層82は、膜厚2nmのGaNで形成する。そして、第3の層と第4の層をそれぞれ10層形成する。また、このときバッファ層9は、膜厚50nmのGaNで形成する。さらに、バッファ層10は、膜厚150nmのAlNで形成する。また、上記の構造では、Si基板上に成長したAlN上にGaN50nmを介して第2の多層構造バッファ領域8を形成しているが、50nmの膜厚のGaNで形成されたバッファ層9が無くても良い。
【0067】
上記のようにして製造したシリコン基板上の窒化物半導体エピタキシャルにおいて、原子間力顕微鏡(AFM)でエピタキシャル表面の平坦性を評価した結果、第2の多層構造バッファ領域8が無い場合、平均荒さ(Ra)は、3nm、第2の多層構造バッファ領域8が有る場合、平均荒さ(Ra)は2nmとなった。
【0068】
以上のように、本発明によれば、クラックがなく表面の平坦性が良好な半導体ウエーハ及び半導体装置及びその製造方法を提供することができる。
【0069】
次に、図5を参照して本発明の第2の実施形態に係る半導体ウエーハ1bを説明する。但し、図5において図1図4と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
【0070】
第2の多層構造バッファ領域8は、本発明に従って主半導体領域4の平坦性を向上させるためのものであり、図5に示すように第3及び第4のサブレイヤーと呼ぶこともできる第3及び第4の層81(810,...813)、82の交互積層体から成る。第2の多層構造バッファ領域8に含まれる複数の第3の層(810,...813)は、基板2から第1の多層構造バッファ領域5に向かって徐々に薄くなるように互いに異なる厚み(T810,...T813)を有している。この第2の多層構造バッファ領域8は、平均的又は巨視的に見たアルミニウムの含有率がサブ多層構造バッファ領域6よりも大きく、且つ平均的又は巨視的に見た格子定数がサブ多層構造バッファ領域6と主半導体領域4よりも小さくなるように形成されている。
【0071】
上記のようにして製造したシリコン基板上の窒化物半導体エピタキシャルにおいて、原子間力顕微鏡(AFM)でエピタキシャル表面の平坦性を評価した結果、第2の実施形態のようにしてさらに第2の多層構造バッファ領域8を基板に近い側で格子定数が小さいように、基板に遠い側で格子定数が大きいようにすると、平均荒さ(Ra)は、1.5nmとなった。
【0072】
次に、図6を参照して本発明の第3の実施形態に係る半導体ウエーハ1cを説明する。但し、図6において図1図4と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
【0073】
第2の多層構造バッファ領域8は、本発明に従って主半導体領域4の平坦性を向上させるためのものであり、図6に示すように第3及び第4のサブレイヤーと呼ぶこともできる第3及び第4の層81、82(820,...823)の交互積層体から成る。第2の多層構造バッファ領域8に含まれる複数の第4の層(820,...823)は、基板2から第1の多層構造バッファ領域5に向かって徐々に増加するように互いに異なる厚み(T820,...T823)を有している。この第2の多層構造バッファ領域8は、平均的又は巨視的に見たアルミニウムの含有率がサブ多層構造バッファ領域6よりも大きく、且つ平均的又は巨視的に見た格子定数がサブ多層構造バッファ領域6と主半導体領域4よりも小さくなるように形成されている。
【0074】
上記のようにして製造したシリコン基板上の窒化物半導体エピタキシャルにおいて、原子間力顕微鏡(AFM)でエピタキシャル表面の平坦性を評価した結果、第3の実施形態のようにしてさらに第2の多層構造バッファ領域8を基板に近い側で格子定数が小さいように、基板に遠い側で格子定数が大きいようにすると、平均荒さ(Ra)は、1.5nmとなった。
【0075】
以上のように、本発明によれば、クラックがなく表面の平坦性が良好な半導体ウエーハ及び半導体装置及びその製造方法を提供することができる。
【0076】
本発明は上述の第1及び第2の実施形態に限定されるものでなく、例えば次変形が可能なものである。
(1)主半導体領域4をHEMT以外のMESFET,SBD,LED等の別の半導体素子を構成するように形成することができる。
(2)シリコン基板2とバッファ領域3との間に例えばAlN等の別のバッファ層を設けることができる。
(3)主半導体領域4の中に例えばAlN層等の別の層を付加することができる。
(4)主半導体領域4、及びバッファ領域3を窒化物半導体以外の化合物半導体、例えば3−5族化合物半導体で構成することができる。
【0077】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成(材質)等については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。また、実施例同士を組み合わせても良い。
【産業上の利用可能性】
【0078】
本発明に係る半導体ウエーハ及び半導体装置及びその製造方法は、HEMTやMESFET,SBD,LED等を作製するための半導体ウエーハ及び半導体装置及びその製造方法に利用される。
【符号の説明】
【0079】
1 半導体ウエーハ
1b、1c 半導体ウエーハ
2 基板
3 バッファ領域
4 主半導体領域
5 第1の多層構造バッファ領域
6 サブ多層構造バッファ領域
7 単層構造バッファ領域
8 第2の多層構造バッファ領域
9 バッファ層
10 バッファ層
41 電子走行層
42 電子供給層
61 第1の層
62 第2の層
81 第3の層
82 第4の層
91 ソース電極
92 ドレイン電極
93 ゲート電極
94 補助電極
810〜813 第3の層
820〜823 第4の層
図1
図2
図3
図4
図5
図6