特許第5826835号(P5826835)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
<>
  • 特許5826835-並列電気パスを有するメモリ・セル 図000002
  • 特許5826835-並列電気パスを有するメモリ・セル 図000003
  • 特許5826835-並列電気パスを有するメモリ・セル 図000004
  • 特許5826835-並列電気パスを有するメモリ・セル 図000005
  • 特許5826835-並列電気パスを有するメモリ・セル 図000006
  • 特許5826835-並列電気パスを有するメモリ・セル 図000007
  • 特許5826835-並列電気パスを有するメモリ・セル 図000008
  • 特許5826835-並列電気パスを有するメモリ・セル 図000009
  • 特許5826835-並列電気パスを有するメモリ・セル 図000010
  • 特許5826835-並列電気パスを有するメモリ・セル 図000011
  • 特許5826835-並列電気パスを有するメモリ・セル 図000012
  • 特許5826835-並列電気パスを有するメモリ・セル 図000013
  • 特許5826835-並列電気パスを有するメモリ・セル 図000014
  • 特許5826835-並列電気パスを有するメモリ・セル 図000015
  • 特許5826835-並列電気パスを有するメモリ・セル 図000016
  • 特許5826835-並列電気パスを有するメモリ・セル 図000017
  • 特許5826835-並列電気パスを有するメモリ・セル 図000018
  • 特許5826835-並列電気パスを有するメモリ・セル 図000019
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5826835
(24)【登録日】2015年10月23日
(45)【発行日】2015年12月2日
(54)【発明の名称】並列電気パスを有するメモリ・セル
(51)【国際特許分類】
   H01L 27/105 20060101AFI20151112BHJP
   H01L 45/00 20060101ALI20151112BHJP
【FI】
   H01L27/10 448
   H01L45/00 A
【請求項の数】22
【全頁数】24
(21)【出願番号】特願2013-515904(P2013-515904)
(86)(22)【出願日】2011年6月24日
(65)【公表番号】特表2013-534729(P2013-534729A)
(43)【公表日】2013年9月5日
(86)【国際出願番号】EP2011060595
(87)【国際公開番号】WO2011161227
(87)【国際公開日】20111229
【審査請求日】2014年2月13日
(31)【優先権主張番号】12/823,924
(32)【優先日】2010年6月25日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MACHINES CORPORATION
(74)【復代理人】
【識別番号】100110607
【弁理士】
【氏名又は名称】間山 進也
(74)【代理人】
【識別番号】100108501
【弁理士】
【氏名又は名称】上野 剛史
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100091568
【弁理士】
【氏名又は名称】市位 嘉宏
(72)【発明者】
【氏名】カリディス、ジョン、ピーター
(72)【発明者】
【氏名】フランセスチーニ、マイケル、マルティーノ
【審査官】 鈴木 和樹
(56)【参考文献】
【文献】 米国特許出願公開第2009/0032796(US,A1)
【文献】 特開2008−300820(JP,A)
【文献】 米国特許出願公開第2008/0247224(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 27/105
H01L 45/00
(57)【特許請求の範囲】
【請求項1】
ほぼ平坦な表面を有する統合電子メモリ・セル装置であって、
幅より大きな長さと前記長さ方向に整列された軸とを有し、前記長さ方向と平行に整列した第1のトレンチのメッキされたトレンチ壁面であり、前記幅の方向は5ナノメートルである、第一導電電極領域と、
前記第一導電電極領域の前記軸に対しある角度に方向付けられたエッジを有し、前記第一トレンチに垂直に整列した第二トレンチ内に存在する第二導電電極領域と、
前記第一導電電極領域の終端と前記第二導電電極領域の前記エッジとの間に横方向の分離距離を設ける絶縁体領域であって、前記絶縁体領域は絶縁体膜の少なくとも一部を含み、前記横方向の分離距離は前記絶縁体膜の厚さに対応し、
前記絶縁体膜の厚さは3〜20ナノメートルの範囲であり第二トレンチ内に存在する、前記絶縁体領域と、
前記第一導電電極領域及び第二導電電極領域を少なくとも部分的に覆うパターン化された記憶材料の層と、
を含む装置。
【請求項2】
前記第一導電電極領域の前記幅が第一堆積材料層の厚さに対応する、請求項1に記載の装置。
【請求項3】
前記第一堆積材料層がチタン、タングステン、窒化チタン、および窒化チタンアルミニウムの一つである、請求項2に記載の装置。
【請求項4】
前記第一導電電極領域および前記第二導電電極領域を少なくとも部分的に覆うストレージ材料の層をさらに含む、請求項1〜3のいずれかに記載の装置。
【請求項5】
前記ストレージ材料は相変化材料である、請求項4に記載の装置。
【請求項6】
前記ストレージ材料の層はパターン取りされる、請求項4または5に記載の装置。
【請求項7】
前記角度がほぼ直角である、請求項1〜6のいずれかに記載の装置。
【請求項8】
前記角度が20〜80度の間である、請求項1〜6のいずれかに記載の装置。
【請求項9】
相変化メモリを動作させる方法であって、前記方法は、
メモリ・セルを初期設定するステップを含み、前記メモリ・セルは、幅より大きな長さと前記長さ方向に整列された軸とを有する第一導電電極と、前記第一導電電極の前記軸に対しある角度に方向付けられたエッジを有する第二導電電極と、前記第一導電電極の終端と前記第二導電電極の前記エッジとの間に分離距離を設ける絶縁体と、前記第一導電電極のかなりの部分および前記第二導電電極の少なくとも一部を覆う相変化材料と、を含み、前記初期設定するステップは、
前記相変化材料中に第一アモルファス材料領域を生成するステップを含み、前記第一アモルファス材料領域は前記相変化材料のかなりの面積を占める、前記生成するステップと、
前記第一アモルファス材料領域の一部を結晶化することによって、前記第一アモルファス材料領域の内部に活性結晶材料領域を生成するステップと、
前記活性結晶材料領域の内部に第二アモルファス材料領域を生成することによって、前記メモリ・セル中に情報を格納するステップと、
を含む、方法。
【請求項10】
その後に印加される電気パルスよりも大きな電気パルスを前記メモリ・セルに印加するステップをさらに含み、前記電気パルスの前記印加は、前記第一導電電極および前記第二導電電極の少なくとも一つを介して行われる、
請求項9に記載の方法。
【請求項11】
前記メモリ・セルを初期設定する前記ステップは、シングル・レベル・セルを初期設定するステップを含む、請求項9または10に記載の方法。
【請求項12】
前記メモリ・セルを初期設定する前記ステップは、マルチ・レベル・セルを初期設定するステップを含む、請求項9または10に記載の方法。
【請求項13】
前記第一アモルファス材料領域の内部に前記活性結晶材料領域を生成する前記ステップは、前記活性結晶材料領域のサイズを調整して規定のセル抵抗を得るステップをさらに含む、請求項9または10に記載の方法。
【請求項14】
請求項13に記載の、相変化メモリ・セルを動作させる方法であって、前記方法は、
一つ以上の電気パルスを使って、相変化材料中のアモルファス材料領域の前記サイズを変更するステップ、
をさらに含む方法。
【請求項15】
前記相変化材料中の前記アモルファス材料領域の前記サイズを変更するステップは、第一電気パルスを印加することによって前記サイズを増大するステップを含み、前記第一電気パルスの前記印加は前記第一導電電極および前記第二導電電極の少なくとも一つを介して行われ、前記第一電気パルスは、従前に印加された電気パルスより大きな振幅および従前に印加された電気パルスよりも短い持続時間の少なくとも一つを有する、
請求項14に記載の方法。
【請求項16】
前記相変化材料中の前記アモルファス材料領域の前記サイズを変更するステップは、前記メモリ・セルに第二電気パルスを印加することによって前記サイズを低減するステップを含み、前記第二電気パルスの前記印加は前記第一導電電極および前記第二導電電極の少なくとも一つを介して行われ、前記第二電気パルスは、前記従前に印加された電気パルスより低い振幅および前記従前に印加された電気パルスよりも長い持続時間の少なくとも一つを有する、
請求項14または15に記載の方法。
【請求項17】
基板上に相変化メモリ・セルを製作する方法であって、前記方法は、
前記基板中に第一トレンチをエッチングするステップと、
前記第一トレンチ中に第一導体層を堆積するステップと、
前記第一トレンチ中の前記第一導体層を覆って第一絶縁体層を堆積するステップと、
前記基板中に、前記第一トレンチに対しある角度で第二トレンチをエッチングするステップと、
前記第二トレンチ中に第二絶縁体層を堆積するステップと、
前記第二トレンチ中の前記第二絶縁体層を覆って第二導体層を堆積するステップと、
相変化材料を堆積するステップであって、前記相変化材料は前記第一導体層および前記第二導体層と接触している、前記堆積するステップと、
を含む方法。
【請求項18】
前記基板は、前記相変化メモリ・セルへのアクセスを提供するための底部コンタクトを含むウエハであり、前記基板中の前記第一トレンチを前記エッチングするステップは前記底部コンタクトを露出させる、請求項17に記載の方法。
【請求項19】
第一トレンチまたは第二トレンチをエッチングする前記ステップを含み、前記第一トレンチおよび前記第二トレンチの少なくとも一つは直線でない、請求項17または18に記載の方法。
【請求項20】
第一絶縁体層を堆積する前記ステップを含み、前記第一絶縁体層が前記第一トレンチを充填する、請求項17〜19のいずれかに記載の方法。
【請求項21】
第二導体層を堆積する前記ステップを含み、前記第二導体層が前記第二トレンチを充填する、請求項17〜20のいずれかに記載の方法。
【請求項22】
第二導体層を堆積する前記ステップを含み、前記第二導体層は前記第二トレンチを充填せず、前記方法は、前記第二トレンチ中に第三絶縁体層を堆積し前記第二トレンチを充填するステップをさらに含む、請求項17〜21のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般にコンピュータ・メモリに関し、さらに具体的には相変化メモリ(PCM:phase change memory)に関する。
【背景技術】
【0002】
相変化メモリ(PCM)は、抵抗性不揮発コンピュータ・ランダム・アクセス・メモリ(RAM:random−access memory)の一形態であって、デバイスが作製された物質の状態を変化させることによってデータを格納する。相変化材料は、2つ以上の異なる相または状態に操作することができ、各相が異なるデータ値を表現する。一般に、各相は相異なる電気特性(または異なる抵抗値)を示す。通常、アモルファス相と結晶(または多結晶)相とが、これらが検知可能な電気抵抗の差位を有するので、バイナリ・データの記憶(1および0)に使われる2つの相となる。具体的には、アモルファス相は結晶層よりも高い抵抗を有する。
【0003】
カルコゲニド類は、相変化材料として広く使われている材料のグループある。この材料のグループは、カルコゲン(周期律表16族/VIA)と別の元素とを包含する。セレン(Se)およびテルル(Te)は、PCMメモリ・セルを生成する際、カルコゲニド半導体を作製するのに使われる、この族中の最も一般的な2つの元素である。この例には、GeSbTe (germanium−antimony−tellurium(ゲルマニウム・アンチモン・テルル)または“GST”)、SbTe、およびInSeがあろう。
【0004】
相変化材料の状態を変えるのは、当該材料を融点まで加熱し、次いで取り得る状態の一つに材料を冷却するか、あるいは、アモルファス領域を結晶化温度またはその近辺まで加熱してアモルファス材料の一部または全部を結晶形態に変換することによって実現することができる。相変化材料を通過する電流は、熱を生成し相変化材料を融解させる。相変化材料を融解させ徐々に冷却することによって、相変化材料が結晶状態を形成するための時間が得られる。相変化材料を融解させ急激に冷却すると、相変化材料はアモルファス状態にクエンチされる。また、アモルファス材料を融解せずに結晶化するために、融解温度より低い加熱を用いることもできる。
【発明の概要】
【発明が解決しようとする課題】
【0005】
現行の相変化メモリ(PCM)技術の少なくとも3つの面を改良する。第一の改良は、必要なプログラミング電力(およびピーク電流)の低減であり、第二の改良は、抵抗ドリフトの低減であり、第三の改良は、PCMのマルチビット動作におけるデータ保持力の改善である。
【課題を解決するための手段】
【0006】
ある好適な実施形態において、本発明は、並列電気パスを有する平面型相変化メモリ・セルに関する。
【0007】
第一態様から見ると、本発明は、ほぼ平坦な表面を有する統合電子装置を提供する。本統合電子装置は、幅より大きな長さと該長さ方向に整列された軸とを有する第一導電電極領域を含む。また、本装置は、第一導電電極領域の軸に対しある角度に方向付けられたエッジを有する第二導電電極領域を含む。この装置は、第一導電電極領域の終端と第二導電電極領域のエッジとの間に横方向の分離距離を設ける絶縁体領域をさらに含み、絶縁体領域は絶縁体膜の少なくとも一部を含み、横方向の分離距離は絶縁体の厚さに対応する。
【0008】
望ましくは、本発明は、第一導電電極領域の幅が第一堆積材料層の厚さに対応する、装置を提供する。
【0009】
望ましくは、本発明は、第一堆積材料層がチタン、タングステン、窒化チタン、および窒化チタンアルミニウムの一つである、装置を提供する。
【0010】
望ましくは、本発明は、ストレージ材料の層が第一導電電極領域および第二導電電極領域を少なくとも部分的に覆う、装置を提供する。
【0011】
望ましくは、本発明は、ストレージ材料が相変化材料である、装置を提供する。
【0012】
望ましくは、本発明は、ストレージ材料の層がパターン取りされる、装置を提供する。
【0013】
望ましくは、本発明は、上記角度がほぼ直角である、装置を提供する。
【0014】
望ましくは、本発明は、上記角度が20〜80度の間である、装置を提供する。
【0015】
第二態様から見ると、本発明は、相変化メモリを動作させる方法を提供する。本方法は、幅より大きな長さと該長さ方向に整列された軸とを有する第一導電電極と、第一導電電極の軸に対しある角度に方向付けられたエッジを有する第二導電電極と、第一導電電極の終端と第二導電電極のエッジとの間に分離距離を設ける絶縁体と、第一導電電極のかなりの部分および第二導電電極の少なくとも一部を覆う相変化材料とを含むメモリ・セルを初期設定するステップを含む。メモリ・セルを初期設定するステップは、相変化材料中に第一アモルファス材料領域を生成するステップを含み、第一アモルファス材料領域は相変化材料のかなりの面積を占める。第一アモルファス材料領域の一部を結晶化することによって、第一アモルファス材料領域の内部に活性結晶材料領域が生成される。この活性結晶材料領域の内部に第二アモルファス材料領域を生成することによって、メモリ・セル内に情報が格納される。
【0016】
望ましくは、本発明は、その後に印加される電気パルスよりも大きな電気パルスをメモリ・セルに印加するステップをさらに含む方法を提供し、この電気パルスの印加は、第一導電電極および第二導電電極の少なくとも一つを介する。
【0017】
望ましくは、本発明は、メモリ・セルがシングル・レベル・セルである、方法を提供する。
【0018】
望ましくは、本発明は、メモリ・セルがマルチ・レベル・セルである、方法を提供する。
【0019】
望ましくは、本発明は、第一アモルファス材料領域の内部に活性結晶材料領域を生成するステップが、活性結晶材料領域のサイズを調整して規定のセル抵抗を得るステップをさらに含む、方法を提供する。
【0020】
第三態様から見ると、本発明は、基板上に相変化メモリ・セルを製作する方法を提供する。本方法は、基板中に第一トレンチをエッチングするステップと、第一トレンチ中に第一導体層を堆積するステップと、第一トレンチ中の第一導体層を覆って第一絶縁体層を堆積するステップと、基板中に、第一トレンチに対しある角度で第二トレンチをエッチングするステップと、第二トレンチ中に第二絶縁体層を堆積するステップと、第二トレンチ中の第二絶縁体層を覆って第二導体層を堆積するステップと、相変化材料を堆積するステップと、を含む。堆積された相変化材料は、第一導体層および第二導体層と接触している。
【0021】
望ましくは、本発明は、基板は相変化メモリ・セルへのアクセスを提供するための底部コンタクトを含むウエハであり、基板中の第一トレンチをエッチングするステップはこの底部コンタクトを露出させる、製作方法を提供する。
【0022】
望ましくは、本発明は、第一トレンチおよび第二トレンチの少なくとも一つは直線でない、製作方法を提供する。
【0023】
望ましくは、本発明は、第一絶縁体層が第一トレンチをいっぱいに満たす、製作方法を提供する。
【0024】
望ましくは、本発明は、第二導体層が第二トレンチをいっぱいに満たす、製作方法を提供する。
【0025】
望ましくは、本発明は、第二導体層が第二トレンチをいっぱいに満たさない、製作方法を提供し、この方法は、第二トレンチ中に第三絶縁体層を堆積し第二トレンチをいっぱいに満たすステップをさらに含む。
【0026】
第四態様から見ると、本発明は、相変化メモリ・セルを動作させるさらなる方法を提供する。本方法は、一つ以上の電気パルスを使って、相変化材料中のアモルファス材料領域のサイズを変更するステップを含む。本相変化メモリ・セルは、幅より大きな長さと該長さ方向に整列された軸とを有する第一導電電極と、第一導電電極の軸に対しある角度に方向付けられたエッジを有する、第二導電電極と、第一導電電極の終端と第二導電電極のエッジとの間に分離距離を設ける絶縁体と、第一導電電極および第二導電電極の少なくとも一部を覆う相変化材料と、を含む。
【0027】
望ましくは、本発明は、アモルファスな相変化材料の領域のサイズを増大するステップが第一電気パルスを印加するステップを含み、第一電気パルスは第一導電電極および第二導電電極の少なくとも一つを介して印加され、第一電気パルスは、従前に印加された電気パルスよりも大きな振幅および従前に印加された電気パルスよりも短い持続時間の少なくとも一つを有する、方法を提供する。
【0028】
望ましくは、本発明は、アモルファスな相変化材料の領域のサイズを低減するステップがメモリ・セルに第二電気パルスを印加するステップを含み、第二電気パルスは第一導電電極および第二導電電極の少なくとも一つを介して印加され、第二電気パルスは、従前に印加された電気パルスよりも低い振幅および従前に印加された電気パルスよりも長い持続時間の少なくとも一つを有する、方法を提供する。
【0029】
第五態様から見ると、本発明は、集積回路を設計、製造、または試験するための、マシン可読媒体中に実体的に具現された設計構造体を提供する。本設計構造体は、ほぼ平坦な表面を有する。本設計構造体は、幅より大きな長さと長さ方向に整列された軸とを有する第一導電電極領域と、第一導電電極の軸に対しある角度に方向付けられたエッジを有する第二導電電極領域と、第一導電電極領域の終端と第二導電電極領域のエッジとの間に横方向の分離距離を設ける絶縁体領域と、を含み、絶縁体領域は絶縁体膜の少なくとも一部を含み、横方向の分離距離は絶縁体膜の厚さに対応する。
【0030】
望ましくは、本発明は、第一導電電極および第二導電電極を少なくとも部分的に覆うストレージ材料の層をさらに含む、設計構造体を提供する。
【0031】
望ましくは、本発明は、上記ストレージ材料が相変化材料である、設計構造体を提供する。
【0032】
第六態様において、コンピュータ・システムにロードされ実行されたとき、該コンピュータ・システムに、第二または第四態様による方法の全ステップを遂行させるための、コンピュータ可読媒体に格納されたコンピュータ・プログラム・コードを含む、コンピュータ・プログラムが提供される。
【0033】
本実施形態の技法を使ってさらなる特徴および利点が実現される。他の実施形態および態様も本明細書に表されており、請求された発明の一部と見なされる。本発明の利点および特徴のより良い理解のために説明および図面を参照されたい。
【0034】
単なる例示として、以下に添付の図面を参照しながら本発明の好適な実施形態を説明する。
【図面の簡単な説明】
【0035】
図1】本発明の例示的な諸実施形態による、相変化メモリ(PCM)デバイスをプログラミングするシステムを示す。
図2】例示的な諸実施形態による、メモリ・アレイの構造の一例を示す。
図3】直列の電気パスを有する典型的メモリ・セルを示す。
図4図4A図4Dは、例示的な諸実施形態によって実装可能な並列パス・メモリ・セル構造を示す。
図5】例示的な諸実施形態によって実装可能な作製プロセスを示す。
図6】例示的な諸実施形態によって実装可能な相変化材料パターンの例示的形状を示す。
図7】例示的な実施形態によって実装可能な、メモリ・セルの初期設定に対するフロー・チャートである。
図8図8Aおよび8Bは、例示的な諸実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図9図9Aおよび9Bは、例示的な諸実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図10図10Aおよび10Bは、例示的な諸実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図11図11Aおよび11Bは、例示的な諸実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図12図12Aおよび12Bは、例示的な諸実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図13図13Aおよび13Bは、例示的な実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図14図14Aおよび14Bは、例示的な実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図15図15Aおよび15Bは、例示的な実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図16図16Aおよび16Bは、例示的な実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図17】例示的な実施形態による、メモリ・セルを生成するための製造プロセスを示す。
図18】半導体の設計、製造、もしくは試験またはこれらの組み合わせに使われる設計プロセスの流れ図である。
【発明を実施するための形態】
【0036】
本発明の例示的な諸実施形態は、堆積されたゲルマニウム・アンチモン・テルル(GST)層の同一側に接触する2つの電極を含む、並列パス・メモリ・セル構造体を対象としている。ある例示的な実施形態において、一つの電極はマイクロトレンチ(しかして、サブリソグラフィ・レベル寸法の露出表面を有する)であり、第二電極(例、ビット・ライン)は、第一電極に対し直交し、第一電極からサブリソグラフィ・レベルの距離またはギャップを取って配置されている(この間隔は絶縁体の堆積によって得られる)。この構造体は、超薄のGST堆積を使ったエネルギ効率の良い動作を可能にする。というのは、加熱が2つの電極の間のサブリソグラフィ・レベルのギャップ近辺に集中し、且つ、ヒート・シンクとして機能可能な最上部電極の必要性がないからである。しかして、この構造体中のメモリ・セルでは、相変化材料の融解を開始させるのに必要な電流は非常に小さい。また、ある例示的な実施形態において、このセルは、2つの電極の距離間隔がサブリソグラフィ・レベルであり極めて小さいので、GST材料がアモルファスのとき、大きく低減された閾値電圧を示す。ある例示的な実施形態において、電極を覆うGST層が大きな場合(電極上面への大きなパターン設定)、広範囲の電流に対し抵抗が漸進的に増加し、これにより効率的なマルチビット動作が可能になる。抵抗の変化は、主として、アモルファス材料が、第一電極を出て結晶材料を通る電流経路を閉塞することに起因し、従って、アモルファス材料の抵抗のドリフトまたは他の変動は、セル抵抗にわずかに影響するだけである。ある例示的な実施形態において、全てのレベルに対するアモルファス材料の量は(マイクロトレンチまたはマッシュルーム・セルを持つ低〜中位セル抵抗を生成するため必要となる極めて薄いアモルファス領域と対照的に)良好な保持力を確実にするのに十分である。
【0037】
本発明のある例示的な実施形態は、現行の相変化メモリ(PCM)技術に少なくとも3つの面で改良をもたらす。第一の改良は、必要なプログラミング電力(およびピーク電流)の低減であり、第二の改良は、抵抗ドリフトの低減であり、第三の改良は、PCMのマルチビット動作におけるデータ保持力の改善である。
【0038】
PCM技術においてプログラミング電力およびピーク電流の低減は重要である。というのは、この2つのパラメータは、メモリ・セルをプログラムするため必要な回路の設計に影響するからである。ある例示的な実施形態において、メモリ・セルをプログラムするのに必要な回路は、(i)アクセス・デバイス(例、ダイオードまたはトランジスタ)、(ii)プログラミング電流をサポートするビット・ライン、(iii)ビット・ラインを駆動する周辺回路、および(iv)存在する場合には電荷ポンプ、を含む。
【0039】
プログラミング電流および電力を低減するための現行の技法は、例えば、マイクロトレンチ・セルおよびマッシュルーム・セル中などの、一つの電極(いわゆるヒータ)と相変化材料(例、GST)との間の接触面を削減すること、および、GSTの断面積を削減し、しかしてブリッジ・セルまたはポア・セル中などに電流集中を得ることを含む。通常、これらの削減は、サブリソグラフィ・レベルの技法を使い、セルの主要な幾何学的特徴を得ることによって達成される。例えば、マイクロトレンチ・セル中では、ヒータはサブリソグラフィ・レベルの寸法である。マッシュルーム・セルでは、底部コンタクトはサブリソグラフィ・レベルの直径を使って得られる。本発明のある実施形態は、2つの重要なサブリソグラフィ・レベルの寸法を提供する、すなわち、第一電極の厚さ(これはマイクロトレンチと同じようになる)、および第一電極と第二電極との間の横方向分離距離(堆積された絶縁体の厚さで決まる)である。これら2つのサブリソグラフィ・レベルの寸法の組み合わせによって、現行のPCM技術を使って達成できるよりも小さい面積での加熱が可能になり、しかして融解を開始するのに必要なプログラミング電流が低減される。さらに、電極間の横方向電流フローは、電流が増加するにつれ、第一電極の一端からその電極の反対端に向けて成長する非対称の融解領域をもたらす。これは、電流が電極から垂直に流れ出て、通常、対称的な2つの面を有する融解領域を生成するマッシュルーム型およびマイクロトレンチ型と対照的であり、また、横方向の電流フローを用いるが、通常これも対称的な2つの面を持つ温度プロフィールを生成する一定断面の相変化材料を一般的に有するブリッジ型のセルとも対照的である。
【0040】
抵抗ドリフトは、PCMのマルチビット動作に影響する。抵抗ドリフトのランダム性は、多数のレベルを使ってプログラムされるPCMセルの信頼性に大きな影響を与える。マルチビット動作におけるデータ保持力はPCMの課題である。というのは、中位から低位の抵抗値を得る一般的なやり方は、トラップ緩和(これが短期の上昇抵抗ドリフトを決めると考えられている)および再結晶化(これは長期の下降抵抗ドリフトをもたらす)の双方に対してより高い感度を示すことのできる非常に少量のアモルファス材料を生成することだからである。
【0041】
ドリフトを処理する現行の提案は、例えば、最尤推定など既知の推定技法を用いてPCMセルの群に共通のドリフトの成分を見積もり、それを補償するなどといった信号処理技法に基づいている。このソリューションの欠点は、それがデータ取得時における後処理であること、および、マルチビットPCMにおけるデータ保持力に大きな影響を与える、ドリフトのランダム成分に対しては補償ができないことである。データ取得時に適用される他の技法には、プログラミング時に検知されたドリフトを、電気パルスを用いて元に戻すこと、およびセルの多重電圧読み取りが含まれる。ドリフトを回復させるためのさまざまなプログラミング技法が論文で提案され、これらには、アモルファス材料の小領域の選択的結晶化を生じさせるための短パルスの使用(これにより、アモルファス材料を通る導電経路を生成する)、およびドリフト加速パルスの使用が含まれる。本発明のある例示的な実施形態は、電極の間に可変サイズのアモルファス領域を生成するが、そのアモルファス領域の周りの結晶材料を通る並列の電気経路も生成する。この構造では、セルの抵抗は主として結晶経路の断面サイズによって決まり、このサイズは上記アモルファス領域のサイズが増大するにつれ減少する。アモルファス材料の抵抗率が結晶材料のものよりはるかに高い(例えば、少なくとも100倍は高い)限り、結晶およびアモルファス両方の領域を通る並列の電気経路によって決まるセル全体の抵抗は、短期ドリフトに関連する変動など、アモルファスの抵抗率の変動にはごくわずかに影響されるだけである。また、例示的な諸実施形態は、アモルファス領域は、抵抗に大きな変化を生じさせるには相当に大きな量の収縮をしなければならないので、長期の再結晶化(下降)ドリフトには比較的に無反応である。これに対し、マッシュルームまたはマイクロトレンチ・セルにおける中位の抵抗値は、時として、アモルファス領域で、殆どしかし完全にではなく、電極全体を覆って得られる。これは、時としてピンチオフ領域といわれ、セルがピンチオフ近辺で作動するとき、極めて小さな領域を再結晶化させるだけでセル抵抗が大幅に変化する。
【0042】
図1は、本発明の例示的な諸実施形態による、PCMをプログラミングするためのシステムを示す。図1に示されたシステムは、プロセッサ102およびメモリ・アレイ108を含む。図1に示された例示的なプロセッサ102は、コントローラ104およびアドレス・デコーダ106を含む。図1に示されるように、メモリ・アレイ108は複数のメモリ・セル110を含む。ある例示的な実施形態において、メモリ・セル110は、相変化材料の少なくとも2つの抵抗値状態または設定で表されるバイナリ・データを格納するよう構成される(「シングル・レベル・セル」または「SLC」という)。抵抗値状態の一つは高抵抗状態である。別の例示的な実施形態において、メモリ・セル110は、相変化材料の3つ以上の抵抗値状態の範囲または設定で表される2個を超える値を格納するよう構成される(「マルチ・レベル・セル」または「MLC」という)。
【0043】
ある例示的な実施形態において、コントローラ104は、プログラミングのため、メモリ・アレイ108中のメモリ・セル110を識別し選択する。次いで、アドレス・デコーダ106は、コントローラ104からのメモリ・アドレスを復号し、ワード・ライン・バイアスの範囲をメモリ・アレイ108中のメモリ・セル110に印加する。
【0044】
図2は、本発明の例示的な諸実施形態による、メモリ・アレイの構造の一例を示す。図2に示されるように、メモリ・アレイは、ビット・ライン204およびワード・ライン206に電気的に連結された複数のメモリ・セル202を含む。ある例示的な実施形態において、各メモリ・セル202は、メモリ・エレメントへのアクセス・デバイス、および抵抗値を保存するための抵抗性メモリ・エレメントから成る。ある例示的な実施形態において、抵抗性エレメントは、相変化材料および2つの電極を含むPCMエレメントである。ある例示的な実施形態において、ビット・ライン204に接続されたメモリ・セル202中のデータは、ビット・ライン204に接続された他のメモリ・セル202のアクセス・デバイスをオフにすることによって、アクセス(読み取りまたはプログラム)される。他のメモリ・セル202のアクセス・デバイスは、ワード・ライン206を使ってオン・オフされる。
【0045】
図3は、典型的な直列の電気パス・メモリ・セル302を示す。メモリ・セル302は、底部電極304、誘電体層306、相変化材料308、および最上部電極314を含む。図の相変化材料308は、結晶または多結晶相変化材料310および多量のアモルファス相変化材料312で構成することができる。多くの中位〜高位のセル抵抗レベルに対し、アモルファス材料はほぼ完全に相変化材料の断面を閉塞し、電流のかなりの割合がアモルファスおよび結晶材料領域を直列に通って流れるように強制する。
【0046】
図4A図4Dは、例示的な諸実施形態によって実装可能な並列パス・メモリ・セル構造を示す。図4A図4Dは、ストレージ材料層を通して見下ろした平面図を示す。図4Aは、第一導電電極領域404、第二導電電極領域406a、および絶縁体層408を含む、並列パス・メモリ・セル構造体を示す。図4Aに示されるように第二導電電極領域406aのエッジは、第一導電電極404の軸に対してある角度をなしている。例示的な諸実施形態は、図4Aに示されるような直角の角度には限定されない。本明細書での使用において、第一および第二導電電極領域の文脈における用語「角度」は、両電極を非平行にするため、設計または作製の過程で意図的に導入された任意の角度をいう。一つの実施形態において、この角度は20〜80度の間である。図4Aに示された第二導電電極領域406aは、メモリ・セルを製作する際に、例えば、トレンチに金属物質を満たして形成することができるような固体金属ラインによって実装される。固体金属の第二導電電極領域406aの幅は、通常、リソグラフィ・レベルで区画されることになろう。この金属物質は、以下に限らないが、チタン、タングステン、窒化チタン、窒化チタンアルミニウムの一つ以上で構成することができる。随意的に、金属の代わりに、以下に限らないが、ポリシリコンまたは他の半導体またはドープ半導体材料などの非金属導電材料を使用することもできる。
【0047】
図4Bは、第一導電電極領域404、第二導電電極領域406b、および絶縁体層408を含む、並列パス・メモリ・セル構造体を示す。図4Bに示されるように第二導電電極領域406bのエッジは、第一導電電極領域404の軸に対してある角度をなしている。第一電極の幅は、製造プロセスのステップにおいて堆積された第一金属物質の厚さに従って変化する。図4Bに示された第二導電電極領域406bは、例えば、メモリ・セルを製作する際に、第二金属物質を使ってトレンチ壁面をコーティングまたはメッキして形成することが可能な、金属ラインによって実装される。第二導電電極領域406bの幅は、トレンチ壁面のコーティングまたはメッキの過程でメモリ・セル構造体に堆積される第二金属物質の厚さに従って変わる。第一および第二金属物質は同じであっても違っていてもよく、各々を、以下に限らないが、チタン、タングステン、窒化チタン、および窒化チタンアルミニウムの一つ以上で構成することができる。随意的に、金属の代わりに、以下に限らないが、ポリシリコンまたは他の半導体またはドープ半導体材料などの非金属導電材料を使用することもできる。
【0048】
図4Aおよび4Bにおいて、第一導電電極領域404および第二導電電極領域406は、絶縁体層408によって最小横方向分離距離だけ隔てられている。この最小横方向分離距離は、メモリ・システム仕様および環境ファクタの如何によって変えることができる。絶縁体層408の厚さによって電極間の横方向分離距離が決まり、絶縁体層の厚さを調整して、規定された最小横方向分離距離を設けることができる。実装される絶縁体層を形成するため使用可能な絶縁体材料の例には、以下に限らないが、二酸化ケイ素、酸化アルミニウム、窒化ケイ素および二酸化チタンが含まれる。
【0049】
しかして、図4Aおよび4Bの双方は、面内二重電極構造体(すなわち、両電極がGST層の底部にあり、GSTの上面は絶縁されている)を示している。図4Aおよび4B中の例示的な構造体は、(例えば、メッキされたトレンチ壁面または固体金属ラインなどの)別の電極(第二導電電極領域406)に、(例えば、約3〜20ナノメータ、または用いられたリソグラフィのフィーチャ・サイズまでの厚さを有する)堆積された絶縁体膜または層(絶縁体層408)の厚さによって定まるサブリソグラフィ・レベルの電極間ギャップで直交する、(例えば、約5ナノメータのメッキ厚を有するメッキされたトレンチ壁などの)一つのサブリソグラフィ・レベルの帯状電極(第一導電電極領域404)によって特徴付けられる。
【0050】
次に図4Cを参照すると、第一導電電極領域404および第二導電電極領域406aの少なくとも一部が、ストレージ材料の層によって覆われている。ある例示的な実施形態において、第一導電電極領域404および第二導電電極領域406aの双方がストレージ材料層の底面部にある。ある例示的な実施形態において、例示的なセル構造体は、電流が増加するにつれ、非対称に成長し、少なくとも第一導電電極領域404を可変的な割合で覆う小さな融解領域410を提供する。
【0051】
最後に図4Dを参照すると、別の例示的な実施形態において、第一導電電極領域404と第二導電電極領域406aとは相互に直交していない。この実施形態において、電流分布および融解領域は、第一導電電極領域404の軸に対してもはや対称的でないことになる。すなわち、この実施形態は対称面を持たない。
【0052】
図4A〜4Dに示された実施形態は、例示を意図されたもので限定の意図はなく、本発明は、第一導電電極領域404の軸と、第二導電電極領域406のエッジの軸とが非平行であるように設計された任意の形態に適用するように意図されている。これは、平行な電極を有する一般的なブリッジ・セルとは異なる。他の例示的な諸実施形態において、第二導電電極領域406と非平行な第一導電電極領域404は、以下に限らないが、ジグザグ・パス、のこぎり歯パス、一連の非連結斜線など、非直線のパスに沿った第一トレンチをエッチングすることによって得られる。他の例示的な諸実施形態において、第二トレンチは、以下に限らないが、ジグザグ・パスまたは曲線の断続的なパスなど、非直線のパスにエッチングすることができる。第一または第二導電電極領域に対するコンタクトは、製造ステップの前段のシーケンスで得られた埋め込み層など、電極の下側に設けることができる。これに換えて、前述の本発明の製作の後、コンタクトを電極の上側に製作することも可能である。例えば、第二導電電極領域の場合、それを隣接の電極に電気的に接続することによって、電極自体の延長としてコンタクトを設けることもできる。
【0053】
図5は、例示的な諸実施形態によって実装可能な、作製または製造プロセスの要約を示す。ブロック502で、当該技術分野で既知の技法によって底部コンタクトが得られる。次いで、ブロック504で、随意的な絶縁体層が堆積され、トレンチの底面に底部コンタクトが露出するようにして一つ以上のトレンチがエッチングされる。ブロック506で、導体層が堆積される。ブロック508で、絶縁体が堆積されトレンチをいっぱいに満たす。ブロック510で、当該技術分野で既知の研磨技法を使って、最上面が平坦化される。ブロック512で、ブロック504においてエッチングされた第一トレンチ(群)にある角度をもってトレンチがエッチングされる。ブロック514で、薄絶縁体層が堆積され、その後にブロック516における第二導体材料の堆積が行われる。ブロック518で、構造体は表面研磨によって平坦化され、この研磨により両導体材料が露出される。ブロック520で、GSTなどの相変化材料が堆積され、次いでブロック522で、エッチングを介してパターン取りされる。
【0054】
図6は、図5のブロック522での最後のエッチング・ステップを介して得ることのできる相変化材料の例示的な形状を示す。例示的な諸実施形態において、GSTパターンは、単一の電極ペア606、614、(垂直方向または水平方向に)隣接する2つの電極ペア604、608、隣接する2を超える電極ペア602、610、もしくはいくつかの隣接する電極ペアを含む矩形領域612、またはこれらの組み合わせを含む。これら各種の形態には、本発明の範囲を限定する意図はなく、さらなる形態も用いることができる。
【0055】
例示的な諸実施形態において、セルの通常動作には、ある領域を融解させ、次いで(アモルファス材料を生成するため)急速にクエンチして、または、冷却の過程でその領域が結晶化(して結晶材料を生成)するように電流を低減して、アモルファスのまたは結晶の領域を生成するステップを含めることができる。別の典型的動作は、結晶化が生ずるように、十分な時間長の間十分に加熱することによって、融解せずにアモルファス領域の一部または全部を変換することである。例示的な諸実施形態において、所望の抵抗値を生成するために十分なアモルファス材料の量を生成できる領域を融解させるのに十分な大きさの、電気信号を印加することによって、メモリ・セルを特定の抵抗値にプログラムすることができる。電気信号のピーク値は、セルの有限要素解析を使って見積もることができる。上記に換えて、十分に大きな領域を融解させるパルスを使い、前述したピーク値にゆっくりと低減し、急に除去して融解した相変化材料をクエンチして、セルをプログラムすることができる。例示的な諸実施形態において、セルの動作のモードの前に、結晶領域をサブリソグラフィ・レベルの面積に限定する初期設定プロセスが行われる。
【0056】
一部の製造プロセスおよび実施形態に対しては、セルを使ってデータを格納する前(例えば、作製後)に、およびその後デバイスのライフタイムの間、定期的に、初期設定プロセスを実施するのが望ましいであろう。図7は、かかる初期設定プロセスに対する例示的なフロー・チャートである。ある例示的な実施形態では、製造プロセスの最後において、結晶相変化材料が、メモリ・セル中の第一導電電極領域404(例えばそのかなりの部分)および第二導電電極領域406(例えばその少なくとも一部または少なくとも部分的)を覆うことになる。セルを初期設定するために、ブロック702において、第一導電電極領域404の一部を覆う第一アモルファス材料領域が生成される。ある実施形態において、第一アモルファス領域は、第一導電電極領域404の一部を含む相変化材料の相当な面積を占める。一部のケースでは、第二導電電極領域406の一部もアモルファス材料によって覆われ得るが、本発明の例示的な実施形態によれば、これは作動または初期設定のために必要なものではない。ある例示的な実施形態において、通常の書き込みプロセスに用いられるよりも大きな振幅の最大電気パルスを最初に印加することによって、第一アモルファス材料領域が生成される。この電気パルスは、第一導電電極領域404および第二導電電極領域406の少なくとも一つを介して印加される。ブロック704において、活性結晶材料領域が、第一アモルファス材料領域の一部を結晶化することによって、第一アモルファス材料の内部に生成される。ある例示的な実施形態において、最初の最大電気パルスより小さい電気パルスを印加することによって、活性結晶化材料領域が生成される。この電気パルスは、第一導電電極領域404および第二導電電極領域406の少なくとも一つを介して印加される。この時点で、セルは初期設定され、データ格納に使用できる状態である。ブロック706において、活性結晶材料領域の内部に、第二のより小さなアモルファス材料領域を生成することによって、メモリ・セルにデータが格納される。ある例示的な実施形態において、この第二アモルファス材料領域は、第一アモルファス領域を生成した第一最大パルスよりも小さく、且つ活性結晶材料領域を生成した第二パルスよりも持続時間が短いパルスを印加することによって生成される。
【0057】
図7に示されたプロセスは、いくつかの理由で有利である。第一に、これは、通常、駆動トランジスタが、少ないサイクル数に対しては多くのサイクル数に対して可能なよりも、はるかに大きな電流を駆動できるという事実を利用できる。しかして、システムをデータ記憶に使用する前に、単一の非常に大きな電流パルスを発生させ、これを使って電極を覆う結晶膜のできるだけ多くをアモルファス化することができる。これは、ピーク温度域よりも離れた、電極間の狭い絶縁ギャップ近くの領域中の2つの電極の間を流れる望ましくない電流の量を最小化する。第二に、このプロセスは、より大きなアモルファス領域内部の「作業域」をアニーリングすることによって、より小さい活性結晶領域を生成することを可能にする。活性結晶領域の大きさを制御し、所望の最小セル抵抗を正確に生成することができ、これは、アモルファス領域の外側の一切の結晶材料を通る外部経路と、活性結晶領域を通る内部経路とをプラスした並列組み合わせの結果となる。活性結晶領域のサイズを制御する(例えば、調整可能にするまたは調整する)ことによって、最小セル抵抗の正確な制御が提供され、活性結晶領域の内部での一定サイズまたは可変サイズのアモルファス領域の生成を介したデータの記憶が可能になる。ある実施形態において、アモルファスの相変化材料の量は、従前に印加された電気パルスよりも大きな振幅もしくは従前に印加された電気パルスよりも短い持続時間、またはその両方を有する電気パルスを印加することによって増加され、この印加は電極の一つまたは両方を介して行われる。ある実施形態において、アモルファスの相変化材料の量は、従前に印加された電気パルスよりも低い振幅もしくは従前に印加された電気パルスよりも長い持続時間、またはその両方を有する電気パルスを印加することによって増加され、この印加は電極の一つまたは両方を介して行われる。
【0058】
別の例示的な実施形態において、製造プロセスは、相変化材料の全てが初期はアモルファス状態であるように設計される。この実施形態では、あらゆるものが既にアモルファスなので、図7のブロック702は不要であり、メモリ・セルの使用準備のためには、図7ブロック704だけを実施することになる。アモルファス膜の内部に結晶領域が生成されたならば、その活性結晶領域内部に所望のサイズの第二アモルファス領域を選択的に生成することによってデータを格納することができる。
【0059】
図8Aおよび8B、図9Aおよび9B、図10Aおよび10B、図11Aおよび11B、並びに図12Aおよび12Bは、例示的な諸実施形態によって、基板上にメモリ・セルを生成するための製造プロセスを示す。基板は、その上に別の構造体が構築される任意の構造体とすることができる。図8A図12Bに示された処理を用いて、図4Aに示された並列パス・メモリ・セル構造体を生成することができる。
【0060】
図8Aは、アクセス・デバイスおよび絶縁体基板804に接続するための4つの底部コンタクト802を含む、処理前のウエハを示す。
【0061】
図8Bで、処理前のウエハに第一トレンチがエッチングされる。ある例示的な実施形態において、第一トレンチは4Fセンターでの2F〜3F幅であり、このFは、リソグラフィ的に区画可能な最小のフィーチャ・サイズを表し、2Fは、Fのリソグラフィ生成(例、35nmのリソグラフィ生成に対するF=35nm)に対するリソグラフィ的に区画可能な最小のライン・ピッチを表す。
【0062】
図9Aで、第一トレンチの底部および側壁が、薄い導体メッキ806を付着させるために導体(例、金属)でメッキされる。トレンチの側壁上の薄い導体メッキ806の厚さが、第一導電電極領域404の幅を決める。
【0063】
図9Bで、第一トレンチは、絶縁体フィリング808によっていっぱいに満たされ、余分なメッキを除去するために研磨または平坦化される。
【0064】
図10Aで、長さ方向のスロットがエッチングされ、第一トレンチは2つの側に分離される。ある例示的な実施形態において、この長さ方向のスロットの幅は約1Fである。
【0065】
図10Bで、絶縁体層または絶縁体フィリング810が長さ方向スロット中に堆積され、構造体は再度研磨され平坦化される。
【0066】
図11Aで、直交方向のトレンチがエッチングされる。ある例示的な実施形態において、この直交方向のトレンチは1Fの幅であり、通常、2Fまたは4Fセンターで繰り返されることになろう。なお、図の簡明化のため一つのトレンチだけを示している。
【0067】
図11Bで、薄い絶縁体コーティング812が塗布され、第一導電電極領域404と第二導電電極領域406との間のギャップが設定される。トレンチの側壁上の薄い絶縁体コーティング812は、図4Aで示された絶縁体層408に相当する。
【0068】
図12Aで、直交方向トレンチは金属または導体のフィリング814でいっぱいに満たされる。導体フィリング814は、第二導電電極領域406aに相当する。ある例示的な実施形態において、第二導電電極領域406aは、ビット・ライン402を形成する。ある例示的な実施形態において、導体フィリング814はその最上面から一切の余剰物を除去するため研磨される。
【0069】
図12Bで、GSTなどの相変化材料816が2つの電極ストリップ(例えば、導体フィリング814および薄い導体メッキ806)の交差部に堆積される。ある好適な実施形態において、相変化材料816が全表面上に堆積され、次いで、リソグラフィ・パターン設定がされエッチングされて、各第一電極ストリップの一端だけが(第二電極の一つ以上への第一電極の電気接続を回避するために)露出され、また、第一電極と第二電極とを分離しているサブリソグラフィ・レベルの絶縁体を外れて流れる電流を最小化するように、第一電極を覆う長さが最小化される。
【0070】
図8A図12Bに示された製作ステップにより、並列パス・メモリ・セル構造体が得られ、この構造体では、帯状電極(第一導電電極領域404)が、薄い絶縁体コーティング812(絶縁体層408)によって、ビット・ライン(第二導電電極領域406a)のエッジから横方向に分離される。ある例示的な実施形態において、最小横方向分離距離は、薄い絶縁体コーティング812の厚さによって決まる。
【0071】
図13Aおよび13B、図14Aおよび14B、図15Aおよび15B、図16Aおよび16B、並びに図17は、別の例示的な実施形態による、メモリ・セルを生成するための製造プロセスを示す。図13A図17に示された処理を用いて、図4Bに示された並列パス・メモリ・セル構造体を生成することができる。
【0072】
図13Aは、アクセス・デバイスおよび絶縁体基板904に接続するための4つの底部コンタクト902を含む、処理前のウエハを示す。
【0073】
図13Bで、処理前のウエハに2つのトレンチがエッチングされる。各トレンチは、4つの底部コンタクト902の2つを露出させる。
【0074】
図14Aで、単一側壁の電極を生成するために、方向性電極堆積処理が実施される。図14Aに示されるように、トレンチの少なくとも上面、底面、および一つの側面が薄い導体の異方性堆積906によって覆われる。側壁上の薄い導体の異方性堆積906の厚さによって、第一導電電極領域404の幅が決まる。別の実施形態において、共形堆積処理の後(図示されているのと反対の方向から)方向性エッチング処理を行い、トレンチの底部と一つの垂直壁だけにかなりの被覆を得ることができる。
【0075】
図14Bで、トレンチは、絶縁体フィリング908によっていっぱいに満たされ、余分な材料を除去するため平坦化される。
【0076】
図15Aで、絶縁体基板904中に直交方向のトレンチがエッチングされる。
【0077】
図15Bで、薄い共形絶縁体コーティング910が付着され、上面およびトレンチが被覆される。この薄い共形絶縁体コーティング910は、図4Bに示された絶縁体層408に相当する。
【0078】
図16Aで、薄い方向性非共形導体堆積912が付着され、トレンチの上面および少なくとも一つの側壁を覆う。ある例示的な実施形態において、薄い異方性導体堆積912の側壁上の厚さは、第二導電電極領域406bの厚さに相当する。別の実施形態において、共形堆積処理の後(図示されているのと反対の方向から)方向性エッチング処理を行い、トレンチの底部と一つの垂直壁だけにかなりの被覆が得られる。
【0079】
図16Bで、トレンチは絶縁体フィリング914でいっぱいに満たされ平坦化される。
【0080】
図17で、相変化材料916が2つの電極ストリップ(例えば、薄い異方性導体堆積912および薄い導体の異方性堆積906)の交差部に堆積される。相変化材料616はリソグラフィ・パターン設定がされ、エッチングされて、第二ビット・ライン(図示せず)への電気接続を回避するために、各電極ストリップの一つの端が露出される。
【0081】
図13A図17に示された製作ステップにより、並列パス・メモリ・セル構造体が得られ、この構造体では、帯状電極(第一導電電極領域404)が、薄い絶縁体コーティング910(絶縁体層408)によって、ビット・ライン(第二導電電極領域406b)のエッジから横方向に分離される。ある例示的な実施形態において、最小横方向分離距離は、薄い絶縁体コーティング910の厚さによって決まる。図8A図12Bに示したアプローチに対する本実施形態の利点は、全メモリ・セルの活性領域が、両方向で一定のピッチ(通常2F)にあることである。本実施形態の第二の利点は、第二電極の狭い露出面にあり、これにより熱放散が低減される(しかして、プログラミング電流が低減される)ことである。
【0082】
本明細書で使用する用語は、特定の実施形態を説明する目的のためだけのものであり、本発明を限定することは意図されていない。本明細書で用いられる、単数形「ある(a、an)」、および「該(the)」は、文脈上明確に別途に示されていなければ、複数形も同じように含むことを意図されている。さらに、本明細書で用いられる「含む(comprise)」もしくは「含んでいる(comprising)」またはその両方は、述べられた機能、完全体、ステップ、オペレーション、エレメント、またはコンポーネント、あるいはこれらの複数の存在を特定するが、一つ以上の他の機能、完全体、ステップ、オペレーション、エレメント、コンポーネント、もしくはこれらの群、または上記の組み合わせの存在を排除するものでないことがさらに理解されよう。
【0083】
添付の請求項中の全てのミーンズ・プラス・ファンクションまたはステップ・プラス・ファンクションの要素の、対応する構造、材料、処置および均等物は、具体的に請求された他の請求要素と組み合わせて機能を遂行するための、一切の構造、材料または処置を包含することが意図されている。本発明の記述は、例示および説明目的で提示されたもので、網羅的であること、または本発明を開示した形態に限定することは意図されていない。当業者には、本発明の範囲から逸脱することのない多くの修改および変形が明白であろう。本実施形態は、本発明の原理および実際的な応用を最善に説明し、他の当業者が、意図する特定の用途に適したさまざまな修改を加えたさまざまな実施形態のため、本発明を理解できるようにするため、選択し説明されたものである。
【0084】
前述した方法は、集積回路チップを作製するために用いられる。得られた集積回路チップは、生ウエハの形で(すなわち、複数の未パッケージチップを有する単一のウエハで)、ベア・ダイで、またはパッケージ形状で流通させることができる。後者の場合、チップは、(マザーボードまたは他のより高レベルのキャリヤに取り付けるためのリードを備えたプラスチック・キャリヤなどの)シングル・チップ・パッケージ、あるいは(片側または両側表面相互接続あるいは埋め込み相互接続を有するセラミック・キャリヤなどの)マルチチップ・パッケージに搭載される。いずれの場合も、次いで、チップは、(a)マザーボードなどの中間製品または(b)最終製品いずれかの一部として、他のチップ、ディスクリート回路エレメント、もしくは他の信号処理デバイス、またはこれらの組み合わせとともに組み込まれる。最終製品は、玩具および他のローエンド・アプリケーションから、ディスプレイ、キーボードまたは他の入力デバイスおよび中央処理装置を有する高度なコンピュータ製品までに亘る、集積回路チップを含む任意の製品であり得る。
【0085】
図18は、例えば、半導体集積回路(IC:integrated circuit)のロジック設計、シミュレーション、試験、レイアウト、および製造で用いられる、例示的な設計フロー1000のブロック図を示す。設計フロー1000は、設計構造体またはデバイスを処理して、上記で説明し図4A〜4D、図6図12B、および図17に示した、設計構造体もしくはデバイスまたはその両方の、論理的にまたは別途機能的に同等な表現体を生成するためのプロセス、マシン、もしくはメカニズムまたはこれらの組み合わせを含む。
【0086】
設計フロー1000によって処理されもしくは生成されまたはその両方が行われた設計構造体は、マシン可読の伝送または記憶媒体上に符号化して、これに、データ処理システム上で実行または別途に処理されたとき、論理的、構造的、機械的、または別途機能的にハードウェアのコンポーネント、回路、デバイス、またはシステムと同等な表現体を生成する、データもしくは命令またはその両方を含めることができる。マシンには、以下に限らないが、回路、コンポーネント、デバイス、またはシステムの設計、製造、またはシミュレートなど、IC設計プロセスで使用される任意のマシンが含まれる。例えば、マシンは、リソグラフィ・マシン、マスクを生成するためのマシンもしくは装備またはその両方(例、eビーム・ライター)、設計構造体をシミュレーティングするためのコンピュータまたは設備、製造または試験プロセスで使われる任意の装置、または、任意の媒体に本設計構造体と機能的に同等な表現体をプログラミングするための任意のマシン(例えば、プログラム可能ゲート・アレイをプログラミングするためのマシンなど)を含み得る。
【0087】
設計フロー1000は、設計される表現体の種類の如何によって変わり得る。例えば、アプリケーション特有IC(ASIC:application specific IC)の構築のための設計フロー1000は、標準コンポーネントの設計のための設計フロー1000、または、例えばAltera(登録商標)社もしくはXilinx(登録商標)社から提供されているプログラム可能ゲート・アレイ(PGA:programmable gate array)またはフィールド・プログラム可能ゲート・アレイ(FPGA:field programmable gate array)などのプログラム可能アレイ中に設計をインスタンス化するための設計フロー1000とは異なり得る。
【0088】
図18は、望ましくは設計プロセス1010によって処理されたインプット設計構造体1020を含む、複数のかかる設計構造体を示す。設計構造体1020は、ハードウエア・デバイスと論理的に等価な機能的表現体を生成するため、設計プロセス1010によって生成、処理された論理シミュレーション設計構造体であり得る。設計構造体1020には、上記に併せもしくは上記に換えて、設計プロセス1010によって処理されたとき、ハードウエア・デバイスの物理構造体の機能的表現体を生成するデータもしくはプログラム命令またはその両方を含めることができる。機能的もしくは構造的またはこれら両方の設計特徴のいずれを表現しているものであっても、設計構造体1020は、コア開発者/設計者が実装しているような電子コンピュータ支援設計(ECAD:electronic computer−aided design)を使って生成することができる。設計構造体1020が、マシン可読のデータ伝送符号、ゲート・アレイ、または記憶媒体上に符号化されている場合、設計プロセス1010内の一つ以上のハードウェアもしくはソフトウェア・モジュールまたはその両方によってこれにアクセスし、処理して、図4A〜4D,図12B、および図17中に示されたような、電子コンポーネント、回路、電子または論理モジュール、装置、デバイス、またはシステムをシミュレートまたは別途機能的に表現することができる。かかるものとして、設計構造体1020には、設計またはシミュレーション・データ処理システムによって処理されたとき、ハードウェア論理設計の回路または他のレベルを機能的にシミュレートするまたは別途に表現する、人間もしくはマシンまたはその両方が可読のソース・コード、コンパイルされた構造体、およびコンピュータ実行可能コード構造体を包含するファイルまたは他のデータ構造体を含めることができる。かかるデータ構造体には、ハードウェア記述言語(HDL:hardware−description language)設計エンティティ、あるいは、Verilog(登録商標)およびVHDL(VHSICのハードウェア記述言語、このVHSICはvery−high−speed integrated circuit(超高速集積回路)を表す)などのより低レベルのHDL設計言語に適合する、もしくは互換性があるまたはその両方の他のデータ構造体、もしくはCまたはC++などのより高度な設計言語、またはこれらの組み合わせを含めることができる。
【0089】
設計プロセス1010は、望ましくは、図4A図4D図6図12B、および図17に示されたコンポーネント、回路、デバイス、またはロジック構造体の機能的等価物を、合成、変換、または別途に設計/シミュレーション処理するためのハードウェアもしくはソフトウェア・モジュールまたはその両方を用い、これらを組み込み、設計構造体1020などの設計構造体を包含可能なネットリスト1080を生成する。例えば、ネットリスト1080には、集積回路設計中の他のエレメントおよび回路への接続を表す、配線、ディスクリート部品、論理ゲート、制御回路、I/Oデバイス、モデルなどのリストを表現した、コンパイルまたは別途に処理されたデータ構造体を含めることができる。ネットリスト1080は、デバイスに対する設計仕様およびパラメータに応じて、ネットリスト1080が一回以上再合成される、対話型処理を用いて合成することができる。本明細書に記載した他の設計構造体の種類を含めて、ネットリスト1080を、マシン可読データ記憶媒体に記録する、またはプログラム可能ゲート・アレイ中にプログラムすることができる。この媒体は、磁気または光ディスク・ドライブ、プログラム可能ゲート・アレイ、コンパクト・フラッシュまたは他のフラッシュ・メモリなどの不揮発性記憶媒体とすることができる。上記に加えてまたは上記に換えて、この媒体は、システムまたはキャッシュ・メモリ、バッファ・スペース、あるいは、データ・パケットを送信しインターネットまたは他のネットワーク上の適切な手段を介して中間的に格納できる、電気的または光学的な伝導デバイスおよび材料とすることもできる。
【0090】
設計プロセス1010には、ネットリスト1080を含むさまざまな種類のインプット・データ構造体を処理するためのハードウェアおよびソフトウェア・モジュールを含めることができる。かかるデータ構造体の種類は、例えばライブラリ・エレメント1030内に在置し、これには、所与の製造技術(例えば、各種技術ノード、32nm、45nm、100nmなど)に対する、モデル、レイアウト、および記号表現を含む、よく使われるエレメント、回路、およびデバイスのセットを含めることができる。このデータ構造体の種類には、設計仕様書1040、特性評価データ1050、検証データ1060、設計ルール1070、並びに、インプット試験パターン、アウトプット試験結果および他の試験情報を包含可能な試験データ・ファイル1085をさらに含めることができる。設計プロセス1010には、例えば、応力解析、熱解析、機械的反応シミュレーション、キャスティング、モールディングおよび金型プレス成型などの作業に対する工程シミュレーションなど、標準的な機械的設計プロセスをさらに含めることができる。機械的設計の当業者は、本発明の範囲から逸脱することなく、設計プロセス1010で使用が可能な機械的設計ツールおよびアプリケーションの範囲をよく理解できよう。また、設計プロセス1010には、タイミング解析、検証、設計ルール確認、配置配線作業など、標準的回路設計プロセスを遂行するためのモジュールを含めることもできる。
【0091】
設計プロセス1010には、HDLコンパイラおよびシミュレーション・モデル構築ツールなどの論理的および物理的設計ツールを用い、これらを組み込み、設計構造体1020を、(適用される場合)任意の追加の機械的設計またはデータと併せ、前述のサポートティングデータ構造体の一部または全部と一緒に処理して、第二設計構造体1090を生成する。設計構造体1090は、例えば、IGES(Initial Graphics Exchange Specification(初期グラフィックス変換仕様))、DXF(Drawing Exchange Format(図面交換フォーマット))、パラソリッドXT、JT、DRG(digital raster graphic(デジタル・ラスタ・グラフィック))などの可視化データ・フォーマット、または、かかる機械的設計構造体を保存またはレンダリングするため適した他の任意のフォーマットで格納された情報など、機械的デバイスおよび構造体のデータの交換に使われるデータ・フォーマットの形で、記憶媒体またはプログラム可能データ・アレイに在置される。設計構造体1020と同様に、設計構造体1090は、望ましくは、伝送媒体またはデータ記憶媒体に在置され、ECADシステムに処理されたとき、図4A〜4D、図6図12B、および図17に示された本発明の実施形態の一つ以上と論理的にまたは別途機能的に等価な形態を生成する、一つ以上ファイル、データ構造体、または他のコンピュータ符号化データまたは命令を含む。一つの実施形態において、設計構造体1090には、図4A〜4D、図6図12B、および図17に示されたデバイスを機能的にシミュレートする、コンパイル済みの実行可能なHDLシミュレーション・モデルを含めることができる。
【0092】
また、設計構造体1090は、集積回路のレイアウト・データの交換に使われるデータ・フォーマット、もしくは、例えば、GDSII(GDS2、Graphic Database System II(グラフィック・データベース・システムII))、GL1、OASIS(Open Artwork System Interchange Standard(オープン・アートワーク・システム・インターチェンジ・スタンダード))、マップ・ファイル、またはかかる設計データ構造体を格納するために適した他の任意のフォーマットに格納された情報などの記号データ・フォーマット、またはこれらの両方を用いることもできる。設計構造体1090には、例えば、記号データ、マップ・ファイル、試験データ・ファイル、設計コンテント・ファイル、製造データ、レイアウト・パラメータ、配線、金属のレベル、ビア、形状、製造ライン経由ルートについてのデータ、および、上記で説明され図4A〜4D、図6図12B、および図17に示されたデバイスまたは構造体を、製造者または他の設計者/開発者が生成するために必要とする他の任意のデータを含めることができる。次いで、設計構造体1090は段階1095に進むことができ、例えば、設計構造体1090は、テープアウトに進み、製造にリリースされ、マスク・ハウスにリリースされ、別の設計ハウスに送付され、顧客に納品される。
【0093】
以下、本発明の実施形態による方法、装置(システム)およびコンピュータ・プログラム製品のフロー・チャート説明図もしくはブロック図またはその両方を参照しながら、本発明の態様を説明する。フロー・チャート説明図もしくはブロック図またはその両方の各ブロック、および、フロー・チャート説明図もしくはブロック図またはその両方中のブロックの組み合せは、コンピュータ・プログラム命令によって実行可能であることが理解されよう。これらのコンピュータ・プログラム命令を、汎用コンピュータ、特殊用途コンピュータ、またはマシンを形成する他のプログラム可能データ処理装置のプロセッサに供給し、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行されるこれらの命令が、フロー・チャートもしくはブロック図またはその両方のブロックまたはブロック群中に規定された機能群/処理群を実装するための手段を生成するようにすることができる。
【0094】
図中のフロー・チャートおよびブロック図は、本発明のさまざまな実施形態による、システム、方法、およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能、およびオペレーションを例示している。この点に関し、フロー・チャートまたはブロック図中の各ブロックは、規定の論理機能(群)を実装するための一つ以上の実行可能命令を含む、モジュール、セグメント、またはコードの部分を表し得る。また、一部の別の実装においては、ブロック中に記載された機能が、図に記載された順序を外れて行われることがあり得ることに留意すべきである。例えば、連続して示された2つのブロックが、実際にはほぼ同時に実行されることがあり、関与する機能によっては、時には、これらブロックが逆の順序で実行されることもあり得る。さらに、ブロック図もしくはフロー・チャート説明図またはその両方の各ブロック、およびブロック図もしくはフロー・チャート説明図またはその両方中のブロックの組み合わせは、特定の機能または処理を実施する、特殊用途のハードウェア・ベースのシステム、または特殊用途のハードウェアとコンピュータ命令との組み合わせによって実装可能なことにも留意すべきである。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18